JP2019179882A - Support body for resin sealing body and manufacturing method of semiconductor package using the same - Google Patents
Support body for resin sealing body and manufacturing method of semiconductor package using the same Download PDFInfo
- Publication number
- JP2019179882A JP2019179882A JP2018069273A JP2018069273A JP2019179882A JP 2019179882 A JP2019179882 A JP 2019179882A JP 2018069273 A JP2018069273 A JP 2018069273A JP 2018069273 A JP2018069273 A JP 2018069273A JP 2019179882 A JP2019179882 A JP 2019179882A
- Authority
- JP
- Japan
- Prior art keywords
- sealing body
- adhesive
- resin sealing
- resin
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
Description
本発明は、半導体のFOWLP技術、PLP技術、FOPLP技術等で用いられる樹脂封止体用支持体及びこれを用いた半導体パッケージの製造方法に関するものである。 The present invention relates to a support for a resin sealing body used in semiconductor FOWLP technology, PLP technology, FOPLP technology, and the like, and a method of manufacturing a semiconductor package using the same.
半導体の製造工程においては、様々な技術が採用される(特許文献1参照)が、ハイエンド向けの製造工程においては、モジュールの薄型化や製造コストの削減が期待できるFOWLP(Fan Out Wafer Level Packaging)技術やPLP(Panel Level Packaging)技術が急速に普及している(特許文献2参照)。 Various technologies are employed in the semiconductor manufacturing process (see Patent Document 1), but in a high-end manufacturing process, FOWLP (Fan Out Wafer Level Packaging), which can be expected to reduce the thickness of the module and reduce the manufacturing cost, is expected. Technology and PLP (Panel Level Packaging) technology are rapidly spreading (see Patent Document 2).
係るFOWLP技術のチップファーストのフェースアップ方式により、半導体パッケージを製造する場合には、図示しないが、先ず、ウェーハレベルの支持板の仮固定シート表面に複数の半導体チップを所定の間隔をおき粘着して配列するとともに、各半導体チップの端子面を上向きとし、複数の半導体チップをモールド樹脂で被包して樹脂封止体を形成し、この樹脂封止体のモールド樹脂表面を研削して複数の半導体チップの端子面を露出させる。 When manufacturing a semiconductor package by the chip-first face-up method of the FOWLP technology, a plurality of semiconductor chips are first adhered to the surface of a temporarily fixed sheet of a wafer-level support plate at a predetermined interval, although not shown. A plurality of semiconductor chips are encapsulated with a mold resin to form a resin sealing body, and the mold resin surface of the resin sealing body is ground to form a plurality of semiconductor chips. The terminal surface of the semiconductor chip is exposed.
支持板は、光透過性を有する材料、具体的には平坦なガラス板やアクリル板等により形成されている。また、仮固定シートは、所定の樹脂と光吸収剤とを含有した材料により形成され、支持板の表面に積層貼着されている。仮固定シートの樹脂としては、アクリル樹脂やエポキシ樹脂等が使用される。光吸収剤は、例えばカーボンブラック、カーボンファイバー、アルミニウム等からなり、光透過性の支持板にエネルギが放射されると、このエネルギを吸収して熱エネルギに変換する。 The support plate is formed of a light-transmitting material, specifically, a flat glass plate or an acrylic plate. The temporary fixing sheet is formed of a material containing a predetermined resin and a light absorber, and is laminated and adhered to the surface of the support plate. As the resin for the temporary fixing sheet, an acrylic resin, an epoxy resin, or the like is used. The light absorber is made of, for example, carbon black, carbon fiber, aluminum or the like. When energy is radiated to the light-transmitting support plate, the light absorber is absorbed and converted into heat energy.
複数の半導体チップの端子面を露出させたら、露出した複数の半導体チップの端子面に再配線層を形成し、支持板を仮固定シートから分離して擬似ウェーハを形成し、その後、仮固定シート付きの擬似ウェーハをダイシングして個片化すれば、半導体パッケージを製造することができる。 Once the terminal surfaces of the plurality of semiconductor chips are exposed, a rewiring layer is formed on the exposed terminal surfaces of the plurality of semiconductor chips, the support plate is separated from the temporarily fixed sheet, and a pseudo wafer is formed. A semiconductor package can be manufactured by dicing the attached pseudo wafer into individual pieces.
支持板を仮固定シートから分離する場合には、仮固定シートにエネルギが光透過性の支持板を介して放射される。すると、仮固定シートの光吸収剤がエネルギを吸収して熱エネルギに変換し、仮固定シートの温度が急激に上昇し、この急激な温度上昇に伴い、仮固定シートの樹脂が熱分解して仮固定シートを部分的に崩壊させるので、支持板を仮固定シートから分離することが可能となる。 When the support plate is separated from the temporarily fixed sheet, energy is radiated to the temporarily fixed sheet through the light transmissive support plate. Then, the light-absorbing agent of the temporarily fixing sheet absorbs energy and converts it into heat energy, and the temperature of the temporarily fixing sheet rapidly increases. With this rapid temperature increase, the resin of the temporarily fixing sheet is thermally decomposed. Since the temporarily fixed sheet is partially collapsed, the support plate can be separated from the temporarily fixed sheet.
従来における半導体パッケージは、以上のように製造され、支持板を仮固定シートから分離して擬似ウェーハを形成する際、仮固定シートにエネルギを放射して仮固定シートを部分的に崩壊させるので、エネルギ放射のために高価な放射装置を使用せざるを得ないという問題がある。また、仮固定シートが部分的に熱分解するので、仮固定シートを再利用することができず、ランニングコストの低減を図ることができないという問題もある。さらに、擬似ウェーハをダイシングする際、仮固定シートと樹脂封止体とが一体化しているので、仮固定シートを剥離する作業が必要不可欠となり、製造作業の煩雑化や遅延化を招くこととなる。 The conventional semiconductor package is manufactured as described above, and when the support plate is separated from the temporary fixing sheet to form a pseudo wafer, the temporary fixing sheet is partially collapsed by radiating energy to the temporary fixing sheet. There is a problem that an expensive radiation device must be used for energy radiation. Further, since the temporarily fixed sheet is partially thermally decomposed, there is a problem that the temporarily fixed sheet cannot be reused and the running cost cannot be reduced. Furthermore, when the pseudo wafer is diced, the temporary fixing sheet and the resin sealing body are integrated, so that the operation of peeling the temporary fixing sheet is indispensable, which causes the complication and delay of the manufacturing operation. .
また近年、FOWLP技術を推し進め、大型のパネル板に適用して製造コストのさらなる削減を図ることのできるFOPLP(Fan Out Panel Level Packaging)技術が提唱され、次世代技術として注目されている。このFOPLP技術によれば、倍以上の半導体パッケージを一括して製造することができるので、製造コストの大幅な低減が期待できる。
しかしながら、ウェーハよりも大型のパネル板を使用する際、大型のパネル板の単なる使用では、パネル板の周縁部等が弓なりに沿って姿勢が悪化し、その結果、歩留まりの低下を招くおそれがある。
In recent years, FOPLP (Fan Out Panel Level Packaging) technology that can promote FOWLP technology and can be applied to a large panel board to further reduce the manufacturing cost has been proposed and attracted attention as a next-generation technology. According to this FOPLP technology, semiconductor packages more than doubled can be manufactured in a lump, so that a significant reduction in manufacturing cost can be expected.
However, when using a panel plate larger than the wafer, the mere use of the large panel plate may deteriorate the posture of the peripheral edge of the panel plate along the bow, resulting in a decrease in yield. .
本発明は上記に鑑みなされたもので、エネルギ放射のための高価な装置を省略することができ、コストの低減が期待でき、例え大型の板材を使用しても、板材の周縁部等が反るのを防止することのできる樹脂封止体用支持体及びこれを用いた半導体パッケージの製造方法を提供することを目的としている。 The present invention has been made in view of the above, and an expensive apparatus for radiating energy can be omitted, and a reduction in cost can be expected. Even if a large plate is used, the peripheral portion of the plate is rebounded. It is an object of the present invention to provide a support for a resin-sealed body that can be prevented from being produced and a method for manufacturing a semiconductor package using the same.
本発明においては上記課題を解決するため、樹脂封止体を支持する板材と、この板材に形成されて樹脂封止体に着脱自在に粘着する粘着領域とを備え、−50℃以上300℃以下の温度範囲で使用可能なものであって、
粘着領域が、板材の樹脂封止体に対向可能な対向面の少なくとも周縁部に形成される第一の粘着領域と、この第一の粘着領域の形成領域以外に形成される第二の粘着領域とに分割され、第一の粘着領域の粘着力が第二の粘着領域の粘着力よりも強いことを特徴としている。
In order to solve the above-described problems, the present invention includes a plate material that supports the resin sealing body, and an adhesive region that is formed on the plate material and is detachably adhered to the resin sealing body, and is −50 ° C. or higher and 300 ° C. or lower. Can be used in the temperature range of
A first adhesive region formed on at least the peripheral portion of the opposing surface capable of facing the resin sealing body of the plate material, and a second adhesive region formed other than the region where the first adhesive region is formed And the adhesive force of the first adhesive region is stronger than the adhesive force of the second adhesive region.
なお、樹脂封止体が、所定の間隔で並んだ複数の半導体チップを樹脂組成物で被包した300mm角以上500mm角以下の大きさの封止体であり、
板材が、300mm角以上700mm角以下の大きさを有するパネル板であることが好ましい。
The resin sealing body is a sealing body having a size of 300 mm square or more and 500 mm square or less in which a plurality of semiconductor chips arranged at a predetermined interval are encapsulated with a resin composition,
The plate material is preferably a panel plate having a size of 300 mm square to 700 mm square.
また、第一の粘着領域に多数の粘着材が所定の間隔をおいて配列されるとともに、第二の粘着領域に複数の粘着材が所定の間隔をおいて配列され、これら第一、第二の粘着領域の少なくともいずれか一方の粘着材がシリコーン系の粘着材であると良い。
また、粘着領域の第一の粘着領域が、板材の対向面の四隅部付近にそれぞれ平面略多角形に形成され、第二の粘着領域が、板材の対向面の四隅部付近以外に形成されると良い。
In addition, a large number of adhesive materials are arranged at predetermined intervals in the first adhesive region, and a plurality of adhesive materials are arranged at predetermined intervals in the second adhesive region. It is preferable that at least one of the adhesive regions is a silicone-based adhesive material.
Further, the first adhesive region of the adhesive region is formed in a substantially planar polygon in the vicinity of the four corners of the opposing surface of the plate material, and the second adhesive region is formed in a region other than the vicinity of the four corners of the opposing surface of the plate material. And good.
また、本発明においては上記課題を解決するため、大型パネルで大量の半導体パッケージを一括組み立てする半導体パッケージの製造方法であって、
大型パネルを請求項1ないし4のいずれかに記載した樹脂封止体用支持体とすることを特徴としている。
Further, in the present invention, in order to solve the above-described problem, a semiconductor package manufacturing method for collectively assembling a large number of semiconductor packages with a large panel,
The large panel is a support for a resin sealing body according to any one of
なお、キャリア板材に複数の半導体チップを所定の間隔をおき粘着して配列するとともに、各半導体チップの端子面を下向きとし、複数の半導体チップを樹脂組成物で被包して樹脂封止体を形成し、キャリア板材と樹脂封止体とを分離して樹脂封止体の非粘着面に樹脂封止体用支持体の粘着領域を粘着した後、樹脂封止体の樹脂組成物から露出した複数の半導体チップの端子面に再配線層を形成してはんだボールを搭載することができる。 A plurality of semiconductor chips are adhered and arranged on the carrier plate at predetermined intervals, and the terminal surfaces of the respective semiconductor chips are faced down, and the plurality of semiconductor chips are encapsulated with a resin composition to form a resin sealing body. After forming and separating the carrier plate material and the resin encapsulant and adhering the adhesive region of the resin encapsulant support to the non-adhesive surface of the resin encapsulant, it was exposed from the resin composition of the resin encapsulant A solder ball can be mounted by forming a rewiring layer on the terminal surfaces of a plurality of semiconductor chips.
また、キャリア板材に複数の半導体チップを所定の間隔をおき粘着して配列するとともに、各半導体チップの端子面を上向きとし、複数の半導体チップを樹脂組成物で被包して樹脂封止体を形成し、この樹脂封止体の樹脂組成物を研削して複数の半導体チップの端子面を露出させ、キャリア板材と樹脂封止体とを分離して樹脂封止体の粘着面に樹脂封止体用支持体の粘着領域を粘着した後、樹脂封止体の樹脂組成物から露出した複数の半導体チップの端子面に再配線層を形成してはんだボールを搭載することもできる。 In addition, a plurality of semiconductor chips are adhered and arranged at predetermined intervals on the carrier plate material, and a terminal surface of each semiconductor chip is faced upward, and the plurality of semiconductor chips are encapsulated with a resin composition to form a resin sealing body. Forming and grinding the resin composition of the resin sealing body to expose the terminal surfaces of the plurality of semiconductor chips, separating the carrier plate material and the resin sealing body, and resin sealing the adhesive surface of the resin sealing body After adhering the adhesion region of the body support, a rewiring layer may be formed on the terminal surfaces of the plurality of semiconductor chips exposed from the resin composition of the resin encapsulant to mount solder balls.
ここで、特許請求の範囲における板材の対向面には、樹脂封止体に対向可能な表面、裏面、表面と裏面のいずれもが含まれる。板材の対向面の四隅部付近には、板材の対向面の四隅部とその周辺が含まれる。また、粘着材は、平面視で円形、楕円形、多角形、細い線条、帯形等に適宜形成することができ、透明でも不透明でも良い。本発明に係る樹脂封止体用支持体は、少なくとも半導体のFOWLP技術、PLP技術、FOPLP技術の製造工程、露光工程、検査工程等で用いることができる。さらに、キャリア板材は、キャリア板の両面のうち、少なくとも片面に弱粘着性の粘着シートが積層粘着された構造に構成することが可能である。 Here, the opposing surface of the plate material in the claims includes a front surface, a back surface, and a front surface and a back surface that can face the resin sealing body. The vicinity of the four corners of the opposing surface of the plate material includes the four corners of the opposing surface of the plate material and the periphery thereof. Further, the adhesive material can be appropriately formed into a circular shape, an elliptical shape, a polygonal shape, a fine filament, a strip shape, etc. in plan view, and may be transparent or opaque. The support for a resin encapsulant according to the present invention can be used at least in a semiconductor FOWLP technique, PLP technique, FOPLP technique manufacturing process, exposure process, inspection process, and the like. Furthermore, the carrier plate material can be configured to have a structure in which a weak adhesive sheet is laminated and adhered to at least one of both surfaces of the carrier plate.
本発明によれば、樹脂封止体の周縁部付近に粘着領域の第一の粘着領域が粘着材を介して強く粘着するので、例え板材が大型でも、板材の周縁部等が反るおそれが少ない。 According to the present invention, the first adhesive region of the adhesive region adheres strongly through the adhesive material in the vicinity of the peripheral portion of the resin sealing body. Few.
本発明によれば、エネルギ放射用の高価な装置を省略することができ、コストの低減が期待できるという効果がある。また、例え大型の板材を使用しても、板材の周縁部等が反るのを抑制することができるという効果がある。 According to the present invention, there is an effect that an expensive device for energy emission can be omitted and cost reduction can be expected. Moreover, even if a large plate material is used, there is an effect that it is possible to suppress the peripheral portion of the plate material from warping.
請求項2記載の発明によれば、複数の半導体チップを樹脂組成物で被包した樹脂封止体が300mm角以上500mm角以下の大きさであり、板材が、φ200mmやφ300mmのウェーハではなく、300mm角以上700mm角以下の大きさを有する大型のパネル板なので、複数の半導体パッケージを一括して製造することができる。
According to the invention of
請求項3記載の発明によれば、第一の粘着領域の粘着材が第二の粘着領域の粘着材よりも多いので、第一の粘着領域の粘着力が第二の粘着領域の粘着力よりも強くなり、樹脂封止体と粘着領域との粘着時に板材の周縁部等が反り、歩留まりの低下を招くおそれを排除することができる。また、粘着材をシリコーン系の粘着材とすれば、優れた耐熱性や耐寒性等を得ることができるので、例え作業環境が−50℃以上300℃以下の温度範囲でも、粘着材の粘着性が低下するのを防ぐことが可能になる。
According to invention of
請求項5記載の発明によれば、ウェーハよりも大型のパネル板を使用して半導体パッケージを製造するので、複数の半導体パッケージの一括製造が期待できる。
請求項6記載の発明によれば、チップファーストのフェースダウン方式で複数の半導体パッケージを一括製造することが可能になる。
請求項7記載の発明によれば、チップファーストのフェースアップ方式で複数の半導体パッケージを一括製造することが可能になる。
According to the invention described in
According to the sixth aspect of the present invention, it is possible to collectively manufacture a plurality of semiconductor packages by a chip-first face-down method.
According to the invention described in claim 7, it is possible to collectively manufacture a plurality of semiconductor packages by a chip-first face-up method.
以下、図面を参照して本発明の好ましい実施の形態を説明すると、本実施形態における樹脂封止体用支持体10は、図1ないし図3に示すように、半導体チップ4の樹脂封止体6を支持するパネル板11と、このパネル板11に形成されて樹脂封止体6に着脱自在に粘着する粘着領域12とを備え、−50℃以上300℃以下の温度範囲で使用可能な半導体製造用の支持体であり、粘着領域12が第一、第二の粘着領域13・13Aに分割され、第一の粘着領域13の粘着力が第二の粘着領域13Aの粘着力よりも強く設定されており、FOPLP技術等を用いた半導体パッケージ22の製造に使用される。
Hereinafter, a preferred embodiment of the present invention will be described with reference to the drawings. A
半導体チップ4の樹脂封止体6は、図2や図3に示すように、半導体パッケージ1個当たりの製造コストを低減するため、300mm角以上500mm角以下、好ましくは320mm角以上480mm角以下の従来よりも大型に形成され、多数の半導体チップ4をモールド樹脂5で被包する。このモールド樹脂5は、熱可塑性樹脂と熱硬化性樹脂のいずれでも良いが、絶縁性や機械強度等に優れる熱硬化性樹脂のエポキシ樹脂が最適である。
As shown in FIGS. 2 and 3, the
樹脂封止体用支持体10のパネル板11は、図1に示すように、所定の材料により表裏両面がそれぞれ平坦な平面矩形の板に形成され、300mm角以上700mm角以下の大きさを有する。このパネル板11の所定の材料としては、−50℃以上300℃以下の温度範囲で反りなく使用可能な材料、具体的にはガラス板、金属、ポリイミド系樹脂等があげられる。パネル板11は、半導体パッケージ22の製造環境が−50℃以上300℃以下の温度範囲なので、この範囲で使用可能な耐寒性と耐熱性を有する材料により形成される。
As shown in FIG. 1, the
パネル板11は、半導体パッケージ22の製造時に切断されるか否かにより材質が変更される。すなわち、半導体パッケージ22の製造時に半導体チップ4と共に切断されない場合には、切断が困難な鉄等の材料により形成され、半導体パッケージ22の製造時に半導体チップ4と共に切断される場合には、切断が容易なポリイミド樹脂板等の材料により形成される。
The material of the
パネル板11の大きさは、大型の樹脂封止体6の大きさを考慮して300mm角以上700mm角以下、好ましくは400mm角以上650mm角以下、より好ましくは450mm角以上620mm角以下に設定される。例えば、450mm×600mmや457mm×610mm等に設定される。これは、大型のパネル板11で大量の半導体パッケージ22を一括して組み立てるFOWLP技術、PLP技術、FOPLP技術に対応し、半導体パッケージ1個当たりの製造コストを低減するためである。
The size of the
粘着領域12は、図1に示すように、パネル板11の樹脂封止体6に対向可能な表面の少なくとも周縁部に形成される複数の第一の粘着領域13と、この複数の第一の粘着領域13の形成領域以外に形成される第二の粘着領域13Aとに分割され、複数の第一の粘着領域13が第二の粘着領域13Aを包囲する。複数の第一の粘着領域13は、パネル板11の反りやすい周縁部付近、例えば表面四隅部付近にそれぞれ平面略三角形に形成され、各第一の粘着領域13が平面直角三角形に形成されており、第一の粘着領域13の斜辺が第二の粘着領域13Aを区画するとともに、隣辺がパネル板11の周縁部を形成する。
As shown in FIG. 1, the
第一の粘着領域13内には同図に示すように、−50℃以上300℃以下の温度範囲で利用可能な多数の粘着材14が所定の間隔をおき印刷して配列され、各粘着材14が厚さ10μm程度の短い線条に印刷される。多数の粘着材14は、広大な面積に一度に印刷する便宜を図るため、スクリーン印刷される。また、隣接する粘着材14と粘着材14との間には、第一の粘着領域13の粘着面積を拡大するため、狭いピッチが形成される。
In the first
各粘着材14は、特に限定されるものではないが、例えば耐熱性、耐候性、難燃性、電気絶縁性、耐寒性、粘度温度特性等に優れるシリコーン系やフッ素系の粘着剤により形成され、弱粘着性が付与される。シリコーン系の粘着剤を採用する場合、硬化時間が速く、硬化収縮が殆どない付加反応型の液状シリコーン粘着剤の採用が好ましい。
Each
第二の粘着領域13Aは、同図に示すように、パネル板11の表面四隅部付近以外、具体的にはパネル板11の表面中央部付近に平面菱形に形成され、複数の第一の粘着領域13に包囲される。この第二の粘着領域13A内には、−50℃以上300℃以下の温度範囲で利用可能な複数の粘着材14Aが所定の間隔をおき印刷して配列され、各粘着材14Aが厚さ10μm程度の長い線条に印刷される。複数の粘着材14Aは、一度に印刷するため、スクリーン印刷される。また、隣接する粘着材14Aと粘着材14Aとの間には、第二の粘着領域13Aの粘着力を弱めるため、広いピッチが形成される。
As shown in the figure, the second
各粘着材14Aは、第一の粘着領域13の粘着材14よりも相対的に長く形成される。この粘着材14Aは、特に制約されるものではないが、例えば耐熱性、耐候性、難燃性、電気絶縁性、耐寒性、粘度温度特性等に優れるシリコーン系やフッ素系の粘着剤により形成され、弱粘着性が付与される。シリコーン系の粘着剤を採用する場合、硬化時間が速く、硬化収縮が殆どない付加反応型の液状シリコーン粘着剤の採用が最適である。
Each
このように粘着領域12は、複数の第一の粘着領域13の粘着材14が第二の粘着領域13Aの粘着材14Aよりも多いので、複数の第一の粘着領域13の粘着力と第二の粘着領域13Aの粘着力とが略同一ではなく、複数の第一の粘着領域13の粘着力が第二の粘着領域13Aの粘着力よりも強くなる。
As described above, the
上記構成において、FOPLP技術のチップファーストのフェースダウン方式で半導体パッケージ22を製造する場合には、先ず、キャリア板2の表面に弱粘着性の粘着シート3が積層粘着されたキャリア板材1を用意(図2(a)参照)し、このキャリア板材1の粘着シート3の表面XY方向に多数の半導体チップ4を所定の間隔をおき粘着して配列し、各半導体チップ4の端子面4aを粘着シート3側の下向き(図2(b)参照)とする。
In the above configuration, when the
キャリア板材1のキャリア板2は、特に限定されるものではないが、例えば強度・熱伝導率、耐熱性、電気特性等に優れるガラス強化エポキシ樹脂板やガラス板等からなる。このキャリア板2は、FOWLP技術、PLP技術、FOPLP技術等に対応するため、パネル板11と同じ大きさの平面矩形に形成される。また、粘着シート3は、特に限定されるものではないが、シリコーン系やフッ素系のエラストマー等が使用され、多数の半導体チップ4の端子面4aに着脱自在に粘着する。
The
キャリア板材1の粘着シート3に多数の半導体チップ4を粘着して配列したら、多数の半導体チップ4をエポキシ樹脂等のモールド樹脂5で被包して厚さ50μm以上2000μm以下の樹脂封止体6を形成(図2(c)参照)し、キャリア板材1と樹脂封止体6とを分離する。この際、樹脂封止体6は、溶融した封止シート、コンプレッション封止成形機、真空ラミネート装置等により形成される。また、キャリア板材1と樹脂封止体6とを分離する際、粘着シート3が強粘着性ではなく、弱粘着性なので、専用の剥離装置を用いることなく、キャリア板材1と樹脂封止体6とを容易に分離し、キャリア板材1を再利用することができる。
When a large number of
次いで、分離した樹脂封止体6の歪みを防ぐため、樹脂封止体の非粘着面である表面に樹脂封止体用支持体10の粘着領域12を粘着(図2(d)参照)し、樹脂封止体6のモールド樹脂5から露出した多数の半導体チップ4の端子面4a等をそれぞれ検査する。この際、樹脂封止体6の非粘着面の周縁部付近に複数の第一の粘着領域13が多数の粘着材14を介して粘着するので、樹脂封止体6の非粘着面にパネル板11が反ることなく適切に密着する。この適切な密着により、半導体チップ4の端子面4aにプローブ等を容易に接触させることができ、検査の簡素化や迅速化を図ることができる。
Next, in order to prevent distortion of the separated
半導体チップ4の検査が終了したら、樹脂封止体6のモールド樹脂5から露出した多数の半導体チップ4の端子面4aに薄膜の再配線層20をフォトレジスト等により形成してはんだボール21を搭載し、樹脂封止体6をダイシングして多数の半導体チップ4を個片化した(図2(e)参照)後、樹脂封止体用支持体10を分離すれば、薄い半導体パッケージ22を迅速に製造することができる(図2(f)参照)。再配線層20の形成方法としては、例えば露出している半導体チップ4上へ真空成膜法等の公知の方法を利用して金属シード層を形成した後、セミアディティブ法等の公知の方法により、再配線層20を形成する方法があげられる。
When the inspection of the
樹脂封止体6のダイシングの際、半導体チップ4と共に樹脂封止体用支持体10をダイシングして個片化したい場合には、樹脂封止体用支持体10のパネル板11を予めポリイミド樹脂板等としておけば良い。これに対し、樹脂封止体用支持体10を個片化せずに後に再利用したい場合には、樹脂封止体用支持体10のパネル板11を予めガラス板や金属板としておけば良い。
When dicing the
次に、FOPLP技術のチップファーストのフェースアップ方式で半導体パッケージ22を製造する場合には、先ず、キャリア板2の表面に弱粘着性の粘着シート3が積層粘着されたキャリア板材1を用意(図3(a)参照)し、このキャリア板材1の粘着シート3の表面XY方向に多数の半導体チップ4を所定の間隔をおき粘着して配列し、各半導体チップ4の端子面4aを粘着シート3とは反対側の上向き(図3(b)参照)とする。
Next, when the
こうしてキャリア板材1の粘着シート3に多数の半導体チップ4を粘着して配列したら、多数の半導体チップ4をエポキシ樹脂等のモールド樹脂5で被包して厚さ50μm以上2000μm以下の樹脂封止体6を形成(図3(c)参照)し、樹脂封止体6表面のモールド樹脂5を研削して多数の半導体チップ4の端子面4aを露出(図3(d)参照)させ、この露出した多数の半導体チップ4の端子面4a等をそれぞれ検査する。樹脂封止体6を研削する方法としては、特に限定されるものではないが、例えば高速回転する砥石を用いるグラインディング法等があげられる。
When a large number of
次いで、キャリア板材1と樹脂封止体6とを分離し、分離した樹脂封止体6の歪みを防ぐため、樹脂封止体6の粘着面である裏面に樹脂封止体用支持体10の粘着領域12を粘着(図3(e)参照)する。この際、樹脂封止体6の粘着面の周縁部付近に複数の第一の粘着領域13が多数の粘着材14を介して粘着するので、樹脂封止体6の粘着面にパネル板11が反ることなく適切に密着する。
Subsequently, in order to isolate | separate the carrier board |
こうして樹脂封止体6と樹脂封止体用支持体10の粘着領域12とを粘着したら、樹脂封止体6のモールド樹脂5から露出した多数の半導体チップ4の端子面4aに薄膜の再配線層20をフォトレジスト等により形成してはんだボール21を搭載し、樹脂封止体6をダイシングして多数の半導体チップ4を個片化(図3(f)参照)した後、樹脂封止体用支持体10を分離すれば、薄い半導体パッケージ22を迅速に製造することができる(図3(g)参照)。
When the
樹脂封止体6のダイシングの際、半導体チップ4と共に樹脂封止体用支持体10を個片化したい場合には、樹脂封止体用支持体10のパネル板11を予めポリイミド樹脂板等としておけば良い。これに対し、樹脂封止体用支持体10をダイシングせずに後に再利用したい場合には、樹脂封止体用支持体10のパネル板11を予めガラス板や金属板としておけば良い。
When dicing the
上記によれば、キャリア板2の粘着シート3と樹脂封止体用支持体10の粘着領域12とがそれぞれ着脱自在なので、キャリア板2や樹脂封止体用支持体10を分離する際、レーザ光等のエネルギを照射して分離する必要がない。したがって、エネルギ放射のための高価な放射装置を省略し、製造設備を削減することができる。また、キャリア板材1を再利用することができるので、ランニングコストの低減を図ることができる。また、樹脂封止体用支持体10についても、材質の選定により、再利用することができるので、ランニングコストの低減を図ることができる。
According to the above, since the pressure-
また、樹脂封止体6の周縁部付近に複数の第一の粘着領域13が多数の粘着材14を介して強く粘着するので、例え樹脂封止体6が収縮しても、パネル板11の周縁部等が弓なりに反り、歩留まりの低下を招くおそれを排除することができる。さらに、パネル板11が300mm角以上700mm角以下の大きさなので、従来の2倍〜4倍の半導体パッケージ22を一括して製造することが可能となる。
In addition, since the plurality of first
次に、図4は本発明の第2の実施形態を示すもので、この場合には、必要に応じ、粘着領域12の粘着材14・14Aの形を変更したり、第一、第二の粘着領域13・13Aの形をそれぞれ変更するようにしている。
Next, FIG. 4 shows a second embodiment of the present invention. In this case, the shape of the
具体的には、図4(a)の場合には、複数の第一の粘着領域13内に多数の粘着材14が所定の間隔をおき印刷して配列され、隣接する粘着材14と粘着材14との間に、第一の粘着領域13の粘着面積を拡大するため、狭いピッチが形成されており、各粘着材14が厚さ10μm程度の小さい円形に印刷される。また、第二の粘着領域13A内に複数の粘着材14Aが所定の間隔をおき印刷して配列され、隣接する粘着材14Aと粘着材14Aとの間に、広いピッチが形成されており、各粘着材14Aが厚さ10μm程度の大きな円に印刷される。
Specifically, in the case of FIG. 4A, a large number of
図4(b)の場合には、第一の粘着領域13が単一の平面略枠形に形成されてその中央部の中空が平面略楕円形を区画し、第二の粘着領域13Aが平面楕円形に形成されて第一の粘着領域13に包囲される。
図4(c)の場合には、第一の粘着領域13が単一の平面略枠形に形成されてその中央部の中空が平面略矩形(長方形)を区画し、第二の粘着領域13Aが平面矩形(長方形)に形成されて第一の粘着領域13に包囲される。その他の部分については、上記実施形態と同様であるので説明を省略する。
In the case of FIG. 4B, the first
In the case of FIG.4 (c), the 1st adhesion area |
本実施形態においても上記実施形態と同様の作用効果が期待でき、しかも、第一、第二の粘着領域13・13Aや粘着材14・14Aの形状の多様化を図ることができるのは明らかである。
In this embodiment, the same effects as those of the above embodiment can be expected, and it is obvious that the shapes of the first and second
なお、上記実施形態ではパネル板11の表面に粘着領域12を印刷したが、パネル板11の表裏面に粘着領域12をそれぞれ印刷しても良い。また、パネル板11は、透明、不透明、半透明を特に問うものではない。また、上記実施形態では粘着材14・14Aをスクリーン印刷したが、何らこれに限定されるものではなく、ディスペンサー塗工やグラビア印刷等しても良い。粘着材14・14Aは、必要に応じ、材質、長さ、形状、幅を自由に変更しても良い。
In the above embodiment, the
また、上記実施形態では樹脂封止体6表面のモールド樹脂5を研削して多数の半導体チップ4の端子面4aを露出させた後、キャリア板材1と樹脂封止体6とを分離し、樹脂封止体6に樹脂封止体用支持体10を粘着したが、何らこれに限定されるものではない。例えば、キャリア板材1と樹脂封止体6とを分離し、樹脂封止体6の裏面に樹脂封止体用支持体10の粘着領域12を粘着した後、樹脂封止体6表面のモールド樹脂5を研削して多数の半導体チップ4の端子面4aを露出させても良い。
Moreover, in the said embodiment, after grind | polishing the
本発明に係る樹脂封止体用支持体及びこれを用いた半導体パッケージの製造方法は、半導体の製造分野で使用される。 The support for a resin sealing body and the method for manufacturing a semiconductor package using the same according to the present invention are used in the field of semiconductor manufacturing.
1 キャリア板材
2 キャリア板
3 粘着シート
4 半導体チップ
4a 端子面
5 モールド樹脂(樹脂組成物)
6 樹脂封止体
10 樹脂封止体用支持体
11 パネル板(板材)
12 粘着領域
13 第一の粘着領域
13A 第二の粘着領域
14 粘着材
14A 粘着材
20 再配線層
21 はんだボール
22 半導体パッケージ
DESCRIPTION OF
6
12
Claims (7)
粘着領域が、板材の樹脂封止体に対向可能な対向面の少なくとも周縁部に形成される第一の粘着領域と、この第一の粘着領域の形成領域以外に形成される第二の粘着領域とに分割され、第一の粘着領域の粘着力が第二の粘着領域の粘着力よりも強いことを特徴とする樹脂封止体用支持体。 A resin sealing body comprising a plate material that supports the resin sealing body, and an adhesive region that is formed on the plate material and is detachably adhered to the resin sealing body, and can be used in a temperature range of -50 ° C to 300 ° C. A support for
A first adhesive region formed on at least the peripheral portion of the opposing surface capable of facing the resin sealing body of the plate material, and a second adhesive region formed other than the region where the first adhesive region is formed A support for a resin-encapsulated body, wherein the adhesive force of the first adhesive region is stronger than the adhesive force of the second adhesive region.
板材が、300mm角以上700mm角以下の大きさを有するパネル板である請求項1記載の樹脂封止体用支持体。 The resin sealing body is a sealing body having a size of 300 mm square or more and 500 mm square or less, in which a plurality of semiconductor chips arranged at predetermined intervals are encapsulated with a resin composition,
The support for a resin-sealed body according to claim 1, wherein the plate material is a panel plate having a size of 300 mm square to 700 mm square.
大型パネルを請求項1ないし4のいずれかに記載した樹脂封止体用支持体とすることを特徴とする半導体パッケージの製造方法。 A method of manufacturing a semiconductor package in which a large number of semiconductor packages are assembled together with a large panel,
A method for producing a semiconductor package, characterized in that the large-sized panel is the support for a resin sealing body according to any one of claims 1 to 4.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018069273A JP2019179882A (en) | 2018-03-30 | 2018-03-30 | Support body for resin sealing body and manufacturing method of semiconductor package using the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018069273A JP2019179882A (en) | 2018-03-30 | 2018-03-30 | Support body for resin sealing body and manufacturing method of semiconductor package using the same |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2019179882A true JP2019179882A (en) | 2019-10-17 |
Family
ID=68278986
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018069273A Pending JP2019179882A (en) | 2018-03-30 | 2018-03-30 | Support body for resin sealing body and manufacturing method of semiconductor package using the same |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2019179882A (en) |
-
2018
- 2018-03-30 JP JP2018069273A patent/JP2019179882A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9269873B2 (en) | Semiconductor light emitting device and method for manufacturing same | |
JP5995695B2 (en) | Manufacturing method of LED device | |
JP4757398B2 (en) | Manufacturing method of semiconductor device | |
JP5064278B2 (en) | Resin sheet for optical semiconductor element sealing and optical semiconductor device | |
TWI303870B (en) | Structure and mtehod for packaging a chip | |
US20090298219A1 (en) | Method for Manufacturing Solid-State Image Pickup Device Module | |
JP2006190975A (en) | Sealant filling structure of wafer-level package, and manufacturing method thereof | |
JP2005064499A (en) | Method of manufacturing semiconductor device | |
JP7317187B2 (en) | Semiconductor device manufacturing method | |
KR100781100B1 (en) | Semiconductor device and manufacturing method therefor | |
WO2014002535A1 (en) | Semiconductor device manufacturing method | |
US20070190688A1 (en) | Method for manufacturing semiconductor device with protection layer | |
JP2008130706A (en) | Method of manufacturing semiconductor device | |
JP2012164902A (en) | Method of manufacturing semiconductor light-emitting device | |
US20100144096A1 (en) | Method of manufacturing semiconductor device in which bottom surface and side surface of semiconductor substrate are covered with resin protective film | |
JP2012199342A (en) | Method for manufacturing resin-molded substrate, and resin-molded substrate | |
JP2002353347A (en) | Semiconductor device and method of manufacturing same | |
US20090025882A1 (en) | Die molding for flip chip molded matrix array package using uv curable tape | |
JP2019179882A (en) | Support body for resin sealing body and manufacturing method of semiconductor package using the same | |
KR102485002B1 (en) | Heat-dissipating semiconductor package and method for manufacturing the same | |
WO2023276731A1 (en) | Protection film-provided chip manufacturing method | |
JP7226669B2 (en) | Semiconductor device manufacturing method | |
TW201025434A (en) | Method for manufacturing dies formed with a dielectric layer | |
JP7114176B2 (en) | Processing method of resin package substrate | |
JP2023005208A (en) | Method for manufacturing chip with protective film |