KR102485002B1 - Heat-dissipating semiconductor package and method for manufacturing the same - Google Patents

Heat-dissipating semiconductor package and method for manufacturing the same Download PDF

Info

Publication number
KR102485002B1
KR102485002B1 KR1020210023228A KR20210023228A KR102485002B1 KR 102485002 B1 KR102485002 B1 KR 102485002B1 KR 1020210023228 A KR1020210023228 A KR 1020210023228A KR 20210023228 A KR20210023228 A KR 20210023228A KR 102485002 B1 KR102485002 B1 KR 102485002B1
Authority
KR
South Korea
Prior art keywords
heat dissipation
substrate
layer
chip
adhesive layer
Prior art date
Application number
KR1020210023228A
Other languages
Korean (ko)
Other versions
KR20220097094A (en
Inventor
토니 리
구이-하오 팡
자오-징 웨이
진-춘 궈
페이-잉 리
Original Assignee
칩본드 테크놀러지 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 칩본드 테크놀러지 코포레이션 filed Critical 칩본드 테크놀러지 코포레이션
Publication of KR20220097094A publication Critical patent/KR20220097094A/en
Application granted granted Critical
Publication of KR102485002B1 publication Critical patent/KR102485002B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5387—Flexible insulating substrates

Abstract

반도체 방열 패키지 구조 및 그 제조 방법에 있어서, 기판에 방열 시트를 설치하고, 상기 방열 시트의 방열층은 상기 기판에 설치된 칩과 접촉하여, 상기 칩을 방열시키고, 상기 방열 시트의 부착부는 접착층에 부착되고, 상기 접착층은 상기 기판에 설치되어 상기 칩을 둘러싸고 있으므로, 상기 부착부와 상기 기판 사이에 접착제 수용 공간이 형성되고, 상기 접착제 수용 공간은 압착에 의해 변형된 상기 접착층을 수용하도록 상기 접착층을 둘러싸, 상기 접착층이 상기 방열 시트로부터 오버플로우 또는 돌출되는 것을 방지한다. In the semiconductor heat dissipation package structure and manufacturing method thereof, a heat dissipation sheet is installed on a substrate, a heat dissipation layer of the heat dissipation sheet contacts a chip installed on the substrate to dissipate heat from the chip, and an attachment portion of the heat dissipation sheet is attached to an adhesive layer. Since the adhesive layer is installed on the substrate and surrounds the chip, an adhesive accommodating space is formed between the attachment part and the substrate, and the adhesive accommodating space surrounds the adhesive layer to accommodate the adhesive layer deformed by compression. , preventing the adhesive layer from overflowing or protruding from the heat dissipation sheet.

Description

반도체 방열 패키지 구조 및 그 제조 방법{Heat-dissipating semiconductor package and method for manufacturing the same}Semiconductor heat dissipating package structure and manufacturing method thereof {Heat-dissipating semiconductor package and method for manufacturing the same}

본 발명은 반도체 방열 패키지 구조 및 그 제조 방법에 관한 것으로, 특히 접착제 오버플로우로 인한 패키지 구조의 오염을 방지할 수 있는 반도체 방열 패키지 구조 및 그 제조 방법에 관한 것이다. The present invention relates to a semiconductor heat dissipation package structure and a method for manufacturing the same, and more particularly, to a semiconductor heat dissipation package structure capable of preventing contamination of the package structure due to adhesive overflow and a method for manufacturing the same.

전자 제품의 성능 향상으로, 칩 동작 시 높은 열이 발생하고, 칩 온도가 너무 높으면 칩이 손상되어 전자 제품을 사용할 수 없게 된다. As the performance of electronic products improves, high heat is generated during chip operation, and if the chip temperature is too high, the chip is damaged and the electronic product cannot be used.

대만 실용신안 제TW M602725호를 참조하면, 칩 온 필름 패키지 구조를 개시했고, 제1 방열 부재(13)의 접착층은 칩(12) 및 박막 기판(11)에 부착되어, 상기 칩(12)을 방열시키고, 제TW M602725호의 도 1c를 참조하면, 상기 접착층의 가장자리는 기재, 열전도층, 금속층의 가장자리와 정렬되므로, 상기 칩 온 필름 패키지 구조가 압착될 때, 상기 접착층은 외력이 인가됨으로 인해 상기 기재, 상기 열전도층, 상기 금속층의 가장자리로부터 오버플로우 또는 돌출되어 상기 칩 온 필름 패키지 구조를 오염시킨다. Referring to Taiwanese Utility Model No. TW M602725, a chip-on-film package structure is disclosed, and an adhesive layer of the first heat dissipation member 13 is attached to the chip 12 and the thin film substrate 11 to form the chip 12. 1c of TW M602725, the edge of the adhesive layer is aligned with the edge of the base material, the thermal conductive layer, and the metal layer, so when the chip-on-film package structure is compressed, the adhesive layer is It overflows or protrudes from the edges of the substrate, the thermal conductive layer, and the metal layer to contaminate the chip-on-film package structure.

또한, 복수의 칩 온 필름 패키지 구조가 권취될 때, 상기 기재, 상기 열전도층, 상기 금속층의 가장자리로부터 오버플로우 또는 돌출되는 상기 접착층으로 인해 칩 온 필름 패키지 구조가 서로 접착되므로, 상기 칩 온 필름 패키지 구조의 품질 및 수율에 영향을 미친다. In addition, when a plurality of chip-on-film package structures are wound, the adhesive layer overflows or protrudes from the edge of the base material, the thermal conductive layer, and the metal layer, so that the chip-on-film package structure adheres to each other. affect the quality and yield of the structure.

본 발명의 주요 목적은 기판과 방열 시트 사이에 설치된 접착층이 상기 방열 시트로부터 오버플로우 또는 돌출되어, 반도체 방열 패키지 구조를 오염시키는 것을 방지하고, 복수의 반도체 방열 패키지 구조가 권취될 때, 상기 방열 시트로부터 오버플로우 또는 돌출되는 상기 접착층으로 인해 상기 복수의 반도체 방열 패키지 구조가 서로 접착되는 것을 방지할 수 있게 하는 것이다. The main object of the present invention is to prevent an adhesive layer provided between a substrate and a heat dissipation sheet from overflowing or protruding from the heat dissipation sheet and contaminating a semiconductor heat dissipation package structure, and when a plurality of semiconductor heat dissipation package structures are wound, the heat dissipation sheet It is to prevent the plurality of semiconductor heat dissipation package structures from being adhered to each other due to the adhesive layer overflowing or protruding from.

본 발명의 반도체 방열 패키지 구조는 기판, 칩, 접착층 및 방열 시트를 포함하고, 상기 기판은 회로층을 구비하고, 상기 칩은 상기 회로층과 전기적으로 연결되고, 상기 접착층은 상기 기판에 설치되어 상기 칩을 둘러싸고, 상기 방열 시트는 캐리어 및 방열층을 구비하고, 상기 방열층은 상기 캐리어에 설치되고, 상기 방열 시트는 상기 방열층에 의해 상기 칩의 노출 표면과 접촉하고, 상기 방열 시트는 부착부에 의해 상기 접착층에 부착되어, 상기 부착부와 상기 기판 사이에 접착제 수용 공간이 형성되도록 하고, 상기 접착제 수용 공간은 상기 접착층을 둘러싼다. The semiconductor heat dissipation package structure of the present invention includes a substrate, a chip, an adhesive layer and a heat dissipation sheet, the substrate has a circuit layer, the chip is electrically connected to the circuit layer, and the adhesive layer is installed on the substrate to Surrounding a chip, the heat dissipation sheet has a carrier and a heat dissipation layer, the heat dissipation layer is installed on the carrier, the heat dissipation sheet is in contact with the exposed surface of the chip by the heat dissipation layer, and the heat dissipation sheet is attached to an attachment portion. It is attached to the adhesive layer by, so that an adhesive accommodation space is formed between the attachment part and the substrate, and the adhesive accommodation space surrounds the adhesive layer.

본 발명의 반도체 방열 패키지 구조의 제조 방법은, 기판 및 칩을 제공하되, 상기 칩은 상기 기판에 결합되어 상기 기판의 회로층과 전기적으로 연결되는 단계; 상기 기판에 접착층을 설치하되, 상기 접착층은 상기 칩을 둘러싸는 단계; 상기 기판에 방열 시트를 설치하되, 상기 방열 시트는 캐리어 및 방열층을 구비하고, 상기 방열층은 상기 캐리어에 설치되고, 상기 방열 시트는 상기 방열층에 의해 상기 칩의 노출 표면과 접촉하고, 상기 방열 시트는 부착부에 의해 상기 접착층에 부착되어, 상기 부착부와 상기 기판 사이에 접착제 수용 공간이 형성되도록 하고, 상기 접착제 수용 공간은 상기 접착층을 둘러싸는 단계;를 포함한다. A manufacturing method of a semiconductor heat dissipation package structure of the present invention includes the steps of providing a substrate and a chip, wherein the chip is coupled to the substrate and electrically connected to a circuit layer of the substrate; installing an adhesive layer on the substrate, wherein the adhesive layer surrounds the chip; A heat dissipation sheet is installed on the substrate, the heat dissipation sheet includes a carrier and a heat dissipation layer, the heat dissipation layer is provided on the carrier, and the heat dissipation sheet is in contact with the exposed surface of the chip by the heat dissipation layer; The heat dissipation sheet is attached to the adhesive layer by an attachment portion to form an adhesive accommodating space between the attachment portion and the substrate, and the adhesive accommodating space surrounds the adhesive layer.

상기 부착부와 상기 기판 사이에 위치한 상기 접착제 수용 공간은 압력을 받아 압출된 상기 접착층을 수용하도록 상기 접착층을 둘러싸, 상기 접착층이 상기 방열 시트로부터 오버플로우 또는 돌출되는 것을 방지하고, 복수의 반도체 방열 패키지 구조가 권취될 때, 상기 복수의 반도체 방열 패키지 구조가 서로 접착되면서, 제품의 품질 및 수율에 영향을 미치는 것을 방지할 수 있다. The adhesive accommodating space located between the attaching portion and the substrate surrounds the adhesive layer to accommodate the adhesive layer extruded under pressure to prevent the adhesive layer from overflowing or protruding from the heat dissipation sheet, and a plurality of semiconductor heat dissipation packages. When the structure is wound, while the plurality of semiconductor heat dissipation package structures are adhered to each other, it is possible to prevent product quality and yield from being affected.

도 1은 본 발명에 의해 제조된 반도체 방열 패키지 구조의 단면도이다.
도 2는 본 발명에 의해 제조된 반도체 방열 패키지 구조의 평면도이다.
도 3은 본 발명에 의해 제조된 반도체 방열 패키지 구조의 단면도이다.
도 4는 본 발명에 의해 제조된 반도체 방열 패키지 구조의 평면도이다.
도 5는 본 발명에 의해 제조된 반도체 방열 패키지 구조의 단면도이다.
도 6은 본 발명에 의해 제조된 반도체 방열 패키지 구조의 평면도이다.
도 7은 본 발명의 다른 실시예의 반도체 방열 패키지 구조의 단면도이다. 1 is a cross-sectional view of a semiconductor heat dissipation package structure manufactured according to the present invention.
2 is a plan view of a semiconductor heat dissipation package structure manufactured according to the present invention.
3 is a cross-sectional view of a semiconductor heat dissipation package structure manufactured according to the present invention.
4 is a plan view of a semiconductor heat dissipation package structure manufactured according to the present invention.
5 is a cross-sectional view of a semiconductor heat dissipation package structure manufactured according to the present invention.
6 is a plan view of a semiconductor heat dissipation package structure manufactured according to the present invention.
7 is a cross-sectional view of a semiconductor heat dissipation package structure according to another embodiment of the present invention.

도 1 내지 도 6은 반도체 방열 패키지 구조(100)의 제조 방법의 개략도이다. 도 1 및 도 2를 참조하면, 먼저 기판(110) 및 칩(120)을 제공하되, 상기 칩(120)은 상기 기판(110)에 결합되어 상기 기판(110)의 회로층(111)과 전기적으로 연결된다. 본 실시예에서, 상기 회로층(111)은 상기 기판(110)의 표면에 설치되고, 보호층(112)은 상기 회로층(111)을 커버하고 상기 회로층(111)의 복수의 이너리드(111a)을 노출시키고, 상기 칩(120)의 복수의 범프(121)는 상기 회로층(111)의 상기 복수의 이너리드(111a)에 결합된다. 바람직하게는, 충전 접착제(113)는 상기 기판(110)과 상기 칩(120) 사이에 충전되고, 상기 충전 접착제(113)는 상기 복수의 범프(121)를 피복한다. 1 to 6 are schematic diagrams of a manufacturing method of a semiconductor heat dissipation package structure 100 . 1 and 2, first, a substrate 110 and a chip 120 are provided, but the chip 120 is coupled to the substrate 110 and electrically connects to the circuit layer 111 of the substrate 110. connected to In this embodiment, the circuit layer 111 is provided on the surface of the substrate 110, and the protective layer 112 covers the circuit layer 111 and includes a plurality of inner leads of the circuit layer 111 ( 111a) is exposed, and the plurality of bumps 121 of the chip 120 are coupled to the plurality of inner leads 111a of the circuit layer 111 . Preferably, the filling adhesive 113 is filled between the substrate 110 and the chip 120 , and the filling adhesive 113 covers the plurality of bumps 121 .

이어서, 도 3 및 도 4를 참조하면, 상기 기판(110)에 접착층(130)을 설치하여, 상기 접착층(130)이 상기 칩(120)을 둘러싸도록 한다. 본 실시예에서, 상기 접착층(130)은 상기 기판(110)에 설치될 뿐만 아니라, 동시에 상기 충전 접착제(113)에 설치될 수도 있다. Next, referring to FIGS. 3 and 4 , an adhesive layer 130 is installed on the substrate 110 so that the adhesive layer 130 surrounds the chip 120 . In this embodiment, the adhesive layer 130 may be installed not only on the substrate 110 but also on the filling adhesive 113 at the same time.

상기 접착층(130)은 코팅 방식으로 상기 기판(110)에 설치될 수 있으나, 이에 제한되지 않고, 기타 실시예에서, 먼저 링 형상의 접착층(130)을 형성한 다음, 상기 링 형상의 접착층(130)을 상기 기판(110)에 부착하여, 상기 링 형상의 접착층(130)이 상기 칩(120)을 둘러싸도록 할 수 있다. The adhesive layer 130 may be installed on the substrate 110 by a coating method, but is not limited thereto, and in other embodiments, first, the ring-shaped adhesive layer 130 is formed, and then the ring-shaped adhesive layer 130 ) may be attached to the substrate 110 so that the ring-shaped adhesive layer 130 surrounds the chip 120 .

다음, 도 5 및 도 6을 참조하면, 방열 시트(140)를 상기 기판(110)에 설치하여, 상기 반도체 방열 패키지 구조(100)를 형성하고, 상기 방열 시트(140)는 캐리어(141) 및 방열층(142)을 포함하고, 상기 방열층(142)은 상기 캐리어(141)에 설치되고, 상기 방열 시트(140)는 상기 방열층(142)의 접촉면(142a)에 의해 상기 칩(120)의 노출 표면(122)과 접촉한다. 바람직하게는, 상기 접촉면(142a)의 접촉 면적은 상기 노출 표면(122)의 표면적보다 작지 않으므로, 상기 방열층(142)은 상기 칩(120)의 상기 노출 표면(122)을 전체적으로 커버할 수 있어, 방열/열전도 면적 및 방열 효과를 증가시킨다. Next, referring to FIGS. 5 and 6, a heat dissipation sheet 140 is installed on the substrate 110 to form the semiconductor heat dissipation package structure 100, and the heat dissipation sheet 140 includes a carrier 141 and It includes a heat dissipation layer 142, the heat dissipation layer 142 is installed on the carrier 141, and the heat dissipation sheet 140 is connected to the chip 120 by the contact surface 142a of the heat dissipation layer 142. is in contact with the exposed surface 122 of the Preferably, since the contact area of the contact surface 142a is not smaller than the surface area of the exposed surface 122, the heat dissipation layer 142 can entirely cover the exposed surface 122 of the chip 120. , increase the heat dissipation/heat conduction area and heat dissipation effect.

도 5 및 도 6을 참조하면, 상기 방열 시트(140)의 부착부(140a)는 상기 칩(120)을 둘러싸는 상기 접착층(130)에 부착되고, 상기 부착부(140a)는 상기 부착부(140a)와 상기 기판(110) 사이에 접착제 수용 공간(S)이 형성되도록 상기 칩(120)을 둘러싸고, 상기 접착제 수용 공간(S)은 또한 상기 접착층(130)을 둘러싼다. 본 실시예에서, 상기 방열 시트(140)는 상기 부착부(140a)에 위치한 상기 방열층(142)에 의해 상기 접착층(130)에 부착된다. 또한, 도 7을 참조하면, 상이한 실시예에서, 상기 방열 시트(140)는 상기 부착부(140a)에 위치한 상기 캐리어(141)에 의해 상기 접착층(130)에 부착된다. 5 and 6, the attachment portion 140a of the heat dissipation sheet 140 is attached to the adhesive layer 130 surrounding the chip 120, and the attachment portion 140a is attached to the attachment portion ( 140a) and the substrate 110 surrounds the chip 120 such that an adhesive accommodating space S is formed, and the adhesive accommodating space S also surrounds the adhesive layer 130. In this embodiment, the heat dissipation sheet 140 is attached to the adhesive layer 130 by the heat dissipation layer 142 positioned on the attachment portion 140a. Also, referring to FIG. 7 , in a different embodiment, the heat dissipation sheet 140 is attached to the adhesive layer 130 by the carrier 141 positioned on the attachment portion 140a.

도 5 및 도 6을 참조하면, 본 실시예에서, 상기 부착부(140a)의 가장자리(140b)는 상기 기판(110)에 수직으로 투영되어, 상기 기판(110)에 상기 접착제 수용 공간(S)의 한계 가장자리(S1)를 형성하고, 바람직하게는, 상기 접착제 수용 공간(S)의 상기 한계 가장자리(S1)와 상기 접착층(130)의 외부 가장자리(131) 사이에 간격이 있고, 상기 간격은 20μm보다 작지 않다. 5 and 6, in this embodiment, the edge 140b of the attachment portion 140a is vertically projected onto the substrate 110, and the adhesive receiving space S is formed on the substrate 110. Forms a limit edge (S1) of, preferably, there is a gap between the limit edge (S1) of the adhesive receiving space (S) and the outer edge 131 of the adhesive layer 130, the gap is 20μm not smaller than

도 5를 참조하면, 상기 부착부(140a)와 상기 기판(110) 사이에 위치한 상기 접착제 수용 공간(S)은 압력을 받아 변형되거나 오버플로우되는 상기 접착층(130)을 수용하도록 상기 접착층(130)을 둘러싸, 상기 접착층(130)이 상기 방열 시트(140)로부터 오버플로우 또는 돌출되어, 상기 반도체 방열 패키지 구조(100)를 오염시키는 것을 방지하고, 또한 복수의 반도체 방열 패키지 구조가 권취될 때, 상기 복수의 반도체 방열 패키지 구조가 서로 접착되면서 제품의 품질 및 수율에 영향을 미치는 것을 방지할 수 있다. Referring to FIG. 5 , the adhesive accommodating space S located between the attachment part 140a and the substrate 110 accommodates the adhesive layer 130 that is deformed or overflowed under pressure, so as to accommodate the adhesive layer 130. to prevent the adhesive layer 130 from overflowing or protruding from the heat dissipation sheet 140 and contaminating the semiconductor heat dissipation package structure 100, and also when a plurality of semiconductor heat dissipation package structures are wound, the While the plurality of semiconductor heat dissipation package structures are bonded to each other, it is possible to prevent product quality and yield from being affected.

본 발명의 보호 범위는 특허청구범위를 기준으로 하며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 취지와 범위를 벗어나지 않으면서 행한 모든 변경 또는 수정은 모두 본 발명의 보호 범위에 속한다.The protection scope of the present invention is based on the claims, and any change or modification made by a person skilled in the art without departing from the spirit and scope of the present invention shall fall within the protection scope of the present invention. belong

Claims (12)

반도체 방열 패키지 구조에 있어서,
기판, 칩, 접착층 및 방열 시트를 포함하고,
상기 기판은 회로층을 구비하고,
상기 칩은 상기 회로층과 전기적으로 연결되고,
상기 접착층은, 상기 기판에 설치되어 상기 칩을 둘러싸고 또한 상기 칩의 노출 표면에 접촉하지 않고,
상기 방열 시트는, 캐리어 및 방열층을 구비하고, 상기 방열층은 상기 캐리어에 설치되고, 상기 방열 시트는 상기 방열층에 의해 상기 칩의 상기 노출 표면과 접촉하고, 상기 방열 시트는 부착부에 의해 상기 접착층에 부착되어, 상기 부착부와 상기 기판 사이에 접착제 수용 공간이 형성되도록 하고, 상기 접착제 수용 공간은 상기 접착층을 둘러싸는,
반도체 방열 패키지 구조. In the semiconductor heat dissipation package structure,
Including a substrate, a chip, an adhesive layer and a heat dissipation sheet,
The substrate has a circuit layer,
The chip is electrically connected to the circuit layer,
the adhesive layer is provided on the substrate and surrounds the chip and does not contact the exposed surface of the chip;
The heat dissipation sheet includes a carrier and a heat dissipation layer, the heat dissipation layer is installed on the carrier, the heat dissipation sheet is in contact with the exposed surface of the chip by the heat dissipation layer, and the heat dissipation sheet is provided by an attachment portion. It is attached to the adhesive layer so that an adhesive accommodation space is formed between the attachment portion and the substrate, and the adhesive accommodation space surrounds the adhesive layer.
Semiconductor heat dissipation package structure. 제1항에 있어서,
상기 방열층의 접촉면은 상기 노출 표면과 접촉하고, 상기 접촉면의 접촉 면적은 상기 노출 표면의 표면적보다 작지 않은, 반도체 방열 패키지 구조. According to claim 1,
The semiconductor heat dissipation package structure, wherein the contact surface of the heat dissipation layer is in contact with the exposed surface, and the contact area of the contact surface is not smaller than the surface area of the exposed surface. 제1항에 있어서,
상기 부착부는 상기 칩을 둘러싸고, 상기 부착부의 가장자리는 상기 기판에 수직으로 투영되어, 상기 기판에 상기 접착제 수용 공간의 한계 가장자리를 형성하는, 반도체 방열 패키지 구조.According to claim 1,
The semiconductor heat dissipation package structure, wherein the attachment portion surrounds the chip, and an edge of the attachment portion is vertically projected onto the substrate to form a limit edge of the adhesive receiving space on the substrate. 제3항에 있어서,
상기 접착제 수용 공간의 상기 한계 가장자리와 상기 접착층의 외부 가장자리 사이에 간격이 있고, 상기 간격은 20μm보다 작지 않은, 반도체 방열 패키지 구조.According to claim 3,
The semiconductor heat dissipation package structure of claim 1 , wherein there is a gap between the limit edge of the adhesive receiving space and the outer edge of the adhesive layer, and the gap is not smaller than 20 μm. 제1항에 있어서,
상기 방열 시트는 상기 부착부에 위치한 상기 방열층에 의해 상기 접착층에 부착되는, 반도체 방열 패키지 구조.According to claim 1,
The heat dissipation sheet is attached to the adhesive layer by the heat dissipation layer located in the attachment portion, the semiconductor heat dissipation package structure. 제1항에 있어서,
상기 방열 시트는 상기 부착부에 위치한 상기 캐리어에 의해 상기 접착층에 부착되는, 반도체 방열 패키지 구조.According to claim 1,
The heat dissipation sheet is attached to the adhesive layer by the carrier located in the attaching portion, the semiconductor heat dissipation package structure. 반도체 방열 패키지 구조의 제조 방법에 있어서,
기판 및 칩을 제공하되, 상기 칩은 상기 기판에 결합되어 상기 기판의 회로층과 전기적으로 연결되는 단계;
상기 기판에 접착층을 설치하되, 상기 접착층은, 상기 칩을 둘러싸고 또한 상기 칩의 노출 표면에 접촉하지 않는 단계; 및
상기 기판에 방열 시트를 설치하되, 상기 방열 시트는 캐리어 및 방열층을 구비하고, 상기 방열층은 상기 캐리어에 설치되고, 상기 방열 시트는 상기 방열층에 의해 상기 칩의 상기 노출 표면과 접촉하고, 상기 방열 시트는 부착부에 의해 상기 접착층에 부착되어, 상기 부착부와 상기 기판 사이에 접착제 수용 공간이 형성되도록 하고, 상기 접착제 수용 공간은 상기 접착층을 둘러싸는 단계;
를 포함하는 반도체 방열 패키지 구조의 제조 방법.In the manufacturing method of the semiconductor heat dissipation package structure,
providing a substrate and a chip, wherein the chip is coupled to the substrate and electrically connected to a circuit layer of the substrate;
providing an adhesive layer to the substrate, wherein the adhesive layer surrounds the chip and does not contact the exposed surface of the chip; and
A heat dissipation sheet is installed on the substrate, the heat dissipation sheet has a carrier and a heat dissipation layer, the heat dissipation layer is provided on the carrier, and the heat dissipation sheet is in contact with the exposed surface of the chip by the heat dissipation layer; attaching the heat dissipating sheet to the adhesive layer by an attachment portion so that an adhesive accommodating space is formed between the attachment portion and the substrate, and the adhesive accommodating space surrounds the adhesive layer;
Method of manufacturing a semiconductor heat dissipation package structure comprising a. 제7항에 있어서,
상기 방열층의 접촉면은 상기 노출 표면과 접촉하고, 상기 접촉면의 접촉 면적은 상기 노출 표면의 표면적보다 작지 않은, 반도체 방열 패키지 구조의 제조 방법.According to claim 7,
The method of manufacturing a semiconductor heat dissipation package structure, wherein the contact surface of the heat dissipation layer is in contact with the exposed surface, and the contact area of the contact surface is not smaller than the surface area of the exposed surface. 제7항에 있어서,
상기 부착부는 상기 칩을 둘러싸고, 상기 부착부의 가장자리는 상기 기판에 수직으로 투영되어, 상기 기판에 상기 접착제 수용 공간의 한계 가장자리를 형성하는, 반도체 방열 패키지 구조의 제조 방법.According to claim 7,
The manufacturing method of the semiconductor heat dissipation package structure, wherein the attachment portion surrounds the chip, and an edge of the attachment portion is projected vertically onto the substrate to form a limit edge of the adhesive receiving space on the substrate. 제9항에 있어서,
상기 접착제 수용 공간의 상기 한계 가장자리와 상기 접착층의 외부 가장자리 사이에 간격이 있고, 상기 간격은 20μm보다 작지 않은, 반도체 방열 패키지 구조의 제조 방법.According to claim 9,
The manufacturing method of the semiconductor heat dissipation package structure, wherein there is a gap between the limit edge of the adhesive receiving space and the outer edge of the adhesive layer, and the gap is not smaller than 20 μm. 제7항에 있어서,
상기 방열 시트는 상기 부착부에 위치한 상기 방열층에 의해 상기 접착층에 부착되는, 반도체 방열 패키지 구조의 제조 방법.According to claim 7,
The method of manufacturing a semiconductor heat dissipation package structure, wherein the heat dissipation sheet is attached to the adhesive layer by the heat dissipation layer located in the attachment portion. 제7항에 있어서,
상기 방열 시트는 상기 부착부에 위치한 상기 캐리어에 의해 상기 접착층에 부착되는, 반도체 방열 패키지 구조의 제조 방법.According to claim 7,
The method of manufacturing a semiconductor heat dissipation package structure, wherein the heat dissipation sheet is attached to the adhesive layer by the carrier positioned in the attachment portion.
KR1020210023228A 2020-12-31 2021-02-22 Heat-dissipating semiconductor package and method for manufacturing the same KR102485002B1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW109147118A TWI744156B (en) 2020-12-31 2020-12-31 Heat-dissipating semiconductor package and method for manufacturing the same
TW109147118 2020-12-31

Publications (2)

Publication Number Publication Date
KR20220097094A KR20220097094A (en) 2022-07-07
KR102485002B1 true KR102485002B1 (en) 2023-01-04

Family

ID=80782844

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210023228A KR102485002B1 (en) 2020-12-31 2021-02-22 Heat-dissipating semiconductor package and method for manufacturing the same

Country Status (3)

Country Link
JP (1) JP7152544B2 (en)
KR (1) KR102485002B1 (en)
TW (1) TWI744156B (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000294694A (en) * 1999-03-30 2000-10-20 Taishu Denno Kofun Yugenkoshi Semiconductor device comprising head radiating structure on both surfaces and manufacture of the same
JP2010251357A (en) 2009-04-10 2010-11-04 Panasonic Corp Semiconductor module device
KR101214292B1 (en) * 2009-06-16 2012-12-20 김성진 Heat Releasing Semiconductor Package, Method for manufacturing the same and Display Apparatus including the same
US20180342437A1 (en) 2015-12-02 2018-11-29 Novatek Microelectronics Corp. Chip on film package and heat-dissipation structure for a chip package

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6075289A (en) * 1996-10-24 2000-06-13 Tessera, Inc. Thermally enhanced packaged semiconductor assemblies
JP5489394B2 (en) * 2006-07-20 2014-05-14 三星電子株式会社 COF type semiconductor package
CN101577263A (en) * 2008-05-06 2009-11-11 南茂科技股份有限公司 Chip packaging structure and chip packaging coiling tape
JP2012164846A (en) * 2011-02-08 2012-08-30 Renesas Electronics Corp Semiconductor device, semiconductor device manufacturing method and display device
TWI618205B (en) * 2015-05-22 2018-03-11 南茂科技股份有限公司 Chip on film package and heat dissipation method thereof
TWM602725U (en) * 2020-07-31 2020-10-11 大陸商河南烯力新材料科技有限公司 Chip on film package structure and display device
TWI751797B (en) * 2020-11-19 2022-01-01 頎邦科技股份有限公司 Circuit board and thermal paste thereof
TWM611792U (en) * 2020-12-31 2021-05-11 頎邦科技股份有限公司 Heat-dissipating semiconductor package

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000294694A (en) * 1999-03-30 2000-10-20 Taishu Denno Kofun Yugenkoshi Semiconductor device comprising head radiating structure on both surfaces and manufacture of the same
JP2010251357A (en) 2009-04-10 2010-11-04 Panasonic Corp Semiconductor module device
KR101214292B1 (en) * 2009-06-16 2012-12-20 김성진 Heat Releasing Semiconductor Package, Method for manufacturing the same and Display Apparatus including the same
US20180342437A1 (en) 2015-12-02 2018-11-29 Novatek Microelectronics Corp. Chip on film package and heat-dissipation structure for a chip package

Also Published As

Publication number Publication date
KR20220097094A (en) 2022-07-07
TW202230642A (en) 2022-08-01
JP7152544B2 (en) 2022-10-12
TWI744156B (en) 2021-10-21
JP2022105251A (en) 2022-07-13

Similar Documents

Publication Publication Date Title
JP5096782B2 (en) Semiconductor device
US7518219B2 (en) Integrated heat spreader lid
JP5387685B2 (en) Manufacturing method of semiconductor device
US20180190562A1 (en) Electronic device having a grooved chip
JP7311540B2 (en) Electronic device, semiconductor device, insulating sheet, and method for manufacturing semiconductor device
CN106816419A (en) Chip-on-film package
KR20160136498A (en) Method of Forming EMI Shield Layer for BGA Semi-conductor Package and Base Tape for The Same
KR100781100B1 (en) Semiconductor device and manufacturing method therefor
US9627228B1 (en) Method for manufacturing a chip package having a coating layer
US20070164386A1 (en) Semiconductor device and fabrication method thereof
US20220199429A1 (en) Structural thermal interfacing for lidded semiconductor packages
US20140217613A1 (en) Integrated device and fabrication process thereof
KR102485002B1 (en) Heat-dissipating semiconductor package and method for manufacturing the same
US20110024895A1 (en) Semiconductor Package Thermal Performance Enhancement and Method
CN215008198U (en) Semiconductor heat dissipation packaging structure
CN114520197A (en) Flexible semiconductor package structure
TWM611792U (en) Heat-dissipating semiconductor package
JP2009302556A (en) Semiconductor device
US20080258318A1 (en) Semiconductor device
TWM610924U (en) Flexible semiconductor package
KR100714186B1 (en) Tape carrier package of thermal emission type and manufacturing method thereof
CN107123633B (en) Packaging structure
JP7152543B2 (en) Semiconductor package structure
KR101543360B1 (en) Method for Manufacturing Metal Encapsulation Member
TWI784778B (en) Diode package structure and method of manufacturing the same

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant