JP2019168749A - 記憶制御回路、記憶装置、撮像装置、および、記憶制御方法 - Google Patents

記憶制御回路、記憶装置、撮像装置、および、記憶制御方法 Download PDF

Info

Publication number
JP2019168749A
JP2019168749A JP2018053872A JP2018053872A JP2019168749A JP 2019168749 A JP2019168749 A JP 2019168749A JP 2018053872 A JP2018053872 A JP 2018053872A JP 2018053872 A JP2018053872 A JP 2018053872A JP 2019168749 A JP2019168749 A JP 2019168749A
Authority
JP
Japan
Prior art keywords
address
error detection
detection information
memory
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018053872A
Other languages
English (en)
Inventor
真毅 室塚
Masaki Murozuka
真毅 室塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Priority to JP2018053872A priority Critical patent/JP2019168749A/ja
Priority to US16/980,688 priority patent/US11348657B2/en
Priority to PCT/JP2018/045048 priority patent/WO2019181094A1/ja
Publication of JP2019168749A publication Critical patent/JP2019168749A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/42—Response verification devices using error correcting codes [ECC] or parity check
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1012—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using codes or arrangements adapted for a specific type of error
    • G06F11/1016—Error in accessing a memory location, i.e. addressing error
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0409—Online test
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0411—Online error correction
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/4402—Internal storage of test result, quality data, chip identification, repair information

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Detection And Correction Of Errors (AREA)

Abstract

【課題】メモリにおけるアドレス異常のエラー検出を行う。【解決手段】アドレスエラー検出情報生成部は、メモリへのアクセスアドレスに関するエラーを検出するためのアドレスエラー検出情報を生成する。制御部は、ライトアクセスの際に、アドレスエラー検出情報生成部によって生成されたアドレスエラー検出情報を、メモリに記憶させる。エラー検出部は、リードアクセスの際に、アドレスエラー検出情報生成部によって生成されたアドレスエラー検出情報と、メモリに記憶されていたアドレスエラー検出情報とを比較して、エラーを検出する。【選択図】図１

Description

本技術は、記憶装置に関する。詳しくは、エラー検出を行う記憶制御回路、記憶装置、撮像装置、および、記憶制御方法に関する。
メモリは様々な装置に用いられており、故障診断は重要な技術である。特に、車載用途のカメラは、ＩＳＯ２６２６２の開発プロセスに沿って開発する必要があり、信号処理、システム用途で使用されるメモリの障害発生による故障のリスクを抑制するために、安全機構の配置が必要になる。従来、メモリにおいて生じるエラーを検出するために、パリティやＥＣＣ（Error Correction Code：エラー訂正符号）などが用いられてきた。例えば、エラー検出機能の故障診断を行うエラー検出装置が提案されている（例えば、特許文献１参照。）。
特開２００８−１１２２２４号公報
上述の従来技術では、複数のデータを切り替えてパリティビット生成部とパリティチェック部のエラー検出機能の故障診断を行っている。しかしながら、この従来技術では、データ列のエラー検出を対象としており、アドレス異常時のエラー検出を行うことはできなかった。
本技術はこのような状況に鑑みて生み出されたものであり、メモリにおけるアドレス異常のエラー検出を行うことを目的とする。
本技術は、上述の問題点を解消するためになされたものであり、その第１の側面は、メモリへのアクセスアドレスに関するエラーを検出するためのアドレスエラー検出情報を生成するアドレスエラー検出情報生成部と、ライトアクセスの際には上記生成されたアドレスエラー検出情報を上記メモリに記憶させる制御部と、リードアクセスの際には上記生成されたアドレスエラー検出情報と上記メモリに記憶されていたアドレスエラー検出情報とを比較してエラーを検出するエラー検出部とを具備する記憶制御回路、記憶装置、撮像装置および記憶制御方法である。これにより、ライトアクセスの際にメモリに記憶されたアドレスエラー検出情報を、リードアクセスの際に参照して、アクセスアドレスに関するエラーを検出するという作用をもたらす。
また、この第１の側面において、上記制御部は、ライトアクセスの際には上記生成されたアドレスエラー検出情報をライトデータに関連付けて上記メモリに記憶させるようにしてもよい。より具体的には、上記制御部は、ライトアクセスの際には上記生成されたアドレスエラー検出情報を上記メモリにおいてライトデータと同じアドレスに記憶させるようにしてもよい。
また、この第１の側面において、上記アドレスエラー検出情報は、上記メモリへのアクセスアドレスのパリティであるアドレスパリティを備えるようにしてもよい。この場合において、上記アドレスエラー検出情報は、上記アドレスパリティのパリティをさらに備えるようにしてもよい。
また、この第１の側面において、ライトアクセスの際にはライトデータと上記ライトデータの１ビットエラー訂正符号とアドレスエラー検出情報とから２ビットエラー検出符号を生成する符号生成部をさらに具備し、上記制御部は、ライトアクセスの際には上記生成された２ビットエラー検出符号を上記メモリにさらに記憶させるようにしてもよい。これにより、データの訂正符号にアドレスエラー検出情報を含ませるという作用をもたらす。この場合において、上記エラー検出部は、上記１ビットエラー訂正符号および上記２ビットエラー検出符号によってエラーが検出されず、かつ、上記アドレスエラー検出情報によってエラーが検出された場合には、訂正不可能なエラーが発生した旨を検出するようにしてもよい。
また、この第１の側面において、上記アドレスエラー検出情報生成部は、ライトアクセスおよびリードアクセスの何れについても上記アドレスエラー検出情報を生成するようにしてもよい。一方、上記アドレスエラー検出情報生成部は、ライトアクセスの際に上記アドレスエラー検出情報を生成するライトアドレスエラー検出情報生成部と、リードアクセスの際に上記アドレスエラー検出情報を生成するリードアドレスエラー検出情報生成部とを別々に備えてもよい。
本技術によれば、メモリにおけるアドレス異常のエラー検出を行うことができるという優れた効果を奏し得る。なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれかの効果であってもよい。
本技術の第１の実施の形態における記憶装置１００の一構成例を示す図である。 本技術の第１の実施の形態におけるメモリ１５０の記憶内容の一例を示す図である。 本技術の第１の実施の形態におけるライトアクセスの際の動作概要例を示す図である。 本技術の第１の実施の形態におけるライトアクセスの際の処理手順例を示す流れ図である。 本技術の第１の実施の形態におけるリードアクセスの際の動作概要例を示す図である。 本技術の第１の実施の形態におけるリードアクセスの際の処理手順例を示す流れ図である。 本技術の第２の実施の形態におけるメモリ１５０の記憶内容の一例を示す図である。 本技術の第２の実施の形態において使用される符号の算出手法の一例を示す図である。 本技術の第３の実施の形態において使用される符号の算出手法の一例を示す図である。 本技術の第３の実施の形態におけるメモリ１５０の状態の真理値表の例を示す図である。 本技術の第４の実施の形態における記憶装置１００の一構成例を示す図である。 本技術の実施の形態の適用例である撮像装置５００の一構成例を示す図である。 本技術の実施の形態の適用例である車両制御システムの概略的な構成の一例を示すブロック図である。 本技術の実施の形態の適用例である車外情報検出部及び撮像部の設置位置の一例を示す説明図である。
以下、本技術を実施するための形態（以下、実施の形態と称する）について説明する。説明は以下の順序により行う。
１．第１の実施の形態（アドレスパリティを用いたエラー検出の例）
２．第２の実施の形態（アドレスパリティのパリティを用いたエラー検出の例）
３．第３の実施の形態（アドレスパリティを用いてＤＥＤを算出する例）
４．第４の実施の形態（ライトとリードでパリティ生成部を別々に設けた例）
５．適用例
＜１．第１の実施の形態＞
［記憶装置の構成］
図１は、本技術の第１の実施の形態における記憶装置１００の一構成例を示す図である。
この記憶装置１００は、ＥＣＣエンコーダ１１０と、パリティ生成部１２０と、制御部１３０と、メモリ１５０と、ＥＣＣデコーダ１６０と、パリティチェック部１８０とを備える。
ＥＣＣエンコーダ１１０は、ライトアクセスのライトデータについて、ＥＣＣ（エラー訂正符号）のエンコード処理を行って、ＥＣＣを生成するものである。このＥＣＣは、データに関するエラーを検出し、訂正するための符号である。なお、ＥＣＣエンコーダ１１０は、特許請求の範囲に記載の符号生成部の一例である。
パリティ生成部１２０は、メモリアクセスのメモリアドレスについて、エラー検出のためのアドレスパリティを生成するものである。なお、パリティ生成部１２０は、特許請求の範囲に記載のアドレスエラー検出情報生成部の一例であり、パリティ生成部１２０により生成されるアドレスパリティは、特許請求の範囲に記載のアドレスエラー検出情報の一例である。
制御部１３０は、メモリ１５０へのアクセスを制御するものである。この制御部１３０は、ライトアクセスの際には、ライトデータと、ＥＣＣエンコーダ１１０によって生成されたＥＣＣと、パリティ生成部１２０によって生成されたアドレスパリティとを、メモリ１５０のライトアドレスの示すアドレスに記憶させる。
メモリ１５０は、データおよびその他の情報を記憶するメモリである。このメモリ１５０は、アドレス付けされた複数のエントリ（ワード）から構成され、ライトアドレスまたはリードアドレスによって指定された特定のエントリが選択されて、記憶内容の書込みまたは読出しが行われる。このメモリ１５０としては、例えば、ＳＲＡＭ（Static Random Access Memory）が想定される。
ＥＣＣデコーダ１６０は、リードアクセスの際には、読み出されたデータおよびＥＣＣについてデコード処理を行ってエラーの検出および訂正を行うものである。ここでは、ＥＣＣの機能として、１ビットのデータエラーを検出して訂正する機能を有し、２ビットのデータエラーを検出する機能を有することを想定する。なお、ＥＣＣデコーダ１６０は、特許請求の範囲に記載のエラー検出部の一例である。
パリティチェック部１８０は、リードアクセスの際には、リードアドレスについて生成されたアドレスパリティと、メモリ１５０から読み出された（記憶されていた）アドレスパリティとを比較してエラーを検出するものである。この例では、アドレス用のパリティとして１ビットを設けることにより、１ビットのアドレスエラーを検出することができる。このアドレスエラー検出には、奇数ビットの異常も含まれる。なお、パリティチェック部１８０は、特許請求の範囲に記載のエラー検出部の一例である。
なお、ここに説明した記憶装置１００のうちのメモリ１５０を含まない各部は、特許請求の範囲に記載の記憶制御回路の一例である。
［メモリの記憶内容］
図２は、本技術の第１の実施の形態におけるメモリ１５０の記憶内容の一例を示す図である。
この例では、メモリ１５０は、８ビットのデータおよびその他の情報を記憶するものとし、８つのエントリを有してそれぞれアドレス付けがされているものとする。なお、「０ｘ」は、それに続く数字が１６進数表記であることを意味する。
各エントリの第１ビットから第８ビットには、８ビットのデータが記憶される。第９ビットから第１３ビットには、５ビットのデータＥＣＣが記憶される。第１４ビットには、１ビットのアドレスパリティが記憶される。すなわち、アドレスパリティはデータに関連付けてメモリ１５０に記憶される。より具体的には、アドレスパリティはデータと同じアドレスに記憶される。
データに関しては、ライトアクセスの際には、ＥＣＣエンコーダ１１０が、８ビットのライトデータに対して５ビットのデータＥＣＣを生成する。そして、リードアクセスの際には、ＥＣＣデコーダ１６０が、読み出された８ビットのデータおよび５ビットのデータＥＣＣをデコードして、１ビットのデータエラーの検出および訂正、または、２ビットのデータエラーの検出を行う。
アドレスに関しては、ライトアクセスの際には、パリティ生成部１２０が、ライトアドレスの１ビットのアドレスパリティを生成する。そして、リードアクセスの際には、パリティチェック部１８０が、リードアドレスについて生成された１ビットのパリティと、メモリ１５０から読み出された１ビットパリティとを比較して一致するか否かを判断する。両者が一致していれば、アドレスエラーは発生していないと判断される。一方、両者が一致していなければ、１ビット（または奇数ビット）のアドレスエラーが発生していると判断される。
［動作］
図３は、本技術の第１の実施の形態におけるライトアクセスの際の動作概要例を示す図である。
ライトアクセスの際には、ＥＣＣエンコーダ１１０が、８ビットのライトデータに対して５ビットのデータＥＣＣを生成する。また、パリティ生成部１２０が、ライトアドレスの１ビットのアドレスパリティを生成する。そして、制御部１３０によって、これらライトデータ、データＥＣＣおよびアドレスパリティ（ＡＰ）がメモリ１５０に記憶される。この場合のメモリ１５０の記憶対象となるアドレスは、ライトアクセスにおけるライトアドレスである。
図４は、本技術の第１の実施の形態におけるライトアクセスの際の処理手順例を示す流れ図である。
まず、ＥＣＣエンコーダ１１０は、８ビットのライトデータに対して５ビットのデータＥＣＣを生成する（ステップＳ９１１）。また、パリティ生成部１２０は、ライトアドレスの１ビットのアドレスパリティを生成する（ステップＳ９１２）。
そして、制御部１３０は、ライトデータ、データＥＣＣおよびアドレスパリティを、メモリ１５０のライトアドレスに書き込む（ステップＳ９１３）。
図５は、本技術の第１の実施の形態におけるリードアクセスの際の動作概要例を示す図である。
リードアクセスの際には、ＥＣＣデコーダ１６０が、読み出された８ビットのデータおよび５ビットのデータＥＣＣをデコードして、１ビットのデータエラーの検出および訂正、または、２ビットのデータエラーの検出を行う。また、パリティ生成部１２０が、リードアドレスの１ビットのアドレスパリティを生成する。そして、パリティチェック部１８０が、リードアドレスについて生成された１ビットのアドレスパリティと、メモリ１５０から読み出された１ビットのアドレスパリティとを比較して、エラー検出を行う。
図６は、本技術の第１の実施の形態におけるリードアクセスの際の処理手順例を示す流れ図である。
まず、パリティ生成部１２０は、リードアドレスから１ビットのアドレスパリティを生成する（ステップＳ９２１）。また、メモリ１５０のリードアドレスから、８ビットのリードデータ、５ビットのデータＥＣＣおよびアドレスパリティが読み出される（ステップＳ９２２）。
ＥＣＣデコーダ１６０は、読み出された８ビットのデータおよび５ビットのデータＥＣＣをデコードして、１ビットのデータエラーの検出および訂正、または、２ビットのデータエラーの検出を行う（ステップＳ９２３）。
また、パリティチェック部１８０は、リードアドレスについて生成された１ビットのアドレスパリティと、メモリ１５０から読み出された１ビットのアドレスパリティとを比較して、１ビットのアドレスエラーを検出する（ステップＳ９２４）。
具体例として、リードアドレス「０ｘ２（＝０ｂ００１０）」に対するリードアクセスにおいて、誤ったアドレス「０ｘ６（＝０ｂ０１１０）」にアクセスした場合の動作について説明する。なお、「０ｂ」は、それに続く数字が２進数表記であることを意味する。
誤ったアドレス「０ｘ６」に対するデータをメモリ１５０から読み出すと、そのアドレスパリティは「０ｂ０」となっている。一方、正しいリードアドレス「０ｘ２」からパリティ生成部１２０が生成するアドレスパリティは「０ｂ１」である。パリティチェック部１８０が両者を比較すると、不一致であることから、アドレス異常が発生したことが検出される。
このように、本技術の第１の実施の形態によれば、メモリ１５０に１ビットのアドレスパリティを記憶することにより、１ビットのアドレスエラーを検出することができる。
＜２．第２の実施の形態＞
上述の第１の実施の形態では、メモリ１５０に１ビットのアドレスパリティを記憶することにより、アドレスエラーを検出していた。この場合、そのアドレスパリティを記憶するメモリセルが放射線の影響によるソフトエラー等により異常状態となっているだけであれば、データやアドレス自体には異常がないため、本来であればエラー状態ではないものとして区別して扱いたい。
これを区別するためには、１ビットのパリティではなく、複数ビット異常を検出可能なＥＤＣ（Error Detection Code：エラー検出符号）を用いる必要がある。この第２の実施の形態では、アドレスエラー検出のために２ビットを確保して、アドレスパリティに加えて、アドレスパリティに対するパリティをメモリ１５０に記憶する。なお、このアドレスパリティに対するパリティを含んだ２ビットは、特許請求の範囲に記載のアドレスエラー検出情報の一例である。
なお、この第２の実施の形態の記憶装置１００の全体構成については、上述の第１の実施の形態と基本的には同様であるため、詳細な説明は省略する。
［メモリの記憶内容］
図７は、本技術の第２の実施の形態におけるメモリ１５０の記憶内容の一例を示す図である。
この第２の実施の形態におけるメモリ１５０の各エントリは、第１ビットから第１４ビットまでは上述の第１の実施の形態と同様である。そして、新たに第１５ビットに、アドレスパリティ（第１４ビット）のパリティを記憶する。例えば、アドレスパリティが「０ｂ０」であれば、アドレスパリティのパリティは「０ｂ１」である。また、アドレスパリティが「０ｂ１」であれば、アドレスパリティのパリティは「０ｂ０」である。
図８は、本技術の第２の実施の形態において使用される符号の算出手法の一例を示す図である。
ここでは、ＥＣＣとして、１ビットエラー検出訂正符号（ＳＥＣ：Single-bit Error Correction）と、２ビットエラー検出符号（ＤＥＤ：Double-bit Error Detection）の２種類を分けて示している。すなわち、第９ビットから第１２ビットの４ビットがＳＥＣであり、第１３ビットの１ビットがＤＥＤである。４ビットのＳＥＣは、８ビットのデータから算出される。１ビットのＤＥＤは、８ビットのデータと４ビットのＳＥＣから算出される。なお、これら４ビットのＳＥＣおよび１ビットのＤＥＤは、ＥＣＣエンコーダ１１０が算出する。
また、第１５ビットのアドレスパリティのパリティ（ＡＰＰ）は、第１４ビットのアドレスパリティ（ＡＰ）から算出される。上述のように、正常状態であれば、両者は結果として同じ値を示すはずである。読み出した際に、両者が不一致であれば、アドレスパリティを記憶するメモリセルがソフトエラー等により異常状態となっているものと判断することができる。
このように、本技術の第２の実施の形態によれば、メモリ１５０にアドレスパリティのパリティを記憶することにより、アドレスパリティを記憶するメモリセルの異常を検出することができる。この場合、データやアドレス自体には異常がないため、本来のエラー状態ではないものとして区別して扱うことができる。
＜３．第３の実施の形態＞
上述の第２の実施の形態では、アドレスパリティのパリティをメモリ１５０に記憶することにより、アドレスパリティを記憶するメモリセルの異常を検出していた。この場合、アドレスパリティのパリティを記憶するためのセル領域を１ビット余計に確保する必要があった。これに対し、この第３の実施の形態では、ＤＥＤの算出にアドレスパリティを含めて入れ込むことにより、アドレスパリティのパリティを記憶するためのセル領域を不要にする。
なお、この第３の実施の形態の記憶装置１００の全体構成については、上述の第１の実施の形態と基本的には同様であるため、詳細な説明は省略する。
［メモリの記憶内容］
図９は、本技術の第３の実施の形態において使用される符号の算出手法の一例を示す図である。
この第３の実施の形態では、上述の第２の実施の形態と異なり、第１３ビットにアドレスパリティを記憶して、第１４ビットにＤＥＤを記憶する。８ビットのデータから４ビットのＳＥＣを算出する点は、上述の第２の実施の形態と同様である。ただし、この第３の実施の形態では、１ビットのＤＥＤは、８ビットのデータと、４ビットのＳＥＣと、１ビットのアドレスパリティから算出される。すなわち、アドレスパリティを既存のＥＣＣアルゴリズムに融合して、ＤＥＤの算出にアドレスパリティを含めて入れ込んでいる。これにより、上述の第２の実施の形態のようなアドレスパリティのパリティを記憶するためのセル領域を不要にしながら、アドレスパリティの異常をＤＥＤに反映させることができる。なお、これら４ビットのＳＥＣおよび１ビットのＤＥＤは、ＥＣＣエンコーダ１１０が算出する。
［メモリの状態］
図１０は、本技術の第３の実施の形態におけるメモリ１５０の状態の真理値表の例を示す図である。
ここでは、ＥＣＣデコーダ１６０によるデコードの結果を、診断結果として示している。メモリ１５０が正常状態であれば、ＳＥＣ、アドレスパリティ、ＤＥＤの全てが「０」を示す（ケース１）。ケース２乃至５は、アドレスパリティが「０」の場合で、一般的なＳＥＣＤＥＤの故障検出となっている。また、ケース６乃至９は、アドレスパリティが「１」の場合で、アドレスエラーが検知された状態を示している。
データおよびＳＥＣにおいて１ビット故障が発生している場合、アドレスパリティが「０」、ＤＥＤが「１」、ＳＥＣが「０以外」を示す（ケース２）。この場合、故障した１ビットは訂正することができる。
ＤＥＤにおいて１ビット故障が発生している場合、アドレスパリティが「０」、ＤＥＤが「１」、ＳＥＣが「０」を示す（ケース３）。この場合、データ自体には異常がない。
データおよびＳＥＣにおいて２ビット故障が発生している場合、アドレスパリティが「０」、ＤＥＤが「０」、ＳＥＣが「０以外」を示す（ケース４）。この場合、データを訂正することはできず、クリティカルエラーが発生したことになる。また、データ、ＳＥＣおよびＤＥＤにおいて２ビット故障が発生している場合（ケース５）も同様である。
アドレスパリティにおいて１ビット故障が発生している場合、アドレスパリティが「１」、ＤＥＤが「１」、ＳＥＣが「０」を示す（ケース６）。この場合、データには異常はなく、アドレスパリティのセルにエラーが発生したことになる。
データ、ＳＥＣおよびアドレスパリティにおいて２ビット故障が発生している場合、アドレスパリティが「１」、ＤＥＤが「０」、ＳＥＣが「０以外」を示す（ケース７）。この場合、アドレスパリティのエラーの他に、データおよびＳＥＣにおいて１ビット故障が発生していることになるため、故障した１ビットは訂正することができる。
アドレスパリティおよびＤＥＤにおいて２ビット故障が発生している場合、アドレスパリティが「１」、ＤＥＤが「０」、ＳＥＣが「０」を示す（ケース８）。また、データに異常がなく、アドレスのみがエラーを発生したアドレス真正エラーの場合も、アドレスパリティが「１」、ＤＥＤが「０」、ＳＥＣが「０」を示す（ケース９）。ケース９については、クリティカルエラーとして扱うべき状態である。一方、ケース８の場合は、データ自体には異常がなく、本来は正常動作が可能であるが、ＥＣＣデコーダ１６０によるデコード結果がケース９と同じであるため、両者を区別することができない。したがって、ケース８についても、ケース９と同様にクリティカルエラーとして扱うことになる。
このように、本技術の第３の実施の形態によれば、アドレスパリティおよびＤＥＤにおいて２ビット故障が発生した場合にアドレス真正エラーと区別できなくなるものの、アドレスパリティのパリティを記憶するためのセル領域を不要にすることができる。
＜４．第４の実施の形態＞
上述の第１乃至３の実施の形態では、ライトアクセスおよびリードアクセスの何れについてもパリティ生成部１２０がアドレスパリティを生成していた。すなわち、ライトアクセス用とリードアクセス用とでパリティ生成部１２０が共通化されていた。これに対し、この第４の実施の形態では、ライトアクセス用とリードアクセス用とで別々のパリティ生成部を備える例について説明する。
［記憶装置の構成］
図１１は、本技術の第４の実施の形態における記憶装置１００の一構成例を示す図である。
この第４の実施の形態の記憶装置１００は、ＥＣＣエンコーダ１１０と、パリティ生成部１２０と、制御部１３０と、メモリ１５０と、ＥＣＣデコーダ１６０と、パリティチェック部１８０とに加えて、パリティ生成部１７０を備える。この第４の実施の形態においては、パリティ生成部１２０はライトアクセスの際のアドレスパリティ生成に用いられ、パリティ生成部１７０はリードアクセスの際のアドレスパリティ生成に用いられる。これ以外の点は、上述の第１乃至３の実施の形態と同様である。
このように、本技術の第４の実施の形態によれば、ライトアクセス用のパリティ生成部１２０とリードアクセス用のパリティ生成部１７０とを別々に備えて、両者を独立に制御することができる。
＜５．適用例＞
上述の実施の形態により説明した記憶装置１００は、様々な製品に応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット、建設機械、農業機械（トラクター）などのいずれかの種類の移動体に搭載される装置として実現されてもよい。ここでは、撮像装置および移動体制御システムに適用した場合の例について説明する。
［撮像装置］
図１２は、本技術の実施の形態の適用例である撮像装置５００の一構成例を示す図である。
撮像装置５００は、被写体を撮像して、図示しないホストコンピュータに撮像データを出力するものである。この撮像装置５００は、例えば、車載用のカメラとして利用され得る。この撮像装置５００は、画素アレイ５１０と、アナログデジタル（Ａ／Ｄ）変換器５２０と、センサインターフェース（Ｉ／Ｆ）５３０と、デジタルデータ処理部５４０と、出力データ処理部５５０とを備える。また、これらＡ／Ｄ変換器５２０、センサＩ／Ｆ５３０、デジタルデータ処理部５４０および出力データ処理部５５０のそれぞれには、安全機構５６２乃至５６５が設けられる。また、この撮像装置５００は、エラー収集部５７０と、レジスタ５８０とを備える。
画素アレイ５１０は、被写体を撮像する撮像素子の画素をアレイ状に配置したものである。なお、画素アレイ５１０は、特許請求の範囲に記載の撮像素子の一例である。Ａ／Ｄ変換器５２０は、画素アレイ５１０の撮像素子によって撮像された撮像信号をアナログ値からデジタル値に変換するものである。センサＩ／Ｆ５３０は、デジタル値に変換された撮像信号をデジタルデータとしてデジタルデータ処理部５４０に供給するものである。デジタルデータ処理部５４０は、デジタルデータについて所定の信号処理を施すものである。出力データ処理部５５０は、信号処理が施されたデータをホストコンピュータに出力するものである。
安全機構５６２乃至５６５は、それぞれＡ／Ｄ変換器５２０、センサＩ／Ｆ５３０、デジタルデータ処理部５４０および出力データ処理部５５０のエラー診断を行うものである。エラー収集部５７０は、安全機構５６２乃至５６５において検出されたエラー信号を収集するものである。レジスタ５８０は、エラー収集部５７０において収集されたエラー信号をエラー情報として保持するレジスタである。
センサＩ／Ｆ５３０、デジタルデータ処理部５４０および出力データ処理部５５０は、それぞれメモリ５３１、５４１および５５１を備えており、これらにおいて、上述の実施の形態により説明した技術を適用することができる。そして、メモリ５３１、５４１および５５１において検出されたエラー信号は、安全機構５６３乃至５６５を介してエラー収集部５７０において収集されてレジスタ５８０に保持される。
レジスタ５８０に保持されたエラー情報は、例えば、以下の３つの手法によりホストコンピュータに出力され得る。第１に、エラー情報は、出力データ処理部５５０によってデータに埋め込まれて、エンベデッドデータとして出力され得る。第２に、エラー情報は、エラー収集部５７０からエラーピンを介して出力され得る。第３に、エラー情報は、レジスタ５８０からシリアル通信（例えば、Ｉ２Ｃ）を介して出力され得る。
このように、本技術の実施の形態の記憶装置１００は、撮像装置５００のメモリ５３１、５４１および５５１に適用することができる。
［移動体制御システム］
図１３は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システム７０００の概略的な構成例を示すブロック図である。車両制御システム７０００は、通信ネットワーク７０１０を介して接続された複数の電子制御ユニットを備える。図１３に示した例では、車両制御システム７０００は、駆動系制御ユニット７１００、ボディ系制御ユニット７２００、バッテリ制御ユニット７３００、車外情報検出ユニット７４００、車内情報検出ユニット７５００、及び統合制御ユニット７６００を備える。これらの複数の制御ユニットを接続する通信ネットワーク７０１０は、例えば、ＣＡＮ（Controller Area Network）、ＬＩＮ（Local Interconnect Network）、ＬＡＮ（Local Area Network）又はＦｌｅｘＲａｙ（登録商標）等の任意の規格に準拠した車載通信ネットワークであってよい。
各制御ユニットは、各種プログラムにしたがって演算処理を行うマイクロコンピュータと、マイクロコンピュータにより実行されるプログラム又は各種演算に用いられるパラメータ等を記憶する記憶部と、各種制御対象の装置を駆動する駆動回路とを備える。各制御ユニットは、通信ネットワーク７０１０を介して他の制御ユニットとの間で通信を行うためのネットワークＩ／Ｆを備えるとともに、車内外の装置又はセンサ等との間で、有線通信又は無線通信により通信を行うための通信Ｉ／Ｆを備える。図１３では、統合制御ユニット７６００の機能構成として、マイクロコンピュータ７６１０、汎用通信Ｉ／Ｆ７６２０、専用通信Ｉ／Ｆ７６３０、測位部７６４０、ビーコン受信部７６５０、車内機器Ｉ／Ｆ７６６０、音声画像出力部７６７０、車載ネットワークＩ／Ｆ７６８０及び記憶部７６９０が図示されている。他の制御ユニットも同様に、マイクロコンピュータ、通信Ｉ／Ｆ及び記憶部等を備える。
駆動系制御ユニット７１００は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット７１００は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。駆動系制御ユニット７１００は、ＡＢＳ（Antilock Brake System）又はＥＳＣ（Electronic Stability Control）等の制御装置としての機能を有してもよい。
駆動系制御ユニット７１００には、車両状態検出部７１１０が接続される。車両状態検出部７１１０には、例えば、車体の軸回転運動の角速度を検出するジャイロセンサ、車両の加速度を検出する加速度センサ、あるいは、アクセルペダルの操作量、ブレーキペダルの操作量、ステアリングホイールの操舵角、エンジン回転数又は車輪の回転速度等を検出するためのセンサのうちの少なくとも一つが含まれる。駆動系制御ユニット７１００は、車両状態検出部７１１０から入力される信号を用いて演算処理を行い、内燃機関、駆動用モータ、電動パワーステアリング装置又はブレーキ装置等を制御する。
ボディ系制御ユニット７２００は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット７２００は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット７２００には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット７２００は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
バッテリ制御ユニット７３００は、各種プログラムにしたがって駆動用モータの電力供給源である二次電池７３１０を制御する。例えば、バッテリ制御ユニット７３００には、二次電池７３１０を備えたバッテリ装置から、バッテリ温度、バッテリ出力電圧又はバッテリの残存容量等の情報が入力される。バッテリ制御ユニット７３００は、これらの信号を用いて演算処理を行い、二次電池７３１０の温度調節制御又はバッテリ装置に備えられた冷却装置等の制御を行う。
車外情報検出ユニット７４００は、車両制御システム７０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット７４００には、撮像部７４１０及び車外情報検出部７４２０のうちの少なくとも一方が接続される。撮像部７４１０には、ＴｏＦ（Time Of Flight）カメラ、ステレオカメラ、単眼カメラ、赤外線カメラ及びその他のカメラのうちの少なくとも一つが含まれる。車外情報検出部７４２０には、例えば、現在の天候又は気象を検出するための環境センサ、あるいは、車両制御システム７０００を搭載した車両の周囲の他の車両、障害物又は歩行者等を検出するための周囲情報検出センサのうちの少なくとも一つが含まれる。
環境センサは、例えば、雨天を検出する雨滴センサ、霧を検出する霧センサ、日照度合いを検出する日照センサ、及び降雪を検出する雪センサのうちの少なくとも一つであってよい。周囲情報検出センサは、超音波センサ、レーダ装置及びＬＩＤＡＲ（Light Detection and Ranging、Laser Imaging Detection and Ranging）装置のうちの少なくとも一つであってよい。これらの撮像部７４１０及び車外情報検出部７４２０は、それぞれ独立したセンサないし装置として備えられてもよいし、複数のセンサないし装置が統合された装置として備えられてもよい。
ここで、図１４は、撮像部７４１０及び車外情報検出部７４２０の設置位置の例を示す。撮像部７９１０，７９１２，７９１４，７９１６，７９１８は、例えば、車両７９００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部のうちの少なくとも一つの位置に設けられる。フロントノーズに備えられる撮像部７９１０及び車室内のフロントガラスの上部に備えられる撮像部７９１８は、主として車両７９００の前方の画像を取得する。サイドミラーに備えられる撮像部７９１２，７９１４は、主として車両７９００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部７９１６は、主として車両７９００の後方の画像を取得する。車室内のフロントガラスの上部に備えられる撮像部７９１８は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
なお、図１４には、それぞれの撮像部７９１０，７９１２，７９１４，７９１６の撮影範囲の一例が示されている。撮像範囲ａは、フロントノーズに設けられた撮像部７９１０の撮像範囲を示し、撮像範囲ｂ，ｃは、それぞれサイドミラーに設けられた撮像部７９１２，７９１４の撮像範囲を示し、撮像範囲ｄは、リアバンパ又はバックドアに設けられた撮像部７９１６の撮像範囲を示す。例えば、撮像部７９１０，７９１２，７９１４，７９１６で撮像された画像データが重ね合わせられることにより、車両７９００を上方から見た俯瞰画像が得られる。
車両７９００のフロント、リア、サイド、コーナ及び車室内のフロントガラスの上部に設けられる車外情報検出部７９２０，７９２２，７９２４，７９２６，７９２８，７９３０は、例えば超音波センサ又はレーダ装置であってよい。車両７９００のフロントノーズ、リアバンパ、バックドア及び車室内のフロントガラスの上部に設けられる車外情報検出部７９２０，７９２６，７９３０は、例えばＬＩＤＡＲ装置であってよい。これらの車外情報検出部７９２０〜７９３０は、主として先行車両、歩行者又は障害物等の検出に用いられる。
図１３に戻って説明を続ける。車外情報検出ユニット７４００は、撮像部７４１０に車外の画像を撮像させるとともに、撮像された画像データを受信する。また、車外情報検出ユニット７４００は、接続されている車外情報検出部７４２０から検出情報を受信する。車外情報検出部７４２０が超音波センサ、レーダ装置又はＬＩＤＡＲ装置である場合には、車外情報検出ユニット７４００は、超音波又は電磁波等を発信させるとともに、受信された反射波の情報を受信する。車外情報検出ユニット７４００は、受信した情報に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。車外情報検出ユニット７４００は、受信した情報に基づいて、降雨、霧又は路面状況等を認識する環境認識処理を行ってもよい。車外情報検出ユニット７４００は、受信した情報に基づいて、車外の物体までの距離を算出してもよい。
また、車外情報検出ユニット７４００は、受信した画像データに基づいて、人、車、障害物、標識又は路面上の文字等を認識する画像認識処理又は距離検出処理を行ってもよい。車外情報検出ユニット７４００は、受信した画像データに対して歪補正又は位置合わせ等の処理を行うとともに、異なる撮像部７４１０により撮像された画像データを合成して、俯瞰画像又はパノラマ画像を生成してもよい。車外情報検出ユニット７４００は、異なる撮像部７４１０により撮像された画像データを用いて、視点変換処理を行ってもよい。
車内情報検出ユニット７５００は、車内の情報を検出する。車内情報検出ユニット７５００には、例えば、運転者の状態を検出する運転者状態検出部７５１０が接続される。運転者状態検出部７５１０は、運転者を撮像するカメラ、運転者の生体情報を検出する生体センサ又は車室内の音声を集音するマイク等を含んでもよい。生体センサは、例えば、座面又はステアリングホイール等に設けられ、座席に座った搭乗者又はステアリングホイールを握る運転者の生体情報を検出する。車内情報検出ユニット７５００は、運転者状態検出部７５１０から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。車内情報検出ユニット７５００は、集音された音声信号に対してノイズキャンセリング処理等の処理を行ってもよい。
統合制御ユニット７６００は、各種プログラムにしたがって車両制御システム７０００内の動作全般を制御する。統合制御ユニット７６００には、入力部７８００が接続されている。入力部７８００は、例えば、タッチパネル、ボタン、マイクロフォン、スイッチ又はレバー等、搭乗者によって入力操作され得る装置によって実現される。統合制御ユニット７６００には、マイクロフォンにより入力される音声を音声認識することにより得たデータが入力されてもよい。入力部７８００は、例えば、赤外線又はその他の電波を利用したリモートコントロール装置であってもよいし、車両制御システム７０００の操作に対応した携帯電話又はＰＤＡ（Personal Digital Assistant）等の外部接続機器であってもよい。入力部７８００は、例えばカメラであってもよく、その場合搭乗者はジェスチャにより情報を入力することができる。あるいは、搭乗者が装着したウェアラブル装置の動きを検出することで得られたデータが入力されてもよい。さらに、入力部７８００は、例えば、上記の入力部７８００を用いて搭乗者等により入力された情報に基づいて入力信号を生成し、統合制御ユニット７６００に出力する入力制御回路などを含んでもよい。搭乗者等は、この入力部７８００を操作することにより、車両制御システム７０００に対して各種のデータを入力したり処理動作を指示したりする。
記憶部７６９０は、マイクロコンピュータにより実行される各種プログラムを記憶するＲＯＭ（Read Only Memory）、及び各種パラメータ、演算結果又はセンサ値等を記憶するＲＡＭ（Random Access Memory）を含んでいてもよい。また、記憶部７６９０は、ＨＤＤ（Hard Disc Drive）等の磁気記憶デバイス、半導体記憶デバイス、光記憶デバイス又は光磁気記憶デバイス等によって実現してもよい。
汎用通信Ｉ／Ｆ７６２０は、外部環境７７５０に存在する様々な機器との間の通信を仲介する汎用的な通信Ｉ／Ｆである。汎用通信Ｉ／Ｆ７６２０は、ＧＳＭ（登録商標）（Global System of Mobile communications）、ＷｉＭＡＸ（登録商標）、ＬＴＥ（登録商標）（Long Term Evolution）若しくはＬＴＥ−Ａ（LTE−Advanced）などのセルラー通信プロトコル、又は無線ＬＡＮ（Ｗｉ−Ｆｉ（登録商標）ともいう）、Ｂｌｕｅｔｏｏｔｈ（登録商標）などのその他の無線通信プロトコルを実装してよい。汎用通信Ｉ／Ｆ７６２０は、例えば、基地局又はアクセスポイントを介して、外部ネットワーク（例えば、インターネット、クラウドネットワーク又は事業者固有のネットワーク）上に存在する機器（例えば、アプリケーションサーバ又は制御サーバ）へ接続してもよい。また、汎用通信Ｉ／Ｆ７６２０は、例えばＰ２Ｐ（Peer To Peer）技術を用いて、車両の近傍に存在する端末（例えば、運転者、歩行者若しくは店舗の端末、又はＭＴＣ（Machine Type Communication）端末）と接続してもよい。
専用通信Ｉ／Ｆ７６３０は、車両における使用を目的として策定された通信プロトコルをサポートする通信Ｉ／Ｆである。専用通信Ｉ／Ｆ７６３０は、例えば、下位レイヤのＩＥＥＥ８０２．１１ｐと上位レイヤのＩＥＥＥ１６０９との組合せであるＷＡＶＥ（Wireless Access in Vehicle Environment）、ＤＳＲＣ（Dedicated Short Range Communications）、又はセルラー通信プロトコルといった標準プロトコルを実装してよい。専用通信Ｉ／Ｆ７６３０は、典型的には、車車間（Vehicle to Vehicle）通信、路車間（Vehicle to Infrastructure）通信、車両と家との間（Vehicle to Home）の通信及び歩車間（Vehicle to Pedestrian）通信のうちの１つ以上を含む概念であるＶ２Ｘ通信を遂行する。
測位部７６４０は、例えば、ＧＮＳＳ（Global Navigation Satellite System）衛星からのＧＮＳＳ信号（例えば、ＧＰＳ（Global Positioning System）衛星からのＧＰＳ信号）を受信して測位を実行し、車両の緯度、経度及び高度を含む位置情報を生成する。なお、測位部７６４０は、無線アクセスポイントとの信号の交換により現在位置を特定してもよく、又は測位機能を有する携帯電話、ＰＨＳ若しくはスマートフォンといった端末から位置情報を取得してもよい。
ビーコン受信部７６５０は、例えば、道路上に設置された無線局等から発信される電波あるいは電磁波を受信し、現在位置、渋滞、通行止め又は所要時間等の情報を取得する。なお、ビーコン受信部７６５０の機能は、上述した専用通信Ｉ／Ｆ７６３０に含まれてもよい。
車内機器Ｉ／Ｆ７６６０は、マイクロコンピュータ７６１０と車内に存在する様々な車内機器７７６０との間の接続を仲介する通信インタフェースである。車内機器Ｉ／Ｆ７６６０は、無線ＬＡＮ、Ｂｌｕｅｔｏｏｔｈ（登録商標）、ＮＦＣ（Near Field Communication）又はＷＵＳＢ（Wireless USB）といった無線通信プロトコルを用いて無線接続を確立してもよい。また、車内機器Ｉ／Ｆ７６６０は、図示しない接続端子（及び、必要であればケーブル）を介して、ＵＳＢ（Universal Serial Bus）、ＨＤＭＩ（登録商標）（High-Definition Multimedia Interface、又はＭＨＬ（Mobile High-definition Link）等の有線接続を確立してもよい。車内機器７７６０は、例えば、搭乗者が有するモバイル機器若しくはウェアラブル機器、又は車両に搬入され若しくは取り付けられる情報機器のうちの少なくとも１つを含んでいてもよい。また、車内機器７７６０は、任意の目的地までの経路探索を行うナビゲーション装置を含んでいてもよい。車内機器Ｉ／Ｆ７６６０は、これらの車内機器７７６０との間で、制御信号又はデータ信号を交換する。
車載ネットワークＩ／Ｆ７６８０は、マイクロコンピュータ７６１０と通信ネットワーク７０１０との間の通信を仲介するインタフェースである。車載ネットワークＩ／Ｆ７６８０は、通信ネットワーク７０１０によりサポートされる所定のプロトコルに則して、信号等を送受信する。
統合制御ユニット７６００のマイクロコンピュータ７６１０は、汎用通信Ｉ／Ｆ７６２０、専用通信Ｉ／Ｆ７６３０、測位部７６４０、ビーコン受信部７６５０、車内機器Ｉ／Ｆ７６６０及び車載ネットワークＩ／Ｆ７６８０のうちの少なくとも一つを介して取得される情報に基づき、各種プログラムにしたがって、車両制御システム７０００を制御する。例えば、マイクロコンピュータ７６１０は、取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット７１００に対して制御指令を出力してもよい。例えば、マイクロコンピュータ７６１０は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ（Advanced Driver Assistance System）の機能実現を目的とした協調制御を行ってもよい。また、マイクロコンピュータ７６１０は、取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行ってもよい。
マイクロコンピュータ７６１０は、汎用通信Ｉ／Ｆ７６２０、専用通信Ｉ／Ｆ７６３０、測位部７６４０、ビーコン受信部７６５０、車内機器Ｉ／Ｆ７６６０及び車載ネットワークＩ／Ｆ７６８０のうちの少なくとも一つを介して取得される情報に基づき、車両と周辺の構造物や人物等の物体との間の３次元距離情報を生成し、車両の現在位置の周辺情報を含むローカル地図情報を作成してもよい。また、マイクロコンピュータ７６１０は、取得される情報に基づき、車両の衝突、歩行者等の近接又は通行止めの道路への進入等の危険を予測し、警告用信号を生成してもよい。警告用信号は、例えば、警告音を発生させたり、警告ランプを点灯させたりするための信号であってよい。
音声画像出力部７６７０は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図１３の例では、出力装置として、オーディオスピーカ７７１０、表示部７７２０及びインストルメントパネル７７３０が例示されている。表示部７７２０は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。表示部７７２０は、ＡＲ（Augmented Reality）表示機能を有していてもよい。出力装置は、これらの装置以外の、ヘッドホン、搭乗者が装着する眼鏡型ディスプレイ等のウェアラブルデバイス、プロジェクタ又はランプ等の他の装置であってもよい。出力装置が表示装置の場合、表示装置は、マイクロコンピュータ７６１０が行った各種処理により得られた結果又は他の制御ユニットから受信された情報を、テキスト、イメージ、表、グラフ等、様々な形式で視覚的に表示する。また、出力装置が音声出力装置の場合、音声出力装置は、再生された音声データ又は音響データ等からなるオーディオ信号をアナログ信号に変換して聴覚的に出力する。
なお、図１３に示した例において、通信ネットワーク７０１０を介して接続された少なくとも二つの制御ユニットが一つの制御ユニットとして一体化されてもよい。あるいは、個々の制御ユニットが、複数の制御ユニットにより構成されてもよい。さらに、車両制御システム７０００が、図示されていない別の制御ユニットを備えてもよい。また、上記の説明において、いずれかの制御ユニットが担う機能の一部又は全部を、他の制御ユニットに持たせてもよい。つまり、通信ネットワーク７０１０を介して情報の送受信がされるようになっていれば、所定の演算処理が、いずれかの制御ユニットで行われるようになってもよい。同様に、いずれかの制御ユニットに接続されているセンサ又は装置が、他の制御ユニットに接続されるとともに、複数の制御ユニットが、通信ネットワーク７０１０を介して相互に検出情報を送受信してもよい。
以上説明した車両制御システム７０００において、本実施形態に係る記憶装置１００は、図１３に示した応用例の統合制御ユニット７６００における記憶部７６９０に適用することができる。
なお、上述の実施の形態は本技術を具現化するための一例を示したものであり、実施の形態における事項と、特許請求の範囲における発明特定事項とはそれぞれ対応関係を有する。同様に、特許請求の範囲における発明特定事項と、これと同一名称を付した本技術の実施の形態における事項とはそれぞれ対応関係を有する。ただし、本技術は実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において実施の形態に種々の変形を施すことにより具現化することができる。
また、上述の実施の形態において説明した処理手順は、これら一連の手順を有する方法として捉えてもよく、また、これら一連の手順をコンピュータに実行させるためのプログラム乃至そのプログラムを記憶する記録媒体として捉えてもよい。この記録媒体として、例えば、ＣＤ（Compact Disc）、ＭＤ（MiniDisc）、ＤＶＤ（Digital Versatile Disc）、メモリカード、ブルーレイディスク（Blu-ray（登録商標）Disc）等を用いることができる。
なお、本明細書に記載された効果はあくまで例示であって、限定されるものではなく、また、他の効果があってもよい。
なお、本技術は以下のような構成もとることができる。
（１）メモリへのアクセスアドレスに関するエラーを検出するためのアドレスエラー検出情報を生成するアドレスエラー検出情報生成部と、
ライトアクセスの際には前記生成されたアドレスエラー検出情報を前記メモリに記憶させる制御部と、
リードアクセスの際には前記生成されたアドレスエラー検出情報と前記メモリに記憶されていたアドレスエラー検出情報とを比較してエラーを検出するエラー検出部と
を具備する記憶制御回路。
（２）前記制御部は、ライトアクセスの際には前記生成されたアドレスエラー検出情報をライトデータに関連付けて前記メモリに記憶させる
前記（１）に記載の記憶制御回路。
（３）前記制御部は、ライトアクセスの際には前記生成されたアドレスエラー検出情報を前記メモリにおいてライトデータと同じアドレスに記憶させる
前記（１）または（２）に記載の記憶制御回路。
（４）前記アドレスエラー検出情報は、前記メモリへのアクセスアドレスのパリティであるアドレスパリティを備える
前記（１）から（３）のいずれかに記載の記憶制御回路。
（５）前記アドレスエラー検出情報は、前記アドレスパリティのパリティをさらに備える
前記（４）に記載の記憶制御回路。
（６）ライトアクセスの際にはライトデータと前記ライトデータの１ビットエラー訂正符号とアドレスエラー検出情報とから２ビットエラー検出符号を生成する符号生成部をさらに具備し、
前記制御部は、ライトアクセスの際には前記生成された２ビットエラー検出符号を前記メモリにさらに記憶させる
前記（１）から（５）のいずれかに記載の記憶制御回路。
（７）前記エラー検出部は、前記１ビットエラー訂正符号および前記２ビットエラー検出符号によってエラーが検出されず、かつ、前記アドレスエラー検出情報によってエラーが検出された場合には、訂正不可能なエラーが発生した旨を検出する
前記（６）に記載の記憶制御回路。
（８）前記アドレスエラー検出情報生成部は、ライトアクセスおよびリードアクセスの何れについても前記アドレスエラー検出情報を生成する
前記（１）から（７）のいずれかに記載の記憶制御回路。
（９）前記アドレスエラー検出情報生成部は、ライトアクセスの際に前記アドレスエラー検出情報を生成するライトアドレスエラー検出情報生成部と、リードアクセスの際に前記アドレスエラー検出情報を生成するリードアドレスエラー検出情報生成部とを別々に備える
前記（１）から（７）のいずれかに記載の記憶制御回路。
（１０）メモリと、
前記メモリへのアクセスアドレスに関するエラーを検出するためのアドレスエラー検出情報を生成するアドレスエラー検出情報生成部と、
ライトアクセスの際には前記生成されたアドレスエラー検出情報を前記メモリに記憶させる制御部と、
リードアクセスの際には前記生成されたアドレスエラー検出情報と前記メモリに記憶されていたアドレスエラー検出情報とを比較してエラーを検出するエラー検出部と
を具備する記憶装置。
（１１）被写体を撮像する撮像素子と、
前記撮像素子によって撮像された信号を記憶するメモリと、
前記メモリへのアクセスアドレスに関するエラーを検出するためのアドレスエラー検出情報を生成するアドレスエラー検出情報生成部と、
ライトアクセスの際には前記生成されたアドレスエラー検出情報を前記メモリに記憶させる制御部と、
リードアクセスの際には前記生成されたアドレスエラー検出情報と前記メモリに記憶されていたアドレスエラー検出情報とを比較してエラーを検出するエラー検出部と
を具備する撮像装置。
（１２）メモリへのアクセスアドレスに関するエラーを検出するためのアドレスエラー検出情報を生成する手順と、
ライトアクセスの際には前記生成されたアドレスエラー検出情報を前記メモリに記憶させる手順と、
リードアクセスの際には前記生成されたアドレスエラー検出情報と前記メモリに記憶されていたアドレスエラー検出情報とを比較してエラーを検出する手順と
を具備する記憶制御方法。
１００ 記憶装置
１１０ ＥＣＣエンコーダ
１２０ パリティ生成部
１３０ 制御部
１５０ メモリ
１６０ ＥＣＣデコーダ
１７０ パリティ生成部
１８０ パリティチェック部
５００ 撮像装置
５１０ 画素アレイ
５２０ アナログデジタル（Ａ／Ｄ）変換器
５３０ センサインターフェース（Ｉ／Ｆ）
５３１、５４１、５５１ メモリ
５４０ デジタルデータ処理部
５５０ 出力データ処理部
５７０ エラー収集部
５８０ レジスタ
７６９０ 記憶部

Claims (12)

  1. メモリへのアクセスアドレスに関するエラーを検出するためのアドレスエラー検出情報を生成するアドレスエラー検出情報生成部と、
    ライトアクセスの際には前記生成されたアドレスエラー検出情報を前記メモリに記憶させる制御部と、
    リードアクセスの際には前記生成されたアドレスエラー検出情報と前記メモリに記憶されていたアドレスエラー検出情報とを比較してエラーを検出するエラー検出部と
    を具備する記憶制御回路。
  2. 前記制御部は、ライトアクセスの際には前記生成されたアドレスエラー検出情報をライトデータに関連付けて前記メモリに記憶させる
    請求項１記載の記憶制御回路。
  3. 前記制御部は、ライトアクセスの際には前記生成されたアドレスエラー検出情報を前記メモリにおいてライトデータと同じアドレスに記憶させる
    請求項１記載の記憶制御回路。
  4. 前記アドレスエラー検出情報は、前記メモリへのアクセスアドレスのパリティであるアドレスパリティを備える
    請求項１記載の記憶制御回路。
  5. 前記アドレスエラー検出情報は、前記アドレスパリティのパリティをさらに備える
    請求項４記載の記憶制御回路。
  6. ライトアクセスの際にはライトデータと前記ライトデータの１ビットエラー訂正符号とアドレスエラー検出情報とから２ビットエラー検出符号を生成する符号生成部をさらに具備し、
    前記制御部は、ライトアクセスの際には前記生成された２ビットエラー検出符号を前記メモリにさらに記憶させる
    請求項１記載の記憶制御回路。
  7. 前記エラー検出部は、前記１ビットエラー訂正符号および前記２ビットエラー検出符号によってエラーが検出されず、かつ、前記アドレスエラー検出情報によってエラーが検出された場合には、訂正不可能なエラーが発生した旨を検出する
    請求項６記載の記憶制御回路。
  8. 前記アドレスエラー検出情報生成部は、ライトアクセスおよびリードアクセスの何れについても前記アドレスエラー検出情報を生成する
    請求項１記載の記憶制御回路。
  9. 前記アドレスエラー検出情報生成部は、ライトアクセスの際に前記アドレスエラー検出情報を生成するライトアドレスエラー検出情報生成部と、リードアクセスの際に前記アドレスエラー検出情報を生成するリードアドレスエラー検出情報生成部とを別々に備える
    請求項１記載の記憶制御回路。
  10. メモリと、
    前記メモリへのアクセスアドレスに関するエラーを検出するためのアドレスエラー検出情報を生成するアドレスエラー検出情報生成部と、
    ライトアクセスの際には前記生成されたアドレスエラー検出情報を前記メモリに記憶させる制御部と、
    リードアクセスの際には前記生成されたアドレスエラー検出情報と前記メモリに記憶されていたアドレスエラー検出情報とを比較してエラーを検出するエラー検出部と
    を具備する記憶装置。
  11. 被写体を撮像する撮像素子と、
    前記撮像素子によって撮像された信号を記憶するメモリと、
    前記メモリへのアクセスアドレスに関するエラーを検出するためのアドレスエラー検出情報を生成するアドレスエラー検出情報生成部と、
    ライトアクセスの際には前記生成されたアドレスエラー検出情報を前記メモリに記憶させる制御部と、
    リードアクセスの際には前記生成されたアドレスエラー検出情報と前記メモリに記憶されていたアドレスエラー検出情報とを比較してエラーを検出するエラー検出部と
    を具備する撮像装置。
  12. メモリへのアクセスアドレスに関するエラーを検出するためのアドレスエラー検出情報を生成する手順と、
    ライトアクセスの際には前記生成されたアドレスエラー検出情報を前記メモリに記憶させる手順と、
    リードアクセスの際には前記生成されたアドレスエラー検出情報と前記メモリに記憶されていたアドレスエラー検出情報とを比較してエラーを検出する手順と
    を具備する記憶制御方法。
JP2018053872A 2018-03-22 2018-03-22 記憶制御回路、記憶装置、撮像装置、および、記憶制御方法 Pending JP2019168749A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2018053872A JP2019168749A (ja) 2018-03-22 2018-03-22 記憶制御回路、記憶装置、撮像装置、および、記憶制御方法
US16/980,688 US11348657B2 (en) 2018-03-22 2018-12-07 Storage control circuit, storage apparatus, imaging apparatus, and storage control method
PCT/JP2018/045048 WO2019181094A1 (ja) 2018-03-22 2018-12-07 記憶制御回路、記憶装置、撮像装置、および、記憶制御方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018053872A JP2019168749A (ja) 2018-03-22 2018-03-22 記憶制御回路、記憶装置、撮像装置、および、記憶制御方法

Publications (1)

Publication Number Publication Date
JP2019168749A true JP2019168749A (ja) 2019-10-03

Family

ID=67987035

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018053872A Pending JP2019168749A (ja) 2018-03-22 2018-03-22 記憶制御回路、記憶装置、撮像装置、および、記憶制御方法

Country Status (3)

Country Link
US (1) US11348657B2 (ja)
JP (1) JP2019168749A (ja)
WO (1) WO2019181094A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022085470A1 (ja) * 2020-10-19 2022-04-28 ソニーセミコンダクタソリューションズ株式会社 メモリセルアレイユニット

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11853157B2 (en) * 2021-11-17 2023-12-26 Nxp B.V. Address fault detection system
US12095119B2 (en) 2022-03-17 2024-09-17 Infineon Technologies Ag Error signaling on a separate output pin of a battery monitoring system

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07105102A (ja) 1993-10-08 1995-04-21 Toshiba Corp メモリ制御装置
JP3938298B2 (ja) 2001-11-22 2007-06-27 富士通株式会社 パリティセルアレイを有するメモリ回路
US7032142B2 (en) 2001-11-22 2006-04-18 Fujitsu Limited Memory circuit having parity cell array
JP4652308B2 (ja) 2006-10-27 2011-03-16 富士通テン株式会社 エラー検出システム及びエラー検出方法
JP6212396B2 (ja) 2014-01-08 2017-10-11 ルネサスエレクトロニクス株式会社 データ処理装置
JP6605359B2 (ja) * 2016-03-02 2019-11-13 ルネサスエレクトロニクス株式会社 半導体装置及びメモリアクセス制御方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022085470A1 (ja) * 2020-10-19 2022-04-28 ソニーセミコンダクタソリューションズ株式会社 メモリセルアレイユニット

Also Published As

Publication number Publication date
WO2019181094A1 (ja) 2019-09-26
US20210012853A1 (en) 2021-01-14
US11348657B2 (en) 2022-05-31

Similar Documents

Publication Publication Date Title
US10864855B2 (en) Imaging control apparatus, method for controlling imaging control apparatus, and mobile body
US20190259139A1 (en) Image processing device and image processing method
US20200053297A1 (en) Image processing apparatus, image processing method, and program
JP6764573B2 (ja) 画像処理装置、画像処理方法、およびプログラム
JPWO2017057043A1 (ja) 画像処理装置、画像処理方法、およびプログラム
JP2017220051A (ja) 画像処理装置、画像処理方法、および車両
US10565072B2 (en) Signal processing device, signal processing method, and program
WO2019181094A1 (ja) 記憶制御回路、記憶装置、撮像装置、および、記憶制御方法
US11235783B2 (en) Information processing apparatus and information processing method
US10911159B2 (en) Communication unit and communication system
WO2022004352A1 (ja) 制御装置、制御方法、記憶媒体、及び制御システム
US11533420B2 (en) Server, method, non-transitory computer-readable medium, and system
WO2018025570A1 (ja) 通信装置、および通信システム
US11689797B2 (en) Camera, method, non-transitory computer-readable medium, and system
CN114788257B (zh) 信息处理装置、信息处理方法、程序、成像装置和成像系统
JPWO2018070167A1 (ja) 通信装置、および通信システム
WO2020255589A1 (ja) 情報処理装置、情報処理方法及びプログラム
JP2021060669A (ja) 情報処理装置、情報処理方法、情報処理システム及びプログラム