JP2019165152A - Semiconductor device, semiconductor device manufacturing method, and semiconductor integrated circuit device manufacturing method - Google Patents
Semiconductor device, semiconductor device manufacturing method, and semiconductor integrated circuit device manufacturing method Download PDFInfo
- Publication number
- JP2019165152A JP2019165152A JP2018052937A JP2018052937A JP2019165152A JP 2019165152 A JP2019165152 A JP 2019165152A JP 2018052937 A JP2018052937 A JP 2018052937A JP 2018052937 A JP2018052937 A JP 2018052937A JP 2019165152 A JP2019165152 A JP 2019165152A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- semiconductor
- chemical solution
- integrated circuit
- outer periphery
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Dicing (AREA)
- Grinding Of Cylindrical And Plane Surfaces (AREA)
Abstract
Description
本発明は、半導体装置及び半導体装置の製造方法及び半導体集積回路装置の製造方法に関する。 The present invention relates to a semiconductor device, a semiconductor device manufacturing method, and a semiconductor integrated circuit device manufacturing method.
近年の電子部品の小型化に伴い、その電子部品に搭載される半導体集積回路装置も、小型化の要請を常に受けている。そのような要請に答えるために、半導体集積回路装置の製造においては、平面方向におけるチップサイズの縮小と同時に高さ方向の厚さの縮小が図られる。半導体集積回路装置の高さ方向の縮小を実現するために、半導体基板を個々の半導体集積回路装置に分割する前に、半導体基板の裏面を研削して厚さが薄くなるように加工される。 With the recent miniaturization of electronic components, semiconductor integrated circuit devices mounted on the electronic components have always received requests for miniaturization. In order to meet such a demand, in the manufacture of a semiconductor integrated circuit device, the thickness in the height direction can be reduced simultaneously with the reduction in the chip size in the planar direction. In order to reduce the height of the semiconductor integrated circuit device, before the semiconductor substrate is divided into individual semiconductor integrated circuit devices, the back surface of the semiconductor substrate is ground so that the thickness is reduced.
図6(a)に示すように、一般に半導体基板201の外周には半円弧状の面取り部204が形成されている。そのため、半導体基板201の裏面をその厚さの半分の量を越えて研削し厚さを薄くすると、図6(b)に示すように残存する面取り部204が鋭利な、所謂ナイフエッジ形状が発生する。そのため、半導体基板の裏面を研削している間、もしくは後の工程において、この面取り部に周囲への接触や振動によって亀裂や欠けが発生し、その亀裂や欠けによって半導体基板201表面の外周に形成されている半導体集積回路装置の品質が低下する恐れがある。
As shown in FIG. 6A, a
特許文献1には、半導体基板の裏面を研削する前に、面取り部を切削ブレードによって除去し、面取り部の形状を表面と裏面に対して直角の形状に加工することで、半導体基板の裏面研削後におけるナイフエッジ形状の発生を抑制する技術が開示されている。 In Patent Document 1, before grinding the back surface of the semiconductor substrate, the chamfered portion is removed by a cutting blade, and the shape of the chamfered portion is processed into a shape perpendicular to the front surface and the back surface. A technique for suppressing the occurrence of a knife edge shape later is disclosed.
特許文献1に示される加工方法は、面取り部の除去時に半導体基板の最外周より内側の領域であって、半導体集積回路装置が形成されている領域の外側の領域を切削することで、切削中の振動等による亀裂や欠けの発生を抑制する。しかしながら、切削における振動が完全に抑制されるわけではないので、半導体集積回路装置の亀裂や欠けによる品質の低下を完全になくすことは困難である。また、この加工方法において切削する領域は、半導体基板の最外周から内側の領域であるので、そのような余裕領域確保のために半導体集積回路装置を余裕領域のさらに内側に設置する必要がある。従って、1枚の半導体基板から得られる半導体集積回路装置の個数を増加させることが困難である。 In the processing method disclosed in Patent Document 1, the region inside the outermost periphery of the semiconductor substrate at the time of removing the chamfered portion is cut by cutting the region outside the region where the semiconductor integrated circuit device is formed. Suppresses the generation of cracks and chips due to vibrations. However, since vibration in cutting is not completely suppressed, it is difficult to completely eliminate the deterioration in quality due to cracks or chips in the semiconductor integrated circuit device. In addition, since the region to be cut in this processing method is a region inside from the outermost periphery of the semiconductor substrate, it is necessary to install the semiconductor integrated circuit device further inside the margin region in order to secure such a margin region. Therefore, it is difficult to increase the number of semiconductor integrated circuit devices obtained from one semiconductor substrate.
本発明は、上記の点に鑑み、半導体装置の裏面研削後のナイフエッジ形状の影響を低減し、亀裂や欠けによる品質低下の抑制と半導体集積回路装置の取れ個数の増加が実現できる、半導体装置及び半導体装置の製造方法及び半導体集積回路装置の製造方法を提供することを目的とする。 In view of the above points, the present invention reduces the influence of the knife edge shape after back grinding of a semiconductor device, and can realize a reduction in quality due to cracks and chipping and an increase in the number of semiconductor integrated circuit devices that can be taken. An object of the present invention is to provide a method for manufacturing a semiconductor device and a method for manufacturing a semiconductor integrated circuit device.
上記の課題を解決するために、本発明は以下のような半導体装置及び半導体装置の製造方法及び半導体集積回路装置の製造方法とする。 In order to solve the above problems, the present invention provides the following semiconductor device, semiconductor device manufacturing method, and semiconductor integrated circuit device manufacturing method.
すなわち、外周に面取り部を備えた半導体基板と、前記面取り部の表面に備えられ、断面視において略長方形の形状をなすように形成された面取り補償部と、を有することを特徴とする、半導体装置とする。 That is, a semiconductor comprising: a semiconductor substrate having a chamfered portion on the outer periphery; and a chamfer compensating portion provided on a surface of the chamfered portion and formed in a substantially rectangular shape in a sectional view. A device.
また、半導体集積回路装置が表面に形成され外周に面取り部を備えた半導体基板を、凹部を有する半導体基板支持装置の前記凹部の底面に、前記半導体基板の表面が対向するように設置し、前記半導体基板支持装置の前記凹部の内側面と前記半導体基板の外周との間の隙間に薬液を供給する工程と、前記薬液を硬化させ、断面視において略長方形の形状となすように面取り補償部を形成する工程と、前記半導体基板の裏面を研削し、厚さを減じる工程と、を含むことを特徴とする半導体装置の製造方法とする。 In addition, a semiconductor integrated circuit device is formed on the surface, and a semiconductor substrate having a chamfered portion on the outer periphery is installed such that the surface of the semiconductor substrate faces the bottom surface of the recess of the semiconductor substrate support device having a recess, Supplying a chemical solution to a gap between the inner surface of the recess of the semiconductor substrate support device and the outer periphery of the semiconductor substrate; and curing the chemical solution so that the chamfering compensation unit has a substantially rectangular shape in a cross-sectional view. A method of manufacturing a semiconductor device, comprising: a step of forming; and a step of grinding a back surface of the semiconductor substrate to reduce a thickness thereof.
さらに、前記半導体装置の表面の前記半導体集積回路が形成されている領域の間の領域をダイシングする工程と、を含むことを特徴とする半導体集積回路装置の製造方法とする。 And a step of dicing the region between the regions where the semiconductor integrated circuit is formed on the surface of the semiconductor device.
本発明によれば、半導体基板の外周の面取り部の表面に面取り補償部を備え、断面視において略長方形の形状の半導体装置とし、ナイフエッジ形状の影響を低減することによって、半導体集積回路装置の亀裂や欠けによる品質低下を抑制できる。また半導体基板の外周に面取り部を加工するための余裕領域を確保する必要が無く、半導体集積回路装置を半導体基板の外周にまで形成する事が出来る。そのため、半導体集積回路装置の取れ個数の増加を実現できる。 According to the present invention, a chamfer compensation portion is provided on the surface of a chamfered portion on the outer periphery of a semiconductor substrate, and a semiconductor device having a substantially rectangular shape in a cross-sectional view is obtained. Quality degradation due to cracks and chips can be suppressed. Further, there is no need to secure a margin area for processing the chamfered portion on the outer periphery of the semiconductor substrate, and the semiconductor integrated circuit device can be formed up to the outer periphery of the semiconductor substrate. Therefore, an increase in the number of semiconductor integrated circuit devices can be realized.
以下、本発明の実施形態を、図面を適宜参照しながら詳細に説明する。以下の説明で用いる図面は、本発明の特徴を分かりやすくするために、一部省略または拡大して示している場合があり、実際の寸法比とは異なっていることがある。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings as appropriate. The drawings used in the following description may be partially omitted or enlarged for easy understanding of the features of the present invention, and may differ from actual dimensional ratios.
図1(a)は、本発明の実施形態に係る表面に半導体集積回路装置(不図示)を備えた半導体装置10の平面図である。また、図1(b)は、図1(a)において、半導体装置10をA−A’線に沿って切断したときの外周部分を拡大した裏面研削前の断面図であり、図1(c)は、裏面研削後の断面図である(半導体基板101の裏面を紙面上側としている)。図1(c)においては、図1(b)の状態から、紙面上側の半導体基板101の裏面が研削され、その厚さが減じられている。
FIG. 1A is a plan view of a
図1(a)に示すように、半導体装置10は、半導体基板101と、その外周に付加された面取り補償部107とを備える。
As shown in FIG. 1A, the
半導体基板101は、平面視において円形形状を有し、その外周の一部にオリエンタルフラットやノッチなどの不連続部分105が形成されている。半導体基板101の表面には、格子状に形成されたダイシングラインと呼ばれる分割予定ラインと、そのダイシングラインに区画された領域に半導体集積回路装置とが形成されている(不図示)。半導体基板101の外周には断面視において角部が丸められ、半円弧状の形状をなす面取り部が備えられている。この面取り部の形状は、図6(a)に示す面取り部204と同様である。
The
図1(b)に示すように、半導体基板101の外周には、半導体基板101の中心から外周に向かう方向の面取り部の表面に、面取り補償部107が備えられている。面取り補償部107は、平面視において半導体基板101の外周の円形形状の部分と不連続部分105とに沿って切れ目無く形成されている。半導体基板101と面取り補償部107を合わせた半導体装置10は、断面視において略長方形の形状をなし、裏面研削を行った後でもその形状が略長方形であることは変わらない。すなわち、その形状は、全ての角部が90度である完全な長方形である必要は無く、例えば角部が丸められている形状であっても構わない。
As shown in FIG. 1B, a
面取り補償部107は、樹脂などの薬液を硬化させたものであり、その物理的強度は、半導体基板101とほぼ等しい。そのため、後の半導体基板101の裏面の研削時には、同時に研削される面取り補償部107によってその研削速度や研削途中の形状が変化する事はない。
The
図1(c)に示すように、裏面が研削されたあとの半導体装置10において、半導体基板101は、その外周の面取り部104が鋭利な所謂ナイフエッジ形状となっている。図1(c)に示す面取り部104の形状は、図6(b)に示す面取り部204と同様である。
As shown in FIG. 1C, in the
面取り部104の表面には、このナイフエッジ形状を解消するように半導体基板101とともに厚さが減じられた面取り補償部107が付加されている。この半導体基板101と面取り補償部107を合わせた全体の形状は、裏面研削後も断面視において略長方形の形状をなしている。本実施形態の半導体装置10は、裏面の研削によって厚さをどのように変えても、断面視においてその形状が略長方形であることは変わらず、ナイフエッジ形状が発生することもない。
On the surface of the chamfered
裏面研削によってナイフエッジ形状が発生しない本実施形態の半導体装置10は、裏面研削やダイシング中の振動等による亀裂や欠けの発生を抑制できる。そのため、半導体基板101の表面の外周付近に形成された半導体集積回路装置の品質の低下が抑制される。また、面取り部104を除去する必要が無いので、半導体集積回路装置を半導体基板101の外周から余裕領域を設けて内側に設置する特許文献1に比べ、1枚の半導体基板から得られる半導体集積回路装置の個数の増加が実現できる。
The
図2は、本発明の実施形態に係る半導体基板の外周加工装置100の主要構成の断面図である。半導体基板の外周加工装置100は、チャンバ17、回転ステージ16、型枠102、供給ノズル12、バルブ13、薬液供給装置14、薬液が充填されている薬液タンク15を備える。
FIG. 2 is a cross-sectional view of the main configuration of the semiconductor substrate
回転ステージ16は、チャンバ17内に設置され、回転ステージ16上に設置された型枠102を固定し、回転させる。回転ステージ16は、型枠102を例えば真空吸着によって固定する。その場合、回転ステージ16は、その表面に空気を吸引するための吸着穴を多数備えている。
The
型枠102は、半導体基板101を設置できる大きさの凹部106を備えている。そして、回転ステージ16が回転している間、回転ステージ16に設置された型枠102と同時に型枠102の凹部106内に設置された半導体基板101が回転する。
The
供給ノズル12は、型枠102の凹部106における外周領域の上部に設置され、凹部106内の半導体基板101の外周と、凹部106の内側面の間の隙間に薬液11を供給する。供給ノズル12は、回転ステージ16が回転する間の数秒から数10秒程度の一定期間に薬液11を供給し、半導体基板101の外周部と型枠102の凹部106の内側面の間の隙間を全て薬液11で満たす。後にこの薬液11は、半導体基板研削後のナイフエッジ形状の影響を低減するための面取り補償部となる。
The
バルブ13、薬液供給装置14は、回転ステージ16が回転している間に薬液タンク15から薬液11を供給するように制御される。薬液供給装置14は、例えばポンプ方式や加圧方式により薬液11を薬液タンク15からバルブ13に送る。薬液供給装置14からバルブ13に送られた薬液11は、バルブ13が閉から開に切り替わることで供給ノズル12に供給される。
The
薬液11は、可塑性をもち、供給ノズル12からの供給によって半導体基板101の外周と型枠102の凹部106の内側面の間の隙間全てに充填される。また、同時に薬液11は、硬化性をもち、後の熱の印加よって半導体基板101の外周に固着し、半導体基板101と同程度の物理強度まで硬化させることができる。
The
薬液11は、このような性質をもつものであればどの材質のものでも構わない。例えば、加熱によって硬化するポリイミド樹脂を採用してもよい。また、熱硬化付与型紫外線樹脂でもよい。熱硬化付与型紫外線樹脂を採用した場合、加熱と紫外線照射によって硬化させるので、硬化時間を加熱だけの場合よりも短縮でき、製造コストを削減することができる。あるいは、SiO2を材質とする粒状のシリカフィラーを含むプラスチック樹脂でもよい。このようなプラスチック樹脂を採用した場合、シリカフィラーの含有割合を適宜変えることによって、硬化後の物理強度を調整することができ、半導体基板101の物理強度と合わせることが容易となる。従って、半導体基板101の裏面研削の際、半導体基板101と硬化させた薬液11との物理強度の違いによる研削むらと、それによる半導体集積回路装置の厚さばらつきを低減しやすい。
The
次に、半導体基板101の外周における面取り補償部の形成について詳細に説明する。図3(a)は、型枠102に半導体基板101を設置したときの平面図である。図3(b)は、図3(a)に示す半導体基板101が設置された型枠102をB−B’線に沿って切断したときの断面図である。
Next, the formation of the chamfer compensation part on the outer periphery of the
型枠102は、外周部にオリエンタルフラットやノッチなどの不連続部分105が形成された半導体基板101を設置できる凹部106を備えている。この凹部106の円形形状における半径は、半導体基板101の円形形状の半径より1mm程度まで大きく形成される。また、半導体基板101の不連続部分105においては、その部分の形状に合わせ、1mm程度まで大きくした平面形状としている。半導体基板101の外周と凹部106の内側面の隙間の大きさは任意に変えてよく、その隙間の大きさによって面取り補償部の大きさが変えられる。
The
また、凹部106の深さは裏面研削を施す前の半導体基板101の厚さと同一もしくはそれより浅い深さとなっている。凹部106の深さが半導体基板101の厚さよりも深いと、その後の薬液11の供給時に半導体基板101の裏面に薬液11が溜まり、半導体基板101を含めた厚さが、半導体基板101の厚さを越えてしまう。半導体基板101の厚さに対し付着した薬液11の分の厚さが増すと、半導体基板101の裏面研削に要する時間が長くなる。そのため、凹部106の深さは半導体基板101の厚さと同一もしくはそれより浅い深さであることが好ましい。
The depth of the
また型枠102は、凹部106の底面に、型枠102の裏面まで貫通する吸着穴108を複数備えている。この吸着穴108により、回転ステージ16の真空吸着において、半導体基板101が型枠102に吸着固定される。型枠102の吸着穴108以外の裏面においては、回転ステージ16の吸着穴による型枠102の真空吸着のため、型枠102が回転ステージ16に固定化される。型枠102は、回転ステージ16が回転している間に半導体基板101の位置ずれが発生しないように固定化する役割をもつ、半導体基板支持装置と言える。
The
型枠102における凹部106の底面は、セラミックや有機高分子、樹脂などによる多孔質構造としても構わない。その場合、型枠102は、多数個の吸着穴108を1つずつ加工形成するよりも安価となり、しかも高い吸着力を備えることができる。
The bottom surface of the
半導体基板101は、この型枠102の凹部106内に、半導体集積回路装置が形成された表面を紙面下側に向けて、凹部106の底面に対向するように設置される。そのため、後の半導体基板101の外周部における薬液11の充填時には、半導体基板101の表面が露出しておらず、また真空吸着によって凹部106の底面に強固に密着しているので、薬液11の半導体基板101表面への付着が抑制される。従って、半導体基板101表面のボンディングパッドや、レーザートリミング、光検出素子への光透過などが必要な部分に樹脂が付着し、ボンディング不良等、半導体集積回路装置に対し様々な不具合が発生することを防止することが出来る。
The
一方、半導体基板101の裏面においては、その厚さが過剰に厚くなるほどでなければ薬液11が付着しても構わない。半導体基板101の裏面に薬液11が付着しても、半導体基板101の裏面の研削時に同時に除去されるので、半導体集積回路装置の機能を損なうようなことはない。
On the other hand, the
図4(a)、(b)は、半導体基板101の外周と型枠102の凹部106における内側面との間の隙間に薬液11を充填した後の面取り部104付近を拡大した断面図である。図4(a)に示すように、この隙間を全て薬液11で満たすと、半円弧状の面取り部104が薬液11で補われ、半導体基板101を含めた全体の断面形状が略長方形となる。このため、後の工程において半導体基板101を裏面から研削してもナイフエッジ形状が発生することはない。
4A and 4B are enlarged cross-sectional views of the vicinity of the chamfered
本発明の実施形態における半導体装置及び半導体集積回路装置の製造方法の主要工程を表すフローチャートを図5に示す。図5に示すように、本発明の実施形態における半導体装置の製造方法は、半導体基板支持装置設置工程(S101)と薬液供給工程(S102)と薬液硬化工程(S103)と裏面研削工程(S104)という一連の工程を含む。本発明の実施形態における半導体集積回路の製造方法は、さらにダイシング工程(S105)を含む。 FIG. 5 is a flowchart showing the main steps of the semiconductor device and semiconductor integrated circuit device manufacturing method according to the embodiment of the present invention. As shown in FIG. 5, the semiconductor device manufacturing method according to the embodiment of the present invention includes a semiconductor substrate support device installation step (S101), a chemical solution supply step (S102), a chemical solution curing step (S103), and a back grinding step (S104). Including a series of steps. The method for manufacturing a semiconductor integrated circuit in the embodiment of the present invention further includes a dicing step (S105).
まず、半導体基板支持装置設置工程(S101)として、半導体集積回路装置が表面に形成され、外周に面取り部を備えた半導体基板101が凹部106に設置された型枠102を、回転ステージ16上に設置する。凹部106は、平面形状が半導体基板101と同様の円形形状と不連続形状を有しており、深さが半導体基板101の厚さと同一もしくはそれより浅い。半導体基板101は、その凹部106の底面に、半導体基板101において半導体集積回路装置が形成された表面を対向するように設置する。
First, as a semiconductor substrate support device installation step (S101), a
次に、薬液供給工程(S102)として、型枠102の凹部106の内側面と、半導体基板101の外周との間の隙間に薬液11を供給する。薬液11は、凹部106の内側面と、半導体基板101の外周との間の隙間に入り込む可塑性と、後の処理で半導体基板101と同程度の物理強度が得られる硬化性を併せ持つ樹脂等を採用する。薬液11は、型枠102の凹部106における外周の上部に設置された供給ノズル12から、回転ステージ16を回転させながら供給されることで、半導体基板101との隙間に満遍なく均一に充填される。
Next, as a chemical solution supply step (S <b> 102), the
薬液11の供給量の調整は、型枠102の凹部106の内側面と、半導体基板101の外周との間の隙間における薬液11の高さが検出できる液面センサを設置することで高精度に行う事ができる(不図示)。そしてその供給量は、半導体基板101の裏面の高さをやや越える程度までとする事が好ましい。このようにして薬液11を半導体基板101との隙間に充填した後に、供給ノズル12からの薬液11の供給を止め、回転ステージ16を回転し続けることで、その遠心力により半導体基板101の裏面上に残る薬液11を除去する。このようにすることで薬液供給工程終了後には、図4(a)に示すように、型枠102の凹部106の内側面と、半導体基板101の外周の面取り部104との間の隙間に薬液11が充填される。この薬液11は、面取り部104近傍において型枠102の内側面に沿った形状となる。すなわち、断面視において半導体基板101を含めた全体として略長方形の形状を形成する事ができる。また、紙面の上側となる半導体基板101の裏面には、薬液11は、残留しない。
The supply amount of the
次に、薬液硬化工程(S103)として、半導体基板101が設置された型枠102に対し加熱処理や紫外線照射等を行い、薬液11を半導体基板101と同程度の物理強度になるまで硬化させ、面取り補償部107を形成する。この加熱は、加熱された炉の中に設置する方法でもよく、ホットプレートに設置する方法でも構わない。またはレーザー照射による薬液11の部分のみの局所的な加熱でもよい。
Next, as a chemical solution curing step (S103), the
薬液11を硬化させた後は、面取り部104に面取り補償部107が固着した半導体基板101を、型枠102から取り外す。通常、樹脂からなる薬液11に熱を印加した場合、硬化させる過程で同時に体積収縮が発生し、型枠102の凹部106内側面から樹脂が内側に離れる。従って、その後に型枠102から、面取り補償部107が固着した半導体基板101を取り外すことは容易である。但し、シリカフィラーを含むプラスチック樹脂の場合は、シリカフィラーの含有割合が大きくなるほど体積収縮の発生が抑制される。その場合は、型枠102からの面取り補償部107の剥離を容易にするために樹脂を充填する前に離型剤を付加する等の対策を行っておくことが望ましい。この半導体装置10は、通常の半導体基板101と同様に処理することが出来る。
After the
次に、裏面研削工程(S104)として、半導体装置10を、裏面から研削し、所望の厚さまで薄くする。このとき、半導体装置10の断面視における外周の形状は略長方形形状となっているので、どのような厚さまで減じたとしてもナイフエッジ形状が発生することはない。
Next, as a back surface grinding step (S104), the
次に、半導体集積回路装置の製造のためのダイシング工程(S105)として、半導体装置10の、半導体集積回路装置が形成されている領域の間の領域をダイシングし、分割する。このとき、半導体基板101と同様に面取り補償部107がダイシングブレード等によって分割される。面取り補償部107は、半導体基板101と同様の物理強度を有するので、チッピングなどのダイシング不良が抑制される。この面取り補償部107は、半導体基板101の外周の残骸などとともにダイシング工程後に廃棄される。
Next, as a dicing step (S105) for manufacturing the semiconductor integrated circuit device, a region between the regions of the
以上のような半導体装置及び半導体集積回路装置の製造方法を採用することで、半導体装置において、半導体基板101の裏面を研削した後のナイフエッジ形状の影響を面取り補償部107によって低減でき、半導体集積回路装置の亀裂や欠けによる品質低下を抑制できる。また半導体基板101の外周に面取り部104を加工するための余裕領域を確保する必要が無く、半導体集積回路装置を半導体基板101表面の外周にまで形成する事ができる。そのため、1枚の半導体基板から得られる半導体集積回路装置の個数を増加させ、半導体集積回路装置のコストの低減を実現できる。
By adopting the manufacturing method of the semiconductor device and the semiconductor integrated circuit device as described above, the influence of the knife edge shape after grinding the back surface of the
本発明については、上記実施形態に限定されず、本発明の趣旨を逸脱しない範囲において種々の変更が可能であることは言うまでもない。 Needless to say, the present invention is not limited to the above-described embodiment, and various modifications can be made without departing from the spirit of the present invention.
例えば、半導体装置の製造方法における薬液供給工程(S102)において、薬液11の供給量は、半導体基板101の裏面の高さをやや越える程度までとしたが、その方法に限られない。
For example, in the chemical solution supplying step (S102) in the method for manufacturing a semiconductor device, the supply amount of the
図4(b)は、薬液11の供給量を、半導体基板101の厚さの半分をやや越える程度までとした場合の半導体基板101の外周の要部を示す断面図である。薬液11の供給量を減らすことで、材料コストを抑制することができる。一方、薬液11が充填されている半導体基板101の外周における面取り部104の下側表面において、薬液11が型枠102の凹部106の内側面の形状に沿った矩形の形状をなしている。そのため、半導体基板101の裏面研削において、半導体基板101の厚さの半分を越える量の研削を行っても、この矩形の薬液11を硬化させることによってできる面取り補償部107によってナイフエッジ形状が発生することはない。
FIG. 4B is a cross-sectional view showing the main part of the outer periphery of the
また、型枠102の凹部106は、半導体基板101の厚さと同一の深さであることが
好ましいとした。しかしながら、図4(b)のように薬液11の供給量を半導体基板101の裏面の高さまで充填しない場合は、その充填高さに応じて凹部106の深さを半導体基板101の厚さよりも浅くしても構わない。
In addition, the
11 薬液
12 供給ノズル
13 バルブ
14 薬液供給装置
15 薬液タンク
16 回転ステージ
17 チャンバ
101、201 半導体基板
102 型枠
104、204 面取り部
105 不連続部分
106 凹部
107 面取り補償部
108 吸着穴
DESCRIPTION OF
Claims (6)
前記面取り部の表面に備えられ、断面視において略長方形の形状をなすように形成された面取り補償部と、を有することを特徴とする半導体装置。 A semiconductor substrate having a chamfered portion on the outer periphery;
A chamfer compensator provided on a surface of the chamfered portion and formed to have a substantially rectangular shape in a cross-sectional view.
前記薬液を硬化させ、断面視において略長方形の形状となすように面取り補償部を形成する工程と、
前記半導体基板の裏面を研削し、厚さを減じる工程と、を含むことを特徴とする半導体装置の製造方法。 A semiconductor substrate having a semiconductor integrated circuit device formed on the surface and having a chamfered portion on the outer periphery is placed on the bottom surface of the recess of the semiconductor substrate support device having a recess so that the surface of the semiconductor substrate faces the semiconductor substrate. Supplying a chemical to the gap between the inner surface of the recess of the support device and the outer periphery of the semiconductor substrate;
Curing the chemical solution and forming a chamfering compensation portion so as to have a substantially rectangular shape in cross-sectional view;
Grinding the back surface of the semiconductor substrate to reduce the thickness, and a method for manufacturing a semiconductor device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018052937A JP2019165152A (en) | 2018-03-20 | 2018-03-20 | Semiconductor device, semiconductor device manufacturing method, and semiconductor integrated circuit device manufacturing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018052937A JP2019165152A (en) | 2018-03-20 | 2018-03-20 | Semiconductor device, semiconductor device manufacturing method, and semiconductor integrated circuit device manufacturing method |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2019165152A true JP2019165152A (en) | 2019-09-26 |
Family
ID=68064999
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018052937A Pending JP2019165152A (en) | 2018-03-20 | 2018-03-20 | Semiconductor device, semiconductor device manufacturing method, and semiconductor integrated circuit device manufacturing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2019165152A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111240151A (en) * | 2020-02-27 | 2020-06-05 | 京东方科技集团股份有限公司 | Template transfer printing method |
WO2021225020A1 (en) * | 2020-05-08 | 2021-11-11 | 信越半導体株式会社 | Surface grinding method |
WO2024014223A1 (en) * | 2022-07-13 | 2024-01-18 | 株式会社荏原製作所 | Substrate holding device, substrate manufacturing device, and substrate manufacturing method |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61292922A (en) * | 1985-06-21 | 1986-12-23 | Hitachi Hokkai Semiconductor Ltd | Manufacture of semiconductor device |
JP2001257183A (en) * | 2000-03-10 | 2001-09-21 | Mitsubishi Materials Silicon Corp | Polishing method of semiconductor wafer |
JP2013105858A (en) * | 2011-11-11 | 2013-05-30 | Disco Abrasive Syst Ltd | Support member, support structure and method for processing tabular object |
JP2014045145A (en) * | 2012-08-28 | 2014-03-13 | Disco Abrasive Syst Ltd | Wafer processing method |
JP2015185830A (en) * | 2014-03-26 | 2015-10-22 | 株式会社巴川製紙所 | Adhesive member for temporary fixation for wire-saw dicing method and wire-saw dicing method |
-
2018
- 2018-03-20 JP JP2018052937A patent/JP2019165152A/en active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61292922A (en) * | 1985-06-21 | 1986-12-23 | Hitachi Hokkai Semiconductor Ltd | Manufacture of semiconductor device |
JP2001257183A (en) * | 2000-03-10 | 2001-09-21 | Mitsubishi Materials Silicon Corp | Polishing method of semiconductor wafer |
JP2013105858A (en) * | 2011-11-11 | 2013-05-30 | Disco Abrasive Syst Ltd | Support member, support structure and method for processing tabular object |
JP2014045145A (en) * | 2012-08-28 | 2014-03-13 | Disco Abrasive Syst Ltd | Wafer processing method |
JP2015185830A (en) * | 2014-03-26 | 2015-10-22 | 株式会社巴川製紙所 | Adhesive member for temporary fixation for wire-saw dicing method and wire-saw dicing method |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111240151A (en) * | 2020-02-27 | 2020-06-05 | 京东方科技集团股份有限公司 | Template transfer printing method |
CN111240151B (en) * | 2020-02-27 | 2024-04-09 | 京东方科技集团股份有限公司 | Template transfer printing method |
WO2021225020A1 (en) * | 2020-05-08 | 2021-11-11 | 信越半導体株式会社 | Surface grinding method |
JP2021176665A (en) * | 2020-05-08 | 2021-11-11 | 信越半導体株式会社 | Surface grinding method |
JP7173091B2 (en) | 2020-05-08 | 2022-11-16 | 信越半導体株式会社 | Surface grinding method |
CN115461192A (en) * | 2020-05-08 | 2022-12-09 | 信越半导体株式会社 | Plane grinding method |
KR20230002544A (en) | 2020-05-08 | 2023-01-05 | 신에쯔 한도타이 가부시키가이샤 | Surface grinding method |
CN115461192B (en) * | 2020-05-08 | 2024-06-11 | 信越半导体株式会社 | Plane grinding method |
WO2024014223A1 (en) * | 2022-07-13 | 2024-01-18 | 株式会社荏原製作所 | Substrate holding device, substrate manufacturing device, and substrate manufacturing method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2019165152A (en) | Semiconductor device, semiconductor device manufacturing method, and semiconductor integrated circuit device manufacturing method | |
JP5089370B2 (en) | Resin coating method and apparatus | |
JP7205810B2 (en) | Wafer processing method | |
CN105047612B (en) | Method for processing wafer | |
JP6475519B2 (en) | Method for forming protective member | |
TW201725616A (en) | Wafer processing method capable of reducing cost while the convex/concave of a bulge won't be transferred to a polished face | |
JP2006100763A (en) | Manufacturing method and joining apparatus of solid-state imaging device | |
JP5610328B1 (en) | Manufacturing method of semiconductor device | |
JP2007266191A (en) | Wafer processing method | |
JP5672242B2 (en) | Manufacturing method of electronic parts | |
JP6489970B2 (en) | Chuck table manufacturing method and processing apparatus | |
US20140027053A1 (en) | Method for manufacturing ceramic device | |
TW201507058A (en) | Substrate holding device, abutting exposure device, and proximal exposure device | |
KR20170110026A (en) | Apparatus for forming protective member | |
CN107993937B (en) | Auxiliary structure of temporary bonding process and wafer processing method using same | |
CN114141707A (en) | Method for processing wafer | |
TWI813624B (en) | Wafer processing method | |
JP2010147316A (en) | Method and apparatus for expanding tape | |
JP2007258750A (en) | Solid-state imaging apparatus and method of manufacturing same | |
JP6257979B2 (en) | Wafer dividing method | |
US7022587B2 (en) | Method for producing chips from wafers of low thickness | |
JP2004296740A (en) | Solid state imaging device and its manufacturing method | |
KR20130039788A (en) | Method of fabricating semiconductor chip | |
KR20160007372A (en) | Method for manufacturing exposure mask | |
CN104716017A (en) | Processing method for wafer edge improvement |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210112 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20211209 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20211214 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20220607 |