JP2019161151A - Electronic component, electronic device, and method of manufacturing electronic device - Google Patents
Electronic component, electronic device, and method of manufacturing electronic device Download PDFInfo
- Publication number
- JP2019161151A JP2019161151A JP2018049117A JP2018049117A JP2019161151A JP 2019161151 A JP2019161151 A JP 2019161151A JP 2018049117 A JP2018049117 A JP 2018049117A JP 2018049117 A JP2018049117 A JP 2018049117A JP 2019161151 A JP2019161151 A JP 2019161151A
- Authority
- JP
- Japan
- Prior art keywords
- molten metal
- terminal
- alignment
- electrode
- metal layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13075—Plural core members
- H01L2224/1308—Plural core members being stacked
- H01L2224/13082—Two-layer arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8119—Arrangement of the bump connectors prior to mounting
- H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
Landscapes
- Wire Bonding (AREA)
Abstract
Description
本発明は、電子部品、電子装置及び電子装置の製造方法に関する。 The present invention relates to an electronic component, an electronic device, and a method for manufacturing the electronic device.
昨今、半導体素子における電極接続端子の狭ピッチ化が進み、電極接続端子を形成するパッドやバンプの配置も高密度化していることから、素子を積層し、溶融金属層を介して端子間を接続する際のより正確な位置合わせが求められている。従来、可視光や赤外光を用いた光学的なマーク検出を利用して電極接続端子の接合における位置合わせを行うことがある。また、電極用パッドと位置合わせ用パッドを用いてはんだ付けを行い、各パッド間の表面張力による自己整列性を活用して位置合わせを行う提案が知られている(例えば、特許文献1参照)。 In recent years, the pitch of electrode connection terminals in semiconductor elements has been narrowed, and the arrangement of pads and bumps that form electrode connection terminals has also increased in density, so elements are stacked and the terminals are connected via a molten metal layer. There is a need for more accurate alignment when doing so. Conventionally, there is a case where alignment in joining of electrode connection terminals is performed using optical mark detection using visible light or infrared light. Also, a proposal is known in which soldering is performed using electrode pads and alignment pads, and alignment is performed by utilizing self-alignment due to surface tension between the pads (see, for example, Patent Document 1). .
しかしながら、光学的なマーク検出を利用して電極接続端子の接合における位置合わせを行う場合、位置合わせ精度は、光学的検出精度や素子の積層を行う装置の機械的精度に制約される。また、特許文献1では、位置合わせ用パッド間の表面張力が発揮される状態となるときに電極接続端子間のはんだも接触し、全体として十分な位置合わせ効果が発揮されない事態が想定される。今後、電極接続端子間のピッチが狭まると、このような現象が顕著になることが想定される。
However, when alignment is performed in joining electrode connection terminals using optical mark detection, the alignment accuracy is limited by the optical detection accuracy and the mechanical accuracy of the device that stacks elements. Further, in
1つの側面では、本明細書開示の発明は、端子間の位置合わせにおいて、溶融金属の表面張力を適切に利用した整列を行うことを目的とする。 In one aspect, an object of the present disclosure is to perform alignment using the surface tension of molten metal appropriately in alignment between terminals.
1つの態様では、電子部品は、第1の素子本体が備える第1の電極形成面に設けられ、第1の溶融金属接合面を有する第1の電極端子と、前記第1の電極形成面に設けられ、溝状の溶融金属含浸部を備えた第2の溶融金属接合面を有する第1の位置合わせ端子と、を備える。 In one aspect, the electronic component is provided on a first electrode forming surface included in the first element body, and includes a first electrode terminal having a first molten metal bonding surface, and the first electrode forming surface. And a first alignment terminal having a second molten metal joint surface provided with a groove-shaped molten metal impregnated portion.
また、別の態様では、電子装置は、第1の素子本体が備える第1の電極形成面に第1の電極端子と第1の位置合わせ端子とを備えた第1の電子部品と、第2の素子本体が備える第2の電極形成面に第2の電極端子と第2の位置合わせ端子とを備えた第2の電子部品と、第1の溶融金属層によって形成され、前記第1の電極端子と前記第2の電極端子とを接合する第1の接合部と、第2の溶融金属層によって形成され、前記第1の位置合わせ端子と前記第2の位置合わせ端子とを接合する第2の接合部と、を備え、前記第2の接合部は、前記第1の位置合わせ端子が有する溶融金属含浸部に入り込んでいる。 In another aspect, the electronic device includes: a first electronic component including a first electrode terminal and a first alignment terminal on a first electrode formation surface included in the first element body; The first electrode is formed by a second electronic component having a second electrode terminal and a second alignment terminal on a second electrode forming surface of the element body, and a first molten metal layer. A second joining portion formed by a first joining portion joining the terminal and the second electrode terminal, and a second molten metal layer, joining the first alignment terminal and the second alignment terminal; The second joint portion enters the molten metal-impregnated portion of the first alignment terminal.
さらに、別の態様では、電子装置の製造方法は、第1の電極端子と第1の位置合わせ端子を備える第1の電子部品と、第2の電極端子と第2の位置合わせ端子を備える第2の電子部品とを、前記第1の電極端子と前記第2の電極端子との間に第1の接合部を介在させ、前記第1の位置合わせ端子と前記第2の位置合わせ端子との間に第2の接合部を介在させて接合する電子装置の製造方法であって、前記第1の電極端子と前記第2の電極端子との間に電極端子間溶融金属層を設け、前記第1の位置合わせ端子と前記第2の位置合わせ端子との間に位置合わせ端子間溶融金属層を設けた状態で前記第1の電子部品と前記第2の電子部品とを対向配置する工程と、前記第1の位置合わせ端子と前記第2の位置合わせ端子とを前記位置合わせ端子間溶融金属層を介して接触させる工程と、前記位置合わせ端子間溶融金属層を溶融し、前記第2の接合部を形成しつつ、一次整列を行う工程と、溶融状態の前記第2の接合部を前記第1の位置合わせ端子が備える溝状の溶融金属含浸部に含浸させつつ、前記電極端子間溶融金属層を介して接触させる工程と、溶融した前記電極端子間溶融金属層により前記第1の接合部を形成しつつ、二次整列を行う工程と、を有する。 Further, in another aspect, an electronic device manufacturing method includes a first electronic component including a first electrode terminal and a first alignment terminal, a second electrode terminal and a second alignment terminal. Two electronic components, a first joint portion is interposed between the first electrode terminal and the second electrode terminal, and the first alignment terminal and the second alignment terminal A method of manufacturing an electronic device in which a second bonding portion is interposed therebetween, wherein a molten metal layer between electrode terminals is provided between the first electrode terminal and the second electrode terminal, A step of disposing the first electronic component and the second electronic component facing each other in a state in which a molten metal layer between alignment terminals is provided between the first alignment terminal and the second alignment terminal; The first alignment terminal and the second alignment terminal are connected between the alignment terminals. A step of bringing the molten metal layer into contact with each other; a step of performing primary alignment while melting the molten metal layer between the alignment terminals to form the second bonding portion; and the second bonding portion in a molten state Is impregnated in the groove-shaped molten metal impregnated portion of the first alignment terminal, and is contacted via the molten metal layer between the electrode terminals, and the molten metal layer between the electrode terminals is used for the first And performing a secondary alignment while forming the joint portion.
本明細書開示の発明によれば、端子間の位置合わせにおいて、溶融金属の表面張力を適切に利用した整列を行うことができる。 According to the invention disclosed in this specification, it is possible to perform alignment using the surface tension of molten metal appropriately in alignment between terminals.
以下、本発明の実施形態について、添付図面を参照しつつ説明する。ただし、図面中、各部の寸法、比率等は、実際のものと完全に一致するようには図示されていない場合がある。また、図面によっては、説明の都合上、実際には存在する構成要素が省略されていたり、寸法が実際よりも誇張されて描かれていたりする場合がある。 Hereinafter, embodiments of the present invention will be described with reference to the accompanying drawings. However, in the drawings, the dimensions, ratios, and the like of each part may not be shown so as to completely match the actual ones. Further, depending on the drawings, components that are actually present may be omitted for convenience of explanation, or dimensions may be exaggerated from the actual drawing.
(実施形態)
図1(A)を参照すると、第1の電子部品10は、第1の電極形成面11aを備えた第1の素子本体11を備える。第1の電極形成面11aには、金属ピラーである第1の電極端子12が形成されている。第1の電極端子12は、第1の溶融金属接合面12aを備える。本実施形態の第1の電極端子12は、Cu(銅)によって、円柱状に形成されている。ここで、図2を参照すると、第1の電極端子12は、矩形の第1の素材本体11の第1の電極形成面11aに区画された矩形の電極形成領域R内に複数設けられている。図2では、複数の第1の電極端子12の一部のみが描かれている。第1の電子部品10は、CPU(Central Processing Unit)やメモリ等のチップとすることができる。また、インターポーザとすることもできる。第1の電極端子12は、第1の電子部品10の機能に応じた電極接続端子として形成されている。第1の電極端子12は、他の素材によって形成してもよい。第1の電極端子12は、パッドやバンプとして設けることができる。本実施形態では、第1の電極端子12は、バンプとして形成されている。
(Embodiment)
Referring to FIG. 1A, the first
第1の電極形成面11aには、金属ピラーである第1の位置合わせ端子13が設けられている。本実施形態の第1の位置合わせ端子13は、Cu(銅)によって、柱状に形成されている。第1の位置合わせ端子13は、電極形成領域Rの周囲に設けられている。具体的に、第1の位置合わせ端子13は、矩形の第1の電極形成面11aの角部と、各辺の中央部に設けられている。第1の位置合わせ端子13は、第2の溶融金属接合面13aを備える。また、第1の位置合わせ端子13は、溝状の溶融金属含浸部13bを備える。溶融金属含浸部13bは、第2の溶融金属接合面13aに十字状に設けられている。図3(A)や図3(B)を参照すると、溶融金属含浸部13bの幅はWとされている。溶融金属含浸部13bは、後述するように、第1の電子部品10を他の電子部品と接合するときに、毛細管現象によって溶融金属を含浸し、両者の間隔を調整する機能を有する。第1の位置合わせ端子13は、他の素材によって形成してもよい。第1の位置合わせ端子13は、パッドやバンプとして設けることができる。本実施形態では、第1の位置合わせ端子13は、バンプとして形成されている。
A
再び、図1(A)を参照すると、第1の位置合わせ端子13が有する第2の溶融金属接合面13aの直径R2は、第1の電極端子12が有する第1の溶融金属接合面12aの直径R1よりも大きい。第1の電極端子12及び第1の位置合わせ端子13は、後述するように、共に、溶融金属の表面張力による整列機能を発揮するが、直径が大きく、面積が大きい第1の位置合わせ端子13の方がより大きな整列機能を発揮することができる。
Referring to FIG. 1A again, the diameter R2 of the second molten
図1(B)や図3を参照すると、第1の電極端子12が有する第1の溶融金属接合面12aには、第1の溶融金属層14が形成されている。また、第1の位置合わせ端子13が有する第2の溶融金属接合面13aには、第2の溶融金属層15が形成されている。本実施形態の第1の溶融金属層14及び第2の溶融金属層15は、いずれもSnAg(すず銀)はんだであるが、他の素材を用いてもよい。第1の溶融金属層14は、電極端子間溶融金属層に含まれる。第2の溶融金属層15は位置合わせ端子間溶融金属層に含まれる。
Referring to FIG. 1B and FIG. 3, a first
図4を参照すると、第1の電極端子12の高さはha1とされている。また、第1の溶融金属層14の高さはha2とされている。そして、第1の電極形成面11aから第1の溶融金属層14の頂部までの高さはhaとなっている。一方、第1の位置合わせ端子13の高さはhb1とされている。また、第2の溶融金属層15の高さはhb2とされている。そして、第1の電極形成面11aから第2の溶融金属層15の頂部までの高さはhbとなっている。本実施形態では、第1の電極端子12の高さha1と、第1の位置合わせ端子13の高さhb1とを一致させている。そして、第1の溶融金属層14の高さha2を第2の溶融金属層15の高さhb2よりも低くしている。この結果、第1の電極形成面11aから第2の溶融金属層15の頂部までの高さhbは、第1の電極形成面11aから第1の溶融金属層14の頂部までの高さhaよりも高い。これにより、第2の溶融金属層15は、第1の溶融金属層14と他方の電子部品の電極端子又は溶融金属層との接触に先行して他方の位置合わせ端子又は溶融金属層に接触し易くなる。この結果、位置合わせ端子による整列機能が電極端子による整列機能に先行して発揮され易い状態となる。
Referring to FIG. 4, the height of the
第1の電子部品10は、第1の位置合わせ端子13に溝状の溶融金属含浸部13bを備えることで、第1の電極端子12による整列機能よりも第1の位置合わせ端子13による整列機能を先行して発揮させることができる。すなわち、第1の電子部品10は、まず、第1の位置合わせ端子13に設けられた第2の溶融金属層15が他方の位置合わせ端子又は溶融金属層に接触することで整列機能を発揮する。そして、第1の電子部品10は、溝状の溶融金属含浸部13bが溶融金属を含浸することで、他の電子部品に接近し、第1の電極端子12に設けられた第1の溶融金属層14を他方の電子部品の電極端子又は溶融金属層と接触させ、さらなる整列機能を得る。このように、第1の電子部品10は、高い自己整列性を備えている。
The first
つぎに、図5から図6(B)を参照し、他の電子部品となる第2の電子部品30について説明する。第2の電子部品30は、第2の電極形成面31aを備えた第2の素子本体31を備える。第2の電極形成面31aには、金属ピラーである第2の電極端子32が形成されている。第2の電極端子32は、第3の溶融金属接合面32aを備える。本実施形態の第2の電極端子32は、Cu(銅)によって、円柱状に形成されている。第2の電極端子32は、第1の電極端子12の配置に対応させて複数設けられている。第2の電子部品30は、第1の電子部品10と接合して用いることができる種々の部品とすることができる。例えば、第1の電子部品10がCPUである場合に、第2の電子部品30をメモリとすることができる。第2の電極端子32は、第2の電子部品30の機能に応じた電極接続端子として形成されている。第2の電極端子32は、他の素材によって形成してもよい。第2の電極端子32は、パッドやバンプとして設けることができる。本実施形態では、第2の電極端子32は、バンプとして形成されている。第2の電極端子32する第3の溶融金属接合面32aの直径は、第1の電極端子12が有する第1の溶融金属接合面12aの直径と同様にR1とされている。
Next, the second
第2の電極形成面31aには、金属ピラーである第2の位置合わせ端子33が設けられている。本実施形態の第2の位置合わせ端子33は、Cu(銅)によって、円柱状に形成されている。第2の位置合わせ端子33は、第1の位置合わせ端子13の配置に対応させて設けられている。すなわち、第2の位置合わせ端子33は、第1の電極形成面11aと第2の電極形成面31aとを対向させたときに、第1の位置合わせ端子13と重なるように設けられている。
A
第2の位置合わせ端子33は、第4の溶融金属接合面33aを備える。第2の位置合わせ端子33は、他の素材によって形成してもよい。第2の位置合わせ端子33は、パッドやバンプとして設けることができる。本実施形態では、第2の位置合わせ端子33は、バンプとして形成されている。第2の位置合わせ端子33が有する第4の溶融金属接合面33aの直径は、第1の位置合わせ端子13が有する第2の溶融金属接合面13aの直径と同様にR2とされている。
The
図5や図7を参照すると、第2の電極端子32が有する第3の溶融金属接合面32aには、第3の溶融金属層34が形成されている。また、第2の位置合わせ端子33が有する第4の溶融金属接合面33aには、第4の溶融金属層35が形成されている。本実施形態の第3の溶融金属層34及び第4の溶融金属層35は、いずれもSnAg(すず銀)はんだであるが、他の素材を用いてもよい。第3の溶融金属層34は電極端子間溶融金属層に含まれる。第4の溶融金属層35は位置合わせ端子間溶融金属層に含まれる。なお、本実施形態では、第1の溶融金属接合面12aに第1の溶融金属層14が設けられているため、第3の溶融金属層34を廃止した形態としてもよい。同様に、本実施形態では、第2の溶融金属接合面13aに第2の溶融金属層15が設けられているため、第4の溶融金属層35を廃止した形態としてもよい。これとは逆に、第1の溶融金属層14を廃止し、第3の溶融金属層34を採用するようにしてもよい。第2の溶融金属層15を廃止し、第4の溶融金属層35を採用するようにしてもよい。すなわち、溶融金属層は、いずれか一方の電子部品に設けられていてもよいし、双方の電子部品に設けられていてもよい。
Referring to FIG. 5 and FIG. 7, a third
図7を参照すると、第2の電極端子32の高さはhc1とされている。また、第3の溶融金属層34の高さはhc2とされている。そして、第2の電極形成面31aから第3の溶融金属層34の頂部までの高さはhcとなっている。一方、第2の位置合わせ端子33の高さはhd1とされている。また、第4の溶融金属層35の高さはhd2とされている。そして、第2の電極形成面31aから第4の溶融金属層35の頂部までの高さはhdとなっている。本実施形態では、第2の電極端子32の高さhc1と、第2の位置合わせ端子33の高さhd1とを一致させている。そして、第3の溶融金属層34の高さhc2を第4の溶融金属層35の高さhd2よりも低くしている。この結果、第2の電極形成面31aから第4の溶融金属層35の頂部までの高さhdは、第2の電極形成面31aから第3の溶融金属層34の頂部までの高さhcよりも高い。
Referring to FIG. 7, the height of the
ここで、各電子部品において電極端子と位置合わせ端子の高さが同一であることを前提とすると、第1の電子部品10及び第2の電子部品30における各部の寸法は、以下の関係を有する。すなわち、電極端子間溶融金属層の寸法となるha2+hc2と、位置合わせ端子間溶融金属層の寸法となるhb2+hd2との間には、ha2+hc2<hb2+hd2の関係が成立している。これにより、第1の電極形成面11aと第2の電極形成面31aとを対向させて両者を接近させたときに、位置合わせ端子間溶融金属層が電極端子間溶融金属層に先行して接触する。各端子及び溶融金属層の寸法は、適宜変更することができる。ただし、第1の電極形成面11aと第2の電極形成面31aとを対向させて両者を接近させたときに、位置合わせ端子間溶融金属層が電極端子間溶融金属層に先行して接触する関係が維持されることが条件となる。
Here, assuming that the heights of the electrode terminals and the alignment terminals are the same in each electronic component, the dimensions of the respective parts in the first
つぎに、図8を参照して、本実施形態の電子装置1について説明する。電子装置1は、第1の電極形成面11aと第2の電極形成面31aを対向させた状態で、第1の電子部品10と第2の電子部品30とを接合して形成されている。第1の電極端子12と第2の電極端子32とは、第1の接合部2によって接合されており、両者間の電気導通が取られている。第1の位置合わせ端子13と第2の位置合わせ端子33とは、第2の接合部3によって接合されている。第1の位置合わせ端子13と第2の位置合わせ端子33は、整列機能を発揮するものであるが、第2の接合部3によって電気的導通が取られていることから、電極として使用することもできる。例えば、第1の位置合わせ端子13と第2の位置合わせ端子33は、電源や接地線として使用してもよい。
Next, with reference to FIG. 8, the
電子装置1は、高い自己整列性を有する第1の電子部品10を備えるので、第1の電子部品10と第2の電子部品30との間で、高い位置合わせ精度を有している。
Since the
つぎに、図9(A)乃至図11を参照して、本実施形態の電子装置1の製造方法の一例について説明する。
Next, an example of a method for manufacturing the
まず、第1の電子部品10と第2の電子部品30を準備する。第1の電子部品10は、半導体素子基板となる第1の素子本体11に予め有機樹脂絶縁膜を形成し、フォトリソグラフィーにより第1の電極端子12や第1の位置合わせ端子13に相当する位置を開口した。
First, the first
ついで、シード層としてTi/Cu層を形成した。そして、バンプ用のレジストにより開口後、電界めっき法によりφ10μm(=R1)、高さ10μm(=ha1)のCuピラー上に、1μm厚のNi層と、SnAgはんだを2μm厚(=ha2)で形成し、第1の電極端子12を形成した。SnAgはんだは、第1の溶融金属層14に相当し、リフロー後は3μmとなった。第1の電極端子12は、20μmピッチで設けた。
Next, a Ti / Cu layer was formed as a seed layer. Then, after opening with a resist for bumps, a 1 μm thick Ni layer and SnAg solder with a thickness of 2 μm (= ha2) are formed on a Cu pillar of φ10 μm (= R1) and
また、第1の電極端子12の周辺に第1の位置合わせ端子13のバンプをφ20μm(=R2)、高さ10μm(=hb1)のCuピラー上に、1μm厚のNi層と、SnAgはんだを10μm厚(=hb2)で形成し、リフローを行った。このとき、幅W=4μmの十字状の溝が形成されるようにパターニングを行うことで溶融金属含浸部13bを形成した。これにより、第1の位置合わせ端子13は、4つの領域に分割された状態となった。ここで、第1の位置合わせ端子13はφ20μmであり、溶融金属含浸部13bの溝幅がW=4μmであるため、第1の位置合わせ端子13における電極占有率は44.3%となった。電極占有率は、第1の位置合わせ端子13の第2の溶融金属接合面13aから溶融金属含浸部13bの面積を除いた残りの部分の第2の溶融金属接合面13aに対する面積割合である。なお、SnAgはんだは、第2の溶融金属層15に相当し、リフロー後は15μmとなった。
Further, a bump of the
第2の電子部品30は、半導体素子基板となる第2の素子本体31に予め有機樹脂絶縁膜を形成し、フォトリソグラフィーにより第2の電極端子32や第2の位置合わせ端子33に相当する位置を開口した。
In the second
ついで、シード層としてTi/Cu層を形成した。そして、バンプ用のレジストにより開口後、電界めっき法によりφ10μm(=R1)、高さ5μm(=hc1=hd1)のCuピラーを形成した。第2の電極端子32は、20μmピッチで設けた。
Next, a Ti / Cu layer was formed as a seed layer. Then, after opening with a resist for bumps, a Cu pillar having a diameter of 10 μm (= R1) and a height of 5 μm (= hc1 = hd1) was formed by electroplating. The
また、第2の電極端子32の周辺に第2の位置合わせ端子33のバンプをφ20μm(=R2)、高さ5μm(=hd1)のCuピラーを形成した。
Further, a bump of the
なお、第1の電子部品10及び第2の電子部品30は、従来公知のプロセスで準備することができ、図示を省略している。
In addition, the 1st
第1の電子部品10及び第2の電子部品30を準備した後は、まず、図9(A)に示すように第1の電子部品10の第1の素子本体11と第2の電子部品30の第2の素子本体31を、第1の電極形成面11aと第2の電極形成面31aとを対向させた状態で配置する。これにより、第1の電極端子12と第2の電極端子32との間に電極端子間溶融金属層としての第1の溶融金属層14と第3の溶融金属層34とが設けられた状態となる。また、第1の位置合わせ端子13と第2の位置合わせ端子33との間に位置合わせ端子間溶融金属層としての第2の溶融金属層15と第4の溶融金属層35とが設けられた状態となる。
After preparing the first
この状態で光学手段を用いた位置合わせを実施する。光学手段を用いた位置合わせは、専用の光学検出マークを設けて実施してもよいが、本実施形態では、第1の位置合わせ端子13と第2の位置合わせ端子33を用いている。なお、本実施形態では、光学手段を用いた位置合わせを、便宜上、零次整列と呼ぶこととする。
In this state, alignment using optical means is performed. The alignment using the optical means may be performed by providing a dedicated optical detection mark, but in the present embodiment, the
光学手段を用いた位置合わせを実施した後、図9(B)に示すように第1の電子部品10と第2の電子部品を接近させ、第2の溶融金属層15と第4の溶融金属層35とを接触させて、フリップチップボンダーで両者の接合を開始する。零次整列後の第1の素子本体11と第2の素子本体31とのずれ量、すなわち、接合精度は、2〜5μm程度であった。この接合精度は、光学手段を用いた位置合わせに依存するものである。
After the alignment using the optical means, the first
フリップチップボンダーで、還元雰囲気でのリフローが開始されると、第1の位置合わせ端子13と第2の位置合わせ端子33との間に介在する第2の溶融金属層15及び第4の溶融金属層35が溶融し始める。このとき、図9(C)や図10に示すように、第1の溶融金属層14と第3の溶融金属層34とは、離れた状態となっており、溶融した第2の溶融金属層15と第4の溶融金属層35とが一体となって第2の接合部3が形成される。溶融状態の第2の接合部3は、表面張力に起因する整列機能を発揮する。これにより、零次整列に引き続き、一次整列が実施される。一次整列後の第1の素子本体11と第2の素子本体31とのずれ量、すなわち、接合精度は、1μm程度であった。
When the reflow in the reducing atmosphere is started by the flip chip bonder, the second
そして、リフローを継続すると、溶融した第2の溶融金属層15と第4の溶融金属層35、すなわち、第2の接合部3が第1の位置合わせ端子13が備える溝状の溶融金属含浸部13bに含浸される。溶融状態の第2の接合部3は、毛細管現象によって溶融金属含浸部13bに含浸される。この結果、第2の接合部3の高さが低くなり、第1の電極形成面11aと第2の電極形成面31aとが接近し、第1の溶融金属層14と第3の溶融金属層34とが接触する。すなわち、第1の電極端子12と第2の電極端子32とが第1の溶融金属層14と第3の溶融金属層34とを介して接触する。溶融した第1の溶融金属層14と第3の溶融金属層34とが一体となって第1の接合部2が形成される。溶融状態の第1の接合部2は、表面張力に起因する整列機能を発揮する。これにより、一次整列に引き続き、二次整列が実施される。表面張力に起因する整列機能は、各電極端子において発揮される。二次整列後の第1の素子本体11と第2の素子本体31とのずれ量、すなわち、接合精度は、1μm以下であった。
When the reflow is continued, the melted second
以上の工程を経ることで、図9(E)に示す電子装置1を得ることができる。電子装置1は、複数回の整列の調整が行われることで、精度の高い位置合わせが行われている。
Through the above steps, the
本実施形態の電子装置1は、溶融金属の表面張力を利用した複数回の調整過程を行うことで、光学的な位置合わせ精度以上の接合精度が実現し、狭ピッチの電極接続端子の接合が確実に行うことができ、信頼性の高い接合部が提供できる。本実施形態は、例えば、チップに予めシリコン貫通ビア(Through Silicon Via)を形成した半導体素子やインターポーザを用いて、3次元、2.5次元実装等の高密度実装にも適用できる。
The
(変形例)
図3(A)に示すように、本実施形態の溶融金属含浸部13bは、十字状に設けられている。溶融金属含浸部13bは、溶融金属を含浸して第2の接合部3の高さを調整する機能を有する。このため、電極占有率を調整し、溶融金属の含浸量を調整することで、適切な表面張力を発揮させ、精度の高い自己整列性を得ることができる。そこで、図12(A)に示すように、扇形状の中心部分の四か所に溝の拡張部13b1を設けることで、溶融金属の含浸量を増量することができる。また、図12(A)に示す例ほどは溶融金属の含浸量を増量しなくてもよい場合には、例えば、図12(B)に示すように、扇形状の中心部分の二か所に溝の拡張部13b1を設けるようにしてもよい。溝の形状は、これらの形状に限定されるものではなく、溶融金属の必要な含浸量を実現することができる形状とすることができる。
(Modification)
As shown in FIG. 3A, the molten metal impregnated
以上本発明の好ましい実施形態について詳述したが、本発明は係る特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形、変更が可能である。 Although the preferred embodiment of the present invention has been described in detail above, the present invention is not limited to the specific embodiment, and various modifications, within the scope of the gist of the present invention described in the claims, It can be changed.
なお、以上の説明に関して更に以下の付記を開示する。
(付記1) 第1の素子本体が備える第1の電極形成面に設けられ、第1の溶融金属接合面を有する第1の電極端子と、
前記第1の電極形成面に設けられ、溝状の溶融金属含浸部を備えた第2の溶融金属接合面を有する第1の位置合わせ端子と、
を備えた電子部品。
(付記2) 前記第1の溶融金属接合面に第1の溶融金属層が形成され、前記第2の溶融金属接合面に第2の溶融金属層が形成された付記1に記載の電子部品。
(付記3) 前記第1の電極形成面から前記第2の溶融金属層の頂部までの高さは、前記第1の電極形成面から前記第1の溶融金属層の頂部までの高さよりも高い付記2に記載の電子部品。
(付記4) 前記第2の溶融金属接合面の直径は、前記第1の溶融金属接合面の直径よりも大きい付記1乃至3のいずれか一項に記載の電子部品。
(付記5) 第1の素子本体が備える第1の電極形成面に第1の電極端子と第1の位置合わせ端子とを備えた第1の電子部品と、
第2の素子本体が備える第2の電極形成面に第2の電極端子と第2の位置合わせ端子とを備えた第2の電子部品と、
第1の溶融金属層によって形成され、前記第1の電極端子と前記第2の電極端子とを接合する第1の接合部と、
第2の溶融金属層によって形成され、前記第1の位置合わせ端子と前記第2の位置合わせ端子とを接合する第2の接合部と、を備え、
前記第2の接合部は、前記第1の位置合わせ端子が有する溝状の溶融金属含浸部に入り込んでいる電子装置。
(付記6) 前記第1の電極端子は、第1の溶融金属接合面に第1の溶融金属層が形成され、前記第1の位置合わせ端子は、第2の溶融金属接合面に第2の溶融金属層が形成された付記5に記載の電子装置。
(付記7) 前記第1の電極形成面から前記第2の溶融金属層の頂部までの高さは、前記第1の電極形成面から前記第1の溶融金属層の頂部までの高さよりも高い付記6に記載の電子装置。
(付記8) 前記第2の溶融金属接合面の直径は、前記第1の溶融金属接合面の直径よりも大きい付記6又は7に記載の電子装置。
(付記9) 第1の電極端子と第1の位置合わせ端子を備える第1の電子部品と、第2の電極端子と第2の位置合わせ端子を備える第2の電子部品とを、前記第1の電極端子と前記第2の電極端子との間に第1の接合部を介在させ、前記第1の位置合わせ端子と前記第2の位置合わせ端子との間に第2の接合部を介在させて接合する電子装置の製造方法であって、
前記第1の電極端子と前記第2の電極端子との間に電極端子間溶融金属層を設け、前記第1の位置合わせ端子と前記第2の位置合わせ端子との間に位置合わせ端子間溶融金属層を設けた状態で前記第1の電子部品と前記第2の電子部品とを対向配置する工程と、
前記第1の位置合わせ端子と前記第2の位置合わせ端子とを前記位置合わせ端子間溶融金属層を介して接触させる工程と、
前記位置合わせ端子間溶融金属層を溶融し、前記第2の接合部を形成しつつ、一次整列を行う工程と、
溶融状態の前記第2の接合部を前記第1の位置合わせ端子が備える溝状の溶融金属含浸部に含浸させつつ、前記電極端子間溶融金属層を介して接触させる工程と、
溶融した前記電極端子間溶融金属層により前記第1の接合部を形成しつつ、二次整列を行う工程と、
を有する電子装置の製造方法。
In addition, the following additional notes are disclosed regarding the above description.
(Additional remark 1) The 1st electrode terminal which is provided in the 1st electrode formation surface with which the 1st element body is provided, and has the 1st molten metal joined surface,
A first alignment terminal provided on the first electrode forming surface and having a second molten metal joint surface provided with a groove-shaped molten metal impregnated portion;
With electronic components.
(Additional remark 2) The electronic component of
(Additional remark 3) The height from the said 1st electrode formation surface to the top part of the said 2nd molten metal layer is higher than the height from the said 1st electrode formation surface to the top part of the said 1st molten metal layer The electronic component according to
(Supplementary note 4) The electronic component according to any one of
(Additional remark 5) The 1st electronic component provided with the 1st electrode terminal and the 1st alignment terminal in the 1st electrode formation surface with which the 1st element body is provided,
A second electronic component comprising a second electrode terminal and a second alignment terminal on a second electrode forming surface provided in the second element body;
A first joining portion formed by a first molten metal layer and joining the first electrode terminal and the second electrode terminal;
A second joining portion that is formed by a second molten metal layer and joins the first alignment terminal and the second alignment terminal;
The electronic device in which the second joint portion enters a groove-shaped molten metal impregnation portion of the first alignment terminal.
(Additional remark 6) As for the said 1st electrode terminal, the 1st molten metal layer is formed in the 1st molten metal joint surface, and the said 1st alignment terminal is the 2nd on a 2nd molten metal joint surface. The electronic device according to appendix 5, wherein a molten metal layer is formed.
(Supplementary Note 7) The height from the first electrode formation surface to the top of the second molten metal layer is higher than the height from the first electrode formation surface to the top of the first molten metal layer. The electronic device according to attachment 6.
(Supplementary note 8) The electronic device according to supplementary note 6 or 7, wherein a diameter of the second molten metal joint surface is larger than a diameter of the first molten metal joint surface.
(Supplementary Note 9) A first electronic component including a first electrode terminal and a first alignment terminal, and a second electronic component including a second electrode terminal and a second alignment terminal are the first electronic component. A first joint between the electrode terminal and the second electrode terminal, and a second joint between the first alignment terminal and the second alignment terminal. A method of manufacturing an electronic device to be joined,
An inter-electrode molten metal layer is provided between the first electrode terminal and the second electrode terminal, and the inter-alignment terminal melting is performed between the first alignment terminal and the second alignment terminal. A step of disposing the first electronic component and the second electronic component opposite to each other in a state where a metal layer is provided;
Contacting the first alignment terminal and the second alignment terminal through the molten metal layer between the alignment terminals;
Melting the molten metal layer between the alignment terminals and performing the primary alignment while forming the second joint portion;
A step of contacting the molten metal impregnated portion of the first alignment terminal through the molten metal layer between the electrode terminals while impregnating the molten second impregnated portion with the groove-shaped molten metal impregnated portion provided in the first alignment terminal;
Performing a secondary alignment while forming the first joint with the molten metal layer between the electrode terminals,
Manufacturing method of electronic device having
1 電子装置
2 第1の接合部
3 第2の接合部
10 第1の電子部品
11 第1の素子本体
11a 第1の電極形成面
12 第1の電極端子
12a 第1の溶融金属接合面
13 第1の位置合わせ端子
13a 第2の溶融金属接合面
13b 溶融金属含浸部
14 第1の溶融金属層
15 第2の溶融金属層
30 第2の電子部品
31 第2の素子本体
31a 第2の電極形成面
32 第2の電極端子
33 第2の位置合わせ端子
34 第3の溶融金属層
35 第4の溶融金属層
DESCRIPTION OF
Claims (6)
前記第1の電極形成面に設けられ、溝状の溶融金属含浸部を備えた第2の溶融金属接合面を有する第1の位置合わせ端子と、
を備えた電子部品。 A first electrode terminal provided on a first electrode forming surface provided in the first element body and having a first molten metal bonding surface;
A first alignment terminal provided on the first electrode forming surface and having a second molten metal joint surface provided with a groove-shaped molten metal impregnated portion;
With electronic components.
第2の素子本体が備える第2の電極形成面に第2の電極端子と第2の位置合わせ端子とを備えた第2の電子部品と、
第1の溶融金属層によって形成され、前記第1の電極端子と前記第2の電極端子とを接合する第1の接合部と、
第2の溶融金属層によって形成され、前記第1の位置合わせ端子と前記第2の位置合わせ端子とを接合する第2の接合部と、を備え、
前記第2の接合部は、前記第1の位置合わせ端子が有する溝状の溶融金属含浸部に入り込んでいる電子装置。 A first electronic component comprising a first electrode terminal and a first alignment terminal on a first electrode forming surface provided in the first element body;
A second electronic component comprising a second electrode terminal and a second alignment terminal on a second electrode forming surface provided in the second element body;
A first joining portion formed by a first molten metal layer and joining the first electrode terminal and the second electrode terminal;
A second joining portion that is formed by a second molten metal layer and joins the first alignment terminal and the second alignment terminal;
The electronic device in which the second joint portion enters a groove-shaped molten metal impregnation portion of the first alignment terminal.
前記第1の電極端子と前記第2の電極端子との間に電極端子間溶融金属層を設け、前記第1の位置合わせ端子と前記第2の位置合わせ端子との間に位置合わせ端子間溶融金属層を設けた状態で前記第1の電子部品と前記第2の電子部品とを対向配置する工程と、
前記第1の位置合わせ端子と前記第2の位置合わせ端子とを前記位置合わせ端子間溶融金属層を介して接触させる工程と、
前記位置合わせ端子間溶融金属層を溶融し、前記第2の接合部を形成しつつ、一次整列を行う工程と、
溶融状態の前記第2の接合部を前記第1の位置合わせ端子が備える溝状の溶融金属含浸部に含浸させつつ、前記電極端子間溶融金属層を介して接触させる工程と、
溶融した前記電極端子間溶融金属層により前記第1の接合部を形成しつつ、二次整列を行う工程と、
を有する電子装置の製造方法。 A first electronic component comprising a first electrode terminal and a first alignment terminal; a second electronic component comprising a second electrode terminal and a second alignment terminal; and the first electrode terminal Electrons that are joined by interposing a first joint between the second electrode terminal and a second joint between the first alignment terminal and the second alignment terminal. A device manufacturing method comprising:
An inter-electrode molten metal layer is provided between the first electrode terminal and the second electrode terminal, and the inter-alignment terminal melting is performed between the first alignment terminal and the second alignment terminal. A step of disposing the first electronic component and the second electronic component opposite to each other in a state where a metal layer is provided;
Contacting the first alignment terminal and the second alignment terminal through the molten metal layer between the alignment terminals;
Melting the molten metal layer between the alignment terminals and performing the primary alignment while forming the second joint portion;
A step of contacting the molten metal impregnated portion of the first alignment terminal through the molten metal layer between the electrode terminals while impregnating the molten second impregnated portion with the groove-shaped molten metal impregnated portion provided in the first alignment terminal;
Performing a secondary alignment while forming the first joint with the molten metal layer between the electrode terminals,
Manufacturing method of electronic device having
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018049117A JP2019161151A (en) | 2018-03-16 | 2018-03-16 | Electronic component, electronic device, and method of manufacturing electronic device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018049117A JP2019161151A (en) | 2018-03-16 | 2018-03-16 | Electronic component, electronic device, and method of manufacturing electronic device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2019161151A true JP2019161151A (en) | 2019-09-19 |
Family
ID=67995229
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018049117A Pending JP2019161151A (en) | 2018-03-16 | 2018-03-16 | Electronic component, electronic device, and method of manufacturing electronic device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2019161151A (en) |
-
2018
- 2018-03-16 JP JP2018049117A patent/JP2019161151A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9196581B2 (en) | Flow underfill for microelectronic packages | |
JP4928945B2 (en) | Bump-on-lead flip chip interconnect | |
US9159665B2 (en) | Flip chip interconnection having narrow interconnection sites on the substrate | |
US7443036B2 (en) | Manufacturing method of semiconductor device | |
CN108231716B (en) | Package structure and method for manufacturing the same | |
JP5049573B2 (en) | Semiconductor device | |
JP2015115419A (en) | Semiconductor package and method for manufacturing the same | |
JP2013021058A (en) | Manufacturing method of semiconductor device | |
KR101185454B1 (en) | Chip Stack Package | |
JP2019161151A (en) | Electronic component, electronic device, and method of manufacturing electronic device | |
JP5340718B2 (en) | Manufacturing method of electronic device | |
JP2018160589A (en) | Electronic device and method of manufacturing electronic device | |
JP2013115135A (en) | Creation of combination of studs used for high-precision alignment between multiple chips | |
KR100746362B1 (en) | Package on package substrate and the manufacturing method thereof | |
JP2007115789A (en) | Laminated semiconductor device and its manufacturing method | |
US9472527B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2006332342A (en) | Semiconductor device | |
JP2005353854A (en) | Wiring board and semiconductor device using the same | |
US8703533B2 (en) | Semiconductor package and method for manufacturing the same | |
JP2015026638A (en) | Semiconductor chip, semiconductor chip bonding method and semiconductor device manufacturing method | |
JP2017153009A (en) | SAW device and manufacturing method thereof | |
TWI760629B (en) | Electronic package and conductive substrate and manufacturing method thereof | |
JP2006237280A (en) | Semiconductor device and its manufacturing method | |
JP2022161167A (en) | Multi-layered board, semiconductor package, and method of manufacturing semiconductor package | |
JP4543316B2 (en) | Electronic circuit module component and manufacturing method thereof |