JP4543316B2 - Electronic circuit module component and manufacturing method thereof - Google Patents

Electronic circuit module component and manufacturing method thereof Download PDF

Info

Publication number
JP4543316B2
JP4543316B2 JP2004283072A JP2004283072A JP4543316B2 JP 4543316 B2 JP4543316 B2 JP 4543316B2 JP 2004283072 A JP2004283072 A JP 2004283072A JP 2004283072 A JP2004283072 A JP 2004283072A JP 4543316 B2 JP4543316 B2 JP 4543316B2
Authority
JP
Japan
Prior art keywords
chip
mounting recess
chip mounting
electronic circuit
circuit module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004283072A
Other languages
Japanese (ja)
Other versions
JP2006100459A (en
Inventor
久 長谷川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsumi Electric Co Ltd
Original Assignee
Mitsumi Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsumi Electric Co Ltd filed Critical Mitsumi Electric Co Ltd
Priority to JP2004283072A priority Critical patent/JP4543316B2/en
Publication of JP2006100459A publication Critical patent/JP2006100459A/en
Application granted granted Critical
Publication of JP4543316B2 publication Critical patent/JP4543316B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

本発明は、各種の電子機器等に備えられ、多層配線基板の層内に所定の配線層や機能素子等が形成されるとともにチップ部品を実装してインターポーザ等に実装して用いられることによって高密度実装化等を図る電子回路モジュール部品及びその製造方法に関する。   The present invention is provided in various electronic devices and the like. A predetermined wiring layer, a functional element, and the like are formed in a layer of a multilayer wiring board, and a chip component is mounted and used in an interposer or the like. The present invention relates to an electronic circuit module component which is intended to be mounted with a density and the like and a manufacturing method thereof.

各種の電子機器等においては、小型軽量化或いは多機能、高機能化が図られており、その実現を図るために電子回路部品等も高機能化や複合化とともに、小型化、薄型化、軽量化或いは高密度実装化が図られている。電子機器等においては、電子回路部品が、多層配線基板の層内に所定の配線層や機能素子等が形成されるとともにチップ部品を実装してモジュール化され、インターポーザやマザー基板等に対してフリップチップ実装法等の表面実装技術によって省スペース化を図って実装されている。   Various electronic devices have been reduced in size and weight, or have been multifunctional and highly functional. To achieve this, electronic circuit components have been miniaturized, thinned, and lightweight along with increased functionality and combination. Or high-density mounting. In electronic devices and the like, electronic circuit components are formed into modules by forming predetermined wiring layers and functional elements in the layers of a multilayer wiring board and mounting chip components, and flipping them against an interposer, mother board, etc. It is mounted with space saving by surface mounting technology such as chip mounting method.

例えば携帯電話機等に備えられる高周波電子回路部品においては、キャパシタ素子やインダクタ素子或いは抵抗素子等の受動素子を配線層内に作り込んだ多層配線基板にチップ実装凹部を形成し、このチップ実装凹部内に所定の機能を有する半導体チップを実装することにより構成された高周波モジュール部品が用いられている。かかる電子回路モジュール部品については、例えば特許文献1や特許文献2に開示されている。
特開平11−191605号公報 特開平2004−146818号公報
For example, in a high-frequency electronic circuit component provided in a mobile phone or the like, a chip mounting recess is formed in a multilayer wiring board in which passive elements such as a capacitor element, an inductor element or a resistance element are formed in a wiring layer, and the chip mounting recess A high-frequency module component configured by mounting a semiconductor chip having a predetermined function is used. Such electronic circuit module components are disclosed in, for example, Patent Document 1 and Patent Document 2.
Japanese Patent Laid-Open No. 11-191605 Japanese Patent Laid-Open No. 2004-146818

ところで、上述した従来の電子回路モジュール部品においては、多層配線基板のチップ実装凹部に装填されたチップ部品が、多数個の端子電極を多層配線基板側に形成した相対する接続用端子に対してワイヤボンディング法によって接続されていた。特許文献1においては、チップ実装凹部の底面に接続用端子が形成され、このチップ実装凹部内において接続用端子とチップ部品の端子電極とのワイヤボンディングが行われる。特許文献2においては、チップ実装凹部の開口縁に沿って接続用端子が形成され、多層配線基板の表面において接続用端子とチップ部品の端子電極とのワイヤボンディングが行われる。   By the way, in the above-described conventional electronic circuit module component, the chip component loaded in the chip mounting recess of the multilayer wiring board is wired to the opposing connection terminals in which a large number of terminal electrodes are formed on the multilayer wiring substrate side. It was connected by the bonding method. In Patent Document 1, a connection terminal is formed on the bottom surface of the chip mounting recess, and wire bonding between the connection terminal and the terminal electrode of the chip component is performed in the chip mounting recess. In Patent Document 2, a connection terminal is formed along the opening edge of the chip mounting recess, and wire bonding between the connection terminal and the terminal electrode of the chip component is performed on the surface of the multilayer wiring board.

電子回路モジュール部品においては、チップ部品の実装領域に各端子電極と対応して多数個の接続用端子を形成し、これら接続用端子上に予め半田バンプ等を設けてチップ部品を実装するいわゆる表面実装法も採用されている。電子回路モジュール部品は、多層配線基板に対して、その主面に形成した接続端子上にチップ部品をフリップチップ法等の表面実装法によって直接実装することによって、いわゆるチップサイズ化が図られる。   In an electronic circuit module component, a so-called surface on which a chip component is mounted by forming a large number of connection terminals corresponding to each terminal electrode in a mounting region of the chip component, and providing solder bumps or the like on the connection terminals in advance. An implementation method is also adopted. The electronic circuit module component can be so-called chip-sized by directly mounting the chip component on a connection terminal formed on the main surface of the electronic circuit module component by a surface mounting method such as a flip chip method.

図6及び図7に示した電子回路モジュール部品100は、上述したワイヤボンディング法に対して表面実装法によって多層配線基板101に対してベアチップ102を実装して小型化が図られている。電子回路モジュール部品100は、内部に配線層を多層に形成した多層配線基板101と、この多層配線基板101に実装されるベアチップ102とを有して上述した高周波回路モジュール部品等のように所定の機能を有するモジュール部品を構成する。   The electronic circuit module component 100 shown in FIG. 6 and FIG. 7 is miniaturized by mounting the bare chip 102 on the multilayer wiring board 101 by the surface mounting method with respect to the wire bonding method described above. The electronic circuit module component 100 includes a multilayer wiring board 101 in which wiring layers are formed in multiple layers, and a bare chip 102 mounted on the multilayer wiring board 101. The module part which has a function is comprised.

電子回路モジュール部品100は、多層配線基板101が、例えばシート状のセラミック基材に詳細を省略する適宜の配線層を形成した多数の配線シート体を積層して形成される。多層配線基板101には、配線基板101の一方主面101aに、ベアチップ102
の外形寸法よりもやや大きな開口寸法を有するとともに、ベアチップ102の厚みよりもやや大きな深さ寸法を有するチップ実装凹部103が形成される。チップ実装凹部103には、詳細を省略するが底面に配線層と適宜接続された多数個の接続用端子が形成されている。
The electronic circuit module component 100 is formed by laminating a number of wiring sheet bodies in which a multilayer wiring substrate 101 is formed with an appropriate wiring layer whose details are omitted on, for example, a sheet-like ceramic base material. The multilayer wiring board 101 includes a bare chip 102 on one main surface 101 a of the wiring board 101.
A chip mounting recess 103 having an opening dimension slightly larger than the outer dimension and a depth dimension slightly larger than the thickness of the bare chip 102 is formed. In the chip mounting recess 103, although not described in detail, a large number of connection terminals connected to the wiring layer as appropriate are formed on the bottom surface.

ベアチップ102は、周知のようにチップ素子が絶縁樹脂材によって封装されていないチップ体であり、詳細を省略するが一方の主面に入力端子や出力端子等からなる多数個の端子電極が適宜に配列されて形成されている。ベアチップ102は、端子形成面を実装面として、上述した多層配線基板101のチップ実装凹部103内に装填される。   The bare chip 102 is a chip body in which the chip element is not sealed with an insulating resin material as is well known, and a large number of terminal electrodes composed of input terminals, output terminals, etc. are appropriately provided on one main surface although details are omitted. It is arranged and formed. The bare chip 102 is loaded into the chip mounting recess 103 of the multilayer wiring board 101 described above with the terminal formation surface as the mounting surface.

電子回路モジュール部品100においては、多層配線基板101のチップ実装凹部103に形成された各接続用端子上に予め半田バンプが接合されており、ベアチップ102が各端子電極を相対する接続用端子に対向させてチップ実装凹部103内に装填される。電子回路モジュール部品100においては、例えばリフロー半田処理等を施して各半田バンプを溶融、硬化させることによって相対する接続用端子と端子電極とを半田接合することにより、多層配線基板101のチップ実装凹部103内にベアチップ102を実装する。   In the electronic circuit module component 100, solder bumps are bonded in advance to the respective connection terminals formed in the chip mounting recesses 103 of the multilayer wiring board 101, and the bare chip 102 faces the connection terminals facing each terminal electrode. And loaded into the chip mounting recess 103. In the electronic circuit module component 100, for example, reflow soldering or the like is performed to melt and harden each solder bump, thereby soldering the connecting terminal and the terminal electrode facing each other, thereby forming the chip mounting recess of the multilayer wiring board 101. A bare chip 102 is mounted in 103.

電子回路モジュール部品100においては、ベアチップ102をチップ実装凹部103内に固定するとともにベアチップ102或いは接続用端子と端子電極との接合部位を保護する等のために、チップ実装凹部103内に樹脂充填装置(ディスペンサ)から絶縁樹脂材が充填されて絶縁樹脂体104が形成される。なお、電子回路モジュール部品100は、多層配線基板101の他方主面上に各配線層とビアによって適宜に層間接続された多数個の実装用端子が形成されており、これら実装用端子を介して他のチップ部品105や電子部品106等が実装される。   In the electronic circuit module component 100, in order to fix the bare chip 102 in the chip mounting recess 103 and to protect the joint portion between the bare chip 102 or the connection terminal and the terminal electrode, a resin filling device is provided in the chip mounting recess 103. The insulating resin material 104 is formed by filling the insulating resin material from the dispenser. In the electronic circuit module component 100, a large number of mounting terminals appropriately connected by wiring layers and vias are formed on the other main surface of the multilayer wiring board 101. Other chip components 105 and electronic components 106 are mounted.

電子回路モジュール部品100においては、上述したようにベアチップ102を実装した状態でチップ実装凹部103内に、樹脂充填装置のニードル(ノズル)から溶融状態の絶縁樹脂材が充填されて絶縁樹脂体104が形成される。電子回路モジュール部品100においては、絶縁樹脂材が、チップ実装凹部103の底面とベアチップ102の実装面との間に進入して、接続用端子と端子電極との接合部位107を包み込むようにして硬化されるようにする。   In the electronic circuit module component 100, as described above, the insulating resin body 104 is formed by filling the chip mounting recess 103 with the molten insulating resin material from the needle (nozzle) of the resin filling device with the bare chip 102 mounted. It is formed. In the electronic circuit module component 100, the insulating resin material enters between the bottom surface of the chip mounting recess 103 and the mounting surface of the bare chip 102, and cures so as to wrap around the joint portion 107 between the connection terminal and the terminal electrode. To be.

したがって、電子回路モジュール部品100においては、図6及び図7に示すように、チップ実装凹部103の内周面とベアチップ102の外周面との間に全周に亘って充分な間隙Wを構成し、絶縁樹脂材がベアチップ102の外周部に回り込むようにする。したがって、電子回路モジュール部品100においては、大きな間隙を構成する分、やや大型となるとともにチップ実装凹部103内におけるベアチップ102の位置決めも面倒となる。電子回路モジュール部品100においては、チップ実装凹部103にも充填する絶縁樹脂材を必要とするとともに、充填操作に際して、ニードルからこぼれた絶縁樹脂材がベアチップ102の表面や多層配線基板101の第1主面上に垂れたりすることがある。   Therefore, in the electronic circuit module component 100, as shown in FIGS. 6 and 7, a sufficient gap W is formed over the entire circumference between the inner peripheral surface of the chip mounting recess 103 and the outer peripheral surface of the bare chip 102. The insulating resin material goes around the outer periphery of the bare chip 102. Accordingly, in the electronic circuit module component 100, the size becomes slightly large due to the formation of a large gap, and positioning of the bare chip 102 in the chip mounting recess 103 is troublesome. The electronic circuit module component 100 requires an insulating resin material that fills the chip mounting recess 103 as well, and the insulating resin material spilled from the needle during the filling operation causes the surface of the bare chip 102 and the first main wiring board 101 to be filled. May sag on the surface.

図8及び図9に示した電子回路モジュール部品110は、基本的な構成を上述した電子回路モジュール部品100と同様とするが、配線基板111に形成したチップ実装凹部112がその開口寸法をベアチップ102の外形寸法よりもやや大き目に形成されてその内周面とベアチップ102の外周面との間隔を狭くして小型化が図られている。電子回路モジュール部品110は、間隔が狭くなったチップ実装凹部112の内周面とベアチップ102の外周面との間にも絶縁樹脂材が効率よく充填されるようにした構成に特徴を有している。   The electronic circuit module component 110 shown in FIGS. 8 and 9 has a basic configuration similar to that of the electronic circuit module component 100 described above, but the chip mounting recess 112 formed in the wiring substrate 111 has an opening dimension that is the bare chip 102. The outer dimensions of the chip are slightly larger than the outer dimensions, and the space between the inner peripheral surface and the outer peripheral surface of the bare chip 102 is narrowed to reduce the size. The electronic circuit module component 110 has a feature in that the insulating resin material is efficiently filled also between the inner peripheral surface of the chip mounting recess 112 and the outer peripheral surface of the bare chip 102 whose intervals are narrowed. Yes.

すなわち、電子回路モジュール部品110には、多層配線基板111の主面に開口して
チップ実装凹部112に連通する樹脂充填用ガイド溝113がチップ実装凹部112の内壁の一部に形成されている。樹脂充填用ガイド溝113は、例えば樹脂充填装置のニードル114を嵌挿するに足る内径を有する半円弧状を呈し、チップ実装凹部112の底面に達する深さを以って形成されている。
In other words, in the electronic circuit module component 110, a resin-filling guide groove 113 that opens in the main surface of the multilayer wiring substrate 111 and communicates with the chip mounting recess 112 is formed in a part of the inner wall of the chip mounting recess 112. The resin filling guide groove 113 has a semicircular arc shape having an inner diameter sufficient to fit the needle 114 of the resin filling device, for example, and is formed with a depth reaching the bottom surface of the chip mounting recess 112.

電子回路モジュール部品110においては、チップ実装凹部112内にベアチップ102を実装した状態で、樹脂充填用ガイド溝113にニードル114が嵌挿され、溶融状態の絶縁樹脂材の充填が行われる。電子回路モジュール部品110においては、ニードル114が先端を樹脂充填用ガイド溝113の底面の近傍まで嵌挿されて絶縁樹脂材を供給することで、絶縁樹脂材が狭くなったチップ実装凹部103の内周面とベアチップ102の外周面との間にも全周に亘って充填されるようになる。   In the electronic circuit module component 110, with the bare chip 102 mounted in the chip mounting recess 112, the needle 114 is inserted into the resin filling guide groove 113, and the molten insulating resin material is filled. In the electronic circuit module component 110, the needle 114 is inserted into the vicinity of the bottom surface of the resin-filling guide groove 113 and the insulating resin material is supplied so that the inside of the chip mounting recess 103 in which the insulating resin material is narrowed. The space between the peripheral surface and the outer peripheral surface of the bare chip 102 is filled over the entire periphery.

電子回路モジュール部品110においては、多層配線基板111に小さな開口寸法のチップ実装凹部112を形成することで小型化が図られるようになるとともに、内周面によって外周面が規制されることでチップ実装凹部112内においてベアチップ102が精度よく位置決めされるようになる。   In the electronic circuit module component 110, the chip mounting recess 112 having a small opening size is formed in the multilayer wiring board 111, so that the size can be reduced, and the outer peripheral surface is restricted by the inner peripheral surface, thereby mounting the chip. The bare chip 102 is accurately positioned in the recess 112.

ところで、上述した電子回路モジュール部品110においても、多層配線基板111とベアチップ102とがチップ実装凹部112内において40〜50個の接続用端子と端子電極とを接続し、これに伴って配線基板111のチップ実装凹部112の周辺部に高密度の配線層を形成する必要がある。電子回路モジュール部品110においては、チップ実装凹部112に樹脂充填用ガイド溝113が形成されることによって配線層等の形成密度が低下するといった問題が生じる。   Incidentally, also in the electronic circuit module component 110 described above, the multilayer wiring substrate 111 and the bare chip 102 connect 40 to 50 connection terminals and terminal electrodes in the chip mounting recess 112, and accordingly the wiring substrate 111. It is necessary to form a high-density wiring layer around the chip mounting recess 112. In the electronic circuit module component 110, the resin-filled guide groove 113 is formed in the chip mounting recess 112, thereby causing a problem that the formation density of the wiring layer and the like is lowered.

したがって、本発明は、絶縁樹脂材の効率的な充填が行われるとともに、高密度配線化も図られるようにする電子回路モジュール部品及びその製造方法を提供することを目的に提案されたものである。   Therefore, the present invention has been proposed for the purpose of providing an electronic circuit module component and a method for manufacturing the same that enable efficient filling of an insulating resin material and high-density wiring. .

上述した目的を達成する本発明にかかる電子回路モジュール部品は、第1主面に開口してチップ実装凹部を形成した多層配線基板と、チップ実装凹部内に装填されて多層配線基板に実装されるチップ部品と、チップ実装凹部内に充填された絶縁樹脂材が硬化することによって形成されてチップ部品をチップ実装凹部内に封止する絶縁樹脂体とから構成される。電子回路モジュール部品は、チップ実装凹部の内壁部に第1主面から深さ方向の途中位置までの高さの樹脂充填用ガイド溝を形成し、この樹脂充填ガイド溝の開口部から嵌挿されてチップ実装凹部内に臨ませられる樹脂充填装置のニードルから供給される絶縁樹脂材によって絶縁樹脂体が形成される。   An electronic circuit module component according to the present invention that achieves the above-described object is provided with a multilayer wiring board having an opening in a first main surface and forming a chip mounting recess, and being loaded into the chip mounting recess and mounted on the multilayer wiring board. The chip component is constituted by an insulating resin material that is formed by curing an insulating resin material filled in the chip mounting recess and seals the chip component in the chip mounting recess. The electronic circuit module component is formed with a resin filling guide groove having a height from the first main surface to an intermediate position in the depth direction on the inner wall portion of the chip mounting recess, and is inserted through the opening of the resin filling guide groove. Then, an insulating resin body is formed by the insulating resin material supplied from the needle of the resin filling device facing the chip mounting recess.

電子回路モジュール部品においては、チップ実装凹部内にチップ部品を装填して相対する接続用端子と端子電極とを接続することによって実装した状態で、樹脂充填用ガイド溝内に樹脂充填装置のニードルが嵌挿されて溶融状態の絶縁樹脂材の充填が行われる。電子回路モジュール部品においては、絶縁樹脂材が樹脂充填用ガイド溝を介してチップ実装凹部の内部へと充填されて硬化することにより、チップ実装凹部内にチップ部品を固定して保護する。電子回路モジュール部品においては、絶縁樹脂材がチップ実装凹部の底面とチップ部品の実装面との間の極めて狭い間隙内にも毛細管現象によって浸透して硬化することにより、接続用端子と端子電極との接合部位を固定するとともに保護する。   In the electronic circuit module component, the needle of the resin filling device is inserted into the resin filling guide groove in a state where the chip component is loaded in the chip mounting recess and mounted by connecting the opposing connection terminal and the terminal electrode. The insulating resin material in a molten state is inserted and filled. In the electronic circuit module component, the insulating resin material is filled into the chip mounting recess through the resin filling guide groove and hardened to fix and protect the chip component in the chip mounting recess. In the electronic circuit module component, the insulating resin material penetrates and hardens in a very narrow gap between the bottom surface of the chip mounting recess and the mounting surface of the chip component by capillary action, so that the connection terminal and the terminal electrode Fix and protect the joints of

電子回路モジュール部品においては、チップ実装凹部をチップ部品の外形寸法とほぼ同等の開口寸法によって形成しても、チップ実装凹部の全体に絶縁樹脂体が形成されてチップ部品や接続用端子と端子電極との接合部位等の保護が行われ、小型化が図られるように
なる。電子回路モジュール部品においては、チップ実装凹部の深さよりも浅い樹脂充填用ガイド溝を形成したことにより、樹脂充填用ガイド溝に対応する多層配線基板の内層に厚み方向のスペースを確保して配線層を形成することで、高密度配線化が図られる。
In an electronic circuit module component, even if the chip mounting recess is formed with an opening size substantially equal to the outer dimension of the chip component, an insulating resin body is formed over the entire chip mounting recess, so that the chip component, the connection terminal, and the terminal electrode are formed. The joint part and the like are protected, and the size can be reduced. In the electronic circuit module component, by forming the resin filling guide groove shallower than the depth of the chip mounting recess, a wiring layer is obtained by securing a space in the thickness direction in the inner layer of the multilayer wiring board corresponding to the resin filling guide groove. By forming, high-density wiring can be achieved.

また、上述した目的を達成する本発明にかかる電子回路モジュール部品の製造方法は、多層配線基板製作工程と、チップ部品実装工程と、チップ部品封止工程とを有する。電子回路モジュール部品の製造方法は、多層配線基板製作工程が、多層配線基板の第1主面に開口するチップ実装凹部を形成する工程と、チップ実装凹部の内壁部に第1主面に開口して深さ方向の途中位置までの高さの樹脂充填用ガイド溝を形成する工程とを有する。電子回路モジュール部品の製造方法は、チップ部品実装工程が、チップ実装凹部内にチップ部品を装填して相対する接続用端子と端子電極とを接続することによって実装する。電子回路モジュール部品の製造方法は、チップ部品封止工程が、樹脂充填ガイド溝の開口部から嵌挿されてチップ実装凹部内に臨ませられる樹脂充填装置のニードルからチップ実装凹部内に絶縁樹脂材を充填し、所定の硬化時間を経て硬化する絶縁樹脂材によってチップ部品をチップ実装凹部内に封止する。   Moreover, the manufacturing method of the electronic circuit module component concerning this invention which achieves the objective mentioned above has a multilayer wiring board manufacturing process, a chip component mounting process, and a chip component sealing process. In the manufacturing method of the electronic circuit module component, the multilayer wiring board manufacturing process includes a step of forming a chip mounting recess opening in the first main surface of the multilayer wiring board, and an opening in the first main surface in the inner wall portion of the chip mounting recess. Forming a resin-filling guide groove having a height up to an intermediate position in the depth direction. In the manufacturing method of the electronic circuit module component, the chip component mounting step is performed by loading the chip component in the chip mounting recess and connecting the opposing connection terminal and the terminal electrode. The method of manufacturing an electronic circuit module component includes an insulating resin material in a chip mounting recess from a needle of a resin filling device in which a chip component sealing step is inserted through an opening of a resin filling guide groove and faces into a chip mounting recess. And the chip component is sealed in the chip mounting recess by an insulating resin material that cures after a predetermined curing time.

電子回路モジュール部品の製造方法においては、多層配線基板製作工程によって形成された多層配線基板のチップ実装凹部内に、チップ部品実装工程においてチップ部品を装填して相対する接続用端子と端子電極とを接続して実装し、チップ部品封止工程において樹脂充填用ガイド溝内に樹脂充填装置のニードルを嵌挿して溶融状態の絶縁樹脂材を充填して硬化させることにより、チップ実装凹部内にチップ部品が絶縁樹脂体により固定保護された電子回路モジュール部品を製造する。電子回路モジュール部品の製造方法においては、絶縁樹脂材がチップ実装凹部の底面とチップ部品の実装面との間の極めて狭い間隙内にも毛細管現象によって浸透して硬化することにより、接続用端子と端子電極との接合部位が固定保護された電子回路部品を製造する。   In the method for manufacturing an electronic circuit module component, a chip component is loaded into the chip mounting recess of the multilayer wiring board formed by the multilayer wiring substrate manufacturing process, and the connection terminal and the terminal electrode facing each other are loaded in the chip component mounting process. The chip component is inserted into the chip mounting recess by connecting and mounting, and in the chip component sealing process, by inserting the resin filling device needle into the resin filling guide groove, filling the molten insulating resin material, and curing it. Manufactures an electronic circuit module component fixed and protected by an insulating resin body. In the method of manufacturing an electronic circuit module component, the insulating resin material penetrates and hardens even in a very narrow gap between the bottom surface of the chip mounting recess and the mounting surface of the chip component, so that the connection terminal and An electronic circuit component in which a joint portion with a terminal electrode is fixed and protected is manufactured.

電子回路モジュール部品の製造方法においては、チップ実装凹部がチップ部品の外形寸法とほぼ同等の開口寸法によって形成され、チップ実装凹部の全体に絶縁樹脂体が形成されてチップ部品や接続用端子と端子電極との接合部位等が固定保護された小型化を図った電子回路モジュール部品を製造する。電子回路モジュール部品の製造方法においては、チップ実装凹部の深さよりも浅い樹脂充填用ガイド溝を形成したことにより、樹脂充填用ガイド溝に対応する多層配線基板の内層に厚み方向のスペースを確保して配線層を形成することで高密度配線化を図った電子回路モジュール部品を製造する。   In the method of manufacturing an electronic circuit module component, the chip mounting recess is formed with an opening dimension substantially equal to the outer dimension of the chip component, and an insulating resin body is formed over the entire chip mounting recess, so that the chip component and the connection terminals and terminals The electronic circuit module component is manufactured in a miniaturized manner in which the joint portion with the electrode is fixed and protected. In the electronic circuit module component manufacturing method, by forming the resin filling guide groove shallower than the depth of the chip mounting recess, a space in the thickness direction is secured in the inner layer of the multilayer wiring board corresponding to the resin filling guide groove. Thus, an electronic circuit module component having a high density wiring is formed by forming a wiring layer.

以上のように構成された本発明によれば、チップ実装凹部の開口寸法がチップ部品の外形寸法とほぼ同等とされて小型化が図られるとともに、チップ部品や接続用端子と端子電極との接合部位等が絶縁樹脂体によって確実に固定保護された電子回路モジュール部品を得ることが可能となる。本発明によれば、樹脂充填用ガイド溝に対応する多層配線基板の内層にも配線層が形成されて高密度配線化を図った電子回路モジュール部品を得ることが可能となる。   According to the present invention configured as described above, the opening size of the chip mounting recess is made substantially the same as the outer size of the chip component, so that the size can be reduced and the chip component or the connection terminal and the terminal electrode can be joined. It is possible to obtain an electronic circuit module component in which a part or the like is securely fixed and protected by an insulating resin body. According to the present invention, it is possible to obtain an electronic circuit module component in which a wiring layer is formed on the inner layer of the multilayer wiring board corresponding to the resin-filling guide groove to achieve high-density wiring.

以下、本発明の実施の形態について図面を参照して詳細に説明する。実施の形態として図面に示した電子回路モジュール部品1も、上述した電子回路モジュール部品100、110と基本的な構成を同様とされ、図1乃至図3に示すように内部に絶縁層3a〜3nを介して多層に形成された配線層4a〜4nを有する多層配線基板2と、この多層配線基板2に形成したチップ実装凹部5に実装した所定の機能を有するベアチップ6と、このベアチップ6をチップ実装凹部5内に封止する絶縁樹脂体7とから構成される。電子回路モジュール部品1は、多層配線基板2の配線層4内に、詳細を省略するが例えば薄膜技術等に
よってキャパシタ素子やインダクタ素子或いは抵抗素子等の受動素子が形成されており、これら受動素子等とベアチップ4とが適宜接続される。
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. The electronic circuit module component 1 shown in the drawings as an embodiment also has the same basic configuration as the electronic circuit module components 100 and 110 described above, and has insulating layers 3a to 3n inside as shown in FIGS. A multilayer wiring board 2 having wiring layers 4a to 4n formed in multiple layers via a chip, a bare chip 6 having a predetermined function mounted in a chip mounting recess 5 formed in the multilayer wiring board 2, and the bare chip 6 as a chip. The insulating resin body 7 is sealed in the mounting recess 5. In the electronic circuit module component 1, passive elements such as a capacitor element, an inductor element, or a resistance element are formed in the wiring layer 4 of the multilayer wiring board 2 by a thin film technique or the like. And the bare chip 4 are appropriately connected.

多層配線基板2には、詳細を省略するが絶縁層3を貫通して多数個のビア8が適宜形成されており、これらビア8を介して各配線層4が層間接続される。多層配線基板2には、例えばホトリソグラフ技術とエッチング技術等によって第1主面2aに開口してチップ実装凹部5が形成される。多層配線基板2には、チップ実装凹部5の底面5aに各配線層4と適宜接続された多数個の第1接続用端子9が互いに微細なピッチを以って形成されている。多層配線基板2には、第1主面2aに、詳細を省略するが多数個の実装用端子10が形成されている。多層配線基板2には、第1主面2aと対向する第2主面2bに、詳細を省略するが多数個の第2接続用端子11が形成されている。   In the multilayer wiring board 2, although not described in detail, a large number of vias 8 are appropriately formed through the insulating layer 3, and the wiring layers 4 are interlayer-connected through the vias 8. In the multilayer wiring board 2, chip mounting recesses 5 are formed by opening in the first main surface 2 a by, for example, photolithography and etching techniques. In the multilayer wiring board 2, a large number of first connection terminals 9 appropriately connected to the respective wiring layers 4 are formed on the bottom surface 5 a of the chip mounting recess 5 with a fine pitch. In the multilayer wiring board 2, a large number of mounting terminals 10 are formed on the first main surface 2 a, although details are omitted. In the multilayer wiring board 2, a large number of second connection terminals 11 are formed on the second main surface 2b opposite to the first main surface 2a, although details are omitted.

電子回路モジュール部品1は、後述するように表面実装法により各第1接続用端子9に対して相対する端子電極6aが接続されることによって、チップ実装凹部5内にベアチップ6が実装される。電子回路モジュール部品1は、詳細を省略するが表面実装法により各実装用端子10が相対する実装用端子と接続されることによって、第1主面2aを実装面として、例えば携帯電話機等に備えられるインターポーザやマザー基板等の実装基板12に表面実装部品として実装される。   As described later, the electronic circuit module component 1 has the bare chip 6 mounted in the chip mounting recess 5 by connecting the terminal electrodes 6a facing each of the first connection terminals 9 by the surface mounting method. The electronic circuit module component 1 is provided with a first main surface 2a as a mounting surface, for example, in a mobile phone or the like, by connecting each mounting terminal 10 to a facing mounting terminal by a surface mounting method, although details are omitted. It is mounted as a surface mounting component on a mounting substrate 12 such as an interposer or mother substrate.

電子回路モジュール部品1は、詳細を省略するが表面実装法により各第2接続用端子11に対して相対する端子電極が接続されることによって、他のチップ部品13や電子部品14等が実装される。電子回路モジュール部品1は、ベアチップ6や受動素子が配線層4やビア8を介して実装基板12に形成した適宜の回路と接続されるとともにチップ部品13や電子部品14と接続されて高周波回路等の所定の機能を奏する。   Although details are omitted, the electronic circuit module component 1 is mounted with other chip components 13, electronic components 14, and the like by connecting terminal electrodes facing each of the second connection terminals 11 by a surface mounting method. The The electronic circuit module component 1 is connected to an appropriate circuit in which the bare chip 6 and the passive element are formed on the mounting substrate 12 through the wiring layer 4 and the via 8, and is connected to the chip component 13 and the electronic component 14 to be a high frequency circuit or the like. The predetermined function is performed.

電子回路モジュール部品1も、多層配線基板2が、例えばシート状のセラミック基材に導電ペーストにより詳細を省略する適宜の配線層や機能素子を形成した多数の配線シート体を積層して形成されたセラミック多層基板が用いられる。なお、多層配線基板2は、かかるセラミック基板に限定されず、従来の一般的なプリント配線技術により配線層4を多層に形成した多層配線基板であってもよいことは勿論である。   Also in the electronic circuit module component 1, the multilayer wiring board 2 is formed by laminating a number of wiring sheet bodies in which appropriate wiring layers and functional elements whose details are omitted are formed on, for example, a sheet-like ceramic base material by a conductive paste. A ceramic multilayer substrate is used. Note that the multilayer wiring board 2 is not limited to such a ceramic substrate, and may be a multilayer wiring board in which the wiring layers 4 are formed in a multilayer by a conventional general printed wiring technique.

多層配線基板2は、チップ実装凹部5を、配線シート体を積層した後に上述したホトリソグラフ技術等によって形成するばかりでなく他の適宜の方法によって形成することが可能である。多層配線基板2は、例えば中間体に対してレーザ加工を施してチップ実装凹部5を形成するようにしてもよく、また所定形状の配線シート体が組み合わされることによりチップ実装凹部5が形成されるようにしてもよい。   The multilayer wiring substrate 2 can be formed not only by the photolithography technique described above after the wiring sheet body is laminated, but also by other appropriate methods. In the multilayer wiring board 2, for example, the chip mounting recess 5 may be formed by performing laser processing on the intermediate body, and the chip mounting recess 5 is formed by combining the wiring sheets having a predetermined shape. You may do it.

多層配線基板2は、チップ実装凹部5がベアチップ6を内部に嵌合状態で装填することが可能な程度の開口寸法を有するとともに、ベアチップ6の厚みよりもやや大きな深さ寸法を有する矩形の開口部として形成される。多層配線基板2は、チップ実装凹部5内にベアチップ6を組み合わせることにより、その内周壁とベアチップ6の外周壁とが略接触状態となる程度の開口寸法とされる。多層配線基板2は、チップ実装凹部5がベアチップ6の外形寸法とほぼ同程度の開口寸法を以って形成されることで、小型化が図られる。   The multilayer wiring board 2 has a rectangular opening having a size that allows the chip mounting recess 5 to be loaded in a state in which the bare chip 6 is fitted therein and having a depth slightly larger than the thickness of the bare chip 6. Formed as part. The multilayer wiring board 2 has an opening size such that the inner peripheral wall and the outer peripheral wall of the bare chip 6 are in a substantially contact state by combining the bare chip 6 in the chip mounting recess 5. The multilayer wiring board 2 can be reduced in size by forming the chip mounting recess 5 with an opening dimension substantially the same as the outer dimension of the bare chip 6.

したがって、多層配線基板2は、チップ実装凹部5にベアチップ6が押し込まれるように装填されるようにし、位置決め装置等を不要として装填操作が行われるようにする。多層配線基板2は、いわゆるチップサイズ実装(CSP:Chip Size Package)、ベアチップ実装法等の表面実装法によって限られた開口寸法のチップ実装凹部5内にベアチップ6を実装することによって配線層4の高密度化が図られるようにする。   Therefore, the multilayer wiring board 2 is loaded so that the bare chip 6 is pushed into the chip mounting recess 5, and the loading operation is performed without using a positioning device or the like. The multilayer wiring board 2 is formed by mounting a bare chip 6 in a chip mounting recess 5 having an opening size limited by a surface mounting method such as a so-called chip size package (CSP) or a bare chip mounting method. Increase the density.

ベアチップ6は、周知のようにチップ素子が絶縁樹脂によってパッケージングされていない状態で提供される素子であり、図3に示すように底面に多数個の端子電極6aが適宜に配列されて形成されている。ベアチップ6は、同図に示すように端子電極6aの形成面を実装面として多層配線基板2のチップ実装凹部5内に組み付けられる。多層配線基板2は、各第1接続用端子9が、チップ実装凹部5の底面5aにベアチップ6の外形寸法領域内に位置して配列されており、ベアチップ6側の端子電極6aとそれぞれ相対して形成している。   The bare chip 6 is an element provided in a state where the chip element is not packaged by an insulating resin as is well known, and is formed by appropriately arranging a large number of terminal electrodes 6a on the bottom surface as shown in FIG. ing. As shown in the figure, the bare chip 6 is assembled in the chip mounting recess 5 of the multilayer wiring board 2 with the formation surface of the terminal electrode 6a as the mounting surface. In the multilayer wiring board 2, each first connection terminal 9 is arranged on the bottom surface 5 a of the chip mounting recess 5 so as to be positioned in the outer dimension region of the bare chip 6, and is opposed to the terminal electrode 6 a on the bare chip 6 side. Formed.

多層配線基板2は、各第1接続用端子9上に供給した半田バンプ15が半溶融処理を施されて予め結合されており、これら半田バンプ13を介して第1接続用端子9上に相対する端子電極6aが対向位置されてチップ実装凹部5内にベアチップ6が装填される。多層配線基板2は、例えばリフロー半田処理等を施して半田バンプ15を溶融、硬化させることによって、図3に示すように相対する第1接続用端子9と端子電極6aとを半田付けしてチップ実装凹部5内にベアチップ6を実装する。   In the multilayer wiring board 2, the solder bumps 15 supplied on the first connection terminals 9 are pre-bonded after being subjected to a semi-melting process, and the solder bumps 13 are connected to the first connection terminals 9 via the solder bumps 13. The terminal electrode 6a to be opposed is positioned so that the bare chip 6 is loaded into the chip mounting recess 5. The multilayer wiring board 2 is soldered to the first connecting terminals 9 and the terminal electrodes 6a as shown in FIG. 3 by soldering the solder bumps 15 by, for example, performing reflow soldering or the like to melt and harden the solder bumps 15. The bare chip 6 is mounted in the mounting recess 5.

多層配線基板2には、チップ実装凹部5内に絶縁樹脂材を充填するための詳細を省略するが図4に示す樹脂充填装置のニードル16が嵌挿される樹脂充填用ガイド溝17が形成されている。樹脂充填用ガイド溝17は、図2に示すように、多層配線基板2の第1主面2aに開口するチップ実装凹部5の内周壁の一部に形成された深さ方向の凹溝からなる。樹脂充填用ガイド溝17は、ニードル16をその先端部が底部まで嵌挿させることが可能な開口寸法を有する半円弧状の凹溝からなる。   The multilayer wiring board 2 is provided with a resin filling guide groove 17 into which the needle 16 of the resin filling apparatus shown in FIG. 4 is inserted, although details for filling the insulating resin material into the chip mounting recess 5 are omitted. Yes. As shown in FIG. 2, the resin-filling guide groove 17 is formed of a groove in the depth direction formed in a part of the inner peripheral wall of the chip mounting recess 5 that opens in the first main surface 2 a of the multilayer wiring board 2. . The resin filling guide groove 17 is formed of a semicircular arc-shaped concave groove having an opening dimension into which the needle 16 can be inserted into the bottom part.

樹脂充填用ガイド溝17は、図1及び図3に示すように、チップ実装凹部5の深さ寸法よりも浅い凹溝として形成されており、その底面17aがチップ実装凹部5の底面5aに対して第2主面2bからの厚みを大きくすることにより段部18を構成する。多層配線基板2は、図3に示すようにチップ実装凹部5の側方に構成された段部18の内層にも、配線層19やビア20が形成されている。   As shown in FIGS. 1 and 3, the resin filling guide groove 17 is formed as a groove that is shallower than the depth dimension of the chip mounting recess 5, and its bottom surface 17 a is formed with respect to the bottom surface 5 a of the chip mounting recess 5. The step portion 18 is formed by increasing the thickness from the second main surface 2b. In the multilayer wiring board 2, a wiring layer 19 and a via 20 are also formed in the inner layer of the step portion 18 formed on the side of the chip mounting recess 5 as shown in FIG. 3.

多層配線基板2においては、ベアチップ6との配線数が例えば40〜50と極めて多くなり、チップ実装凹部5の内周壁の近傍において多数の配線パターンが形成される。多層配線基板2においては、上述したようにチップ実装凹部5がその開口寸法をベアチップ6の外形寸法とほぼ等しい小開口寸法に形成される。多層配線基板2においては、段部18の内層に配線層19やビア20を形成することにより、チップ実装凹部5の内周壁の近傍において多くの配線パターンを形成して小型化を図ることが可能とされる。   In the multilayer wiring board 2, the number of wirings with the bare chip 6 is extremely large, for example, 40 to 50, and a large number of wiring patterns are formed in the vicinity of the inner peripheral wall of the chip mounting recess 5. In the multilayer wiring board 2, as described above, the chip mounting recess 5 is formed with a small opening size whose opening size is substantially equal to the outer size of the bare chip 6. In the multilayer wiring board 2, by forming the wiring layer 19 and the via 20 in the inner layer of the step portion 18, it is possible to reduce the size by forming many wiring patterns in the vicinity of the inner peripheral wall of the chip mounting recess 5. It is said.

多層配線基板2には、チップ実装凹部5内に実装されたベアチップ6が、絶縁樹脂体7によって封止される。絶縁樹脂体7は、後述するように樹脂充填装置のニードル16からチップ実装凹部5内に充填された絶縁樹脂材が硬化することによって形成される。絶縁樹脂材には、例えばエポキシ系樹脂等の熱硬化型絶縁樹脂材が用いられ、樹脂充填装置において溶融状態とされてニードル16からチップ実装凹部5に充填される。絶縁樹脂材は、チップ実装凹部5の内周壁とベアチップ6の外周部との間に構成された僅かな間隙内にも毛細管現象により浸透して充填される。絶縁樹脂材は、チップ実装凹部5内に充分に充填された状態で、ベーキング処理が施されて硬化することにより絶縁樹脂体7を構成する。   On the multilayer wiring board 2, the bare chip 6 mounted in the chip mounting recess 5 is sealed with an insulating resin body 7. As will be described later, the insulating resin body 7 is formed by curing the insulating resin material filled in the chip mounting recess 5 from the needle 16 of the resin filling device. As the insulating resin material, for example, a thermosetting insulating resin material such as an epoxy resin is used, and the chip mounting recess 5 is filled from the needle 16 by being melted in a resin filling device. The insulating resin material penetrates and fills in a slight gap formed between the inner peripheral wall of the chip mounting recess 5 and the outer peripheral portion of the bare chip 6 by capillary action. The insulating resin material 7 constitutes the insulating resin body 7 by being baked and cured while being sufficiently filled in the chip mounting recess 5.

絶縁樹脂体7は、チップ実装凹部5内においてベアチップ6を封止することによって、ベアチップ6を固定するとともに外部からの機械的かつ電気的な負荷から保護する。絶縁樹脂体7は、絶縁樹脂材がチップ実装凹部5の底面5aとベアチップ6の底面との間に浸透して硬化することで、第1接続用端子9と端子電極6aとの半田付け部位を包み込んで固定保護する。   The insulating resin body 7 seals the bare chip 6 in the chip mounting recess 5, thereby fixing the bare chip 6 and protecting it from an external mechanical and electrical load. The insulating resin body 7 penetrates between the bottom surface 5a of the chip mounting recess 5 and the bottom surface of the bare chip 6 and hardens the insulating resin body 7 so that a soldered portion between the first connection terminal 9 and the terminal electrode 6a is formed. Enclose and protect.

電子回路モジュール部品1は、多層配線基板2の第1主面2aを実装面として実装基板12上に表面実装法によって実装される。多層配線基板2には、上述したようにチップ実装凹部5の開口部を囲む第1主面2aに多数個の実装用端子10が形成されている。多層配線基板2は、図3に示すように実装用端子10が相対する接続端子21と位置合わせされて実装基板12に組み合わされる。多層配線基板2は、例えばリフロー半田処理が施されることにより、予め接続端子21上に接合した半田バンプ22により実装用端子10と接続端子21とが接続されることによって実装基板12上に実装される。   The electronic circuit module component 1 is mounted on the mounting substrate 12 by a surface mounting method using the first main surface 2a of the multilayer wiring board 2 as a mounting surface. On the multilayer wiring board 2, a large number of mounting terminals 10 are formed on the first main surface 2 a surrounding the opening of the chip mounting recess 5 as described above. As shown in FIG. 3, the multilayer wiring board 2 is combined with the mounting board 12 by aligning the mounting terminals 10 with the opposing connection terminals 21. The multilayer wiring board 2 is mounted on the mounting substrate 12 by connecting the mounting terminals 10 and the connection terminals 21 by solder bumps 22 previously bonded to the connection terminals 21 by, for example, reflow soldering. Is done.

電子回路モジュール部品1には、上述したように多層配線基板2の第2主面2b上に、表面実装法によってチップ部品13や電子部品14が実装される。多層配線基板2には、第2主面2bに第2接続用端子11が形成されており、これら第2接続用端子11上に予め半田バンプ23が接合される。多層配線基板2は、例えばリフロー半田処理が施されることにより、半田バンプ23が溶融硬化して第2主面2b上にチップ部品13や電子部品14を実装する。   In the electronic circuit module component 1, the chip component 13 and the electronic component 14 are mounted on the second main surface 2 b of the multilayer wiring board 2 by the surface mounting method as described above. In the multilayer wiring board 2, second connection terminals 11 are formed on the second main surface 2 b, and solder bumps 23 are bonded on the second connection terminals 11 in advance. The multilayer wiring board 2 is mounted with the chip component 13 and the electronic component 14 on the second main surface 2b by melting and curing the solder bumps 23, for example, by performing a reflow soldering process.

電子回路モジュール部品1は、上述したようにベアチップ6の外形寸法とほぼ同等の開口寸法を有するチップ実装凹部5内に絶縁樹脂体7によってベアチップ6を封止するように構成したことにより、ベアチップ6とともに第1接続用端子9と端子電極6aとの接合部位を確実に固定保護して小型化を図るとともに信頼性の向上が図られる。電子回路モジュール部品1は、ニードル16が嵌挿されて絶縁樹脂材が供給される樹脂充填用ガイド溝17がチップ実装凹部5の深さよりも浅くして段部18を形成するとともに、段部18の内層に厚み方向のスペースを確保して配線層19やビア20を形成する。電子回路モジュール部品1は、特に多数の配線パターンが形成されるチップ実装凹部5の近傍において、高密度配線化が図られ、小型化される。   As described above, the electronic circuit module component 1 is configured such that the bare chip 6 is sealed with the insulating resin body 7 in the chip mounting recess 5 having an opening dimension substantially equal to the outer dimension of the bare chip 6 as described above. At the same time, the joint portion between the first connection terminal 9 and the terminal electrode 6a is securely fixed and protected, thereby reducing the size and improving the reliability. In the electronic circuit module component 1, the resin filling guide groove 17 into which the needle 16 is inserted and the insulating resin material is supplied is shallower than the depth of the chip mounting recess 5 to form the step portion 18. A wiring layer 19 and a via 20 are formed by securing a space in the thickness direction in the inner layer. The electronic circuit module component 1 is miniaturized by achieving high-density wiring, particularly in the vicinity of the chip mounting recess 5 where a large number of wiring patterns are formed.

以上のように構成された電子回路モジュール部品1の製造工程においては、多層配線基板製作工程により上述した多層配線基板2を製作する。多層配線基板製作工程は、上述したように多数の配線シート体を積層してセラミック多層基板からなる中間体を製作する。多層配線基板製作工程は、この中間体に対して例えばエッチング処理或いはレーザ加工処理を施してチップ実装凹部5を形成するチップ実装凹部形成工程を施して多層配線基板2の第1主面2aに開口するチップ実装凹部5を形成する。   In the manufacturing process of the electronic circuit module component 1 configured as described above, the multilayer wiring board 2 described above is manufactured by the multilayer wiring board manufacturing process. In the multilayer wiring board manufacturing process, as described above, a large number of wiring sheet bodies are stacked to manufacture an intermediate body made of a ceramic multilayer board. In the multilayer wiring board manufacturing process, the intermediate body is subjected to, for example, an etching process or a laser processing process to form a chip mounting recess forming process for forming the chip mounting recess 5 to open the first main surface 2a of the multilayer wiring board 2. The chip mounting recess 5 to be formed is formed.

多層配線基板製作工程においては、チップ実装凹部形成工程において、チップ実装凹部5の内周壁に沿って、樹脂充填用ガイド溝17が形成される。多層配線基板製作工程においては、エッチング処理やレーザ加工処理を制御することにより、上述したようにチップ実装凹部5よりも浅い樹脂充填用ガイド溝17を形成する。   In the multilayer wiring board manufacturing process, the resin filling guide groove 17 is formed along the inner peripheral wall of the chip mounting recess 5 in the chip mounting recess forming process. In the multilayer wiring board manufacturing process, the resin filling guide groove 17 shallower than the chip mounting recess 5 is formed as described above by controlling the etching process and the laser processing.

なお、多層配線基板製作工程においては、エッチング処理等を施すことによってチップ実装凹部5の底面5aに露出された配線層4の一部に形成された第1接続用端子部9に対応する導体部や、第1主面2aに露出された配線層4の一部に形成された実装用端子10に対応する導体部或いは第2主面2bに露出された配線層4の一部に形成された第2接続用端子部に対応する導体部に端子処理が施される。端子処理は、各導体部に対して例えば金めっき等を施すことによって半田付け性を付与する。   In the multilayer wiring board manufacturing process, a conductor portion corresponding to the first connection terminal portion 9 formed on a part of the wiring layer 4 exposed on the bottom surface 5a of the chip mounting recess 5 by performing an etching process or the like. Or a conductor corresponding to the mounting terminal 10 formed on a part of the wiring layer 4 exposed on the first main surface 2a or formed on a part of the wiring layer 4 exposed on the second main surface 2b. Terminal processing is performed on the conductor portion corresponding to the second connection terminal portion. The terminal treatment imparts solderability by, for example, applying gold plating to each conductor portion.

電子回路モジュール部品1の製造工程においては、上述した工程を経て製作された多層配線基板2の第1主面2aに開口されたチップ実装凹部5に対してベアチップ6を装填するベアチップ実装工程が施される。ベアチップ実装工程においては、多層配線基板2に対してチップ実装凹部5の底面5aに形成された各第1接続用端子9にそれぞれ半田バンプ15が接合される。ベアチップ実装工程においては、ベアチップ6が、端子電極6aを形成した主面を実装面としてチップ実装凹部5内に装填される。   In the manufacturing process of the electronic circuit module component 1, a bare chip mounting process is performed in which the bare chip 6 is loaded into the chip mounting recess 5 opened in the first main surface 2a of the multilayer wiring board 2 manufactured through the above-described processes. Is done. In the bare chip mounting step, solder bumps 15 are bonded to the first connection terminals 9 formed on the bottom surface 5 a of the chip mounting recess 5 with respect to the multilayer wiring board 2. In the bare chip mounting step, the bare chip 6 is loaded into the chip mounting recess 5 with the main surface on which the terminal electrodes 6a are formed as the mounting surface.

ベアチップ実装工程においては、上述したようにベアチップ6の外形寸法とチップ実装凹部5の開口寸法とをほぼ同等としたことにより、位置決め装置等を不要としてベアチップ6を押し込む操作によって位置決めした状態で組み合わすことが可能である。また、ベアチップ実装工程においては、ベアチップ6をチップ実装凹部5内において保持する保持手段も不要である。ベアチップ実装工程においては、ベアチップ6をチップ実装凹部5内に簡易な操作と簡易な設備とにより精密に組み付けることが可能とされる。ベアチップ実装工程においては、例えばリフロー半田処理等を施すことによって半田バンプ15が溶融硬化して、相対する第1接続用端子9と端子電極6aとを接続固定する。   In the bare chip mounting process, as described above, the external dimensions of the bare chip 6 and the opening dimensions of the chip mounting recess 5 are made substantially equal to each other, so that the positioning is not performed and the combination is performed in a state where the bare chip 6 is positioned by pushing. It is possible. Further, in the bare chip mounting step, no holding means for holding the bare chip 6 in the chip mounting recess 5 is required. In the bare chip mounting process, the bare chip 6 can be precisely assembled in the chip mounting recess 5 by simple operation and simple equipment. In the bare chip mounting step, the solder bumps 15 are melted and hardened, for example, by performing a reflow soldering process, and the first connection terminals 9 and the terminal electrodes 6a facing each other are connected and fixed.

電子回路モジュール部品1の製造工程においては、チップ実装凹部5内においてベアチップ6を絶縁樹脂体7によって封止するベアチップ封止工程が施される。ベアチップ封止工程においては、図4に示すように多層配線基板2の第1主面2aに開口された樹脂充填用ガイド溝17から樹脂充填装置のニードル16が嵌挿される。ベアチップ封止工程においては、樹脂充填用ガイド溝17からチップ実装凹部5内に臨ませられたニードル16から、同図矢印で示すように溶融状態の絶縁樹脂材の供給が行われる。ベアチップ封止工程においては、僅かな間隙を構成したチップ実装凹部5の内周壁とベアチップ6の外周壁との間に絶縁樹脂材が浸透する。   In the manufacturing process of the electronic circuit module component 1, a bare chip sealing process for sealing the bare chip 6 with the insulating resin body 7 in the chip mounting recess 5 is performed. In the bare chip sealing step, the needle 16 of the resin filling device is inserted from the resin filling guide groove 17 opened in the first main surface 2a of the multilayer wiring board 2 as shown in FIG. In the bare chip sealing step, a molten insulating resin material is supplied from the needle 16 facing the chip mounting recess 5 from the resin filling guide groove 17 as shown by the arrow in FIG. In the bare chip sealing step, the insulating resin material permeates between the inner peripheral wall of the chip mounting recess 5 and the outer peripheral wall of the bare chip 6 forming a slight gap.

ベアチップ封止工程においては、ニードル16から所定量の絶縁樹脂材を供給すると、ニードル16が樹脂充填用ガイド溝17から取り外される。ベアチップ封止工程においては、絶縁樹脂材がチップ実装凹部5とベアチップ6との間に充填する適当な時間を経て、加熱処理を施すことによって絶縁樹脂材を硬化させて絶縁樹脂体7を形成する。ベアチップ封止工程においては、上述したように絶縁樹脂体7がチップ実装凹部5内においてベアチップ6を封止して電子回路モジュール部品1を製造する。   In the bare chip sealing step, when a predetermined amount of the insulating resin material is supplied from the needle 16, the needle 16 is removed from the resin filling guide groove 17. In the bare chip sealing step, an insulating resin material 7 is formed by curing the insulating resin material by performing a heat treatment after an appropriate time for the insulating resin material to fill between the chip mounting recess 5 and the bare chip 6. . In the bare chip sealing step, as described above, the insulating resin body 7 seals the bare chip 6 in the chip mounting recess 5 to manufacture the electronic circuit module component 1.

なお、電子回路モジュール部品1の製造工程においては、上述した工程を経て製造された電子回路モジュール部品1に対して、多層配線基板2の第2主面2b上にチップ部品13や電子部品14の実装工程が行われる。電子回路モジュール部品1の製造工程においては、実装基板12に対して電子回路モジュール部品1の実装工程が行われる。   In the manufacturing process of the electronic circuit module component 1, the chip component 13 and the electronic component 14 are formed on the second main surface 2 b of the multilayer wiring board 2 with respect to the electronic circuit module component 1 manufactured through the above-described steps. A mounting process is performed. In the manufacturing process of the electronic circuit module component 1, the mounting process of the electronic circuit module component 1 is performed on the mounting substrate 12.

電子回路モジュール部品1の製造工程においては、従来とほぼ同等の工程と設備とにより、高精度の電子回路モジュール部品1を効率よく製造する。電子回路モジュール部品1の製造工程においては、ベアチップ6の外形寸法とほぼ同等の開口寸法を有するチップ実装凹部5内に絶縁樹脂体7によってベアチップ6を封止することで、ベアチップ6或いは第1接続用端子9と端子電極6aとの接合部位を固定保護して小型化を図った電子回路モジュール部品1を製造する。電子回路モジュール部品1の製造方法においては、ニードル16が嵌挿されて絶縁樹脂材が供給される樹脂充填用ガイド溝17がチップ実装凹部5の深さよりも浅くして段部18を形成するとともに、段部18の内層に厚み方向のスペースを確保して配線層19やビア20を形成することで高密度配線化を図った電子回路モジュール部品1を製造する。   In the manufacturing process of the electronic circuit module component 1, the highly accurate electronic circuit module component 1 is efficiently manufactured by using almost the same processes and equipment as those in the past. In the manufacturing process of the electronic circuit module component 1, the bare chip 6 or the first connection is formed by sealing the bare chip 6 with the insulating resin body 7 in the chip mounting recess 5 having an opening dimension substantially equal to the outer dimension of the bare chip 6. The electronic circuit module component 1 is manufactured in which the joint portion between the service terminal 9 and the terminal electrode 6a is fixed and protected to reduce the size. In the manufacturing method of the electronic circuit module component 1, the resin filling guide groove 17 into which the needle 16 is inserted and supplied with the insulating resin material is shallower than the depth of the chip mounting recess 5 to form the stepped portion 18. The electronic circuit module component 1 is manufactured with a high density wiring by securing a space in the thickness direction in the inner layer of the step portion 18 and forming the wiring layer 19 and the via 20.

第2の実施の形態として図5に示した電子回路モジュール部品30は、多層配線基板31にチップ実装凹部32を形成するとともに、このチップ実装凹部32内にベアチップ6を絶縁樹脂体7によって封止した基本的な構成を上述した電子回路モジュール部品1と同様とする。電子回路モジュール部品30は、チップ実装凹部32のコーナ部32aに樹脂充填用ガイド溝33を形成した構成に特徴を有している。   In the electronic circuit module component 30 shown in FIG. 5 as the second embodiment, the chip mounting recess 32 is formed in the multilayer wiring board 31, and the bare chip 6 is sealed with the insulating resin body 7 in the chip mounting recess 32. The basic configuration is the same as that of the electronic circuit module component 1 described above. The electronic circuit module component 30 is characterized in that a resin-filled guide groove 33 is formed in a corner portion 32 a of the chip mounting recess 32.

電子回路モジュール部品1においては、チップ実装凹部32に対してベアチップ6が、相対する内周壁と外周壁とを対向させて実装することによりチップ実装凹部32を最小開
口寸法に形成する。電子回路モジュール部品1においては、詳細を省略するがチップ実装凹部32に形成されてベアチップ6の端子電極6aと接続される実装用端子10が、多層配線基板31内にチップ実装凹部32の内周壁と平行若しくは直交する方向に形成された配線パターンに形成される。
In the electronic circuit module component 1, the bare chip 6 is mounted with the inner peripheral wall and the outer peripheral wall facing each other with respect to the chip mounting recess 32, thereby forming the chip mounting recess 32 with a minimum opening size. In the electronic circuit module component 1, although not described in detail, the mounting terminal 10 formed in the chip mounting recess 32 and connected to the terminal electrode 6 a of the bare chip 6 is connected to the inner peripheral wall of the chip mounting recess 32 in the multilayer wiring board 31. The wiring pattern is formed in a direction parallel to or orthogonal to the wiring pattern.

したがって、電子回路モジュール部品1においては、多層配線基板31が、チップ実装凹部32のコーナ部32aとの対応部位において配線パターンをさほど高密度に形成しなくともよい。電子回路モジュール部品1においては、上述したようにコーナ部32aに樹脂充填用ガイド溝33を形成することによって、多層配線基板31がチップ実装凹部32の周囲において高密度の配線パターンを形成することが可能となり、より一層の小型化が図られるようになる。   Therefore, in the electronic circuit module component 1, the multilayer wiring board 31 does not need to form a wiring pattern with a very high density at a portion corresponding to the corner portion 32 a of the chip mounting recess 32. In the electronic circuit module component 1, the resin wiring guide groove 33 is formed in the corner portion 32 a as described above, whereby the multilayer wiring board 31 can form a high-density wiring pattern around the chip mounting recess 32. It becomes possible, and further miniaturization will be achieved.

なお、電子回路モジュール部品1においては、チップ実装凹部32の複数コーナ部32a、32bに樹脂充填用ガイド溝33a、33bを形成し、それぞれの樹脂充填用ガイド溝33a、33bに嵌挿したニードル16から絶縁樹脂材の充填が行われるようにしてもよい。電子回路モジュール部品1においては、チップ実装凹部32内に絶縁樹脂材の充填が効率よく行われるとともに全体に亘って充填が行われるようになる。   In the electronic circuit module component 1, the resin filling guide grooves 33 a and 33 b are formed in the plurality of corner portions 32 a and 32 b of the chip mounting recess 32, and the needles 16 fitted into the resin filling guide grooves 33 a and 33 b are inserted. Alternatively, the insulating resin material may be filled. In the electronic circuit module component 1, the insulating resin material is efficiently filled in the chip mounting recess 32 and the entire filling is performed.

実施の形態として示す電子回路モジュール部品の縦断面図である。It is a longitudinal cross-sectional view of the electronic circuit module component shown as embodiment. 同電子回路モジュール部品の一部切欠き平面図である。It is a partially notched top view of the same electronic circuit module component. 同電子回路モジュール部品の要部縦断面図である。It is a principal part longitudinal cross-sectional view of the same electronic circuit module component. 絶縁樹脂材の充填工程の説明図である。It is explanatory drawing of the filling process of an insulating resin material. 第2の実施の形態として示す電子回路モジュール部品の水平断面図である。It is a horizontal sectional view of an electronic circuit module component shown as a second embodiment. 本発明の前提となる電子回路モジュール部品の縦断面図である。It is a longitudinal cross-sectional view of the electronic circuit module component used as the premise of this invention. 同電子回路モジュール部品の水平断面図である。It is a horizontal sectional view of the electronic circuit module component. 他の電子回路モジュール部品の縦断面図である。It is a longitudinal cross-sectional view of another electronic circuit module component. 同電子回路モジュール部品の水平断面図である。It is a horizontal sectional view of the electronic circuit module component.

符号の説明Explanation of symbols

1 電子回路モジュール部品
2 多層配線基板
3 絶縁層
4 配線層
5 チップ実装凹部
6 ベアチップ
7 絶縁樹脂体
9 第1接続用端子
10 実装用端子
11 第2接続用端子
12 実装基板
13 チップ部品
14 電子部品
15 半田バンプ
16 ニードル
17 樹脂充填用ガイド溝
18 段部
19 配線層
20 ビア
DESCRIPTION OF SYMBOLS 1 Electronic circuit module component 2 Multilayer wiring board 3 Insulating layer 4 Wiring layer 5 Chip mounting recessed part 6 Bare chip 7 Insulating resin body 9 1st connection terminal 10 Mounting terminal 11 2nd connection terminal 12 Mounting board 13 Chip component 14 Electronic component 15 Solder bump 16 Needle 17 Guide groove for resin filling 18 Step portion 19 Wiring layer 20 Via

Claims (10)

第1主面に開口してチップ実装凹部を形成した多層配線基板と、前記チップ実装凹部内に装填されて実装されるチップ部品と、前記チップ実装凹部内に充填された絶縁樹脂材が硬化することによって形成されて前記チップ部品を前記チップ実装凹部内に封止する絶縁樹脂体とから構成された電子部品において、
前記多層配線基板に、前記第1主面から前記チップ実装凹部の内壁部に沿って深さ方向の途中位置までの高さを有し、前記絶縁樹脂材を供給する樹脂充填装置のニードルを開口部から嵌挿させて前記チップ実装凹部に臨ませる樹脂充填用ガイド溝を形成し、
前記樹脂充填用ガイド溝の底部と前記チップ実装凹部の底部との間に構成される厚み方向の段部内にも配線層が形成され、
前記チップ実装凹部の底面に形成した多数個の接続用端子に相対する端子電極をそれぞれ接続して前記チップ実装凹部内に実装した前記チップ部品が、
前記樹脂充填用ガイド溝に嵌挿した前記ニードルから供給される前記絶縁樹脂材が硬化することにより前記チップ実装凹部内に封止されることを特徴とする電子回路モジュール部品。
The multilayer wiring board having an opening in the first main surface and forming a chip mounting recess, the chip component loaded and mounted in the chip mounting recess, and the insulating resin material filled in the chip mounting recess are cured. In an electronic component that is formed by an insulating resin body that is formed by sealing the chip component in the chip mounting recess,
The multilayer wiring board has a height from the first main surface to an intermediate position in the depth direction along the inner wall portion of the chip mounting recess, and opens a needle of a resin filling device that supplies the insulating resin material Forming a resin-filled guide groove to be inserted from the portion and face the chip mounting recess,
A wiring layer is also formed in the step in the thickness direction formed between the bottom of the resin filling guide groove and the bottom of the chip mounting recess,
The chip component that is mounted in the chip mounting recess by connecting terminal electrodes opposed to a large number of connection terminals formed on the bottom surface of the chip mounting recess,
An electronic circuit module component, wherein the insulating resin material supplied from the needle inserted into the resin-filling guide groove is sealed in the chip mounting recess when cured.
前記多層配線基板には、前記チップ実装凹部の底面に前記チップ部品の外形寸法領域内に位置して前記チップ部品の実装面に形成された多数個の端子電極に対応して多数個の接続用端子が形成されるとともに、前記第1主面と対向する第2主面に前記各接続用端子とそれぞれビアによって接続された多数個の実装用端子が形成され、
前記チップ部品が、前記各端子電極を相対する前記各接続用端子と接続される表面実装法によって前記チップ実装凹部内に実装されることを特徴とする請求項1に記載の電子回路モジュール部品。
The multi-layer wiring board has a plurality of connection terminals corresponding to a large number of terminal electrodes formed on the mounting surface of the chip component located in the outer dimension region of the chip component on the bottom surface of the chip mounting recess. A terminal is formed, and a plurality of mounting terminals connected to each of the connection terminals and vias are formed on the second main surface facing the first main surface,
2. The electronic circuit module component according to claim 1, wherein the chip component is mounted in the chip mounting recess by a surface mounting method in which the terminal electrodes are connected to the connection terminals facing each other.
前記チップ実装凹部が前記チップ部品に対して、その内周壁に前記チップ部品の外周壁が略接触状態で装填されるに足る開口寸法を以って形成されることを特徴とする請求項2に記載の電子回路モジュール部品。 3. The chip mounting recess is formed with an opening dimension sufficient to allow the outer peripheral wall of the chip component to be loaded in a substantially contact state with the inner peripheral wall of the chip component. The electronic circuit module component described. 前記チップ実装凹部が、略矩形開口部として前記多層配線基板の前記第1主面に開口して形成され、このチップ実装凹部のいずれか1のコーナ部に位置して前記樹脂充填用ガイド溝が形成されることを特徴とする請求項1乃至請求項3のいずれか1項に記載の電子回路モジュール部品。   The chip mounting recess is formed as a substantially rectangular opening in the first main surface of the multilayer wiring board, and the resin-filling guide groove is located at any one corner of the chip mounting recess. The electronic circuit module component according to any one of claims 1 to 3, wherein the electronic circuit module component is formed. 前記多層配線基板が、シート状のセラミック基材に適宜の配線層や機能素子を形成した配線シート体を多層に積層するとともに、各層の配線層を適宜に形成したビアを介して層間接続したセラミック多層配線基板からなることを特徴とする請求項1乃至請求項のいずれか1項に記載の電子回路モジュール部品。 The multilayer wiring board is a ceramic in which a wiring sheet body in which appropriate wiring layers and functional elements are formed on a sheet-like ceramic base material is laminated in multiple layers, and interlayer connection is made through vias in which the wiring layers of each layer are appropriately formed The electronic circuit module component according to any one of claims 1 to 4 , wherein the electronic circuit module component comprises a multilayer wiring board. 前記多層配線基板には、前記チップ実装凹部の開口部を囲む第1主面に、多数個の実装用端子が形成されることを特徴とする請求項1乃至請求項のいずれか1項に記載の電子回路モジュール部品。 Wherein the multilayer wiring board, the first main surface surrounding the opening of the chip mounting recess, to any one of claims 1 to 5, characterized in that a plurality of mounting terminals are formed The electronic circuit module component described. 前記チップ部品が、前記多層配線基板の第2主面に形成した前記各実装用端子を介して実装した電子部品と、前記ビアを介して接続されることを特徴とする請求項1乃至請求項のいずれか1項に記載の電子回路モジュール部品。 The chip component is connected to an electronic component mounted via the mounting terminals formed on the second main surface of the multilayer wiring board via the via. 6 electronic circuit module component according to any one of. 多層配線基板の第1主面に開口するチップ実装凹部を形成する工程と、前記チップ実装凹部の内壁部に前記第1主面から深さ方向の途中位置までの高さの樹脂充填用ガイド溝を形成し、前記樹脂充填用ガイド溝の底部と前記チップ実装凹部の底部との間に構成される厚み方向の段部内にも配線層を構成する工程とを有する多層配線基板製作工程と、
前記チップ実装凹部内にチップ部品を装填して実装するチップ部品実装工程と、
前記樹脂充填ガイド溝の開口部から嵌挿されて前記チップ実装凹部内に臨ませられる樹脂充填装置のニードルから前記チップ実装凹部内に絶縁樹脂材を充填し、所定の硬化時間を経て硬化する前記絶縁樹脂材によって前記チップ部品を前記チップ実装凹部内に封止するチップ部品封止工程と
を有することを特徴とする電子回路モジュール部品の製造方法。
A step of forming a chip mounting recess opening in the first main surface of the multilayer wiring board; and a resin-filling guide groove having a height from the first main surface to an intermediate position in the depth direction on the inner wall of the chip mounting recess. Forming a wiring layer also in a step in the thickness direction formed between the bottom of the resin-filling guide groove and the bottom of the chip mounting recess, and a multilayer wiring board manufacturing process,
A chip component mounting step of loading and mounting a chip component in the chip mounting recess,
The insulating resin material is filled into the chip mounting recess from the needle of the resin filling device that is inserted through the opening of the resin filling guide groove and faces the chip mounting recess, and is cured after a predetermined curing time. And a chip component sealing step of sealing the chip component in the chip mounting recess with an insulating resin material.
域内に位置して前記チップ部品の実装面に形成された多数個の端子電極に対応して多数個の接続用端子が形成されるとともに前記第1主面と対向する第2主面に前記各接続用端子とそれぞれビアによって接続された多数個の実装用端子が形成された前記多層配線基板に対して、前記各端子電極を相対する前記各接続用端子と接続して前記チップ部品を実装する表面実装法によって行われることを特徴とする請求項に記載の電子回路モジュール部品の製造方法。 A large number of connection terminals are formed corresponding to the large number of terminal electrodes formed in the mounting surface of the chip component located in the region, and the respective second main surfaces opposed to the first main surface The chip component is mounted by connecting the terminal electrodes to the respective connection terminals facing each other on the multilayer wiring board on which a plurality of mounting terminals connected to the connection terminals by vias are formed. The method of manufacturing an electronic circuit module component according to claim 8 , wherein the method is performed by a surface mounting method. 前記多層配線基板製作工程が、シート状のセラミック基材に適宜の配線層や機能素子を形成する配線シート体の形成工程と、前記配線シート体を多層に積層するとともに各配線層間を適宜接続するビアを有する多層基板を製作する工程と、前記多層基板の第1主面に開口する前記チップ実装凹部を形成する工程とを有することを特徴とする請求項又は請求項に記載の電子回路モジュール部品の製造方法。 The multilayer wiring board manufacturing process includes a wiring sheet body forming process in which appropriate wiring layers and functional elements are formed on a sheet-like ceramic substrate, and the wiring sheet bodies are laminated in multiple layers and appropriately connected between the wiring layers. a step of fabricating a multilayer substrate having a via, electronic circuit according to claim 8 or claim 9, characterized in that a step of forming the chip mounting recess which is open to the first main surface of said multilayer substrate Manufacturing method of module parts.
JP2004283072A 2004-09-29 2004-09-29 Electronic circuit module component and manufacturing method thereof Expired - Fee Related JP4543316B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004283072A JP4543316B2 (en) 2004-09-29 2004-09-29 Electronic circuit module component and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004283072A JP4543316B2 (en) 2004-09-29 2004-09-29 Electronic circuit module component and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2006100459A JP2006100459A (en) 2006-04-13
JP4543316B2 true JP4543316B2 (en) 2010-09-15

Family

ID=36239996

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004283072A Expired - Fee Related JP4543316B2 (en) 2004-09-29 2004-09-29 Electronic circuit module component and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP4543316B2 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1092970A (en) * 1996-09-19 1998-04-10 Toshiba Corp Substrate module
JP2000059003A (en) * 1998-08-12 2000-02-25 Taiyo Yuden Co Ltd Hybrid module
JP2003124435A (en) * 2001-10-17 2003-04-25 Matsushita Electric Ind Co Ltd High frequency semiconductor

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1092970A (en) * 1996-09-19 1998-04-10 Toshiba Corp Substrate module
JP2000059003A (en) * 1998-08-12 2000-02-25 Taiyo Yuden Co Ltd Hybrid module
JP2003124435A (en) * 2001-10-17 2003-04-25 Matsushita Electric Ind Co Ltd High frequency semiconductor

Also Published As

Publication number Publication date
JP2006100459A (en) 2006-04-13

Similar Documents

Publication Publication Date Title
JP4858541B2 (en) Relay board and electronic circuit mounting structure
JP4199588B2 (en) Wiring circuit board manufacturing method and semiconductor integrated circuit device manufacturing method using the wiring circuit board
JP4424449B2 (en) Component built-in module and manufacturing method thereof
JP5018483B2 (en) Electronic device packages, modules, and electronic equipment
US7872359B2 (en) Electronic component contained substrate
TWI413223B (en) Package substrate having semiconductor component embedded therein and fabrication method thereof
US7450395B2 (en) Circuit module and circuit device including circuit module
WO2001026147A1 (en) Semiconductor device, method of manufacture thereof, circuit board, and electronic device
JP4864810B2 (en) Manufacturing method of chip embedded substrate
JP5604876B2 (en) Electronic device and manufacturing method thereof
WO2014065035A1 (en) Module with built-in electronic component
WO2005071744A1 (en) Multilayer electronic part and structure for mounting multilayer electronic part
US20190254164A1 (en) Circuit board, method of manufacturing circuit board, and electronic device
JP2009135391A (en) Electronic device and method of manufacturing the same
JP2017143096A (en) Wiring board, semiconductor device and wiring board manufacturing method
JP4543316B2 (en) Electronic circuit module component and manufacturing method thereof
JP4703356B2 (en) Multilayer semiconductor device
JP4128945B2 (en) Semiconductor device
KR20120062434A (en) Semiconductor package and method for manufacturing the same
JP2008135483A (en) Substrate incorporating electronic component and its manufacturing method
JP2004319830A (en) Electronic component, mount base thereof, electronic component device, and manufacturing method of electronic component
JP2008311508A (en) Electronic component package and manufacturing method thereof
JP2012227320A (en) Semiconductor device
JP2010141029A (en) Printed wiring board and method of manufacturing the same
JP2006344631A (en) Component built-in substrate

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070926

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080327

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100218

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100419

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100603

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100616

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130709

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees