JP2019145644A - Electronic device and manufacturing method thereof - Google Patents

Electronic device and manufacturing method thereof Download PDF

Info

Publication number
JP2019145644A
JP2019145644A JP2018027844A JP2018027844A JP2019145644A JP 2019145644 A JP2019145644 A JP 2019145644A JP 2018027844 A JP2018027844 A JP 2018027844A JP 2018027844 A JP2018027844 A JP 2018027844A JP 2019145644 A JP2019145644 A JP 2019145644A
Authority
JP
Japan
Prior art keywords
mounting member
electronic component
electrode
solder
electrode portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018027844A
Other languages
Japanese (ja)
Inventor
晋吾 樋口
Shingo Higuchi
晋吾 樋口
善次 坂本
Zenji Sakamoto
善次 坂本
悠嗣 小嶌
Yuji Kojima
悠嗣 小嶌
彩子 下妻
Ayako Shimotsuma
彩子 下妻
永谷　利博
Toshihiro Nagatani
利博 永谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2018027844A priority Critical patent/JP2019145644A/en
Publication of JP2019145644A publication Critical patent/JP2019145644A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Die Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

To suppress the destruction of an electronic component.SOLUTION: An electronic device includes an electronic component 50 in which a main body 51 is less brittle than an electrode portion 52, mounting members 20 and 30 on each of which the electronic component 50 is mounted, and a solder 60 disposed between the mounting members 20 and 30 and the electrode portion 52, and electrically and mechanically connecting the mounting members 20 and 30 and the electrode portion 52. In addition, between the mounting members 20 and 30 and the electrode portion 52 facing the mounting members 20 and 30, an inhibition membrane 70 constituted by a material having lower solder wettability than the material constituting the mounting members 20 and 30 and the material constituting the electrode portion 52 is disposed. A boundary portion 53 between the main body 51 and the electrode portion 52 in the portion of the electronic component 50 on the mounting members 20 and 30 side is exposed from the solder 60.SELECTED DRAWING: Figure 2

Description

本発明は、電子部品を搭載部材上にはんだを介して搭載した電子装置およびその製造方法に関するものである。   The present invention relates to an electronic device in which an electronic component is mounted on a mounting member via solder and a method for manufacturing the same.

従来より、搭載部材上に電子部品をはんだを介して搭載した電子装置が提案されている（例えば、特許文献１参照）。具体的には、電子部品は、多層電極部を有する本体部と、本体部に備えられた一対の電極部を有するセラミックチップコンデンサ等が用いられる。なお、本体部は、複数の誘電体セラミック層と電極層とが交互に積層されて構成されており、電極部は金属材料で構成されている。このため、本体部は、電極部よりも脆性が低くなっている。つまり、本体部は、電極部よりも割れ易い構成となっている。そして、電子装置は、搭載部材と電極部との間にはんだが配置され、搭載部材と電極部とがはんだを介して電気的、機械的に接続されることで構成されている。   Conventionally, an electronic device in which an electronic component is mounted on a mounting member via solder has been proposed (for example, see Patent Document 1). Specifically, the electronic component includes a main body having a multilayer electrode portion and a ceramic chip capacitor having a pair of electrode portions provided in the main body. The main body is configured by alternately laminating a plurality of dielectric ceramic layers and electrode layers, and the electrode is made of a metal material. For this reason, the main body part is less brittle than the electrode part. That is, the main body portion is configured to be more easily broken than the electrode portion. The electronic device is configured such that solder is disposed between the mounting member and the electrode portion, and the mounting member and the electrode portion are electrically and mechanically connected via the solder.

特開２０１１−２３８９０６号公報JP 2011-238906 A

しかしながら、上記電子装置では、本体部と電極部との境界部まではんだが配置されると、はんだに起因する応力が本体部と電極部との境界部から本体部にも印加される。この場合、本体部は、脆性が低いため、クラックが導入されて破壊される可能性がある。つまり、電子部品が破壊される可能性がある。   However, in the above electronic device, when the solder is arranged up to the boundary between the main body and the electrode, the stress caused by the solder is applied to the main body from the boundary between the main body and the electrode. In this case, since the main body portion has low brittleness, there is a possibility that cracks are introduced and the main body portion is broken. That is, the electronic component may be destroyed.

本発明は上記点に鑑み、電子部品が破壊されることを抑制できる電子装置およびその製造方法を提供することを目的とする。   An object of this invention is to provide the electronic device which can suppress that an electronic component is destroyed, and its manufacturing method in view of the said point.

上記目的を達成するための請求項１では、電子部品（５０）を搭載部材（２０、３０）にはんだ（６０）を介して搭載した電子装置であって、本体部（５１）と、本体部に備えられた電極部（５２）とを有し、本体部が電極部より脆性が低くされた電子部品と、電極部の少なくとも一部と対向して配置され、電子部品を搭載する搭載部材と、搭載部材と電極部との間に配置され、搭載部材と電極部とを電気的、機械的に接続するはんだと、を備え、搭載部材と当該搭載部材と対向する電極部との間には、搭載部材を構成する材料および電極部を構成する材料よりはんだ濡れ性が低い材料で構成された阻害膜（７０）が配置されており、電子部品のうちの搭載部材側の部分における本体部と電極部との境界部（５３）は、はんだから露出するようにしている。   In order to achieve the above object, an electronic device in which an electronic component (50) is mounted on a mounting member (20, 30) via a solder (60), the main body (51), and the main body An electronic component having a body portion made less brittle than the electrode portion, and a mounting member that is disposed to face at least a part of the electrode portion and mounts the electronic component, A solder that is disposed between the mounting member and the electrode portion and electrically and mechanically connects the mounting member and the electrode portion, and between the mounting member and the electrode portion facing the mounting member. In addition, an inhibition film (70) made of a material having lower solder wettability than a material constituting the mounting member and a material constituting the electrode portion is disposed, and the main body portion in the portion on the mounting member side of the electronic component, The boundary (53) with the electrode is exposed from the solder It has to.

これによれば、境界部がはんだから露出しているため、境界部にはんだから応力が印加されることを抑制でき、本体部にクラックが発生することを抑制できる。このため、電子部品が破壊されることを抑制できる。   According to this, since the boundary portion is exposed from the solder, it is possible to suppress stress from being applied to the boundary portion from the solder, and it is possible to suppress the occurrence of cracks in the main body portion. For this reason, it can suppress that an electronic component is destroyed.

この場合、請求項２のように、搭載部材は、電極部と対向する部分に電子部品側に突出した凸部（１１）が形成されており、阻害膜は、凸部における突出方向の先端部に形成されるようにしてもよい。   In this case, as described in claim 2, the mounting member is formed with a convex portion (11) projecting toward the electronic component at a portion facing the electrode portion, and the inhibition film is a tip portion in the projecting direction of the convex portion. You may make it form.

これによれば、凸部が形成されていない場合と比較して、搭載部材と電極部との間隔を確保でき、はんだの高さを確保できる。このため、搭載部材と電子部品との線膨張係数の差に起因する応力をはんだで緩和し易くなると共に、はんだ自体にクラックが発生することを抑制できる。   According to this, compared with the case where the convex part is not formed, the space | interval of a mounting member and an electrode part can be ensured, and the height of solder can be ensured. For this reason, it becomes easy to relieve the stress caused by the difference in the linear expansion coefficient between the mounting member and the electronic component with the solder, and it is possible to suppress the occurrence of cracks in the solder itself.

また、請求項５は、請求項１に記載の電子装置の製造方法に関するものであり、本体部（５１）と、本体部に備えられた電極部（５２）とを有し、本体部が電極部より脆性が低くされた電子部品を用意することと、電子部品を搭載する搭載部材を用意することと、搭載部材と電極部とをはんだを介して電気的、機械的に接続することと、を行い、電子部品を用意することおよび搭載部材を用意することのいずれか一方では、接続することの際、搭載部材と当該搭載部材と対向する電極部との間に、搭載部材を構成する材料および電極部を構成する材料よりはんだ濡れ性が低い材料で構成された阻害膜（７０）が配置されるように、電子部品および搭載部材のいずれか一方に阻害膜を形成し、接続することでは、電子部品のうちの搭載部材側の部分における本体部と電極部との境界部（５３）が露出するように、搭載部材と電極部とをはんだを介して電気的、機械的に接続するようにする。   A fifth aspect of the present invention relates to a method for manufacturing the electronic device according to the first aspect, and includes a main body portion (51) and an electrode portion (52) provided in the main body portion, the main body portion being an electrode. Preparing an electronic component that is less brittle than the part; preparing a mounting member on which the electronic component is mounted; electrically and mechanically connecting the mounting member and the electrode part via solder; In one of the preparation of the electronic component and the mounting member, the material constituting the mounting member is connected between the mounting member and the electrode portion facing the mounting member. And forming an inhibitory film on either one of the electronic component and the mounting member so that the inhibitory film (70) made of a material having lower solder wettability than the material constituting the electrode part is disposed and connecting. On the mounting component side of electronic components As the boundary portion between the main body portion and the electrode portion (53) is exposed in the branching, electrical, so as to mechanically connect the mounting member and the electrode portion through a solder.

これによれば、境界部がはんだから露出するため、境界部にはんだから応力が印加されることを抑制した電子装置を製造できる。つまり、電子部品が破壊されることを抑制した電子装置を製造できる。   According to this, since the boundary portion is exposed from the solder, it is possible to manufacture an electronic device in which stress is not applied to the boundary portion from the solder. That is, it is possible to manufacture an electronic device that suppresses destruction of electronic components.

なお、上記および特許請求の範囲における括弧内の符号は、特許請求の範囲に記載された用語と後述の実施形態に記載される当該用語を例示する具体物等との対応関係を示すものである。   In addition, the code | symbol in the bracket | parenthesis in the said and the claim shows the correspondence of the term described in the claim, and the concrete thing etc. which illustrate the said term described in embodiment mentioned later. .

第１実施形態における電子装置の平面模式図である。It is a plane schematic diagram of the electronic device in 1st Embodiment. 図１中のII−II線に沿った断面図である。It is sectional drawing along the II-II line | wire in FIG. 図２に示す電子装置の製造工程を示す断面図である。FIG. 3 is a cross-sectional view showing a manufacturing process of the electronic device shown in FIG. 2. 第２実施形態における電子装置の断面図である。It is sectional drawing of the electronic device in 2nd Embodiment. 第３実施形態における電子装置の製造工程を示す断面図である。It is sectional drawing which shows the manufacturing process of the electronic device in 3rd Embodiment. 第４実施形態における電子装置の断面図である。It is sectional drawing of the electronic device in 4th Embodiment. 第５実施形態における電子部品が搭載される領域の斜視図である。It is a perspective view of the area | region where the electronic component in 5th Embodiment is mounted. 図７中のVIII−VIII線に沿った断面図である。It is sectional drawing along the VIII-VIII line in FIG. 他の実施形態における電子装置の平面模式図である。It is a plane schematic diagram of the electronic device in other embodiments. 図９中のX−X線に沿った断面図である。It is sectional drawing along the XX line in FIG. 他の実施形態における電子装置の断面図である。It is sectional drawing of the electronic device in other embodiment.

以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、同一符号を付して説明を行う。   Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the following embodiments, parts that are the same or equivalent to each other will be described with the same reference numerals.

（第１実施形態）
第１実施形態について、図１および図２を参照しつつ説明する。電子装置は、リードフレーム１０上に半導体チップ４０や電子部品５０が搭載され、これらがモールド樹脂８０で封止されることで構成されている。 (First embodiment)
A first embodiment will be described with reference to FIGS. 1 and 2. The electronic device is configured by mounting a semiconductor chip 40 and an electronic component 50 on a lead frame 10 and sealing them with a mold resin 80.

本実施形態では、リードフレーム１０は、銅（Ｃｕ）、鉄（Ｆｅ）、または４２アロイ等の金属板がプレス成形等されることで構成されている。そして、リードフレーム１０は、一面２０ａおよび一面２０ａと反対側の他面２０ｂを有し、平面矩形状とされた板状のアイランド２０と、端子部３０とを有している。本実施形態では、アイランド２０は、２つ備えられ、並べて配置されている。また、端子部３０は、アイランド２０の周囲に放射状に複数配置されている。なお、本実施形態では、アイランド２０が搭載部に相当している。   In the present embodiment, the lead frame 10 is configured by press-molding a metal plate such as copper (Cu), iron (Fe), or 42 alloy. The lead frame 10 has one surface 20 a and another surface 20 b opposite to the one surface 20 a, and includes a plate-like island 20 having a planar rectangular shape and a terminal portion 30. In this embodiment, two islands 20 are provided and arranged side by side. A plurality of terminal portions 30 are arranged radially around the island 20. In the present embodiment, the island 20 corresponds to the mounting portion.

半導体チップ４０は、シリコン基板等の半導体基板にトランジスタ等の半導体素子が形成されることで構成されており、２つ備えられている。そして、各半導体チップ４０は、図示しない接合部材を介してアイランド２０に搭載され、それぞれ端子部３０における一端部側とボンディングワイヤ４１を介して電気的に接続されている。   The semiconductor chip 40 is configured by forming a semiconductor element such as a transistor on a semiconductor substrate such as a silicon substrate, and includes two semiconductor chips 40. Each semiconductor chip 40 is mounted on the island 20 via a bonding member (not shown), and is electrically connected to one end side of the terminal portion 30 via a bonding wire 41.

電子部品５０は、本実施形態では、多層電極部を有する本体部５１に一対の外部電極部５２が配置されたセラミックチップコンデンサで構成されている。一対の外部電極部５２は、それぞれ本体部５１の一面５１ａ側に形成される一面電極部５２ａ、本体部５１の他面５１ｂ側に形成される他面電極部５２ｂ、本体部５１の側面５１ｃ側に形成される側面電極部５２ｃが一体化されて構成されている。   In this embodiment, the electronic component 50 is configured by a ceramic chip capacitor in which a pair of external electrode portions 52 are arranged on a main body portion 51 having a multilayer electrode portion. The pair of external electrode portions 52 includes a one-surface electrode portion 52a formed on the one surface 51a side of the main body portion 51, an other-surface electrode portion 52b formed on the other surface 51b side of the main body portion 51, and a side surface 51c side of the main body portion 51. The side surface electrode part 52c formed in is integrated.

なお、本体部５１は、図２中では簡易的に示しているが、実際には、複数の誘電体セラミック層と電極層とが交互に積層されて構成されている。また、一対の外部電極部５２は、はんだ濡れ性が高い金属材料で構成され、例えば、銅上にニッケル（Ｎｉ）メッキ膜やスズ（Ｓｎ）メッキ膜等が積層されて構成されている。このため、電子部品５０は、セラミックを用いて構成される本体部５１が金属を用いて構成される外部電極部５２よりも脆性が低くなっている。   Note that the main body 51 is simply illustrated in FIG. 2, but is actually configured by alternately laminating a plurality of dielectric ceramic layers and electrode layers. The pair of external electrode portions 52 is made of a metal material having high solder wettability, and is formed, for example, by laminating a nickel (Ni) plating film or a tin (Sn) plating film on copper. For this reason, the electronic component 50 is less brittle than the external electrode portion 52 in which the main body portion 51 made of ceramic is made of metal.

そして、上記のように構成された電子部品５０は、他面電極部５２ｂがアイランド２０に向けられた状態で各アイランド２０を繋ぐように、はんだ６０を介して配置されている。つまり、電子部品５０は、他面電極部５２ｂがアイランド２０と対向して配置されている。   And the electronic component 50 comprised as mentioned above is arrange | positioned through the solder 60 so that each island 20 may be connected in the state in which the other surface electrode part 52b was orient | assigned to the island 20. FIG. That is, in the electronic component 50, the other surface electrode portion 52 b is disposed to face the island 20.

はんだ６０は、電子部品５０とアイランド２０との間に配置されてこれら電子部品５０とアイランド２０とを電気的、機械的に接続するものであり、例えば、スズ（Ｓｎ）系のものが用いられる。具体的には、はんだ６０は、Ｓｎ−Ａｇ（銀）系、Ｓｎ−Ｃｕ系、Ｓｎ−Ａｇ−Ｃｕ系合金等であって、Ｐｂフリーで構成されるものが用いられる。   The solder 60 is disposed between the electronic component 50 and the island 20 to electrically and mechanically connect the electronic component 50 and the island 20. For example, a tin (Sn) -based material is used. . Specifically, the solder 60 is made of Sn-Ag (silver) -based, Sn-Cu-based, Sn-Ag-Cu-based alloy, or the like, which is Pb-free.

ここで、本実施形態のリードフレーム１０には、各アイランド２０のうちの他面電極部５２ｂと対向する部分に、電子部品５０側に突出した凸部１１が形成されている。本実施形態では、各アイランド２０には、他方のアイランド２０側の端部の全体に凸部１１が形成されている。   Here, in the lead frame 10 of the present embodiment, the convex portion 11 protruding to the electronic component 50 side is formed in a portion of each island 20 facing the other surface electrode portion 52b. In the present embodiment, each island 20 has a convex portion 11 formed on the entire end portion on the other island 20 side.

そして、凸部１１における突出方向の先端部（以下では、単に凸部１１の先端部という）には、アイランド２０および外部電極部５２よりはんだ濡れ性が低い阻害膜７０が形成されている。つまり、電子部品５０における他面電極部５２ｂとアイランド２０との間には、アイランド２０および外部電極部５２よりはんだ濡れ性が低い阻害膜７０が形成されている。   An inhibition film 70 having lower solder wettability than the island 20 and the external electrode portion 52 is formed at the protruding portion of the protruding portion 11 (hereinafter simply referred to as the leading end of the protruding portion 11). That is, the inhibition film 70 having lower solder wettability than the island 20 and the external electrode portion 52 is formed between the other surface electrode portion 52 b and the island 20 in the electronic component 50.

なお、本実施形態では、阻害膜７０は、酸化膜で形成されている。また、本実施形態では、図１に示されるように、阻害膜７０は、他面電極部５２ｂと対向する部分であって、各アイランド２０における他方のアイランド２０側の端部の一部に形成されている。但し、阻害膜７０は、例えば、各アイランド２０における他方側の端部の全体に形成されていてもよい。つまり、阻害膜７０は、他面電極部５２ｂと対向する部分に形成されていれば、他面電極部５２ｂと対向する部分と異なる部分の形成範囲は適宜変更可能である。   In the present embodiment, the inhibition film 70 is formed of an oxide film. In this embodiment, as shown in FIG. 1, the inhibition film 70 is a part facing the other surface electrode part 52 b and is formed on a part of the end part on the other island 20 side in each island 20. Has been. However, the inhibition film 70 may be formed, for example, on the entire other end of each island 20. That is, if the inhibition film 70 is formed in a portion facing the other surface electrode portion 52b, the formation range of a portion different from the portion facing the other surface electrode portion 52b can be changed as appropriate.

そして、はんだ６０は、電子部品５０とアイランド２０との間に配置されているが、阻害膜７０上には配置されておらず、電子部品５０の他面電極部５２ｂと本体部５１との境界部（以下では、単に境界部という）５３にも配置されていない。つまり、電子部品５０は、はんだ６０が阻害膜７０を挟んで境界部５３側と反対側に配置されることにより、はんだ６０から露出した状態となっている。   The solder 60 is disposed between the electronic component 50 and the island 20, but is not disposed on the blocking film 70, and the boundary between the other surface electrode portion 52 b of the electronic component 50 and the main body portion 51. It is not arranged in the portion 53 (hereinafter simply referred to as a boundary portion). That is, the electronic component 50 is exposed from the solder 60 because the solder 60 is disposed on the side opposite to the boundary portion 53 with the inhibition film 70 interposed therebetween.

モールド樹脂８０は、エポキシ樹脂等のモールド材料がトランスファーモールド法やコンプレッションモールド法等により成形されて構成されている。なお、モールド樹脂８０には、アルミやシリカ等の伝熱性に優れたフィラーが含有されていてもよい。そして、モールド樹脂８０は、アイランド２０の他面２０ｂ側、および端子部３０における一端部側と反対側の他端部が露出するように、リードフレーム１０、半導体チップ４０および電子部品５０等を封止している。   The mold resin 80 is configured by molding a molding material such as an epoxy resin by a transfer molding method, a compression molding method, or the like. The mold resin 80 may contain a filler having excellent heat conductivity such as aluminum or silica. The mold resin 80 seals the lead frame 10, the semiconductor chip 40, the electronic component 50, and the like so that the other surface 20 b side of the island 20 and the other end of the terminal portion 30 opposite to the one end are exposed. It has stopped.

以上が本実施形態における電子装置の構成である。次に、このような電子装置の製造方法について、図３を参照しつつ説明する。なお、図３は、図２に相当する断面図である。   The above is the configuration of the electronic device in this embodiment. Next, a method for manufacturing such an electronic device will be described with reference to FIG. FIG. 3 is a cross-sectional view corresponding to FIG.

まず、図示しない金属板を用意し、当該金属板をプレス成形することにより、図３（ａ）に示されるように、アイランド２０および端子部３０を有するリードフレーム１０を用意する。なお、リードフレーム１０は、図３（ａ）とは別断面において、アイランド２０と端子部３０とが図示しないタイバー等で一体化された状態とされている。   First, by preparing a metal plate (not shown) and press-molding the metal plate, a lead frame 10 having islands 20 and terminal portions 30 is prepared as shown in FIG. Note that the lead frame 10 is in a state in which the island 20 and the terminal portion 30 are integrated with a tie bar (not shown) in a cross section different from that shown in FIG.

ここで、アイランド２０等の端部は、プレス成形によって形成される成形面に構成されるが、プレス成形では成形面にダレが発生する。このため、本実施形態では、ダレを利用して凸部１１としている。したがって、本実施形態では、各アイランド２０には、それぞれ端部の全体に凸部１１が形成されている。   Here, the end portions of the islands 20 and the like are formed on a molding surface formed by press molding, but the press molding causes sagging on the molding surface. For this reason, in this embodiment, it is set as the convex part 11 using sagging. Therefore, in the present embodiment, each island 20 has a convex portion 11 formed on the entire end portion.

なお、本実施形態では、凸部１１における先端部を平坦面にする平坦化プレスを行って凸部１１の先端部を平坦化する。但し、凸部１１は、平坦化プレスが行われず、ダレがそのまま利用されて構成されていてもよい。また、平坦化プレスは、電子部品５０を搭載した際に他面電極部５２ｂと対向する部分のみに対して行うようにしても良いし、端部の全体に対して行うようにしてもよい。そして、リードフレーム１０における電子部品５０が搭載される部分と異なる部分（例えば、端子部３０の端部）にもダレが発生するが、当該部分のダレは、除去されてもよいし、そのままにされていてもよい。   In the present embodiment, a flattening press for flattening the tip portion of the convex portion 11 is performed to flatten the tip portion of the convex portion 11. However, the convex portion 11 may be configured by using the sagging as it is without performing the flattening press. Further, the flattening press may be performed only on a portion facing the other surface electrode portion 52b when the electronic component 50 is mounted, or may be performed on the entire end portion. Further, sagging also occurs in a portion (for example, an end portion of the terminal portion 30) different from the portion where the electronic component 50 is mounted in the lead frame 10, but the sagging of the portion may be removed or left as it is. May be.

また、リードフレーム１０を用意する際には、アイランド２０同士の間隔が搭載する電子部品５０の大きさに応じて調整される。つまり、アイランド２０同士の間隔は、各アイランド２０に形成される凸部１１が搭載する電子部品５０の他面電極部５２ｂと対向するように調整される。   When the lead frame 10 is prepared, the interval between the islands 20 is adjusted according to the size of the electronic component 50 to be mounted. That is, the interval between the islands 20 is adjusted so as to face the other surface electrode portion 52b of the electronic component 50 on which the convex portion 11 formed on each island 20 is mounted.

次に、図３（ｂ）に示されるように、電子部品５０を搭載した際、凸部１１のうちの他面電極部５２ｂと対向する部分を含む先端部にレーザを照射し、酸化膜を形成することで阻害膜７０を形成する。   Next, as shown in FIG. 3B, when the electronic component 50 is mounted, the tip portion including the portion facing the other surface electrode portion 52b of the convex portion 11 is irradiated with laser, and the oxide film is formed. By forming, the inhibition film 70 is formed.

続いて、図３（ｃ）に示されるように、アイランド２０を繋ぐようにはんだ６０を介して電子部品５０を配置する。具体的には、はんだ６０を介して電子部品５０を配置し、リフロー処理を行うことにより、電子部品５０における外部電極部５２をアイランド２０と電気的、機械的に接続する。この際、本実施形態では、他面電極部５２ｂと対向する部分に阻害膜７０が形成されているため、境界部５３にはんだ６０が到達し難くなっている。したがって、境界部５３にはんだ６０が配置されることを抑制できる。つまり、境界部５３がはんだ６０から露出した状態とできる。   Subsequently, as illustrated in FIG. 3C, the electronic component 50 is disposed through the solder 60 so as to connect the islands 20. Specifically, the electronic component 50 is disposed via the solder 60 and the reflow process is performed to electrically and mechanically connect the external electrode portion 52 of the electronic component 50 to the island 20. At this time, in the present embodiment, since the inhibition film 70 is formed in a portion facing the other surface electrode portion 52 b, the solder 60 is difficult to reach the boundary portion 53. Therefore, it can suppress that the solder 60 is arrange | positioned in the boundary part 53. FIG. That is, the boundary 53 can be exposed from the solder 60.

また、特に図示しないが、図３（ｃ）とは別工程において、アイランド２０に半導体チップ４０を配置し、半導体チップ４０と端子部３０とをボンディングワイヤ４１を介して電気的に接続する。その後、アイランド２０の他面２０ｂ側、および端子部３０における一端部側と反対側の他端部が露出するようにモールド樹脂８０を成形し、アイランド２０と端子部３０とを繋ぐタイバーを切断することにより、上記電子装置が製造される。   Although not shown in particular, in a step different from that shown in FIG. 3C, the semiconductor chip 40 is disposed on the island 20 and the semiconductor chip 40 and the terminal portion 30 are electrically connected via the bonding wires 41. Thereafter, the mold resin 80 is molded so that the other surface 20b side of the island 20 and the other end of the terminal 30 opposite to the one end are exposed, and the tie bar connecting the island 20 and the terminal 30 is cut. Thus, the electronic device is manufactured.

以上説明したように、本実施形態では、境界部５３がはんだ６０から露出しているため、境界部５３にはんだ６０から応力が印加されることを抑制でき、本体部５１にクラックが発生することを抑制できる。このため、電子部品５０が破壊されることを抑制できる。   As described above, in this embodiment, since the boundary portion 53 is exposed from the solder 60, it is possible to suppress stress from being applied to the boundary portion 53 from the solder 60, and a crack is generated in the main body portion 51. Can be suppressed. For this reason, it can suppress that the electronic component 50 is destroyed.

また、アイランド２０には、凸部１１が形成されている。このため、凸部１１が形成されていない場合と比較して、アイランド２０と外部電極部５２との間隔を確保でき、はんだ６０の高さを確保できる。したがって、アイランド２０と電子部品５０との線膨張係数の差に起因する応力をはんだ６０で緩和し易くなると共に、はんだ６０自体にクラックが発生することを抑制できる。   The island 20 has a convex portion 11 formed thereon. For this reason, compared with the case where the convex part 11 is not formed, the space | interval of the island 20 and the external electrode part 52 can be ensured, and the height of the solder 60 can be ensured. Therefore, it becomes easy to relieve the stress caused by the difference in linear expansion coefficient between the island 20 and the electronic component 50 with the solder 60, and it is possible to suppress the occurrence of cracks in the solder 60 itself.

さらに、凸部１１は、リードフレーム１０を形成する際のダレを利用して構成している。このため、単に凸部１１を形成する工程を行う必要がなく、製造工程の簡略化を図ることができる。   Further, the convex portion 11 is configured by utilizing a sag when the lead frame 10 is formed. For this reason, it is not necessary to simply perform the process of forming the convex portion 11, and the manufacturing process can be simplified.

また、阻害膜７０は、凸部１１にレーザを照射することで形成される酸化膜で構成されている。このため、阻害膜７０を局所的に形成することができる。   The inhibition film 70 is formed of an oxide film formed by irradiating the convex portion 11 with a laser. For this reason, the inhibition film | membrane 70 can be formed locally.

（第２実施形態）
第２実施形態について説明する。本実施形態は、第１実施形態に対し、側面電極部５２ｃに調整膜を形成したものである。その他に関しては、第１実施形態と同様であるため、ここでは説明を省略する。 (Second Embodiment)
A second embodiment will be described. In the present embodiment, an adjustment film is formed on the side electrode portion 52c as compared with the first embodiment. Others are the same as those in the first embodiment, and thus the description thereof is omitted here.

本実施形態の電子部品５０には、図４に示されるように、側面電極部５２ｃに、側面電極部５２ｃ（すなわち、外部電極部５２）よりはんだ濡れ性が低い調整膜７１が形成されている。本実施形態では、調整膜７１は、側面電極部５２ｃにおける一面電極部５２ａとの連結部および他面電極部５２ｂとの連結部との間の中間部に形成されている。なお、調整膜７１は、本実施形態では、阻害膜７０と同様に酸化膜で構成されている。   In the electronic component 50 of the present embodiment, as shown in FIG. 4, an adjustment film 71 having lower solder wettability than the side electrode part 52c (that is, the external electrode part 52) is formed on the side electrode part 52c. . In the present embodiment, the adjustment film 71 is formed at an intermediate portion between the connection portion with the one-surface electrode portion 52a and the connection portion with the other-surface electrode portion 52b in the side surface electrode portion 52c. In the present embodiment, the adjustment film 71 is composed of an oxide film as with the inhibition film 70.

そして、はんだ６０は、他面電極部５２ｂから側面電極部５２ｃに渡って配置されているものの、調整膜７１には濡れ広がっていない。つまり、調整膜７１および側面電極部５２ｃのうちの調整膜７１より一面電極部５２ａ側の部分は、はんだ６０から露出した状態となっている。   And although the solder 60 is arrange | positioned ranging from the other surface electrode part 52b to the side electrode part 52c, it does not spread on the adjustment film | membrane 71 wet. That is, the portion of the adjustment film 71 and the side electrode part 52 c that is closer to the one-surface electrode part 52 a than the adjustment film 71 is exposed from the solder 60.

以上説明したように、本実施形態では、側面電極部５２ｃに、側面電極部５２ｃよりはんだ濡れ性が低い調整膜７１が配置されている。このため、はんだ６０が側面電極部５２ｃのうちの調整膜７１より一面電極部５２ａ側の部分に濡れ広がり難くなり、はんだ６０の高さを制御し易くできる。   As described above, in the present embodiment, the adjustment film 71 having lower solder wettability than the side electrode part 52c is disposed on the side electrode part 52c. For this reason, it becomes difficult for the solder 60 to wet and spread in the portion of the side electrode portion 52c closer to the one-surface electrode portion 52a than the adjustment film 71, and the height of the solder 60 can be easily controlled.

（第３実施形態）
第３実施形態について説明する。本実施形態は、第１実施形態に対し、凸部１１の形成方法を変更したものであり、その他に関しては、上記第１実施形態と同様であるため、ここでは説明を省略する。 (Third embodiment)
A third embodiment will be described. The present embodiment is different from the first embodiment in the method of forming the protrusions 11 and is otherwise the same as the first embodiment, and thus the description thereof is omitted here.

本実施形態では、凸部１１が形成されたアイランド２０を有するリードフレーム１０を用意する際、まず、図５（ａ）に示されるように、金属板をプレス成形する。なお、金属板をプレス成形する際には上記のようにダレが発生するが、当該ダレについては図示を省略している。   In the present embodiment, when preparing the lead frame 10 having the island 20 with the convex portions 11 formed, first, as shown in FIG. 5A, a metal plate is press-molded. In addition, when a metal plate is press-molded, sagging occurs as described above, but the sagging is not illustrated.

そして、図５（ｂ）に示されるように、アイランド２０のうちの凸部１１となる部分と異なる部分をプレスする。これにより、プレスした部分が凹むと共に、プレスしていない部分が盛り上がって凸部１１が形成される。次に、本実施形態では、凸部１１の先端部が平坦面となるように平坦化プレスを実行する。   And the part different from the part used as the convex part 11 of the island 20 is pressed as FIG.5 (b) shows. Thereby, while the pressed part is dented, the part which is not pressed rises and the convex part 11 is formed. Next, in this embodiment, the flattening press is executed so that the tip of the convex portion 11 becomes a flat surface.

その後は、上記図３（ｂ）以降の工程を行うことにより、上記図１に示す電子装置が製造される。   Thereafter, the electronic device shown in FIG. 1 is manufactured by performing the steps after FIG. 3B.

以上説明したように、アイランド２０のうちの凸部１１となる部分と異なる部分をプレスして凸部１１を形成するようにしても、凸部１１の先端部に阻害膜７０を形成することにより、上記第１実施形態と同様の効果を得ることができる。また、このようにアイランド２０に凸部１１を形成する場合には、ダレをそのまま利用する場合よりも凸部１１の高さを調整し易くなるため、はんだ６０の高さを調整し易くできる。   As described above, even if the convex portion 11 is formed by pressing a portion of the island 20 that is different from the portion to be the convex portion 11, by forming the inhibition film 70 at the tip portion of the convex portion 11. The same effects as those of the first embodiment can be obtained. In addition, when the convex portion 11 is formed on the island 20 in this way, the height of the convex portion 11 can be adjusted more easily than when the sag is used as it is, so that the height of the solder 60 can be easily adjusted.

（第３実施形態の変形例）
第３実施形態の変形例について説明する。第３実施形態において、図５（ｂ）の工程では、凸部１１となる部分と異なる部分をエッチング等によって凹ませることにより、凸部１１を形成するようにしてもよい。 (Modification of the third embodiment)
A modification of the third embodiment will be described. In the third embodiment, in the step of FIG. 5B, the convex portion 11 may be formed by denting a portion different from the portion that becomes the convex portion 11 by etching or the like.

（第４実施形態）
第４実施形態について説明する。本実施形態は、第１実施形態に対し、アイランド２０に凸部１１を形成しないものであり、その他に関しては、上記第１実施形態と同様であるため、ここでは説明を省略する。 (Fourth embodiment)
A fourth embodiment will be described. In the present embodiment, the convex portion 11 is not formed on the island 20 with respect to the first embodiment, and the other parts are the same as those in the first embodiment, and thus the description thereof is omitted here.

本実施形態では、図６に示されるように、リードフレーム１０のうちのアイランド２０には、凸部１１が形成されていない。そして、阻害膜７０は、アイランド２０のうちの他面電極部５２ｂと対向する部分に形成されている。なお、本実施形態では、金属板をプレス成形することによって発生するダレを除去することにより、アイランド２０に凸部１１が形成されていない構成としている。   In the present embodiment, as shown in FIG. 6, the protrusions 11 are not formed on the island 20 of the lead frame 10. The inhibition film 70 is formed in a portion of the island 20 that faces the other surface electrode portion 52b. In the present embodiment, the protrusions 11 are not formed on the island 20 by removing sagging generated by press-molding a metal plate.

そして、電子部品５０は、境界部５３が露出するように、はんだ６０を介してアイランド２０と電気的、機械的に接続されている。   The electronic component 50 is electrically and mechanically connected to the island 20 via the solder 60 so that the boundary portion 53 is exposed.

このように、凸部１１が形成されていない電子装置としても、阻害膜７０が形成されていることによって境界部５３がはんだ６０から露出した状態とできる。したがって、電子部品５０が破壊されることを抑制できる。   As described above, even in the electronic device in which the convex portion 11 is not formed, the boundary portion 53 can be exposed from the solder 60 by forming the inhibition film 70. Therefore, destruction of the electronic component 50 can be suppressed.

（第５実施形態）
第５実施形態について説明する。第５実施形態は、第１実施形態に対し、アイランド２０に凹部を形成したものである。その他に関しては、第１実施形態と同様であるため、ここでは説明を省略する。 (Fifth embodiment)
A fifth embodiment will be described. 5th Embodiment forms a recessed part in the island 20 with respect to 1st Embodiment. Others are the same as those in the first embodiment, and thus the description thereof is omitted here.

本実施形態では、図７および図８に示されるように、リードフレーム１０のうちの各アイランド２０には、他面電極部５２ｂと対向する部分に、凹部１２が形成されている。本実施形態では、各アイランド２０における他方のアイランド２０側の端部に凹部１２が形成されている。そして、凹部１２の底面のうちの他面電極部５２ｂと対向する部分に、阻害膜７０が形成されている。本実施形態では、阻害膜７０は、凹部１２の底面のうちの他方のアイランド２０側の端部に形成されている。   In the present embodiment, as shown in FIGS. 7 and 8, each island 20 in the lead frame 10 is formed with a recess 12 at a portion facing the other surface electrode portion 52b. In the present embodiment, a recess 12 is formed at the end of each island 20 on the other island 20 side. An inhibition film 70 is formed on a portion of the bottom surface of the recess 12 that faces the other surface electrode portion 52b. In the present embodiment, the inhibition film 70 is formed at the other island 20 side end of the bottom surface of the recess 12.

電子部品５０は、外部電極部５２が凹部１２内に配置されたはんだ６０を介して各アイランド２０と電気的、機械的に接続されている。そして、電子部品５０は、境界部５３がはんだ６０から露出した状態となっている。   The electronic component 50 is electrically and mechanically connected to each island 20 via the solder 60 in which the external electrode portion 52 is disposed in the recess 12. The electronic component 50 is in a state where the boundary 53 is exposed from the solder 60.

このように、アイランド２０に凹部１２を形成し、凹部１２内に電子部品５０を配置する電子装置としても、境界部５３がはんだ６０から露出した状態となるようにすることにより、電子部品５０が破壊されることを抑制できる。また、凹部１２内に電子部品５０を配置することにより、電子部品５０の位置ずれが発生することも抑制できる。   As described above, even in the electronic device in which the recess 12 is formed in the island 20 and the electronic component 50 is disposed in the recess 12, the electronic component 50 is formed by making the boundary portion 53 exposed from the solder 60. It can be suppressed from being destroyed. Further, by disposing the electronic component 50 in the recess 12, it is possible to suppress the occurrence of positional deviation of the electronic component 50.

（他の実施形態）
本発明は上記した実施形態に限定されるものではなく、特許請求の範囲に記載した範囲内において適宜変更が可能である。 (Other embodiments)
The present invention is not limited to the embodiment described above, and can be appropriately changed within the scope described in the claims.

上記各実施形態において、図９および図１０に示されるように、電子部品５０は、隣合う端子部３０を電気的に接続するように配置されていてもよい。この場合は、リードフレーム１０における端子部３０のうちの他面電極部５２ｂと対向する部分に阻害膜７０を形成し、境界部５３がはんだ６０から露出するようにすることにより、上記各実施形態と同様の効果を得ることができる。なお、このような構成とする場合には、端子部３０も搭載部材に相当する。つまり、搭載部材は、モールド樹脂８０から他面２０ｂが露出するアイランド２０であってもよいし、モールド樹脂８０に電子部品５０側と反対側の面も封止される端子部３０であってもよい。   In each of the above embodiments, as shown in FIGS. 9 and 10, the electronic component 50 may be disposed so as to electrically connect the adjacent terminal portions 30. In this case, each of the above-described embodiments is formed by forming the inhibition film 70 on the portion of the terminal portion 30 of the lead frame 10 facing the other surface electrode portion 52b and exposing the boundary portion 53 from the solder 60. The same effect can be obtained. In addition, when setting it as such a structure, the terminal part 30 is also equivalent to a mounting member. That is, the mounting member may be the island 20 where the other surface 20b is exposed from the mold resin 80, or may be the terminal portion 30 where the surface opposite to the electronic component 50 side is sealed by the mold resin 80. Good.

また、上記第１実施形態では、図１１に示されるように、電子部品５０の他面電極部５２ｂに阻害膜７０を形成することによって境界部５３がはんだ６０から露出するようにしてもよい。つまり、阻害膜７０は、他面電極部５２ｂとアイランド２０との間に配置されて境界部５３がはんだ６０から露出するのであれば、アイランド２０および電子部品５０のどちらに配置されていてもよい。なお、電子部品５０に阻害膜７０を配置する場合には、境界部５３にも阻害膜７０を形成することにより、はんだ６０が境界部５３に配置されることをさらに抑制できる。また、特に図示しないが、上記第２〜第５実施形態においても、阻害膜７０を電子部品５０の他面電極部５２ｂに配置するようにしてもよい。   Further, in the first embodiment, as shown in FIG. 11, the boundary portion 53 may be exposed from the solder 60 by forming the inhibition film 70 on the other surface electrode portion 52 b of the electronic component 50. That is, the inhibition film 70 may be disposed on either the island 20 or the electronic component 50 as long as it is disposed between the other surface electrode portion 52 b and the island 20 and the boundary portion 53 is exposed from the solder 60. . When the inhibition film 70 is disposed on the electronic component 50, the inhibition film 70 is formed also on the boundary portion 53, thereby further suppressing the solder 60 from being disposed on the boundary portion 53. Although not particularly illustrated, the inhibition film 70 may be disposed on the other surface electrode portion 52b of the electronic component 50 also in the second to fifth embodiments.

さらに、上記各実施形態において、阻害膜７０は、アイランド２０および外部電極部５２よりはんだ濡れ性が低い膜で構成されていればよく、例えば、ポリアミド等で構成されていてもよい。この場合は、例えば、ポリアミドをアイランド２０上に配置した後、エッチング等でポリアミドをパターニングすればよい。   Furthermore, in each said embodiment, the inhibition film | membrane 70 should just be comprised with the film whose solder wettability is lower than the island 20 and the external electrode part 52, for example, may be comprised with polyamide etc. In this case, for example, after the polyamide is disposed on the island 20, the polyamide may be patterned by etching or the like.

そして、上記各実施形態を適宜組み合わせるようにしてもよい。例えば、上記第２実施形態を上記第３〜第５実施形態に組み合わせ、側面電極部５２ｃに調整膜７１を形成するようにしてもよい。   And you may make it combine said each embodiment suitably. For example, the adjustment film 71 may be formed on the side electrode part 52c by combining the second embodiment with the third to fifth embodiments.

２０ アイランド（搭載部材）
３０ 端子部（搭載部材）
５０ 電子部品
５１ 本体部
５２ 電極部
５３ 境界部
６０ はんだ 20 island (mounting material)
30 Terminal (mounting material)
50 Electronic Components 51 Body 52 Electrode 53 Boundary 60 Solder

Claims (6)

電子部品（５０）を搭載部材（２０、３０）にはんだ（６０）を介して搭載した電子装置であって、
本体部（５１）と、前記本体部に備えられた電極部（５２）とを有し、前記本体部が前記電極部より脆性が低くされた前記電子部品と、
前記電極部の少なくとも一部と対向して配置され、前記電子部品を搭載する前記搭載部材と、
前記搭載部材と前記電極部との間に配置され、前記搭載部材と前記電極部とを電気的、機械的に接続する前記はんだと、を備え、
前記搭載部材と当該搭載部材と対向する前記電極部との間には、前記搭載部材を構成する材料および前記電極部を構成する材料よりはんだ濡れ性が低い材料で構成された阻害膜（７０）が配置されており、
前記電子部品のうちの前記搭載部材側の部分における前記本体部と前記電極部との境界部（５３）は、前記はんだから露出している電子装置。 An electronic device in which an electronic component (50) is mounted on a mounting member (20, 30) via solder (60),
The electronic component having a main body part (51) and an electrode part (52) provided in the main body part, wherein the main body part is less brittle than the electrode part;
The mounting member that is disposed to face at least a part of the electrode portion and mounts the electronic component;
The solder disposed between the mounting member and the electrode portion, and electrically and mechanically connecting the mounting member and the electrode portion;
Between the mounting member and the electrode part facing the mounting member, an inhibition film (70) made of a material constituting the mounting member and a material having lower solder wettability than the material constituting the electrode part Is placed,
An electronic device in which a boundary portion (53) between the main body portion and the electrode portion in a portion on the mounting member side of the electronic component is exposed from the solder. 前記搭載部材は、前記電極部と対向する部分に前記電子部品側に突出した凸部（１１）が形成されており、
前記阻害膜は、前記凸部における突出方向の先端部に形成されている請求項１に記載の電子装置。 The mounting member has a convex portion (11) projecting toward the electronic component at a portion facing the electrode portion,
The electronic device according to claim 1, wherein the inhibition film is formed at a distal end portion in a protruding direction of the convex portion. 前記阻害膜は、酸化膜である請求項１または２に記載の電子装置。   The electronic device according to claim 1, wherein the inhibition film is an oxide film. 前記本体部は、一面（５１ａ）、前記一面と反対側の他面（５１ｂ）、前記一面と前記他面との間を繋ぐ側面（５１ｃ）を有し、前記他面が前記搭載部材側に向けられて配置されており、
前記電極部は、前記他面に形成された他面電極部（５２ｂ）と、前記側面に形成され、前記他面電極部と繋がっている側面電極部（５２ｃ）とを有し、前記側面電極部に前記電極部よりもはんだ濡れ性が低い材料で構成された調整膜（７１）が形成されている請求項１ないし３のいずれか１つに記載の電子装置。 The main body has one surface (51a), another surface (51b) opposite to the one surface, and a side surface (51c) connecting the one surface and the other surface, and the other surface faces the mounting member. Is directed and
The electrode portion includes an other surface electrode portion (52b) formed on the other surface, and a side electrode portion (52c) formed on the side surface and connected to the other surface electrode portion, and the side electrode The electronic device according to any one of claims 1 to 3, wherein an adjustment film (71) made of a material having lower solder wettability than the electrode part is formed on the part. 電子部品（５０）を搭載部材（２０、３０）にはんだ（６０）を介して搭載した電子装置の製造方法であって、
本体部（５１）と、前記本体部に備えられた電極部（５２）とを有し、前記本体部が前記電極部より脆性が低くされた前記電子部品を用意することと、
前記電子部品を搭載する前記搭載部材を用意することと、
前記搭載部材と前記電極部とを前記はんだを介して電気的、機械的に接続することと、を行い、
前記電子部品を用意することおよび前記搭載部材を用意することのいずれか一方では、前記接続することの際、前記搭載部材と当該搭載部材と対向する前記電極部との間に、前記搭載部材を構成する材料および前記電極部を構成する材料よりはんだ濡れ性が低い材料で構成された阻害膜（７０）が配置されるように、前記電子部品および前記搭載部材のいずれか一方に前記阻害膜を形成し、
前記接続することでは、前記電子部品のうちの前記搭載部材側の部分における前記本体部と前記電極部との境界部（５３）が露出するように、前記搭載部材と前記電極部とを前記はんだを介して電気的、機械的に接続する電子装置の製造方法。 A method of manufacturing an electronic device in which an electronic component (50) is mounted on a mounting member (20, 30) via solder (60),
Preparing the electronic component having a main body portion (51) and an electrode portion (52) provided in the main body portion, the main body portion being less brittle than the electrode portion;
Preparing the mounting member for mounting the electronic component;
Electrically and mechanically connecting the mounting member and the electrode part via the solder,
In either one of preparing the electronic component and preparing the mounting member, the mounting member is disposed between the mounting member and the electrode portion facing the mounting member when the connection is made. The inhibition film is disposed on one of the electronic component and the mounting member so that the inhibition film (70) made of a material having lower solder wettability than the material constituting the electrode part and the material constituting the electrode part is disposed. Forming,
In the connection, the mounting member and the electrode portion are connected to the solder so that a boundary portion (53) between the main body portion and the electrode portion in the portion on the mounting member side of the electronic component is exposed. A method of manufacturing an electronic device that is electrically and mechanically connected via a cable. 前記搭載部材を用意することでは、金属板をプレス成形することで成形面にダレで構成される凸部（１１）が形成されるようにすることと、前記凸部における突出方向の先端部にレーザを照射することにより、酸化膜で構成される前記阻害膜を形成することと、を行う請求項５に記載の電子装置の製造方法。   By preparing the mounting member, a metal plate is press-molded so that a convex portion (11) formed of a sag is formed on the molding surface, and at the tip in the protruding direction of the convex portion. The method for manufacturing an electronic device according to claim 5, wherein the inhibition film composed of an oxide film is formed by irradiating a laser.
JP2018027844A 2018-02-20 2018-02-20 Electronic device and manufacturing method thereof Pending JP2019145644A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018027844A JP2019145644A (en) 2018-02-20 2018-02-20 Electronic device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018027844A JP2019145644A (en) 2018-02-20 2018-02-20 Electronic device and manufacturing method thereof

Publications (1)

Publication Number Publication Date
JP2019145644A true JP2019145644A (en) 2019-08-29

Family

ID=67773914

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018027844A Pending JP2019145644A (en) 2018-02-20 2018-02-20 Electronic device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP2019145644A (en)

Similar Documents

Publication Publication Date Title
US9966327B2 (en) Lead frame, semiconductor device, method for manufacturing lead frame, and method for manufacturing semiconductor device
US7235876B2 (en) Semiconductor device having metallic plate with groove
JP2019110321A (en) Ceramic element and manufacturing method of ceramic element
JP5414644B2 (en) Semiconductor device
CN104517913A (en) Semiconductor device and method for manufacturing the same
JPWO2015151273A1 (en) Semiconductor device
US9013030B2 (en) Leadframe, semiconductor package including a leadframe and method for producing a leadframe
JP2007103948A (en) Power semiconductor module provided with insulating intermediate layer, and its manufacturing method
JP7204962B2 (en) Ceramic circuit boards and semiconductor modules
KR101803668B1 (en) Semiconductor device, and manufacturing method for semiconductor device
US11749589B2 (en) Module
JP2012142466A (en) Semiconductor device
JP5498604B1 (en) Hollow package for solid-state image sensor
JP2008294219A (en) Semiconductor device, and manufacturing method thereof
JP2021082794A (en) Electronic component and electronic device
JP2019145644A (en) Electronic device and manufacturing method thereof
JP2015153987A (en) mold package
JP7460051B2 (en) Semiconductor Device
CN112054013A (en) Power electronic switching device and method for the production thereof
JP2016225365A (en) Power semiconductor device
WO2021020456A1 (en) Semiconductor package and semiconductor device
JP7215344B2 (en) semiconductor equipment
JP2017069431A (en) Semiconductor device
JP2008053515A (en) Semiconductor device and manufacturing method thereof
JP2022077623A (en) Lead frame, semiconductor device, and method for manufacturing semiconductor device