JP2019142080A - Printer - Google Patents

Printer Download PDF

Info

Publication number
JP2019142080A
JP2019142080A JP2018027666A JP2018027666A JP2019142080A JP 2019142080 A JP2019142080 A JP 2019142080A JP 2018027666 A JP2018027666 A JP 2018027666A JP 2018027666 A JP2018027666 A JP 2018027666A JP 2019142080 A JP2019142080 A JP 2019142080A
Authority
JP
Japan
Prior art keywords
printing
circuit
print
page
image data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018027666A
Other languages
Japanese (ja)
Inventor
高志 多井
Takashi Oi
高志 多井
吉幸 津金澤
Yoshiyuki Tsuganezawa
吉幸 津金澤
治雄 西田
Haruo Nishida
治雄 西田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2018027666A priority Critical patent/JP2019142080A/en
Publication of JP2019142080A publication Critical patent/JP2019142080A/en
Pending legal-status Critical Current

Links

Images

Abstract

To appropriately perform image processing by using a plurality of circuits.SOLUTION: A printer 1 comprises: print control circuits 22 and 23 converting image data into printing data; and a printing part 30 performing printing of image data corresponding to one page by performing first printing and second printing onto the one page. The first print control circuit 22 performs first processing to image data of a first page, and the second print control circuit 23 performs second processing to image data of a second page. The first print control circuit 22 individually converts image data corresponding to the first printing of the first page after the first processing and image data corresponding to the first printing of the second page after the second processing into printing data of the first page and printing data of the second page, and outputs them to the printing part 30. The second print control circuit 23 individually converts image data corresponding to the second printing of the first page after the first processing and image data corresponding to the second printing of the second page after the second processing into printing data of the first page and printing data of the second page, and outputs them to the printing part 30.SELECTED DRAWING: Figure 1

Description

本発明は、複数の回路を用いて画像処理を行う印刷装置に関する。   The present invention relates to a printing apparatus that performs image processing using a plurality of circuits.

従来、この種の技術として特許文献1が知られている。特許文献1には、シアン、マゼンタ、イエロー、ブラックの各色に対応するマイクロプロセッサーシステムにより、レーザーエンジンに出力する画像データを生成するカラーレーザープリンターが開示されている。   Conventionally, patent document 1 is known as this kind of technique. Patent Document 1 discloses a color laser printer that generates image data to be output to a laser engine by a microprocessor system corresponding to each color of cyan, magenta, yellow, and black.

特開2000−351239号公報JP 2000-351239 A

しかしながら、特許文献1のように、複数の回路を用いて画像処理を行う場合、処理速度の向上が期待できるものの、画質低下など、改良の余地があった。   However, as in Patent Document 1, when image processing is performed using a plurality of circuits, although an improvement in processing speed can be expected, there is room for improvement such as a reduction in image quality.

本発明の印刷装置は、複数のページからなる画像データを取得する取得部と、画像データを印刷データに変換する第1回路と、画像データを印刷データに変換する回路であって、第1回路とは異なる第2回路と、1のページに対して第1印刷と第2印刷とを行うことで該ページに対応する画像データの印刷を行う印刷部と、を備えた印刷装置であって、第1回路は、第1頁の画像データに第1処理を行い、第2回路は、第2頁の画像データに第2処理を行い、第1回路は、第1処理後の第1頁の第1印刷に対応する画像データと第2処理後の第2頁の第1印刷に対応する画像データとをそれぞれ第1頁の印刷データと第2頁の印刷データに変換して印刷部に出力する第3処理を行い、第2回路は、第1処理後の第1頁の第2印刷に対応する画像データと第2処理後の第2頁の第2印刷に対応する画像データとをそれぞれ第1頁の印刷データと第2頁の印刷データに変換して印刷部に出力する第4処理を行い、印刷部は、第1回路が生成した印刷データに基づいて第1印刷を行い、第2回路が生成した印刷データに基づいて第2印刷を行うことを特徴とする。   A printing apparatus according to the present invention includes an acquisition unit that acquires image data including a plurality of pages, a first circuit that converts image data into print data, and a circuit that converts image data into print data. A printing device comprising: a second circuit different from the first circuit; and a printing unit that prints image data corresponding to the page by performing first printing and second printing on one page, The first circuit performs a first process on the image data of the first page, the second circuit performs a second process on the image data of the second page, and the first circuit performs the first process on the first page after the first process. The image data corresponding to the first printing and the image data corresponding to the first printing of the second page after the second processing are converted into the printing data for the first page and the printing data for the second page, respectively, and output to the printing unit. The second circuit performs an image corresponding to the second printing of the first page after the first process. Performing a fourth process of converting the data and the image data corresponding to the second print of the second page after the second process into the print data of the first page and the print data of the second page, respectively, and outputting them to the printing unit; The printing unit performs the first printing based on the print data generated by the first circuit, and performs the second printing based on the print data generated by the second circuit.

本発明の他の印刷装置は、画像データを取得する画像取得回路と、画像データの画像処理を行い、画像処理結果に基づいて生成した印刷データを、印刷部に出力する複数の印刷制御回路と、画像取得回路が出力する信号を、複数の印刷制御回路のそれぞれに供給する、第1の通信線と、複数の印刷制御回路間で信号を交換する、第1の通信線とは異なる第2の通信線と、を備えたことを特徴とする印刷装置。   Another printing apparatus of the present invention includes an image acquisition circuit that acquires image data, a plurality of print control circuits that perform image processing of the image data, and output print data generated based on the image processing result to a printing unit; A second communication different from the first communication line for supplying a signal output from the image acquisition circuit to each of the plurality of print control circuits and exchanging signals between the plurality of print control circuits. And a communication line.

第1実施形態に係る印刷装置の構成を示すブロック図である。1 is a block diagram illustrating a configuration of a printing apparatus according to a first embodiment. 制御部の構成を示すブロック図である。It is a block diagram which shows the structure of a control part. 第1印刷制御回路および第2印刷制御回路による処理の概要を示す図である。It is a figure which shows the outline | summary of the process by a 1st printing control circuit and a 2nd printing control circuit. CPUから見たアドレス空間を示す図である。It is a figure which shows the address space seen from CPU. RGBデータ生成処理、画像処理、コピー処理およびヘッド制御の実行タイミングを示す図である。It is a figure which shows the execution timing of RGB data generation processing, image processing, copy processing, and head control. 画像処理の流れを示すフローチャートである。It is a flowchart which shows the flow of an image process. コピー処理の流れを示すフローチャートである。It is a flowchart which shows the flow of a copy process. ヘッド制御の流れを示すフローチャートである。It is a flowchart which shows the flow of head control. 第2実施形態に係る印刷装置の構成を示すブロック図である。It is a block diagram which shows the structure of the printing apparatus which concerns on 2nd Embodiment. 第2実施形態に係る第1印刷制御回路および第2印刷制御回路による処理の概要を示す図である。It is a figure which shows the outline | summary of the process by the 1st printing control circuit and 2nd printing control circuit which concern on 2nd Embodiment.

[第1実施形態]
以下、本発明の一実施形態に係る印刷装置について、添付図面に基づいて説明する。本実施形態では、印刷装置として、インクジェットプリンターを例示するが、サーマルプリンターや電子写真プリンターを用いてもよい。
[First Embodiment]
Hereinafter, a printing apparatus according to an embodiment of the present invention will be described with reference to the accompanying drawings. In the present embodiment, an inkjet printer is exemplified as the printing apparatus, but a thermal printer or an electrophotographic printer may be used.

図1は、印刷装置1の構成を示すブロック図である。印刷装置1は、インターフェース11と、操作パネル12と、制御部20と、印刷部30と、を備える。インターフェース11は、PC(Personal Computer)110、スキャナー120、メモリーカード130等の外部装置から、印刷ジョブ、画像ファイル、文書ファイル等の各種データを受信するための通信手段である。操作パネル12は、例えばタッチセンサー付きディスプレーであり、ユーザーが各種操作を行うための操作手段、および、ユーザーに各種情報を提示するための表示手段である。   FIG. 1 is a block diagram illustrating a configuration of the printing apparatus 1. The printing apparatus 1 includes an interface 11, an operation panel 12, a control unit 20, and a printing unit 30. The interface 11 is a communication unit for receiving various data such as a print job, an image file, and a document file from an external device such as a PC (Personal Computer) 110, a scanner 120, and a memory card 130. The operation panel 12 is, for example, a display with a touch sensor, and is an operation means for the user to perform various operations and a display means for presenting various information to the user.

制御部20は、メイン回路21と、第1印刷制御回路22と、第2印刷制御回路23と、第1バス26と、第2バス27と、を含む。メイン回路21は、本発明の「取得部」および「画像取得回路」の一例である。また、第1印刷制御回路22は、本発明の「第1回路」の一例であり、第2印刷制御回路23は、本発明の「第2回路」の一例である。また、第1印刷制御回路22および第2印刷制御回路23は、本発明の「複数の印刷制御回路」の一例である。また、第1バス26は、本発明の「第1の通信線」の一例である。また、第2バス27は、本発明の「第2の通信線」の一例である。   The control unit 20 includes a main circuit 21, a first print control circuit 22, a second print control circuit 23, a first bus 26, and a second bus 27. The main circuit 21 is an example of the “acquisition unit” and “image acquisition circuit” of the present invention. The first print control circuit 22 is an example of the “first circuit” in the present invention, and the second print control circuit 23 is an example of the “second circuit” in the present invention. The first print control circuit 22 and the second print control circuit 23 are examples of the “plurality of print control circuits” in the present invention. The first bus 26 is an example of the “first communication line” in the present invention. The second bus 27 is an example of the “second communication line” in the present invention.

メイン回路21、第1印刷制御回路22および第2印刷制御回路23は、いずれも集積回路であり、各種マイクロコントローラーを用いることができる。但し、第1印刷制御回路22と第2印刷制御回路23は、同型の回路、つまり同型の集積回路を用いることが好ましい。例えば、第1印刷制御回路22と第2印刷制御回路23として、同型のSOC(System-on-a-chip)や同型のASIC(Application Specific Integrated Circuit)を用いてもよい。   The main circuit 21, the first print control circuit 22, and the second print control circuit 23 are all integrated circuits, and various microcontrollers can be used. However, the first print control circuit 22 and the second print control circuit 23 are preferably the same type of circuit, that is, the same type of integrated circuit. For example, the same type SOC (System-on-a-chip) or the same type ASIC (Application Specific Integrated Circuit) may be used as the first print control circuit 22 and the second print control circuit 23.

メイン回路21は、インターフェース11を介して各種データを取得し、レンダリング処理を行って、RGBデータを生成する。RGBデータは、本発明の「画像データ」の一例である。RGBデータとは、レッド(R)、グリーン(G)、ブルー(B)のカラー要素を含むレンダリング処理後の画像データを指す。レンダリング処理には、画像の拡大・縮小処理および言語変換処理が含まれる。第1印刷制御回路22および第2印刷制御回路23は、メイン回路21から出力されたRGBデータに対する画像処理や、印刷データ生成処理を並列処理する。なお、本実施形態において、メイン回路21は、複数のページからなるRGBデータを生成するものとする。   The main circuit 21 acquires various data via the interface 11, performs rendering processing, and generates RGB data. The RGB data is an example of the “image data” in the present invention. RGB data refers to image data after rendering processing including red (R), green (G), and blue (B) color elements. The rendering processing includes image enlargement / reduction processing and language conversion processing. The first print control circuit 22 and the second print control circuit 23 perform image processing and print data generation processing on the RGB data output from the main circuit 21 in parallel. In the present embodiment, the main circuit 21 generates RGB data including a plurality of pages.

一方、第1バス26は、メイン回路21と第1印刷制御回路22との間を接続するバス、およびメイン回路21と第2印刷制御回路23との間を接続するバス、の2つのバスから成る。つまり、第1バス26は、メイン回路21が出力する信号を、第1印刷制御回路22および第2印刷制御回路23のそれぞれに供給するためのバスである。また、第2バス27は、第1印刷制御回路22と第2印刷制御回路23との間を接続するバスである。つまり、第2バス27は、第1印刷制御回路22と第2印刷制御回路23との間で信号を交換するためのバスである。これら3つのバスは、バス同士が接続されていない、独立したバスである。第1バス26および第2バス27としては、いずれもPCI EXPRESS(登録商標)のバスを用いる。つまり、メイン回路21と第1印刷制御回路22との間、メイン回路21と第2印刷制御回路23との間、および第1印刷制御回路22と第2印刷制御回路23との間におけるデータ転送、レジスタ制御および割り込み通知は、全てPCI EXPRESSのバスを介して行われる。   On the other hand, the first bus 26 includes two buses: a bus that connects the main circuit 21 and the first print control circuit 22, and a bus that connects the main circuit 21 and the second print control circuit 23. Become. That is, the first bus 26 is a bus for supplying a signal output from the main circuit 21 to each of the first print control circuit 22 and the second print control circuit 23. The second bus 27 is a bus that connects between the first print control circuit 22 and the second print control circuit 23. That is, the second bus 27 is a bus for exchanging signals between the first print control circuit 22 and the second print control circuit 23. These three buses are independent buses that are not connected to each other. Both the first bus 26 and the second bus 27 are PCI EXPRESS (registered trademark) buses. That is, data transfer between the main circuit 21 and the first print control circuit 22, between the main circuit 21 and the second print control circuit 23, and between the first print control circuit 22 and the second print control circuit 23. Register control and interrupt notification are all performed via the PCI EXPRESS bus.

なお、インターフェース11とメイン回路21との間、操作パネル12とメイン回路21との間、および後述するキャリッジモーター33とメイン回路21との間における接続は、PCI EXPRESSのバスを用いてもよいが、他の通信線を用いてもよい。   Note that a PCI EXPRESS bus may be used for connection between the interface 11 and the main circuit 21, between the operation panel 12 and the main circuit 21, and between a carriage motor 33 and the main circuit 21, which will be described later. Other communication lines may be used.

印刷部30は、ヘッドコントローラー31と、印刷ヘッド32と、キャリッジモーター33と、キャリッジ34と、を含む。印刷ヘッド32は、シリアル型のインクジェットヘッドであり、複数のノズルから成るノズル列が、色別に設けられている。本実施形態では、シアン(C)、マゼンタ(M)、イエロー(Y)、ブラック(K)の4色に対応した4種類のノズル列が、印刷ヘッド32に設けられているものとする。印刷ヘッド32は、各ノズル列から各色のインクを、不図示の印刷媒体に吐出することにより印刷を行う。   The printing unit 30 includes a head controller 31, a print head 32, a carriage motor 33, and a carriage 34. The print head 32 is a serial type ink jet head, and a nozzle row composed of a plurality of nozzles is provided for each color. In the present embodiment, it is assumed that the print head 32 is provided with four types of nozzle arrays corresponding to four colors of cyan (C), magenta (M), yellow (Y), and black (K). The print head 32 performs printing by discharging ink of each color from each nozzle row to a print medium (not shown).

ヘッドコントローラー31は、第1印刷制御回路22および第2印刷制御回路23から出力された印刷データに基づいて、印刷ヘッド32の駆動制御を行う。ここで、印刷データとは、印刷動作時に、各ノズルからインクを吐出させるか否かを示すデジタルデータを指す。詳細については後述するが、第1印刷制御回路22は、C色とM色に対応したノズル列を駆動させるための印刷データを出力し、第2印刷制御回路23は、Y色とK色に対応したノズル列を駆動させるための印刷データを出力する。   The head controller 31 performs drive control of the print head 32 based on the print data output from the first print control circuit 22 and the second print control circuit 23. Here, the print data refers to digital data indicating whether or not ink is ejected from each nozzle during a printing operation. Although details will be described later, the first print control circuit 22 outputs print data for driving the nozzle rows corresponding to the C color and the M color, and the second print control circuit 23 outputs the Y color and the K color. Print data for driving the corresponding nozzle row is output.

キャリッジ34は、印刷ヘッド32を搭載し、印刷ヘッド32を印刷媒体に対して往復移動させる。キャリッジモーター33は、不図示のキャリッジ移動機構により、キャリッジ34を往復移動させるための駆動源である。印刷ヘッド32は、キャリッジ34が移動する際に、印刷媒体に対してインクを吐出する。なお、印刷ヘッド32は、キャリッジ34の往復移動のうち、往動時および復動時のいずれか一方のみインクを吐出してもよく、往動時および復動時のいずれともインクを吐出してもよい。また、印刷ヘッド32の各ノズル列を構成する複数のノズルは、印刷媒体の搬送方向に並んでいることが好ましい。一方、印刷媒体は、図示しない搬送機構により、キャリッジ34の移動方向と交差する方向に搬送される。つまり、印刷装置1では、キャリッジ34の移動と、印刷媒体の搬送と、によって、印刷媒体への印刷が行われる。   The carriage 34 mounts the print head 32 and reciprocates the print head 32 with respect to the print medium. The carriage motor 33 is a drive source for reciprocating the carriage 34 by a carriage movement mechanism (not shown). The print head 32 ejects ink to the print medium when the carriage 34 moves. The print head 32 may eject ink only during forward movement or backward movement of the reciprocating movement of the carriage 34, and may discharge ink during both forward movement and backward movement. Also good. Moreover, it is preferable that the plurality of nozzles constituting each nozzle row of the print head 32 are arranged in the print medium conveyance direction. On the other hand, the print medium is transported in a direction crossing the moving direction of the carriage 34 by a transport mechanism (not shown). In other words, the printing apparatus 1 performs printing on the print medium by moving the carriage 34 and transporting the print medium.

なお、本実施形態では、印刷ヘッド32として、シリアル型のヘッドを例示したが、ライン型のヘッドを用いてもよい。また、印刷装置1が、サーマルプリンターの場合、印刷ヘッド32として、サーマルヘッドを用いればよい。さらに、印刷装置1が、電子写真式プリンターの場合、印刷ヘッド32に代えて、感光体ドラムを用いればよい。   In the present embodiment, a serial type head is exemplified as the print head 32, but a line type head may be used. Further, when the printing apparatus 1 is a thermal printer, a thermal head may be used as the print head 32. Furthermore, when the printing apparatus 1 is an electrophotographic printer, a photosensitive drum may be used instead of the print head 32.

次に、図2を参照し、制御部20の詳細な構成について説明する。メイン回路21は、CPU(Central Processing Unit)41と、ROM(Read Only Memory)42と、RAM(Random Access Memory)43と、を備える。   Next, a detailed configuration of the control unit 20 will be described with reference to FIG. The main circuit 21 includes a CPU (Central Processing Unit) 41, a ROM (Read Only Memory) 42, and a RAM (Random Access Memory) 43.

CPU41は、メイン回路21を制御するプロセッサーである。ROM42は、不揮発性の記憶媒体であり、メイン回路21が動作するためのプログラムを記憶する。RAM43は、揮発性の記憶媒体であり、CPU41のワークエリアとして用いられる。なお、RAM43としては、DRAM(Dynamic Random Access Memory)を用いてもよい。以下に示す、第1印刷制御回路22および第2印刷制御回路23のRAM53,63についても同様である。   The CPU 41 is a processor that controls the main circuit 21. The ROM 42 is a nonvolatile storage medium and stores a program for operating the main circuit 21. The RAM 43 is a volatile storage medium and is used as a work area for the CPU 41. Note that a DRAM (Dynamic Random Access Memory) may be used as the RAM 43. The same applies to the RAMs 53 and 63 of the first print control circuit 22 and the second print control circuit 23 described below.

第1印刷制御回路22は、CPU51と、ROM52と、RAM53と、第1画像処理回路54と、第1コピー処理回路55と、第1ヘッド制御回路56と、を備える。なお、RAM53は、本発明の「記憶部」の一例である。また、第1画像処理回路54は、本発明の「第1処理」を行うための回路である。また、第1ヘッド制御回路56は、本発明の「第3処理」を行うための回路である。   The first print control circuit 22 includes a CPU 51, a ROM 52, a RAM 53, a first image processing circuit 54, a first copy processing circuit 55, and a first head control circuit 56. The RAM 53 is an example of the “storage unit” in the present invention. The first image processing circuit 54 is a circuit for performing the “first processing” of the present invention. The first head control circuit 56 is a circuit for performing the “third process” of the present invention.

CPU51は、第1印刷制御回路22を制御するプロセッサーである。ROM52は、第1印刷制御回路22が動作するためのプログラムを記憶する。RAM53は、各種情報を一時的に記憶するバッファーとして用いられる。なお、第1画像処理回路54、第1コピー処理回路55および第1ヘッド制御回路56については、後述する。   The CPU 51 is a processor that controls the first print control circuit 22. The ROM 52 stores a program for operating the first print control circuit 22. The RAM 53 is used as a buffer for temporarily storing various information. The first image processing circuit 54, the first copy processing circuit 55, and the first head control circuit 56 will be described later.

第2印刷制御回路23は、CPU61と、ROM62と、RAM63と、第2画像処理回路64と、第2コピー処理回路65と、第2ヘッド制御回路66と、を備える。第2印刷制御回路23は、第1印刷制御回路22と同様の構成であるため、説明を省略する。なお、RAM63は、本発明の「記憶部」の一例である。また、第2画像処理回路64は、本発明の「第2処理」を行うための回路である。また、第2ヘッド制御回路66は、本発明の「第4処理」を行うための回路である。   The second print control circuit 23 includes a CPU 61, a ROM 62, a RAM 63, a second image processing circuit 64, a second copy processing circuit 65, and a second head control circuit 66. The second print control circuit 23 has the same configuration as that of the first print control circuit 22, and thus the description thereof is omitted. The RAM 63 is an example of the “storage unit” in the present invention. The second image processing circuit 64 is a circuit for performing the “second processing” of the present invention. The second head control circuit 66 is a circuit for performing the “fourth processing” of the present invention.

次に、図3を参照し、第1印刷制御回路22および第2印刷制御回路23による処理の概要について説明する。なお、図面は、図3以降、第1画像処理回路54を「画像処理(1)」、第1コピー処理回路55を「コピー処理(1)」、第1ヘッド制御回路56を「ヘッド制御(1)」と表記する。同様に、第2画像処理回路64を「画像処理(2)」、第2コピー処理回路65を「コピー処理(2)」、第2ヘッド制御回路66を「ヘッド制御(2)」と表記する。   Next, an overview of processing by the first print control circuit 22 and the second print control circuit 23 will be described with reference to FIG. 3 and subsequent drawings, the first image processing circuit 54 is “image processing (1)”, the first copy processing circuit 55 is “copy processing (1)”, and the first head control circuit 56 is “head control ( 1) ”. Similarly, the second image processing circuit 64 is referred to as “image processing (2)”, the second copy processing circuit 65 as “copy processing (2)”, and the second head control circuit 66 as “head control (2)”. .

第1印刷制御回路22のCPU51は、メイン回路21から出力されたRGBデータのうち、奇数ページに相当するデータを、RAM53に一旦格納する。CPU51は、RAM53から奇数ページのRGBデータを読み出し、第1画像処理回路54により、色変換処理および多値化処理を含む画像処理を行う。この第1画像処理回路54が実行する画像処理が第1処理に対応する。色変換処理では、画像データを、RGB体系からCMYK体系に変換する。また、多値化処理では、CMYK体系の画像データを2値化データに変換する。このとき、CPU51は、ハーフトーン処理により、2値化データを生成する。ハーフトーン処理としては、例えば、誤差拡散アルゴリズムを用いることができる。誤差拡散アルゴリズムは、画像を構成する画素の階調値を平均化して中間階調を表現する疑似階調表現アルゴリズムであり、画像を滑らかに表現することができる。CPU51は、第1画像処理回路54により生成された奇数ページの2値化データを、RAM53内の所定領域に一旦格納する。この奇数ページの2値化データが、第1処理後の画像データに対応する。なお、多値化処理では、2値化データとして2値ではなく、印刷ヘッド32のノズルから吐出されるインク量、すなわちドットサイズに応じた多値のデータを生成してもよい。もちろんこれ以外の処理も行うようにしても良い。第1画像処理回路54が行う画像処理には、ページ全体に対してまとめて行う処理を少なくとも含むようにする。上述の、誤差拡散によるハーフトーン処理は、誤差がページ全体に順に拡散していくことで画質が良くなるのであるから、ページ全体に対してまとめて行うことが望ましい。なお、ページ全体に対してまとめて行うことが望ましい処理は他にも、吐出不良のノズルの代わりに該ノズルの周囲のノズルの吐出量を増やして補完を行うノズル補完処理などがある。   The CPU 51 of the first print control circuit 22 temporarily stores, in the RAM 53, data corresponding to odd pages among the RGB data output from the main circuit 21. The CPU 51 reads out odd-numbered page RGB data from the RAM 53, and performs image processing including color conversion processing and multilevel processing by the first image processing circuit 54. The image processing executed by the first image processing circuit 54 corresponds to the first processing. In the color conversion process, the image data is converted from the RGB system to the CMYK system. In the multi-value processing, the CMYK system image data is converted into binary data. At this time, the CPU 51 generates binarized data by halftone processing. As the halftone processing, for example, an error diffusion algorithm can be used. The error diffusion algorithm is a pseudo gradation expression algorithm that averages gradation values of pixels constituting an image to express intermediate gradations, and can express an image smoothly. The CPU 51 temporarily stores the odd-numbered page binarized data generated by the first image processing circuit 54 in a predetermined area in the RAM 53. The binarized data of the odd pages corresponds to the image data after the first processing. In the multi-value processing, multi-value data corresponding to the amount of ink ejected from the nozzles of the print head 32, that is, the dot size, may be generated instead of the binary data. Of course, other processes may be performed. The image processing performed by the first image processing circuit 54 includes at least processing performed collectively for the entire page. The above-described halftone processing by error diffusion improves the image quality by sequentially diffusing errors over the entire page. Therefore, it is desirable that the halftone processing is performed collectively for the entire page. Note that there are other processes that are desirably performed collectively on the entire page, such as a nozzle complement process that performs complementation by increasing the discharge amount of the nozzles around the nozzle instead of a defective nozzle.

続いて、第1印刷制御回路22は、コピー処理を行う。コピー処理では、第1コピー処理回路55により、RAM53に格納された奇数ページの2値化データのうち、C色およびM色の2値化データを読み出す。また、第1コピー処理回路55は、偶数ページのC色およびM色の2値化データを、第2印刷制御回路23のRAM63から読み出す。なお、第1コピー処理回路55および第2コピー処理回路65によるデータの読み出しについては、後述する。CPU51は、第1コピー処理回路55により読み出されたC色およびM色の2値化データを、RAM53内の所定領域に一旦格納する。このC色が第1色成分に対応し、C色のインクを吐出するノズル群が第1ノズル群に対応する。もちろんC色でなくM色であっても同様に対応する。   Subsequently, the first print control circuit 22 performs a copy process. In the copy process, the first copy processing circuit 55 reads the binarized data of the C color and the M color out of the binarized data of the odd pages stored in the RAM 53. In addition, the first copy processing circuit 55 reads out even-numbered page C and M color binarized data from the RAM 63 of the second print control circuit 23. Note that data read by the first copy processing circuit 55 and the second copy processing circuit 65 will be described later. The CPU 51 temporarily stores the C color and M color binarized data read by the first copy processing circuit 55 in a predetermined area in the RAM 53. The C color corresponds to the first color component, and the nozzle group that ejects the C color ink corresponds to the first nozzle group. Of course, the same applies to the M color instead of the C color.

CPU51は、RAM53からC色およびM色の2値化データを読み出し、第1ヘッド制御回路56により、ヘッド制御を行う。ヘッド制御では、C色およびM色の2値化データに基づいてC色およびM色の印刷データを生成し、生成した印刷データをヘッドコントローラー31に出力する。これが第3処理に対応する。ヘッドコントローラー31は、第1ヘッド制御回路56により生成された印刷データに基づいて、C色およびM色のノズル列71を駆動する。そして、C色のノズル列71を駆動して行う印刷が第1印刷に対応する。もちろんC色でなくM色であっても同様に対応する。   The CPU 51 reads the binarized data of C color and M color from the RAM 53, and performs head control by the first head control circuit 56. In the head control, print data of C color and M color is generated based on the binarized data of C color and M color, and the generated print data is output to the head controller 31. This corresponds to the third process. The head controller 31 drives the C-color and M-color nozzle rows 71 based on the print data generated by the first head control circuit 56. The printing performed by driving the C nozzle row 71 corresponds to the first printing. Of course, the same applies to the M color instead of the C color.

一方、第2印刷制御回路23のCPU61は、メイン回路21から出力されたRGBデータのうち、偶数ページに相当するデータを、RAM63に一旦格納する。CPU61は、RAM63から偶数ページのRGBデータを読み出し、第2画像処理回路64により、色変換処理および多値化処理を含む画像処理を行う。CPU61は、第2画像処理回路64により生成された偶数ページの2値化データを、RAM63内の所定領域に一旦格納する。この第2画像処理回路64が実行する画像処理が第2処理に対応する。また、この偶数ページの2値化データが、第2処理後の画像データに対応する。   On the other hand, the CPU 61 of the second print control circuit 23 temporarily stores, in the RAM 63, data corresponding to even pages among the RGB data output from the main circuit 21. The CPU 61 reads out even-page RGB data from the RAM 63, and performs image processing including color conversion processing and multi-value processing by the second image processing circuit 64. The CPU 61 temporarily stores the binarized data of the even pages generated by the second image processing circuit 64 in a predetermined area in the RAM 63. The image processing executed by the second image processing circuit 64 corresponds to the second processing. Further, the binarized data of the even pages corresponds to the image data after the second processing.

続いて、第2印刷制御回路23は、コピー処理を行う。コピー処理では、第2コピー処理回路65により、RAM63に格納された偶数ページの2値化データのうち、Y色およびK色の2値化データを読み出す。また、第2コピー処理回路65は、奇数ページのY色およびK色の2値化データを、第1印刷制御回路22のRAM53から読み出す。CPU61は、第2コピー処理回路65により読み出されたY色およびK色の2値化データを、RAM63内の所定領域に一旦格納する。このY色が第2色成分に対応し、Y色のインクを吐出するノズル群が第2ノズル群に対応する。もちろんY色でなくK色であっても同様に対応する。   Subsequently, the second print control circuit 23 performs a copy process. In the copy processing, the second copy processing circuit 65 reads out binary data of Y color and K color from the binarized data of even pages stored in the RAM 63. Further, the second copy processing circuit 65 reads out the binary data of the odd-numbered pages of Y color and K color from the RAM 53 of the first print control circuit 22. The CPU 61 temporarily stores the binarized data of Y color and K color read by the second copy processing circuit 65 in a predetermined area in the RAM 63. The Y color corresponds to the second color component, and the nozzle group that discharges the Y color ink corresponds to the second nozzle group. Of course, the same applies to K color instead of Y color.

CPU61は、RAM63からY色およびK色の2値化データを読み出し、第2ヘッド制御回路66により、ヘッド制御を行う。ヘッド制御では、Y色およびK色の2値化データに基づいて、Y色およびK色の印刷データを生成し、ヘッドコントローラー31に出力する。これが第4処理に対応する。ヘッドコントローラー31は、第2ヘッド制御回路66により生成された印刷データに基づいて、Y色およびK色のノズル列72を駆動する。そして、Y色のノズル列72を駆動して行う印刷が第2印刷に対応する。もちろんY色でなくK色であっても同様に対応する。   The CPU 61 reads the binary data of Y color and K color from the RAM 63, and performs head control by the second head control circuit 66. In the head control, print data of Y color and K color is generated based on the binarized data of Y color and K color, and is output to the head controller 31. This corresponds to the fourth process. The head controller 31 drives the Y-color and K-color nozzle rows 72 based on the print data generated by the second head control circuit 66. The printing performed by driving the Y nozzle row 72 corresponds to the second printing. Of course, the same applies to K color instead of Y color.

次に、図4を参照し、第1コピー処理回路55および第2コピー処理回路65によるデータの読み出しについて説明する。同図は、第1印刷制御回路22および第2印刷制御回路23内のCPU51,61から見たアドレス空間80を示す図である。同図に示すように、アドレス空間80には、RAM領域81と、IO(Input Output)領域82と、PCIe(PCI EXPRESS)領域83と、がマッピングされている。   Next, reading of data by the first copy processing circuit 55 and the second copy processing circuit 65 will be described with reference to FIG. The figure shows an address space 80 viewed from the CPUs 51 and 61 in the first print control circuit 22 and the second print control circuit 23. As shown in the figure, in the address space 80, a RAM area 81, an IO (Input Output) area 82, and a PCIe (PCI EXPRESS) area 83 are mapped.

例えば、同図に示すアドレス空間80が、第1印刷制御回路22のものである場合、RAM領域81は、CPU51が自回路である第1印刷制御回路22のRAM53にアクセスするための領域である。また、IO領域82は、CPU51が自回路のハードウェアに関する設定を記憶するための領域である。また、PCIe領域83は、CPU51および第1コピー処理回路55が、他回路である第2印刷制御回路23のアドレス空間80におけるRAM領域81およびIO領域82にアクセスするための領域である。   For example, when the address space 80 shown in the figure is that of the first print control circuit 22, the RAM area 81 is an area for the CPU 51 to access the RAM 53 of the first print control circuit 22 that is its own circuit. . The IO area 82 is an area for the CPU 51 to store settings related to the hardware of its own circuit. The PCIe area 83 is an area for the CPU 51 and the first copy processing circuit 55 to access the RAM area 81 and the IO area 82 in the address space 80 of the second print control circuit 23 which is another circuit.

この構成により、第1コピー処理回路55は、自回路のアドレス空間80上のPCIe領域83から、他回路のアドレス空間80上のRAM領域81に第2バス27を介してアクセスし、DMA(Direct Memory Access)リードにより、第2印刷制御回路23のRAM63から、偶数ページのC色およびM色の2値化データを読み出す。同様に、第2コピー処理回路65は、自回路のアドレス空間80上のPCIe領域83から、他回路のアドレス空間80上のRAM領域81に第2バス27を介してアクセスし、DMAリードにより、第1印刷制御回路22のRAM53から、奇数ページのY色およびK色の2値化データを読み出す。なお、DMAリードとは、DMA転送を用いた読み出し方式であり、CPU51,61を介さず、直接データの読み出しを行うことを指す。   With this configuration, the first copy processing circuit 55 accesses the RAM area 81 on the address space 80 of the other circuit from the PCIe area 83 on the address space 80 of its own circuit via the second bus 27, and DMA (Direct Memory Access) reads out binary data of C and M colors for even pages from the RAM 63 of the second print control circuit 23. Similarly, the second copy processing circuit 65 accesses the RAM area 81 on the address space 80 of the other circuit from the PCIe area 83 on the address space 80 of the own circuit via the second bus 27, and by DMA read, The binarized data of the odd-numbered pages of Y color and K color is read from the RAM 53 of the first print control circuit 22. The DMA read is a read method using DMA transfer, and refers to directly reading data without using the CPUs 51 and 61.

次に、図5ないし図8を参照し、画像処理、コピー処理およびヘッド制御の、各処理の流れについて説明する。図5は、4ページからなる印刷ジョブを受信したときの各処理の実行タイミングを時間軸上で示したものである。同図において、横軸は、時間軸を示す。また、同図では、メイン回路21により印刷ジョブの1ページ目である「奇数ページ1」、印刷ジョブの2ページ目である「偶数ページ1」、印刷ジョブの3ページ目である「奇数ページ2」、印刷ジョブの4ページ目である「偶数ページ2」の合計4ページ分のRGBデータが生成された場合を示す。   Next, the flow of each process of image processing, copy processing, and head control will be described with reference to FIGS. FIG. 5 shows the execution timing of each process on the time axis when a print job consisting of four pages is received. In the figure, the horizontal axis represents the time axis. In the figure, the main circuit 21 causes the first page of the print job to be “odd page 1”, the second page of the print job is “even number page 1”, and the third page of the print job is “odd page 2”. ”, A case where RGB data for a total of four pages of“ even page 2 ”, which is the fourth page of the print job, is generated.

まず、第1画像処理回路54は、メイン回路21により生成された「奇数ページ1」のRGBデータに対し、画像処理を行い、第2画像処理回路64は、メイン回路21により生成された「偶数ページ1」のRGBデータに対し、画像処理を行う(S01,S02)。   First, the first image processing circuit 54 performs image processing on the RGB data of “odd page 1” generated by the main circuit 21, and the second image processing circuit 64 generates an “even number” generated by the main circuit 21. Image processing is performed on the RGB data of “Page 1” (S01, S02).

第1コピー処理回路55は、第1画像処理回路54により生成された「奇数ページ1」の2値化データの、C色およびM色のコピー処理と、第2画像処理回路64により生成された「偶数ページ1」の2値化データの、C色およびM色のコピー処理と、を行う(S03,S04)。また、第2コピー処理回路65は、第1画像処理回路54により生成された「奇数ページ1」の2値化データの、Y色およびK色のコピー処理と、第2画像処理回路64により生成された「偶数ページ1」の2値化データの、Y色およびK色のコピー処理と、を行う(S05,S06)。   The first copy processing circuit 55 generates C-color and M-color copy processing of the “odd page 1” binarized data generated by the first image processing circuit 54 and the second image processing circuit 64. The C data and M color copy processing of the binarized data of “even page 1” is performed (S03, S04). Further, the second copy processing circuit 65 generates a Y-color and K-color copy process for the binarized data of “odd page 1” generated by the first image processing circuit 54 and a second image processing circuit 64. Then, the Y-color and K-color copy processing of the binarized data of “even page 1” is performed (S05, S06).

第1ヘッド制御回路56は、第1コピー処理回路55によりコピーされた「奇数ページ1」のC色およびM色の2値化データ、および、「偶数ページ1」のC色およびM色の2値化データ、に基づいてヘッド制御を行う(S07,S08)。また、第2ヘッド制御回路66は、第2コピー処理回路65によりコピーされた「奇数ページ1」のY色およびK色の2値化データ、および、「偶数ページ1」のY色およびK色の2値化データ、に基づいてヘッド制御を行う(S09,S10)。   The first head control circuit 56 binarized data of the C and M colors of “odd page 1” copied by the first copy processing circuit 55, and 2 of the C and M colors of “even page 1”. Head control is performed based on the digitized data (S07, S08). In addition, the second head control circuit 66 performs binarized data of “odd page 1” Y color and K color copied by the second copy processing circuit 65, and “even page 1” Y color and K color. The head control is performed based on the binarized data (S09, S10).

次に、処理ごとのフローチャートを説明する。図6は、第1印刷制御回路22による画像処理の流れを示すフローチャートである。第1印刷制御回路22は、RAM53に、奇数ページのRGBデータが1ページ分格納されたか否かを判別し(S11)、格納されたと判定した場合は(S11第2画像処理回路Yes)、第1画像処理回路54を起動し、画像処理を開始する(S12)。第1印刷制御回路22は、第1画像処理回路54による画像処理が完了したと判定すると(S13:Yes)、S11に戻る。S13では、RAM53に、奇数ページ1ページ分の2値化データが格納されたとき、画像処理が完了したと判定される。   Next, a flowchart for each process will be described. FIG. 6 is a flowchart showing the flow of image processing by the first print control circuit 22. The first print control circuit 22 determines whether or not one page of odd-page RGB data has been stored in the RAM 53 (S11). If it is determined that it has been stored (S11 second image processing circuit Yes), the first print control circuit 22 The one image processing circuit 54 is activated to start image processing (S12). If the first print control circuit 22 determines that the image processing by the first image processing circuit 54 has been completed (S13: Yes), it returns to S11. In S13, when binarized data for one odd page is stored in the RAM 53, it is determined that the image processing is completed.

一方、第1印刷制御回路22は、奇数ページのRGBデータが1ページ分格納されていないと判定した場合は(S11:No)、S11に戻り、第1画像処理回路54による画像処理が完了していないと判定した場合は(S13:No)、S13に戻る。   On the other hand, if the first print control circuit 22 determines that one page of RGB data of odd pages has not been stored (S11: No), the process returns to S11, and the image processing by the first image processing circuit 54 is completed. If it is determined that it is not (S13: No), the process returns to S13.

なお、第2印刷制御回路23による画像処理は、奇数ページではなく偶数ページを処理する点と、第1画像処理回路54ではなく第2画像処理回路64を起動する点、で異なるが、それ以外は、図6と同様であるため、説明を省略する。   Note that image processing by the second print control circuit 23 differs depending on whether an even page is processed instead of an odd page and that the second image processing circuit 64 is started instead of the first image processing circuit 54, but otherwise. Since this is the same as FIG. 6, description thereof is omitted.

図7は、第1印刷制御回路22および第2印刷制御回路23によるコピー処理の流れを示すフローチャートである。なお、以下の説明では、「第1印刷制御回路22および第2印刷制御回路23」を「印刷制御回路22,23」と称する。印刷制御回路22,23は、第1画像処理回路54による画像処理が完了したと判定すると(S21:Yes)、第1コピー処理回路55および第2コピー処理回路65を起動し、奇数ページのコピー処理を開始する(S22)。印刷制御回路22,23は、奇数ページのコピー処理が完了したと判定すると(S23:Yes)、第2画像処理回路64による画像処理が完了したか否かを判別する(S24)。印刷制御回路22,23は、第2画像処理回路64による画像処理が完了したと判定すると(S24:Yes)、第1コピー処理回路55および第2コピー処理回路65を起動し、偶数ページのコピー処理を開始する(S25)。印刷制御回路22,23は、偶数ページのコピー処理が完了したと判定すると(S26:Yes)、S21に戻る。   FIG. 7 is a flowchart showing the flow of copy processing by the first print control circuit 22 and the second print control circuit 23. In the following description, “the first print control circuit 22 and the second print control circuit 23” are referred to as “print control circuits 22 and 23”. If the print control circuits 22 and 23 determine that the image processing by the first image processing circuit 54 has been completed (S21: Yes), the first copy processing circuit 55 and the second copy processing circuit 65 are activated to copy odd pages. The process is started (S22). If the print control circuits 22 and 23 determine that the odd page copy process has been completed (S23: Yes), the print control circuits 22 and 23 determine whether or not the image processing by the second image processing circuit 64 has been completed (S24). When the print control circuits 22 and 23 determine that the image processing by the second image processing circuit 64 has been completed (S24: Yes), the first copy processing circuit 55 and the second copy processing circuit 65 are activated to copy even pages. Processing is started (S25). If the print control circuits 22 and 23 determine that the even page copy process has been completed (S26: Yes), the process returns to S21.

一方、印刷制御回路22,23は、第1画像処理回路54による画像処理が完了していないと判定した場合は(S21:No)、S21に戻り、奇数ページのコピー処理が完了していないと判定した場合は(S23:No)、S23に戻る。また、印刷制御回路22,23は、第2画像処理回路64による画像処理が完了していないと判定した場合は(S24:No)、S24に戻り、偶数ページのコピー処理が完了していないと判定した場合は(S26:No)、S26に戻る。   On the other hand, if the print control circuits 22 and 23 determine that the image processing by the first image processing circuit 54 has not been completed (S21: No), the process returns to S21, and the odd page copy process has not been completed. When it determines (S23: No), it returns to S23. When the print control circuits 22 and 23 determine that the image processing by the second image processing circuit 64 has not been completed (S24: No), the process returns to S24, and the copy processing for even pages has not been completed. When it determines (S26: No), it returns to S26.

図8は、印刷制御回路22,23によるヘッド制御の流れを示すフローチャートである。印刷制御回路22,23は、第1コピー処理回路55および第2コピー処理回路65による奇数ページのコピー処理が完了したと判定すると(S31:Yes)、第1ヘッド制御回路56および第2ヘッド制御回路66を起動し、奇数ページのヘッド制御を開始する(S32)。印刷制御回路22,23は、奇数ページのヘッド制御が完了したと判定すると(S33:Yes)、第1コピー処理回路55および第2コピー処理回路65による偶数ページのコピー処理が完了したか否かを判別する(S34)。印刷制御回路22,23は、偶数ページのコピー処理が完了したと判定すると(S34:Yes)、第1ヘッド制御回路56および第2ヘッド制御回路66を起動し、偶数ページのヘッド制御を開始する(S35)。印刷制御回路22,23は、偶数ページのヘッド制御が完了したと判定すると(S36:Yes)、S31に戻る。   FIG. 8 is a flowchart showing the flow of head control by the print control circuits 22 and 23. When the print control circuits 22 and 23 determine that the odd page copy processing by the first copy processing circuit 55 and the second copy processing circuit 65 has been completed (S31: Yes), the first head control circuit 56 and the second head control The circuit 66 is activated and head control for odd pages is started (S32). If the print control circuits 22 and 23 determine that the odd page head control has been completed (S33: Yes), whether or not the even page copy processing by the first copy processing circuit 55 and the second copy processing circuit 65 has been completed. Is discriminated (S34). When the print control circuits 22 and 23 determine that the even page copy process has been completed (S34: Yes), the print control circuits 22 and 23 activate the first head control circuit 56 and the second head control circuit 66, and start the head control for the even pages. (S35). When the print control circuits 22 and 23 determine that the head control for the even pages has been completed (S36: Yes), the process returns to S31.

一方、印刷制御回路22,23は、奇数ページのコピー処理が完了していないと判定した場合は(S31:No)、S31に戻り、奇数ページのヘッド制御が完了していないと判定した場合は(S33:No)、S33に戻る。また、印刷制御回路22,23は、偶数ページのコピー処理が完了していないと判定した場合は(S34:No)、S34に戻り、偶数ページのヘッド制御が完了していないと判定した場合は(S36:No)、S36に戻る。   On the other hand, if the print control circuits 22 and 23 determine that the odd page copy process is not completed (S31: No), the process returns to S31 and determines that the odd page head control is not completed. (S33: No), it returns to S33. If the print control circuits 22 and 23 determine that the even page copy process has not been completed (S34: No), the process returns to S34, and if it is determined that the even page head control has not been completed. (S36: No), it returns to S36.

以上説明したとおり、本実施形態に係る印刷装置1の印刷制御回路22,23は、画像処理として、RGBデータをページ別に分担し、RGBデータをページ単位で処理することによりページ単位の2値化データを生成する。また、印刷制御回路22,23は、印刷データ生成処理として、ページ単位の2値化データを色別に分担し、自回路が生成したページの色別の2値化データと、他回路から取得したページの色別の2値化データと、に基づいて、2ページ分の色別の印刷データを生成し、生成した印刷データをヘッドコントローラー31に出力する。このように、印刷装置1は、画像処理をページ単位で行うため、1枚の画像が揃っている場合に適した画像処理(例えば誤差拡散アルゴリズム等を用いたハーフトーン処理)を実現することができる。これにより、高画質を維持しつつ、複数の印刷制御回路22,23を用いた処理高速化を実現することができる。   As described above, the print control circuits 22 and 23 of the printing apparatus 1 according to the present embodiment share RGB data for each page as image processing, and binarize in units of pages by processing the RGB data in units of pages. Generate data. In addition, the print control circuits 22 and 23 share the binarized data for each page by color as print data generation processing, and acquire the binarized data for each page color generated by the own circuit and other circuits. Based on the binarized data for each page color, print data for two pages for each color is generated, and the generated print data is output to the head controller 31. As described above, since the printing apparatus 1 performs image processing in units of pages, it is possible to realize image processing (for example, halftone processing using an error diffusion algorithm or the like) suitable for a case where one image is prepared. it can. As a result, it is possible to realize high-speed processing using a plurality of print control circuits 22 and 23 while maintaining high image quality.

また、印刷制御回路22,23は、画像処理後の2値化データを記憶するRAM53,63を備え、1ページ分の画像データが取得されるたびに、画像処理を繰り返し実行する。この構成により、画像処理から印刷データ生成までの一連の処理を終えることなく、順次、画像処理を繰り返すことができる。また、印刷制御回路22,23は、コピー処理回路55,65により、DMAリードにより、他回路から2値化データを読み出すため、CPU51,61の処理負荷を軽減することができる。   The print control circuits 22 and 23 include RAMs 53 and 63 for storing binarized data after image processing, and repeatedly execute image processing each time image data for one page is acquired. With this configuration, image processing can be sequentially repeated without completing a series of processing from image processing to print data generation. Further, since the print control circuits 22 and 23 read the binarized data from the other circuits by the DMA read by the copy processing circuits 55 and 65, the processing load on the CPUs 51 and 61 can be reduced.

また、本実施形態の印刷装置1は、メイン回路21と第1印刷制御回路22、メイン回路21と第2印刷制御回路23、および、第1印刷制御回路22および第2印刷制御回路23間を、それぞれ独立したバス26,27で接続しているため、他の回路の通信状況に影響されることなく、回路間の通信を行うことができる。また、バス26,27は、PCI EXPRESSのバスであるため、PCIバスなど他のバスを用いた場合と比較し、通信速度の高速化、入出力制御の簡素化、実装コストの削減、などの効果を奏する。さらに、第1印刷制御回路22と第2印刷制御回路23は、同型の回路であるため、各色に対応したノズル列71,72を同様に駆動制御することができる。   The printing apparatus 1 according to the present embodiment includes a main circuit 21 and a first print control circuit 22, a main circuit 21 and a second print control circuit 23, and a first print control circuit 22 and a second print control circuit 23. Since the buses 26 and 27 are connected to each other, communication between circuits can be performed without being affected by the communication status of other circuits. Further, since the buses 26 and 27 are PCI EXPRESS buses, the communication speed is increased, the input / output control is simplified, the mounting cost is reduced, and the like compared to the case where other buses such as a PCI bus are used. There is an effect. Further, since the first print control circuit 22 and the second print control circuit 23 are the same type of circuit, the nozzle rows 71 and 72 corresponding to the respective colors can be similarly driven and controlled.

[第2実施形態]
次に、本発明の第2実施形態について説明する。上記の第1実施形態では、印刷制御回路22,23で行う印刷データ生成処理として、ページ単位の2値化データを色別に分担したが、本実施形態では、印刷領域別に分担する。より具体的には、ページ単位の2値化データを、印刷領域上部と、印刷領域下部の、2つの領域に分担して印刷データ生成処理を行う。ここで、「印刷領域上部」とは、印刷媒体の搬送方向上流側を意味し、「印刷領域下部」とは、印刷媒体の搬送方向下流側を意味する。以下、第1実施形態と異なる点を中心に説明する。なお、本実施形態において、第1実施形態と同様の構成部分については同様の符号を付し、詳細な説明を省略する。また、第1実施形態と同様の構成部分について適用される変形例は、本実施形態についても同様に適用される。そして、この「印刷領域上部」の印刷が第1印刷に対応し、「印刷領域下部」の印刷が第2印刷に対応する。
[Second Embodiment]
Next, a second embodiment of the present invention will be described. In the first embodiment, as the print data generation processing performed by the print control circuits 22 and 23, the binarized data for each page is shared by color, but in the present embodiment, it is shared by print area. More specifically, the print data generation processing is performed by sharing the binarized data in units of pages into two areas, an upper part of the print area and a lower part of the print area. Here, “upper print area” means the upstream side in the transport direction of the print medium, and “lower print area” means the downstream side in the transport direction of the print medium. Hereinafter, a description will be given focusing on differences from the first embodiment. In the present embodiment, the same components as those in the first embodiment are denoted by the same reference numerals, and detailed description thereof is omitted. Moreover, the modification applied about the component similar to 1st Embodiment is applied similarly about this embodiment. The printing in the “upper printing area” corresponds to the first printing, and the printing in the lower printing area corresponds to the second printing.

図9は、第2実施形態に係る印刷装置1の構成を示すブロック図である。第2実施形態に係る印刷装置1は、印刷制御回路22,23ごとに、ヘッドコントローラー31と、印刷ヘッド32と、を備えている。つまり、第2実施形態に係る印刷装置1は、第1印刷制御回路22から印刷データを取得する第1ヘッドコントローラー31aと、第1ヘッドコントローラー31aにより駆動制御される第1印刷ヘッド32aと、第2印刷制御回路23から印刷データを取得する第2ヘッドコントローラー31bと、第2ヘッドコントローラー31bにより駆動制御される第2印刷ヘッド32bと、を備える。   FIG. 9 is a block diagram illustrating a configuration of the printing apparatus 1 according to the second embodiment. The printing apparatus 1 according to the second embodiment includes a head controller 31 and a print head 32 for each of the print control circuits 22 and 23. That is, the printing apparatus 1 according to the second embodiment includes a first head controller 31a that acquires print data from the first print control circuit 22, a first print head 32a that is driven and controlled by the first head controller 31a, and a first print controller 32a. 2 includes a second head controller 31b that acquires print data from the print control circuit 23, and a second print head 32b that is driven and controlled by the second head controller 31b.

なお、第1印刷ヘッド32aと第2印刷ヘッド32bは、第1印刷ヘッド32aが、第2印刷ヘッド32bよりも、印刷媒体の搬送方向上流側となるように、一つのキャリッジ34に搭載されている。また、第1印刷ヘッド32aと第2印刷ヘッド32bは、印刷媒体の搬送方向において、第1印刷ヘッド32aに搭載されたノズル列の最下端位置と、第2印刷ヘッド32bに搭載されたノズル列の最上端位置と、の間が、ノズル列を構成する複数のノズルのノズル間ピッチ以下となるように、キャリッジ34の走査方向に位置ずれして配置されている。また、本実施形態では、キャリッジ34の1回の走査で、1ページ分の印刷領域全体の印刷が可能であるものとする。つまり、第1印刷ヘッド32aにより印刷領域上部の印刷を行い、第2印刷ヘッド32bにより印刷領域下部の印刷を行う。   The first print head 32a and the second print head 32b are mounted on a single carriage 34 such that the first print head 32a is upstream of the second print head 32b in the transport direction of the print medium. Yes. In addition, the first print head 32a and the second print head 32b are arranged such that the lowermost position of the nozzle row mounted on the first print head 32a and the nozzle row mounted on the second print head 32b in the conveyance direction of the print medium. The position of the carriage 34 is shifted in the scanning direction of the carriage 34 so as to be equal to or smaller than the inter-nozzle pitch of the plurality of nozzles constituting the nozzle row. In the present embodiment, it is assumed that the entire print area for one page can be printed by one scan of the carriage 34. That is, the upper print area is printed by the first print head 32a, and the lower print area is printed by the second print head 32b.

図10は、第2実施形態に係る第1印刷制御回路22および第2印刷制御回路23による処理の概要を示す図である。第1画像処理回路54および第2画像処理回路64の処理は、第1実施形態と同様である。第1印刷制御回路22のCPU51は、RAM53から、第1画像処理回路54による画像処理後のデータである奇数ページの2値化データを読み出し、第1コピー処理回路55により、コピー処理を行う。コピー処理では、RAM53に格納された奇数ページの2値化データのうち、印刷領域上部の2値化データを読み出す。また、第1コピー処理回路55は、偶数ページの印刷領域上部の2値化データを、第2印刷制御回路23のRAM63から読み出す。CPU51は、第1コピー処理回路55により読み出された印刷領域上部の2値化データを、RAM53内の所定領域に一旦格納する。   FIG. 10 is a diagram showing an outline of processing by the first print control circuit 22 and the second print control circuit 23 according to the second embodiment. The processes of the first image processing circuit 54 and the second image processing circuit 64 are the same as in the first embodiment. The CPU 51 of the first print control circuit 22 reads out binarized data of odd pages, which is data after image processing by the first image processing circuit 54, from the RAM 53, and performs copy processing by the first copy processing circuit 55. In the copy process, the binarized data in the upper part of the print area is read out from the binarized data of the odd pages stored in the RAM 53. Further, the first copy processing circuit 55 reads the binarized data at the upper part of the print area of the even page from the RAM 63 of the second print control circuit 23. The CPU 51 temporarily stores the binarized data in the upper part of the print area read by the first copy processing circuit 55 in a predetermined area in the RAM 53.

CPU51は、RAM53から印刷領域上部の2値化データを読み出し、第1ヘッド制御回路56により、ヘッド制御を行う。ヘッド制御では、印刷領域上部の印刷データを生成し、第1ヘッドコントローラー31aに出力する。第1ヘッドコントローラー31aは、第1ヘッド制御回路56により生成された印刷データに基づいて、第1印刷ヘッド32aのC,M,Y,Kの全色に対応するノズル列91を駆動する。第1印刷ヘッド32aは、印刷媒体に対し、印刷領域上部の印刷を行う。このノズル列91が第1群のノズルに対応し、第1印刷ヘッド32aによる印刷が第1印刷に対応する。   The CPU 51 reads the binarized data at the upper part of the print area from the RAM 53 and performs head control by the first head control circuit 56. In the head control, print data at the upper part of the print area is generated and output to the first head controller 31a. The first head controller 31a drives the nozzle rows 91 corresponding to all C, M, Y, and K colors of the first print head 32a based on the print data generated by the first head control circuit 56. The first print head 32a prints the upper part of the print area on the print medium. The nozzle row 91 corresponds to the first group of nozzles, and the printing by the first print head 32a corresponds to the first printing.

一方、第2印刷制御回路23のCPU61は、RAM63から、第2画像処理回路64による画像処理後のデータである偶数ページの2値化データを読み出し、第2コピー処理回路65により、コピー処理を行う。コピー処理では、RAM63に格納された偶数ページの2値化データのうち、印刷領域下部の2値化データを読み出す。また、第2コピー処理回路65は、奇数ページの印刷領域下部の2値化データを、第1印刷制御回路22のRAM53から読み出す。CPU61は、第2コピー処理回路65により読み出された印刷領域下部の2値化データを、RAM63内の所定領域に一旦格納する。   On the other hand, the CPU 61 of the second print control circuit 23 reads the binarized data of the even page, which is the data after the image processing by the second image processing circuit 64, from the RAM 63, and performs the copy processing by the second copy processing circuit 65. Do. In the copy process, the binarized data in the lower part of the print area is read out from the binarized data of the even pages stored in the RAM 63. Further, the second copy processing circuit 65 reads the binarized data at the lower part of the print area of the odd page from the RAM 53 of the first print control circuit 22. The CPU 61 temporarily stores the binarized data at the bottom of the print area read by the second copy processing circuit 65 in a predetermined area in the RAM 63.

CPU61は、RAM63から印刷領域下部の2値化データを読み出し、第2ヘッド制御回路66により、ヘッド制御を行う。ヘッド制御では、印刷領域下部の印刷データを生成し、第2ヘッドコントローラー31bに出力する。第2ヘッドコントローラー31bは、第2ヘッド制御回路66により生成された印刷データに基づいて、第2印刷ヘッド32bのC,M,Y,Kの全色に対応するノズル列92を駆動する。第2印刷ヘッド32bは、印刷媒体に対し、印刷領域下部の印刷を行う。このノズル列92が第2群のノズルに対応し、第2印刷ヘッド32bによる印刷が第2印刷に対応する。   The CPU 61 reads the binarized data at the lower part of the print area from the RAM 63 and performs head control by the second head control circuit 66. In the head control, print data in the lower part of the print area is generated and output to the second head controller 31b. Based on the print data generated by the second head control circuit 66, the second head controller 31b drives the nozzle rows 92 corresponding to all the colors C, M, Y, and K of the second print head 32b. The second print head 32b performs printing in the lower part of the print area on the print medium. The nozzle row 92 corresponds to the second group of nozzles, and printing by the second print head 32b corresponds to the second printing.

以上説明したとおり、第2実施形態に係る印刷装置1の印刷制御回路22,23は、印刷データ生成処理として、ページ単位の2値化データを印刷領域別に分担し、自回路が生成したページの印刷領域別の2値化データと、他回路から取得したページの印刷領域別の2値化データと、に基づいて、2ページ分の色別の印刷データを生成し、生成した印刷データを、自回路用のヘッドコントローラー31a,31bに出力する。このように、本実施形態においても、画像処理をページ単位で行うため、誤差拡散アルゴリズムを用いたハーフトーン処理により高画質を維持しつつ、複数の印刷制御回路22,23を用いた処理高速化を実現することができる。   As described above, the print control circuits 22 and 23 of the printing apparatus 1 according to the second embodiment share the binarized data in units of pages for each print area as print data generation processing, and the pages generated by the own circuit. Based on the binarized data for each print area and the binarized data for each print area of the page acquired from another circuit, print data for each color for two pages is generated, and the generated print data is Output to the head controllers 31a and 31b for its own circuit. As described above, also in this embodiment, since image processing is performed in units of pages, high-speed processing using a plurality of print control circuits 22 and 23 is maintained while maintaining high image quality by halftone processing using an error diffusion algorithm. Can be realized.

以上、2つの実施形態を示したが、これらの実施形態によらず、以下の変形例を採用可能である。
[変形例1]
第1実施形態では、印刷ヘッド32で印刷可能な4色を、C色,M色と、Y色,K色と、の2つに分割して、コピー処理およびヘッド制御を行ったが、色別に4つに分割してもよい。この場合、分割数分の印刷制御回路が必要となるが、2つに分割した場合と比較すると、2倍近くの高速化が期待できる。また、この場合、画像処理は、「奇数ページ1」、「偶数ページ1」、「奇数ページ2」、「偶数ページ2」の4つに分割し、各コピー処理回路は、他の印刷制御回路から3ページ分の2値化データを取得することとなる。
また、さらなる変形例として、4色より多色の印刷が可能な印刷装置1の場合、色の数だけ分割して、コピー処理およびヘッド制御を行ってもよい。
Although two embodiments have been described above, the following modifications can be adopted regardless of these embodiments.
[Modification 1]
In the first embodiment, the four colors that can be printed by the print head 32 are divided into two colors of C color, M color, Y color, and K color to perform copy processing and head control. You may divide into four separately. In this case, printing control circuits corresponding to the number of divisions are required. However, compared with the case where the printing control circuits are divided into two, the speed can be expected to be nearly twice as high. Further, in this case, the image processing is divided into four parts of “odd page 1”, “even page 1”, “odd page 2”, and “even page 2”, and each copy processing circuit has another print control circuit. Therefore, the binarized data for three pages is acquired.
As a further modification, in the case of the printing apparatus 1 capable of printing more than four colors, the copy process and the head control may be performed by dividing the number of colors.

[変形例2]
第2実施形態では、印刷領域を、上部と下部の2つの領域に分割して、コピー処理およびヘッド制御を行ったが、さらに多くの領域に分割してもよい。この場合、分割数分の印刷制御回路、ヘッドコントローラー31および印刷ヘッド32が必要となる。
また、さらなる変形例として、分割数分の印刷ヘッド32を用いるのではなく、各色のノズル列を、例えば上部印刷領域に対応する第1のノズル群と、下部印刷領域に対応する第2のノズル群など、複数のノズル群に分割し、各ノズル群をそれぞれ異なるヘッドコントローラー31で駆動制御する構成でもよい。
また、さらなる変形例として、印刷領域の分割は、上下方向だけでなく、左右方向の分割でもよい。つまり、印刷媒体の搬送方向に印刷領域を分割するのではなく、印刷媒体の搬送方向と交差する方向に印刷領域を分割してもよい。例えば、1ページを上下左右に4分割してもよい。
[Modification 2]
In the second embodiment, the print area is divided into two areas, an upper area and a lower area, and the copy process and the head control are performed. However, the print area may be divided into more areas. In this case, the print control circuit, the head controller 31, and the print head 32 corresponding to the number of divisions are required.
Further, as a further modification, instead of using the print heads 32 corresponding to the number of divisions, for example, the first nozzle group corresponding to the upper print area and the second nozzle corresponding to the lower print area are arranged. It may be divided into a plurality of nozzle groups such as a group, and each nozzle group may be driven and controlled by a different head controller 31.
As a further modification, the print area may be divided not only in the vertical direction but also in the horizontal direction. That is, the print area may be divided in a direction intersecting with the print medium conveyance direction instead of dividing the print area in the print medium conveyance direction. For example, one page may be divided into four parts vertically and horizontally.

[変形例3]
第2実施形態では、キャリッジ34の1回の走査で、印刷領域全体の印刷を行ったが、2回以上の走査により、印刷領域全体の印刷を行ってもよい。例えば、2回の走査により、印刷領域全体の印刷を行う場合、印刷領域の上部から第1、第2、第3および第4の4つの領域に分割し、第1印刷ヘッド32aを駆動する第1ヘッドコントローラー31aに、第1および第3の印刷領域の印刷データを出力し、第2印刷ヘッド32bを駆動する第2ヘッドコントローラー31bに、第2および第4の印刷領域の印刷データを出力する構成でもよい。
また、奇数回目の走査を第1印刷とし、第1印刷制御回路22は奇数回目の走査で用いられる印刷データを第1ヘッドコントローラー31aに出力し、偶数回目の走査を第2印刷とし、第2印刷制御回路23は偶数回目の走査で用いられる印刷データを第2ヘッドコントローラー31bに出力するようにしても良い。
また、さらなる変形例として、第2実施形態を、2回以上の走査により実現する場合、第1印刷ヘッド32aで上部印刷領域の印刷を行っている間、第2印刷ヘッド32bを休止状態とし、第2印刷ヘッド32bで下部印刷領域の印刷を行っている間、第1印刷ヘッド32aを休止状態としてもよい。
また、さらなる変形例として、印刷ヘッド32としてライン型のヘッドを用い、印刷領域を左右方向、すなわち印刷媒体の搬送方向と交差する方向に分割してもよい。
[Modification 3]
In the second embodiment, the entire print area is printed by one scan of the carriage 34, but the entire print area may be printed by two or more scans. For example, when printing the entire print area by two scans, the first print head 32a is driven by dividing the print area into four areas of the first, second, third and fourth from the top of the print area. Print data of the first and third print areas is output to the first head controller 31a, and print data of the second and fourth print areas is output to the second head controller 31b that drives the second print head 32b. It may be configured.
The odd-numbered scan is the first print, the first print control circuit 22 outputs the print data used in the odd-numbered scan to the first head controller 31a, the even-numbered scan is the second print, and the second print The print control circuit 23 may output print data used in even-numbered scanning to the second head controller 31b.
As a further modification, in the case where the second embodiment is realized by two or more scans, the second print head 32b is put in a pause state while the upper print area is printed by the first print head 32a. While the lower print area is being printed by the second print head 32b, the first print head 32a may be in a resting state.
As a further modification, a line-type head may be used as the print head 32, and the print area may be divided in the left-right direction, that is, the direction intersecting the print medium conveyance direction.

[変形例4]
第1実施形態と第2実施形態を組み合わせ、色別且つ印刷領域別にコピー処理およびヘッド制御を行ってもよい。例えば、C色,M色と、Y色,K色と、の2つの色に分割し、且つ、上部と下部の2つの印刷領域に分割する場合、4つの印刷制御回路が必要となる。この場合、画像処理は、「奇数ページ1」、「偶数ページ1」、「奇数ページ2」、「偶数ページ2」の4つに分割し、各コピー処理回路は、他の印刷制御回路から3ページ分の2値化データを取得することとなる。例えば、第1のコピー処理回路は、他の3つのコピー処理回路からC色,M色の印刷領域上部の2値化データをコピーし、第2のコピー処理回路は、他の3つのコピー処理回路からC色,M色の印刷領域下部の2値化データをコピーする。また、第3のコピー処理回路は、他の3つのコピー処理回路からY色,K色の印刷領域上部の2値化データをコピーし、第4のコピー処理回路は、他の3つのコピー処理回路からY色,K色の印刷領域下部の2値化データをコピーする。
[Modification 4]
The first embodiment and the second embodiment may be combined to perform copy processing and head control for each color and each print area. For example, when dividing into two colors of C color, M color, Y color, and K color and dividing into two upper and lower print areas, four print control circuits are required. In this case, the image processing is divided into four parts of “odd page 1”, “even page 1”, “odd page 2”, and “even page 2”, and each copy processing circuit is divided by 3 from other print control circuits. The binarized data for the page is acquired. For example, the first copy processing circuit copies the binarized data in the upper part of the C and M print areas from the other three copy processing circuits, and the second copy processing circuit copies the other three copy processes. The binarized data at the bottom of the C and M print areas is copied from the circuit. The third copy processing circuit copies binary data in the upper part of the Y and K color print areas from the other three copy processing circuits, and the fourth copy processing circuit copies the other three copy processes. The binarized data at the bottom of the Y and K print areas is copied from the circuit.

[変形例5]
第1実施形態および第2実施形態では、メイン回路21と第1印刷制御回路22との間、およびメイン回路21と第2印刷制御回路23との間を、それぞれ独立した2つのバスである第1バス26で接続したが、第1バス26をスイッチングバスで実現してもよい。この場合、メイン回路21は、スイッチングバスの接続先を、第1印刷制御回路22と第2印刷制御回路23のいずれかに切り替えて通信を行う。
[Modification 5]
In the first embodiment and the second embodiment, there are two independent buses between the main circuit 21 and the first print control circuit 22 and between the main circuit 21 and the second print control circuit 23, respectively. Although the first bus 26 is connected, the first bus 26 may be realized by a switching bus. In this case, the main circuit 21 performs communication by switching the connection destination of the switching bus to either the first print control circuit 22 or the second print control circuit 23.

[変形例6]
第1実施形態および第2実施形態では、例えば第1印刷制御回路22において、奇数ページのRGBデータが第1印刷制御回路22のRAM53に1ページ分格納されたか否かを判別し、格納されたと判定した場合に、第1画像処理回路54を起動したが(図6のS11,S12参照)、メイン回路21のRAM43に、レンダリング処理後の画像データが1ページ分格納されたか否かを判別し、格納されたと判定した場合に、第1画像処理回路54を起動してもよい。
[Modification 6]
In the first and second embodiments, for example, in the first print control circuit 22, it is determined whether or not odd-numbered RGB data has been stored for one page in the RAM 53 of the first print control circuit 22. When the determination is made, the first image processing circuit 54 is activated (see S11 and S12 in FIG. 6), but it is determined whether or not the image data after the rendering process is stored for one page in the RAM 43 of the main circuit 21. When it is determined that the first image processing circuit 54 has been stored, the first image processing circuit 54 may be activated.

[変形例7]
第1実施形態および第2実施形態では、第1印刷制御回路22および第2印刷制御回路23において画像処理を行ったが、メイン回路21にて画像処理を行い、コピー処理およびヘッド制御を、印刷制御回路22,23にて並列処理してもよい。
[Modification 7]
In the first and second embodiments, image processing is performed in the first print control circuit 22 and the second print control circuit 23. However, image processing is performed in the main circuit 21, and copy processing and head control are performed. The control circuits 22 and 23 may perform parallel processing.

[変形例8]
第1実施形態および第2実施形態では、コピー処理回路55,65がDMAリードによって別の印刷制御回路22,23から画像信号を取得していたが、コピー処理回路55,65が画像処理後の信号を別の印刷制御回路22,23にDMAライトによって書き込むようにしても良い。
[Modification 8]
In the first embodiment and the second embodiment, the copy processing circuits 55 and 65 acquire image signals from the other print control circuits 22 and 23 by DMA read. However, the copy processing circuits 55 and 65 perform image processing after image processing. The signal may be written to another print control circuit 22 or 23 by DMA write.

[その他の変形例]
上記の各実施形態および変形例に示した印刷装置1の各処理を実行する方法、印刷装置1の各処理を実行するためのプログラム、またそのプログラムを記録したコンピューター読み取り可能な記録媒体も、本発明の権利範囲に含まれる。その他、本発明の要旨を逸脱しない範囲で、適宜変更が可能である。
[Other variations]
A method for executing each process of the printing apparatus 1 shown in each of the above embodiments and modifications, a program for executing each process of the printing apparatus 1, and a computer-readable recording medium storing the program are also provided. Included within the scope of the invention. Other modifications can be made as appropriate without departing from the scope of the present invention.

1…印刷装置、11…インターフェース、12…操作パネル、20…制御部、21…メイン回路、22…第1印刷制御回路、23…第2印刷制御回路、26…第1バス、27…第2バス、30…印刷部、31…ヘッドコントローラー、32…印刷ヘッド、33…キャリッジモーター、34…キャリッジ、110…PC、120…スキャナー、130…メモリーカード   DESCRIPTION OF SYMBOLS 1 ... Printing apparatus, 11 ... Interface, 12 ... Operation panel, 20 ... Control part, 21 ... Main circuit, 22 ... 1st printing control circuit, 23 ... 2nd printing control circuit, 26 ... 1st bus, 27 ... 2nd Bus, 30 ... Printing section, 31 ... Head controller, 32 ... Print head, 33 ... Carriage motor, 34 ... Carriage, 110 ... PC, 120 ... Scanner, 130 ... Memory card

Claims (9)

複数のページからなる画像データを取得する取得部と、
画像データを印刷データに変換する第1回路と、
画像データを印刷データに変換する回路であって、前記第1回路とは異なる第2回路と、
1のページに対して第1印刷と第2印刷とを行うことで該ページに対応する画像データの印刷を行う印刷部と、
を備えた印刷装置であって、
前記第1回路は、第1頁の画像データに第1処理を行い、
前記第2回路は、第2頁の画像データに第2処理を行い、
前記第1回路は、前記第1処理後の第1頁の前記第1印刷に対応する画像データと前記第2処理後の第2頁の前記第1印刷に対応する画像データとをそれぞれ第1頁の印刷データと第2頁の印刷データに変換して前記印刷部に出力する第3処理を行い、
前記第2回路は、前記第1処理後の第1頁の前記第2印刷に対応する画像データと前記第2処理後の第2頁の前記第2印刷に対応する画像データとをそれぞれ第1頁の印刷データと第2頁の印刷データに変換して前記印刷部に出力する第4処理を行い、
前記印刷部は、前記第1回路が生成した印刷データに基づいて前記第1印刷を行い、前記第2回路が生成した印刷データに基づいて前記第2印刷を行うことを特徴とする印刷装置。
An acquisition unit for acquiring image data including a plurality of pages;
A first circuit for converting image data into print data;
A circuit for converting image data into print data, a second circuit different from the first circuit;
A printing unit that performs first printing and second printing on one page to print image data corresponding to the page;
A printing apparatus comprising:
The first circuit performs a first process on the image data of the first page,
The second circuit performs a second process on the image data of the second page,
The first circuit outputs first image data corresponding to the first printing of the first page after the first processing and image data corresponding to the first printing of the second page after the second processing, respectively. Performing a third process of converting the print data of the page into the print data of the second page and outputting the print data to the printing unit;
The second circuit outputs first image data corresponding to the second printing of the first page after the first processing and image data corresponding to the second printing of the second page after the second processing, respectively. Performing a fourth process of converting the print data of the page and the print data of the second page and outputting the print data to the printing unit;
The printing apparatus, wherein the printing unit performs the first printing based on print data generated by the first circuit, and performs the second printing based on print data generated by the second circuit.
前記第1印刷は、第1群のノズルを用いた印刷であり、前記第2印刷は前記第1群のノズルとは異なる第2群のノズルを用いた印刷であることを特徴とする請求項1に記載の印刷装置。   The first printing is printing using a first group of nozzles, and the second printing is printing using a second group of nozzles different from the first group of nozzles. The printing apparatus according to 1. 前記第1群のノズルは、第1色成分のインクを吐出するノズルであり、前記第2群のノズルは第2色成分のインクを吐出するノズルであることを特徴とする請求項2に記載の印刷装置。   3. The nozzle according to claim 2, wherein the nozzles of the first group are nozzles that eject ink of a first color component, and the nozzles of the second group are nozzles that eject ink of a second color component. Printing device. 前記第1回路は、前記第1処理後の第1頁の画像データを記憶する記憶部を備え、1ページ分の前記画像データが取得されるたびに、前記第1処理を繰り返し実行することを特徴とする請求項1ないし3のいずれか1項に記載の印刷装置。   The first circuit includes a storage unit that stores image data of the first page after the first process, and repeatedly executes the first process every time the image data for one page is acquired. The printing apparatus according to claim 1, wherein the printing apparatus is a printer. 前記第1回路は、DMAリードにより、前記第2回路のメモリから前記第2処理後の第2頁の画像データを取得することを特徴とする請求項1ないし4のいずれか1項に記載の印刷装置。   The said 1st circuit acquires the image data of the 2nd page after the said 2nd process from the memory of the said 2nd circuit by DMA read, The any one of Claim 1 thru | or 4 characterized by the above-mentioned. Printing device. 前記第1回路は、DMAライトにより、前記第2回路のメモリに前記第1処理後の第1頁の画像データを書き込むことを特徴とする請求項1ないし4のいずれか1項に記載の印刷装置。   5. The printing according to claim 1, wherein the first circuit writes the image data of the first page after the first processing into the memory of the second circuit by DMA write. apparatus. 画像データを取得する画像取得回路と、
前記画像データの画像処理を行い、画像処理結果に基づいて生成した印刷データを、印刷部に出力する複数の印刷制御回路と、
前記画像取得回路が出力する信号を、複数の前記印刷制御回路のそれぞれに供給する、第1の通信線と、
複数の前記印刷制御回路間で信号を交換する、前記第1の通信線とは異なる第2の通信線と、を備えたことを特徴とする印刷装置。
An image acquisition circuit for acquiring image data;
A plurality of print control circuits for performing image processing of the image data and outputting print data generated based on the image processing result to a printing unit;
A first communication line for supplying a signal output from the image acquisition circuit to each of the plurality of print control circuits;
A printing apparatus comprising: a second communication line different from the first communication line for exchanging signals between the plurality of print control circuits.
複数の前記印刷制御回路は、同型の回路であることを特徴とする請求項7に記載の印刷装置。   The printing apparatus according to claim 7, wherein the plurality of print control circuits are the same type of circuit. 前記第1の通信線および前記第2の通信線は、PCI EXPRESSのバスであることを特徴とする請求項7または8に記載の印刷装置。   The printing apparatus according to claim 7 or 8, wherein the first communication line and the second communication line are PCI EXPRESS buses.
JP2018027666A 2018-02-20 2018-02-20 Printer Pending JP2019142080A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018027666A JP2019142080A (en) 2018-02-20 2018-02-20 Printer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018027666A JP2019142080A (en) 2018-02-20 2018-02-20 Printer

Publications (1)

Publication Number Publication Date
JP2019142080A true JP2019142080A (en) 2019-08-29

Family

ID=67771722

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018027666A Pending JP2019142080A (en) 2018-02-20 2018-02-20 Printer

Country Status (1)

Country Link
JP (1) JP2019142080A (en)

Similar Documents

Publication Publication Date Title
JP2021146561A (en) Image control device
JP5245221B2 (en) Droplet discharge device
JP4687745B2 (en) Image processing apparatus, image recording system, and program
JP2016198967A (en) Image recording device and control method for the same
JP2011025658A (en) Image forming apparatus and method
JP2011076156A (en) Apparatus and method for processing image
JP2019142080A (en) Printer
JP7332367B2 (en) Image processing device and image processing method
JP6938978B2 (en) Image forming device, ink ejection method, liquid ejection device
JP2004255700A (en) Process for creating dot data while saving memory capacity
JP4631509B2 (en) Liquid ejector
US10778864B2 (en) Image processing apparatus, printing apparatus, control method, and storage medium in which a transmission unit transmits a plurality of units of band data to first and second processing units at a particular timing
JP5960104B2 (en) Image processing apparatus and image processing method
JP4007179B2 (en) Printing system that prints while performing image processing by sharing between image processing device and printing device
JP4765590B2 (en) Printing apparatus and control method thereof
JP2005305832A (en) Printer
JPH10211736A (en) Printing output apparatus
JP2023074106A (en) Printer and data processing method
JP2014031021A (en) Printing apparatus, printing method, and printing program
JP5194881B2 (en) Image processing apparatus, image processing method, and image processing program
JP2005305833A (en) Printer
JP5288722B2 (en) Recording apparatus and control method of the apparatus
JP2007152844A (en) Printer and its control method
JP4581775B2 (en) Printing device
JP2005277720A (en) Image processor and printing device