JP2019134414A - 高信頼性のメンテナンスフリーな無線周波数ハードウェアアーキテクチャ - Google Patents

Abstract

【課題】通信システムのための冗長アーキテクチャを提供する。【解決手段】冗長アーキテクチャ３００において、１つ以上のＲＦ信号スプリッタ（ｍ×ｎ入力ネットワーク３０２）は、複数のＲＦ入力信号の各々を、各ＲＦ入力信号の複数のコピーに分割し、各ＲＦ入力信号の複数のコピーの各々を、複数のアクティブＲＦハードウェアユニット３０４のうちのそれぞれ異なる１つのアクティブＲＦハードウェアユニットに供給する。１つ以上のＲＦ信号結合器（ｎ×ｍ出力ネットワーク３０６）は、複数のアクティブＲＦハードウェアユニットによって処理されたＲＦ信号を、複数のＲＦ出力経路に結合する。【選択図】図３

Description

本開示は、概して通信システムに関し、より具体的には、通信システムの冗長アーキテクチャ（redundancy architectures）に関する。

多くの衛星通信システムは、長年動作するように設計されている。衛星ペイロード（satellite payload）の信頼性を維持するとともにその寿命を延ばすために、当該ペイロードは、アクティブユニットが故障した場合に信号経路に切替可能なように設計された予備ユニット又は冗長ユニットを備えうる。一例として、ペイロードは、１０個のアクティブな低ノイズ増幅器と、２つの予備の低ノイズ増幅器を含みうる。アクティブな低ノイズ増幅器のうちの１つが故障すると、２つの予備低ノイズ増幅器のうちの一方が、故障した低ノイズ増幅器の信号経路に切り替えられる。

予備ユニットを故障したアクティブユニットの信号経路に切り替える際、電気機械スイッチに無線周波数（ＲＦ）コマンドが送信されうる。例えば、電気機械スイッチには２つの位置があり、第１位置においては、電気機械スイッチは、アクティブユニットを信号経路に接続し、第２位置においては、電気機械スイッチは、予備ユニットを信号経路に接続する。アクティブユニットが故障した場合、ＲＦコマンドを電気機械スイッチに送信することにより、スイッチを第２位置に遷移させることができる。ＲＦコマンドの送信には、作業者の介入を要する場合がある。

また、故障したアクティブなハードウェアユニットを予備のハードウェアユニットと交換する際には、サービスの中断が生じる。サービスの中断期間は、アクティブなハードウェアユニットが故障してから、予備のハードウェアユニットに切り替えて当該ユニットを起動させ、サービスを再初期化するまでの期間である。したがって、諸々の改善が求められている。

一例として、通信システムのための冗長アーキテクチャが開示される。冗長アーキテクチャは、並列配置された複数のアクティブ無線周波数（ＲＦ）ハードウェアユニットと、複数のＲＦ入力信号を前記複数のアクティブＲＦハードウェアユニットに結合するように構成された１つ以上のＲＦ信号スプリッタと、前記複数のアクティブＲＦハードウェアユニットによって処理されたＲＦ信号を、複数のＲＦ出力経路に結合するように構成された１つ以上のＲＦ信号結合器と、を含む。前記１つ以上のＲＦ信号スプリッタは、前記複数のＲＦ入力信号の各々を、前記各ＲＦ入力信号の複数のコピーに分割し、前記各ＲＦ入力信号の前記複数のコピーの各々を、前記複数のアクティブＲＦハードウェアユニットのうちのそれぞれ異なる１つのアクティブＲＦハードウェアユニットに供給するように構成されている。前記１つ以上のＲＦ信号結合器は、前記複数のアクティブＲＦハードウェアユニットによって処理された前記複数のＲＦ入力信号の各々について、前記各ＲＦ入力信号の前記複数のコピーを組み合わせてＲＦ出力信号を形成し、前記ＲＦ出力信号を、前記各ＲＦ入力信号に対応する前記複数のＲＦ出力経路のうちの１つのＲＦ出力経路に供給するように構成されている。

他の例として、通信システムのための冗長アーキテクチャが開示される。前記冗長アーキテクチャは、一連の入力ポートと、一連の出力ポートと、並列配置された複数のアクティブ無線周波数（ＲＦ）ハードウェアユニットと、前記一連の入力ポートを前記複数のアクティブＲＦハードウェアユニットに接続する少なくとも１つのＲＦ信号スプリッタと、前記複数のアクティブＲＦハードウェアユニットを前記一連の出力ポートに接続する少なくとも１つのＲＦ信号結合器と、を含む。前記冗長アーキテクチャは、前記一連の入力ポートのうちの任意の入力ポートに供給されたＲＦ入力信号が、前記ＲＦ入力信号の複数のコピーに分割され、分割された前記複数のコピーが、前記複数のアクティブＲＦハードウェアユニットによってそれぞれ処理され、当該処理の後、前記一連の出力ポートのうちの所与の出力ポートにおいて組み合わされて、ＲＦ出力信号が形成されるように構成されている。

他の例として、通信システムのための冗長アーキテクチャが開示される。前記冗長アーキテクチャは、ｍ個の入力ポートと、ｍ個の出力ポートと、並列配置されたｎ個のアクティブ無線周波数（ＲＦ）ハードウェアユニットと、前記ｍ個の入力ポートを前記ｎ個のアクティブＲＦハードウェアユニットに接続するｍ×ｎ入力マトリクスと、前記ｎ個のアクティブＲＦハードウェアユニットを前記ｍ個の出力ポートに接続するｎ×ｍ出力マトリクスと、を含む。前記冗長アーキテクチャは、前記ｍ個の入力ポートのうちの任意の入力ポートに供給されたＲＦ入力信号が、前記ＲＦ入力信号のｎ個のコピーに分割され、分割された前記複数のコピーが、前記ｎ個のアクティブＲＦハードウェアユニットによってそれぞれ処理され、当該処理の後、前記ｍ個の出力ポートのうちの所与の出力ポートにおいて組み合わされて、ＲＦ出力信号が形成されるように構成されている。

上述した特徴、機能、及び、利点は、様々な実施例によって個別に達成することができ、或いは、さらに他の実施例と組み合わせることもできる。そのさらなる詳細は、以下の記載及び図面を参照することによって明らかになるものである。

例示的な実施例に特有のものと考えられる新規な特徴は、添付の特許請求の範囲に記載されている。しかしながら、例示的な実施形態、及び、好ましい使用形態、さらに、その目的及び内容は、以下に示す添付の図面と併せて本開示の例示的な実施形態の詳細な説明を参照することにより最もよく理解されるであろう。

従来の通信衛星ペイロードの一部を示す図である。 例示的な実施形態による、通信システムのための例示的な冗長アーキテクチャを示す図である。 例示的な実施形態による、通信システムのための他の例示的な冗長アーキテクチャを示す図である。 例示的な実施形態による、通信システムのための他の例示的な冗長アーキテクチャを示す図である。 例示的な実施形態による、通信システムのための他の例示的な冗長アーキテクチャを示す図である。 例示的な実施形態による、例示的な衛星通信システムを示す図である。

本開示のいくつかの実施例を、添付図面を参照して以下でより詳しく説明する。なお、図面には、本開示の実施例のうちのいくつかが示されているが、全てが示されているわけではない。実際、いくつかの異なる実施例が提示されるが、本明細書に記載した実施例に限定されると解釈されるべきではない。むしろ、これらの実施例は、本開示が完全なものとなり、本開示の範囲を当業者に十分に伝えることができるように提示したものである。

図１は、従来の通信衛星ペイロード（communications satellite payload）の一部についての例示的な構成を示す概念図である。図１に示すように、通信衛星ペイロードは、複数の入力経路１０４を複数のアクティブハードウェアユニット１０６に接続する入力冗長リングスイッチ（input redundancy ring switch）１０２を含みうる。入力冗長リングスイッチ１０２は、各々が、通常位置（nominal position）、上側位置、又は、下側位置に変位可能な６つのスイッチを含みうる。初期状態においては、入力冗長リングスイッチ１０２の６つのスイッチは、各々が、通常位置にあり、例えば、第１スイッチＳ１は「入力１」を「アクティブハードウェア１」に接続し、第２スイッチＳ２は、「入力経路２」を「アクティブハードウェア２」に接続し、以降のスイッチも同様にそれぞれの入力をそれぞれのアクティブハードウェアに接続する。図１にさらに示すように、通信衛星ペイロードはまた、複数のアクティブハードウェアユニット１０６を複数の出力経路１１２に接続する出力冗長リングスイッチ１１０を含みうる。

動作においては、複数のアクティブハードウェアユニットのうちの１つが故障すると、入力冗長リングスイッチ１０２及び出力冗長リングスイッチ１１０の個々のスイッチが上下に切り替えられて、故障したアクティブハードウェアユニットが予備のハードウェアユニットに交換される。例えば、図２に示すように、入力冗長リングスイッチ１０２の第３スイッチＳ３及び第４スイッチＳ４が下側位置に切り替えられることにより、第３スイッチＳ３は、「入力３」を「アクティブハードウェア４」に接続し、第４スイッチＳ４は、「入力４」を「予備ハードウェア１」に接続する。また、出力冗長リングスイッチ１１０の第３スイッチＳ３及び第４スイッチＳ４が下側位置に切り替えられることにより、第３スイッチＳ３は、「アクティブハードウェア４」を「出力３」に接続し、第４スイッチＳ４は、「予備ハードウェア１」を「出力経路４」に接続する。

図１及び２に示す入力冗長リングスイッチ１０２や出力冗長リングスイッチ１１０などの冗長リングスイッチを用いる場合、冗長リングスイッチの個々のスイッチは、特別コマンドを用いて制御される。具体的には、各スイッチは、当該スイッチに高電圧パルスを送信することにより個々に制御され、この高電圧パルスにより、当該スイッチが異なる位置に遷移する。したがって、アクティブハードウェアユニットが故障した場合、作業者の介入が必要な場合がある。

さらに、冗長リングスイッチの複数のスイッチを切り替えて、故障したアクティブなハードウェアユニットを予備のハードウェアユニットと交換する場合、サービスの中断が生じる。例えば、「アクティブハードウェア３」を「予備ハードウェア１」と交換する場合、「入力３」と「出力３」との間、及び、「入力４」と「出力４」との間でサービスの中断が生じる。サービスの中断期間は、アクティブなハードウェアユニットが故障してから、予備のハードウェアユニットに切り替えて当該ユニットを起動させ、サービスを再初期化するまでの期間である。

本明細書で説明するシステムは、上述した課題に対処するために冗長性を付与するものである。本明細書で説明するように、上記システムは、冗長スイッチを用いたり、これに関連してスイッチにコマンドを入力するために作業者が介入したりすることなく、１つ又は複数のＲＦ経路において一組のハードウェアユニットを共有させることができる。したがって、上記システムは、故障が生じた場合にサービスを中断することなく冗長性を付与することができる。

一例として、通信システムのための冗長アーキテクチャが提供される。前記冗長アーキテクチャは、並列配置された複数のアクティブ無線周波数（ＲＦ）ハードウェアユニットと、複数のＲＦ入力信号を前記複数のアクティブＲＦハードウェアユニットに結合するように構成された１つ以上のＲＦ信号スプリッタと、１つ以上のＲＦ信号結合器と、を含む。

前記１つ以上のＲＦ信号スプリッタは、前記複数のＲＦ入力信号の各々を、前記各ＲＦ入力信号の複数のコピーに分割し、前記各ＲＦ入力信号の前記複数のコピーの各々を、前記複数のアクティブＲＦハードウェアユニットのうちのそれぞれ異なる１つのアクティブＲＦハードウェアユニットに供給するように構成されている。さらに、前記１つ以上のＲＦ信号結合器は、前記複数のアクティブＲＦハードウェアユニットによって処理されたＲＦ信号を、複数のＲＦ出力経路に結合するように構成されている。前記１つ以上のＲＦ信号結合器は、前記複数のアクティブＲＦハードウェアユニットによって処理された前記複数のＲＦ入力信号の各々について、前記各ＲＦ入力信号の前記複数のコピーを組み合わせてＲＦ出力信号を形成し、前記ＲＦ出力信号を、前記各ＲＦ入力信号に対応する前記複数のＲＦ出力経路のうちの１つのＲＦ出力経路に供給するように構成されている。

いくつかの実施形態においては、冗長アーキテクチャにより冗長性が付与される通信システムは、衛星などの宇宙船の通信システムであってもよい。他の実施形態においては、通信システムは、航空機の通信システムであってもよい。本明細書で説明する冗長アーキテクチャは、通信ゲートウェイ又は通信ハブなどの、高い信頼性、及び／又は、サービスの中断が懸念事項である任意のタイプのＲＦハードウェアに冗長性を付与するために用いられてもよい。

本開示の冗長アーキテクチャは、図１及び２に示す通信衛星ペイロードなどの従来の通信システムと比較して、必要なハードウェアが少なく、且つ、複雑性が低いため、有利である。例えば、冗長アーキテクチャにより、予備のハードウェアユニットにおいて切り替えを行うためのスイッチの使用を低減、又は、排除することができ、さらに、これらのスイッチを制御するための関連する命令ハードウェア及び命令ソフトウェアの量を削減、又は、排除することができる。さらに、冗長アーキテクチャにより、予備のハードウェアユニットなどの冗長なハードウェアが不要になる。一例として、冗長アーキテクチャは、４つのアクティブハードウェアユニットを有し、予備のハードウェアユニットを有さない。これと同等の冗長性を従来の通信システムにより付与する場合、当該システムは、例えば、４つのアクティブハードウェアユニットと、２つの予備のハードウェアユニットとを有する。したがって、本開示の冗長アーキテクチャは、ハードウェアユニットの総数を６個から４個に減らすことができる。

さらに、本開示の冗長アーキテクチャは、故障の際、若干だけ劣化するように設計されている。本開示の態様で構成された冗長アーキテクチャを含む通信システムにおいてアクティブハードウェアユニットが故障した場合、当該通信システムは、若干劣化した状態で動作を継続することができる。以下により詳しく説明するように、アクティブハードウェアユニットが故障すると、信号は分散劣化するが、信号は中断されない。

以下では、上記システム及び方法の他の様々な特徴についても、添付図面を参照しながら説明する。

ここで図３を参照すると、同図には通信システムのための例示的な冗長アーキテクチャ３００が示されている。図３に示すように、冗長アーキテクチャ３００は、ｍ×ｎ入力ネットワーク３０２と、ｎ個のアクティブＲＦハードウェアユニット３０４と、ｎ×ｍ出力ネットワーク３０６とを含む。

ｍ×ｎ入力ネットワーク３０２は、ｍ個の入力と、ｎ個の出力とを含む入力ネットワークであって、ｍは整数であり、ｎは整数であり、ｍは、ｎよりも大きいか、或いは等しい。例えば、ｎは２であってもよいし、ｎは２又は２よりも大きい整数であってもよい。これに代えて、ｎは、４、８、又は、１６であってもよい。また、他の例も考えられる。ｍ個の入力の各々は、ＲＦ入力経路３０８によってＲＦ入力信号に結合される。一例においては、ＲＦ入力信号の数がｍ個であって、これらのＲＦ入力信号の各々は、互いに直交シフトしてｍ×ｎ入力ネットワーク３０２を通過することができる。さらに、これらのＲＦ入力信号は、同じ周波数帯域で動作することができる。説明を簡単にするために、図３には、１つのＲＦ入力信号と、１つのＲＦ入力経路のみが示されている。

さらに、ｎ個の出力の各々は、ｎ個のアクティブＲＦハードウェアユニット３０４の各々に接続することができる。例えば、第１出力は、第１アクティブＲＦハードウェアユニットに接続可能であり、第２出力は、第２アクティブＲＦハードウェアユニットに接続可能であり、以降の出力も同様にそれぞれのアクティブＲＦハードウェアユニットに接続可能である。

一例においては、ｍ×ｎ入力ネットワーク３０２は、各ＲＦ入力信号を当該ＲＦ入力信号の複数のコピーに分割し、当該ＲＦ入力信号の複数のコピーの各々を、ｎ個のアクティブなＲＦハードウェアユニットのうちのそれぞれ異なる１つに供給する。ｍ×ｎ入力ネットワーク３０２は、少なくとも１つのＲＦスプリッタ（不図示）を用いて実施することができる。例えば、通信システムに２個のＲＦ入力信号及び２個のアクティブＲＦハードウェアユニットが存在している場合、ｍ×ｎ入力ネットワーク３０２は、２×２入力ネットワークということになろう。２×２入力ネットワークは、第１ＲＦ入力信号を、第１ＲＦ入力信号と同じ位相を有する第１電力低下ＲＦ信号、及び、第１ＲＦ入力信号とは異なる位相を有する第２の電力低下ＲＦ信号に分割することができる。さらに、２×２入力ネットワークは、第２ＲＦ入力信号を、第２ＲＦ入力信号と同じ位相を有する第３電力低下ＲＦ信号、及び、第２ＲＦ入力信号とは異なる位相を有する第４の電力低下ＲＦ信号に分割することができる。その後、２×２入力ネットワークは、第１及び第３の電力低下ＲＦ信号を第１アクティブＲＦハードウェアユニットに供給し、第２及び第４の電力低下ＲＦ信号を第２アクティブＲＦハードウェアユニットに供給することができる。

一例においては、ｎ個のアクティブＲＦハードウェアユニット３０４は、ｎ個の低ノイズ増幅器である。より一般的には、ｎ個のアクティブＲＦハードウェアユニット３０４は、通信システムに設けられた任意のタイプのアクティブハードウェアユニットであってもよい。

ｎ×ｍ出力ネットワーク３０６は、ｎ個の入力と、ｍ個の出力とを含む出力ネットワークである。ｎ個の入力の各々は、ｎ個のアクティブＲＦハードウェアユニットの各々に接続することができる。例えば、第１入力は、第１アクティブＲＦハードウェアユニットに接続可能であり、第２入力は、第２アクティブＲＦハードウェアユニットに接続可能であり、以降の入力も同様にそれぞれのアクティブＲＦハードウェアユニットに接続可能である。さらに、ｍ個の出力の各々は、それぞれ異なる１つのＲＦ出力経路に接続することができる。説明を簡単にするために、図３には、１つのＲＦ出力経路のみが示されている。

一例においては、ｎ×ｍ出力ネットワーク３０６は、ＲＦ入力信号の複数のコピーを組み合わせてＲＦ出力信号を形成し、このＲＦ出力信号を、当該ＲＦ入力信号に対応するＲＦ出力経路に供給するように構成することができる。例えば、２つのＲＦ入力信号を有する通信システムにおいては、ｎ×ｍ出力ネットワーク３０６は、第１ＲＦ入力信号の複数のコピーを組み合わせて第１ＲＦ出力信号を形成し、この第１ＲＦ出力信号を第１ＲＦ出力経路に供給するように構成することができる。さらに、ｎ×ｍ出力ネットワーク３０６は、第２ＲＦ入力信号の複数のコピーを組み合わせて第２ＲＦ出力信号を形成し、この第２ＲＦ出力信号を第２ＲＦ出力経路に供給するように構成することができる。ｎ×ｍ出力ネットワーク３０６により供給される複数のＲＦ出力信号は、互いに直交シフトしていてもよい。

上述したように、冗長アーキテクチャ３００は、ｎ個のアクティブＲＦハードウェアユニットのうちの何れかが故障すると、分散された信号の劣化は生じながらも、信号の中断は生じないように構成することができる。一例としては、図４に示すように、ｎ個のアクティブＲＦハードウェアユニット３０４のうちの第２アクティブＲＦハードウェアユニットが故障した場合、第２アクティブＲＦハードウェアユニットで処理されたＲＦ信号が破損していたり、第２アクティブＲＦハードウェアユニットが信号を出力しなくなったりするおそれがある。しかしながら、ＲＦ入力経路３０８に入力されるＲＦ入力信号が、当該ＲＦ入力信号の複数のコピーに分割されるので、第２アクティブＲＦハードウェアユニットに供給されるＲＦ入力信号のコピーのみが故障による悪影響を受け、ＲＦ入力信号の他のコピーについては、他のアクティブＲＦハードウェアユニットによってそれぞれ処理することができる。この結果、ＲＦ出力経路３１０に対して、劣化した状態ではあるが、ＲＦ出力信号を供給することができる。同様に、他のＲＦ入力信号の各々に対応するＲＦ出力信号もまた、劣化した状態ではあるが、対応するＲＦ出力経路に供給される。すなわち、冗長アーキテクチャ３００は、上述したような場合においても、予備ＲＦハードウェアユニットなどの任意の予備ハードウェアに切り替えることなく、ＲＦ出力経路に対して全てのＲＦ出力信号を供給することができる。場合によっては、複数箇所の故障にも耐えることができる。例えば、冗長アーキテクチャ３００において、ｎ個のアクティブＲＦハードウェアユニットのうちの１つ又は複数に故障が生じた場合であっても、冗長アーキテクチャ３００は、予備のＲＦハードウェアユニットに切り替えることなく、ＲＦ出力経路に対して全てのＲＦ出力信号を供給するように構成することができる。

実際には、アクティブＲＦハードウェアユニットのうちの１つが損失することによる影響は、ｎが増加するにつれて低減する。ｎが２である通信システムにおいては、故障したアクティブＲＦハードウェアユニットがＲＦ出力経路に供給される信号の品質に悪影響を及ぼす程度は、ｎが８である場合にＲＦ出力経路に供給される信号の品質に悪影響を及ぼす程度よりも大きい。この理由は、ｎが２である場合、各ＲＦ入力信号は、当該ＲＦ入力信号の２つのコピーに分割されるため、アクティブＲＦハードウェアユニットのうちの一方の損失が、各ＲＦ入力信号のコピーの半数に影響を及ぼすからである。一方で、ｎが８である場合、各ＲＦ入力信号は、８つのコピーに分割されるため、アクティブＲＦハードウェアユニットのうちの１つの損失は、各ＲＦ入力信号のコピーの１／８に影響を及ぼす。

上述したように、いくつかの例においては、ｍ×ｎ入力ネットワーク３０２は、少なくとも１つのＲＦスプリッタを用いて実施することができ、ｎ×ｍ出力マトリクスは、少なくとも１つのＲＦ結合器を用いて実施することができる。図５は、通信システムのための他の例示的な冗長アーキテクチャ５００を示す図である。具体的には、図５に示す例示的な冗長アーキテクチャ５００は、ＲＦ信号スプリッタ５０２と、２つのアクティブＲＦハードウェアユニット５０４と、ＲＦ信号結合器５０６とを含む。

ＲＦ信号スプリッタ５０２は、２つの入力ポート５０８に供給される２つのＲＦ入力信号を２つのアクティブＲＦハードウェアユニット５０４に結合する。具体的には、ＲＦ信号スプリッタ５０２は、図５において「ＲＦ信号１」で示される第１ＲＦ入力信号を、第１電力低下ＲＦ信号と、当該第１電力低下ＲＦ信号に対して９０度位相シフトされた第２電力低下ＲＦ信号とに分割する。その後、第１電力低下ＲＦ信号は、図５において「ＲＦハードウェア１」で示される第１アクティブＲＦハードウェアユニットに供給され、第２電力低下ＲＦ信号は、図５において「ＲＦハードウェア２」で示される第２アクティブＲＦハードウェアユニットに供給される。同様に、ＲＦ信号スプリッタ５０２は、図５において「ＲＦ信号２」で示される第２ＲＦ入力信号を、第３電力低下ＲＦ信号と、当該第３電力低下ＲＦ信号に対して９０度位相シフトされた第４電力低下ＲＦ信号とに分割する。その後、第３電力低下ＲＦ信号は、第１アクティブＲＦハードウェアユニットに供給され、第４電力低下ＲＦ信号は、第２アクティブＲＦハードウェアユニットに供給される。

その後、ＲＦ信号結合器５０６は、２つのアクティブＲＦハードウェアユニット５０４によって処理された信号を２つの出力ポート５１０に結合する。具体的には、第１アクティブＲＦハードウェアユニットが、第１電力低下ＲＦ信号と第３電力低下ＲＦ信号とを処理した後、ＲＦ信号結合器５０６が、第１電力低下ＲＦ信号を、第１コピーと、当該第１コピーに対して９０度位相シフトされた第２コピーとに分割する。同様に、ＲＦ信号結合器５０６は、第３電力低下ＲＦ信号を、第１コピーと、当該第１コピーに対して９０度位相シフトされた第２コピーとに分割する。さらに、第２アクティブＲＦハードウェアユニットが、第２電力低下ＲＦ信号と第４電力低下ＲＦ信号とを処理した後、ＲＦ信号結合器５０６が、第２電力低下ＲＦ信号を、２つのコピーに分割し、さらに、第４電力低下ＲＦ信号を２つのコピーに分割する。

ＲＦ信号スプリッタ５０２及びＲＦ信号結合器５０６によって実施される位相シフトにより、２つの出力ポート５１０のうちの第１出力ポートに供給される「ＲＦ信号１」の複数のコピーは、互いに１８０度位相がずれているため、効果的に打ち消し合うことができる。一方、２つの出力ポート５１０のうちの第２出力ポートに供給される「ＲＦ信号１」の複数のコピーは、同じ位相を有しているため、互いに協調的に組み合わされる。さらに、第１出力ポートに供給される「ＲＦ信号２」の複数のコピーは、同じ位相を有しているため、互いに協調的に組み合わされる。一方で、第２出力ポートに供給される「ＲＦ信号２」の複数のコピーは、互いに１８０度位相がずれているため、効果的に打ち消し合うことができる。

図５の出力ポート５１０で示される信号の振幅は、２つのアクティブＲＦハードウェアユニット５０４によって実行される処理の種類によって異なりうる。例えば、アクティブＲＦハードウェアユニット５０４は、ＲＦ信号スプリッタ５０２によって出力されたＲＦ信号を増幅する増幅器を含むことにより、出力ポート５１０に供給される信号の振幅を増幅することができる。

いくつかの例においては、図３及び４に示すｍ×ｎ入力ネットワーク３０２は、入力マトリクスを用いて実施することができ、これに加えて、或いは、これに代えて、図３及び４に示すｎ×ｍ出力ネットワーク３０６は、出力マトリクスを用いて実施することができる。図６Ａ及び６Ｂは、通信システムのための他の例示的な冗長アーキテクチャ６００を示す図である。具体的には、図６Ａ及び６Ｂに示す例示的な冗長アーキテクチャ６００は、入力マトリクス６０２と、４つのアクティブＲＦハードウェアユニット６０４と、出力マトリクス６０６とを含む。

入力マトリクス６０２は、４つの入力ポート６０８に供給される４つのＲＦ入力信号を、４つのアクティブＲＦハードウェアユニットに結合する４×４バトラーマトリクス（Butler matrix）である。説明を簡単にするために、図６Ａ及び６Ｂには、「ＲＦ信号１」で示される１つのＲＦ入力信号のみが示されている。図６Ａに示すように、入力マトリクス６０２は、４つのＲＦ信号スプリッタを含む。これにより、入力マトリクス６０２は、「ＲＦ信号１」を、４つのアクティブＲＦハードウェアユニットに供給される４つの電力低下ＲＦ信号に分割することができる。

出力マトリクス６０６は、入力マトリクス６０２の逆の４×４バトラーマトリクスである。出力マトリクス６０６は、４つのアクティブＲＦハードウェアユニット６０４で処理されたＲＦ信号を、４つの出力ポート６１０に結合する。図６Ｂに示すように、出力マトリクス６０６は、４つのＲＦ信号結合器を含む。これらにより、出力マトリクス６０６は、（ｉ）第１アクティブＲＦハードウェアユニットにより処理された信号を、４つの出力ポート６１０のうちの第１出力ポートに供給される４つの電力低下ＲＦ信号に分割し、（ｉｉ）第２アクティブＲＦハードウェアユニットにより処理された信号を、４つの出力ポート６１０のうちの第２出力ポートに供給される４つの電力低下ＲＦ信号に分割し、（ｉｉｉ）第３アクティブＲＦハードウェアユニットにより処理された信号を、４つの出力ポート６１０のうちの第３出力ポートに供給される４つの電力低下ＲＦ信号に分割し、（ｉｖ）第４アクティブＲＦハードウェアユニットにより処理された信号を、４つの出力ポート６１０のうちの第４出力ポートに供給される４つの電力低下ＲＦ信号に分割する、ことができる。

入力マトリクス６０２及び出力マトリクス６０６によって実行される位相シフトにより、４つの出力ポート６１０のうちの第１、第２、及び、第３の出力ポートに供給される「ＲＦ信号１」のコピーは、互いに打ち消し合う一方で、４つの出力ポート６１０のうちの第４の出力ポートに供給される「ＲＦ信号１」のコピーは同じ位相を有するため、互いに協調的に組み合わされる。

図６Ａ及び図６Ｂに示す冗長アーキテクチャ６００から明らかなように、例えば、アクティブＲＦハードウェアユニットのうちの１つが故障してＲＦ信号を出力しなくなった場合、ＲＦハードウェアの１／４の損失により第４の出力ポートに供給される信号の振幅が劣化し、結果として、振幅の低減、及び、位相のアライメント誤差が生じうる。

また、アクティブなＲＦハードウェアユニットのうちの１つが故障した場合、例えば、第４出力ポートに供給される「ＲＦ信号２」（不図示）などの他のＲＦ入力信号のコピーは、完全には打ち消されない可能性がある。しかしながら、「ＲＦ信号２」のコピーの合計の振幅は低いであろう。Ａ₁がＡ₂に等しいと仮定すると、「ＲＦ信号２」のコピーの合計の振幅は、「ＲＦ信号１」のコピーの合計の振幅より比較的小さいであろう。したがって、信号処理を用いれば、「ＲＦ信号２」のコピーの合計は、第４出力ポートに供給されるＲＦ信号から取り除くことができる。

図６の出力ポート６１０で示される信号の振幅は、４つのアクティブＲＦハードウェアユニット６０４によって実行される処理の種類によって異なりうる。例えば、４つのアクティブＲＦハードウェアユニット６０４は、入力マトリクス６０２によって出力されたＲＦ信号を増幅する増幅器を含むことにより、出力ポート６１０に供給される信号の振幅を増幅することができる。

図７は、通信システムのための他の例示的な冗長アーキテクチャ７００を示す図である。図７に示すように、例示的な冗長アーキテクチャ７００は、ｍ×ｎ入力マトリクス７０２と、ｎ個のアクティブＲＦハードウェアユニット７０４と、ｎ×ｍ出力マトリクス７０６とを含む。

ｍ×ｎ入力マトリクス７０２は、ｍ個の入力ポート７０８に供給されるｍ個のＲＦ入力信号を、ｎ個のアクティブＲＦハードウェアユニット７０４に結合する。説明を簡単にするために、図７には、「ＲＦ信号１」で示される１つのＲＦ入力信号のみが示されている。図７に示すように、ｍ×ｎ入力マトリクス７０２は、複数のＲＦ信号スプリッタを含む。これにより、ｍ×ｎ入力マトリクス７０２は、「ＲＦ信号１」を、ｎ個のＲＦハードウェアユニット７０４に供給されるｎ個の電力低下ＲＦ信号に分割することができる。

ｎ×ｍ出力マトリクス７０６は、ｍ×ｎ入力マトリクス７０２の逆のマトリクスである。ｎ×ｍ出力マトリクス７０６は、ｎ個のアクティブＲＦハードウェアユニット７０４で処理されたＲＦ信号を、ｍ個の出力ポート７１０に結合する。図７に示すように、ｎ×ｍ出力マトリクス７０６は、複数のＲＦ信号結合器を含み、これらにより、ｎ個のアクティブＲＦハードウェアユニット７０４によって処理されたＲＦ入力信号は、複数のコピーに分割され、ｍ個の出力ポート７１０に供給され、当該出力ポートにおいて組み合わされる。

図８は、例示的な衛星通信システム８００を示す図である。図８に示すように、衛星通信システム８００は、通信ペイロード８２０を含む。通信ペイロード８２０は、冗長アーキテクチャ８３０を含む。冗長アーキテクチャは、ｍ×ｎ入力ネットワーク８３２と、ｎ個のアクティブ低ノイズ増幅器８３４と、ｎ×ｍ出力ネットワーク８３６とを含む。ｍ×ｎ入力ネットワーク８３２は、図３及び４に示すｍ×ｎ入力ネットワーク３０２、又は、図６Ａに示す入力マトリクス６０２などの、本明細書で説明する入力ネットワークのうちの何れかに従って構成することができる。ｎ×ｍ出力ネットワーク８３６は、図３及び４に示すｎ×ｍ出力ネットワーク３０６、又は、図６Ｂに示す出力マトリクス６０６などの、本明細書で説明する出力ネットワークのうちの何れかに従って構成することができる。

様々な有利な構成の説明は、例示及び説明を目的として提示したものであり、全てを網羅したり、開示した態様の実施形態に限定したりすることを意図するものではない。上記開示を読んで理解すれば、多くの改変及び変形が当業者には明らかであろう。さらに、異なる実施例は、他の実施例とは異なる効果をもたらす場合がある。選択した１つ又は複数の実施例は、当該実施例の原理及び実際の用途を最も的確に説明するために、且つ、想定した特定の用途に合わせて種々の改変を加えた様々な実施例の開示を当業者が理解できるようにするために、選択且つ記載したものである。

Claims (17)

1. 通信システムのための冗長アーキテクチャであって、
   並列配置された複数のアクティブ無線周波数（ＲＦ）ハードウェアユニットと、
   複数のＲＦ入力信号を前記複数のアクティブＲＦハードウェアユニットに結合するように構成された１つ以上のＲＦ信号スプリッタと、
   前記複数のアクティブＲＦハードウェアユニットによって処理されたＲＦ信号を、複数のＲＦ出力経路に結合するように構成された１つ以上のＲＦ信号結合器と、を含み、
   前記１つ以上のＲＦ信号スプリッタは、
   前記複数のＲＦ入力信号の各々を、前記各ＲＦ入力信号の複数のコピーに分割し、
   前記各ＲＦ入力信号の前記複数のコピーの各々を、前記複数のアクティブＲＦハードウェアユニットのうちのそれぞれ異なる１つのアクティブＲＦハードウェアユニットに供給するように構成されており、
   前記１つ以上のＲＦ信号結合器は、前記複数のアクティブＲＦハードウェアユニットによって処理された前記複数のＲＦ入力信号の各々について、
   前記各ＲＦ入力信号の前記複数のコピーを組み合わせてＲＦ出力信号を形成し、
   前記ＲＦ出力信号を、前記各ＲＦ入力信号に対応する前記複数のＲＦ出力経路のうちの１つのＲＦ出力経路に供給するように構成されている、冗長アーキテクチャ。
2. 前記複数のアクティブＲＦハードウェアユニットのうちの何れかが故障すると、分散された信号の劣化は生じながらも、信号の中断は生じないように構成されている、請求項１に記載の冗長アーキテクチャ。
3. 前記複数のアクティブＲＦハードウェアユニットのうちの１つ又は複数に故障が生じた場合であっても、前記冗長アーキテクチャは、予備のＲＦハードウェアユニットに切り替えることなく、前記複数のＲＦ出力経路に対して前記複数のＲＦ出力信号の全てを供給するように構成されている、請求項１に記載の冗長アーキテクチャ。
4. 前記１つ以上のＲＦ信号スプリッタは、ｍ個の入力とｎ個の出力とを有する入力ネットワークを含み、前記入力ネットワークの各出力は、前記複数のアクティブＲＦハードウェアユニットのうちの異なるアクティブＲＦハードウェアユニットに結合されている、請求項１に記載の冗長アーキテクチャ。
5. 前記複数のＲＦ入力信号の各々は、互いに直交シフトして入力ネットワークを通過し、
   供給される前記ＲＦ出力信号の各々は、互いに直交シフトしている、請求項４に記載の冗長アーキテクチャ。
6. 前記１つ以上のＲＦ信号結合器は、ｎ個の入力とｍ個の出力とを有する出力ネットワークを含み、前記出力ネットワークの各入力は、前記複数のアクティブＲＦハードウェアユニットのうちのそれぞれ異なる１つのアクティブＲＦハードウェアユニットに結合されている、請求項４に記載の冗長アーキテクチャ。
7. ＲＦ入力信号を、前記各ＲＦ入力信号の複数のコピーに分割する際、前記各ＲＦ入力信号を、前記各ＲＦ入力信号と同じ位相を有する第１電力低下ＲＦ信号と、前記各ＲＦ入力信号とは異なる位相を有する第２電力低下ＲＦ信号とに分割する、請求項１に記載の冗長アーキテクチャ。
8. 前記複数のＲＦ入力信号は、それぞれ、同じ周波数帯域で動作する、請求項１に記載の冗長アーキテクチャ。
9. 前記通信システムは、衛星の通信ペイロードである、請求項８に記載の冗長アーキテクチャ。
10. 前記複数のアクティブＲＦハードウェアユニットは、複数の低ノイズ増幅器を含む、請求項９に記載の冗長アーキテクチャ。
11. 通信システムのための冗長アーキテクチャであって、
    一連の入力ポートと、
    一連の出力ポートと、
    並列配置された複数のアクティブ無線周波数（ＲＦ）ハードウェアユニットと、
    前記一連の入力ポートを前記複数のアクティブＲＦハードウェアユニットに接続する少なくとも１つのＲＦ信号スプリッタと、
    前記複数のアクティブＲＦハードウェアユニットを前記一連の出力ポートに接続する少なくとも１つのＲＦ信号結合器と、を含み、
    前記冗長アーキテクチャは、前記一連の入力ポートのうちの任意の入力ポートに供給されたＲＦ入力信号が、前記ＲＦ入力信号の複数のコピーに分割され、分割された前記複数のコピーが、前記複数のアクティブＲＦハードウェアユニットによってそれぞれ処理され、当該処理の後、前記一連の出力ポートのうちの所与の出力ポートにおいて組み合わされて、ＲＦ出力信号が形成されるように構成されている、冗長アーキテクチャ。
12. 前記複数のアクティブＲＦハードウェアユニットのうちの何れかが故障すると、前記ＲＦ出力信号の品質の劣化は生じながらも、前記ＲＦ出力信号の中断は生じないように構成されている、請求項１１に記載の冗長アーキテクチャ。
13. 前記複数のアクティブＲＦハードウェアユニットのうちの１つ又は複数に故障が生じた場合であっても、前記冗長アーキテクチャは、予備のＲＦハードウェアユニットに切り替えることなく、前記所与の出力ポートに対して前記ＲＦ出力信号を供給するように構成されている、請求項１１に記載の冗長アーキテクチャ。
14. 前記少なくとも１つのＲＦ信号スプリッタは、ｍ個の入力とｎ個の出力とを有する入力ネットワークを含み、前記入力ネットワークの各出力は、前記複数のアクティブＲＦハードウェアユニットのうちの異なるアクティブＲＦハードウェアユニットに結合されている、請求項１１に記載の冗長アーキテクチャ。
15. 前記少なくとも１つのＲＦ信号結合器は、ｎ個の入力とｍ個の出力とを有する出力ネットワークを含み、前記出力ネットワークの各入力は、前記複数のアクティブＲＦハードウェアユニットのうちの異なるアクティブＲＦハードウェアユニットに結合されている、請求項１４に記載の冗長アーキテクチャ。
16. 通信システムのための冗長アーキテクチャであって、
    ｍ個の入力ポートと、
    ｍ個の出力ポートと、
    並列配置されたｎ個のアクティブ無線周波数（ＲＦ）ハードウェアユニットと、
    前記ｍ個の入力ポートを前記ｎ個のアクティブＲＦハードウェアユニットに接続するｍ×ｎ入力マトリクスと、
    前記ｎ個のアクティブＲＦハードウェアユニットを前記ｍ個の出力ポートに接続するｎ×ｍ出力マトリクスと、を含み、
    前記冗長アーキテクチャは、前記ｍ個の入力ポートのうちの任意の入力ポートに供給されたＲＦ入力信号が、前記ＲＦ入力信号のｎ個のコピーに分割され、分割された前記複数のコピーが、前記ｎ個のアクティブＲＦハードウェアユニットによってそれぞれ処理され、当該処理の後、前記ｍ個の出力ポートのうちの所与の出力ポートにおいて組み合わされて、ＲＦ出力信号が形成されるように構成されている、冗長アーキテクチャ。
17. 前記冗長アーキテクチャは、切り替え可能に構成された予備ハードウェアユニットを前記冗長アーキテクチャに含まない、請求項１６に記載の冗長アーキテクチャ。

Images