JP2019102585A - Optical device - Google Patents

Optical device Download PDF

Info

Publication number
JP2019102585A
JP2019102585A JP2017230302A JP2017230302A JP2019102585A JP 2019102585 A JP2019102585 A JP 2019102585A JP 2017230302 A JP2017230302 A JP 2017230302A JP 2017230302 A JP2017230302 A JP 2017230302A JP 2019102585 A JP2019102585 A JP 2019102585A
Authority
JP
Japan
Prior art keywords
semiconductor layer
layer
semiconductor
active layer
optical device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017230302A
Other languages
Japanese (ja)
Other versions
JP7210876B2 (en
Inventor
拓郎 藤井
Takuro Fujii
拓郎 藤井
硴塚 孝明
Takaaki Kakizuka
孝明 硴塚
松尾 慎治
Shinji Matsuo
慎治 松尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP2017230302A priority Critical patent/JP7210876B2/en
Publication of JP2019102585A publication Critical patent/JP2019102585A/en
Application granted granted Critical
Publication of JP7210876B2 publication Critical patent/JP7210876B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

To improve the internal quantum efficiency of an optical device with a lateral pin structure.SOLUTION: An optical device includes, on a substrate 101, a first semiconductor layer 102, a second semiconductor layer 103, an active layer 104, a third semiconductor layer 105, a fourth semiconductor layer 106, and a fifth semiconductor layer 107. The second semiconductor layer 103 and the fifth semiconductor layer 107 are composed of a compound semiconductor having a larger band gap than the active layer 104. The third semiconductor layer 105 and the fourth semiconductor layer 106 are composed of a compound semiconductor having a lower refractive index and a larger band gap than the active layer 104. The first semiconductor layer 102 is composed of a compound semiconductor having a larger band gap than the second semiconductor layer 103, the third semiconductor layer 105, and the fourth semiconductor layer 106.SELECTED DRAWING: Figure 1

Description

本発明は、半導体から構成された光デバイスに関する。   The present invention relates to an optical device composed of a semiconductor.

近年、データセンタ内などの通信容量増大に伴い、近距離光通信用光デバイスの低消費電力化が求められている。この要望に応えるために、埋め込みヘテロ(buried heterostructure;BH)構造の光デバイスが開発されている(非特許文献1〜5参照)。埋め込みヘテロ構造では、屈折率が高くバンドギャップの小さい半導体からなる活性層を、この活性層より屈折率が低くバンドギャップの大きい半導体の層により上下左右を挟み込み、活性層が埋め込まれた構造となっている。この構造により、光デバイスの各種性能に大きく寄与する活性層への光閉じ込め係数を向上させることが可能となる。   In recent years, with the increase of communication capacity in a data center or the like, reduction in power consumption of an optical device for short distance optical communication is required. In order to meet this demand, optical devices having a buried heterostructure (BH) structure have been developed (see Non-Patent Documents 1 to 5). In the embedded heterostructure, the active layer made of a semiconductor having a high refractive index and a small band gap is sandwiched between upper, lower, right, and left layers of a semiconductor having a refractive index lower than that of the active layer and a large band gap. ing. This structure makes it possible to improve the light confinement coefficient to the active layer which largely contributes to various performances of the optical device.

こうした埋め込みヘテロ構造を有する光デバイスでは、典型的に厚さ250nm〜500nm程度の半導体多層構造が用いられ、活性層の体積を小さくすることで消費電力を低く抑える工夫がなされている点に特徴がある。また活性層には、キャリア結合効率に優れた多重量子井戸(MQW)構造が採用されるようになっている。   The optical device having such a buried heterostructure typically has a semiconductor multilayer structure with a thickness of about 250 nm to 500 nm, and is characterized in that it is devised to reduce power consumption by reducing the volume of the active layer. is there. In addition, a multiple quantum well (MQW) structure excellent in carrier coupling efficiency is adopted for the active layer.

このような構成とした光デバイスでは、屈折率の異なるクラッドとなる層を、コアとなる活性層により近づけてより強い光閉じ込めを実現するために、半導体多層構造を薄くしている。このように半導体層を薄くした構成において、光デバイスへの電界印加、電流注入を行うためには、活性層の上下の半導体層をp型およびn型とする一般的な縦型pin構造ではなく、活性層の左右の半導体層をp型、n型とする横型pin構造が採用されている。   In such an optical device, the semiconductor multilayer structure is made thinner in order to achieve stronger light confinement by bringing a layer to be a cladding having different refractive index closer to an active layer serving as a core. Thus, in the configuration in which the semiconductor layer is thin, in order to apply an electric field to the optical device and to inject current, the semiconductor layers above and below the active layer are not a general vertical pin structure having p-type and n-type. A lateral pin structure is adopted in which the left and right semiconductor layers of the active layer are p-type and n-type.

縦型pin構造では、活性層の上部に電流注入のための電極が配置されることになるが、半導体層を薄くすると、電極と活性層との距離が短くなり、活性層を導波させようとする光が電極の影響を受けるようになる。これに対し、横型pin構造とすることで、電極を活性層の上部からずらし、活性層より離して配置することが可能となり、上述した問題が解消できるようになる。   In the vertical pin structure, an electrode for current injection is disposed above the active layer. However, when the semiconductor layer is thinned, the distance between the electrode and the active layer becomes short, so that the active layer can be guided. The light will be influenced by the electrodes. On the other hand, the lateral pin structure makes it possible to shift the electrode from the upper portion of the active layer and to arrange the electrode away from the active layer, thereby solving the above-mentioned problems.

S. Matsuo et al. "Directly modulated buried heterostructure DFB laser on SiO2/Si substrate fabricated by regrowth of InP using bonded active layer", Optics Express, vol. 22, no. 10, pp. 12139-12147, 2014.S. Matsuo et al. "Directly modulated buried heterostructure DFB laser on SiO2 / Si substrate fabricated by regrowth of InP using bonded active layer", Optics Express, vol. 22, no. 10, pp. 12139-12147, 2014. T. Okamoto et al., "Optically pumped membrane BH-DFB lasers for low-threshold and single-mode operation", IEEE Journal of Selected Topics in Quantum Electronics, vol. 9, no. 5, pp. 1361-1366, 2003.T. Okamoto et al., "Optically pumped membrane BH-DFB lasers for low-threshold and single-mode operation", IEEE Journal of Selected Topics in Quantum Electronics, vol. 9, no. 5, pp. 1361-1366, 2003 . S. Matsuo et al., "Room-temperature continuous-wave operation of lateral current injection wavelength-scale embedded active-region photonic-crystal laser", Optics Express, 2012, 20, (4), pp. 3773-3780.S. Matsuo et al., "Room-temperature continuous-wave operation of lateral current injection wavelength-scale embedded active-region photonic-crystal laser", Optics Express, 2012, 20, (4), pp. 377-3780. S. Matsuo et al., "High-speed ultracompact buried heterostructure photonic-crystal laser with 13 fJ of energy consumed per bit transmitted", Nature Photonics, vol. 4, no. 9, pp. 648-654, 2010.S. Matsuo et al., "High-speed ultracompact buried heterostructure photonic-crystal laser with 13 fJ of energy consumed per bit transmitted", Nature Photonics, vol. 4, no. 9, pp. 648-654, 2010. K. Hasebe, et al., "High-Speed Modulation of Lateral p-i-n Diode Structure Electro-Absorption Modulator Integrated With DFB Laser", Journal of Lightwave Technology, vol. 33, no. 6, pp. 1235-1240, 2015.K. Hasebe, et al., "High-Speed Modulation of Lateral Diode Structure Electro-Absorption Modulator Integrated With DFB Laser", Journal of Lightwave Technology, vol. 33, no. 6, pp. 1235-1240, 2015.

ところで、光デバイスを低消費電力で駆動するための重要な指標のひとつに、内部量子効率が挙げられる。内部量子効率とは、電流注入により半導体層の内部に発生したキャリアのうち、活性層における発光に寄与したキャリアの割合を表す無次元数である。以下、半導体レーザを例にして図4を参照して説明する。図4は、半導体レーザのきい値電流(Threshold Current)および同一電流注入時の光出力(Output Power)を、内部量子効率(Internal Quantum Efficiency)の関数としてプロットしたものである。内部量子効率の増加に対して、光出力は比例して増加、しきい値電流は反比例して減少する。   By the way, one of the important indexes for driving an optical device with low power consumption is internal quantum efficiency. The internal quantum efficiency is a dimensionless number that represents the ratio of carriers that have contributed to light emission in the active layer among the carriers generated inside the semiconductor layer by current injection. Hereinafter, a semiconductor laser will be described by way of example with reference to FIG. FIG. 4 is a plot of the threshold current (Threat Current) and the light output (Output Power) at the same current injection as a function of the internal quantum efficiency. As the internal quantum efficiency increases, the light output increases proportionally and the threshold current decreases inversely.

内部量子効率が1を下回る要因は、大きく2通り考えられる。   There are two major causes for the internal quantum efficiency to fall below 1.

第1に、非発光再結合による熱的な緩和過程の寄与によるものである。半導体層の温度が上昇すると非発光再結合の割合が増加するため、内部量子効率は低下する。   First, it is due to the contribution of the thermal relaxation process due to non-radiative recombination. As the temperature of the semiconductor layer increases, the rate of non-radiative recombination increases, so the internal quantum efficiency decreases.

第2に、半導体層の構造に電流リークパスが存在するなどして、そもそも活性層以外の箇所でキャリア再結合が起こることに起因するものである。電流リークがあれば、活性層への電流注入効率(以下、単に注入効率)が低下し、結果的に内部量子効率は低下する。   Second, it is due to the occurrence of carrier recombination in places other than the active layer due to the presence of a current leak path in the structure of the semiconductor layer, and the like. If there is a current leak, the current injection efficiency (hereinafter simply referred to as injection efficiency) to the active layer is lowered, and as a result, the internal quantum efficiency is lowered.

図5は、内部量子効率が異なる2つの半導体レーザにおける光出力の注入電流依存性である。図5において、実線は、内部量子効率が高い半導体レーザの特性を示している。また、図5において、点線は、内部量子効率が低い半導体レーザの特性を示している。内部量子効率が高いレーザは、低いレーザに比べて、第1に低いしきい値電流で発振し、第2に単位注入電流あたりの光出力増加割合が大きく、第3に高注入電流時の温度上昇が小さいため出力低下が起こりにくいという特長がある。   FIG. 5 shows injection current dependence of light output in two semiconductor lasers having different internal quantum efficiencies. In FIG. 5, the solid line shows the characteristics of the semiconductor laser with high internal quantum efficiency. Further, in FIG. 5, dotted lines indicate the characteristics of the semiconductor laser having low internal quantum efficiency. A laser with high internal quantum efficiency oscillates at a low threshold current first compared to a low laser, secondly, the rate of increase in light output per unit injection current is large, and third, the temperature at high injection current Since the rise is small, there is a feature that output decrease is unlikely to occur.

以下、横型pin構造を有する光デバイスのうち、上述した半導体レーザの注入効率について示す。横型pin構造では、基板平面の法線方向である上下方向に半導体層が積層された活性層領域に対して、左右からキャリアが注入されることとなる。図6に、活性層203以外で生じ得るキャリア結合の模式図を示す。図6において、実線の矢印は、電子の流れを示し、点線の矢印は正孔の流れを示している。   Hereinafter, the injection efficiency of the above-described semiconductor laser in an optical device having a lateral pin structure will be described. In the lateral pin structure, carriers are injected from the left and right into the active layer region in which the semiconductor layers are stacked in the vertical direction which is the normal direction of the substrate plane. FIG. 6 shows a schematic view of carrier bonding that can occur other than in the active layer 203. In FIG. 6, solid arrows indicate the flow of electrons, and dotted arrows indicate the flow of holes.

なお、基板201の上に第1半導体層202が形成され、第1半導体層202の上に活性層203が形成されている。また、活性層203の上には、第2半導体層204が形成されている。第1半導体層202,第2半導体層204は、例えばノンドープのInPから構成されている。また、活性層203を挾むように、第1半導体層202の上に、p型半導体層205およびn型半導体層206が形成されている。なお、図示していないが、例えば、共振器の構造として、活性層203の上または下に回折格子が形成されている。   The first semiconductor layer 202 is formed on the substrate 201, and the active layer 203 is formed on the first semiconductor layer 202. In addition, the second semiconductor layer 204 is formed on the active layer 203. The first semiconductor layer 202 and the second semiconductor layer 204 are made of, for example, non-doped InP. Further, a p-type semiconductor layer 205 and an n-type semiconductor layer 206 are formed on the first semiconductor layer 202 so as to sandwich the active layer 203. Although not shown, for example, as a structure of a resonator, a diffraction grating is formed on or under the active layer 203.

この半導体レーザでは、活性層203の上下の第1半導体層202,第2半導体層204がリークパスとなり、活性層203以外の領域でのキャリア結合が発生し、注入効率が低下する。このため、横型pin構造を有する薄膜半導体構造を用いた半導体レーザでは、所望の内部量子効率(約80%)が得られないという問題がある。   In this semiconductor laser, the first semiconductor layer 202 and the second semiconductor layer 204 above and below the active layer 203 serve as leak paths, and carrier coupling occurs in regions other than the active layer 203, and the injection efficiency is lowered. Therefore, in a semiconductor laser using a thin film semiconductor structure having a lateral pin structure, there is a problem that a desired internal quantum efficiency (about 80%) can not be obtained.

本発明は、以上のような問題点を解消するためになされたものであり、横型pin構造の光デバイスの内部量子効率を向上させることを目的とする。   The present invention has been made to solve the above problems, and its object is to improve the internal quantum efficiency of an optical device having a lateral pin structure.

本発明に係る光デバイスは、基板の上に形成された化合物半導体からなる第1半導体層と、第1半導体層の上に形成された化合物半導体からなる第2半導体層と、第2半導体層の上に形成された化合物半導体からなる活性層と、第2半導体層の上で基板の平面方向に活性層を挟んで形成されたp型の化合物半導体からなる第3半導体層およびn型の化合物半導体からなる第4半導体層と、活性層の上に形成された化合物半導体からなる第5半導体層とを備え、第2半導体層および第5半導体層は、活性層よりバンドギャップの大きい化合物半導体から構成され、第3半導体層および第4半導体層は、活性層より屈折率が低く、かつ活性層よりバンドギャップの大きい化合物半導体から構成され、第1半導体層は、第2半導体層、第3半導体層、および第4半導体層よりバンドギャップの大きい化合物半導体から構成されている。   An optical device according to the present invention comprises a first semiconductor layer made of a compound semiconductor formed on a substrate, a second semiconductor layer made of a compound semiconductor formed on the first semiconductor layer, and a second semiconductor layer. An active layer formed of a compound semiconductor formed thereon, a third semiconductor layer formed of a p-type compound semiconductor formed on the second semiconductor layer with the active layer sandwiched in the plane direction of the substrate, and an n-type compound semiconductor And a fifth semiconductor layer formed of a compound semiconductor formed on the active layer, wherein the second semiconductor layer and the fifth semiconductor layer are formed of a compound semiconductor having a band gap larger than that of the active layer. The third semiconductor layer and the fourth semiconductor layer are made of a compound semiconductor having a refractive index lower than that of the active layer and a band gap larger than that of the active layer, and the first semiconductor layer is a second semiconductor layer, a third semiconductor layer And and a larger compound semiconductor band gap than the fourth semiconductor layer.

上記光デバイスにおいて、第3半導体層に接続された第1電極と、第4半導体層に接続された第2電極とを更に備える。   The optical device further includes a first electrode connected to the third semiconductor layer and a second electrode connected to the fourth semiconductor layer.

上記光デバイスにおいて、活性層は、多重量子井戸構造とされているとよい。   In the above optical device, the active layer may have a multiple quantum well structure.

以上説明したように、本発明によれば、第2半導体層、第3半導体層、および第4半導体層よりバンドギャップの大きい化合物半導体から構成した第1半導体層を活性層の下に配置したので、横型pin構造の光デバイスの内部量子効率が向上するという優れた効果が得られる。   As described above, according to the present invention, the first semiconductor layer formed of the second semiconductor layer, the third semiconductor layer, and the compound semiconductor having a band gap larger than that of the fourth semiconductor layer is disposed under the active layer. The excellent effect is obtained that the internal quantum efficiency of the optical device of the lateral pin structure is improved.

図1は、本発明の実施の形態における光デバイスの構成を示す断面図である。FIG. 1 is a cross-sectional view showing the configuration of an optical device according to an embodiment of the present invention. 図2は、本発明の実施の形態における光デバイスにおけるバンド構造を示すバンド図である。FIG. 2 is a band diagram showing a band structure in the optical device in the embodiment of the present invention. 図3Aは、本発明の実施の形態における光デバイスの製造方法を説明するための途中工程の状態を示す断面図である。FIG. 3A is a cross-sectional view showing a state in the middle of the process for describing the method of manufacturing an optical device according to the embodiment of the present invention. 図3Bは、本発明の実施の形態における光デバイスの製造方法を説明するための途中工程の状態を示す断面図である。FIG. 3B is a cross-sectional view showing a state in the middle of the process for describing the method of manufacturing an optical device according to the embodiment of the present invention. 図3Cは、本発明の実施の形態における光デバイスの製造方法を説明するための途中工程の状態を示す断面図である。FIG. 3C is a cross-sectional view showing a state in the middle of the process for describing the method of manufacturing an optical device according to the embodiment of the present invention. 図3Dは、本発明の実施の形態における光デバイスの製造方法を説明するための途中工程の状態を示す断面図である。FIG. 3D is a cross-sectional view showing a state in the middle of the process for describing the method of manufacturing an optical device according to the embodiment of the present invention. 図3Eは、本発明の実施の形態における光デバイスの製造方法を説明するための途中工程の状態を示す断面図である。FIG. 3E is a cross-sectional view showing a state in the middle of the process for describing the method of manufacturing an optical device according to the embodiment of the present invention. 図3Fは、本発明の実施の形態における光デバイスの製造方法を説明するための途中工程の状態を示す断面図である。FIG. 3F is a cross-sectional view showing a state in the middle of the process for describing the method of manufacturing an optical device according to the embodiment of the present invention. 図4は、横型pin構造を有する半導体レーザのしきい値電流および同一電流注入時の光出力を、内部量子効率の関数として示した特性図である。FIG. 4 is a characteristic diagram showing the threshold current of the semiconductor laser having a lateral pin structure and the light output at the same current injection as a function of the internal quantum efficiency. 図5は、内部量子効率が異なる2つの半導体レーザにおける光出力の注入電流依存性を示す特性図である。FIG. 5 is a characteristic diagram showing the injection current dependency of the light output in two semiconductor lasers having different internal quantum efficiencies. 図6は、横型pin構造を有する半導体レーザの構成を示す断面図である。FIG. 6 is a cross-sectional view showing the configuration of a semiconductor laser having a lateral pin structure. 図7は、本発明の実施の形態における光デバイスにおけるエネルギー準位を計算したバンドラインナップである。FIG. 7 is a band lineup obtained by calculating energy levels in the optical device according to the embodiment of the present invention.

以下、本発明の実施の形態における光デバイスについて図1を参照して説明する。この光デバイスは、基板101の上に、第1半導体層102、第2半導体層103、活性層104、第3半導体層105、第4半導体層106、および第5半導体層107を備える。各半導体層は、化合物半導体から構成されている。   Hereinafter, an optical device according to an embodiment of the present invention will be described with reference to FIG. The optical device includes a first semiconductor layer 102, a second semiconductor layer 103, an active layer 104, a third semiconductor layer 105, a fourth semiconductor layer 106, and a fifth semiconductor layer 107 on a substrate 101. Each semiconductor layer is made of a compound semiconductor.

第1半導体層102は、化合物半導体から構成され、実施の形態では、基板101の上に下部クラッド層110を介して形成されている。第2半導体層103は、第1半導体層102の上に形成されている。第2半導体層103の上で、活性層104は、基板101平面に平行な方向において、第3半導体層105と第4半導体層106とに挾まれている。第3半導体層105は、p型の化合物半導体から構成され、第4半導体層106は、n型の化合物半導体から構成されている。   The first semiconductor layer 102 is made of a compound semiconductor, and in the embodiment, is formed on the substrate 101 via the lower cladding layer 110. The second semiconductor layer 103 is formed on the first semiconductor layer 102. On the second semiconductor layer 103, the active layer 104 is sandwiched between the third semiconductor layer 105 and the fourth semiconductor layer 106 in a direction parallel to the plane of the substrate 101. The third semiconductor layer 105 is made of a p-type compound semiconductor, and the fourth semiconductor layer 106 is made of an n-type compound semiconductor.

実施の形態において、まず、第2半導体層103および第5半導体層107は、活性層104よりバンドギャップの大きい化合物半導体から構成されている。また、第3半導体層105および第4半導体層106は、活性層104より屈折率が低く、かつバンドギャップが大きい化合物半導体から構成されている。加えて、第1半導体層102は、第2半導体層103よりバンドギャップの大きい化合物半導体から構成されている。   In the embodiment, first, the second semiconductor layer 103 and the fifth semiconductor layer 107 are made of a compound semiconductor having a band gap larger than that of the active layer 104. The third semiconductor layer 105 and the fourth semiconductor layer 106 are made of a compound semiconductor having a refractive index lower than that of the active layer 104 and a large band gap. In addition, the first semiconductor layer 102 is made of a compound semiconductor having a band gap larger than that of the second semiconductor layer 103.

なお、光デバイスは、第3半導体層105に電気的に接続された第1電極111と、第4半導体層106に電気的に接続された第2電極112とを備える。第3半導体層105の上に直接、第1電極111を形成してもよく、コンタクト層を介して第1電極111を形成してもよい。同様に、第4半導体層106の上に直接、第2電極112を形成してもよく、コンタクト層を介して第2電極112を形成してもよい。コンタクト層は、より高濃度に不純物が導入され、第3半導体層105,第4半導体層106よりもバンドギャップが小さい半導体から構成されているとよい。   The optical device includes a first electrode 111 electrically connected to the third semiconductor layer 105 and a second electrode 112 electrically connected to the fourth semiconductor layer 106. The first electrode 111 may be formed directly on the third semiconductor layer 105, or the first electrode 111 may be formed via a contact layer. Similarly, the second electrode 112 may be formed directly on the fourth semiconductor layer 106, or the second electrode 112 may be formed via the contact layer. The contact layer may be made of a semiconductor in which an impurity is introduced at a higher concentration and whose band gap is smaller than that of the third semiconductor layer 105 and the fourth semiconductor layer 106.

例えば、基板101は、高抵抗のInPから構成されている。また、下部クラッド層110,第2半導体層103,第5半導体層107は、ノンドープのInP(i−InP)から構成されている。また、第3半導体層105は、Znがドープされたp型のInP(p−InP)から構成され、第4半導体層106は、Siがドープされたn型のInP(n−InP)から構成されている。   For example, the substrate 101 is made of high resistance InP. The lower cladding layer 110, the second semiconductor layer 103, and the fifth semiconductor layer 107 are made of non-doped InP (i-InP). The third semiconductor layer 105 is made of Zn-doped p-type InP (p-InP), and the fourth semiconductor layer 106 is made of Si-doped n-type InP (n-InP) It is done.

また、活性層104は、例えば、バルクのInGaAsPから構成すればよい。また、活性層104は、InGaAsPからなる井戸層とバリア層が交互に積層された多重量子井戸構造としてもよい。また、第1半導体層102は、InAlAsから構成すればよい。また第1半導体層102は、InGaAlAs、AlGaAsから構成してもよく、AlGaN、AlNなどの窒化物半導体から構成してもよい。   The active layer 104 may be made of, for example, bulk InGaAsP. The active layer 104 may have a multiple quantum well structure in which well layers of InGaAsP and barrier layers are alternately stacked. The first semiconductor layer 102 may be made of InAlAs. The first semiconductor layer 102 may be made of InGaAlAs, AlGaAs, or a nitride semiconductor such as AlGaN or AlN.

なお、各半導体層の品質を高めたい場合、第1半導体層102、第2半導体層103,活性層104,第3半導体層105,第4半導体層106,第5半導体層107は、互いに格子整合する材料により選択するとよい。この条件を満たす組み合わせとしては、例えば、第1半導体層102、第2半導体層103,第3半導体層105,第4半導体層106,第5半導体層107にInPを用い、活性層104はバルクのInGaAsP、またはInGaAlAsを用いる例がある。一方、活性層104を多重量子井戸構造とする場合、井戸層、バリア層ともに隣接する他の半導体層と格子整合していなくてもよい。   In order to improve the quality of each semiconductor layer, the first semiconductor layer 102, the second semiconductor layer 103, the active layer 104, the third semiconductor layer 105, the fourth semiconductor layer 106, and the fifth semiconductor layer 107 are lattice matched with one another. It should be selected according to the material to be As a combination satisfying this condition, for example, InP is used for the first semiconductor layer 102, the second semiconductor layer 103, the third semiconductor layer 105, the fourth semiconductor layer 106, and the fifth semiconductor layer 107, and the active layer 104 is bulky. There is an example using InGaAsP or InGaAlAs. On the other hand, when the active layer 104 has a multiple quantum well structure, it is not necessary for both the well layer and the barrier layer to be lattice matched with other adjacent semiconductor layers.

また、基板101をSiO2とした場合、下部クラッド層110、第1半導体層102、第2半導体層103、活性層104、第5半導体層107の合計膜厚を薄くすることにより、活性層104内への光閉じ込め係数を高め、光デバイス特性を向上させることができる。合計膜厚は、例えば、400nm以下とすればよい。また、活性層104内への光閉じ込め係数を高めつつ、電流注入効率を高くしたい場合、活性層104の幅を制限すればよく、幅は例えば、200nm〜1000nmの間とすれば良い。 When the substrate 101 is made of SiO 2 , the total film thickness of the lower cladding layer 110, the first semiconductor layer 102, the second semiconductor layer 103, the active layer 104, and the fifth semiconductor layer 107 is reduced to obtain the active layer 104. The optical confinement factor inside can be increased to improve the optical device characteristics. The total film thickness may be, for example, 400 nm or less. In order to increase the current injection efficiency while increasing the light confinement coefficient in the active layer 104, the width of the active layer 104 may be limited, and the width may be, for example, between 200 nm and 1000 nm.

また、実施の形態における光デバイスを、例えば、レーザとする場合、図示しない共振構造を設けるようにすればよい。例えば、活性層104の上に回折格子を形成すれば、分布帰還型のレーザとすることができる。また、図1の紙面の手前側および奥側において、活性層104に連続してコア層を形成し、このコア層の上に回折格子を形成すれば、分布ブラッグ反射型のレーザとすることができる。また、外部共振器構造を組み合わせてレーザとしてもよい。   When the optical device in the embodiment is, for example, a laser, a resonant structure (not shown) may be provided. For example, if a diffraction grating is formed on the active layer 104, a distributed feedback laser can be obtained. In addition, on the front side and the back side of the paper surface of FIG. 1, if a core layer is formed continuously to the active layer 104 and a diffraction grating is formed on this core layer, a distributed Bragg reflector laser can be obtained. it can. Further, the external resonator structure may be combined to form a laser.

以上に説明したように、実施の形態によれば、第2半導体層103、第3半導体層105、および第4半導体層106の下に、よりバンドギャップの大きい化合物半導体からなる第1半導体層102を配置したので、活性層104の基板側における電流リークパスの形成が抑制されるようになる。この効果は、第2半導体層103が薄いほど高くなることが期待でき、作製上問題が無ければ、第2半導体層103は無くても良い。この結果、実施の形態によれば、横型pin構造の光デバイスの内部量子効率を向上させることができるようになる。   As described above, according to the embodiment, the first semiconductor layer 102 made of a compound semiconductor having a larger band gap below the second semiconductor layer 103, the third semiconductor layer 105, and the fourth semiconductor layer 106. As a result, the formation of the current leak path on the substrate side of the active layer 104 is suppressed. This effect can be expected to be higher as the second semiconductor layer 103 is thinner, and the second semiconductor layer 103 may be omitted if there is no problem in fabrication. As a result, according to the embodiment, it is possible to improve the internal quantum efficiency of the optical device of the lateral pin structure.

上述した効果について、より詳細に説明する。この光デバイスにおいては、図1の一点鎖線の矢印で示すように、第1電流パス(a)、第2電流パス(b)、第3電流パス(c)が、キャリア(電子および正孔)が流れる経路として考えられる。これらの各電流パスに対するバンドの状態は、図2に示すものとなる。   The effects described above will be described in more detail. In this optical device, the first current path (a), the second current path (b), and the third current path (c) are carriers (electrons and holes), as indicated by the dashed-dotted arrows in FIG. It can be considered as a path through which The band conditions for each of these current paths are as shown in FIG.

図2の(a)は、図1の第1電流パス(a)に対応し、キャリアが活性層104に流れ込む場合のバンド図である。活性層104は、第3半導体層105、第4半導体層106よりもバンドギャップの小さな半導体から構成されているため、キャリアは活性層104に閉じ込められ、効率よく再結合が生じる。   (A) of FIG. 2 corresponds to the first current path (a) of FIG. 1 and is a band diagram when carriers flow into the active layer 104. Since the active layer 104 is formed of a semiconductor having a smaller band gap than the third semiconductor layer 105 and the fourth semiconductor layer 106, carriers are confined in the active layer 104 and recombination occurs efficiently.

図2の(b)は、図1の第2電流パス(b)に対応し、活性層104の上部の第5半導体層107にキャリアが流れ込む場合のバンド図である。第2半導体層103、活性層104、第3半導体層105、第4半導体層106、および第5半導体層107を、同じ半導体から構成する場合、キャリアの流れを阻害する要因は存在せず、第5半導体層107においても一定の再結合が生じることとなる。   2B corresponds to the second current path (b) in FIG. 1 and is a band diagram in the case where carriers flow into the fifth semiconductor layer 107 on the upper part of the active layer 104. FIG. When the second semiconductor layer 103, the active layer 104, the third semiconductor layer 105, the fourth semiconductor layer 106, and the fifth semiconductor layer 107 are formed of the same semiconductor, there is no factor that inhibits the flow of carriers. Also in the semiconductor layer 107, constant recombination occurs.

図2の(c)は、図1の第2電流パス(c)に対応し、活性層104より基板側の半導体層にキャリアが流れ込む場合のバンド図である。一般的な横型pin構造の光デバイスの場合は活性層上部と同様のバンド図となり再結合が生じる。これに対し、本発明によれば、活性層104の下部に高バンドギャップの第1半導体層102が存在するため、キャリアは、活性層104の下部に流れ込むことがほぼ抑制される。このため、図1の第3電流パスにおけるキャリアの流れは、ほぼゼロにすることができる。この結果、上述した実施の形態におけるによれば、活性層104における再結合効率が向上し、光デバイスの特性の向上が図れるようになる。この効果を得るためには、第1半導体層102の厚みはトンネル電流を生じない程度あればよく、例えば、4nm以上あればよい。   (C) of FIG. 2 corresponds to the second current path (c) of FIG. 1, and is a band diagram in the case where carriers flow into the semiconductor layer on the substrate side from the active layer 104. In the case of a general lateral pin structure optical device, a band diagram similar to that of the upper portion of the active layer is formed and recombination occurs. On the other hand, according to the present invention, since the high band gap first semiconductor layer 102 is present under the active layer 104, carriers are substantially suppressed from flowing into the lower part of the active layer 104. Therefore, the carrier flow in the third current path of FIG. 1 can be substantially zero. As a result, according to the embodiment described above, the recombination efficiency in the active layer 104 is improved, and the characteristics of the optical device can be improved. In order to obtain this effect, the thickness of the first semiconductor layer 102 may be such that it does not cause a tunnel current, for example, 4 nm or more.

なお、図2の(d)は、実施の形態として第1半導体層102、第3半導体層105、第4半導体層106にInPを選択し、下部クラッド層110にInAlAs層を選択した場合における、図1の第2電流パス(c)に対応するバンド図である。InPとInAlAsの組み合わせはタイプII構造と呼ばれ、価電子帯のキャリア(正孔)については流入を抑制することができない一方、伝導帯のキャリア(電子)の流入は強力に抑制される。このため、正孔は下部クラッド層110および第1半導体層102に溜まることとなるが、InP中における正孔の移動度は電子の20分の1以下と小さいため、リークへの影響は小さい。一方、リークへの影響が大きい電子の流れは強力に阻害されるため、図2の(c)のケース同様に、活性層104における再結合効率が向上する。図7は、第1半導体層102、第3半導体層105、第4半導体層106にInPを、下部クラッド層110にInPと格子整合するInAlAs層を、活性層104にInGaAlAs層を選択した場合のエネルギー準位を計算したバンドラインナップであり、伝導帯のキャリアの流れを抑制できることがわかる。なお、図7において、点線は、ヘビーホールの状態を示し、一点鎖線は、ライトホールの状態を示している。   In FIG. 2D, when InP is selected as the first semiconductor layer 102, the third semiconductor layer 105, and the fourth semiconductor layer 106 as an embodiment, and an InAlAs layer is selected as the lower cladding layer 110, It is a band figure corresponding to the 2nd current path (c) of FIG. The combination of InP and InAlAs is called a type II structure, and while the influx of carriers (holes) in the valence band can not be suppressed, the influx of carriers (electrons) in the conduction band is strongly suppressed. For this reason, although the holes are accumulated in the lower cladding layer 110 and the first semiconductor layer 102, the mobility of the holes in InP is as small as 1/20 or less of the electrons, so the influence on the leakage is small. On the other hand, since the flow of electrons having a large influence on the leak is strongly inhibited, the recombination efficiency in the active layer 104 is improved as in the case of FIG. 2C. FIG. 7 shows the case where InP is selected as the first semiconductor layer 102, the third semiconductor layer 105, and the fourth semiconductor layer 106, an InAlAs layer lattice-matched with InP as the lower cladding layer 110, and an InGaAlAs layer as the active layer 104. It is a band lineup in which energy levels are calculated, and it can be seen that the flow of carriers in the conduction band can be suppressed. In FIG. 7, the dotted line indicates the state of the heavy hole, and the alternate long and short dash line indicates the state of the light hole.

また、上記の効果を高める目的で第1半導体層102にドーピングを行い、導電型を変更しても良い。例えば、Feをドーピングして半絶縁性とすることで、下部クラッド層110への電流リークをより強く抑制することが期待できる。また、第1半導体層102内において、上下方向に導電型分布構造を形成しても良い。例えば、第1半導体層102内上下方向にN型とP型を2周期以上繰り返すNPNP構造を形成することで、下部クラッド層110への電流リークを抑制することが期待できる。また、第1半導体層102内において、左右方向に導電型分布構造を形成しても良い。例えば、第3半導体層105の下は第3半導体層105と異なる導電型とし、第4半導体層106の下は第4半導体層106と異なる導電型とした場合でも、下部クラッド層110への電流リークを抑制することが期待できる。   In addition, the conductivity type may be changed by doping the first semiconductor layer 102 for the purpose of enhancing the above-described effects. For example, it is expected that current leakage to the lower cladding layer 110 can be more strongly suppressed by doping Fe to make it semi-insulating. Also, in the first semiconductor layer 102, a conductive type distribution structure may be formed in the vertical direction. For example, current leakage to the lower cladding layer 110 can be expected to be suppressed by forming an NPNP structure in which N-type and P-type are repeated two or more cycles in the vertical direction in the first semiconductor layer 102. In addition, in the first semiconductor layer 102, a conductive type distribution structure may be formed in the left-right direction. For example, even if the conductivity type below the third semiconductor layer 105 is different from that of the third semiconductor layer 105 and the conductivity type below the fourth semiconductor layer 106 is different from that of the fourth semiconductor layer 106, the current to the lower cladding layer 110 is It can be expected to suppress the leak.

以下、実施の形態における光デバイスの製造方法について図3A〜図3Fを参照して説明する。
まず、図3Aに示すように、基板101の上に、下部クラッド層110を形成する。公知の有機金属化学気相成長(MOCVD)や分子線エピタキシー(MBE)などにより、ノンドープの化合物半導体または半絶縁性の化合物半導体を定積することで、下部クラッド層110とすればよい。また、別途に用意した成長基板の上に形成した下部クラッド層110を、Siなどから構成した基板101にウェハ直接接合により貼り付けるようにしてもよい。
Hereinafter, a method of manufacturing the optical device according to the embodiment will be described with reference to FIGS. 3A to 3F.
First, as shown in FIG. 3A, the lower cladding layer 110 is formed on the substrate 101. The lower cladding layer 110 may be formed by depositing a non-doped compound semiconductor or a semi-insulating compound semiconductor by known metal organic chemical vapor deposition (MOCVD), molecular beam epitaxy (MBE), or the like. The lower cladding layer 110 formed on a separately prepared growth substrate may be bonded to the substrate 101 made of Si or the like by direct wafer bonding.

次いで、図3Bに示すように、下部クラッド層110の上に、第1半導体層102、第2半導体層103、活性層形成層104a、第5半導体層形成層107aを形成する。例えば、MOCVDやMBEなどにより、所定の化合物半導体をエピタキシャル成長させることで、上述した各層を順次に形成すればよい。また、第1半導体102のエピタキシャル成長中にn型不純物またはp型不純物またはSI型不純物を導入し、導電型を変更しても良い。また、第1半導体102のエピタキシャル成長後、イオン注入や熱拡散によりn型不純物またはp型不純物を導入し、導電型を変更した後に第2半導体層103を再成長しても良い。   Next, as shown in FIG. 3B, the first semiconductor layer 102, the second semiconductor layer 103, the active layer forming layer 104a, and the fifth semiconductor layer forming layer 107a are formed on the lower cladding layer 110. For example, the layers described above may be formed sequentially by epitaxial growth of a predetermined compound semiconductor by MOCVD, MBE, or the like. In addition, an n-type impurity, a p-type impurity, or an SI-type impurity may be introduced during the epitaxial growth of the first semiconductor 102 to change the conductivity type. Alternatively, after epitaxial growth of the first semiconductor 102, an n-type impurity or a p-type impurity may be introduced by ion implantation or thermal diffusion to change the conductivity type, and then the second semiconductor layer 103 may be regrown.

なお、別途に用意した成長基板の上に、MOCVDやMBEなどにより第5半導体層形成層107a、活性層形成層104a、第2半導体層103、第1半導体層102を形成し、これらをSiなどから構成した基板101にウェハ直接接合により貼り付け、この後、成長基板を除去するようにしてもよい。この場合、下部クラッド層110は無くてもよい。   The fifth semiconductor layer forming layer 107a, the active layer forming layer 104a, the second semiconductor layer 103, and the first semiconductor layer 102 are formed by MOCVD, MBE or the like on a separately prepared growth substrate, and these are formed of Si or the like. Alternatively, the growth substrate may be removed by direct wafer bonding to the substrate 101 configured as described above. In this case, the lower cladding layer 110 may be omitted.

次に、図3Cに示すように、公知のフォトリソグラフィー技術およびエッチング技術により、第5半導体層形成層107aの上に、マスクパターン151を形成する。マスクパターン151は、例えば酸化シリコンなどの無機絶縁材料から構成する。次いで、マスクパターン151をマスクとし、公知のドライエッチング技術またはウエットエッチング技術などを用い、第5半導体層形成層107a、活性層形成層104aをパターニングし、図3Dに示すように、所定の形状の活性層104、第5半導体層107を形成する。例えば、図3Dの紙面の手前から奥に延在するストライプ形状に活性層104、第5半導体層107を形成する。   Next, as shown in FIG. 3C, a mask pattern 151 is formed on the fifth semiconductor layer forming layer 107a by known photolithography technology and etching technology. The mask pattern 151 is made of, for example, an inorganic insulating material such as silicon oxide. Then, using the mask pattern 151 as a mask, the fifth semiconductor layer forming layer 107a and the active layer forming layer 104a are patterned using a known dry etching technique or wet etching technique or the like to form a predetermined shape as shown in FIG. 3D. The active layer 104 and the fifth semiconductor layer 107 are formed. For example, the active layer 104 and the fifth semiconductor layer 107 are formed in a stripe shape extending from the front to the back of the paper surface of FIG. 3D.

次に、図3Dに示すように、活性層104、第5半導体層107の側方の第2半導体層103の上に、第3半導体層105、第4半導体層106を形成する。   Next, as shown in FIG. 3D, the third semiconductor layer 105 and the fourth semiconductor layer 106 are formed on the second semiconductor layer 103 lateral to the active layer 104 and the fifth semiconductor layer 107.

例えば、酸化シリコンからなるマスクパターン151を選択成長マスクとし、露出している第2半導体層103の上に、InPを再成長させる。次いで、再成長させた一方のInPの層に、イオン注入や熱拡散によりp型不純物を導入して第3半導体層105とする。また、再成長させた他方のInPの層に、イオン注入や熱拡散によりn型不純物を導入して第4半導体層106とする。   For example, using the mask pattern 151 made of silicon oxide as a selective growth mask, InP is regrown on the exposed second semiconductor layer 103. Next, a p-type impurity is introduced into one of the regrown InP layers by ion implantation or thermal diffusion to form a third semiconductor layer 105. Further, an n-type impurity is introduced into the regrown layer of the other InP by ion implantation or thermal diffusion to form a fourth semiconductor layer 106.

また、マスクパターン151を選択成長マスクとした再成長において、まず、第4半導体層106の形成領域をマスクした状態で、第3半導体層105の形成領域には、p型となる不純物の原料ガスも用いてp型のInPを再成長させて第3半導体層105を形成する。このようにして第3半導体層105を形成した後、第3半導体層105をマスクした状態で、第4半導体層106の形成領域にn型となる不純物の原料ガスも用いてn型のInPを再成長させて第4半導体層106を形成する。また、第3半導体層105および第4半導体層106を同じ導電型として再成長させた後、一方の導電型を反転させるドーピングをイオン注入または熱拡散によって行っても良い。また、第3半導体層105および第4半導体層106を同じ導電型として再成長させた後、一方をマスクした状態で再度エッチングによる半導体層の除去を行い、異なる導電型として再成長を行っても良い。   Further, in regrowth using the mask pattern 151 as the selective growth mask, first, in a state where the formation region of the fourth semiconductor layer 106 is masked, a source gas of an impurity that becomes p-type in the formation region of the third semiconductor layer 105 P-type InP is regrown to form the third semiconductor layer 105. After the third semiconductor layer 105 is formed in this manner, n-type InP is used in the formation region of the fourth semiconductor layer 106 also using the source gas of the impurity to be the n-type in a state where the third semiconductor layer 105 is masked. The fourth semiconductor layer 106 is formed by regrowth. Alternatively, after the third semiconductor layer 105 and the fourth semiconductor layer 106 are regrown to have the same conductivity type, doping for reversing one of the conductivity types may be performed by ion implantation or thermal diffusion. In addition, after the third semiconductor layer 105 and the fourth semiconductor layer 106 are regrown to have the same conductivity type, the semiconductor layer is removed again by etching with one of the masks masked, and the regrowth is performed to have a different conductivity type. good.

以上のように各半導体層を形成した後、マスクパターン151を除去すれば、図3Fに示すように、実施の形態における光デバイスが得られる。この後、第3半導体層105の上に第1電極111を形成し、第4半導体層106の上に第2電極112を形成すれば、図1を用いて説明した光デバイスが得られる。   After forming the respective semiconductor layers as described above, the mask pattern 151 is removed, whereby the optical device according to the embodiment can be obtained as shown in FIG. 3F. Thereafter, the first electrode 111 is formed on the third semiconductor layer 105, and the second electrode 112 is formed on the fourth semiconductor layer 106, whereby the optical device described with reference to FIG. 1 can be obtained.

ところで、活性層形成層104aの形成工程において、材料としてAlを含む混晶(InGaAlAsなど)を選択する場合、成膜装置の成膜室内の酸素濃度を低く保つことが重要である。これは、Alが極めて酸化されやすい材料であり、かつ、酸化されたAlを含む混晶を活性層に用いると、発光効率が著しく低下するためである。しかしながら、InPやGaAsなどの結晶はAlに比べて酸化されにくい。このため、成膜室内に酸素が存在している場合、Alを含む混晶の化合物半導体の成長の段階で、初めて成膜室内の酸素が成長している半導体層中に取り込まれやすいという問題がある。   By the way, in the step of forming the active layer forming layer 104a, in the case of selecting mixed crystals (such as InGaAlAs) containing Al as a material, it is important to keep the oxygen concentration in the film forming chamber of the film forming apparatus low. This is because Al is a material that is extremely easily oxidized, and the use of a mixed crystal containing oxidized Al in the active layer significantly reduces the luminous efficiency. However, crystals such as InP and GaAs are less susceptible to oxidation than Al. Therefore, when oxygen is present in the deposition chamber, there is a problem that oxygen in the deposition chamber is easily taken into the growing semiconductor layer at the growth stage of the mixed crystal compound semiconductor containing Al. is there.

これに対し、活性層形成層104aの成長を、第1半導体層102を形成した後で、連続して同一の成膜室内で行うことで、上述した問題が解消できる。他の層より高いバンドギャップとする第1半導体層102は、一般には、InAlAs、InGaAlAs、AlGaAs、AlGaN、AlNなどのAlを含む材料から構成することになる。従って、第1半導体層102を成長することで、成膜室内の酸素が第1半導体層102に取り込まれ、結果的に成膜室内の酸素濃度が低下する。この状態で、活性層形成層104aを成長すれば、活性層形成層104aには酸素が取り込まれることがない。   On the other hand, the problem described above can be solved by continuously growing the active layer forming layer 104 a in the same deposition chamber after forming the first semiconductor layer 102. In general, the first semiconductor layer 102 having a band gap higher than that of the other layers is made of a material containing Al, such as InAlAs, InGaAlAs, AlGaAs, AlGaN, or AlN. Therefore, by growing the first semiconductor layer 102, oxygen in the deposition chamber is taken into the first semiconductor layer 102, and as a result, the oxygen concentration in the deposition chamber is reduced. If the active layer forming layer 104a is grown in this state, oxygen is not taken into the active layer forming layer 104a.

第1半導体層102は発光に寄与せず、この層への酸素の取り込みはデバイス特性に影響すること無く活性層の品質が維持される。これにより、高バンドギャップ層を挿入しない一般的な活性層成長手順に比べて、良好な発光特性を有する活性層が得られるという効果が期待できる。   The first semiconductor layer 102 does not contribute to light emission, and the incorporation of oxygen into this layer does not affect the device characteristics, and the quality of the active layer is maintained. As a result, an effect of obtaining an active layer having good light emission characteristics can be expected as compared with a general active layer growth procedure in which a high band gap layer is not inserted.

また、活性層形成層104aの成長においては、この工程の前に、成膜室内を活性層形成層104aの長温度よりも高い温度にすることで各種部材から酸素を離脱させることも知られている。これにより、活性層形成層104aの成長における酸素の導入が防げるようになる。しかしながら、このような高温処理は、既に形成されているInPからなる半導体層におけるInPの再蒸発を招くことになり、高品質な結晶成長を阻害するという問題が発生する。   In addition, in the growth of the active layer forming layer 104a, it is also known that oxygen is released from various members by setting the temperature in the film forming chamber to a temperature higher than the long temperature of the active layer forming layer 104a before this step. There is. This prevents the introduction of oxygen in the growth of the active layer forming layer 104a. However, such high temperature treatment causes re-evaporation of InP in the semiconductor layer made of InP which has already been formed, which causes a problem of inhibiting high quality crystal growth.

また、基板101をInPとは物性定数(格子定数、熱膨張係数)が大きく異なる材料から構成した場合、InPから構成した半導体層に、残留歪およびその分布を生じさせる。InPは、高温環境下において、表面エネルギーが最小になるように、原子が移動し再配列するマストランスポート現象を生じやすい材料である。このため、歪分布のあるInPの層を高温環境に晒すと平坦性が悪化するという問題も発生する。   Further, when the substrate 101 is made of a material whose physical property constants (lattice constant, thermal expansion coefficient) are significantly different from those of InP, residual strain and its distribution occur in the semiconductor layer made of InP. InP is a material that tends to cause mass transport phenomenon in which atoms move and rearrange in a high temperature environment so as to minimize surface energy. For this reason, there is also a problem that when the strained InP layer is exposed to a high temperature environment, the flatness is deteriorated.

これに対し、本発明では活性層より基板の側に、より高いバンドギャップの第1半導体層102を配置するため、第1半導体層102は、InAlAsの層とすることが可能である。InAlAsの再蒸発温度はInPよりも高く、またマストランスポートも生じづらい材料である。このため、第1半導体層102を成長するときには、成膜室内をより高温にすることが可能となり、上述したいずれの問題も発生することがなく、高品質な活性層を得ることができる。   On the other hand, in the present invention, since the first semiconductor layer 102 having a higher band gap is disposed closer to the substrate than the active layer, the first semiconductor layer 102 can be a layer of InAlAs. The re-evaporation temperature of InAlAs is higher than that of InP, and mass transport is also less likely to occur. Therefore, when growing the first semiconductor layer 102, the temperature in the deposition chamber can be raised to a higher temperature, and any of the problems described above does not occur, and a high quality active layer can be obtained.

以上に説明したように、本発明によれば、第2半導体層よりバンドギャップの大きい化合物半導体から構成した第1半導体層を活性層の下に配置したので、横型pin構造の光デバイスの内部量子効率を向上させることができる。   As described above, according to the present invention, since the first semiconductor layer formed of a compound semiconductor having a band gap larger than that of the second semiconductor layer is disposed under the active layer, the internal quantum of the optical device having a lateral pin structure Efficiency can be improved.

なお、本発明は以上に説明した実施の形態に限定されるものではなく、本発明の技術的思想内で、当分野において通常の知識を有する者により、多くの変形および組み合わせが実施可能であることは明白である。例えば、基板は、シリコン、酸化シリコン、GaAs、GaN、Al23などの材料から構成されていてもよい。 The present invention is not limited to the embodiments described above, and many modifications and combinations can be made by those skilled in the art within the technical concept of the present invention. It is clear. For example, the substrate may be made of a material such as silicon, silicon oxide, GaAs, GaN, Al 2 O 3 or the like.

また、第2半導体層,第5半導体層は、半絶縁性の半導体から構成してもよい。また、活性層は、InGaAs、InGaAlAs、InAlAs、InP、InGaAs、GaAs、InGaN、GaNから構成してもよく、また、これらによる多重量子井戸構造としてもよい。   The second semiconductor layer and the fifth semiconductor layer may be made of a semi-insulating semiconductor. The active layer may be made of InGaAs, InGaAlAs, InAlAs, InP, InGaAs, GaAs, InGaN, or GaN, or may have a multiple quantum well structure.

101…基板、102…第1半導体層、103…第2半導体層、104…活性層、105…第3半導体層、106…第4半導体層、107…第5半導体層、110…下部クラッド層、111…第1電極、112…第2電極。   DESCRIPTION OF SYMBOLS 101 ... Substrate, 102 ... 1st semiconductor layer, 103 ... 2nd semiconductor layer, 104 ... Active layer, 105 ... 3rd semiconductor layer, 106 ... 4th semiconductor layer, 107 ... 5th semiconductor layer, 110 ... Lower clad layer, 111 ... 1st electrode, 112 ... 2nd electrode.

Claims (3)

基板の上に形成された化合物半導体からなる第1半導体層と、
前記第1半導体層の上に形成された化合物半導体からなる第2半導体層と、
前記第2半導体層の上に形成された化合物半導体からなる活性層と、
前記第2半導体層の上で前記基板の平面方向に前記活性層を挟んで形成されたp型の化合物半導体からなる第3半導体層およびn型の化合物半導体からなる第4半導体層と、
前記活性層の上に形成された化合物半導体からなる第5半導体層と
を備え、
前記第2半導体層および前記第5半導体層は、前記活性層よりバンドギャップの大きい化合物半導体から構成され、
前記第3半導体層および前記第4半導体層は、前記活性層より屈折率が低く、かつ前記活性層よりバンドギャップの大きい化合物半導体から構成され、
前記第1半導体層は、前記第2半導体層、前記第3半導体層、および前記第4半導体層よりバンドギャップの大きい化合物半導体から構成されている
ことを特徴とする光デバイス。
A first semiconductor layer made of a compound semiconductor formed on a substrate;
A second semiconductor layer made of a compound semiconductor formed on the first semiconductor layer;
An active layer made of a compound semiconductor formed on the second semiconductor layer;
A third semiconductor layer made of a p-type compound semiconductor and a fourth semiconductor layer made of an n-type compound semiconductor which are formed on the second semiconductor layer across the active layer in the planar direction of the substrate;
A fifth semiconductor layer made of a compound semiconductor formed on the active layer;
The second semiconductor layer and the fifth semiconductor layer are made of a compound semiconductor having a band gap larger than that of the active layer,
The third semiconductor layer and the fourth semiconductor layer are made of a compound semiconductor having a refractive index lower than that of the active layer and having a larger band gap than that of the active layer.
An optical device, wherein the first semiconductor layer is made of a compound semiconductor having a band gap larger than that of the second semiconductor layer, the third semiconductor layer, and the fourth semiconductor layer.
請求項1記載の光デバイスにおいて、
前記第3半導体層に接続された第1電極と、
前記第4半導体層に接続された第2電極と
を更に備えることを特徴とする光デバイス。
In the optical device according to claim 1,
A first electrode connected to the third semiconductor layer;
And a second electrode connected to the fourth semiconductor layer.
請求項1または2記載の光デバイスにおいて、
前記活性層は、多重量子井戸構造とされていることを特徴とする光デバイス。
In the optical device according to claim 1 or 2,
An optical device characterized in that the active layer has a multiple quantum well structure.
JP2017230302A 2017-11-30 2017-11-30 optical device Active JP7210876B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017230302A JP7210876B2 (en) 2017-11-30 2017-11-30 optical device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017230302A JP7210876B2 (en) 2017-11-30 2017-11-30 optical device

Publications (2)

Publication Number Publication Date
JP2019102585A true JP2019102585A (en) 2019-06-24
JP7210876B2 JP7210876B2 (en) 2023-01-24

Family

ID=66977185

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017230302A Active JP7210876B2 (en) 2017-11-30 2017-11-30 optical device

Country Status (1)

Country Link
JP (1) JP7210876B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7444290B2 (en) 2020-11-24 2024-03-06 日本電信電話株式会社 semiconductor optical device

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62214687A (en) * 1986-03-14 1987-09-21 Fujitsu Ltd Structure of semiconductor laser
JPH01283984A (en) * 1988-05-11 1989-11-15 Mitsubishi Kasei Corp Semiconductor laser and manufacture thereof
US20060065886A1 (en) * 2004-09-24 2006-03-30 National Central University Semiconductor apparatus for white light generation and amplification
JP2012028395A (en) * 2010-07-20 2012-02-09 Sumitomo Electric Ind Ltd Semiconductor laser element
JP2013222844A (en) * 2012-04-17 2013-10-28 Nippon Telegr & Teleph Corp <Ntt> Optical semiconductor element
JP2015015396A (en) * 2013-07-05 2015-01-22 日本電信電話株式会社 Optical semiconductor element
US20150144871A1 (en) * 2013-11-22 2015-05-28 Sandia Corporation Laterally-Injected Light-Emitting Diode and Laser Diode
JP2016171173A (en) * 2015-03-12 2016-09-23 日本電信電話株式会社 Semiconductor optical element

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62214687A (en) * 1986-03-14 1987-09-21 Fujitsu Ltd Structure of semiconductor laser
JPH01283984A (en) * 1988-05-11 1989-11-15 Mitsubishi Kasei Corp Semiconductor laser and manufacture thereof
US20060065886A1 (en) * 2004-09-24 2006-03-30 National Central University Semiconductor apparatus for white light generation and amplification
JP2012028395A (en) * 2010-07-20 2012-02-09 Sumitomo Electric Ind Ltd Semiconductor laser element
JP2013222844A (en) * 2012-04-17 2013-10-28 Nippon Telegr & Teleph Corp <Ntt> Optical semiconductor element
JP2015015396A (en) * 2013-07-05 2015-01-22 日本電信電話株式会社 Optical semiconductor element
US20150144871A1 (en) * 2013-11-22 2015-05-28 Sandia Corporation Laterally-Injected Light-Emitting Diode and Laser Diode
JP2016171173A (en) * 2015-03-12 2016-09-23 日本電信電話株式会社 Semiconductor optical element

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
HASEBE, KOICHI ET AL.: "Design and Fabrication of Directly-Modulated 1.3-μm Lateral-current-injection Lasers", 2016 COMPOUND SEMICONDUCTOR WEEK (CSW) [INCLUDES 28TH INTERNATIONAL CONFERENCE ON INDIUM PHOSPHIDE &, JPN6021003255, 26 June 2016 (2016-06-26), pages 1 - 5, ISSN: 0004876337 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7444290B2 (en) 2020-11-24 2024-03-06 日本電信電話株式会社 semiconductor optical device

Also Published As

Publication number Publication date
JP7210876B2 (en) 2023-01-24

Similar Documents

Publication Publication Date Title
US8906721B2 (en) Semiconductor light emitting device and method for manufacturing the same
US20130182736A1 (en) Quantum cascade laser
JP2004179274A (en) Optical semiconductor device
JP2009182145A (en) Semiconductor optical element
US8233515B2 (en) Optical waveguide integrated semiconductor optical device
JP2015015396A (en) Optical semiconductor element
US9595811B2 (en) Quantum cascade semiconductor laser
JP4909159B2 (en) Semiconductor waveguide device, manufacturing method thereof, and semiconductor laser
JP2010010622A (en) Semiconductor optical device
JP6588837B2 (en) Semiconductor optical device
JP7210876B2 (en) optical device
JP2010021430A (en) Semiconductor photonic element
JP2011040632A (en) Semiconductor optical element
JP7410276B2 (en) semiconductor optical device
JP3242958B2 (en) Optical semiconductor device
JP4953392B2 (en) Optical semiconductor device
JP4345673B2 (en) Semiconductor laser
JP2013229568A (en) Semiconductor optical device
JP2018006590A (en) Optical semiconductor element
JP4652712B2 (en) Semiconductor device
JP5310271B2 (en) Semiconductor laser element
JP4192324B2 (en) Semiconductor laser device and manufacturing method thereof
JP2007103581A (en) Embedded semiconductor laser
JP3255111B2 (en) Semiconductor laser and manufacturing method thereof
WO2007108117A1 (en) Optical semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200210

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210122

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210209

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210907

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211108

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220329

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220518

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220920

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20221114

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221122

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221213

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221226

R150 Certificate of patent or registration of utility model

Ref document number: 7210876

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150