JP5310271B2 - Semiconductor laser element - Google Patents

Semiconductor laser element Download PDF

Info

Publication number
JP5310271B2
JP5310271B2 JP2009130899A JP2009130899A JP5310271B2 JP 5310271 B2 JP5310271 B2 JP 5310271B2 JP 2009130899 A JP2009130899 A JP 2009130899A JP 2009130899 A JP2009130899 A JP 2009130899A JP 5310271 B2 JP5310271 B2 JP 5310271B2
Authority
JP
Japan
Prior art keywords
layer
type
type semiconductor
semiconductor laser
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009130899A
Other languages
Japanese (ja)
Other versions
JP2010278329A (en
Inventor
裕 大西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2009130899A priority Critical patent/JP5310271B2/en
Publication of JP2010278329A publication Critical patent/JP2010278329A/en
Application granted granted Critical
Publication of JP5310271B2 publication Critical patent/JP5310271B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a semiconductor laser device capable of reducing electrical resistance and a light loss at a high level. <P>SOLUTION: The semiconductor laser device 1A includes: an n-type semiconductor substrate 3; an active layer 12; a diffraction lattice layer 15; and an n-type clad layer 18. The diffraction lattice layer 15 includes: a plurality of regions 15a disposed in an optical waveguide direction at a cycle corresponding to an output wavelength; and a region 15b that is provided among the plurality of regions 15a and has an impurity concentration lower than that of the plurality of regions 15a. Each of the plurality of regions 15a includes a p-type semiconductor layer 16 formed on the active layer 12 and an n-type semiconductor layer 17 formed on the p-type semiconductor layer 16, and the p-type semiconductor layer 16 and the n-type semiconductor layer 17 mutually constitute a tunnel junction. <P>COPYRIGHT: (C)2011,JPO&amp;INPIT

Description

本発明は、半導体レーザ素子に関するものである。   The present invention relates to a semiconductor laser device.

非特許文献1には、リッジ型のレーザダイオードが記載されている。このレーザダイオードは、n型InP基板上に形成されたn型InGaAsPから成る回折格子層と、回折格子層上に設けられたAlGaInAsから成る多重量子井戸活性層と、この活性層上に設けられたp型InPから成るリッジ状の上部クラッド層とを備えている。   Non-Patent Document 1 describes a ridge type laser diode. This laser diode includes a diffraction grating layer made of n-type InGaAsP formed on an n-type InP substrate, a multiple quantum well active layer made of AlGaInAs provided on the diffraction grating layer, and provided on the active layer. and a ridge-shaped upper cladding layer made of p-type InP.

また、非特許文献2には、トンネル接合層を有するレーザダイオードが記載されている。このレーザダイオードは、n型InP基板と、n型InP基板上に設けられたn型InP層と、n型InP層上に設けられたp型InP層と、n型InP層及びp型InP層の間に設けられた多重量子井戸活性層とを備えている。加えて、このレーザダイオードは、p型InP層上に更に別のn型InP層(第2のn型InP層)を備えており、p型InP層と第2のn型InP層との間には、トンネル接合層が介在している。   Non-Patent Document 2 describes a laser diode having a tunnel junction layer. The laser diode includes an n-type InP substrate, an n-type InP layer provided on the n-type InP substrate, a p-type InP layer provided on the n-type InP layer, an n-type InP layer, and a p-type InP layer. And a multiple quantum well active layer provided between the two. In addition, this laser diode further includes another n-type InP layer (second n-type InP layer) on the p-type InP layer, and between the p-type InP layer and the second n-type InP layer. In this case, a tunnel junction layer is interposed.

K.Takagi, et al., “120℃ 10-Gb/sUncooled Direct Modulated 1.3-μm AlGaInAs MQW DFB Laser Diodes”, IEEEPhotonics Technology Letters, VOL. 16, NO. 11, pp.2415-2417 (2004)K. Takagi, et al., “120 ℃ 10-Gb / sUncooled Direct Modulated 1.3-μm AlGaInAs MQW DFB Laser Diodes”, IEEE Photonics Technology Letters, VOL. 16, NO. 11, pp.2415-2417 (2004)

S. Sekiguchi, et al., “Long WavelengthGaInAsP/InP Laser with n-n Contacts Using AlAs/InP Hole Injecting TunnelJunction”, Japanese Journal of Applied Physics, vol.38, Part 2, no.4B,pp.L443-445 (1999)S. Sekiguchi, et al., “Long WavelengthGaInAsP / InP Laser with nn Contacts Using AlAs / InP Hole Injecting Tunnel Junction”, Japanese Journal of Applied Physics, vol.38, Part 2, no.4B, pp.L443-445 (1999 )

非特許文献1に記載されたような構成を備える従来のリッジ型の半導体レーザ素子には、次の問題点がある。すなわち、光導波方向と直交する方向における上部クラッド層の横幅が狭くなっており、且つこの上部クラッド層がp型半導体から成るので、1.比較的高抵抗率であるp型半導体を電流が通過する際に発熱量が大きくなり、レーザ光出力強度の最大値が低く抑えられてしまい、また、2.p型半導体の光吸収率はn型半導体より高いため光損失が大きく、レーザ発振の閾値電流が高くなると同時にレーザ光出力強度の最大値が低く抑えられてしまう。   The conventional ridge type semiconductor laser device having the configuration described in Non-Patent Document 1 has the following problems. That is, since the width of the upper cladding layer in the direction orthogonal to the optical waveguide direction is narrow and the upper cladding layer is made of a p-type semiconductor, 1. a current passes through a p-type semiconductor having a relatively high resistivity. In this case, the amount of heat generated becomes large, and the maximum value of the laser light output intensity is kept low. 2. Since the light absorption rate of the p-type semiconductor is higher than that of the n-type semiconductor, the light loss is large, and the laser oscillation threshold value is increased. At the same time as the current increases, the maximum value of the laser beam output intensity is kept low.

これらの問題点に対し、例えば非特許文献2に記載されたようなトンネル接合層を上部クラッド層に設け、上部クラッド層の導電型をp型からn型へ転換することにより、p型半導体部分を薄くすることができる。   To solve these problems, for example, a tunnel junction layer as described in Non-Patent Document 2 is provided in the upper clad layer, and the conductivity type of the upper clad layer is changed from p-type to n-type. Can be made thinner.

しかし、トンネル接合層の不純物濃度は一般的に他の半導体層より格段に高い。半導体には、不純物濃度が高くなると光吸収率が大きくなる傾向があり、トンネル接合層において光損失が発生するため上記問題点2.を有効に解決できない。また、光損失を低減するためにトンネル接合層の不純物濃度を下げると、トンネル接合面における電気抵抗が大きくなってしまい上記問題点1.を有効に解決できなくなる。   However, the impurity concentration of the tunnel junction layer is generally much higher than other semiconductor layers. Semiconductors tend to have higher light absorptance when the impurity concentration is higher, and light loss occurs in the tunnel junction layer, so that the above problem 2 cannot be effectively solved. Further, if the impurity concentration of the tunnel junction layer is lowered in order to reduce the optical loss, the electric resistance at the tunnel junction surface increases and the above problem 1 cannot be effectively solved.

本発明は、上記した問題点に鑑みてなされたものであり、電気抵抗及び光損失の低減を高いレベルで実現できる半導体レーザ素子を提供することを目的とする。   The present invention has been made in view of the above-described problems, and an object of the present invention is to provide a semiconductor laser device capable of realizing a reduction in electric resistance and optical loss at a high level.

上記課題を解決するために、本発明による半導体レーザ素子は、所定波長のレーザ光を出力する半導体レーザ素子であって、第1のn型半導体クラッド領域と、第1のn型半導体クラッド領域上に設けられた活性層と、活性層上に設けられた回折格子層と、回折格子層上に設けられ、光導波方向と交差する方向の幅が第1のn型半導体クラッド領域より狭められた第2のn型半導体クラッド領域とを備え、回折格子層が、所定波長に応じた周期で光導波方向に配列された複数の第1の領域と、複数の第1の領域の間に設けられ不純物濃度が複数の第1の領域より低い第2の領域とを有しており、複数の第1の領域のそれぞれが、活性層上に設けられたp型半導体層と、p型半導体層上に設けられたn型半導体層とを含み、p型半導体層及びn型半導体層が互いにトンネル接合を構成することを特徴とする。   In order to solve the above problems, a semiconductor laser device according to the present invention is a semiconductor laser device that outputs laser light of a predetermined wavelength, and includes a first n-type semiconductor cladding region and a first n-type semiconductor cladding region. The active layer provided on the active layer, the diffraction grating layer provided on the active layer, and the width provided in the direction intersecting with the optical waveguide direction are made narrower than the first n-type semiconductor cladding region. A second n-type semiconductor clad region, and a diffraction grating layer is provided between the plurality of first regions arranged in the optical waveguide direction at a period corresponding to a predetermined wavelength, and the plurality of first regions. A second region having a lower impurity concentration than the plurality of first regions, and each of the plurality of first regions includes a p-type semiconductor layer provided on the active layer, and a p-type semiconductor layer An n-type semiconductor layer provided on a p-type semiconductor layer and n Wherein the semiconductor layer forms a tunnel junction with each other.

この半導体レーザ素子は、p型半導体層及びn型半導体層からなるトンネル接合構造を有しているが、このトンネル接合構造は、従来の半導体レーザ素子のような活性層上の全領域に設けられたものではなく、所定波長に応じた周期で光導波方向に配列された複数の第1の領域のそれぞれに設けられている。そして、複数の第1の領域の間には、不純物濃度が複数の第1の領域より低い第2の領域が設けられている。したがって、トンネル接合層が活性層上の全領域に設けられる場合と比較して、光導波方向におけるトンネル接合構造の長さの総和が短くなるので、トンネル接合構造の体積が小さくなり、トンネル接合構造による光損失を効果的に低減できる。   This semiconductor laser device has a tunnel junction structure composed of a p-type semiconductor layer and an n-type semiconductor layer. This tunnel junction structure is provided in the entire region on the active layer as in the conventional semiconductor laser device. Instead, it is provided in each of the plurality of first regions arranged in the optical waveguide direction with a period corresponding to a predetermined wavelength. A second region having an impurity concentration lower than that of the plurality of first regions is provided between the plurality of first regions. Therefore, compared with the case where the tunnel junction layer is provided in the entire region on the active layer, the total length of the tunnel junction structure in the optical waveguide direction is shortened, so the volume of the tunnel junction structure is reduced and the tunnel junction structure is reduced. Can effectively reduce the optical loss.

また、この半導体レーザ素子に注入された電流の流路は、複数の第1の領域のそれぞれに設けられたトンネル接合構造によって確保され、この半導体レーザ素子では上記のように光損失を低減できるので、トンネル接合構造を構成するp型半導体層、n型半導体層の不純物濃度を下げる必要がない。したがって、トンネル効果の発現に十分な不純物濃度でもって、このトンネル接合部における電気抵抗を効果的に低減できる。このように、上記した半導体レーザ素子によれば、電気抵抗及び光損失の低減を高いレベルで実現できる。   Further, the flow path of the current injected into the semiconductor laser element is secured by the tunnel junction structure provided in each of the plurality of first regions, and the optical loss can be reduced as described above in this semiconductor laser element. It is not necessary to reduce the impurity concentration of the p-type semiconductor layer and the n-type semiconductor layer constituting the tunnel junction structure. Therefore, the electrical resistance at the tunnel junction can be effectively reduced with an impurity concentration sufficient to develop the tunnel effect. As described above, according to the semiconductor laser element described above, reduction of electric resistance and optical loss can be realized at a high level.

電気抵抗と光損失とのバランスは、回折格子層の一周期に占める第1の領域の割合(デューティ比)によって容易に調整可能である。すなわち、このデューティ比を高めることで電気抵抗の低減度を光損失の低減度より大きくすることができ、逆にデューティ比を低くすることで光損失の低減度を電気抵抗の低減度より大きくすることができる。   The balance between the electrical resistance and the optical loss can be easily adjusted by the ratio (duty ratio) of the first region in one period of the diffraction grating layer. In other words, by increasing this duty ratio, the degree of reduction in electrical resistance can be made greater than the degree of reduction in optical loss. Conversely, by reducing the duty ratio, the degree of reduction in optical loss is made greater than the degree of reduction in electrical resistance. be able to.

なお、上記半導体レーザ素子では、回折格子層において、不純物濃度が比較的高い(すなわち光損失が大きい)複数の第1の領域の間に、不純物濃度が比較的低い(すなわち光損失が小さい)第2の領域が設けられているので、活性層付近を共振する光に対して利得変調を行い、所定波長のレーザ光を好適に出力することができる。   In the semiconductor laser device, the diffraction grating layer has a relatively low impurity concentration (that is, a small optical loss) between the plurality of first regions having a relatively high impurity concentration (that is, a large optical loss). Since the region 2 is provided, gain modulation can be performed on light resonating in the vicinity of the active layer, and laser light having a predetermined wavelength can be suitably output.

また、半導体レーザ素子は、光導波方向と交差する方向における活性層及び回折格子層の幅が第1のn型半導体クラッド領域より狭められており、活性層、回折格子層、及び第2のn型半導体クラッド領域の両側面を埋め込む半絶縁性または絶縁性の埋込領域を更に備えることを特徴としてもよい。或いは、半導体レーザ素子は、光導波方向と交差する方向における活性層及び回折格子層の幅が、第2のn型半導体クラッド領域より広いリッジ構造を有することを特徴としてもよい。或いは、光導波方向と交差する方向における活性層の幅が、第2のn型半導体クラッド領域より広いリッジ構造を有し、リッジ構造には、回折格子層および第2のn型半導体クラッド領域が含まれることを特徴としてもよい。上記半導体レーザ素子が奏する作用効果は、これらのような埋込型やリッジ型といった構成を有する半導体レーザ素子において、特に有効である。   In the semiconductor laser element, the width of the active layer and the diffraction grating layer in the direction crossing the optical waveguide direction is narrower than that of the first n-type semiconductor cladding region, and the active layer, the diffraction grating layer, and the second n The semiconductor device may further include a semi-insulating or insulating embedded region that embeds both side surfaces of the type semiconductor cladding region. Alternatively, the semiconductor laser element may have a ridge structure in which the width of the active layer and the diffraction grating layer in the direction intersecting the optical waveguide direction is wider than that of the second n-type semiconductor cladding region. Alternatively, the active layer has a ridge structure in which the width of the active layer in the direction crossing the optical waveguide direction is wider than that of the second n-type semiconductor cladding region, and the ridge structure includes a diffraction grating layer and a second n-type semiconductor cladding region. It may be characterized by being included. The operational effects exhibited by the semiconductor laser element are particularly effective in a semiconductor laser element having such a buried type or ridge type configuration.

本発明による半導体レーザ素子によれば、電気抵抗及び光損失の低減を高いレベルで実現できる。   According to the semiconductor laser device of the present invention, reduction in electrical resistance and optical loss can be realized at a high level.

図1は、本発明の第1実施形態に係る半導体レーザ素子1Aの構成を示している。図1(a)は半導体レーザ素子1Aの光導波方向と直交する断面を示す図であり、図1(b)は図1(a)のIb−Ib線に沿った側断面図である。FIG. 1 shows the configuration of a semiconductor laser device 1A according to the first embodiment of the present invention. FIG. 1A is a view showing a cross section orthogonal to the optical waveguide direction of the semiconductor laser device 1A, and FIG. 1B is a side cross sectional view taken along the line Ib-Ib in FIG. 図2(a)及び図2(b)は、半導体レーザ素子1Aの作製工程を順に示す図であり、光導波方向に沿った側断面を示している。FIG. 2A and FIG. 2B are diagrams sequentially illustrating the manufacturing steps of the semiconductor laser element 1A, and show side cross-sections along the optical waveguide direction. 図3(a)及び図3(b)は、半導体レーザ素子1Aの作製工程を順に示す図である。図3(a)は光導波方向に沿った側断面を示しており、図3(b)は光導波方向に垂直な断面を示している。FIG. 3A and FIG. 3B are diagrams sequentially illustrating the manufacturing steps of the semiconductor laser element 1A. 3A shows a side cross section along the optical waveguide direction, and FIG. 3B shows a cross section perpendicular to the optical waveguide direction. 図4は、半導体レーザ素子1Aの作製工程を示す図であり、光導波方向に垂直な断面を示している。FIG. 4 is a diagram showing a manufacturing process of the semiconductor laser device 1A, and shows a cross section perpendicular to the optical waveguide direction. 図5は、第1実施形態の一変形例に係る半導体レーザ素子1Bの光導波方向と直交する断面を示している。FIG. 5 shows a cross section perpendicular to the optical waveguide direction of the semiconductor laser element 1B according to a modification of the first embodiment. 図6(a)及び図6(b)は、比較例としての利得変調型の半導体レーザ素子の作製工程を順に示す図であり、光導波方向に沿った側断面を示している。FIG. 6A and FIG. 6B are diagrams sequentially illustrating a manufacturing process of a gain modulation type semiconductor laser device as a comparative example, and show side cross-sections along the optical waveguide direction. 図7(a)及び図7(b)は、比較例としての利得変調型の半導体レーザ素子の作製工程を順に示す図である。図7(a)は光導波方向に沿った側断面を示しており、図7(b)は光導波方向に垂直な断面を示している。FIG. 7A and FIG. 7B are diagrams sequentially illustrating a manufacturing process of a gain modulation type semiconductor laser device as a comparative example. FIG. 7A shows a side cross section along the optical waveguide direction, and FIG. 7B shows a cross section perpendicular to the optical waveguide direction. 図8は、比較例としての利得変調型の半導体レーザ素子の作製工程を示す図であり、光導波方向に垂直な断面を示している。FIG. 8 is a diagram showing a manufacturing process of a gain modulation type semiconductor laser device as a comparative example, and shows a cross section perpendicular to the optical waveguide direction. 図9は、半導体レーザ素子1Aの電流−光出力特性と、通常の利得変調型の半導体レーザ素子の電流−光出力特性とを示すグラフである。FIG. 9 is a graph showing the current-light output characteristics of the semiconductor laser element 1A and the current-light output characteristics of a normal gain modulation type semiconductor laser element. 図10は、半導体レーザ素子1Aの電流−動作抵抗特性と、通常の利得変調型の半導体レーザ素子の電流−動作抵抗特性とを示すグラフである。FIG. 10 is a graph showing current-operating resistance characteristics of the semiconductor laser element 1A and current-operating resistance characteristics of a normal gain modulation type semiconductor laser element. 図11は、本発明の第2実施形態に係る半導体レーザ素子1Cの構成を示している。図11(a)は半導体レーザ素子1Cの光導波方向と直交する断面を示す図であり、図11(b)は図11(a)のXIb−XIb線に沿った側断面図である。FIG. 11 shows a configuration of a semiconductor laser element 1C according to the second embodiment of the present invention. 11A is a diagram showing a cross section orthogonal to the optical waveguide direction of the semiconductor laser device 1C, and FIG. 11B is a side cross sectional view taken along the line XIb-XIb in FIG. 11A. 図12(a)及び図12(b)は、半導体レーザ素子1Cの作製工程を順に示す図である。図12(a)は光導波方向に沿った側断面を示しており、図12(b)は光導波方向に垂直な断面を示している。FIG. 12A and FIG. 12B are diagrams sequentially illustrating manufacturing steps of the semiconductor laser element 1C. 12A shows a side cross section along the optical waveguide direction, and FIG. 12B shows a cross section perpendicular to the optical waveguide direction. 図13(a)及び図13(b)は、半導体レーザ素子1Cの作製工程を順に示す図であり、光導波方向に垂直な断面を示している。FIG. 13A and FIG. 13B are diagrams sequentially illustrating a manufacturing process of the semiconductor laser device 1C, and show cross sections perpendicular to the optical waveguide direction.

以下、添付図面を参照しながら本発明による半導体レーザ素子の実施の形態を詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。   Embodiments of a semiconductor laser device according to the present invention will be described below in detail with reference to the accompanying drawings. In the description of the drawings, the same elements are denoted by the same reference numerals, and redundant description is omitted.

(第1の実施の形態)
本実施形態に係る半導体レーザ素子1Aは、所定波長のレーザ光を出力する、いわゆる分布帰還型(DFB)レーザ素子である。図1(a)及び図1(b)を参照すると、半導体レーザ素子1Aは、主面3aを有する半導体基板3を備えている。半導体基板3は主にn型半導体から成り、一実施例としてはn型InPからなる。半導体基板3は、後述するn型バッファ層11と共に第1のn型半導体クラッド領域を構成しており、半導体レーザ素子1A内部を導波する光に対して下部クラッド領域として機能する。
(First embodiment)
The semiconductor laser device 1A according to this embodiment is a so-called distributed feedback (DFB) laser device that outputs laser light having a predetermined wavelength. Referring to FIGS. 1A and 1B, a semiconductor laser element 1A includes a semiconductor substrate 3 having a main surface 3a. The semiconductor substrate 3 is mainly made of an n-type semiconductor, and in one embodiment, is made of n-type InP. The semiconductor substrate 3 constitutes a first n-type semiconductor cladding region together with an n-type buffer layer 11 to be described later, and functions as a lower cladding region for light guided through the semiconductor laser element 1A.

また、半導体レーザ素子1Aは、n型バッファ層11、活性層12、p型キャリアストップ層13、p型スペーサ層14、回折格子層15、n型クラッド層18、およびn型コンタクト層19を備えている。n型バッファ層11は半導体基板3の主面3a上に設けられており、例えば半導体基板3と同じ組成のn型半導体(一実施例ではSiドープn型InP)からなる。n型バッファ層11の層厚は例えば100[nm]である。   In addition, the semiconductor laser device 1A includes an n-type buffer layer 11, an active layer 12, a p-type carrier stop layer 13, a p-type spacer layer 14, a diffraction grating layer 15, an n-type cladding layer 18, and an n-type contact layer 19. ing. The n-type buffer layer 11 is provided on the main surface 3a of the semiconductor substrate 3, and is made of, for example, an n-type semiconductor having the same composition as the semiconductor substrate 3 (Si-doped n-type InP in one embodiment). The layer thickness of the n-type buffer layer 11 is, for example, 100 [nm].

活性層12は、n型バッファ層11上に設けられており、所望の発光波長に応じた組成の半導体からなる。一実施例としては、活性層12は多重量子井戸構造を有しており、アンドープAlGaInAsからなる障壁層(バリア層)および井戸層が交互に積層されて成る。   The active layer 12 is provided on the n-type buffer layer 11 and is made of a semiconductor having a composition corresponding to a desired emission wavelength. As an example, the active layer 12 has a multiple quantum well structure, and is formed by alternately laminating barrier layers (barrier layers) made of undoped AlGaInAs and well layers.

p型キャリアストップ層13は、キャリアオーバーフローを低減するための層であり、活性層12上に設けられている。p型キャリアストップ層13は例えばZnドープp型AlInAsからなり、その層厚は例えば50[nm]である。p型スペーサ層14は、例えばZnドープp型InPからなり、その層厚は例えば50[nm]である。   The p-type carrier stop layer 13 is a layer for reducing carrier overflow, and is provided on the active layer 12. The p-type carrier stop layer 13 is made of, for example, Zn-doped p-type AlInAs, and the layer thickness is, for example, 50 [nm]. The p-type spacer layer 14 is made of, for example, Zn-doped p-type InP, and its layer thickness is, for example, 50 [nm].

回折格子層15は、p型スペーサ層14上に設けられている。回折格子層15は、活性層12に沿って配列された複数の領域(第1の領域)15aと、複数の領域15aの間を埋め込むように形成された領域(第2の領域)15bとを含んで構成されている。   The diffraction grating layer 15 is provided on the p-type spacer layer 14. The diffraction grating layer 15 includes a plurality of regions (first regions) 15a arranged along the active layer 12, and a region (second region) 15b formed so as to be embedded between the plurality of regions 15a. It is configured to include.

複数の領域15aは、光導波方向と直交する方向を長手方向としてそれぞれ形成され、半導体レーザ素子1Aが出力しようとする所定波長に応じた周期Λでもって、互いに間隔をあけて光導波方向に配列されている。各領域15aは、互いにトンネル接合を構成するp型半導体層16及びn型半導体層17を含んでいる。p型半導体層16は、活性層12上に設けられており、高濃度のp型半導体、例えばCドープp++型AlGaInAsからなり、その層厚は例えば15[nm]である。また、n型半導体層17は、p型半導体層16上に設けられており、高濃度のn型半導体、例えばSiドープn++型AlGaInAsからなり、その層厚は例えば15[nm]である。 The plurality of regions 15a are formed with the direction perpendicular to the optical waveguide direction as the longitudinal direction, and are arranged in the optical waveguide direction at intervals with a period Λ corresponding to a predetermined wavelength to be output by the semiconductor laser device 1A. Has been. Each region 15a includes a p-type semiconductor layer 16 and an n-type semiconductor layer 17 that form a tunnel junction with each other. The p-type semiconductor layer 16 is provided on the active layer 12 and is made of a high-concentration p-type semiconductor, for example, C-doped p ++- type AlGaInAs, and its layer thickness is, for example, 15 [nm]. The n-type semiconductor layer 17 is provided on the p-type semiconductor layer 16 and is made of a high-concentration n-type semiconductor, for example, Si-doped n ++- type AlGaInAs, and its layer thickness is, for example, 15 [nm].

p型半導体層16の不純物濃度は1×1019[cm−3]以上であることが好ましく、n型半導体層17の不純物濃度は3×1018[cm−3]以上であることが好ましい。また、p型半導体層16の不純物としては、Cの他にZn、Be、またはMgが好適に用いられる。n型半導体層17の不純物としては、Siの他にS、Se、またはTeが好適に用いられる。p型半導体層16の組成としては、上記の他にも例えばGaInAsP、InGaAs、AlInAs、またはInPが挙げられる。n型半導体層17の組成としては、上記の他にも例えばGaInAsP、InGaAs、またはInPが挙げられる。 The impurity concentration of the p-type semiconductor layer 16 is preferably 1 × 10 19 [cm −3 ] or higher, and the impurity concentration of the n-type semiconductor layer 17 is preferably 3 × 10 18 [cm −3 ] or higher. In addition to C, Zn, Be, or Mg is preferably used as the impurity of the p-type semiconductor layer 16. As impurities of the n-type semiconductor layer 17, S, Se, or Te is preferably used in addition to Si. In addition to the above, the composition of the p-type semiconductor layer 16 includes, for example, GaInAsP, InGaAs, AlInAs, or InP. In addition to the above, the composition of the n-type semiconductor layer 17 includes, for example, GaInAsP, InGaAs, or InP.

領域15bは、複数の領域15aと比較して不純物濃度が小さい半導体、例えばSiドープn型InPからなる。半導体の光吸収率は不純物濃度が高いほど大きいので、不純物濃度が比較的高い(すなわち光損失が大きい)複数の領域15aの間に、不純物濃度が比較的低い(すなわち光損失が小さい)領域15bが設けられることにより、活性層12付近を共振する光に対して利得変調を行うことができる。   The region 15b is made of a semiconductor having a lower impurity concentration than the plurality of regions 15a, for example, Si-doped n-type InP. Since the optical absorptance of the semiconductor increases as the impurity concentration increases, a region 15b having a relatively low impurity concentration (that is, light loss is small) between the plurality of regions 15a having a relatively high impurity concentration (that is, light loss is large). , Gain modulation can be performed on light resonating in the vicinity of the active layer 12.

n型クラッド層18は、本実施形態における第2のn型半導体クラッド領域であり、半導体レーザ素子1A内部を導波する光に対して上部クラッド領域として機能する。n型クラッド層18は、回折格子層15上に設けられている。n型クラッド層18は例えばSiドープn型InPからなり、その層厚は例えば2.0[μm]である。また、n型コンタクト層19は、n型クラッド層18上に設けられており、例えばn型InGaAsからなる。n型コンタクト層19の層厚は例えば100[nm]である。   The n-type clad layer 18 is a second n-type semiconductor clad region in the present embodiment, and functions as an upper clad region with respect to light guided through the semiconductor laser device 1A. The n-type cladding layer 18 is provided on the diffraction grating layer 15. The n-type cladding layer 18 is made of, for example, Si-doped n-type InP, and its layer thickness is, for example, 2.0 [μm]. The n-type contact layer 19 is provided on the n-type cladding layer 18 and is made of, for example, n-type InGaAs. The layer thickness of the n-type contact layer 19 is, for example, 100 [nm].

n型クラッド層18及びコンタクト層19は、光導波方向と交差する方向の幅が半導体基板3及びn型バッファ層11より狭められたリッジ部24に含まれており、このリッジ部24は光導波方向に延びている。このような構成により、光導波方向と交差する方向におけるn型クラッド層18の幅が活性層12及び回折格子層15の幅より狭いリッジ構造を好適に実現できる。半導体レーザ素子1Aにおいては、このリッジ部24への電流注入により生じる活性層12内部での実効的な屈折率分布によって、屈折率型導波路が形成される。光導波方向と直交する方向におけるリッジ部24の幅は例えば1.5[μm]であり、リッジ部24の高さは例えば2[μm]である。   The n-type cladding layer 18 and the contact layer 19 are included in a ridge portion 24 whose width in the direction intersecting the optical waveguide direction is narrower than that of the semiconductor substrate 3 and the n-type buffer layer 11. Extending in the direction. With such a configuration, it is possible to preferably realize a ridge structure in which the width of the n-type cladding layer 18 in the direction intersecting the optical waveguide direction is narrower than the widths of the active layer 12 and the diffraction grating layer 15. In the semiconductor laser element 1 </ b> A, a refractive index type waveguide is formed by an effective refractive index distribution inside the active layer 12 generated by current injection into the ridge portion 24. The width of the ridge portion 24 in the direction orthogonal to the optical waveguide direction is, for example, 1.5 [μm], and the height of the ridge portion 24 is, for example, 2 [μm].

リッジ部24の両側面には、SiOからなる絶縁膜25が設けられている。本実施形態の絶縁膜25は、リッジ部24の両側面のほか、リッジ部24から露出する回折格子層15の表面にわたって設けられている。 Insulating films 25 made of SiO 2 are provided on both side surfaces of the ridge portion 24. The insulating film 25 of this embodiment is provided over the surface of the diffraction grating layer 15 exposed from the ridge portion 24 in addition to the both side surfaces of the ridge portion 24.

n型コンタクト層19上には電極20が設けられており、この電極20とn型コンタクト層19とがオーミック接触を成している。また、半導体基板3の主面3aとは反対側の裏面には電極21が設けられており、この電極21と半導体基板3とがオーミック接触を成している。   An electrode 20 is provided on the n-type contact layer 19, and the electrode 20 and the n-type contact layer 19 are in ohmic contact. Further, an electrode 21 is provided on the back surface of the semiconductor substrate 3 opposite to the main surface 3a, and the electrode 21 and the semiconductor substrate 3 are in ohmic contact.

続いて、本実施形態に係る半導体レーザ素子1Aの作製方法について、図2〜図4を参照しながら説明する。まず、図2(a)に示すように、半導体基板3の主面3a上に、n型バッファ層11、活性層12、p型キャリアストップ層13、p型スペーサ層14、p型半導体層16、n型半導体層17、及びカバー層26を形成する。カバー層26は、例えばSiドープn型InPからなり、その層厚は例えば30[nm]である。これらの半導体層の成長は、例えば有機金属気相成長炉を用いて行われる。   Next, a manufacturing method of the semiconductor laser device 1A according to the present embodiment will be described with reference to FIGS. First, as shown in FIG. 2A, an n-type buffer layer 11, an active layer 12, a p-type carrier stop layer 13, a p-type spacer layer 14, and a p-type semiconductor layer 16 are formed on the main surface 3 a of the semiconductor substrate 3. Then, the n-type semiconductor layer 17 and the cover layer 26 are formed. The cover layer 26 is made of, for example, Si-doped n-type InP, and its layer thickness is, for example, 30 [nm]. The growth of these semiconductor layers is performed using, for example, a metal organic vapor phase growth furnace.

次に、回折格子層15となる複数の領域15aを形成する。すなわち、カバー層26上にレジストを塗布し、例えば干渉露光法を用いて複数の領域15aに対応するパターンを転写する。そして、カバー層26、n型半導体層17及びp型半導体層16に対してドライエッチングを施す。このとき、p型スペーサ層14が露出した時点でエッチングを停止する。こうして、図2(b)に示すように、p型半導体層16及びn型半導体層17を各々含む複数の領域15aが形成される。   Next, a plurality of regions 15a to be the diffraction grating layer 15 are formed. That is, a resist is applied on the cover layer 26, and a pattern corresponding to the plurality of regions 15a is transferred using, for example, an interference exposure method. Then, dry etching is performed on the cover layer 26, the n-type semiconductor layer 17, and the p-type semiconductor layer 16. At this time, the etching is stopped when the p-type spacer layer 14 is exposed. Thus, as shown in FIG. 2B, a plurality of regions 15a each including the p-type semiconductor layer 16 and the n-type semiconductor layer 17 are formed.

続いて、レジストを剥離したのち半導体基板3を成長炉に再投入し、図3(a)に示すように、n型クラッド層18、n型コンタクト層19を順次成長させる。なお、n型クラッド層18を成長させる際、n型InPによって複数の領域15aの隙間が埋め込まれることにより領域15bが形成され、これによって回折格子層15が完成する。その後、図3(b)に示すように、n型クラッド層18およびn型コンタクト層19にエッチングを施してストライプ状のリッジ部24を形成する。   Subsequently, after removing the resist, the semiconductor substrate 3 is re-introduced into the growth furnace, and the n-type cladding layer 18 and the n-type contact layer 19 are sequentially grown as shown in FIG. When the n-type cladding layer 18 is grown, a region 15b is formed by filling gaps between the plurality of regions 15a with n-type InP, whereby the diffraction grating layer 15 is completed. Thereafter, as shown in FIG. 3B, the n-type cladding layer 18 and the n-type contact layer 19 are etched to form a striped ridge portion 24.

続いて、図4に示すように、リッジ部24の表面と、リッジ部24から露出した回折格子層15の表面とを覆うように、SiOからなる絶縁膜25を形成する。そして、リッジ部24の上方に位置する絶縁膜25に開口を形成し、該開口を介してn型コンタクト層19と接する電極20を蒸着し、更に電極21を半導体基板3の裏面に蒸着する。最後に、共振器となる両端面に反射防止膜(AR膜)及び高反射膜(HR膜)をコーティングすることにより、本実施形態に係る半導体レーザ素子1Aが完成する。 Subsequently, as shown in FIG. 4, an insulating film 25 made of SiO 2 is formed so as to cover the surface of the ridge portion 24 and the surface of the diffraction grating layer 15 exposed from the ridge portion 24. Then, an opening is formed in the insulating film 25 located above the ridge portion 24, an electrode 20 in contact with the n-type contact layer 19 is deposited through the opening, and an electrode 21 is further deposited on the back surface of the semiconductor substrate 3. Finally, the antireflection film (AR film) and the high reflection film (HR film) are coated on both end faces serving as the resonator, thereby completing the semiconductor laser device 1A according to the present embodiment.

以上の構成を備える半導体レーザ素子1Aが奏する作用及び効果について説明する。この半導体レーザ素子1Aにおいては、p型半導体層16及びn型半導体層17からなるトンネル接合構造が、光導波方向に周期的に配列された複数の領域15aのそれぞれに設けられている。そして、複数の領域15aの間には、不純物濃度が複数の領域15aより低い領域15bが設けられている。したがって、トンネル接合層が活性層12上の全領域に設けられる場合と比較して、光導波方向におけるトンネル接合構造の長さの総和が短くなるので、トンネル接合構造の体積が小さくなり、トンネル接合構造による光損失を効果的に低減できる。   The operation and effect of the semiconductor laser device 1A having the above configuration will be described. In this semiconductor laser device 1A, a tunnel junction structure including a p-type semiconductor layer 16 and an n-type semiconductor layer 17 is provided in each of a plurality of regions 15a periodically arranged in the optical waveguide direction. A region 15b having an impurity concentration lower than that of the plurality of regions 15a is provided between the plurality of regions 15a. Therefore, compared with the case where the tunnel junction layer is provided in the entire region on the active layer 12, the total length of the tunnel junction structure in the optical waveguide direction is shortened, so that the volume of the tunnel junction structure is reduced and the tunnel junction structure is reduced. The optical loss due to the structure can be effectively reduced.

また、この半導体レーザ素子1Aに注入された電流の流路は、複数の領域15aのそれぞれに設けられたトンネル接合構造によって確保されるが、この半導体レーザ素子1Aでは上記のように光損失を低減できるので、トンネル接合構造を構成するp型半導体層16、n型半導体層17の不純物濃度を下げる必要がない。したがって、トンネル効果の発現に十分な不純物濃度でもって、このトンネル接合部(p型半導体層16及びn型半導体層17)における電気抵抗を効果的に低減できる。このように、本実施形態の半導体レーザ素子1Aによれば、電気抵抗及び光損失の低減を高いレベルで実現できる。   Further, the flow path of the current injected into the semiconductor laser element 1A is secured by the tunnel junction structure provided in each of the plurality of regions 15a. However, in the semiconductor laser element 1A, the optical loss is reduced as described above. Therefore, it is not necessary to reduce the impurity concentration of the p-type semiconductor layer 16 and the n-type semiconductor layer 17 constituting the tunnel junction structure. Therefore, the electrical resistance at the tunnel junction (p-type semiconductor layer 16 and n-type semiconductor layer 17) can be effectively reduced with an impurity concentration sufficient to develop the tunnel effect. Thus, according to the semiconductor laser device 1A of the present embodiment, it is possible to achieve a reduction in electrical resistance and optical loss at a high level.

なお、電気抵抗と光損失とのバランスは、回折格子層15の一周期に占める領域15aの割合(デューティ比)によって容易に調整可能である。すなわち、このデューティ比を高めることで電気抵抗の低減度を光損失の低減度より大きくすることができ、逆にデューティ比を低くすることで光損失の低減度を電気抵抗の低減度より大きくすることができる。   The balance between the electrical resistance and the optical loss can be easily adjusted by the ratio (duty ratio) of the region 15a in one period of the diffraction grating layer 15. In other words, by increasing this duty ratio, the degree of reduction in electrical resistance can be made greater than the degree of reduction in optical loss. Conversely, by reducing the duty ratio, the degree of reduction in optical loss is made greater than the degree of reduction in electrical resistance. be able to.

本実施形態の一変形例について説明する。図5は、第1実施形態の一変形例に係る半導体レーザ素子1Bの構成を示しており、半導体レーザ素子1Bの光導波方向と直交する断面を示している。上述した第1実施形態では、図1(a)に示すように、回折格子層15は、活性層12およびp型スペーサ層14上に形成され、リッジ部24には含まれないが、図5に示すように、回折格子層15がリッジ部26の中に含まれるように、リッジ部26を形成してもよい。なお、このリッジ部26は、第1実施形態のリッジ部24と同様に、その光導波方向と交差する方向の幅が半導体基板3及びn型バッファ層11より狭くなるように形成されたリッジ構造である。   A modification of this embodiment will be described. FIG. 5 shows a configuration of a semiconductor laser element 1B according to a modification of the first embodiment, and shows a cross section orthogonal to the optical waveguide direction of the semiconductor laser element 1B. In the first embodiment described above, the diffraction grating layer 15 is formed on the active layer 12 and the p-type spacer layer 14 and is not included in the ridge portion 24 as shown in FIG. As shown, the ridge portion 26 may be formed so that the diffraction grating layer 15 is included in the ridge portion 26. The ridge portion 26 is formed so that the width in the direction intersecting the optical waveguide direction is narrower than that of the semiconductor substrate 3 and the n-type buffer layer 11 as in the ridge portion 24 of the first embodiment. It is.

この場合、回折格子層15は、リッジ部26の底面(リッジ部26の両側面の下端同士を結ぶ面)から高さ0.5[μm]までの範囲に位置することが望ましい。なぜなら、リッジ部26に含まれるp型スペーサ層14等のp型半導体層の厚みをある程度制限することによって、半導体レーザ素子1Bの電気抵抗を所定の値以下に制限することができるからである。本変形例の構造によっても、トンネル接合層が活性層12上の全領域に設けられる場合と比較して、光導波方向におけるトンネル接合構造の長さの総和が短くなるので、トンネル接合構造の体積が小さくなり、トンネル接合構造による光損失を効果的に低減できる。また、トンネル効果の発現に十分な不純物濃度でもって、このトンネル接合部における電気抵抗を効果的に低減できる。このように、電気抵抗及び光損失の低減を高いレベルで実現できる。   In this case, it is desirable that the diffraction grating layer 15 be positioned in a range from the bottom surface of the ridge portion 26 (the surface connecting the lower ends of both side surfaces of the ridge portion 26) to a height of 0.5 [μm]. This is because the electrical resistance of the semiconductor laser element 1B can be limited to a predetermined value or less by limiting the thickness of the p-type semiconductor layer such as the p-type spacer layer 14 included in the ridge portion 26 to some extent. Even in the structure of the present modification, the total length of the tunnel junction structure in the optical waveguide direction is shorter than the case where the tunnel junction layer is provided in the entire region on the active layer 12, so that the volume of the tunnel junction structure can be reduced. The optical loss due to the tunnel junction structure can be effectively reduced. In addition, the electrical resistance at the tunnel junction can be effectively reduced with an impurity concentration sufficient to develop the tunnel effect. In this way, reduction in electrical resistance and optical loss can be achieved at a high level.

ここで、図1に示した第1実施形態の比較例として、通常の利得変調型の半導体レーザ素子について説明する。図6〜図8は、従来の利得変調型の半導体レーザ素子の作製方法を示す図である。まず、図6(a)に示すように、半導体基板103の主面上に、n型バッファ層111(厚さ100[nm])、活性層112、p型キャリアストップ層113(厚さ50[nm])、p型スペーサ層114(厚さ50[nm])、光吸収層115(厚さ30[nm])、及びカバー層126(厚さ30[nm])を形成する。一例では、n型バッファ層111はn型InPからなり、活性層112はAlGaInAs多重量子井戸からなり、p型キャリアストップ層113はp型AlInAsからなり、p型スペーサ層114はp型InPからなり、光吸収層115はp型GaInAsPからなり、カバー層126はp型InPからなる。   Here, a normal gain modulation type semiconductor laser device will be described as a comparative example of the first embodiment shown in FIG. 6 to 8 are views showing a method of manufacturing a conventional gain modulation type semiconductor laser device. First, as shown in FIG. 6A, on the main surface of the semiconductor substrate 103, an n-type buffer layer 111 (thickness 100 [nm]), an active layer 112, and a p-type carrier stop layer 113 (thickness 50 [ nm]), p-type spacer layer 114 (thickness 50 [nm]), light absorption layer 115 (thickness 30 [nm]), and cover layer 126 (thickness 30 [nm]). In one example, the n-type buffer layer 111 is made of n-type InP, the active layer 112 is made of AlGaInAs multiple quantum wells, the p-type carrier stop layer 113 is made of p-type AlInAs, and the p-type spacer layer 114 is made of p-type InP. The light absorption layer 115 is made of p-type GaInAsP, and the cover layer 126 is made of p-type InP.

次に、光吸収層115を、出力波長に応じた周期で光導波方向に配列される複数の光吸収領域に分割する。すなわち、カバー層126上にレジストを塗布し、例えば干渉露光法を用いて複数の光吸収領域に対応するパターンを転写する。そして、カバー層126及び光吸収層115に対してドライエッチングを施す。こうして、図6(b)に示すように、複数の光吸収領域115aが形成される。   Next, the light absorption layer 115 is divided into a plurality of light absorption regions arranged in the optical waveguide direction at a period corresponding to the output wavelength. That is, a resist is applied on the cover layer 126, and patterns corresponding to a plurality of light absorption regions are transferred using, for example, an interference exposure method. Then, dry etching is performed on the cover layer 126 and the light absorption layer 115. Thus, as shown in FIG. 6B, a plurality of light absorption regions 115a are formed.

続いて、レジストを剥離したのち、図7(a)に示すように、p型クラッド層118、p型コンタクト層119を順次成長させる。p型クラッド層118は例えばp型InPからなり、p型コンタクト層119は例えばp型InGaAsからなる。その後、図7(b)に示すように、p型クラッド層118およびp型コンタクト層119にエッチングを施してストライプ状のリッジ部124を形成する。   Subsequently, after removing the resist, as shown in FIG. 7A, a p-type cladding layer 118 and a p-type contact layer 119 are grown sequentially. The p-type cladding layer 118 is made of, for example, p-type InP, and the p-type contact layer 119 is made of, for example, p-type InGaAs. Thereafter, as shown in FIG. 7B, the p-type cladding layer 118 and the p-type contact layer 119 are etched to form a striped ridge portion 124.

続いて、図8に示すように、リッジ部124の表面と、リッジ部124から露出した光吸収領域115aの表面とを覆うように、SiOからなる絶縁膜125を形成する。そして、リッジ部124の上方に位置する絶縁膜125に開口を形成し、該開口を介してp型コンタクト層119と接する電極120を蒸着し、更に電極121を半導体基板103の裏面に蒸着する。最後に、共振器となる両端面に反射防止膜(AR膜)及び高反射膜(HR膜)をコーティングする。 Subsequently, as shown in FIG. 8, an insulating film 125 made of SiO 2 is formed so as to cover the surface of the ridge portion 124 and the surface of the light absorption region 115 a exposed from the ridge portion 124. Then, an opening is formed in the insulating film 125 located above the ridge portion 124, the electrode 120 in contact with the p-type contact layer 119 is deposited through the opening, and the electrode 121 is further deposited on the back surface of the semiconductor substrate 103. Finally, an antireflection film (AR film) and a high reflection film (HR film) are coated on both end faces serving as a resonator.

以上の作製方法により作製された通常の利得変調型の半導体レーザ素子の特性と、第1実施形態に係る半導体レーザ素子1Aの特性とを比較する。図9は、半導体レーザ素子1Aの電流−光出力特性と、通常の利得変調型の半導体レーザ素子の電流−光出力特性とを示すグラフであり、素子温度85℃での特性を示している。図9に示されるグラフG1〜G3は、半導体レーザ素子1Aにおいて、回折格子層15の一周期に占める領域15aの割合(デューティ比)をそれぞれ0.3、0.5、及び0.7とした場合の電流−光出力特性を示している。また、グラフG4は、通常の利得変調型の半導体レーザ素子(図8を参照)の電流−光出力特性を示している。   The characteristics of a normal gain modulation type semiconductor laser device manufactured by the above manufacturing method are compared with the characteristics of the semiconductor laser device 1A according to the first embodiment. FIG. 9 is a graph showing the current-light output characteristics of the semiconductor laser element 1A and the current-light output characteristics of a normal gain modulation type semiconductor laser element, and shows the characteristics at an element temperature of 85.degree. In the graphs G1 to G3 shown in FIG. 9, in the semiconductor laser element 1A, the ratio (duty ratio) of the region 15a in one period of the diffraction grating layer 15 is set to 0.3, 0.5, and 0.7, respectively. The current-light output characteristics are shown. A graph G4 shows current-light output characteristics of a normal gain modulation type semiconductor laser element (see FIG. 8).

通常の利得変調型の半導体レーザ素子の閾値電流は25[mA]であり、最大光出力は15[mW]であった。これに対し、本実施形態の半導体レーザ素子1Aの閾値電流は、デューティ比0.7で25[mA]、デューティ比0.5で21[mA]、デューティ比0.3で21[mA]であり、最大光出力は、デューティ比0.7で16[mA]、デューティ比0.5で18[mA]、デューティ比0.3で19.5[mA]であった。   The threshold current of a normal gain modulation type semiconductor laser device was 25 [mA], and the maximum light output was 15 [mW]. On the other hand, the threshold current of the semiconductor laser device 1A of the present embodiment is 25 [mA] at a duty ratio of 0.7, 21 [mA] at a duty ratio of 0.5, and 21 [mA] at a duty ratio of 0.3. The maximum light output was 16 [mA] at a duty ratio of 0.7, 18 [mA] at a duty ratio of 0.5, and 19.5 [mA] at a duty ratio of 0.3.

また、図10は、半導体レーザ素子1Aの電流−動作抵抗特性と、通常の利得変調型の半導体レーザ素子の電流−動作抵抗特性とを示すグラフであり、素子温度85℃での特性を示している。図10に示されるグラフG5〜G7は、半導体レーザ素子1Aにおいて回折格子層15のデューティ比をそれぞれ0.3、0.5、及び0.7とした場合の電流−動作抵抗特性を示している。また、グラフG8は、通常の利得変調型の半導体レーザ素子の電流−動作抵抗特性を示している。   FIG. 10 is a graph showing the current-operating resistance characteristics of the semiconductor laser element 1A and the current-operating resistance characteristics of a normal gain modulation type semiconductor laser element, showing the characteristics at an element temperature of 85 ° C. Yes. Graphs G5 to G7 shown in FIG. 10 show current-operating resistance characteristics when the duty ratio of the diffraction grating layer 15 is 0.3, 0.5, and 0.7 in the semiconductor laser device 1A, respectively. . A graph G8 shows current-operating resistance characteristics of a normal gain modulation type semiconductor laser element.

通常の利得変調型の半導体レーザ素子の閾値付近での微分抵抗値は、9.5[Ω]であった。これに対し、本実施形態の半導体レーザ素子1Aの閾値付近での微分抵抗値は、デューティ比0.7で6.2[Ω]、デューティ比0.5で7.0[Ω]、デューティ比0.3で8.7[Ω]であった。   The differential resistance value in the vicinity of the threshold value of a normal gain modulation type semiconductor laser element was 9.5 [Ω]. On the other hand, the differential resistance value in the vicinity of the threshold value of the semiconductor laser device 1A of the present embodiment is 6.2 [Ω] when the duty ratio is 0.7, 7.0 [Ω] when the duty ratio is 0.5, and the duty ratio. 0.3 was 8.7 [Ω].

以上の結果からわかるように、本実施形態の半導体レーザ素子1Aの光出力特性及び動作抵抗特性は、領域15aのデューティ比にかかわらず、図8に示した通常の利得変調型の半導体レーザ素子の特性と比べて良好となっている。光出力特性の改善(すなわち閾値電流値の低下)は、回折格子層15へのトンネル接合構造(p型半導体層16及びn型半導体層17)の導入により、光吸収率が高いp型クラッド層118(図8を参照)を、光吸収率が低いn型クラッド層18に置き換えたことに起因するものである。また、動作抵抗特性の改善(すなわち、微分抵抗値の低下)は、回折格子層15へのトンネル接合構造の導入により、抵抗率が高いp型クラッド層118を、抵抗率が低いn型クラッド層18に置き換えたことに起因するものである。   As can be seen from the above results, the optical output characteristics and operating resistance characteristics of the semiconductor laser device 1A of the present embodiment are the same as those of the normal gain modulation type semiconductor laser device shown in FIG. 8 regardless of the duty ratio of the region 15a. It is better than the characteristics. The improvement of the light output characteristics (that is, the reduction of the threshold current value) is achieved by introducing a tunnel junction structure (p-type semiconductor layer 16 and n-type semiconductor layer 17) into the diffraction grating layer 15 so that the p-type cladding layer has a high light absorption rate. This is because 118 (see FIG. 8) is replaced with the n-type cladding layer 18 having a low light absorption rate. Further, the improvement of the operating resistance characteristics (that is, the reduction of the differential resistance value) is achieved by introducing a tunnel junction structure into the diffraction grating layer 15 so that the p-type cladding layer 118 having a high resistivity is replaced with an n-type cladding layer having a low resistivity. This is due to the replacement with 18.

なお、領域15aのデューティ比を大きくするほど、電流方向に垂直な面内においてトンネル接合構造が占める面積が大きくなるので抵抗値が低くなり、逆に領域15aのデューティ比を小さくするほど、トンネル接合構造の体積が小さくなるので光吸収損失が低下し、その結果閾値電流値が低下して最大光出力が上昇する。つまり、所望の特性を得るためには領域15aのデューティ比を適切な範囲に調整するとよい。例えば、上記実施例におけるデューティ比の好適な範囲、すなわち光出力特性及び動作抵抗特性の双方を、通常の利得変調型の半導体レーザ素子より改善することができる範囲は、0.3以上0.7以下となる。   The larger the duty ratio of the region 15a, the larger the area occupied by the tunnel junction structure in the plane perpendicular to the current direction, so the resistance value decreases. Conversely, the smaller the duty ratio of the region 15a, the smaller the tunnel junction structure. Since the volume of the structure is reduced, the light absorption loss is reduced. As a result, the threshold current value is reduced and the maximum light output is increased. That is, in order to obtain desired characteristics, the duty ratio of the region 15a may be adjusted to an appropriate range. For example, a preferable range of the duty ratio in the above-described embodiment, that is, a range in which both the light output characteristic and the operating resistance characteristic can be improved as compared with a normal gain modulation type semiconductor laser element is 0.3 to 0.7. It becomes as follows.

(第2の実施の形態)
本実施形態に係る半導体レーザ素子1Cは、所定波長のレーザ光を出力する、いわゆる分布帰還型(DFB)レーザ素子である。第1実施形態の半導体レーザ素子1Aと異なる点は、半導体レーザ素子1Cがいわゆる高抵抗電流狭窄埋込型(SI−BH)の構造を有している点である。図11(a)及び図11(b)を参照すると、半導体レーザ素子1Cは、第1のn型半導体クラッド領域としての半導体基板3と、半導体基板3上に順に積層された、n型バッファ層31、活性層32、p型キャリアストップ層33、p型スペーサ層34、回折格子層35、n型クラッド層38、およびn型コンタクト層39とを備えている。なお、これらの層の構成材料および層厚は、既述した第1実施形態のn型バッファ層11、活性層12、p型キャリアストップ層13、p型スペーサ層14、回折格子層15、n型クラッド層18、およびn型コンタクト層19と同様である。
(Second Embodiment)
The semiconductor laser element 1C according to this embodiment is a so-called distributed feedback (DFB) laser element that outputs laser light having a predetermined wavelength. The difference from the semiconductor laser device 1A of the first embodiment is that the semiconductor laser device 1C has a so-called high resistance current confinement buried type (SI-BH) structure. Referring to FIGS. 11A and 11B, a semiconductor laser device 1C includes a semiconductor substrate 3 as a first n-type semiconductor clad region, and an n-type buffer layer stacked on the semiconductor substrate 3 in order. 31, an active layer 32, a p-type carrier stop layer 33, a p-type spacer layer 34, a diffraction grating layer 35, an n-type cladding layer 38, and an n-type contact layer 39. The constituent materials and the layer thicknesses of these layers are the same as those of the n-type buffer layer 11, the active layer 12, the p-type carrier stop layer 13, the p-type spacer layer 14, the diffraction grating layer 15, n of the first embodiment described above. The same applies to the type cladding layer 18 and the n-type contact layer 19.

回折格子層35は、活性層32に沿って配列された複数の領域(第1の領域)35aと、複数の領域35aの間を埋め込むように形成された領域(第2の領域)35bとを含んで構成されている。これらの領域35a,35bの構成は、第1実施形態の領域15a,15bと同様である。   The diffraction grating layer 35 includes a plurality of regions (first regions) 35 a arranged along the active layer 32 and a region (second region) 35 b formed so as to be embedded between the plurality of regions 35 a. It is configured to include. The configurations of these regions 35a and 35b are the same as the regions 15a and 15b of the first embodiment.

本実施形態において、n型バッファ層31、活性層32、p型キャリアストップ層33、p型スペーサ層34、回折格子層35、n型クラッド層38、およびn型コンタクト層39は、光導波方向と交差する方向の幅が半導体基板3より狭められたメサ部44に含まれており、このメサ部44は光導波方向に延びている。光導波方向と直交する方向におけるメサ部44の幅は例えば1.5[μm]であり、メサ部44の高さは例えば3[μm]である。また、メサ部44の両側には、これらの層の両側面を埋め込む半絶縁性または絶縁性の埋込領域47が設けられている。埋込領域47は、例えばFeドープInPからなる。埋込領域47の表面には、SiOからなる絶縁膜45が設けられている。 In this embodiment, the n-type buffer layer 31, the active layer 32, the p-type carrier stop layer 33, the p-type spacer layer 34, the diffraction grating layer 35, the n-type cladding layer 38, and the n-type contact layer 39 are in the optical waveguide direction. The mesa portion 44 whose width in the direction intersecting with the semiconductor substrate 3 is narrower than the semiconductor substrate 3 extends in the optical waveguide direction. The width of the mesa unit 44 in the direction orthogonal to the optical waveguide direction is, for example, 1.5 [μm], and the height of the mesa unit 44 is, for example, 3 [μm]. Further, on both sides of the mesa portion 44, semi-insulating or insulating buried regions 47 are provided so as to bury both side surfaces of these layers. The buried region 47 is made of, for example, Fe-doped InP. An insulating film 45 made of SiO 2 is provided on the surface of the buried region 47.

n型コンタクト層39上には電極40が設けられており、この電極40とn型コンタクト層39とがオーミック接触を成している。また、半導体基板3の主面3aとは反対側の裏面には電極41が設けられており、この電極41と半導体基板3とがオーミック接触を成している。   An electrode 40 is provided on the n-type contact layer 39, and the electrode 40 and the n-type contact layer 39 are in ohmic contact. In addition, an electrode 41 is provided on the back surface of the semiconductor substrate 3 opposite to the main surface 3a, and the electrode 41 and the semiconductor substrate 3 are in ohmic contact.

続いて、本実施形態に係る半導体レーザ素子1Cの作製方法について、図12及び図13を参照しながら説明する。まず、第1実施形態と同様に、半導体基板3の主面3a上に、n型バッファ層31、活性層32、p型キャリアストップ層33、p型スペーサ層34、p型半導体層36、n型半導体層37、及びカバー層を形成する。そして、n型半導体層37及びp型半導体層36に対してドライエッチングを施すことにより、回折格子層35となる複数の領域35aを形成する。その後、n型クラッド層38、n型コンタクト層39を順次成長させる(図12(a))。   Next, a manufacturing method of the semiconductor laser device 1C according to the present embodiment will be described with reference to FIGS. First, as in the first embodiment, on the main surface 3a of the semiconductor substrate 3, an n-type buffer layer 31, an active layer 32, a p-type carrier stop layer 33, a p-type spacer layer 34, a p-type semiconductor layer 36, n A mold semiconductor layer 37 and a cover layer are formed. Then, dry etching is performed on the n-type semiconductor layer 37 and the p-type semiconductor layer 36, thereby forming a plurality of regions 35a to be the diffraction grating layer 35. Thereafter, an n-type cladding layer 38 and an n-type contact layer 39 are grown sequentially (FIG. 12A).

続いて、図12(b)に示すように、n型コンタクト層39からn型バッファ層31に至るまでエッチングを施すことにより、ストライプ状のメサ部44を形成する。そして、図13(a)に示すように、メサ部44の両側面を埋め込むように、露出した半導体基板3の主面3a上に埋込領域47を成長させる。この埋込領域47の表面を覆うように、SiOからなる絶縁膜45を形成する。メサ部44の上方に位置する絶縁膜45に開口を形成し、該開口を介してn型コンタクト層39と接する電極40を蒸着し、更に電極41を半導体基板3の裏面に蒸着する。最後に、共振器となる両端面に反射防止膜(AR膜)及び高反射膜(HR膜)をコーティングすることにより、本実施形態に係る半導体レーザ素子1Cが完成する。 Subsequently, as shown in FIG. 12B, by performing etching from the n-type contact layer 39 to the n-type buffer layer 31, a striped mesa portion 44 is formed. Then, as shown in FIG. 13A, an embedded region 47 is grown on the exposed main surface 3 a of the semiconductor substrate 3 so as to bury both side surfaces of the mesa portion 44. An insulating film 45 made of SiO 2 is formed so as to cover the surface of the buried region 47. An opening is formed in the insulating film 45 located above the mesa portion 44, an electrode 40 in contact with the n-type contact layer 39 is deposited through the opening, and an electrode 41 is further deposited on the back surface of the semiconductor substrate 3. Finally, the antireflection film (AR film) and the high reflection film (HR film) are coated on both end faces serving as a resonator, thereby completing the semiconductor laser device 1C according to the present embodiment.

以上の構成を備える半導体レーザ素子1Cにおいては、p型半導体層36及びn型半導体層37からなるトンネル接合構造が、光導波方向に周期的に配列された複数の領域35aのそれぞれに設けられており、複数の領域35aの間には、不純物濃度が複数の領域35aより低い領域35bが設けられているので、第1実施形態の半導体レーザ素子1Aと同様の作用効果を奏することができる。なお、本実施形態の半導体レーザ素子1Cにおいて領域35aのデューティ比を0.5とした場合、閾値電流値は22[mA]であり、最大光出力は17[mW]であり、閾値電流値付近での微分抵抗値は7.5[Ω]であった。   In the semiconductor laser device 1C having the above configuration, a tunnel junction structure including a p-type semiconductor layer 36 and an n-type semiconductor layer 37 is provided in each of a plurality of regions 35a periodically arranged in the optical waveguide direction. In addition, since the region 35b having an impurity concentration lower than the plurality of regions 35a is provided between the plurality of regions 35a, the same operational effects as those of the semiconductor laser device 1A of the first embodiment can be obtained. In the semiconductor laser device 1C of the present embodiment, when the duty ratio of the region 35a is 0.5, the threshold current value is 22 [mA], the maximum light output is 17 [mW], and the vicinity of the threshold current value The differential resistance value at 7.5 was 7.5 [Ω].

本発明による半導体レーザ素子は、上記した実施形態に限られるものではなく、他に様々な変形が可能である。例えば、上記各実施形態では半導体基板及び各半導体層としてInP系化合物半導体を例示したが、他のIII−V族化合物半導体や、その他の半導体であっても本発明の構成を好適に実現できる。   The semiconductor laser device according to the present invention is not limited to the above-described embodiment, and various other modifications are possible. For example, in each of the above embodiments, an InP-based compound semiconductor is exemplified as the semiconductor substrate and each semiconductor layer, but the configuration of the present invention can be suitably realized even with other III-V compound semiconductors and other semiconductors.

1A,1B,1C…半導体レーザ素子、3…半導体基板、11,31…n型バッファ層、12,32…活性層、13,33…p型キャリアストップ層、14,34…p型スペーサ層、15,35…回折格子層、15a,35a…(第1の)領域、15b,35b…(第2の)領域、16,36…p型半導体層、17,37…n型半導体層、18,38…n型クラッド層、19,39…n型コンタクト層、20,21,40,41…電極、24…リッジ部、25,45…絶縁膜、26…カバー層、44…メサ部、47…埋込領域。   1A, 1B, 1C ... semiconductor laser element, 3 ... semiconductor substrate, 11, 31 ... n-type buffer layer, 12, 32 ... active layer, 13, 33 ... p-type carrier stop layer, 14, 34 ... p-type spacer layer, 15, 35 ... diffraction grating layer, 15a, 35a ... (first) region, 15b, 35b ... (second) region, 16, 36 ... p-type semiconductor layer, 17, 37 ... n-type semiconductor layer, 18, 38 ... n-type cladding layer, 19, 39 ... n-type contact layer, 20, 21, 40, 41 ... electrode, 24 ... ridge portion, 25, 45 ... insulating film, 26 ... cover layer, 44 ... mesa portion, 47 ... Embedded area.

Claims (4)

所定波長のレーザ光を出力する半導体レーザ素子であって、
第1のn型半導体クラッド領域と、
前記第1のn型半導体クラッド領域上に設けられた活性層と、
前記活性層上に設けられた回折格子層と、
前記回折格子層上に設けられ、光導波方向と交差する方向の幅が前記第1のn型半導体クラッド領域より狭められた第2のn型半導体クラッド領域と
を備え、
前記回折格子層が、前記所定波長に応じた周期で光導波方向に配列された複数の第1の領域と、前記複数の第1の領域の間に設けられ不純物濃度が前記複数の第1の領域より低い第2の領域とを有しており、
前記複数の第1の領域のそれぞれが、前記活性層上に設けられたp型半導体層と、前記p型半導体層上に設けられたn型半導体層とを含み、前記p型半導体層及び前記n型半導体層が互いにトンネル接合を構成することを特徴とする、半導体レーザ素子。
A semiconductor laser element that outputs laser light of a predetermined wavelength,
A first n-type semiconductor cladding region;
An active layer provided on the first n-type semiconductor cladding region;
A diffraction grating layer provided on the active layer;
A second n-type semiconductor clad region provided on the diffraction grating layer and having a width in a direction intersecting the optical waveguide direction narrower than the first n-type semiconductor clad region;
The diffraction grating layer is provided between the plurality of first regions arranged in the optical waveguide direction at a period corresponding to the predetermined wavelength, and the plurality of first regions, and the impurity concentration is the plurality of first regions. A second region lower than the region,
Each of the plurality of first regions includes a p-type semiconductor layer provided on the active layer and an n-type semiconductor layer provided on the p-type semiconductor layer, and the p-type semiconductor layer and the p-type semiconductor layer A semiconductor laser device, wherein the n-type semiconductor layers form a tunnel junction with each other.
光導波方向と交差する方向における前記活性層及び前記回折格子層の幅が前記第1のn型半導体クラッド領域より狭められており、
前記活性層、前記回折格子層、及び前記第2のn型半導体クラッド領域の両側面を埋め込む半絶縁性または絶縁性の埋込領域を更に備えることを特徴とする、請求項1に記載の半導体レーザ素子。
A width of the active layer and the diffraction grating layer in a direction intersecting the optical waveguide direction is narrower than the first n-type semiconductor cladding region;
2. The semiconductor according to claim 1, further comprising a semi-insulating or insulating buried region filling both side surfaces of the active layer, the diffraction grating layer, and the second n-type semiconductor cladding region. Laser element.
光導波方向と交差する方向における前記活性層及び前記回折格子層の幅が、前記第2のn型半導体クラッド領域より広いリッジ構造を有することを特徴とする、請求項1に記載の半導体レーザ素子。   2. The semiconductor laser device according to claim 1, wherein a width of the active layer and the diffraction grating layer in a direction crossing an optical waveguide direction has a ridge structure wider than that of the second n-type semiconductor cladding region. . 光導波方向と交差する方向における前記活性層の幅が、前記第2のn型半導体クラッド領域より広いリッジ構造を有し、前記リッジ構造には、前記回折格子層および前記第2のn型半導体クラッド領域が含まれることを特徴とする、請求項1に記載の半導体レーザ素子。   The active layer in the direction intersecting the optical waveguide direction has a ridge structure wider than the second n-type semiconductor cladding region, and the ridge structure includes the diffraction grating layer and the second n-type semiconductor. The semiconductor laser device according to claim 1, further comprising a cladding region.
JP2009130899A 2009-05-29 2009-05-29 Semiconductor laser element Expired - Fee Related JP5310271B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009130899A JP5310271B2 (en) 2009-05-29 2009-05-29 Semiconductor laser element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009130899A JP5310271B2 (en) 2009-05-29 2009-05-29 Semiconductor laser element

Publications (2)

Publication Number Publication Date
JP2010278329A JP2010278329A (en) 2010-12-09
JP5310271B2 true JP5310271B2 (en) 2013-10-09

Family

ID=43425002

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009130899A Expired - Fee Related JP5310271B2 (en) 2009-05-29 2009-05-29 Semiconductor laser element

Country Status (1)

Country Link
JP (1) JP5310271B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6222388B1 (en) * 2017-02-13 2017-11-01 富士ゼロックス株式会社 Light emitting component, print head, and image forming apparatus
DE102018105208B4 (en) * 2018-03-07 2022-05-19 Otto-Von-Guericke-Universität Magdeburg Semiconductor layer sequence and a semiconductor component based thereon

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5967677A (en) * 1982-07-01 1984-04-17 Semiconductor Res Found Photo integrated circuit
JPS62217689A (en) * 1986-03-18 1987-09-25 Fujitsu Ltd Semiconductor light-emitting device
JPH05145169A (en) * 1990-09-05 1993-06-11 Hikari Keisoku Gijutsu Kaihatsu Kk Semiconductor distributed feedback laser apparatus
JPH05218563A (en) * 1992-01-31 1993-08-27 Nec Corp Semiconductor laser and its manufacture
JPH06164051A (en) * 1992-11-19 1994-06-10 Mitsubishi Electric Corp Gain coupled dfb laer and its manufacture
US6072812A (en) * 1997-08-01 2000-06-06 Lucent Technologies Inc. Distributed feedback laser with loss coupling
JP2002064244A (en) * 2000-06-06 2002-02-28 Furukawa Electric Co Ltd:The Distributed feedback semiconductor laser device
JP2003168842A (en) * 2001-11-30 2003-06-13 Furukawa Electric Co Ltd:The Wavelength variable distribution feedback type laser element and wavelength variable distribution feedback type laser integrated device
US6724013B2 (en) * 2001-12-21 2004-04-20 Xerox Corporation Edge-emitting nitride-based laser diode with p-n tunnel junction current injection
JP4128790B2 (en) * 2002-03-26 2008-07-30 三菱電機株式会社 Manufacturing method of ridge waveguide type distributed feedback laser
JP2005197426A (en) * 2004-01-07 2005-07-21 Yokogawa Electric Corp Surface emission laser
JP2007189080A (en) * 2006-01-13 2007-07-26 Fujitsu Ltd Optical semiconductor device
JP2009059918A (en) * 2007-08-31 2009-03-19 Sumitomo Electric Ind Ltd Optical semiconductor device

Also Published As

Publication number Publication date
JP2010278329A (en) 2010-12-09

Similar Documents

Publication Publication Date Title
JP5026905B2 (en) Semiconductor light emitting device and manufacturing method thereof
JP6588859B2 (en) Semiconductor laser
JP2008053501A (en) Integrated optical device, and its manufacturing method
JP2005150181A (en) Manufacturing method for semiconductor laser
JP4909159B2 (en) Semiconductor waveguide device, manufacturing method thereof, and semiconductor laser
US7957446B2 (en) Semiconductor laser and method of making semiconductor laser
US8929692B2 (en) Integrated optical device and manufacturing method of the same
JP2006261340A (en) Semiconductor device and its manufacturing method
JP5310533B2 (en) Optical semiconductor device
JP2010010622A (en) Semiconductor optical device
JP6588858B2 (en) Semiconductor laser
JP4652061B2 (en) Semiconductor laser
JP4027639B2 (en) Semiconductor light emitting device
JP5310271B2 (en) Semiconductor laser element
JP4599700B2 (en) Distributed feedback laser diode
JP2009054721A (en) Semiconductor element, and manufacturing method of semiconductor element
JP2005166998A (en) Ridge-type distribution feedback semiconductor laser
JP4570353B2 (en) Semiconductor laser element
JP2020113567A (en) Semiconductor optical device
JP2011040632A (en) Semiconductor optical element
JP4953392B2 (en) Optical semiconductor device
JP5163355B2 (en) Semiconductor laser device
JP2018006590A (en) Optical semiconductor element
JP4447222B2 (en) Distributed feedback semiconductor laser
JP2004311556A (en) Semiconductor laser, optical module using the same, and functionally integrated laser

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120315

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130327

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130604

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130617

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5310271

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees