JP4192324B2 - Semiconductor laser device and manufacturing method thereof - Google Patents

Semiconductor laser device and manufacturing method thereof Download PDF

Info

Publication number
JP4192324B2
JP4192324B2 JP04657599A JP4657599A JP4192324B2 JP 4192324 B2 JP4192324 B2 JP 4192324B2 JP 04657599 A JP04657599 A JP 04657599A JP 4657599 A JP4657599 A JP 4657599A JP 4192324 B2 JP4192324 B2 JP 4192324B2
Authority
JP
Japan
Prior art keywords
layer
semiconductor
intermediate layer
cladding
semiconductor laser
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP04657599A
Other languages
Japanese (ja)
Other versions
JP2000244067A (en
Inventor
順一 橋本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP04657599A priority Critical patent/JP4192324B2/en
Publication of JP2000244067A publication Critical patent/JP2000244067A/en
Application granted granted Critical
Publication of JP4192324B2 publication Critical patent/JP4192324B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Description

【0001】
【発明の属する技術分野】
本発明は、半導体レーザ素子およびその製造方法に関する。
【0002】
【従来の技術】
半導体レーザ素子は、現在、光通信、光記録、光情報処理等の分野において広範に使用される。このような半導体レーザ素子の導波路構造の1つとして、リッジ導波路構造がある。リッジ導波路構造は、比較的簡単な作製工程で実用レベルの良好な特性が得られるため、従来から様々なタイプの半導体レーザ素子の構造として広く採用されている。
【0003】
一方、InP基板を用いる長波長系のレーザ素子において多用される屈折率導波路構造は、活性層をストライプ状にエッチングした後に、その周囲を他の半導体層で埋め込んだ構造を有している。GaAs基板を用いて作製される波長1μm以下の短波長系の半導体レーザ素子においてこの構造を採用すると、活性層のエッチング界面に起因する理由によって特性不良が生じる場合が多いので、この構造の代わりにリッジ導波路構造が多様される。このような半導体レーザ素子としては、例えば、赤色可視光レーザおよびエルビウム添加光ファイバアンプ励起用0.98μm帯レーザが挙げられる。
【0004】
リッジ導波路構造では、リッジ形成のためにクラッド層をメサ構造にエッチングする。このメサエッチングの際にクラッド層をエッチングする深さは、導波横モードの閉じ込めの強さを規定するので、レーザ素子特性を決定づける要因となる。このため、エッチング深さの再現性、およびエッチング深さの面内の均一性は、素子特性の均一性、および製造歩留まりに大きな影響を与える。このように、メサエッチングの深さは高い再現性および面内均一性を要求されるので、エッチング特性に影響するエッチング溶液の取扱いには十分な注意をはらっている。
【0005】
【発明が解決しようとする課題】
このエッチング溶液は、溶液の温度、濃度、薬品の混合比等がわずかに変動すると、エッチングレートが影響を受けやすい。また、ウエハの中央部と周辺部とにおけるエッチング溶液の攪拌速度の差に起因して、ウエハ面内においてエッチングレートに無視できない差が生じる。
【0006】
これらの理由によるエッチング深さの不均一性および再現性の悪さを改善するために、通常、クラッド層内の所望の位置にエッチング停止層を設ける手法が用いられる。このエッチング停止層は、クラッド層のエッチング溶液に対してエッチングレートが十分に小さい、すなわち高いエッチング選択比を有する材料を用いて形成された薄い半導体層である。エッチング停止層を挿入すると、エッチングされるクラッド層のエッチングレートに対して、エッチング停止層のエッチングレートに大きなレート差を設けることができる。このため、クラッド層のエッチングレートに変動および面内差が生じても、メサエッチングがエッチング停止層に達すると、エッチングレートが非常に遅くなるので、エッチングは実質的に停止する。その結果、エッチングの深さに関して良好な再現性、および面内均一性が得られる。
【0007】
GaAs基板を採用して作製される短波系レーザ素子において、代表的なクラッド材料の一つとして、GaAs基板に対して格子整合することができるAlGaInP、GaInP等の半導体が使用される。従来は、このようなクラッド材料のエッチング溶液(塩酸系エッチング溶液)に対して選択比が確保できるエッチング停止層の材料として、格子整合すること及び結晶成長の容易さを理由に、特開平3−222488号公報に記載されているようにGaAs半導体が専ら用いられていた。
【0008】
クラッド層に使用されるAlGaInP半導体またはGaInP半導体のバンドギャップと、エッチング停止層に使用されるGaAs半導体のバンドギャップとの差が大きいので、GaAs半導体層がエッチング停止層として使用されると、クラッド層とエッチング停止層のそれぞれの界面にそのバンドギャップ差に起因して発生する大きなヘテロ障壁が形成される。
【0009】
つまり、バンドギャップの異なる2つの半導体層を結晶学的に結合させると、それぞれの層におけるフェルミレベルが一致するようなバンド構造が形成されるので、ヘテロ接合界面にバンド端エネルギの不連続が形成される。これらはスパイク、ノッチと呼ばれ、エネルギバンド図の伝導帯および価電子帯に向けて楔状に突き出しヘテロ障壁を形成して、この部分は、伝導帯においては電子に対して、また価電子帯においてはホールに対して、それぞれバリア△Ec、△Evとなるため電気抵抗として作用する。文献1(M. Ohkubo et.al. IEEE J.Quantum Electron.,vol.30, No.2, pp.408〜414, 1994)には、クラッドにGaInP半導体又はAlGaInP半導体を用いエッチング停止層にGaAs半導体を用いた場合、特にホールに対して大きなヘテロ障壁が生ずることが報告されている。
【0010】
このような構造の半導体レーザ素子の更なる高出力化および高信頼化を図るために、このようなヘテロ障壁に起因する電気抵抗を低減する必要がある。このヘテロ障壁を低下させることが可能な材料として、GaAs半導体よりもバンドギャップが大きい半導体材料が好ましい。このような材料として、特開平7ー111363号公報に記載されているGaInAsP半導体が考えられる。
【0011】
しかしながら、GaInAsP半導体の場合、いわゆる非混和領域(miscibility gap)が存在する。非混和領域では、成長しようとする結晶の系が熱力学的に不安定であるので、その半導体結晶の成長中にその構成元素が一様には容易に融け合わない。文献2(K.Onabe, Japanese Journal of Applied Physics,vol.21, No.5, pp797-798, 1982)によると、GaAs基板に格子整合するGaInAsP半導体の場合では、通常の結晶成長に用いられる600〜700℃の温度範囲において、エッチング停止層として最適なバンドギャップ1.6〜1.8eVの範囲に非混和領域が存在する。したがって、このような範囲にバンドギャップを持つ良好なGaInAsP半導体結晶を形成することは、通常より困難であり、結晶成長時の温度、圧力、原料流量等の厳格な制御が求められる。このため、結晶成長の好適な条件を決定するために多大な労力を要する。また、GaInAsP半導体は、構成元素が4元と多いので、構成元素の数に応じた多数のパラメータを結晶成長のために決定する必要がある。したがって、さらに成長条件の最適化に手間がかかった。
【0012】
そこで、本発明の目的は、構成元素がGaInAsP半導体よりも少なく、且つ非混和領域に起因する制約がバンドギャップに関して存在しない半導体材料を含むエッチング停止層を備える半導体レーザ素子およびその製造方法を提供することである。
【0013】
【課題を解決するための手段】
このような目的を達成する半導体レーザ素子では、成長されるべき中間層の半導体材料の相図に非混和領域が存在しないので、非混和領域に起因する制限に関係なく形成できるバンドギャップの範囲が拡張されている。このため、このようなエッチング停止層を備える半導体レーザ素子では、バンドギャップ値の設定の自由度が増すので、ヘテロ障壁に起因する内部抵抗の低減が従来に比べて容易になる。故に、半導体レーザ素子の発熱を低減することが従来にも増して可能となる。
【0014】
このような目的を達成しつつ且つヘテロ障壁を低くするためには、GaAs半導体よりもバンドギャップが大きく、且つ非混和領域を持たずクラッド層上に容易に結晶成長可能な材料が必要である。
【0015】
このような半導体材料として、従来においては、基板または下地の半導体と格子整合する組成を有する半導体材料を採用してきた。しかしながら、採用されるべき半導体材料に求められることは、使用される組成の範囲で格子整合する組成を有することよりは、半導体レーザ素子が必要とするバンドギャップを実用上ミスフィット転移等の格子不整合に起因する結晶欠陥を生じない組成の範囲内に有していることである。そこで、本発明を以下のような構成とした。
【0016】
本発明の半導体レーザ素子は、(1)半導体基板上に設けられた活性層と、(2)活性層上に設けられ、AlGaInP半導体およびGaInP半導体の少なくともいずれか一方を含む第1のクラッド層と、(3)第1のクラッド層上に設けられ、GaAsP半導体を含む中間層と、(4)中間層上に設けられAlGaInP半導体およびGaInP半導体の少なくともいずれか一方を含む第2のクラッド層と、を備え、中間層のバンドギャップは第1および第2のクラッド層のバンドギャップの少なくとも一方と略同一である。
【0017】
このように、AlGaInP半導体およびGaInP半導体の少なくともいずれか一方の材料により第1および第2のクラッド層を形成して、GaAsP(GaAsx1-x)半導体を含む中間層を第1および第2のクラッド層の間に設けるようにした。このため、中間層のAsとP、の組成比xを変化させることによって中間層のバンドギャップをGaAs半導体のバンドギャップより大きくすることができる。したがって、中間層にGaAs半導体を使用する場合に比べて、第1および第2のクラッド層と中間層との界面に形成されるヘテロ障壁が低減される。
【0018】
加えて、中間層に用いられたGaAsP半導体には、例えば文献1に記載されているように、200℃以上の温度範囲ではGaInAsP半導体に見られるような非混和領域が存在しない。GaAsP半導体の形成は、200℃未満で行われることはないので、中間層に好適なバンドギャップを採用するに際して、GaInAsP半導体に見られた非混和領域に起因する制約は存在しない。したがって、GaInAsP半導体に比べて、良好な結晶を得るための条件出しが格段に容易となる。
【0019】
本発明の半導体レーザ素子では、中間層は、半導体基板に対して格子不整が±2%以内の範囲内にあるようにしてもよい。
【0020】
中間層の厚さは薄いので、このような範囲に中間層の格子定数が含まれれば、格子不整合に起因する結晶欠陥の発生を抑制できる。この場合、格子整合条件がかかる範囲に緩和されるので、中間層のバンドギャップ値の選択の自由度がさらに増大する。例えば、このような中間層の厚さは、5〜10nm程度が望ましく、特に5nm程度が好適である。
【0021】
例えば、短波系半導体レーザ素子においては、GaAs半導体が基板として用いられる。GaAsx1-x半導体は、x=1を除いて、GaAs半導体に比べて格子定数は小さい。このため、GaAs半導体に対してマイナス(引っ張り)の歪量を有する。−2%以内の歪量の範囲で、GaAsP半導体は約1.42から約2eVまでの広範なバンドギャップ値を取り得るので、中間層のバンドギャップ値の選択の自由度が増大する。
【0022】
本発明の半導体レーザ素子では、中間層のバンドギャップは、第1および第2のクラッド層のバンドギャップの少なくとも一方と略同一であるようにしてもよい。
【0023】
このように中間層のバンドギャップを調整すれば、ヘテロ障壁を0近くまで小さくすることができるので、この障壁に起因する抵抗が更に低減される。
【0024】
本発明の半導体レーザ素子では、活性層は、GaInAs半導体及びGaInAsP半導体の少なくとも何れかを含み歪み量子井戸構造を有するようにしてもよい。
【0025】
このように、活性層をGaInAs半導体の歪量子井戸構造によって構成すると、エルビウム添加光ファイバアンプ励起用として高出力が不可欠な波長0.98μm帯の半導体レーザにも本発明が適用可能になる。この半導体レーザにおいては、GaInAs半導体に加わる圧縮歪みの効果によって、閾値利得等のレーザ発振条件が改善される。この改善は、GaAsP半導体を中間層に用いることによるクラッド−中間層間のヘテロ障壁低減の作用と相乗的に働くので、出力特性が大幅に改善され、半導体レーザ素子の高出力化が図られる。また、GaInAsP半導体の歪量子井戸構造を用いる場合には、同様の作用に加えて、GaInAsP半導体では構成元素の数がGaInAs半導体に比べて多いため、GaInAs半導体の場合に比べて歪み量を目的に応じて大きく変化させることができる。このため、設計の自由度を更に増すことができる。
【0026】
本発明の半導体レーザ素子の製造方法は、基板上に設けられた活性層上に第1のクラッド層および第2のクラッド層を備える半導体レーザ素子の製造方法であって、(1)活性層上に第1のクラッド層を設ける工程と、(2)第1のクラッド層上に中間層を設ける工程と、(3)中間層上に第2のクラッド層を設ける工程と、を備え、中間層のバンドギャップは第1および第2のクラッド層のバンドギャップの少なくとも一方と略同一であり、第1のクラッド層および第2のクラッド層は、AlGaInP半導体およびGaInP半導体の少なくともいずれか一方を含み、中間層は、GaAsP半導体を含む。
【0027】
従来においては、AlGaInP、GaInP等の半導体からなるクラッド層上にエッチング停止層としてGaAs層を、例えばOMVPE成長装置を用いてそれぞれ成長すると、燐系のAlGaInP、GaInP半導体層上に砒素系のGaAs半導体層を直接に成長することになるため、GaAsエッチング停止層を成長開始する際に、原料元素を燐から砒素へ不連続的に切り替える必要が生じる。このため、いわゆる表面白濁等の結晶性の劣化が生じやすく、また、結晶性の良好な半導体層を得るために成長温度、原料切り替えのタイミングといった成長条件を十分に検討しなければならなかった。あるいは、AlGaInP、GaInP半導体層とGaAs半導体層との間に緩衝層を挿入し結晶性の劣化を防止しなければならなかった。
【0028】
しかしながら、中間層を構成するGaAsP半導体は、AsおよびPの両方を含む。このため、AlGaInP半導体およびGaInP半導体のいずれか一方を含むクラッド層上に中間層の形成を開始する際、および中間層上にクラッド層の形成を開始する際に、燐および砒素の原料の不連続的な切り替えが不要になり、これに伴う前述のような結晶劣化が生じなくなる。したがって、上記緩衝層の挿入といった面倒なプロセスを採用することなく、クラッド層上に直接に中間層を形成することが容易になる。また、GaAsP半導体には、GaInAsP半導体で問題になる非混和領域が、通常の成長温度範囲に存在しないので、好適な結晶成長条件の決定をより簡素に行うことができる。さらに、GaAsP半導体の構成元素の数は、GaInAsP半導体に比べて少ないので、結晶成長時に制御すべきパラメータが少なくなるので、成長条件の決定が容易になる。
【0029】
本発明の半導体レーザ素子の製造方法では、第2のクラッド層を中間層に対して選択的にエッチングする工程を更に備えるようにしてもよい。
【0030】
このように、第2のクラッド層を中間層に対して選択的にエッチングすると、所定の深さの、例えばメサストライプ形状のクラッド層が均一性、再現性よく形成される。
【0031】
また、中間層を第1のクラッド層に対して選択的にエッチングする工程を更に備えても良い。
【0032】
このように、中間層をエッチングすると、第2の上部クラッド層を通って注入されるキャリアが中間層を介して中央のメサストライプ領域以外に漏れることが防止される。このため、発光領域となるストライプ部分に向けて良好な電流狭窄が実現される。
【0033】
【発明の実施の形態】
以下、半導体基板上に半導体レーザ素子を形成する場合を示しながら、本発明を詳細に説明する。本実施の形態は単なる例示であり、本発明はこれに限定されるものではない。なお、可能な場合には、同一部分には同一参照番号を付して、重複する説明を省略する。
【0034】
図1は、本発明に従う半導体レーザ素子1の構造を表す一実施の形態を図示す斜視図である。図1を参照すると、第1導電型半導体基板(以下、基板という)2上には第1導電型下部クラッド層4が設けられ、第1導電型下部クラッド層4上にはアンドープ第1の分離閉じ込めヘテロ構造層(以下、下部SCH層という)6が設けられ、下部SCH層6上にはアンドープ活性層8が設けられ、活性層8上にはアンドープ第2の分離閉じ込めヘテロ構造層(以下、上部SCH層という)10が設けられている。活性層8は、下部SCH層6と上部SCH層10との間に設けられ、SCH層6およびSCH層10のそれぞれの一表面は、活性層の対向する2つの面のそれぞれに接するので、両SCH層6,10は、それぞれのバンドギャップによって活性層8に対してキャリア(電子およびホール)を閉じ込めるように作用する。
【0035】
また、活性層8上には、第2導電型第1の上部クラッド層12、第2導電型第2の上部クラッド部20、および第2導電型中間層部22が、それぞれ設けられている。第1の上部クラッド層12は活性層8上に設けられ、中間層部22は第1の上部クラッド層12上に設けられ、第2の上部クラッド部20は中間層部22上に設けられている。第1の上部クラッド層12および第2の上部クラッド部20のそれぞれの一表面は、中間層部22の対向する一対の表面に接している。下部SCH層6の一表面に対向する他の表面は、下部クラッド層4の一表面に接する。上部SCH層10の一表面に対向する他の表面は、第1の上部クラッド層12の一表面と接する。このため、クラッド層4,12は、これらの層4、12に挟まれる層(下部SCH層6、活性層8、上部SCH層10)に比べて屈折率が小さいので、これらの下部SCH層6、活性層8、および上部SCH層10に対して光の閉じ込めるように作用する。活性層8では、上部及び下部SCH層6,10を介して上部及び下部クラッド層4、12から注入される電子とホールが再結合して光を発生する。
【0036】
中間層部22の材料は、GaAs半導体のバンドギャップ値より大きいので、中間層部22とこれを挟む第1の上部クラッド層12および第2の上部クラッド部20とのヘテロ障壁は、GaAs半導体を中間層の材料として使用した場合に比べて縮小される。このため、これらの界面に起因する抵抗が低減される。中間層部22のバンドギャップ値が第1の上部クラッド層12および第2の上部クラッド部20のバンドギャップ値と同じ値になる場合が特に好ましく、この抵抗をゼロ近くまで低減できる。
【0037】
更に、第2の上部クラッド部20および中間層部22は、活性層8に対してキャリアを注入すべき層に沿って延び、且つ第1の上部クラッド層12上にメサ形状に設けられている。つまり、これらの部分20、22は、注入キャリアの再結合によって光が発生する導波路上に半導体レーザ素子1の出射端面40からこの端面に対向する反射端面42に達する軸に沿って設けられ、この軸はそれぞれの端面40、42に直交している。出射端面40および反射端面42は、半導体レーザ素子の光共振器を構成する。
【0038】
このようにストライプ状に延びた第2の上部クラッド部20および中間層部22は、上記軸方向に延び活性層8に対面する面と異なる対向する二面において、第1導電型電流ブロック層24と接している。第1導電型電流ブロック層24は、第1の上部クラッド層12上に設けられている。第2の上部クラッド部20および電流ブロック層24上には、第2導電型コンタクト層26が設けられている。コンタクト層26上には第2導電型半導体層に対するオーミック電極28が設けられている。第1導電型基板2の裏面には、第1導電型半導体層に対するオーミック電極30が設けられている。
【0039】
このような半導体レーザ素子1の動作について以下に説明する。オーミック電極28からのキャリアは、電流ブロック層24が第2の上部クラッド部20を挟んで設けられ、且つ第1の上部クラッド層12および第2の上部クラッド部20の導電型と逆の導電型であるので、半導体レーザ素子1の順方向バイアス条件の下において、幅数μmの第2の上部クラッド層20の領域を通過して活性層8に至る。つまり、電流狭窄を実現するように、リッジ構造が採用されている。このため、第2の上部クラッド部20の厚さは、半導体レーザ素子1の特性に応じて決定される。
【0040】
このような半導体レーザ素子1の主要な半導体層の厚さを例示的に以下に示すと、
下部クラッド層4 : 1.5μm
活性層8 : 8nm
下部SCH層6 : 47nm
上部SCH層10 : 47nm
第1の上部クラッド層12: 0.6μm
第2の上部クラッド部20: 0.9μm
中間層部22 : 5nm
である。
【0041】
次に、本発明に従う半導体レーザ素子1の製造方法を図1のA−A‘断面線における図2〜図4に示される工程断面図を参照しながら詳述する。以下の説明はn型GaAs基板、および活性層材料としてGaInAs半導体を使用する場合について行われるが、本発明はこれに限られるものではない。
【0042】
n型GaAs基板52上に半導体層の積層構造を形成する(半導体層堆積工程)。図2(a)を参照すると、n型GaAs基板52上にn型GaInP下部クラッド層54を形成する。下部クラッド層54は、基板52を覆って堆積される半導体層である。この下部クラッド層54上にアンドープGaInAsP下部SCH層56、アンドープGaInAs活性層58、アンドープGaInAsP上部SCH層60を順次に形成する。アンドープGaInAsP下部SCH層56は下部クラッド層54を覆って堆積される半導体層であり、アンドープGaInAs活性層58は下部SCH層56を覆って堆積される半導体層であり、アンドープGaInAsP上部SCH層60は活性層58を覆って堆積される半導体層である。
【0043】
次いで、p型GaInP上部第1のクラッド層62、p型GaAsP中間層64、p型GaInP上部第2のクラッド層66を順次に形成する。上部第1のクラッド層62は上部SCH層60を覆って堆積される半導体層であり、p型GaAsP中間層64は上部第1のクラッド層62を覆って堆積される半導体層であり、p型GaInP上部第2のクラッド層66はp型GaAsP中間層64を覆って堆積される半導体層である。
【0044】
これらの半導体層は、例えば有機金属気相エピタキシ法(OMVPE、Organometallic Vapor Phase Epitaxy)を用いて成長される。n型GaInP下部クラッド層54、アンドープGaInAsP下部SCH層56、アンドープGaInAsP上部SCH層60、p型GaInP第1の上部クラッド層62、p型GaInP第2の上部クラッド層66は、それぞれGaAs基板に対して格子定数が整合していることが好ましい。このようにすれば、良好な結晶性の半導体を得ることができる。一方、アンドープGaInAs活性層58は、アンドープGaInAsP下部SCH層56およびアンドープGaInAsP上部SCH層60のそれぞれの半導体層に対して圧縮歪みが加わるように、n型GaAs基板52に対して約1%格子定数が大きくなる組成に決定されている。このようにすれば、歪単一量子井戸構造の活性層が形成されるため、0.98μm帯のレーザ光発振波長を得ることができる。また、多重量子井戸構造の活性層を形成してもよい。なお、活性層58を基板に対して格子整合しているように形成することもできる。
【0045】
p型GaAsP中間層64は、エッチング停止層として必要なバンドギャップ値に対応して−2%までの歪みを含む組成に決定される。エッチング停止層は、薄い厚さの半導体層、例えば5nmの半導体層、であるので、±2%以内の歪みであれば格子不整合に起因する結晶欠陥を生じない。故に、この格子不整の範囲において形成可能なバンドギャップ値の半導体層が形成される。
【0046】
上記の実施の形態では、クラッド層の半導体材料として、GaInP半導体を使用する場合を例示したが、AlGaInP半導体も使用することができる。GaInP半導体を使用すると構成元素が3元と少ないので、成長の条件出しが簡素、かつ容易になり、通常の結晶成長装置を用いて比較的容易に良好な結晶性を有する半導体層が得られる。加えて、既に可視光半導体レーザ等に広範に用いられており、材料としての実績もある。また、AlGaInP半導体を使用すると、GaInP半導体と比較してさらに大きなバンドギャップを実現できるので、これをクラッド材に用いると発光領域へのキャリアの閉じ込めがさらに良くなり、高出力化等といったレーザ特性のさらなる向上が期待される。加えて、既に可視光半導体レーザ等に広範に用いられており、材料としての実績もある。
【0047】
p型GaAsx1-x中間層64は、本実施の形態ではx=0.78において約−0.8%の引っ張り歪みを有し、格子歪み及び量子サイズ効果を無視すれば、バンドギャップ値は約1.68eVとなる。実際には、格子不整によるバンドギャップ値の減少(引っ張り効果による減少)と、中間層が薄膜であることに起因するバンドギャップ値の増加(量子サイズ効果による増加)という相反する作用によってバンドギャップ値に多少の変動が生じるけれども、従来、中間層に用いられていたGaAs半導体に比べて大きなバンドギャップ値の半導体層が形成される。故に、クラッド層−中間層間に生じるヘテロ障壁を大幅に低減することができる。
【0048】
また、p型GaAsx1-x中間層64は非常に薄くてよいので、GaAs基板に対する格子不整合が−2%以内であれば、ミスフィット転位等の結晶欠陥の発生を誘引することなく、良好な結晶性が維持される。このような中間層の厚さとしては、5nm以上10nm以下の範囲が好ましく、特に5nm程度が好適である。このような範囲で格子不整合を許容すれば、中間層のバンドギャップ値の設計の自由度が増加する。このため、GaInPおよびAlGaInPに対してほぼ同一のバンドギャップ値を実現できる。GaInPクラッド層と同じバンドギャップ値1.88eVを実現するための組成を例示すれば、x=0.61程度にすると格子不整約−1.4%の半導体層が形成される。このため、クラッド層と中間層との間のヘテロ障壁を実質的に消失させることができる。したがって、半導体レーザ素子内の直列抵抗を更に低減できる。実際の製造上、引っ張り歪み及び量子サイズ効果によってGaAsPのバンドギャップ値は多少変動するが、組成比xを調整することによってクラッド層とほぼ同じバンドギャップを実現することができる。
【0049】
中間層を構成するGaAsP半導体は、AsおよびPの両方を含む。このため、AlGaInP半導体およびGaInP半導体のいずれか一方を含むクラッド層上に中間層の形成を開始する際、および中間層上にクラッド層の形成を開始する際に、原料元素である燐および砒素の不連続的な切り替えが不要になる。このため、従来GaAs半導体層を中間層として用いた場合に生じていた、いわゆる表面白濁等の結晶性の劣化の発生、結晶性の良好な半導体層を得るために成長温度および原料切り替えのタイミングといった成長条件の十分な検討、あるいはAlGaInPおよびGaInP半導体層とGaAs半導体層との間に緩衝層の挿入、といった欠点が解消される。また、GaAsP半導体には、非混和領域が存在しないので、中間層に必要とされるバンドギャップ値に対する制約がない。この点において、GaInAsP半導体とはより優れている。更に、GaAsP半導体では、GaInAsP半導体に比べて構成元素の数が少ないので、結晶成長時に制御すべきパラメータが少なくなる。このため、最適化された成長条件の決定が容易になるという利点を有する。
【0050】
次いで、第2の上部クラッド層66上にエッチングマスク層68を形成する(マスク形成工程)。図2(b)を参照すると、エッチングマスク層68は、第2の上部クラッド層66上を覆ってマスク材を堆積し、このマスク材をフォトリソグラフィ技術によって所定形状にエッチングすることによって形成される。マスク層68は、活性層58の電流注入領域に沿ってレーザ光の出射端面からレーザ光の反射端面に達する短冊形に形成される。マスク材として、引き続くリッジ形成工程において十分な耐エッチング特性を有すると共に、電流ブロック層の結晶成長時の環境に耐え得る材料が採用される。例示すれば、二酸化シリコン(SiO2 )または窒化シリコン(SiN)等を使用できる。
【0051】
このマスク層68を利用してリッジ構造を形成する(リッジ形成工程)。図3(a)を参照すると、第2の上部クラッド層66がエッチングされた後の工程が示されている。このリッジ構造は、以下のように形成される。まず、第2の上部クラッド層66をエッチングする。このエッチングでは、第2の上部クラッド層66のエッチングレートが中間層64のエッチングレートに対して十分に大きくできるエッチング方法を採用する。このような方法として、例えば塩酸、燐酸、および水を含むエッチング溶液を使用することが好ましく、重量百分率で表される36%塩酸と85%燐酸と純水との容量比が4:2:3で混合されるエッチング溶液を用いることが特に好ましい。このエッチング溶液を採用すると、p型GaAsP半導体に対するp型GaInP半導体のエッチングの選択比は、130倍以上となる。このため、中間層64は、エッチング停止層として機能する。したがって、メサストライプ形状の第2の上部クラッド部分70の深さは、エッチングの条件に関係なく、第2の上部クラッド層66の堆積された半導体層の厚さによって決定される。メサ形状が順メサになるか、または逆メサになるかは
、使用される結晶の面方位等に依存して決まる。なお、図3(a)には、逆メサ形状の第2の上部クラッド部分70が例示的に示されている。
【0052】
このように、中間層64は、エッチング停止層として機能する程度の厚さに形成されることが好ましく、さらに、第1および第2のクラッド層の厚さよりも薄いことが好ましい。
【0053】
次いで、図3(b)を参照すると、中間層64をエッチングした後の工程が示されている。中間層64のエッチングでは、中間層64のエッチングレートが第1の上部クラッド層62のエッチングレートに対して十分に大きくできるエッチング方法を採用する。このような方法として、例えば、燐酸、過酸化水素、および水を含むエッチング溶液を使用することが好ましく、重量百分率で表される85%燐酸と30%過酸化水素と純水との容量比が5:1:40で混合されるエッチング溶液を用いることが特に好ましい。このエッチング溶液を採用すると、p型GaInP半導体に対するp型GaAsP半導体のエッチングの選択比は、100倍以上となる。このため、第1の上部クラッド層62は、エッチング停止層として機能する。したがって、第2の上部クラッド部分70のエッチングは進まず、中間層64の一部分がエッチングされて第1の上部クラッド層62に達しても、クラッド層62はエッチングされない。
【0054】
これによって、マスク層68を用いて第2の上部クラッド層66および中間層64をエッチングすると、第2の上部クラッド部70およひ中間層部72からなるリッジ構造が形成される。
【0055】
中間層64は、高濃度に不純物が導入されたp型半導体であるので、低抵抗の半導体層である。これをメサ形状にエッチングすると、注入キャリアが、この低抵抗の層を通してメサストライプ領域(つまり、発光領域)以外へ拡がることを防止できる。このため、キャリアの良好な狭窄が実現できる。
【0056】
この後、第1の上部クラッド層62上に第2の上部クラッド部70を挟んでn型AlGaInP電流ブロック層74を形成する(電流ブロック層形成工程)。図4(a)を参照すると、この半導体層74は、マスク材68上には堆積されず、第1の上部クラッド層62上のみに選択的に成長し、第2の上部クラッド部70および中間層部72の両側面を覆う。電流ブロック層74は、エッチングされるた中間層64および第2の上部クラッド層66の深さの和に相当するを厚さを有する。このため、エッチングで残された部分は埋め込まれて、平坦化された表面が提供される。
【0057】
続いて、マスク材68を除去して、p型GaAsコンタクト層76を形成する。図4(b)を参照すると、コンタクト層76は、第2のクラッド部70および電流ブロック層74を覆って堆積される半導体層である。基板52の裏面は、基板の厚さ100μm程度になるまで化学的にエッチングされる。この後、p型GaAsコンタクト層76上を覆ってオーミック電極78を形成し、また基板52の裏面を覆ってオーミック電極80を形成する。
【0058】
これらの工程の結果、本発明に従う半導体レーザ素子が基板上に製造される。
【0059】
以上、本発明に従う実施の形態を図面を参照しながら詳細に説明したように、本発明による半導体レーザ素子は、半導体基板52上に設けられた活性層58と、活性層58上に設けられた第1のクラッド層62と、第1のクラッド層62上に設けられた中間層部72と、中間層部72上に設けられた第2のクラッド層部分70と、を備え、中間層部72のバンドギャップは、GaAs半導体のバンドギャップよりも大きく、且つ第1のクラッド層62および第2のクラッド層部70の半導体のバンドギャップ以下の値である。第2のクラッド層部70は、中間層部分72に対して選択的にエッチング可能な材料で構成され、中間層部72は、第1のクラッド層62に対して選択的にエッチング可能な材料で構成されている。
【0060】
第1のクラッド層62および第2のクラッド層部70は、AlGaInP半導体およびGaInP半導体の少なくともいずれか一方を含むことが好ましい。中間層部72は、GaAsP半導体を含むことが好ましい。
【0061】
本発明は、エルビウム添加光ファイバアンプ励起用の波長0.98μm帯の半導体レーザに適用すると、特に、大きな効果が期待できる。すなわち、波長0.98μm帯の半導体レーザにおいて、GaInAs半導体及びGaInAsP半導体の少なくともいずれかの半導体の歪量子井戸構造を活性層に採用すると、活性層を構成する半導体領域に加わる圧縮歪みの作用によって、閾値利得等のレーザ発振条件が改善されるという効果がある。また、この効果は、GaAs半導体を中間層に用いることによるヘテロ障壁(クラッド−中間層間のヘテロ障壁)低減の効果と相乗的に作用し、半導体レーザの高出力特性及び長期信頼性の大幅な改善が可能となる。
【0062】
また、GaAsP中間層は薄膜なので、―2%程度以内の許容できる格子不整合の範囲においては結晶欠陥を生じず、良好な結晶性が維持される。この場合、GaAsP中間層の歪みを上記範囲内で適宜に制御することによって、そのバンドギャップ値の選択の自由度がさらに増大する。、特に、GaAsP中間層の歪み量を制御して、そのバンドギャップ値が、クラッド層として使用しているAlGaInP半導体およびGaInP半導体とほぼ同一のバンドギャップ値となるようにした場合は、ヘテロ障壁をゼロ近くにまで除去できる。このため、半導体レーザの内部抵抗がさらに低減される。
【0063】
GaInAsP半導体を用いて歪量子井戸構造の活性層を構成する場合には、上記の効果に加えて、GaInAsP半導体はGaInAs半導体に比べて構成元素の数が多いので、歪み量を目的に応じて大きく変化させることができるので、半導体レーザの設計の自由度が更に増すという効果がある。
【0064】
加えて、実施の形態において示したエッチング溶液を用いることによって、第2の上部クラッド層であるP型AlGaInP半導体およびP型GaInP半導体を中間層であるP型GaAsP半導体に対して、選択的にエッチングすることが可能になるので、P型GaAsP半導体はエッチング停止層として機能し、所定の深さのメサストライプ形状の第2の上部クラッド部が均一性および再現性よく形成される。
【0065】
さらに、実施の形態において示したエッチング溶液を用いることによって、中間層っであるP型GaAsP半導体を第1の上部クラッド層である、P型AlGaInP半導体またはP型GaInP半導体に対して選択的にエッチングすることが可能になるので、第2の上部クラッド層を通って注入されるキャリアが中間層を介して中央のメサストライプ領域以外に漏れることが防止される。このため、発光領域となるストライプ部分に向けて良好な電流狭窄が実現される。
【0066】
【発明の効果】
以上、図面を参照しながら詳細に説明したように、本発明に係わる半導体レーザ素子によれば、AlGaInP半導体およびGaInP半導体の少なくともいずれか一方の材料により第1および第2のクラッド層を形成して、GaAsP半導体を含む中間層を第1および第2のクラッド層で挟むようにしたので、中間層のAsおよびPの組成比を変化させることによって中間層のバンドギャップをGaAs半導体のバンドギャップに比べて大きくできる。このため、中間層にGaAs半導体を使用する場合に比べて、第1および第2のクラッド層と中間層との界面のヘテロ障壁が低減される。
【0067】
また、GaAsP半導体にはGaInAsP半導体で問題となる非混和領域が通常の成長温度範囲に存在しないので、構成元素の組成を任意に変更することによって、中間層として好適なバンドギャップ値を有するエッチング停止層が得られる。
【0068】
したがって、半導体レーザ素子の内部抵抗を低減できるので、素子の発熱が抑制されると共に、高光出力特性や信頼性が向上された半導体レーザ素子を提供できる。
【0069】
本発明に係わる半導体レーザ素子の製造方法によれば、中間層を構成するGaAsP半導体は、AsおよびPの両方を含む。このため、AlGaInP半導体およびGaInP半導体のいずれか一方を含むクラッド層上に中間層の形成を開始する際、および中間層上にクラッド層の形成を開始する際に、燐および砒素の原料の不連続的な切り替えが不要になる。
【0070】
このため、いわゆる表面白濁等の結晶性の劣化の発生が抑制され、また、結晶性の良好な半導体層を得るために成長温度、原料切り替えのタイミングといった成長条件に関して十分な検討も不要になり、更に、AlGaInP、GaInP半導体層と中間層との間に緩衝層を挿入する必要性も無くなる。
【0071】
また、GaAsP半導体には、GaInAsP半導体で問題となる非混和領域が通常の成長温度範囲に存在しないので、好適な結晶成長条件の決定を簡素に行うことができる。
【0072】
さらに、GaAsP半導体は3元の半導体であり、GaInAsP半導体の構成元素の数に比べて少ないので、結晶成長条件の最適化がより容易になる。
【0073】
したがって、非混和領域に起因する制約がバンドギャップに関して存在しない半導体材料を含むエッチング停止層を備える半導体レーザ素子およびその製造方法が提供される。
【図面の簡単な説明】
【図1】図1は、本発明に従う半導体レーザ素子の構造を表す一実施の形態を図示する斜視図である。
【図2】図2(a)および図2(b)は、図1に示した半導体レーザ素子の製造方法の一実施の形態を図示する工程断面図である。
【図3】図3(a)および図3(b)は、図1に示した半導体レーザ素子の製造方法の一実施の形態を図示する工程断面図である。
【図4】図4(a)および図4(b)は、図1に示した半導体レーザ素子の製造方法の一実施の形態を図示する工程断面図である。
【符号の説明】
1…半導体レーザ素子、2…第1導電型GaAs基板、4…第1導電型下部クラッド層、6…アンドープ第1の分離閉じ込めヘテロ構造層(下部SCH層)、
8…アンドープ活性層、10…アンドープ第2の分離閉じ込めヘテロ構造層(上部SCH層)、12…第2導電型第1の上部クラッド層、
20…第2導電型第2の上部クラッド部、22…第2導電型中間層部、24…第1導電型電流ブロック層、28、30…オーミック電極
、40…半導体レーザ素子の出射端面、42…半導体レーザ素子の反射端面、
52…n型GaAs基板、54…n型GaInP下部クラッド層、
56…アンドープGaInAsP下部SCH層、58…アンドープGaInAs活性層、60…アンドープGaInAsP上部SCH層、
62…p型GaInP上部第1のクラッド層、64…p型GaAsP中間層、
66…p型GaInP上部第2のクラッド層、68…エッチングマスク層、
70…p型GaInP第2の上部クラッド部、72…p型GaAsP中間層部
74…n型AlGaInP電流ブロック層、76…p型GaAsコンタクト層、
78、80…オーミック電極
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a semiconductor laser device and a manufacturing method thereof.
[0002]
[Prior art]
Semiconductor laser elements are currently widely used in fields such as optical communication, optical recording, and optical information processing. One of the waveguide structures of such a semiconductor laser device is a ridge waveguide structure. The ridge waveguide structure has been widely used as a structure of various types of semiconductor laser elements since it has a practical level of good characteristics with a relatively simple manufacturing process.
[0003]
On the other hand, a refractive index waveguide structure frequently used in a long-wavelength laser element using an InP substrate has a structure in which the active layer is etched in a stripe shape and then the periphery thereof is buried with another semiconductor layer. If this structure is adopted in a semiconductor laser device having a wavelength of 1 μm or less manufactured using a GaAs substrate, a characteristic failure often occurs due to the etching interface of the active layer. There are various ridge waveguide structures. Examples of such a semiconductor laser element include a red visible light laser and a 0.98 μm band laser for exciting an erbium-doped optical fiber amplifier.
[0004]
In the ridge waveguide structure, the cladding layer is etched into a mesa structure for ridge formation. The depth at which the clad layer is etched during this mesa etching defines the strength of confinement in the transverse waveguide mode, and is a factor that determines the laser element characteristics. For this reason, the reproducibility of the etching depth and the in-plane uniformity of the etching depth have a great influence on the uniformity of the device characteristics and the manufacturing yield. As described above, since the mesa etching depth is required to have high reproducibility and in-plane uniformity, sufficient care is taken in handling the etching solution that affects the etching characteristics.
[0005]
[Problems to be solved by the invention]
This etching solution is susceptible to the etching rate if the temperature, concentration, chemical mixing ratio, etc. of the solution slightly vary. In addition, due to the difference in the stirring rate of the etching solution between the central portion and the peripheral portion of the wafer, a non-negligible difference occurs in the etching rate within the wafer surface.
[0006]
In order to improve the non-uniformity of the etching depth due to these reasons and the poor reproducibility, a method of providing an etching stop layer at a desired position in the cladding layer is usually used. The etching stop layer is a thin semiconductor layer formed using a material having a sufficiently low etching rate with respect to the etching solution of the cladding layer, that is, a high etching selectivity. When an etching stop layer is inserted, a large rate difference can be provided in the etching rate of the etching stop layer with respect to the etching rate of the clad layer to be etched. For this reason, even if fluctuations and in-plane differences occur in the etching rate of the cladding layer, the etching rate is very slow when the mesa etching reaches the etching stop layer, so that the etching is substantially stopped. As a result, good reproducibility and in-plane uniformity with respect to the etching depth can be obtained.
[0007]
In a short-wave laser element manufactured using a GaAs substrate, a semiconductor such as AlGaInP or GaInP that can be lattice-matched to the GaAs substrate is used as one of typical cladding materials. Conventionally, as a material for an etching stop layer that can ensure a selection ratio with respect to such an etching solution of a clad material (hydrochloric acid-based etching solution), for the reasons of lattice matching and ease of crystal growth, JP-A-3- As described in Japanese Patent No. 222488, a GaAs semiconductor was exclusively used.
[0008]
Since the difference between the band gap of the AlGaInP semiconductor or GaInP semiconductor used for the cladding layer and the band gap of the GaAs semiconductor used for the etching stop layer is large, when the GaAs semiconductor layer is used as the etching stop layer, the cladding layer And a large hetero-barrier generated due to the difference in the band gap is formed at each interface of the etching stopper layer.
[0009]
In other words, when two semiconductor layers with different band gaps are crystallographically coupled, a band structure is formed in which the Fermi levels in each layer coincide with each other, resulting in band edge energy discontinuities at the heterojunction interface. Is done. These are called spikes and notches, projecting in a wedge shape toward the conduction band and valence band of the energy band diagram, forming a heterobarrier, and this part is against the electrons in the conduction band and in the valence band. Acts as an electrical resistance to the holes because they become barriers ΔEc and ΔEv, respectively. Reference 1 (M. Ohkubo et.al. IEEE J. Quantum Electron., Vol. 30, No. 2, pp. 408 to 414, 1994) describes that a GaInP semiconductor or an AlGaInP semiconductor is used for the cladding and GaAs is used for the etching stop layer. It has been reported that when a semiconductor is used, a large hetero barrier is generated particularly for holes.
[0010]
In order to further increase the output and reliability of the semiconductor laser device having such a structure, it is necessary to reduce the electric resistance caused by such a hetero barrier. As a material capable of lowering the hetero barrier, a semiconductor material having a larger band gap than a GaAs semiconductor is preferable. As such a material, a GaInAsP semiconductor described in JP-A-7-111363 can be considered.
[0011]
However, in the case of GaInAsP semiconductors, there are so-called miscibility gaps. In the non-miscible region, since the crystal system to be grown is thermodynamically unstable, the constituent elements do not easily melt together during the growth of the semiconductor crystal. According to Reference 2 (K. Onabe, Japanese Journal of Applied Physics, vol. 21, No. 5, pp 797-798, 1982), in the case of a GaInAsP semiconductor lattice-matched to a GaAs substrate, it is used for normal crystal growth 600. In the temperature range of ˜700 ° C., an immiscible region exists in the range of the band gap of 1.6 to 1.8 eV which is optimum as an etching stop layer. Therefore, it is more difficult than usual to form a good GaInAsP semiconductor crystal having a band gap in such a range, and strict control of temperature, pressure, raw material flow rate, etc. during crystal growth is required. For this reason, much labor is required to determine suitable conditions for crystal growth. In addition, since the GaInAsP semiconductor has many constituent elements such as quaternary elements, it is necessary to determine a large number of parameters according to the number of constituent elements for crystal growth. Therefore, it took much time to optimize the growth conditions.
[0012]
SUMMARY OF THE INVENTION An object of the present invention is to provide a semiconductor laser device including an etching stop layer including a semiconductor material that has fewer constituent elements than a GaInAsP semiconductor and does not have any restrictions due to an immiscible region with respect to a band gap, and a method for manufacturing the same. That is.
[0013]
[Means for Solving the Problems]
In the semiconductor laser device that achieves such an object, since there is no immiscible region in the phase diagram of the semiconductor material of the intermediate layer to be grown, there is a band gap range that can be formed regardless of the limitations caused by the immiscible region. Has been extended. For this reason, in the semiconductor laser device having such an etching stop layer, the degree of freedom in setting the band gap value is increased, so that the internal resistance due to the hetero barrier can be reduced more easily than in the past. Therefore, the heat generation of the semiconductor laser element can be reduced more than ever before.
[0014]
In order to achieve such an object and to lower the heterobarrier, a material having a band gap larger than that of a GaAs semiconductor and having no immiscible region and capable of easily crystal growth on a cladding layer is required.
[0015]
As such a semiconductor material, conventionally, a semiconductor material having a composition that lattice-matches with a substrate or an underlying semiconductor has been adopted. However, what is required of the semiconductor material to be adopted is that the band gap required by the semiconductor laser element is practically not a lattice defect such as misfit transition, rather than having a lattice matching composition within the range of the composition used. It is within the range of the composition that does not cause crystal defects due to matching. Therefore, the present invention has the following configuration.
[0016]
The semiconductor laser device of the present invention includes (1) an active layer provided on a semiconductor substrate, and (2) a first cladding layer provided on the active layer and including at least one of an AlGaInP semiconductor and a GaInP semiconductor; (3) an intermediate layer provided on the first cladding layer and including a GaAsP semiconductor; and (4) a second cladding layer provided on the intermediate layer and including at least one of an AlGaInP semiconductor and a GaInP semiconductor; With The band gap of the intermediate layer is substantially the same as at least one of the band gaps of the first and second cladding layers. The
[0017]
In this way, the first and second cladding layers are formed of at least one of the AlGaInP semiconductor and the GaInP semiconductor, and GaAsP (GaAs x P 1-x ) An intermediate layer containing a semiconductor is provided between the first and second cladding layers. Therefore, the band gap of the intermediate layer can be made larger than the band gap of the GaAs semiconductor by changing the composition ratio x of As and P of the intermediate layer. Therefore, compared to the case where a GaAs semiconductor is used for the intermediate layer, the hetero barrier formed at the interface between the first and second cladding layers and the intermediate layer is reduced.
[0018]
In addition, the GaAsP semiconductor used for the intermediate layer does not have an immiscible region as seen in the GaInAsP semiconductor at a temperature range of 200 ° C. or higher as described in, for example, Document 1. Since the formation of the GaAsP semiconductor is not performed below 200 ° C., there is no restriction due to the immiscible region found in the GaInAsP semiconductor when adopting a band gap suitable for the intermediate layer. Therefore, as compared with a GaInAsP semiconductor, it is much easier to find conditions for obtaining a good crystal.
[0019]
In the semiconductor laser device of the present invention, the intermediate layer may have a lattice irregularity within a range of ± 2% with respect to the semiconductor substrate.
[0020]
Since the thickness of the intermediate layer is thin, the generation of crystal defects due to lattice mismatch can be suppressed if the lattice constant of the intermediate layer is included in such a range. In this case, since the lattice matching condition is relaxed to such a range, the degree of freedom in selecting the band gap value of the intermediate layer is further increased. For example, the thickness of such an intermediate layer is preferably about 5 to 10 nm, particularly about 5 nm.
[0021]
For example, in a short-wave semiconductor laser element, a GaAs semiconductor is used as a substrate. GaAs x P 1-x A semiconductor has a smaller lattice constant than a GaAs semiconductor except for x = 1. For this reason, it has a negative (tensile) strain with respect to the GaAs semiconductor. Since the GaAsP semiconductor can take a wide band gap value from about 1.42 to about 2 eV within the range of the strain amount within −2%, the degree of freedom in selecting the band gap value of the intermediate layer is increased.
[0022]
In the semiconductor laser device of the present invention, the band gap of the intermediate layer may be substantially the same as at least one of the band gaps of the first and second cladding layers.
[0023]
By adjusting the band gap of the intermediate layer in this way, the hetero barrier can be reduced to nearly zero, and the resistance due to this barrier is further reduced.
[0024]
In the semiconductor laser device of the present invention, the active layer may include at least one of a GaInAs semiconductor and a GaInAsP semiconductor and have a strained quantum well structure.
[0025]
As described above, when the active layer is formed of a strained quantum well structure of a GaInAs semiconductor, the present invention can be applied to a semiconductor laser having a wavelength of 0.98 μm where high output is indispensable for exciting an erbium-doped optical fiber amplifier. In this semiconductor laser, laser oscillation conditions such as threshold gain are improved by the effect of compressive strain applied to the GaInAs semiconductor. This improvement works synergistically with the effect of reducing the hetero-barrier between the clad and the intermediate layer by using the GaAsP semiconductor for the intermediate layer, so that the output characteristics are greatly improved and the output of the semiconductor laser device is increased. In addition, in the case of using a strained quantum well structure of a GaInAsP semiconductor, in addition to the same function, the number of constituent elements in the GaInAsP semiconductor is larger than that in the GaInAs semiconductor. It can be changed greatly depending on the situation. For this reason, the freedom degree of design can further be increased.
[0026]
A method of manufacturing a semiconductor laser device according to the present invention is a method of manufacturing a semiconductor laser device including a first cladding layer and a second cladding layer on an active layer provided on a substrate, and (1) on the active layer Providing a first cladding layer, (2) providing an intermediate layer on the first cladding layer, and (3) providing a second cladding layer on the intermediate layer, The band gap of the intermediate layer is substantially the same as at least one of the band gaps of the first and second cladding layers, The first cladding layer and the second cladding layer include at least one of an AlGaInP semiconductor and a GaInP semiconductor, and the intermediate layer includes a GaAsP semiconductor.
[0027]
Conventionally, when an GaAs layer is grown as an etching stop layer on a clad layer made of a semiconductor such as AlGaInP or GaInP, for example, using an OMVPE growth apparatus, an arsenic GaAs semiconductor is formed on the phosphorous AlGaInP or GaInP semiconductor layer. Since the layer is directly grown, it is necessary to discontinuously switch the source element from phosphorus to arsenic when starting the growth of the GaAs etching stop layer. For this reason, crystallinity such as so-called surface turbidity is likely to be deteriorated, and in order to obtain a semiconductor layer with good crystallinity, growth conditions such as the growth temperature and the timing of changing the raw material must be fully studied. Alternatively, a buffer layer must be inserted between the AlGaInP and GaInP semiconductor layers and the GaAs semiconductor layer to prevent the deterioration of crystallinity.
[0028]
However, the GaAsP semiconductor constituting the intermediate layer contains both As and P. For this reason, when starting the formation of the intermediate layer on the clad layer containing either one of the AlGaInP semiconductor and the GaInP semiconductor, and when starting the formation of the clad layer on the intermediate layer, discontinuity of the raw materials of phosphorus and arsenic Switching is not necessary, and the above-described crystal deterioration does not occur. Therefore, it becomes easy to form the intermediate layer directly on the cladding layer without adopting a troublesome process such as insertion of the buffer layer. In addition, since there is no immiscible region in the GaAsP semiconductor that is a problem in the GaInAsP semiconductor in the normal growth temperature range, it is possible to more easily determine suitable crystal growth conditions. Further, since the number of constituent elements of the GaAsP semiconductor is smaller than that of the GaInAsP semiconductor, the parameters to be controlled at the time of crystal growth are reduced, so that the growth conditions can be easily determined.
[0029]
The semiconductor laser device manufacturing method of the present invention may further include a step of selectively etching the second cladding layer with respect to the intermediate layer.
[0030]
As described above, when the second cladding layer is selectively etched with respect to the intermediate layer, a clad layer having a predetermined depth, for example, a mesa stripe shape is formed with good uniformity and reproducibility.
[0031]
Further, a step of selectively etching the intermediate layer with respect to the first cladding layer may be further provided.
[0032]
As described above, when the intermediate layer is etched, carriers injected through the second upper clad layer are prevented from leaking to other than the central mesa stripe region through the intermediate layer. For this reason, a good current confinement is realized toward the stripe portion which becomes the light emitting region.
[0033]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, the present invention will be described in detail while showing a case where a semiconductor laser element is formed on a semiconductor substrate. This embodiment is merely an example, and the present invention is not limited to this. Where possible, the same parts are denoted by the same reference numerals, and redundant description is omitted.
[0034]
FIG. 1 is a perspective view showing an embodiment representing the structure of a semiconductor laser device 1 according to the present invention. Referring to FIG. 1, a first conductivity type lower cladding layer 4 is provided on a first conductivity type semiconductor substrate (hereinafter referred to as a substrate) 2, and an undoped first separation is provided on the first conductivity type lower cladding layer 4. A confinement heterostructure layer (hereinafter referred to as a lower SCH layer) 6 is provided, an undoped active layer 8 is provided on the lower SCH layer 6, and an undoped second separated confinement heterostructure layer (hereinafter referred to as an “undoped” active layer 8). 10 (referred to as the upper SCH layer). The active layer 8 is provided between the lower SCH layer 6 and the upper SCH layer 10, and one surface of each of the SCH layer 6 and the SCH layer 10 is in contact with each of the two opposing surfaces of the active layer. The SCH layers 6 and 10 act to confine carriers (electrons and holes) to the active layer 8 by the respective band gaps.
[0035]
On the active layer 8, a second conductivity type first upper clad layer 12, a second conductivity type second upper clad portion 20, and a second conductivity type intermediate layer portion 22 are provided. The first upper cladding layer 12 is provided on the active layer 8, the intermediate layer part 22 is provided on the first upper cladding layer 12, and the second upper cladding part 20 is provided on the intermediate layer part 22. Yes. One surface of each of the first upper clad layer 12 and the second upper clad portion 20 is in contact with a pair of opposed surfaces of the intermediate layer portion 22. The other surface facing one surface of the lower SCH layer 6 is in contact with one surface of the lower cladding layer 4. The other surface facing the one surface of the upper SCH layer 10 is in contact with the one surface of the first upper clad layer 12. Therefore, the clad layers 4 and 12 have a smaller refractive index than the layers sandwiched between these layers 4 and 12 (the lower SCH layer 6, the active layer 8, and the upper SCH layer 10). The active layer 8 and the upper SCH layer 10 act to confine light. In the active layer 8, electrons and holes injected from the upper and lower cladding layers 4 and 12 through the upper and lower SCH layers 6 and 10 are recombined to generate light.
[0036]
Since the material of the intermediate layer part 22 is larger than the band gap value of the GaAs semiconductor, the hetero barrier between the intermediate layer part 22 and the first upper clad layer 12 and the second upper clad part 20 sandwiching the intermediate layer part 22 is made of GaAs semiconductor. Compared to the case where it is used as the material of the intermediate layer, it is reduced. For this reason, the resistance resulting from these interfaces is reduced. It is particularly preferable that the band gap value of the intermediate layer portion 22 is the same value as the band gap values of the first upper cladding layer 12 and the second upper cladding portion 20, and this resistance can be reduced to near zero.
[0037]
Further, the second upper clad part 20 and the intermediate layer part 22 extend along the layer in which carriers are to be injected into the active layer 8 and are provided in a mesa shape on the first upper clad layer 12. . That is, these portions 20 and 22 are provided along an axis that reaches the reflection end face 42 facing the end face from the emission end face 40 of the semiconductor laser element 1 on the waveguide where light is generated by recombination of injected carriers. This axis is orthogonal to the respective end faces 40, 42. The emission end face 40 and the reflection end face 42 constitute an optical resonator of the semiconductor laser element.
[0038]
The second upper clad portion 20 and the intermediate layer portion 22 extending in a stripe shape in this way extend in the axial direction and are opposed to the surface facing the active layer 8. Is in contact with. The first conductivity type current blocking layer 24 is provided on the first upper cladding layer 12. A second conductivity type contact layer 26 is provided on the second upper clad portion 20 and the current blocking layer 24. On the contact layer 26, an ohmic electrode 28 for the second conductivity type semiconductor layer is provided. On the back surface of the first conductivity type substrate 2, an ohmic electrode 30 for the first conductivity type semiconductor layer is provided.
[0039]
The operation of such a semiconductor laser device 1 will be described below. The carriers from the ohmic electrode 28 are provided with the current blocking layer 24 sandwiching the second upper clad portion 20 and the conductivity type opposite to that of the first upper clad layer 12 and the second upper clad portion 20. Therefore, under the forward bias condition of the semiconductor laser element 1, it passes through the region of the second upper cladding layer 20 having a width of several μm and reaches the active layer 8. That is, a ridge structure is employed so as to realize current confinement. For this reason, the thickness of the second upper cladding portion 20 is determined according to the characteristics of the semiconductor laser element 1.
[0040]
The thickness of the main semiconductor layer of such a semiconductor laser device 1 is exemplarily shown below.
Lower cladding layer 4: 1.5 μm
Active layer 8: 8 nm
Lower SCH layer 6: 47 nm
Upper SCH layer 10: 47 nm
First upper cladding layer 12: 0.6 μm
Second upper clad portion 20: 0.9 μm
Intermediate layer part 22: 5 nm
It is.
[0041]
Next, a method for manufacturing the semiconductor laser device 1 according to the present invention will be described in detail with reference to the process cross-sectional views shown in FIGS. The following description is made on the case of using an n-type GaAs substrate and a GaInAs semiconductor as the active layer material, but the present invention is not limited to this.
[0042]
A stacked structure of semiconductor layers is formed on the n-type GaAs substrate 52 (semiconductor layer deposition step). Referring to FIG. 2A, an n-type GaInP lower cladding layer 54 is formed on an n-type GaAs substrate 52. The lower cladding layer 54 is a semiconductor layer deposited so as to cover the substrate 52. On the lower cladding layer 54, an undoped GaInAsP lower SCH layer 56, an undoped GaInAs active layer 58, and an undoped GaInAsP upper SCH layer 60 are sequentially formed. The undoped GaInAsP lower SCH layer 56 is a semiconductor layer deposited over the lower cladding layer 54, the undoped GaInAs active layer 58 is a semiconductor layer deposited over the lower SCH layer 56, and the undoped GaInAsP upper SCH layer 60 is A semiconductor layer deposited over the active layer 58.
[0043]
Next, a p-type GaInP upper first cladding layer 62, a p-type GaAsP intermediate layer 64, and a p-type GaInP upper second cladding layer 66 are sequentially formed. The upper first cladding layer 62 is a semiconductor layer deposited over the upper SCH layer 60, and the p-type GaAsP intermediate layer 64 is a semiconductor layer deposited over the upper first cladding layer 62, and is p-type. The GaInP upper second cladding layer 66 is a semiconductor layer deposited so as to cover the p-type GaAsP intermediate layer 64.
[0044]
These semiconductor layers are grown using, for example, metal organic vapor phase epitaxy (OMVPE). The n-type GaInP lower clad layer 54, the undoped GaInAsP lower SCH layer 56, the undoped GaInAsP upper SCH layer 60, the p-type GaInP first upper clad layer 62, and the p-type GaInP second upper clad layer 66 are respectively connected to the GaAs substrate. The lattice constants are preferably matched. In this way, a semiconductor with good crystallinity can be obtained. On the other hand, the undoped GaInAs active layer 58 has a lattice constant of about 1% relative to the n-type GaAs substrate 52 so that compressive strain is applied to the respective semiconductor layers of the undoped GaInAsP lower SCH layer 56 and the undoped GaInAsP upper SCH layer 60. Is determined to have a large composition. In this way, since an active layer having a strained single quantum well structure is formed, a laser light oscillation wavelength in the 0.98 μm band can be obtained. An active layer having a multiple quantum well structure may be formed. The active layer 58 can also be formed so as to be lattice-matched to the substrate.
[0045]
The p-type GaAsP intermediate layer 64 is determined to have a composition containing a strain of up to −2% corresponding to the band gap value required as an etching stop layer. Since the etching stop layer is a thin semiconductor layer, for example, a 5 nm semiconductor layer, a crystal defect caused by lattice mismatch does not occur if the strain is within ± 2%. Therefore, a semiconductor layer having a band gap value that can be formed in the range of the lattice irregularity is formed.
[0046]
In the above embodiment, the case where a GaInP semiconductor is used as the semiconductor material of the clad layer is exemplified, but an AlGaInP semiconductor can also be used. When a GaInP semiconductor is used, the number of constituent elements is as small as 3 elements, so that it is easy and easy to determine the growth conditions, and a semiconductor layer having good crystallinity can be obtained relatively easily using a normal crystal growth apparatus. In addition, it has already been widely used in visible light semiconductor lasers, etc., and has a track record as a material. In addition, when an AlGaInP semiconductor is used, a larger band gap can be realized as compared with a GaInP semiconductor. Therefore, when this is used as a clad material, the confinement of carriers in the light emitting region is further improved, and laser characteristics such as higher output are obtained. Further improvement is expected. In addition, it has already been widely used in visible light semiconductor lasers, etc., and has a track record as a material.
[0047]
p-type GaAs x P 1-x In this embodiment, the intermediate layer 64 has a tensile strain of about −0.8% at x = 0.78, and the band gap value is about 1.68 eV if the lattice strain and the quantum size effect are ignored. . Actually, the band gap value is reduced by the contradictory actions of the decrease in the band gap value due to the lattice irregularity (decrease due to the pulling effect) and the increase in the band gap value due to the fact that the intermediate layer is a thin film (increase due to the quantum size effect). However, a semiconductor layer having a larger bandgap value than a GaAs semiconductor conventionally used for an intermediate layer is formed. Therefore, the hetero barrier generated between the cladding layer and the intermediate layer can be greatly reduced.
[0048]
In addition, p-type GaAs x P 1-x Since the intermediate layer 64 may be very thin, if the lattice mismatch with respect to the GaAs substrate is within −2%, good crystallinity is maintained without inducing the occurrence of crystal defects such as misfit dislocations. The thickness of such an intermediate layer is preferably in the range of 5 nm to 10 nm, particularly about 5 nm. If lattice mismatch is allowed in such a range, the degree of freedom in designing the band gap value of the intermediate layer increases. For this reason, almost the same band gap value can be realized for GaInP and AlGaInP. As an example of the composition for realizing the same band gap value of 1.88 eV as that of the GaInP cladding layer, a semiconductor layer having a lattice mismatch of −1.4% is formed when x = 0.61. For this reason, the hetero barrier between the cladding layer and the intermediate layer can be substantially eliminated. Therefore, the series resistance in the semiconductor laser element can be further reduced. In actual manufacturing, the band gap value of GaAsP slightly varies depending on the tensile strain and the quantum size effect, but by adjusting the composition ratio x, it is possible to realize a band gap substantially the same as that of the cladding layer.
[0049]
The GaAsP semiconductor constituting the intermediate layer includes both As and P. For this reason, when starting the formation of the intermediate layer on the clad layer including any one of the AlGaInP semiconductor and the GaInP semiconductor, and when starting the formation of the clad layer on the intermediate layer, phosphorus and arsenic which are raw material elements Discontinuous switching becomes unnecessary. For this reason, the deterioration of crystallinity such as so-called surface turbidity, which has occurred in the case of using a conventional GaAs semiconductor layer as an intermediate layer, the growth temperature and the timing of material switching in order to obtain a semiconductor layer with good crystallinity, etc. Problems such as sufficient examination of the growth conditions or insertion of a buffer layer between the AlGaInP and GaInP semiconductor layers and the GaAs semiconductor layer are eliminated. In addition, since there is no immiscible region in the GaAsP semiconductor, there is no restriction on the band gap value required for the intermediate layer. In this respect, the GaInAsP semiconductor is superior. Furthermore, since the number of constituent elements in a GaAsP semiconductor is smaller than that in a GaInAsP semiconductor, parameters to be controlled during crystal growth are reduced. For this reason, it has the advantage that determination of the optimized growth conditions becomes easy.
[0050]
Next, an etching mask layer 68 is formed on the second upper cladding layer 66 (mask forming process). Referring to FIG. 2B, the etching mask layer 68 is formed by depositing a mask material on the second upper cladding layer 66 and etching the mask material into a predetermined shape by a photolithography technique. . The mask layer 68 is formed in a strip shape extending from the laser light emitting end face to the laser light reflecting end face along the current injection region of the active layer 58. As the mask material, a material that has sufficient etching resistance in the subsequent ridge formation process and can withstand the environment during crystal growth of the current blocking layer is employed. For example, silicon dioxide (SiO 2 ) Or silicon nitride (SiN) can be used.
[0051]
A ridge structure is formed using this mask layer 68 (ridge forming step). Referring to FIG. 3A, the process after the second upper cladding layer 66 is etched is shown. This ridge structure is formed as follows. First, the second upper cladding layer 66 is etched. In this etching, an etching method is employed in which the etching rate of the second upper clad layer 66 is sufficiently larger than the etching rate of the intermediate layer 64. As such a method, for example, an etching solution containing hydrochloric acid, phosphoric acid, and water is preferably used, and the volume ratio of 36% hydrochloric acid, 85% phosphoric acid, and pure water expressed by weight percentage is 4: 2: 3. It is particularly preferable to use an etching solution mixed in When this etching solution is employed, the etching selectivity of the p-type GaInP semiconductor to the p-type GaAsP semiconductor is 130 times or more. For this reason, the intermediate layer 64 functions as an etching stop layer. Therefore, the depth of the second upper clad portion 70 having the mesa stripe shape is determined by the thickness of the semiconductor layer on which the second upper clad layer 66 is deposited, regardless of the etching conditions. Whether the mesa shape is forward mesa or reverse mesa
It depends on the plane orientation of the crystal used. FIG. 3A exemplarily shows a second upper clad portion 70 having an inverted mesa shape.
[0052]
Thus, the intermediate layer 64 is preferably formed to a thickness that functions as an etching stop layer, and is preferably thinner than the thicknesses of the first and second cladding layers.
[0053]
Next, referring to FIG. 3B, the process after the intermediate layer 64 is etched is shown. In the etching of the intermediate layer 64, an etching method that can make the etching rate of the intermediate layer 64 sufficiently higher than the etching rate of the first upper cladding layer 62 is employed. As such a method, for example, an etching solution containing phosphoric acid, hydrogen peroxide, and water is preferably used, and the volume ratio of 85% phosphoric acid, 30% hydrogen peroxide, and pure water expressed by weight percentage is used. It is particularly preferred to use an etching solution mixed at 5: 1: 40. When this etching solution is employed, the etching selectivity of the p-type GaAsP semiconductor to the p-type GaInP semiconductor becomes 100 times or more. For this reason, the first upper cladding layer 62 functions as an etching stop layer. Accordingly, the etching of the second upper cladding portion 70 does not proceed, and even if a portion of the intermediate layer 64 is etched to reach the first upper cladding layer 62, the cladding layer 62 is not etched.
[0054]
Thus, when the second upper cladding layer 66 and the intermediate layer 64 are etched using the mask layer 68, a ridge structure including the second upper cladding part 70 and the intermediate layer part 72 is formed.
[0055]
Since the intermediate layer 64 is a p-type semiconductor into which impurities are introduced at a high concentration, the intermediate layer 64 is a low-resistance semiconductor layer. When this is etched into a mesa shape, it is possible to prevent the injected carriers from spreading outside the mesa stripe region (that is, the light emitting region) through this low resistance layer. For this reason, the favorable narrowing of a carrier is realizable.
[0056]
Thereafter, an n-type AlGaInP current blocking layer 74 is formed on the first upper cladding layer 62 with the second upper cladding portion 70 interposed therebetween (current blocking layer forming step). Referring to FIG. 4A, the semiconductor layer 74 is not deposited on the mask material 68 but selectively grows only on the first upper clad layer 62, and the second upper clad portion 70 and the intermediate layer 74 are intermediate. The both side surfaces of the layer part 72 are covered. The current blocking layer 74 has a thickness corresponding to the sum of the depths of the etched intermediate layer 64 and second upper cladding layer 66. Thus, the portion left behind by etching is buried, providing a planarized surface.
[0057]
Subsequently, the mask material 68 is removed, and a p-type GaAs contact layer 76 is formed. Referring to FIG. 4B, the contact layer 76 is a semiconductor layer deposited so as to cover the second cladding part 70 and the current blocking layer 74. The back surface of the substrate 52 is chemically etched until the thickness of the substrate reaches about 100 μm. Thereafter, an ohmic electrode 78 is formed covering the p-type GaAs contact layer 76, and an ohmic electrode 80 is formed covering the back surface of the substrate 52.
[0058]
As a result of these steps, the semiconductor laser device according to the present invention is manufactured on the substrate.
[0059]
As described above, the embodiment according to the present invention has been described in detail with reference to the drawings. The semiconductor laser device according to the present invention is provided with an active layer 58 provided on a semiconductor substrate 52 and an active layer 58. A first clad layer 62; an intermediate layer portion 72 provided on the first clad layer 62; and a second clad layer portion 70 provided on the intermediate layer portion 72. The band gap is larger than the band gap of the GaAs semiconductor and is equal to or smaller than the band gaps of the semiconductors of the first cladding layer 62 and the second cladding layer portion 70. The second cladding layer portion 70 is made of a material that can be selectively etched with respect to the intermediate layer portion 72, and the intermediate layer portion 72 is made of a material that can be selectively etched with respect to the first cladding layer 62. It is configured.
[0060]
The first cladding layer 62 and the second cladding layer part 70 preferably include at least one of an AlGaInP semiconductor and a GaInP semiconductor. The intermediate layer portion 72 preferably includes a GaAsP semiconductor.
[0061]
When the present invention is applied to a semiconductor laser having a wavelength of 0.98 μm for exciting an erbium-doped optical fiber amplifier, a particularly great effect can be expected. That is, in a semiconductor laser having a wavelength of 0.98 μm, when a strained quantum well structure of at least one of a GaInAs semiconductor and a GaInAsP semiconductor is adopted as an active layer, the action of compressive strain applied to the semiconductor region constituting the active layer There is an effect that laser oscillation conditions such as threshold gain are improved. This effect also works synergistically with the effect of reducing the hetero barrier (clad-inter layer hetero barrier) by using a GaAs semiconductor for the intermediate layer, and greatly improves the high output characteristics and long-term reliability of the semiconductor laser. Is possible.
[0062]
In addition, since the GaAsP intermediate layer is a thin film, no crystal defects are generated within the allowable lattice mismatch within about −2%, and good crystallinity is maintained. In this case, the degree of freedom in selecting the band gap value is further increased by appropriately controlling the strain of the GaAsP intermediate layer within the above range. In particular, when the strain amount of the GaAsP intermediate layer is controlled so that the band gap value is substantially the same as that of the AlGaInP semiconductor and GaInP semiconductor used as the cladding layer, the hetero barrier is Can be removed to near zero. For this reason, the internal resistance of the semiconductor laser is further reduced.
[0063]
When an active layer having a strained quantum well structure is formed using a GaInAsP semiconductor, in addition to the above effects, the GaInAsP semiconductor has a larger number of constituent elements than the GaInAs semiconductor. Since it can be changed, the degree of freedom in designing the semiconductor laser is further increased.
[0064]
In addition, by using the etching solution shown in the embodiment, the P-type AlGaInP semiconductor as the second upper cladding layer and the P-type GaInP semiconductor are selectively etched with respect to the P-type GaAsP semiconductor as the intermediate layer. Therefore, the P-type GaAsP semiconductor functions as an etching stop layer, and the mesa stripe-shaped second upper clad portion having a predetermined depth is formed with good uniformity and reproducibility.
[0065]
Furthermore, by using the etching solution shown in the embodiment, the P-type GaAsP semiconductor that is the intermediate layer is selectively etched with respect to the P-type AlGaInP semiconductor or the P-type GaInP semiconductor that is the first upper cladding layer. Therefore, carriers injected through the second upper clad layer are prevented from leaking to other than the central mesa stripe region via the intermediate layer. For this reason, a good current confinement is realized toward the stripe portion which becomes the light emitting region.
[0066]
【The invention's effect】
As described above in detail with reference to the drawings, according to the semiconductor laser device of the present invention, the first and second cladding layers are formed of at least one of the AlGaInP semiconductor and the GaInP semiconductor. Since the intermediate layer containing the GaAsP semiconductor is sandwiched between the first and second cladding layers, the band gap of the intermediate layer is compared with the band gap of the GaAs semiconductor by changing the composition ratio of As and P in the intermediate layer. Can be bigger. For this reason, the hetero barrier at the interface between the first and second cladding layers and the intermediate layer is reduced as compared with the case where a GaAs semiconductor is used for the intermediate layer.
[0067]
In addition, since there is no immiscible region in the normal growth temperature range in the GaAsP semiconductor, which is a problem in the GaInAsP semiconductor, the etching stop having a band gap value suitable as an intermediate layer can be achieved by arbitrarily changing the composition of the constituent elements. A layer is obtained.
[0068]
Therefore, since the internal resistance of the semiconductor laser element can be reduced, it is possible to provide a semiconductor laser element in which heat generation of the element is suppressed and high light output characteristics and reliability are improved.
[0069]
According to the method of manufacturing a semiconductor laser device according to the present invention, the GaAsP semiconductor constituting the intermediate layer includes both As and P. For this reason, when starting the formation of the intermediate layer on the clad layer containing either one of the AlGaInP semiconductor and the GaInP semiconductor, and when starting the formation of the clad layer on the intermediate layer, discontinuity of the raw materials of phosphorus and arsenic Switching is not necessary.
[0070]
For this reason, the occurrence of crystallinity deterioration such as so-called surface turbidity is suppressed, and in order to obtain a semiconductor layer with good crystallinity, sufficient study on the growth conditions such as the growth temperature and the timing of material switching becomes unnecessary. Furthermore, it is not necessary to insert a buffer layer between the AlGaInP and GaInP semiconductor layers and the intermediate layer.
[0071]
In addition, since the GaAsP semiconductor does not have an immiscible region that is a problem in the GaInAsP semiconductor in the normal growth temperature range, it is possible to simply determine suitable crystal growth conditions.
[0072]
Furthermore, since the GaAsP semiconductor is a ternary semiconductor and is smaller than the number of constituent elements of the GaInAsP semiconductor, it is easier to optimize the crystal growth conditions.
[0073]
Accordingly, there is provided a semiconductor laser device including an etching stop layer including a semiconductor material in which no limitation caused by an immiscible region exists with respect to a band gap, and a method for manufacturing the same.
[Brief description of the drawings]
FIG. 1 is a perspective view illustrating one embodiment showing the structure of a semiconductor laser device according to the present invention.
2A and 2B are process cross-sectional views illustrating an embodiment of a method for manufacturing the semiconductor laser device shown in FIG.
FIGS. 3A and 3B are process cross-sectional views illustrating an embodiment of a method of manufacturing the semiconductor laser device shown in FIG.
4 (a) and 4 (b) are process cross-sectional views illustrating an embodiment of a method of manufacturing the semiconductor laser device shown in FIG.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 ... Semiconductor laser element, 2 ... 1st conductivity type GaAs substrate, 4 ... 1st conductivity type lower clad layer, 6 ... Undoped 1st isolation | separation confinement heterostructure layer (lower SCH layer),
8 ... Undoped active layer, 10 ... Undoped second separated confinement heterostructure layer (upper SCH layer), 12 ... Second conductivity type first upper cladding layer,
DESCRIPTION OF SYMBOLS 20 ... 2nd conductivity type 2nd upper clad part, 22 ... 2nd conductivity type intermediate | middle layer part, 24 ... 1st conductivity type current block layer, 28, 30 ... Ohmic electrode
40... End face of the semiconductor laser element 42. Reflection end face of the semiconductor laser element
52 ... n-type GaAs substrate, 54 ... n-type GaInP lower clad layer,
56 ... Undoped GaInAsP lower SCH layer, 58 ... Undoped GaInAs active layer, 60 ... Undoped GaInAsP upper SCH layer,
62... P-type GaInP upper first cladding layer, 64... P-type GaAsP intermediate layer,
66 ... p-type GaInP upper second cladding layer, 68 ... etching mask layer,
70 ... p-type GaInP second upper cladding part, 72 ... p-type GaAsP intermediate layer part
74 ... n-type AlGaInP current blocking layer, 76 ... p-type GaAs contact layer,
78, 80 ... Ohmic electrode

Claims (6)

半導体基板上に設けられた活性層と、
前記活性層上に設けられ、AlGaInP半導体およびGaInP半導体の少なくともいずれか一方を含む第1のクラッド層と、
前記第1のクラッド層上に設けられ、GaAsP半導体を含む中間層と、
前記中間層上に設けられ、AlGaInP半導体およびGaInP半導体の少なくともいずれか一方を含む第2のクラッド層と、を備え
前記中間層のバンドギャップは、前記第1および第2のクラッド層のバンドギャップの少なくとも一方と略同一である半導体レーザ素子。
An active layer provided on a semiconductor substrate;
A first cladding layer provided on the active layer and including at least one of an AlGaInP semiconductor and a GaInP semiconductor;
An intermediate layer provided on the first cladding layer and including a GaAsP semiconductor;
A second clad layer provided on the intermediate layer and including at least one of an AlGaInP semiconductor and a GaInP semiconductor ;
The semiconductor laser device bandgap of the intermediate layer, Ru least one substantially identical der bandgap of said first and second cladding layers.
前記中間層は、前記半導体基板に対して格子不整が±2%以内の範囲内にある、ことを特徴とする請求項1に記載の半導体レーザ素子。  2. The semiconductor laser device according to claim 1, wherein the intermediate layer has a lattice irregularity within a range of ± 2% with respect to the semiconductor substrate. 前記活性層は、GaInAs半導体及びGaInAsP半導体の少なくとも何れかを含み歪み量子井戸構造を有する、ことを特徴とする請求項1または請求項2に記載の半導体レーザ素子。The active layer, a semiconductor laser device according to claim 1 or claim 2 having a strained quantum well structure comprises at least one of GaInAs semiconductor and GaInAsP semiconductor, characterized in that. 基板上に設けられた活性層上に第1のクラッド層および第2のクラッド層を備える半導体レーザ素子の製造方法であって、
前記活性層上に前記第1のクラッド層を設ける工程と、
前記第1のクラッド層上に中間層を設ける工程と、
前記中間層上に前記第2のクラッド層を設ける工程と、を備え、
前記中間層のバンドギャップは、前記第1および第2のクラッド層のバンドギャップの少なくとも一方と略同一であり、
前記第1のクラッド層および前記第2のクラッド層は、AlGaInP半導体およびGaInP半導体の少なくともいずれか一方を含み、
前記中間層は、GaAsP半導体を含む、半導体レーザ素子の製造方法。
A method of manufacturing a semiconductor laser device comprising a first cladding layer and a second cladding layer on an active layer provided on a substrate,
Providing the first cladding layer on the active layer;
Providing an intermediate layer on the first cladding layer;
Providing the second cladding layer on the intermediate layer, and
The band gap of the intermediate layer is substantially the same as at least one of the band gaps of the first and second cladding layers,
The first cladding layer and the second cladding layer include at least one of an AlGaInP semiconductor and a GaInP semiconductor,
The method for manufacturing a semiconductor laser device, wherein the intermediate layer includes a GaAsP semiconductor.
前記第2のクラッド層を前記中間層に対して選択的にエッチングする工程を更に備える、ことを特徴とする請求項に記載の半導体レーザ素子の製造方法。5. The method of manufacturing a semiconductor laser device according to claim 4 , further comprising a step of selectively etching the second cladding layer with respect to the intermediate layer. 前記中間層を前記第1のクラッド層に対して選択的にエッチングする工程を更に備える、ことを特徴とする請求項または請求項に記載の半導体レーザ素子の製造方法。The method of manufacturing a semiconductor laser device according to claim 4 or claim 5 wherein the intermediate layer further comprises a step of selectively etching with respect to the first cladding layer, it is characterized.
JP04657599A 1999-02-24 1999-02-24 Semiconductor laser device and manufacturing method thereof Expired - Fee Related JP4192324B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP04657599A JP4192324B2 (en) 1999-02-24 1999-02-24 Semiconductor laser device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP04657599A JP4192324B2 (en) 1999-02-24 1999-02-24 Semiconductor laser device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2000244067A JP2000244067A (en) 2000-09-08
JP4192324B2 true JP4192324B2 (en) 2008-12-10

Family

ID=12751113

Family Applications (1)

Application Number Title Priority Date Filing Date
JP04657599A Expired - Fee Related JP4192324B2 (en) 1999-02-24 1999-02-24 Semiconductor laser device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP4192324B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012209534A (en) * 2011-03-17 2012-10-25 Ricoh Co Ltd Surface-emitting laser element, atomic oscillator, and method for checking surface-emitting laser element
JP2016208049A (en) * 2011-03-17 2016-12-08 株式会社リコー Surface-emitting laser element, atomic oscillator, and testing method of surface-emitting laser element
JP6303255B2 (en) * 2011-12-02 2018-04-04 株式会社リコー Surface emitting laser element and atomic oscillator
JP6102525B2 (en) * 2012-07-23 2017-03-29 株式会社リコー Surface emitting laser element and atomic oscillator

Also Published As

Publication number Publication date
JP2000244067A (en) 2000-09-08

Similar Documents

Publication Publication Date Title
US20090203161A1 (en) Semiconductor laser diode with a ridge structure buried by a current blocking layer made of un-doped semiconductor grown at a low temperature and method for producing the same
US8233515B2 (en) Optical waveguide integrated semiconductor optical device
US7504664B2 (en) Semiconductor optical device having an improved current blocking layer and manufacturing method thereof
JPH0656906B2 (en) Semiconductor laser device
JPH07183618A (en) Semiconductor laser device, and manufacture of semiconductor laser device, and integrated semiconductor laser device
JP2005286192A (en) Optically integrated device
US5528617A (en) Semiconductor laser with alinp or algainp burying layer
JP4192324B2 (en) Semiconductor laser device and manufacturing method thereof
JPH07226566A (en) Quantum well semiconductor laser and its manufacture
JP2900824B2 (en) Method for manufacturing optical semiconductor device
JPS62200785A (en) Semiconductor laser device and manufacture thereof
JP3242958B2 (en) Optical semiconductor device
US6411637B1 (en) Semiconductor laser and method of manufacturing the same
JP4424223B2 (en) Semiconductor optical device
JP3317271B2 (en) Semiconductor optical device and method of manufacturing the same
JP7210876B2 (en) optical device
JP2001077465A (en) Semiconductor laser and manufacture thereof
JP4983791B2 (en) Optical semiconductor element
JP2003008147A (en) Semiconductor laser device and its manufacturing method
JPH1098234A (en) Semiconductor laser and its manufacture
JP2002026455A (en) Semiconductor optical element and method of manufacturing the same
JP2000058973A (en) Semiconductor laser element and manufacture thereof
JP3328933B2 (en) Semiconductor laser device and method of manufacturing the same
JP2005260109A (en) Optical semiconductor element
JP2000058971A (en) Semiconductor laser element and its manufacture

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050606

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080509

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080520

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080717

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080826

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080908

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111003

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121003

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131003

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees