JP2019102115A - コンピューターのcpuの動作速度の倍速化法 - Google Patents
コンピューターのcpuの動作速度の倍速化法 Download PDFInfo
- Publication number
- JP2019102115A JP2019102115A JP2017245589A JP2017245589A JP2019102115A JP 2019102115 A JP2019102115 A JP 2019102115A JP 2017245589 A JP2017245589 A JP 2017245589A JP 2017245589 A JP2017245589 A JP 2017245589A JP 2019102115 A JP2019102115 A JP 2019102115A
- Authority
- JP
- Japan
- Prior art keywords
- cpu
- memory
- output
- data
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Memory System Of A Hierarchy Structure (AREA)
- Dram (AREA)
Abstract
Description
CPU内で、メモリーから読み出したプログラムの最低実行時間は、システム・クロックの1サイクルの時間:数十nsであり、それに対して、CPU内部にあるFET等のトランジスターは、システム・クロックの1サイクルの時間:数十nsより数桁も速くスイッチングする事が出来る。つまり、CPU内部のトランジスターが直列に十数段もスイッチングして、CPU内部のALUや内部バス/外部バス・コントロールブロック等、色々なブロックを制御していて、CPU内部の各ブロックの入力の状態が変化してから、出力の状態が変化するまでの時間は、トランジスター1個がスイッチングする時間に、これ等のトランジスターが直列に繋がっている段数の時間を足し合わせた時間を越える事は出来ない。メモリーも同じであり、メモリーセルを選択する回路にも、メモリーセルからの出力データをTTLレベル等に合わせる為の出力用のバッファーにもトランジスターが使われており、メモリーセルからメモリーICの端子にまでメモリー内のデータが出て来るには時間が必要で、この時間は、メモリーセルを選択するトランジスターのスイッチング時間と、メモリーセルからのデータの出力時間と、出力用バッファーのトランジスターのスイッチング時間とを足し合わせた時間を越える事は出来ない。しかも、ROMやRAMのメモリーセルの構造・動作から、マスクROMの内部は、アドレス線、データ線の交点に在る、トランジスターの有無に依る電圧出力がメモリーセルの出力電圧として出力し、EEP−ROMやUVEP−ROMの内部は、窒化シリコンに依るフローティング・ゲート中の電荷の有無が、トランジスターの閾値電圧の高低として、メモリーセル1個のトランジスターの出力電圧として出力し、共に、ROMチップ上のメモリーセルの周囲に、出力用のセンス・アンプが必要である。S−RAMも同様に、内部の4個のトランジスターのクロス配線にメモリー機能が有り、トランジスターのドレインやコレクターの出力電圧が端子まで出力されていて、S−RAMチップ上のメモリーセルの周囲にも出力用のセンス・アンプが必要である。D−RAMのメモリーセルには、電荷を溜めるコンデンサーが使われていて、このコンデンサーの電荷の有無を電圧出力に変換する、出力用のセンス・アンプが出力用バッファーとして、D−RAMチップ上のメモリーセルの周囲には必要であり、このセンス・アンプの出力電圧が安定化するまでの時間がプリチャージタイムであり、この安定化するまでの時間がD−RAMのアクセス・タイムの上限である。また、D−RAMには、メモリーセルにコンデンサーが使われている為に、コンデンサーの電荷の自然放電に対してのリフレッシュ動作が必要であり、この回路もD−RAMチップ上のメモリーセルの周囲に必要となる。
今現在のCPUの、メモリーへの書き込み動作と読み出し動作は、別々の動作サイクルであり、別々の動作サイクルの為に、それぞれの動作サイクルに数クロックのシステム・クロックをそれぞれ使っている。これは、メモリーセルの構造とメモリーICの端子への、入出力のデータ線の接続状態と、メモリーセルからのデータ出力時間が関係し、CPUの出力が状態変化する時間よりも、メモリーセルからのデータ出力時間の方が長い為に、CPUは別々の動作をしなければならず、メモリーへ書き込んでから直ぐにメモリーセルから書き込んだデータがそのまま端子まで出力すれば、CPU内のキャシュ・メモリー等にデータをそのまま書き込む事も出来て、キャッシュ・メモリーへの書き込み時間を短縮する事も出来る。CPUと外部RAM等のメモリーとの間の配線には、アドレス線、データ線等の信号線が在り、この信号線の配線間には寄生容量が存在するので、CPUが動作するギガHz帯では、この寄生容量が数十Ωの小さな抵抗と等価になり、直ぐ隣のデータ線にノイズとして混信したり、隣のデータ線がLレベルの場合、この寄生容量がコンデンサーとして働いて、信号線の自己インダクタンスで発生した逆起電力を瞬間的に逆電圧として蓄え、データ線の波形を歪ませたり、自己インダクタンスが、ギガHz帯の高周波に対しては、電流を流れ難くする抵抗として働いてデータ線等の信号にいたずらするので、CPUの端子への1本、1本の入出力のタイミングが数ns程度ずれ、ギガHz帯で動作するCPUに対しては、このタイミングのズレは、許容出来る大きさよりも大きく、寄生容量をコントロールし易く、タイミングのズレを計算し易い、シリコン・チップ上のキャッシュ・メモリーは必要となる。
CPUの出力が状態変化する時間より、RAMのメモリーセルからのデータ出力時間を速くする為に、メモリーセルからのデータ出力時間をトランジスターのスイッチング・スピード並みに速くして、CPUにウェイトを掛けない様に速くすると同時に、ROMからの出力電圧の様に、RAMのメモリーセルからの出力電圧を高くして、RAMチップ上のメモリーセルの周囲の余計な回路自体を必要無くして、そのままCPUに入出力できる電圧レベルにする事で、CPU内部の、十数段も繋がっているトランジスターに依る、CPU内部の状態変化の出力時間よりも、メモリーセルからのデータ出力時間を速くし、CPUからの書き込み信号に依る、RAMセルへの書き込みと同時に、CPU内部の状態変化の出力時間よりも速く、RAMセルからメモリーICの出力端子にまでデータが速く出力すれば、CPUは、RAMへデータを書き込むと同時に、CPU内部のバッファーやキャッシュ・メモリーに、データをそのまま読み込む事が出来て、CPUのアーキテクチャを、RAMへ書き込んでからそのまま直ぐに読み込む、1サイクルの動作にする事が出来れば、データをメモリーに書き込んでから再び、CPU内に読み込む為のアクセス時間が省略出来る。CPUがメモリーへアクセスする為に必要な時間は、CPUの動作時間の30%以上を占めており、今現在は、CPU内に高速にアクセスする事が出来るキャッシュ・メモリーを置いている状態である。このCPUのボトルネックを解決する為、RAMセルには、トンネル・ダイオード近くまでに、ギリギリの高濃度に不純物を加えた半導体層に、PINダイオードの様に真性半導体層を挟んで、高速スイッチング用に改良したサイリスターをメモリーセルとして使う事に依っても可能となる。後は、CPUがデータをメモリーに書き込んでからそのまま直ぐに、CPU内にデータを読み込む様な1サイクルの動作、メモリーへの読み/書きサイクルを1サイクルの動作にする事が出来れば、CPUのアーキテクチャの問題は解決できる。
Claims (1)
- コンピューターのCPUの動作速度の倍速化法
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017245589A JP2019102115A (ja) | 2017-12-06 | 2017-12-06 | コンピューターのcpuの動作速度の倍速化法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017245589A JP2019102115A (ja) | 2017-12-06 | 2017-12-06 | コンピューターのcpuの動作速度の倍速化法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2019102115A true JP2019102115A (ja) | 2019-06-24 |
Family
ID=66977115
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017245589A Pending JP2019102115A (ja) | 2017-12-06 | 2017-12-06 | コンピューターのcpuの動作速度の倍速化法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2019102115A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111104351A (zh) * | 2019-12-19 | 2020-05-05 | 西安紫光国芯半导体有限公司 | 一种用于内存模组的时钟调制方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1011969A (ja) * | 1996-06-21 | 1998-01-16 | Toshiba Microelectron Corp | 半導体記憶装置 |
JP2015014836A (ja) * | 2013-07-03 | 2015-01-22 | 富士ゼロックス株式会社 | メモリ制御装置及び情報処理装置 |
JP2015158964A (ja) * | 2014-02-24 | 2015-09-03 | 正仁 櫨田 | サイリスターを利用したramセル |
JP2017182759A (ja) * | 2016-03-29 | 2017-10-05 | 正仁 櫨田 | コンピューターのcpuの動作速度の倍速化法 |
-
2017
- 2017-12-06 JP JP2017245589A patent/JP2019102115A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1011969A (ja) * | 1996-06-21 | 1998-01-16 | Toshiba Microelectron Corp | 半導体記憶装置 |
JP2015014836A (ja) * | 2013-07-03 | 2015-01-22 | 富士ゼロックス株式会社 | メモリ制御装置及び情報処理装置 |
JP2015158964A (ja) * | 2014-02-24 | 2015-09-03 | 正仁 櫨田 | サイリスターを利用したramセル |
JP2017182759A (ja) * | 2016-03-29 | 2017-10-05 | 正仁 櫨田 | コンピューターのcpuの動作速度の倍速化法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111104351A (zh) * | 2019-12-19 | 2020-05-05 | 西安紫光国芯半导体有限公司 | 一种用于内存模组的时钟调制方法 |
CN111104351B (zh) * | 2019-12-19 | 2021-06-25 | 西安紫光国芯半导体有限公司 | 一种用于内存模组的时钟调制方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10043563B2 (en) | Flip-flop circuit, method of controlling a flip-flop circuit and memory device | |
US8953364B2 (en) | Voltage rail noise sensing circuit and method | |
US8797789B2 (en) | Sense amplifier | |
JP2011123970A (ja) | 半導体記憶装置 | |
US9112488B2 (en) | Semiconductor memory device with a clock circuit for reducing power consumption in a standby state | |
US10031792B2 (en) | Flash memory | |
JP5380332B2 (ja) | 半導体装置及びデータプロセッサ | |
US20080130383A1 (en) | Semiconductor memory device | |
CN103366808A (zh) | 内容可寻址存储器芯片 | |
JP2010170641A (ja) | 半導体記憶回路装置、読出制御方法 | |
US9542998B1 (en) | Write assist circuit integrated with leakage reduction circuit of a static random access memory for increasing the low voltage supply during write operations | |
US9633706B1 (en) | Voltage self-boosting circuit for generating a boosted voltage for driving a word line write in a memory array for a memory write operation | |
TW201312580A (zh) | 用於記憶體的電路及方法 | |
US9626128B2 (en) | Semiconductor memory device | |
US8111543B2 (en) | Semiconductor memory device | |
JP2019102115A (ja) | コンピューターのcpuの動作速度の倍速化法 | |
KR20050058915A (ko) | 데이터의 독출 간격에 따라 반전 처리 동작을 수행하는반도체 장치의 데이터 반전회로 및 데이터 반전방법 | |
JP2008131256A (ja) | フリップフロップ回路 | |
US3705390A (en) | Content addressed memory cell with selective bit writing | |
JPS5931744B2 (ja) | Mosデジタルコンピユ−タ | |
US20150008970A1 (en) | Period signal generation circuit | |
US11189342B2 (en) | Memory macro and method of operating the same | |
JP2011014193A (ja) | 半導体装置 | |
US20060221671A1 (en) | Individual I/O modulation in memory devices | |
WO2013099014A1 (ja) | 半導体記憶装置及び半導体記憶装置の制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20191023 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191212 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20201215 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20210907 |
|
AX71 | Interruption |
Free format text: JAPANESE INTERMEDIATE CODE: A0071 Effective date: 20210924 |
|
AX72 | Removal of interruption |
Free format text: JAPANESE INTERMEDIATE CODE: A0072 Effective date: 20220126 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220531 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20221129 |