JP2019102115A - コンピューターのｃｐｕの動作速度の倍速化法 - Google Patents

Abstract

【課題】コンピューターのＣＰＵを、同じシステム・クロック周波数で２倍以上の動作速度に上げる方法を提供する。【解決手段】ＣＰＵ内部の状態変化の出力時間よりも、メモリーセルからのデータ出力時間を速くし、ＣＰＵからの書き込み信号に依る、ＲＡＭセルへの書き込みと同時に、ＣＰＵ内部の状態変化の出力時間よりも速く、ＲＡＭセルからメモリーＩＣの出力端子にまでデータが速く出力することで、ＣＰＵは、ＲＡＭへデータを書き込むと同時に、ＣＰＵ内部のバッファーやキャッシュ・メモリーに、データをそのまま読み込む。【選択図】なし

Description

この発明は、デジタル回路に関する物である。

この発明は、コンピューターのＣＰＵを、同じシステム・クロック周波数で２倍以上の動作速度に上げる方法である。

ＣＰＵの、メモリーへの書き込みサイクルと読み出しサイクルが、それぞれ別々にメモリーをアクセスすると言う、現在のＣＰＵの動作の為に今現在のＣＰＵはメモリーへのアクセスに余計な時間が掛かっている。これは、メモリーセルの構造やアクセス方法、メモリーセルから端子までにデータが出て来る迄の時間がある程度かかる為と、ＣＰＵの動作時間の中で、ＣＰＵがメモリーをアクセスする時間の割合がかなりの割合を占めている事に依る。

今現在のＣＰＵは、メモリーへの書き込みサイクルと読み出しサイクルが、それぞれ別々にメモリーをアクセスすると言うボトルネックがある為に、ＣＰＵの動作速度には限界が在り、このアーキテクチャではメモリーへのアクセスに余計なシステム・クッロクを使っていて、ＣＰＵの動作速度はこれ以上、速くはならない。

この為、この発明に於いては、ＣＰＵのメモリーアクセス動作を、メモリーに書き込んでから直ぐに読み出す様に、ＣＰＵの構造・アクセス方法を改良する。ＣＰＵの動作時間の中で、メモリーをアクセスする時間の割合がかなりの割合を占めているので、このボトルネックが改良されれば、ＣＰＵは同じシステム・クッロク周波数で２倍以上の動作速度で動作する様になる。
ＣＰＵ内で、メモリーから読み出したプログラムの最低実行時間は、システム・クロックの１サイクルの時間：数十ｎｓであり、それに対して、ＣＰＵ内部にあるＦＥＴ等のトランジスターは、システム・クロックの１サイクルの時間：数十ｎｓより数桁も速くスイッチングする事が出来る。つまり、ＣＰＵ内部のトランジスターが直列に十数段もスイッチングして、ＣＰＵ内部のＡＬＵや内部バス／外部バス・コントロールブロック等、色々なブロックを制御していて、ＣＰＵ内部の各ブロックの入力の状態が変化してから、出力の状態が変化するまでの時間は、トランジスター１個がスイッチングする時間に、これ等のトランジスターが直列に繋がっている段数の時間を足し合わせた時間を越える事は出来ない。メモリーも同じであり、メモリーセルを選択する回路にも、メモリーセルからの出力データをＴＴＬレベル等に合わせる為の出力用のバッファーにもトランジスターが使われており、メモリーセルからメモリーＩＣの端子にまでメモリー内のデータが出て来るには時間が必要で、この時間は、メモリーセルを選択するトランジスターのスイッチング時間と、メモリーセルからのデータの出力時間と、出力用バッファーのトランジスターのスイッチング時間とを足し合わせた時間を越える事は出来ない。しかも、ＲＯＭやＲＡＭのメモリーセルの構造・動作から、マスクＲＯＭの内部は、アドレス線、データ線の交点に在る、トランジスターの有無に依る電圧出力がメモリーセルの出力電圧として出力し、ＥＥＰ−ＲＯＭやＵＶＥＰ−ＲＯＭの内部は、窒化シリコンに依るフローティング・ゲート中の電荷の有無が、トランジスターの閾値電圧の高低として、メモリーセル１個のトランジスターの出力電圧として出力し、共に、ＲＯＭチップ上のメモリーセルの周囲に、出力用のセンス・アンプが必要である。Ｓ−ＲＡＭも同様に、内部の４個のトランジスターのクロス配線にメモリー機能が有り、トランジスターのドレインやコレクターの出力電圧が端子まで出力されていて、Ｓ−ＲＡＭチップ上のメモリーセルの周囲にも出力用のセンス・アンプが必要である。Ｄ−ＲＡＭのメモリーセルには、電荷を溜めるコンデンサーが使われていて、このコンデンサーの電荷の有無を電圧出力に変換する、出力用のセンス・アンプが出力用バッファーとして、Ｄ−ＲＡＭチップ上のメモリーセルの周囲には必要であり、このセンス・アンプの出力電圧が安定化するまでの時間がプリチャージタイムであり、この安定化するまでの時間がＤ−ＲＡＭのアクセス・タイムの上限である。また、Ｄ−ＲＡＭには、メモリーセルにコンデンサーが使われている為に、コンデンサーの電荷の自然放電に対してのリフレッシュ動作が必要であり、この回路もＤ−ＲＡＭチップ上のメモリーセルの周囲に必要となる。
今現在のＣＰＵの、メモリーへの書き込み動作と読み出し動作は、別々の動作サイクルであり、別々の動作サイクルの為に、それぞれの動作サイクルに数クロックのシステム・クロックをそれぞれ使っている。これは、メモリーセルの構造とメモリーＩＣの端子への、入出力のデータ線の接続状態と、メモリーセルからのデータ出力時間が関係し、ＣＰＵの出力が状態変化する時間よりも、メモリーセルからのデータ出力時間の方が長い為に、ＣＰＵは別々の動作をしなければならず、メモリーへ書き込んでから直ぐにメモリーセルから書き込んだデータがそのまま端子まで出力すれば、ＣＰＵ内のキャシュ・メモリー等にデータをそのまま書き込む事も出来て、キャッシュ・メモリーへの書き込み時間を短縮する事も出来る。ＣＰＵと外部ＲＡＭ等のメモリーとの間の配線には、アドレス線、データ線等の信号線が在り、この信号線の配線間には寄生容量が存在するので、ＣＰＵが動作するギガＨｚ帯では、この寄生容量が数十Ωの小さな抵抗と等価になり、直ぐ隣のデータ線にノイズとして混信したり、隣のデータ線がＬレベルの場合、この寄生容量がコンデンサーとして働いて、信号線の自己インダクタンスで発生した逆起電力を瞬間的に逆電圧として蓄え、データ線の波形を歪ませたり、自己インダクタンスが、ギガＨｚ帯の高周波に対しては、電流を流れ難くする抵抗として働いてデータ線等の信号にいたずらするので、ＣＰＵの端子への１本、１本の入出力のタイミングが数ｎｓ程度ずれ、ギガＨｚ帯で動作するＣＰＵに対しては、このタイミングのズレは、許容出来る大きさよりも大きく、寄生容量をコントロールし易く、タイミングのズレを計算し易い、シリコン・チップ上のキャッシュ・メモリーは必要となる。
ＣＰＵの出力が状態変化する時間より、ＲＡＭのメモリーセルからのデータ出力時間を速くする為に、メモリーセルからのデータ出力時間をトランジスターのスイッチング・スピード並みに速くして、ＣＰＵにウェイトを掛けない様に速くすると同時に、ＲＯＭからの出力電圧の様に、ＲＡＭのメモリーセルからの出力電圧を高くして、ＲＡＭチップ上のメモリーセルの周囲の余計な回路自体を必要無くして、そのままＣＰＵに入出力できる電圧レベルにする事で、ＣＰＵ内部の、十数段も繋がっているトランジスターに依る、ＣＰＵ内部の状態変化の出力時間よりも、メモリーセルからのデータ出力時間を速くし、ＣＰＵからの書き込み信号に依る、ＲＡＭセルへの書き込みと同時に、ＣＰＵ内部の状態変化の出力時間よりも速く、ＲＡＭセルからメモリーＩＣの出力端子にまでデータが速く出力すれば、ＣＰＵは、ＲＡＭへデータを書き込むと同時に、ＣＰＵ内部のバッファーやキャッシュ・メモリーに、データをそのまま読み込む事が出来て、ＣＰＵのアーキテクチャを、ＲＡＭへ書き込んでからそのまま直ぐに読み込む、１サイクルの動作にする事が出来れば、データをメモリーに書き込んでから再び、ＣＰＵ内に読み込む為のアクセス時間が省略出来る。ＣＰＵがメモリーへアクセスする為に必要な時間は、ＣＰＵの動作時間の３０％以上を占めており、今現在は、ＣＰＵ内に高速にアクセスする事が出来るキャッシュ・メモリーを置いている状態である。このＣＰＵのボトルネックを解決する為、ＲＡＭセルには、トンネル・ダイオード近くまでに、ギリギリの高濃度に不純物を加えた半導体層に、ＰＩＮダイオードの様に真性半導体層を挟んで、高速スイッチング用に改良したサイリスターをメモリーセルとして使う事に依っても可能となる。後は、ＣＰＵがデータをメモリーに書き込んでからそのまま直ぐに、ＣＰＵ内にデータを読み込む様な１サイクルの動作、メモリーへの読み／書きサイクルを１サイクルの動作にする事が出来れば、ＣＰＵのアーキテクチャの問題は解決できる。

この発明により、ＣＰＵがメモリーアクセスに余計なシステム・クロックを使わなくなり、同じシステム・クロック周波数で、今までの２倍以上の動作速度でＣＰＵが動作する様になり、どんな複雑なアルゴリズムでもサクサクとＣＰＵが処理をする様になり、コンピューターが更に使い勝手の良い物になる。

Claims (1)

1. コンピューターのＣＰＵの動作速度の倍速化法