JP2017182759A - コンピューターのｃｐｕの動作速度の倍速化法 - Google Patents

コンピューターのｃｐｕの動作速度の倍速化法 Download PDF

Info

Publication number
JP2017182759A
JP2017182759A JP2016080626A JP2016080626A JP2017182759A JP 2017182759 A JP2017182759 A JP 2017182759A JP 2016080626 A JP2016080626 A JP 2016080626A JP 2016080626 A JP2016080626 A JP 2016080626A JP 2017182759 A JP2017182759 A JP 2017182759A
Authority
JP
Japan
Prior art keywords
cpu
memory
operation speed
access
computer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016080626A
Other languages
English (en)
Inventor
正仁 櫨田
Masahito Utsugida
正仁 櫨田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to JP2016080626A priority Critical patent/JP2017182759A/ja
Publication of JP2017182759A publication Critical patent/JP2017182759A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Memory System (AREA)

Abstract

【課題】ＣＰＵの動作速度を上げる方法を提供する。【解決手段】ＣＰＵのメモリーアクセス動作を、メモリーに書き込んでから直ぐに読み出す様に、構造・アクセス方法を改良する。【効果】ＣＰＵの動作時間の中で、メモリーをアクセスする時間の割合がかなりの割合を占めているので、このボトルネックが改良されれば、ＣＰＵは同じシステム・クロック周波数で２倍以上の動作速度で動作する。【選択図】なし

Description

この発明はデジタル回路に関する。
この発明は、コンピューターのＣＰＵを、同じシステム・クロック周波数で２倍以上に動作速度を上げる方法である。
メモリーへの書き込みサイクルと読み出しサイクルがそれぞれ別々にメモリーをアクセスするという現在のＣＰＵの動作の為に、今現在のＣＰＵは、メモリーへのアクセスに余計な時間がかかっている。これは、メモリーセルの構造やアクセス方法、メモリーセルから端子までデータが出てくる迄の時間がある程度必要な為とＣＰＵの動作時間の中で、メモリーをアクセスする時間の割合がかなりの割合を占めている事に依る。
今現在のＣＰＵは、メモリーへの書き込みサイクルと読み出しサイクルがそれぞれ別々にメモリーをアクセスするというボトルネックがある為、ＣＰＵの動作速度に限界が有り、このアーキテクチャではメモリーのアクセスに余計なシステム・クロックを使っていて、ＣＰＵの動作速度はこれ以上あがらない。
この為、この発明においては、ＣＰＵのメモリーアクセス動作を、メモリーに書き込んでから直ぐに読み出す様に、構造・アクセス方法を改良する。ＣＰＵの動作時間の中で、メモリーをアクセスする時間の割合がかなりの割合を占めているので、このボトルネックが改良されれば、ＣＰＵは同じシステム・クロック周波数で２倍以上の動作速度で動作する。
この発明により、ＣＰＵが同じシステム・クロック周波数で、今までの２倍以上の動作速度で動作する様になり、コンピューターがさらに使い勝手の良い物になる。
 関連特許
特願２０１４−０４８１３２

Claims (1)

  1. コンピューターのＣＰＵの動作速度の倍速化法
JP2016080626A 2016-03-29 2016-03-29 コンピューターのｃｐｕの動作速度の倍速化法 Pending JP2017182759A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016080626A JP2017182759A (ja) 2016-03-29 2016-03-29 コンピューターのｃｐｕの動作速度の倍速化法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016080626A JP2017182759A (ja) 2016-03-29 2016-03-29 コンピューターのｃｐｕの動作速度の倍速化法

Publications (1)

Publication Number Publication Date
JP2017182759A true JP2017182759A (ja) 2017-10-05

Family

ID=60007664

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016080626A Pending JP2017182759A (ja) 2016-03-29 2016-03-29 コンピューターのｃｐｕの動作速度の倍速化法

Country Status (1)

Country Link
JP (1) JP2017182759A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019102115A (ja) * 2017-12-06 2019-06-24 正仁 櫨田 コンピューターのｃｐｕの動作速度の倍速化法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0744448A (ja) * 1993-07-27 1995-02-14 Fujitsu Ltd メモリアクセス装置
JP2000330967A (ja) * 1999-05-25 2000-11-30 Nec Corp 半導体記憶装置とその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0744448A (ja) * 1993-07-27 1995-02-14 Fujitsu Ltd メモリアクセス装置
JP2000330967A (ja) * 1999-05-25 2000-11-30 Nec Corp 半導体記憶装置とその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019102115A (ja) * 2017-12-06 2019-06-24 正仁 櫨田 コンピューターのｃｐｕの動作速度の倍速化法

Similar Documents

Publication Publication Date Title
US9477409B2 (en) Accelerating boot time zeroing of memory based on non-volatile memory (NVM) technology
US9830093B2 (en) Method and apparatus for improving immunity to defects in a non-volatile memory
KR101742628B1 (ko) 커맨드/어드레스 버스를 통해 통신들을 교환하기 위한 방법, 장치 및 시스템
TW201635301A (zh) 動態補償非暫態記憶體裝置之劣化的技術
US20150199134A1 (en) System and method for resolving dram page conflicts based on memory access patterns
KR102222968B1 (ko) 어드레스 정렬기 및 이를 포함하는 메모리 장치
CN109791589A (zh) 一种计算机内存数据加/解密的方法及装置
US10055346B2 (en) Polarity based data transfer function for volatile memory
EP3417378B1 (en) Systems and methods for individually configuring dynamic random access memories sharing a common command access bus
JP2017182759A (ja) コンピューターのｃｐｕの動作速度の倍速化法
US20180034749A1 (en) System and method for distributing and replaying trigger packets via a variable latency bus interconnect
KR101944964B1 (ko) 반도체 메모리 장치 및 이를 포함하는 메모리 시스템
US9588882B2 (en) Non-volatile memory sector rotation
JP2014106969A (ja) Ｐｌｃシステムでのデータ処理装置及びその方法
US20140331006A1 (en) Semiconductor memory devices
US9251872B2 (en) Electronic device and control method for electronic device
JP2016115391A (ja) 隠されたｅｄｒａｍメモリのリフレッシュ
WO2017024873A1 (zh) 一种存储单元和处理系统
US9571081B2 (en) Strobe signal generation circuit and semiconductor apparatus using the same
JP2019133657A (ja) ページサイズ認識スケジューリング方法及び非一時的なコンピュータ読取可能記録媒体
JP2015158964A (ja) サイリスターを利用したｒａｍセル
CN204697234U (zh) 基于Android智能电视平台的密钥自动写入系统
US20160188392A1 (en) Fast approximate conflict detection
US20150380070A1 (en) Latch circuit and input/output device including the same
US9251887B2 (en) Static random access memory system and operation method thereof

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170711

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20171003