JP2019097774A - 超音波プローブ - Google Patents

Abstract

【課題】 高周波化及びアレイ構造の大規模化が進んでも、性能及び信頼性を確保すること。【解決手段】 実施形態によれば、超音波プローブは、複数の超音波振動子と、基板層と、複数の電子回路モジュールとを備える。複数の超音波振動子は、２次元に配列されている。基板層は、第１の面において前記複数の超音波振動子が配列されている。複数の電子回路モジュールは、前記基板層の厚さ方向に関して前記第１の面と反対側にある第２の面において配列されている。基板層は、前記第１の面において前記複数の超音波振動子に対応して設けられる複数の第１の電極パッドと、前記第２の面において前記複数の第１の電極パッドに対応して設けられる複数の第２の電極パッドと、を有し、前記複数の第２の電極パッドのうち、少なくとも前記複数の電子回路モジュールの境界の近傍に設けられる複数の第２の電極パッドは、対応する前記第１の電極パッドが配置される位置を基準として、前記境界から広がる方向にシフトして配置される。【選択図】 図６

Description

本発明の実施形態は、超音波プローブに関する。

超音波診断装置は、対象物（患者）に対し超音波を送信し、その対象物内からの反射波（エコー）を受信して対象物内を画像化するものであり、近年では２次元アレイ式超音波プローブが主に用いられる。２次元アレイプローブは、格子状に２次元配列された多数の超音波振動子（単に素子ともいう）を有するため、全素子を超音波診断装置本体から直接駆動して超音波の送受信を制御することは難しい。よって、素子をサブアレイに分割し、サブアレイ毎の部分的な遅延加算を行う専用のＩＣ（ＡＳＩＣ：Application Specific Integrated Circuit）が超音波プローブ内に備えられる。

このとき、例えば、格子状に２次元配列された多数の素子の下面には、所定数の素子（所定数のサブアレイ）を１モジュールとする複数の電子回路モジュールが接着される。各電子回路モジュールは、背面材、ＦＰＣ、及びＡＳＩＣを有する。また、各電子回路モジュールでは、背面材を囲むようにＦＰＣを折り曲げて配線が引き出され、引き出された配線はＡＳＩＣに接続されている。この接続方法によれば、素子の接続先を複数の電子回路モジュールに分割し、電子回路モジュールをエレベーション方向に積層することにより大規模なアレイ構造を備える超音波プローブを実現することが可能である。

しかしながら、上記接続方法では、例えば素子が配列される１方向であるエレベーション方向において、電子回路モジュール間にＦＰＣを挟むために、電子回路モジュールの境目における素子間ピッチはモジュール間のＧＡＰの分、他の部分の素子間ピッチよりも大きくなる。このため、超音波プローブ全体として素子間ピッチに不均一を生じ、画像上のアーチファクトの原因となる。また、モジュール間のＧＡＰにはばらつきがあるため、モジュール間のＧＡＰの実測による補正が必要となる場合がある。また、ＦＰＣを折り曲げる空間を確保する必要性から、電子回路モジュールの境界に対応する位置に配置される素子に関しては、接着されるＦＰＣが素子から一部離れてしまうため、品質の低下を招き、音響特性（感度）上の不均一が生じる可能性がある。したがって、高周波化及びアレイ構造の大規模化により、超音波プローブの性能及び信頼性が低下してしまう可能性がある。

特開２００４−４１７３０号公報

本実施形態の目的は、高周波化及びアレイ構造の大規模化が進んでも、性能及び信頼性を確保することにある。

実施形態によれば、超音波プローブは、複数の超音波振動子と、基板層と、複数の電子回路モジュールとを備える。複数の超音波振動子は、２次元に配列されている。基板層は、第１の面において前記複数の超音波振動子が配列されている。複数の電子回路モジュールは、前記基板層の厚さ方向に関して前記第１の面と反対側にある第２の面において配列されている。基板層は、前記第1の面において前記複数の超音波振動子に対応して設けられる複数の第１の電極パッドと、前記第２の面において前記複数の第１の電極パッドに対応して設けられる複数の第２の電極パッドと、を有し、前記複数の第２の電極パッドのうち、少なくとも前記複数の電子回路モジュールの境界の近傍に設けられる複数の第２の電極パッドは、対応する前記第１の電極パッドが配置される位置を基準として、前記境界から広がる方向にシフトして配置される。

図１は、第１の実施形態に係る超音波診断装置の構成を示す図である。 図２は、第１の実施形態に係る超音波プローブの機能的な構成を示すブロック図である。 図３は、第１の実施形態に係る送受信ＩＣの構成を示すブロック図である。 図４は、第１の実施形態に係る超音波プローブの断面図である。 図５は、第１の実施形態に係る超音波プローブの上面図である。 図６は、第１の実施形態に係る超音波プローブにおいて、ベース基板の裏面に設けられる複数の電極パッドの配置パターンを説明するための図である。 図７は、図６におけるＡ−Ａ’の断面図である。 図８は、第２の実施形態に係る超音波プローブにおいて、ベース基板の裏面に設けられる複数の電極パッドの配置パターンを説明するための図である。 図９は、第３の実施形態に係る超音波プローブにおいて、ベース基板の裏面に設けられる複数の電極パッドの配置パターンを説明するための図である。 図１０は、他の実施形態に係る超音波プローブが備えるプローブ本体のアジマス方向に垂直な断面の例を示す図である。 図１１は、他の実施形態に係る超音波プローブが備えるプローブ本体のアジマス方向に垂直な断面の例を示す図である。 図１２は、他の実施形態に係る超音波プローブが備えるプローブ本体のアジマス方向に垂直な断面の例を示す図である。

以下、実施の形態について、図面を参照して説明する。

（第１の実施形態）
第１の実施形態に係る超音波診断装置１を図１のブロック図を参照して説明する。

図１は、第１の実施形態超音波診断装置１の構成例を示すブロック図である。図１に示されるように、超音波診断装置１は、超音波プローブ１０、及び装置本体２０を含む。装置本体２０は、ネットワーク１００を介して外部装置４０と接続される。また、装置本体２０は、表示機器５０、及び入力装置６０と接続される。なお、以下に示される図では、実線がアナログ信号を示し、破線がデジタル信号を示す。

超音波プローブ１０は、複数の超音波振動子（以下、単に素子ともいう）、素子に設けられる整合層、及び素子から後方への超音波の伝播を防止するバッキング材等を有する。超音波プローブ１０は、装置本体２０と着脱自在に接続される。第１の実施形態超音波プローブ１０は、例えば第１の素子配列方向（エレベーション方向）と第２の素子配列方向（アジマス方向）とに沿って複数の超音波振動子が配列された２次元アレイプローブである。超音波プローブ１０の詳細については、後述する。

図１に示される装置本体２０は、超音波プローブ１０が受信した反射波信号に基づいて超音波画像を生成する装置である。装置本体２０は、図１に示すように、超音波送信回路２１、超音波受信回路２２、Ｂモード処理回路２３、ドプラ処理回路２４、３次元処理回路２５、表示処理回路２６、内部記憶回路２７、画像メモリ２８（シネメモリ）、画像データベース２９、入力インタフェース３０、通信インタフェース３１及び制御回路３２を含む。

超音波送信回路２１は、超音波プローブ１０に駆動信号を供給するプロセッサである。超音波送信回路２１は、例えば、トリガ発生回路、遅延回路、及びパルサ回路等により実現される。トリガ発生回路は、所定のレート周波数で、送信超音波を形成するためのレートパルスを繰り返し発生する。遅延回路は、超音波プローブ１０から発生される超音波をビーム状に集束して送信指向性を決定するために必要な素子毎の送信遅延時間を、トリガ発生回路が発生する各レートパルスに対し与える。パルサ回路は、レートパルスに基づくタイミングで、超音波プローブ１０に駆動信号（駆動パルス）を印加する。遅延回路により各レートパルスに対し与える送信遅延時間を変化させることで、素子面からの送信方向が任意に調整可能となる。

超音波受信回路２２は、超音波プローブ１０が受信した反射波信号に対して各種処理を施し、受信信号を生成するプロセッサである。超音波受信回路２２は、例えば、アンプ回路、Ａ／Ｄ変換器、受信遅延回路、及び加算器等により実現される。アンプ回路は、超音波プローブ１０が受信した反射波信号をチャンネル毎に増幅してゲイン補正処理を行なう。Ａ／Ｄ変換器は、ゲイン補正された反射波信号をデジタル信号に変換する。受信遅延回路は、デジタル信号に受信指向性を決定するのに必要な受信遅延時間を与える。加算器は、受信遅延時間が与えられた複数のデジタル信号を加算する。加算器の加算処理により、受信指向性に応じた方向からの反射成分が強調された受信信号が発生する。

Ｂモード処理回路２３は、超音波受信回路２２から受け取った受信信号に基づき、Ｂモードデータを生成するプロセッサである。Ｂモード処理回路２３は、超音波受信回路２２から受け取った受信信号に対して包絡線検波処理、及び対数増幅処理等を施し、信号強度が輝度の明るさで表現されるデータ（以下、Ｂモードデータ）を生成する。生成されたＢモードデータは、超音波走査線上のＢモードＲＡＷデータとして不図示のＲＡＷデータメモリに記憶される。なお、ＢモードＲＡＷデータは、後述の内部記憶回路２７に記憶されてもよい。

ドプラ処理回路２４は、超音波受信回路２２から受け取った受信信号に基づき、ドプラ波形、及びドプラデータを生成するプロセッサである。ドプラ処理回路２４は、受信信号から血流信号を抽出し、抽出した血流信号からドプラ波形を生成すると共に、血流信号から平均速度、分散、及びパワー等の情報を多点について抽出したデータ（以下、ドプラデータ）を生成する。

３次元処理回路２５は、Ｂモード処理回路２３、及びドプラ処理回路２４により生成されたデータに基づき、２次元の画像データまたは３次元の画像データ（以下、ボリュームデータともいう）を生成可能なプロセッサである。３次元処理回路２５は、ＲＡＷ−ピクセル変換を実行することで、ピクセルから構成される２次元画像データを生成する。

また、３次元処理回路２５は、ＲＡＷデータメモリに記憶されたＢモードＲＡＷデータに対し、空間的な位置情報を加味した補間処理を含むＲＡＷ−ボクセル変換を実行することで、所望の範囲のボクセルから構成されるボリュームデータを生成する。３次元処理回路２５は、発生したボリュームデータに対してレンダリング処理を施し、レンダリング画像データを生成する。以下、ＢモードＲＡＷデータ、２次元画像データ、ボリュームデータおよびレンダリング画像データを総称して超音波データとも呼ぶ。

表示処理回路１６は、各種画像を表示機器５０に表示するプロセッサである。表示処理回路１６は、座標変換処理等により、表示画像としての超音波画像データを生成する。座標変換処理とは、例えば、Ｂモードデータ、及びドプラデータからなる超音波走査の走査線の信号列を、テレビ等に代表される一般的なビデオフォーマットの走査線信号列であるビデオ信号に変換する処理である。生成された超音波画像データは、例えばＤＩＣＯＭ（digital imaging and communication in medicine）規格に準拠したフォーマットに変換され、例えば画像データベース１９に記憶される。

表示処理回路２６は、３次元処理回路２５において発生された各種画像データに対し、ダイナミックレンジ、輝度（ブライトネス）、コントラスト、γカーブ補正、及びＲＧＢ変換等の各種処理を実行することで、画像データをビデオ信号に変換する。表示処理回路２６は、ビデオ信号を表示機器５０に表示させる。なお、表示処理回路２６は、操作者が入力インタフェース３０により各種指示を入力するためのユーザインタフェース（ＧＵＩ：Graphical User Interface）を生成し、ＧＵＩを表示機器５０に表示させてもよい。表示機器５０としては、例えば、ＣＲＴディスプレイや液晶ディスプレイ、有機ＥＬディスプレイ、ＬＥＤディスプレイ、プラズマディスプレイ、又は当技術分野で知られている他の任意のディスプレイが適宜利用可能である。

内部記憶回路２７は、例えば、磁気的若しくは光学的記録媒体、又は半導体メモリ等のプロセッサにより読み取り可能な記録媒体等を有する。内部記憶回路２７は、第１の実施形態遅延量設定方法に関する制御プログラム、超音波送受信を実現するための制御プログラム、画像処理を行うための制御プログラム、及び表示処理を行なうための制御プログラム等を記憶している。また、内部記憶回路２７は、診断情報（例えば、患者ＩＤ、医師の所見等）、診断プロトコル、ボディマーク生成プログラム、及び映像化に用いるカラーデータの範囲を診断部位毎に予め設定する変換テーブル等のデータ群を記憶している。また、内部記憶回路２７は、生体内の臓器の構造に関する解剖学図譜、例えば、アトラスを記憶してもよい。

また、内部記憶回路２７は、入力インタフェース３０を介して入力される記憶操作に従い、３次元処理回路２５で発生された２次元画像データ、ボリュームデータ、レンダリング画像データを記憶する。なお、内部記憶回路２７は、入力インタフェース３０を介して入力される記憶操作に従い、３次元処理回路２５で発生された２次元画像データ、ボリュームデータ、レンダリング画像データを、操作順番及び操作時間を含めて記憶してもよい。内部記憶回路２７は、記憶しているデータを、通信インタフェース３１を介して外部装置へ転送することも可能である。

画像メモリ２８は、例えば、磁気的若しくは光学的記録媒体、又は半導体メモリ等のプロセッサにより読み取り可能な記録媒体等を有する。画像メモリ２８は、入力インタフェース３０を介して入力されるフリーズ操作直前の複数フレームに対応する画像データを保存する。画像メモリ２８に記憶されている画像データは、例えば、連続表示（シネ表示）される。

画像データベース２９は、外部装置４０から転送される画像データを記憶する。例えば、画像データベース２９は、外部装置４０に保存される過去の診察において取得された同一患者に関する過去の医用画像データを受け取って記憶する。過去の医用画像データには、超音波画像データ、ＣＴ（Computed Tomography）画像データ、ＭＲ画像データ、ＰＥＴ（Positron Emission Tomography）−ＣＴ画像データ、ＰＥＴ−ＭＲ画像データ及びＸ線画像データが含まれる。

なお、画像データベース２９は、ＭＯ、ＣＤ−Ｒ、ＤＶＤなどの記憶媒体（メディア）に記録された画像データを読み込むことで、所望の画像データを格納してもよい。

入力インタフェース３０は、入力装置６０を介して、ユーザからの各種指示を受け付ける。入力装置６０は、例えば、マウス、キーボード、パネルスイッチ、スライダースイッチ、トラックボール、ロータリーエンコーダ、操作パネルおよびタッチコマンドスクリーン（ＴＣＳ）である。入力インタフェース３０は、例えばバスを介して制御回路３２に接続され、操作者から入力される操作指示を電気信号へ変換し、電気信号を制御回路３２へ出力する。なお、本明細書において入力インタフェース３０は、マウス及びキーボード等の物理的な操作部品と接続するものだけに限られない。例えば、超音波診断装置１とは別体に設けられた外部の入力機器から入力される操作指示に対応する電気信号を無線信号として受け取り、この電気信号を制御回路３２へ出力する電気信号の処理回路も入力インタフェース３０の例に含まれる。例えば、操作者のジェスチャによる指示に対応する操作指示を無線信号として送信できるような外部の入力機器でもよい。

通信インタフェース３１は、ネットワーク１００等を介して外部装置４０と接続され、外部装置４０との間でデータ通信を行う。外部装置４０は、例えば、各種の医用画像のデータを管理するシステムであるＰＡＣＳ（Picture Archiving and Communication System）のデータベース、医用画像が添付された電子カルテを管理する電子カルテシステムのデータベース等である。また、外部装置４０は、例えば、Ｘ線ＣＴ装置、及びＭＲＩ（Magnetic Resonance Imaging）装置、核医学診断装置、及びＸ線診断装置等、第１の実施形態超音波診断装置１以外の各種医用画像診断装置である。なお、外部装置４０との通信の規格は、如何なる規格であっても良いが、例えば、ＤＩＣＯＭ（digital imaging and communication in medicine）が挙げられる。

制御回路３２は、例えば、超音波診断装置１の中枢として機能するプロセッサである。制御回路３２は、内部記憶回路２７に記憶されている制御プログラムを実行することで、当該プログラムに対応する機能を実現する。制御回路３２は、例えば、２次元配列された素子に関する列遅延データを生成する。列遅延データとは、例えば第１の素子配列方向と第２の素子配列方向とに沿って複数の超音波振動子が配列された２次元アレイプローブを用いる場合において、各方向について素子列単位で決定された遅延データである。また、制御回路３２は、システム全体の遅延に関するサブアレイ単位の遅延データを生成し、生成した遅延データをアナログ信号として超音波送信回路２１に転送する。なお、制御回路３２によって実行される各機能は、制御プログラムとして組み込まれていてもよいし、制御回路３２自体または装置本体２０に、各機能を実行可能な専用のハードウェア回路が組み込まれていてもよい。

制御回路３２は、これら専用のハードウェア回路を組み込んだ特定用途向け集積回路（Application Specific Integrated Circuit：ＡＳＩＣ）、フィールド・プログラマブル・ゲート・アレイ（Field Programmable Logic Device：ＦＰＧＡ）、他の複合プログラマブル論理デバイス（Complex Programmable Logic Device：ＣＰＬＤ）、又は単純プログラマブル論理デバイス（Simple Programmable Logic Device：ＳＰＬＤ）により実現されてもよい。

次に、第１の実施形態に係る超音波プローブ１０の機能的な構成について図２のブロック図を参照して説明する。

超音波プローブ１０は、接続部２００（ＰＯＤともいう）と、ケーブル２３０と、プローブ本体３００（ＨＥＡＤともいう）とを含む。

図２において、プローブ本体３００は、電子回路ユニット３１０と、複数の超音波振動子３２０とを含む。
電子回路ユニット３１０は、複数の送受信ＩＣ３１１（送受信回路）を含む。複数の送受信ＩＣ３１１はそれぞれ、不図示の通信制御回路を介し、装置本体２０の制御回路３２から列遅延データを、超音波送信回路２１から駆動信号を受け取る。複数の送受信ＩＣ３１１はそれぞれ、列遅延データおよび駆動信号に基づいて、自身が制御を行うサブアレイごとの素子の遅延量を設定し、超音波の送受信を所定のタイミングで制御する。なお、接続部２００に、通信制御回路、及び記憶回路を備え、例えばメモリであり、列遅延データを受け取って格納する。なお、接続部２００に記憶回路を設けて、制御回路３２からの列遅延データを記憶するようにしてもよい。

複数の超音波振動子３２０は、２次元マトリックス状、例えば、直交する２方向に其々一定のピッチで格子状に配列されている。複数の超音波振動子３２０は、送受信ＩＣ３１１により各素子の遅延量が設定され、遅延量に応じたタイミングで、駆動信号に基づき発生した超音波が被検体Ｐに向けて送信される。なお、超音波振動子は、音響変換素子と称してもよい。

超音波プローブ１０から被検体Ｐに超音波が送信されると、送信された超音波は、被検体Ｐの体内組織における音響インピーダンスの不連続面で次々と反射され、反射波として複数の超音波振動子３２０にて受信される。受信される反射波の振幅は、超音波が反射される不連続面における音響インピーダンスの差に依存する。なお、送信された超音波パルスが、移動している血流や心臓壁などの表面で反射された場合の反射波は、ドプラ効果により、移動体の超音波送信方向に対する速度成分に依存して、周波数偏移を受ける。超音波プローブ１０は、生体Ｐからの反射波を受信して電気信号に変換して、装置本体２０に送信する。

次に、送受信ＩＣ３１１の構成について図３のブロック図を参照して説明する。

送受信ＩＣ３１１は、ＩＣ制御回路３３０および複数のサブアレイユニット３５０を含
む。

ＩＣ制御回路３３０は、例えば接続部２００が備える通信制御回路から取得した列遅延データからサブアレイごとにサブアレイに属する各素子の遅延量を計算し、複数のサブアレイユニット３５０にそれぞれ設定する。

各サブアレイユニット３５０は、加算回路３５１と複数の素子送受信回路３５２とを含む。素子送受信回路３５２は、チャンネルごとに存在する。素子送受信回路３５２は、遅延回路と、送信増幅回路と、送受分離回路と、受信増幅回路とを含む。

加算回路３５１は、各素子送受信回路３５２の遅延回路により遅延処理された受信信号を加算する。素子送受信回路３５２に含まれる遅延回路は、ＩＣ制御回路３３０から遅延量を、超音波送信回路２１から駆動信号を、受信増幅回路から振動子からの受信信号をそれぞれ受け取り、送受信信号に対して遅延量を設定する。素子送受信回路３５２に含まれる送信増幅回路は、遅延回路から駆動信号を受け取り、駆動信号を増幅する。素子送受信回路３５２に含まれる送受分離回路は、送信に関する駆動信号と、素子で受信したエコー信号とを分離する。素子送受信回路３５２に含まれる受信増幅回路は、送受分離回路からエコー信号を受け取り、エコー信号を増幅する。

複数のサブアレイユニット３５０はそれぞれ、超音波送信回路２１から駆動信号を、ＩＣ制御回路３３０から遅延量をそれぞれ受け取る。複数のサブアレイユニット３５０はそれぞれ、駆動信号および遅延量に基づいて、割り当てられたサブアレイ内の素子の超音波送受信のタイミングを制御する。

次に、第１の実施形態に係る超音波プローブ１０の物理的構造について図４、及び図５を用いて説明する。図４は、第１の実施形態に係る超音波プローブ１０が備えるプローブ本体３００の断面図の例である。図５は、第１の実施形態に係る超音波プローブ１０が備えるプローブ本体３００の上面図の例である。以下の説明では、図４、及び図５に示されるように、第１の配列方向、すなわちエレベーション方向に沿う軸をＸ軸とし、第２の配列方向、すなわちアジマス方向に沿う軸をＸ軸に直行するＹ軸とする。また、ＸＹ平面に垂直な軸をＺ軸とする。

図４、及び図５に示されるように、第１の実施形態に係る超音波プローブ１０が備えるプローブ本体３００は、複数の超音波振動子３２０、ベース基板５００、及び電子回路ユニット３１０を備える。

Ｘ軸（エレベーション方向）とＹ軸（アジマス方向）とに沿って２次元状に配列された複数の超音波振動子３２０は、所定数の素子毎に複数の振動子モジュールに分割されている。複数の超音波振動子３２０は、例えば、図４に示されるように、４つの振動子モジュールＡＭ１、ＡＭ２、ＡＭ３、及びＡＭ４に分割されている。複数の超音波振動子３２０の下面（Ｚ軸の正の方向側の面）には、ベース基板５００が設けられている。

ベース基板５００は、例えば、ＦＰＣ（Flexible Printed Circuits）等により構成される。ベース基板５００は、例えば、フレキシブル配線板である。ベース基板５００は、複数の超音波振動子３２０と電子回路ユニット３１０との間に設けられる。ベース基板５００は、非分割構造であって、複数の超音波振動子３２０を支持する。ベース基板５００は、表裏に銅箔の配線パターンを備える両面板である。ベース基板５００は、複数の超音波振動子３２０と電子回路ユニット３１０とをモジュール単位で電気的に接続する。ベース基板がＦＰＣであることにより、素子の背面側への超音波の放射は、背面側に有効に伝わった上で減衰する。このため、生成される画像への悪影響、例えば収斂性の悪化を回避できる。なお、ベース基板５００は、多層リジット基板により構成されていてもよい。

電子回路ユニット３１０は、例えば、電子回路モジュールＥＭ１、ＥＭ２、ＥＭ３、及びＥＭ４含む。電子回路モジュールＥＭ１、ＥＭ２、ＥＭ３、及びＥＭ４は、ベース基板５００を介し、振動子モジュールＡＭ１、ＡＭ２、ＡＭ３、及びＡＭ４にそれぞれ電気的に接続されている。電子回路モジュールＥＭ１、ＥＭ２、ＥＭ３、及びＥＭ４は、ベース基板５００の厚さ方向に関して、振動子モジュールＡＭ１、ＡＭ２、ＡＭ３、及びＡＭ４が配列された面と反対側にある面において配列されている。電子回路モジュールＥＭ１、ＥＭ２、ＥＭ３、及びＥＭ４は、Ｘ軸方向（エレベーション方向）に積層されている。なお、電子回路ユニット３１０に含まれる電子回路モジュールの数は４に限られない。電子回路モジュールの数は、超音波振動子３２０の数（複数の超音波振動子３２０から構成される超音波振動子アレイの規模）に合わせて増減させることが可能である。

電子回路モジュールＥＭ１、ＥＭ２、ＥＭ３、及びＥＭ４は、バッキング材３１２（背面音響負荷材）、及びＦＰＣ３１３をそれぞれ備えている。以下、電子回路モジュールの物理的構造について説明する。ＦＰＣ３１３は、フレキシブル配線板と称してもよい。

バッキング材３１２は、複数の超音波振動子３２０から後方（Ｚ軸の正方向）への超音波の伝播を防止する。

各電子回路モジュールが備えるＦＰＣ３１３は、対応するバッキング材３１２にそれぞれ固着されている。具体的には、ＦＰＣ３１３は、バッキング材３１２とバッキング材３１２のＺ軸の負方向側、Ｘ軸の正方向側、及びＸ軸の負方向側の面と略接するように折り曲げられて固着されている。これにより、ＦＰＣ３１３は、Ｘ軸方向に沿って２層構造となる。なお、各電子回路モジュールが備えるバッキング材３１２のエレベーション方向の幅は、電子回路モジュール間に設けられる２枚のＦＰＣ３１３の幅を考慮して、モジュールピッチよりも薄く設計されている。すなわち、各電子回路モジュールが備えるバッキング材３１２は、モジュールピッチを維持する寸法精度で積層、固着されている。

また、電子回路モジュールＥＭ１、ＥＭ２、ＥＭ３、及びＥＭ４は、８個の送受信ＩＣ３１１をそれぞれ備えている。すなわち、電子回路ユニット３１０には、合計で３２個の送受信ＩＣが含まれている。

各電子回路モジュールが備える８つの送受信ＩＣ３１１は、２層構造となったＦＰＣ３１３を、Ｘ軸方向で挟むように、例えばＣＯＦ（Chip On Film）技術により直接実装されている。具体的には、図５に示されるように、例えば、電子回路モジュールＥＭ１では、Ｘ軸の負の方向側からＦＰＣ３１３に対して４つの送受信ＩＣ３１１を直接実装されている。また、電子回路モジュールＥＭ１では、Ｘ軸の正の方向側から４つの送受信ＩＣ３１１を直接実装されている。送受信ＩＣ３１１をＦＰＣ３１３に直接実装する、すなわちＦＰＣ３１３に設けられる電極パッドと、送受信ＩＣ３１１が備える超音波振動子側の入力ピンとをＦＰＣ配線により配線することにより、送受信ＩＣ３１１が備える装置本体側の出力ピンの数が減る。このため、例えば、別の制御基板との接続には、ＦＰＣコネクタ接続等の一般的な接続方法を用いることが可能となる。

また、図４、及び図５に示されるように、各電子回路モジュールが備えるＦＰＣ３１３は、対応するＦＰＣコネクタ３１４にそれぞれ接続されている。各電子回路モジュールに対応するＦＰＣコネクタ３１４は、対応するケーブル３１５にそれぞれ接続されている。各電子回路モジュールに対応するケーブル３１５は、対応するケーブルコネクタ３１６にそれぞれ接続されている。各電子回路モジュールに対応するケーブルコネクタ３１６は、対応するケーブル３１７にそれぞれ接続されている。各電子回路モジュールに対応するケーブル３１７は、例えば図２に示されるケーブル２３０の一部として接続部２００に接続されている。

各振動子モジュールに属する複数の超音波振動子３２０によって生成された反射波信号は、対応する各電子回路モジュールのＦＰＣ３１３、ＦＰＣコネクタ３１４、ケーブル３１５、ケーブルコネクタ３１６、及びケーブル３１７を介してそれぞれ装置本体２０に伝送される。

なお、複数の超音波振動子３２０の直下のベース基板５００と各電子回路モジュールに含まれるＦＰＣ３１３との間には空隙が生じ、ベース基板５００の裏面（Ｚ軸の正の方向側の面）への音響放射が有効になされず、波形の収斂性が悪化する。これを避けるため、ベース基板５００と各電子モジュールが備えるＦＰＣ３１３との間の空隙には、非導電性の樹脂、例えばエポキシ樹脂が充填されている。非導電性の樹脂が空隙に充填された後加圧状態で硬化されることにより、ベース基板５００と各電子モジュールが備えるＦＰＣ３１３とは、圧接接合される。これにより、充填された非導電性の樹脂は、構造的に複数の超音波振動子３２０の支持体となり、超音波プローブ１０の信頼性の向上に役立つ。

以上のように、Ｘ軸方向（エレベーション方向）に、電子回路モジュールＥＭ１、ＥＭ２、ＥＭ３、及びＥＭ４を積層することにより、接続する送受信ＩＣ３１１の数を増やすことが可能となる。

次に、第１の実施形態超音波プローブ１０が備えるベース基板５００の裏面（Ｚ軸の正の方向側の面）に設けられる複数の電極パッドの配置パターンについて説明する。以下の説明では、電子回路モジュールＥＭ１、及び電子回路モジュールＥＭ２の間についての複数の電極パッドの配置パターンについて説明する。なお、この配置パターンは、電子回路モジュールＥＭ２、及び電子回路モジュールＥＭ３の間についての複数の電極パッドの配置パターン、並びに電子回路モジュールＥＭ３、及び電子回路モジュールＥＭ４の間についての複数の電極パッドの配置パターンと同様である。

図６は、第１の実施形態に係る超音波プローブ１０において、ベース基板５００の裏面に設けられる複数の電極パッドの配置パターンの例を説明するための図である。図６の上側に示される図は、超音波プローブ１０が備えるプローブ本体３００のアジマス方向に垂直な断面の例を示す図である。図６の下側に示される図は、図６の上側に示される図と点線で接続された対応する範囲において、ベース基板５００の裏面側から音響放射方向（Ｚ軸の負の方向）に、複数の電極パッドを見た図である。

図６の上側に示される図では、振動子モジュールＡＭ１、及び振動子モジュールＡＭ２が、電子回路モジュールＥＭ１、及び電子回路モジュールＥＭ２に、ベース基板５００を介して、電気的にそれぞれ接続されている。このとき、エレベーション方向（Ｘ軸方向）において、電子回路モジュールＥＭ１と電子回路モジュールＥＭ２との境界の近傍には、２枚のＦＰＣ３１３が存在する。このため、電子回路モジュールＥＭ１と電子回路モジュールＥＭ２の境界において、アジマス方向への配線が困難となる。

そこで、第１の実施形態超音波プローブ１０では、複数の超音波振動子３２０と複数の電子回路モジュールとを電気的に接続する１枚のベース基板５００が設けられている。また、第１の実施形態超音波プローブ１０では、図６の下側に示される図のような配置パターンに従い、ベース基板５００の裏面に複数の電極パッドが配置されている。図６の下側に示される図によれば、ベース基板５００は、複数の電極パッドＰＤ１（第１の電極パッド）を有する。電極パッドＰＤ１は、ベース基板５００の表面（Ｚ軸の負の方向側の面）に設けられる電極パッドを表す。電極パッドＰＤ１は、例えば、はんだ付け用銅箔である。電極パッドＰＤ１は、導電性を有する。電極パッドＰＤ１は、複数の超音波振動子３２０のうち各素子と１対１で電気的に接続される。また、電極パッドＰＤ１は、ベース基板５００の表面において、複数の超音波振動子３２０の素子間ピッチに合わせて、例えばＸ軸方向（アジマス方向）、及びＹ軸方向（エレベーション方向）に、ＰＨＸ（＞０）、及びＰＨＹ（＞０）の間隔でそれぞれ配置されている。

図６の下側に示される図によれば、ベース基板５００は、複数のスルーホールＳＨ１を有する。スルーホールＳＨ１は、ベース基板５００をＺ軸方向に貫通する貫通孔である。スルーホールＳＨ１は、ベース基板５００の両面を接続する。スルーホールＳＨ１は、各電極パッドＰＤ１の直下（Ｚ軸の正方向）に１対１に対応して設けられている。スルーホールＳＨ１は、電極パッドＰＤ１と同様に、Ｘ軸方向（アジマス方向）、及びＹ軸方向（エレベーション方向）に、ＰＨＸ、及びＰＨＹの間隔でそれぞれ配置されている。なお、スルーホールＳＨ１には、貫通孔の壁面にメッキを施した貫通スルーホールと、ベース基板５００の片面の導体を残し、ベース基板５００の裏面からベース層を除去してメッキを施す非貫通スルーホールとの２種がある。本実施形態においては、上記２種のスルーホールのうちいずれのスルーホールが用いられてもよい。また、スルーホールＳＨ１の内面には、導電性材料が充填されていてもよい。なお、ベース基板５００の裏面におけるスルーホールＳＨ１の端部は、この端部を覆うようにカバーレイ又はソルダレジスト等で絶縁処理されていてもよい。

図６の下側に示される図によれば、ベース基板５００は、複数の電極パッドＰＤ２（第２の電極パッド）を有する。電極パッドＰＤ２は、ベース基板５００の裏面に設けられる電極パッドを表す。電極パッドＰＤ２は、各電子回路モジュールが備えるＦＰＣ３１３上に設けられる複数の電極パッドのうち各電極パッドと電気的に１対１で接続される。中央線０は、例えば電子回路モジュールＥＭ１が備えるＦＰＣ３１３と接続される複数の裏面パッドＰＤ２をアジマス方向に２等分する線を表す。電子回路モジュールＥＭ２についても、電子回路モジュールＥＭ１と同様の中央線が存在する。また、境界線ＢＬは、裏面パッドＰＤ２の接続先を、電子回路モジュールＥＭ１及び電子回路モジュールＥＭ２に分ける境界線を表す。

図６の下側に示される図では、ベース基板５００の裏面において、中央線０のアジマス方向の正負方向側の２列を除き、電極パッドＰＤ１に対応する電極パッドＰＤ２は、Ｘ軸方向、及びＹ軸方向に、それぞれ１／２ＰＨＸ、及び１／２ＰＨＹずつシフトして配置されている。シフトされる対象となる電極パッドＰＤ２は、各電子回路モジュールに対応する中央線に面して配列される電極パッドＰＤ２以外の電極パッドである。

具体的には、電子回路モジュールＥＭ１に対応する各電極パッドＰＤ２は、対応する電極パッドＰＤ１が配置される位置を基準として、中央線０に近付くように、それぞれＸ軸方向に１／２ＰＨＸシフトして配置されている。また、電子回路モジュールＥＭ２に対応する各電極パッドＰＤ２は、対応する電極パッドＰＤ１が配置される位置を基準として、電子回路モジュールＥＭ２に対応する中央線に近付くように、それぞれＸ軸方向に１／２ＰＨＸシフトして配置されている。

すなわち、電子回路モジュールＥＭ１及び電子回路モジュールＥＭ２の境界において、電子回路モジュールＥＭ１接続される電極パッドＰＤ２と、電子回路モジュールＥＭ２に接続される電極パッドＰＤ２との間隔が広がる方向にシフトして配置されている。換言すると、ベース基板５００の裏面に設けられる電極パッドＰＤ２のうち、少なくとも電子回路モジュールＥＭ１及び電子回路モジュールＥＭ２の境界線ＢＬの近傍に設けられる電極パッドＰＤ２は、境界線ＢＬから広がる方向にシフトして配置されている。

電極パッドＰＤ２をシフトしない、すなわち対応する電極パッドＰＤ１の直下（Ｚ軸の正方向）に設けた場合は、図６の下側に示される図において、電子モジュールＥＭ１及び電子モジュールＥＭ２の境界における電極パッドＰＤ２の間隔は、ＧＹ１となる。第１の実施形態超音波プローブ１０では、電極パッドＰＤ２は、電子回路モジュールＥＭ１、及び電子回路モジュールＥＭ２に対応するそれぞれの中央線に近付くように、それぞれＸ軸方向に１／２ＰＨＸシフトして配置されている。このため、電子モジュールＥＭ１及び電子モジュールＥＭ２の境界における電極パッドＰＤ２の間隔は、ＧＹ２（＞ＧＹ１）となる。したがって、電子回路モジュールＥＭ１及び電子回路モジュールＥＭ２の境界におけるＸ軸方向への配線がしやすくなる。

さらに、第１の実施形態に係る超音波プローブ１０では、ベース基板５００の裏面において、中央線０のアジマス方向の正負方向側の２列を除き、すべての電極パッドＰＤ２をシフトさせている。これにより、各電子回路モジュールに対応する電極パッドＰＤ２をできるだけ均一に配置することができる。

また、電子回路モジュールＥＭ１、及び電子回路モジュールＥＭ２に対応する各電極パッドＰＤ２は、Ｘ軸方向に１／２ＰＨＸシフトすることに加え、Ｙ軸方向に１／２ＰＨＹシフトして配置されている。これにより、隣接するスルーホールＳＨ１と電極パッドＰＤ２との距離をとることができる。具体的には、電極パッドＰＤ２をＸ軸方向に１／２ＰＨＸシフトするのみである場合は、隣接するスルーホールＳＨ１と電極パッドＰＤ２との距離は、１／２ＰＨＸとなる。一方、電極パッドＰＤ２をさらにＹ軸方向に１／２ＰＨＹシフトした場合は、図６の下側に示される図において、隣接するスルーホールＳＨ１と電極パッドＰＤ２との距離ｄは、以下の式（１）のように表される。

ここで、ＰＨＸ＞０、及びＰＨＹ＞０のため、ｄは、常に１／２ＰＨＸより大きくなる。したがって、電極パッドＰＤ２と隣接するスルーホールＳＨ１との間における短絡のリスクを低減することが可能となる。

なお、各電極パッドＰＤ２についてシフトする所定の距離、すなわちシフト量は、Ｘ軸方向に、１／２ＰＨＸ、Ｙ軸方向に、１／２ＰＨＹとしたが、これらの値は、第１の実施形態に係る電極パッドＰＤ２の配置パターンを説明するための一例でありこれに限定されない。

次に、第１の実施形態に係る超音波プローブ１０において、ベース基板５００と各電子回路モジュールとの接続の詳細について説明する。図７は、図６におけるＡ−Ａ’の断面図である。なお、図７において、Ａ−Ａ‘断面からＹ軸の負方向に所定の距離離れている構成については、点線で示す。

まず、電極パッドＰＤ１と、対応する電極パッドＰＤ２とを接続する構成について説明する。図７において、電極パッドＰＤ１は、ベース基板５００の表面において、Ｘ軸方向にＰＨＸの間隔で配置されている。電極パッドＰＤ１は、複数の超音波振動子３２０各々の直下に設けられる。また、電極パッドＰＤ１に対応するスルーホールＳＨ１のベース基板５００の表面側の端部には、ランド５０１が設けられている。電極パッドＰＤ１及び対応するランド５０１は電気的及び物理的に接合されている。また、スルーホールＳＨ１のベース基板５００の裏面側の端部には、ランド５０２が設けられている。ランド５０２は、ベース基板５００の背面の配線パターン５０３と電気的に接続されている。ベース基板５００の裏面の配線パターン５０３は、対応するランド５０２と、電極パッドＰＤ２とを電気的に接続する配線パターンである。

電極パッドＰＤ２は、対応する電極パッドＰＤ１を基準として、Ｘ軸方向に１／２ＰＨＸシフトされている。これにより、電子回路モジュールＥＭ１及び電子回路モジュールＥＭ２の境界において、電子回路モジュールＥＭ１接続される電極パッドＰＤ２と、電子回路モジュールＥＭ２に接続される電極パッドＰＤ２との間隔は、電極パッドＰＤ２をシフトしない場合に比べて、Ｘ軸方向にＰＨＸ広がることが分かる。

以上により、電極パッドＰＤ１と、対応する電極パッドＰＤ２とは電気的に接続される。

次にベース基板５００の裏面と、各電子回路モジュールとを接続する構成について説明する。以下、ベース基板５００の裏面と、電子回路モジュールＥＭ１とを接続する構成について説明する。なお、ベース基板５００の裏面と、電子回路モジュールＥＭ２、ＥＭ３、及びＥＭ４とを接続する構成は、ベース基板５００の裏面と、電子回路モジュールＥＭ１とを接続する構成と同様である。

図７に示されるように、電子回路モジュールＥＭ１が備えるＦＰＣ３１３は、ベース基板５００と対向する面に複数の電極パッドＰＤ３（第３の電極パッド）を備える。電極パッドＰＤ３は、ベース基板５００の裏面に設けられる電極パッドＰＤ２と１対１に対向するように配置されている。電極パッドＰＤ２と、対応する電極パッドＰＤ３との間には、導電体、又は導電体が混合され導電体を有する材料から成る突起物５５０で電気的に接続されている。また、隣接する突起物５５０の間に形成される空隙５５１には、非導電性の樹脂が充填されている。これにより、充填された非導電性の樹脂は、構造的に複数の超音波振動子３２０の支持体となり、超音波プローブ１０の信頼性の向上に役立つ。

また、図７に示されるように、電子回路モジュールＥＭ１が備えるＦＰＣ３１３は、電極パッドＰＤ３の直下にスルーホールＳＨ２を備えている。スルーホールＳＨ２は、電極パッドＰＤ３と対応する電極パッドＰＤ４とを電気的に１対１に接続する。なお、電子回路モジュールＥＭ１が備えるＦＰＣ３１３の裏面（Ｚ軸の正の方向側の面）におけるスルーホールＳＨ２の端部は、この端部を覆うようにカバーレイ又はソルダレジスト等で絶縁処理されていてもよい。

第１の実施形態によれば、超音波プローブ１０が備えるプローブ本体３００は、２次元に配列された複数の超音波振動子３２０と、表面において複数の超音波振動子３２０が配列されたベース基板５００と、ベース基板５００の厚さ方向に関して表面と反対側にある裏面において配列された電子回路モジュールＥＭ１、ＥＭ２、ＥＭ３、及びＥＭ４とを備える。ベース基板５００は、当該ベース基板５００の表面において複数の超音波振動子３２０に対応して設けられる複数の電極パッドＰＤ１と、当該ベース基板５００の裏面において複数の電極パッドＰＤ１に対応して設けられる複数の電極パッドＰＤ２とを有する。複数の電極パッドＰＤ２のうち、少なくとも電子回路モジュールＥＭ１、及びＥＭ２の境界、電子回路モジュールＥＭ２、及びＥＭ３の境界、並びに、電子回路モジュールＥＭ３、及びＥＭ４の境界の近傍に設けられる複数の電極パッドＰＤ２は、対応する電極パッドＰＤ１が配置される位置を基準として、各境界から広がる方向にシフトして配置される。

上記第１の実施形態に係る超音波プローブ１０によれば、複数の超音波振動子３２０と、複数の電子回路モジュールとが１枚のベース基板５００により電気的に接続される。さらに、各電子回路モジュールには、それぞれ複数の送受信ＩＣ３１１が実装されるため、複数の送受信ＩＣ３１１の設置面積を確保することができる。また、複数の超音波振動子３２０と、対応する複数の送受信ＩＣ３１１との間の配線長を短くすることができる。また、複数の超音波振動子３２０の素子間ピッチを均一にできる。よって、構造的に安定で、超音波プローブ１０の外形への影響を最小限にしつつ、複数の超音波振動子３２０と複数の電子回路モジュールとの接続が可能となる。

また、上記第１の実施形態に係る超音波プローブ１０によれば、例えば、図６の下側に示される図において、電子モジュールＥＭ１及び電子モジュールＥＭ２の境界線ＢＬにおける電極パッドＰＤ２のＸ軸方向の間隔は、ＧＹ２（＞ＧＹ１）となる。よって、電子回路モジュールＥＭ１及び電子回路モジュールＥＭ２の境界におけるＸ軸方向への配線がしやすくなる。

したがって、高周波化及びアレイ構造の大規模化が進んでも、性能及び信頼性を確保することが可能となる。

また、第１の実施形態に係る超音波プローブ１０は、複数の超音波振動子３２０を、ベース基板５００上において、一体として加工できるので構造的に不安定部分がなく、加工性が良好である。

（第２の実施形態）
第１の実施形態においては、例えば図６の下側に示される図では、ベース基板５００の裏面において、中央線０のアジマス方向（Ｘ軸方向）の正負方向側の２列を除き、電極パッドＰＤ１に対応する電極パッドＰＤ２は、Ｘ軸方向、及びＹ軸方向に、それぞれ１／２ＰＨＸ、及び１／２ＰＨＹずつシフトして配置されていた。第２の実施形態では、各電子回路モジュールに対応する中央線のアジマス方向の正負方向側の２列のうち１列を除き、電極パッドＰＤ１に対応する電極パッドＰＤ２を、Ｘ軸方向、及びＹ軸方向に、それぞれ１／２ＰＨＸ、及び１／２ＰＨＹずつシフトして配置するようにする。

図８は、第２の実施形態に係る超音波プローブ１０において、ベース基板５００の裏面に設けられる複数の電極パッドの配置パターンの例を説明するための図である。図８は、図６に示されるベース基板５００と同様に、電子回路モジュールＥＭ１、及び電子回路モジュールＥＭ２の一部に対応する範囲において、ベース基板５００の背面側から音響放射方向（Ｚ軸の負の方向）に、複数の電極パッドを見た図を表している。図８によれば、電子回路モジュールＥＭ１に対応する中央線０のアジマス方向の負方向側の１列を除き、電極パッドＰＤ１に対応する電極パッドＰＤ２を、Ｘ軸方向、及びＹ軸方向に、それぞれ１／２ＰＨＸ、及び１／２ＰＨＹずつシフトして配置するようにする。

具体的には、各電極パッドＰＤ２は、対応する電極パッドＰＤ１が配置される位置を基準として、中央線０のアジマス方向の負方向側に位置する１列に配置されている電極パッドＰＤ２に近付くように、それぞれＸ軸方向に１／２ＰＨＸシフトして配置されている。また、電子回路モジュールＥＭ２に対応する各電極パッドＰＤ２は、対応する電極パッドＰＤ１が配置される位置を基準として、例えば電子回路モジュールＥＭ２に対応する中央線のアジマス方向の負方向側に位置する１列に配置されている電極パッドＰＤ２に近付くように、それぞれＸ軸方向に１／２ＰＨＸシフトして配置されている。すなわち、電子回路モジュールＥＭ１及び電子回路モジュールＥＭ２の境界において、電子回路モジュールＥＭ１接続される電極パッドＰＤ２と、電子回路モジュールＥＭ２に接続される電極パッドＰＤ２との間隔が広がる方向にシフトして配置されている。

第２の実施形態に係る超音波プローブ１０では、各電子回路モジュールに対応する中央線のアジマス方向の正負方向側の２列のうち１列を除き、電極パッドＰＤ１に対応する電極パッドＰＤ２を、Ｘ軸方向、及びＹ軸方向に、それぞれ１／２ＰＨＸ、及び１／２ＰＨＹずつシフトして配置するようにする。このため、第１の実施形態と同様に、電子モジュールＥＭ１及び電子モジュールＥＭ２の境界における電極パッドＰＤ２の間隔は、ＧＹ２（＞ＧＹ１）となる。したがって、電子回路モジュールＥＭ１及び電子回路モジュールＥＭ２の境界におけるＸ軸方向への配線がしやすくなる。

さらに、第２の実施形態超音波プローブ１０では、ベース基板５００の裏面において、中央線０のアジマス方向の正負方向側の２列のうち１列を除き、すべての電極パッドＰＤ２をシフトさせている。これにより、第１の実施形態に係る超音波プローブ１０と比して、各電子回路モジュールに対応する電極パッドＰＤ２をより均一に配置することができる。

（第３の実施形態）
第１の実施形態、及び第２の実施形態においては、ベース基板５００の裏面において、中央線０のアジマス方向（Ｘ軸方向）の正負方向側の１部の列を除き、電極パッドＰＤ１に対応する電極パッドＰＤ２は、Ｘ軸方向、及びＹ軸方向に、それぞれ１／２ＰＨＸ、及び１／２ＰＨＹずつシフトして配置されていた。第３の実施形態では、各電子回路モジュールに対応する電極パッドＰＤ２が、各電子回路モジュール内でできるだけ均一に配置されるようにする。

図９は、第３の実施形態に係る超音波プローブ１０において、ベース基板５００の裏面に設けられる複数の電極パッドの配置パターンの例を説明するための図である。図９は、図６に示されるベース基板５００と同様に、電子回路モジュールＥＭ１、及び電子回路モジュールＥＭ２の一部に対応する範囲において、ベース基板５００の背面側から音響放射方向（Ｚ軸の負の方向）に、複数の電極パッドを見た図を表している。

図９によれば、ベース基板５００の裏面において、中央線０のアジマス方向の正負方向側の２列を除き、電子回路モジュールＥＭ１に対応する各電極パッドＰＤ２は、対応する電極パッドＰＤ１が配置される位置を基準として、中央線０に近付くように、それぞれＸ軸方向に所定の距離ずつシフトして配置されている。また、電子回路モジュールＥＭ２に対応する各電極パッドＰＤ２は、対応する電極パッドＰＤ１が配置される位置を基準として、電子回路モジュールＥＭ２に対応する中央線に近付くように、それぞれＸ軸方向に所定の距離ずつシフトして配置されている。すなわち、電子回路モジュールＥＭ１及び電子回路モジュールＥＭ２の境界において、電子回路モジュールＥＭ１接続される電極パッドＰＤ２と、電子回路モジュールＥＭ２に接続される電極パッドＰＤ２との間隔が広がる方向にシフトして配置されている。

各電極パッドＰＤ２についてシフトする所定の距離、すなわちシフト量は、例えば、対応する電極パッドＰＤ１の位置が各電子回路モジュールに対応する中央線から離れるほど大きくなるように設計されている。これにより、例えば、図９に示されるように、電子回路モジュールＥＭ１において、電極パッドＰＤ２のＸ軸方向の間隔ＰＨ１１、ＰＨ１２、ＰＨ１３、ＰＨ１４、及びＰＨ１５は略同じ長さになる。

また、Ｙ軸方向については、すべての電極パッドＰＤ２は、対応する電極パッドＰＤ１が配置される位置を基準として、Ｙ軸の正方向に１／２ＰＨＹずつシフトして配置されている。これにより、例えば、図９に示されるように、電子回路モジュールＥＭ１において、電極パッドＰＤ２のＹ軸方向の間隔はすべて同じ長さになる。

以上のことから、第３の実施形態に係る超音波プローブ１０は、第１の実施形態及び第２の実施形態に係る超音波プローブ１０と比して、各電子回路モジュールに対応する電極パッドＰＤ２を、各電子回路モジュール内においてより均一に配置することが可能となる。

［他の実施形態］
なお、この発明は上記実施形態に限定されるものではない。上記実施形態では、振動子モジュールと電子回路モジュールとの間を、ベース基板５００のみを用いて接続する場合について説明したがこれに限定されない。例えば、ベース基板５００の裏面側（Ｚ軸の正の方向側）にインターポーザ―（ＩＰ：Inter Poser）を設けるようにしてもよい。このとき、ベース基板５００の表面に設けられる電極パッドの位置を基準として、電子回路モジュールの境界近傍に配列される電極パッドの間隔が電子回路モジュール間で広がる方向にインターポーザ―の裏面（Ｚ軸の正の方向側）に設けられるバンプ（又は電極パッド）をシフトして配置する。

図１０は、他の実施形態に係る超音波プローブ１０Ａが備えるプローブ本体３００Ａのアジマス方向に垂直な断面の例を示す図である。図１０に示されるように、プローブ本体３００Ａは、複数の超音波振動子３２０、ベース基板５００、インターポーザー６００、電子回路ユニット３１０を備える。複数の超音波振動子３２０は、上記実施形態と同様に、４つの振動子モジュールＡＭ１、ＡＭ２、ＡＭ３、及びＡＭ４に分割されている。電子回路ユニット３１０は、上記実施形態と同様に、電子回路モジュールＥＭ１、ＥＭ２、ＥＭ３、及びＥＭ４含む。以下の説明では、電子回路モジュールＥＭ１、及び電子回路モジュールＥＭ２の間についての複数の電極パッドのＸ軸方向に関するバンプの配置パターンについて説明する。Ｙ軸方向に関するバンプの配置パターンは、例えば図６の下側に示される図と同様であるものとする。なお、この配置パターンは、電子回路モジュールＥＭ２、及び電子回路モジュールＥＭ３の間についての複数のバンプの配置パターン、並びに電子回路モジュールＥＭ３、及び電子回路モジュールＥＭ４の間についての複数のバンプの配置パターンと同様である。

図１０に示されるように、ベース基板５００は、複数のスルーホール５１１、及び複数の電極パッド５１２を備える。スルーホール５１１は、電子回路モジュールＡＭ１、及びＡＭ２に含まれる各超音波振動子３２０の直下（Ｚ軸の正方向）に設けられている。また、各スルーホール５１１の直下には、対応する電極パッド５１２がそれぞれ設けられている。また、ベース基板５００は、ベース基板５００の表面に、複数の超音波振動子３２０の各素子に対応して設けられる不図示の複数の電極パッドを備えている。

一方、図１０に示されるインターポーザ―６００は、例えば、所定の厚みを有するアルミナセラミック基板である。インターポーザ―６００は、複数の電極パッド６０１を備えている。複数の電極パッド６０１は、対応する複数の電極パッド５１２の直下、かつ、インターポーザ―６００の表面（Ｚ軸の負の方向側の面）に設けられている。複数の電極パッド６０１と、対応する複数の電極パッド５１２とは、電気的にそれぞれ接続されている。

図１０に示されるインターポーザ―６００は、ベース基板５００と、各電子回路モジュールが備えるＦＰＣ３１３との間の電気的接続を中継する機能を有する。図１０に示されるインターポーザ―６００は、例えば３層構造であり、電極パッド６０１を介して超音波振動子３２０からの信号を取得すると、インターポーザ―６００内部の配線層に形成された信号ライン６０２を経由して、インターポーザ―６００の裏面に設けられる対応するバンプ６０３にそれぞれ到達する。バンプ６０３に到達した超音波振動子３２０からの信号は、バンプ６０３に対応する電極パッド６０４を介し、電子回路モジュールＥＭ１が備えるＦＰＣ３１３、及び電子回路モジュールＥＭ２が備えるＦＰＣ３１３に出力される。

電子回路モジュールＥＭ１が備えるＦＰＣ３１３、及び電子回路モジュールＥＭ２が備えるＦＰＣ３１３は、それぞれ複数のバンプ６０３、及びバンプ６０３に対応する複数の電極パッド６０４を有する。ＦＰＣ３１３は、インターポーザ―６００内部の配線層を経由して出力された超音波振動子３２０からの信号をバンプ６０３、及び対応する電極パッド６０４を介して受信する。

ここで、図１０に示されるように、インターポーザ―６００内部の配線層において、ベース基板５００の表面に設けられる電極パッドの位置を基準として、インターポーザ―６００の裏面に設けられるバンプ６０３は、図１０に示される中央線０のアジマス方向の正負方向側の２列を除き、中央線０に近付くように、それぞれＸ軸方向に１／２ＰＨＸシフトして配置されている。また、バンプ６０３は、対応する電極パッドＰＤ１が配置される位置を基準として、電子回路モジュールＥＭ２に対応する中央線に近付くように、それぞれＸ軸方向に１／２ＰＨＸシフトして配置されている。すなわち、電子回路モジュールＥＭ１及び電子回路モジュールＥＭ２の境界において、電子回路モジュールＥＭ１に接続されるバンプ６０３は、電子回路モジュールＥＭ２に接続されるバンプ６０３との間隔が広がる方向にシフトして配置されている。これにより、上記実施形態と同様に、電子回路モジュールＥＭ１及び電子回路モジュールＥＭ２の境界におけるＸ軸方向への配線がしやすくなる。

また、図１０に示される超音波プローブ１０Ａが備えるプローブ本体３００Ａにおいて、ベース基板５００とインターポーザ―６００との間にさらにバンプを設けてもよい。

図１１は、他の実施形態に係る超音波プローブ１０Ｂが備えるプローブ本体３００Ｂのアジマス方向に垂直な断面の他の例を示す図である。図１１に示されるプローブ本体３００Ｂは、図１０に示されるプローブ本体３００Ａと比べて、ベース基板５００とインターポーザ―６００との間にバンプ６５０が設けられている。バンプ６５０は、例えば、銅メッキを厚く柱状に形成した銅バンプ（ｂｕｍｐ）等である。これにより、ベース基板５００とインターポーザ―６００との間には、バンプ６５０の高さ分空隙が形成される。この空隙により、超音波プローブ１０から電子回路ユニット３１０に伝わる反射波を抑えたい場合に対応することが可能となる。

また、第１、第２、及び第３の実施形態において、プローブ本体が備えるベース基板５００は、モジュールの数に関わらず、１枚であったがこれに限定されない。例えば、プローブ本体は、モジュール毎にベース基板を備えるようにしてもよい。図１２は、他の実施形態に係る超音波プローブ１０Ｃが備えるプローブ本体３００Ｃのアジマス方向に垂直な断面の他の例を示す図である。図１２に示されるプローブ本体３００Ｃは、モジュール毎に、ベース基板５００Ａを備える。

具体的には、プローブ本体３００Ｃは、４つの振動子モジュールＡＭ１、ＡＭ２、ＡＭ３、及びＡＭ４に対応するベース基板５００Ａ、及びインターポーザ―６００Ａをそれぞれ備える。

また、図１２に示されるプローブ本体３００Ｃは、モジュール毎に、グランドシート３１８を備えている。グランドシート３１８は、例えば、銅からなるシート状の部材（銅箔）である。グランドシート３１８は、隣接するモジュール間を物理的、電気的に分離する。例えば、振動子モジュールＡＭ１、振動子モジュールＡＭ１に対応するベース基板５００Ａ、インターポーザ―６００Ａ、及び電子回路モジュールＥＭ１で構成される第１モジュール、並びに、振動子モジュールＡＭ２、振動子モジュールＡＭ２に対応するベース基板５００Ａ、インターポーザ―６００Ａ、及び電子回路モジュールＥＭ２で構成される第２モジュールは、それぞれグランドシート３１８に覆われている。これにより、第１モジュールと、第２モジュールとは物理的、電気的に分離される。

これにより、プローブ本体の製造時において、各モジュールを独立して製造することが可能となる。したがって、例えば、電子回路モジュールを、ベース基板、又はインターポーザ―に付加することが容易になる。

また、第１、第２、及び第３の実施形態において、ベース基板５００は、特許請求の範囲に記載の基板層の一例である。また、図１０及び図１１にそれぞれ示されるベース基板５００、及びインターポーザ―６００を含む構成は、特許請求の範囲に記載の基板層の一例である。また、図１２に示される複数のモジュールにそれぞれ対応するベース基板５００Ａ、及びインターポーザ―６００Ａを含む構成の集合は、特許請求の範囲に記載の基板層の一例である。

上記説明において用いた「プロセッサ」という文言は、例えば、ＣＰＵ（Central Processing Unit）、ＧＰＵ(Graphics Processing Unit)、或いは、特定用途向け集積回路（Application Specific Integrated Circuit：ＡＳＩＣ））、プログラマブル論理デバイス（例えば、単純プログラマブル論理デバイス（Simple Programmable Logic Device：ＳＰＬＤ）、複合プログラマブル論理デバイス（Complex Programmable Logic Device：ＣＰＬＤ）、及びフィールドプログラマブルゲートアレイ（Field Programmable Gate Array：ＦＰＧＡ））等の回路を意味する。プロセッサは記憶回路に保存されたプログラムを読み出し実行することで機能を実現する。なお、本実施形態の各プロセッサは、プロセッサごとに単一の回路として構成される場合に限らず、複数の独立した回路を組み合わせて１つのプロセッサとして構成し、その機能を実現するようにしてもよい。さらに、図１における複数の構成要素を１つのプロセッサへ統合してその機能を実現するようにしてもよい。

以上説明した少なくとも１つの実施形態によれば、高周波化及びアレイ構造の大規模化が進んでも、性能及び信頼性を確保することができる。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。

１…超音波診断装置、３…ドプラ処理回路、１０、１０Ａ、１０Ｂ…超音波プローブ、２０…装置本体、２１…超音波送信回路、２２…超音波受信回路、２３…モード処理回路、２４…ドプラ処理回路、２５…３次元処理回路、２６…表示処理回路、２７…内部記憶回路、２８…画像メモリ、２９…画像データベース、３０…入力インタフェース、３１…通信インタフェース、３２…制御回路、４０…外部装置、５０…表示機器、６０…入力装置、１００…ネットワーク、２００…接続部、２３０…ケーブル、３００、３００Ａ、３００Ｂ…プローブ本体、３１０…電子回路ユニット、３１２…バッキング材、３１４…コネクタ、３１５…ケーブル、３１６…ケーブルコネクタ、３１７…ケーブル、３２０…超音波振動子、３３０…制御回路、３５０…サブアレイユニット、３５１…加算回路、３５２…素子送受信回路、５００…ベース基板、５０１…ランド、５０２…ランド、５０３…配線パターン、５１１…スルーホール、５１２…電極パッド、５５０…突起物、５５１…空隙、６００…インターポーザー、６０１…電極パッド、６０２…信号ライン、６０３…バンプ、６０４…電極パッド、６５０…バンプ。

Claims (10)

1. ２次元に配列された複数の超音波振動子と、
   第１の面において前記複数の超音波振動子が配列された基板層と、
   前記基板層の厚さ方向に関して前記第１の面と反対側にある第２の面において配列された複数の電子回路モジュールと、
   を備え、
   前記基板層は、前記第１の面において前記複数の超音波振動子に対応して設けられる複数の第１の電極パッドと、前記第２の面において前記複数の第１の電極パッドに対応して設けられる複数の第２の電極パッドと、を有し、
   前記複数の第２の電極パッドのうち、少なくとも前記複数の電子回路モジュールの境界の近傍に設けられる複数の第２の電極パッドは、対応する前記第１の電極パッドが配置される位置を基準として、前記境界から広がる方向にシフトして配置される、
   超音波プローブ。
2. 前記第２の電極パッドのシフト量は、前記複数の超音波振動子の２つの配列方向に設定される素子配列間隔の１／２である、請求項１に記載の超音波プローブ。
3. 前記シフトの対象となる前記第２の電極パッドは、各前記電子回路モジュールの中央線に面して配列される前記第２の電極パッド以外の電極パッドである、請求項１に記載の超音波プローブ。
4. 前記第２の電極パッドの間隔が前記電子回路モジュール内で均一になるように配列されている、請求項１に記載の超音波プローブ。
5. 前記電子回路モジュールは、背面音響負荷材と当該背面音響負荷材に固着されたフレキシブル配線板とを有する、請求項１に記載の超音波プローブ。
6. 前記電子回路モジュールは、背面音響負荷材と、当該背面音響負荷材に固着されたフレキシブル配線板と、当該フレキシブル配線板に実装された少なくとも１つの送受信回路とを有する、請求項１に記載の超音波プローブ。
7. 前記基板層が有する前記第２の電極パッドと、前記電子回路モジュールが有する第３の電極パッドは対向するように配置され、対向する前記第２の電極パッド及び前記第３の電極パッドの間は導電体、又は導電体が混合され導電性を持つ材料により形成される突起物により電気的に接続され、前記突起物の間の空隙には、非導電性の樹脂が充填されている、請求項１に記載の超音波プローブ。
8. 前記基板層は、フレキシブル配線板を含む、請求項１に記載の超音波プローブ。
9. 前記基板層は、多層リジット基板を含む、請求項１に記載の超音波プローブ。
10. 前記基板層は、フレキシブル配線板、及び、インターポーザ―を含む、請求項１に記載の超音波プローブ。