以下、実施の形態について、図面を参照して説明する。
(第1の実施形態)
第1の実施形態に係る超音波診断装置1を図1のブロック図を参照して説明する。
図1は、第1の実施形態超音波診断装置1の構成例を示すブロック図である。図1に示されるように、超音波診断装置1は、超音波プローブ10、及び装置本体20を含む。装置本体20は、ネットワーク100を介して外部装置40と接続される。また、装置本体20は、表示機器50、及び入力装置60と接続される。なお、以下に示される図では、実線がアナログ信号を示し、破線がデジタル信号を示す。
超音波プローブ10は、複数の超音波振動子(以下、単に素子ともいう)、素子に設けられる整合層、及び素子から後方への超音波の伝播を防止するバッキング材等を有する。超音波プローブ10は、装置本体20と着脱自在に接続される。第1の実施形態超音波プローブ10は、例えば第1の素子配列方向(エレベーション方向)と第2の素子配列方向(アジマス方向)とに沿って複数の超音波振動子が配列された2次元アレイプローブである。超音波プローブ10の詳細については、後述する。
図1に示される装置本体20は、超音波プローブ10が受信した反射波信号に基づいて超音波画像を生成する装置である。装置本体20は、図1に示すように、超音波送信回路21、超音波受信回路22、Bモード処理回路23、ドプラ処理回路24、3次元処理回路25、表示処理回路26、内部記憶回路27、画像メモリ28(シネメモリ)、画像データベース29、入力インタフェース30、通信インタフェース31及び制御回路32を含む。
超音波送信回路21は、超音波プローブ10に駆動信号を供給するプロセッサである。超音波送信回路21は、例えば、トリガ発生回路、遅延回路、及びパルサ回路等により実現される。トリガ発生回路は、所定のレート周波数で、送信超音波を形成するためのレートパルスを繰り返し発生する。遅延回路は、超音波プローブ10から発生される超音波をビーム状に集束して送信指向性を決定するために必要な素子毎の送信遅延時間を、トリガ発生回路が発生する各レートパルスに対し与える。パルサ回路は、レートパルスに基づくタイミングで、超音波プローブ10に駆動信号(駆動パルス)を印加する。遅延回路により各レートパルスに対し与える送信遅延時間を変化させることで、素子面からの送信方向が任意に調整可能となる。
超音波受信回路22は、超音波プローブ10が受信した反射波信号に対して各種処理を施し、受信信号を生成するプロセッサである。超音波受信回路22は、例えば、アンプ回路、A/D変換器、受信遅延回路、及び加算器等により実現される。アンプ回路は、超音波プローブ10が受信した反射波信号をチャンネル毎に増幅してゲイン補正処理を行なう。A/D変換器は、ゲイン補正された反射波信号をデジタル信号に変換する。受信遅延回路は、デジタル信号に受信指向性を決定するのに必要な受信遅延時間を与える。加算器は、受信遅延時間が与えられた複数のデジタル信号を加算する。加算器の加算処理により、受信指向性に応じた方向からの反射成分が強調された受信信号が発生する。
Bモード処理回路23は、超音波受信回路22から受け取った受信信号に基づき、Bモードデータを生成するプロセッサである。Bモード処理回路23は、超音波受信回路22から受け取った受信信号に対して包絡線検波処理、及び対数増幅処理等を施し、信号強度が輝度の明るさで表現されるデータ(以下、Bモードデータ)を生成する。生成されたBモードデータは、超音波走査線上のBモードRAWデータとして不図示のRAWデータメモリに記憶される。なお、BモードRAWデータは、後述の内部記憶回路27に記憶されてもよい。
ドプラ処理回路24は、超音波受信回路22から受け取った受信信号に基づき、ドプラ波形、及びドプラデータを生成するプロセッサである。ドプラ処理回路24は、受信信号から血流信号を抽出し、抽出した血流信号からドプラ波形を生成すると共に、血流信号から平均速度、分散、及びパワー等の情報を多点について抽出したデータ(以下、ドプラデータ)を生成する。
3次元処理回路25は、Bモード処理回路23、及びドプラ処理回路24により生成されたデータに基づき、2次元の画像データまたは3次元の画像データ(以下、ボリュームデータともいう)を生成可能なプロセッサである。3次元処理回路25は、RAW-ピクセル変換を実行することで、ピクセルから構成される2次元画像データを生成する。
また、3次元処理回路25は、RAWデータメモリに記憶されたBモードRAWデータに対し、空間的な位置情報を加味した補間処理を含むRAW-ボクセル変換を実行することで、所望の範囲のボクセルから構成されるボリュームデータを生成する。3次元処理回路25は、発生したボリュームデータに対してレンダリング処理を施し、レンダリング画像データを生成する。以下、BモードRAWデータ、2次元画像データ、ボリュームデータおよびレンダリング画像データを総称して超音波データとも呼ぶ。
表示処理回路16は、各種画像を表示機器50に表示するプロセッサである。表示処理回路16は、座標変換処理等により、表示画像としての超音波画像データを生成する。座標変換処理とは、例えば、Bモードデータ、及びドプラデータからなる超音波走査の走査線の信号列を、テレビ等に代表される一般的なビデオフォーマットの走査線信号列であるビデオ信号に変換する処理である。生成された超音波画像データは、例えばDICOM(digital imaging and communication in medicine)規格に準拠したフォーマットに変換され、例えば画像データベース19に記憶される。
表示処理回路26は、3次元処理回路25において発生された各種画像データに対し、ダイナミックレンジ、輝度(ブライトネス)、コントラスト、γカーブ補正、及びRGB変換等の各種処理を実行することで、画像データをビデオ信号に変換する。表示処理回路26は、ビデオ信号を表示機器50に表示させる。なお、表示処理回路26は、操作者が入力インタフェース30により各種指示を入力するためのユーザインタフェース(GUI:Graphical User Interface)を生成し、GUIを表示機器50に表示させてもよい。表示機器50としては、例えば、CRTディスプレイや液晶ディスプレイ、有機ELディスプレイ、LEDディスプレイ、プラズマディスプレイ、又は当技術分野で知られている他の任意のディスプレイが適宜利用可能である。
内部記憶回路27は、例えば、磁気的若しくは光学的記録媒体、又は半導体メモリ等のプロセッサにより読み取り可能な記録媒体等を有する。内部記憶回路27は、第1の実施形態遅延量設定方法に関する制御プログラム、超音波送受信を実現するための制御プログラム、画像処理を行うための制御プログラム、及び表示処理を行なうための制御プログラム等を記憶している。また、内部記憶回路27は、診断情報(例えば、患者ID、医師の所見等)、診断プロトコル、ボディマーク生成プログラム、及び映像化に用いるカラーデータの範囲を診断部位毎に予め設定する変換テーブル等のデータ群を記憶している。また、内部記憶回路27は、生体内の臓器の構造に関する解剖学図譜、例えば、アトラスを記憶してもよい。
また、内部記憶回路27は、入力インタフェース30を介して入力される記憶操作に従い、3次元処理回路25で発生された2次元画像データ、ボリュームデータ、レンダリング画像データを記憶する。なお、内部記憶回路27は、入力インタフェース30を介して入力される記憶操作に従い、3次元処理回路25で発生された2次元画像データ、ボリュームデータ、レンダリング画像データを、操作順番及び操作時間を含めて記憶してもよい。内部記憶回路27は、記憶しているデータを、通信インタフェース31を介して外部装置へ転送することも可能である。
画像メモリ28は、例えば、磁気的若しくは光学的記録媒体、又は半導体メモリ等のプロセッサにより読み取り可能な記録媒体等を有する。画像メモリ28は、入力インタフェース30を介して入力されるフリーズ操作直前の複数フレームに対応する画像データを保存する。画像メモリ28に記憶されている画像データは、例えば、連続表示(シネ表示)される。
画像データベース29は、外部装置40から転送される画像データを記憶する。例えば、画像データベース29は、外部装置40に保存される過去の診察において取得された同一患者に関する過去の医用画像データを受け取って記憶する。過去の医用画像データには、超音波画像データ、CT(Computed Tomography)画像データ、MR画像データ、PET(Positron Emission Tomography)-CT画像データ、PET-MR画像データ及びX線画像データが含まれる。
なお、画像データベース29は、MO、CD-R、DVDなどの記憶媒体(メディア)に記録された画像データを読み込むことで、所望の画像データを格納してもよい。
入力インタフェース30は、入力装置60を介して、ユーザからの各種指示を受け付ける。入力装置60は、例えば、マウス、キーボード、パネルスイッチ、スライダースイッチ、トラックボール、ロータリーエンコーダ、操作パネルおよびタッチコマンドスクリーン(TCS)である。入力インタフェース30は、例えばバスを介して制御回路32に接続され、操作者から入力される操作指示を電気信号へ変換し、電気信号を制御回路32へ出力する。なお、本明細書において入力インタフェース30は、マウス及びキーボード等の物理的な操作部品と接続するものだけに限られない。例えば、超音波診断装置1とは別体に設けられた外部の入力機器から入力される操作指示に対応する電気信号を無線信号として受け取り、この電気信号を制御回路32へ出力する電気信号の処理回路も入力インタフェース30の例に含まれる。例えば、操作者のジェスチャによる指示に対応する操作指示を無線信号として送信できるような外部の入力機器でもよい。
通信インタフェース31は、ネットワーク100等を介して外部装置40と接続され、外部装置40との間でデータ通信を行う。外部装置40は、例えば、各種の医用画像のデータを管理するシステムであるPACS(Picture Archiving and Communication System)のデータベース、医用画像が添付された電子カルテを管理する電子カルテシステムのデータベース等である。また、外部装置40は、例えば、X線CT装置、及びMRI(Magnetic Resonance Imaging)装置、核医学診断装置、及びX線診断装置等、第1の実施形態超音波診断装置1以外の各種医用画像診断装置である。なお、外部装置40との通信の規格は、如何なる規格であっても良いが、例えば、DICOM(digital imaging and communication in medicine)が挙げられる。
制御回路32は、例えば、超音波診断装置1の中枢として機能するプロセッサである。制御回路32は、内部記憶回路27に記憶されている制御プログラムを実行することで、当該プログラムに対応する機能を実現する。制御回路32は、例えば、2次元配列された素子に関する列遅延データを生成する。列遅延データとは、例えば第1の素子配列方向と第2の素子配列方向とに沿って複数の超音波振動子が配列された2次元アレイプローブを用いる場合において、各方向について素子列単位で決定された遅延データである。また、制御回路32は、システム全体の遅延に関するサブアレイ単位の遅延データを生成し、生成した遅延データをアナログ信号として超音波送信回路21に転送する。なお、制御回路32によって実行される各機能は、制御プログラムとして組み込まれていてもよいし、制御回路32自体または装置本体20に、各機能を実行可能な専用のハードウェア回路が組み込まれていてもよい。
制御回路32は、これら専用のハードウェア回路を組み込んだ特定用途向け集積回路(Application Specific Integrated Circuit:ASIC)、フィールド・プログラマブル・ゲート・アレイ(Field Programmable Logic Device:FPGA)、他の複合プログラマブル論理デバイス(Complex Programmable Logic Device:CPLD)、又は単純プログラマブル論理デバイス(Simple Programmable Logic Device:SPLD)により実現されてもよい。
次に、第1の実施形態に係る超音波プローブ10の機能的な構成について図2のブロック図を参照して説明する。
超音波プローブ10は、接続部200(PODともいう)と、ケーブル230と、プローブ本体300(HEADともいう)とを含む。
図2において、プローブ本体300は、電子回路ユニット310と、複数の超音波振動子320とを含む。
電子回路ユニット310は、複数の送受信IC311(送受信回路)を含む。複数の送受信IC311はそれぞれ、不図示の通信制御回路を介し、装置本体20の制御回路32から列遅延データを、超音波送信回路21から駆動信号を受け取る。複数の送受信IC311はそれぞれ、列遅延データおよび駆動信号に基づいて、自身が制御を行うサブアレイごとの素子の遅延量を設定し、超音波の送受信を所定のタイミングで制御する。なお、接続部200に、通信制御回路、及び記憶回路を備え、例えばメモリであり、列遅延データを受け取って格納する。なお、接続部200に記憶回路を設けて、制御回路32からの列遅延データを記憶するようにしてもよい。
複数の超音波振動子320は、2次元マトリックス状、例えば、直交する2方向に其々一定のピッチで格子状に配列されている。複数の超音波振動子320は、送受信IC311により各素子の遅延量が設定され、遅延量に応じたタイミングで、駆動信号に基づき発生した超音波が被検体Pに向けて送信される。なお、超音波振動子は、音響変換素子と称してもよい。
超音波プローブ10から被検体Pに超音波が送信されると、送信された超音波は、被検体Pの体内組織における音響インピーダンスの不連続面で次々と反射され、反射波として複数の超音波振動子320にて受信される。受信される反射波の振幅は、超音波が反射される不連続面における音響インピーダンスの差に依存する。なお、送信された超音波パルスが、移動している血流や心臓壁などの表面で反射された場合の反射波は、ドプラ効果により、移動体の超音波送信方向に対する速度成分に依存して、周波数偏移を受ける。超音波プローブ10は、生体Pからの反射波を受信して電気信号に変換して、装置本体20に送信する。
次に、送受信IC311の構成について図3のブロック図を参照して説明する。
送受信IC311は、IC制御回路330および複数のサブアレイユニット350を含
む。
IC制御回路330は、例えば接続部200が備える通信制御回路から取得した列遅延データからサブアレイごとにサブアレイに属する各素子の遅延量を計算し、複数のサブアレイユニット350にそれぞれ設定する。
各サブアレイユニット350は、加算回路351と複数の素子送受信回路352とを含む。素子送受信回路352は、チャンネルごとに存在する。素子送受信回路352は、遅延回路と、送信増幅回路と、送受分離回路と、受信増幅回路とを含む。
加算回路351は、各素子送受信回路352の遅延回路により遅延処理された受信信号を加算する。素子送受信回路352に含まれる遅延回路は、IC制御回路330から遅延量を、超音波送信回路21から駆動信号を、受信増幅回路から振動子からの受信信号をそれぞれ受け取り、送受信信号に対して遅延量を設定する。素子送受信回路352に含まれる送信増幅回路は、遅延回路から駆動信号を受け取り、駆動信号を増幅する。素子送受信回路352に含まれる送受分離回路は、送信に関する駆動信号と、素子で受信したエコー信号とを分離する。素子送受信回路352に含まれる受信増幅回路は、送受分離回路からエコー信号を受け取り、エコー信号を増幅する。
複数のサブアレイユニット350はそれぞれ、超音波送信回路21から駆動信号を、IC制御回路330から遅延量をそれぞれ受け取る。複数のサブアレイユニット350はそれぞれ、駆動信号および遅延量に基づいて、割り当てられたサブアレイ内の素子の超音波送受信のタイミングを制御する。
次に、第1の実施形態に係る超音波プローブ10の物理的構造について図4、及び図5を用いて説明する。図4は、第1の実施形態に係る超音波プローブ10が備えるプローブ本体300の断面図の例である。図5は、第1の実施形態に係る超音波プローブ10が備えるプローブ本体300の上面図の例である。以下の説明では、図4、及び図5に示されるように、第1の配列方向、すなわちエレベーション方向に沿う軸をX軸とし、第2の配列方向、すなわちアジマス方向に沿う軸をX軸に直行するY軸とする。また、XY平面に垂直な軸をZ軸とする。
図4、及び図5に示されるように、第1の実施形態に係る超音波プローブ10が備えるプローブ本体300は、複数の超音波振動子320、ベース基板500、及び電子回路ユニット310を備える。
X軸(エレベーション方向)とY軸(アジマス方向)とに沿って2次元状に配列された複数の超音波振動子320は、所定数の素子毎に複数の振動子モジュールに分割されている。複数の超音波振動子320は、例えば、図4に示されるように、4つの振動子モジュールAM1、AM2、AM3、及びAM4に分割されている。複数の超音波振動子320の下面(Z軸の正の方向側の面)には、ベース基板500が設けられている。
ベース基板500は、例えば、FPC(Flexible Printed Circuits)等により構成される。ベース基板500は、例えば、フレキシブル配線板である。ベース基板500は、複数の超音波振動子320と電子回路ユニット310との間に設けられる。ベース基板500は、非分割構造であって、複数の超音波振動子320を支持する。ベース基板500は、表裏に銅箔の配線パターンを備える両面板である。ベース基板500は、複数の超音波振動子320と電子回路ユニット310とをモジュール単位で電気的に接続する。ベース基板がFPCであることにより、素子の背面側への超音波の放射は、背面側に有効に伝わった上で減衰する。このため、生成される画像への悪影響、例えば収斂性の悪化を回避できる。なお、ベース基板500は、多層リジット基板により構成されていてもよい。
電子回路ユニット310は、例えば、電子回路モジュールEM1、EM2、EM3、及びEM4含む。電子回路モジュールEM1、EM2、EM3、及びEM4は、ベース基板500を介し、振動子モジュールAM1、AM2、AM3、及びAM4にそれぞれ電気的に接続されている。電子回路モジュールEM1、EM2、EM3、及びEM4は、ベース基板500の厚さ方向に関して、振動子モジュールAM1、AM2、AM3、及びAM4が配列された面と反対側にある面において配列されている。電子回路モジュールEM1、EM2、EM3、及びEM4は、X軸方向(エレベーション方向)に積層されている。なお、電子回路ユニット310に含まれる電子回路モジュールの数は4に限られない。電子回路モジュールの数は、超音波振動子320の数(複数の超音波振動子320から構成される超音波振動子アレイの規模)に合わせて増減させることが可能である。
電子回路モジュールEM1、EM2、EM3、及びEM4は、バッキング材312(背面音響負荷材)、及びFPC313をそれぞれ備えている。以下、電子回路モジュールの物理的構造について説明する。FPC313は、フレキシブル配線板と称してもよい。
バッキング材312は、複数の超音波振動子320から後方(Z軸の正方向)への超音波の伝播を防止する。
各電子回路モジュールが備えるFPC313は、対応するバッキング材312にそれぞれ固着されている。具体的には、FPC313は、バッキング材312とバッキング材312のZ軸の負方向側、X軸の正方向側、及びX軸の負方向側の面と略接するように折り曲げられて固着されている。これにより、FPC313は、X軸方向に沿って2層構造となる。なお、各電子回路モジュールが備えるバッキング材312のエレベーション方向の幅は、電子回路モジュール間に設けられる2枚のFPC313の幅を考慮して、モジュールピッチよりも薄く設計されている。すなわち、各電子回路モジュールが備えるバッキング材312は、モジュールピッチを維持する寸法精度で積層、固着されている。
また、電子回路モジュールEM1、EM2、EM3、及びEM4は、8個の送受信IC311をそれぞれ備えている。すなわち、電子回路ユニット310には、合計で32個の送受信ICが含まれている。
各電子回路モジュールが備える8つの送受信IC311は、2層構造となったFPC313を、X軸方向で挟むように、例えばCOF(Chip On Film)技術により直接実装されている。具体的には、図5に示されるように、例えば、電子回路モジュールEM1では、X軸の負の方向側からFPC313に対して4つの送受信IC311を直接実装されている。また、電子回路モジュールEM1では、X軸の正の方向側から4つの送受信IC311を直接実装されている。送受信IC311をFPC313に直接実装する、すなわちFPC313に設けられる電極パッドと、送受信IC311が備える超音波振動子側の入力ピンとをFPC配線により配線することにより、送受信IC311が備える装置本体側の出力ピンの数が減る。このため、例えば、別の制御基板との接続には、FPCコネクタ接続等の一般的な接続方法を用いることが可能となる。
また、図4、及び図5に示されるように、各電子回路モジュールが備えるFPC313は、対応するFPCコネクタ314にそれぞれ接続されている。各電子回路モジュールに対応するFPCコネクタ314は、対応するケーブル315にそれぞれ接続されている。各電子回路モジュールに対応するケーブル315は、対応するケーブルコネクタ316にそれぞれ接続されている。各電子回路モジュールに対応するケーブルコネクタ316は、対応するケーブル317にそれぞれ接続されている。各電子回路モジュールに対応するケーブル317は、例えば図2に示されるケーブル230の一部として接続部200に接続されている。
各振動子モジュールに属する複数の超音波振動子320によって生成された反射波信号は、対応する各電子回路モジュールのFPC313、FPCコネクタ314、ケーブル315、ケーブルコネクタ316、及びケーブル317を介してそれぞれ装置本体20に伝送される。
なお、複数の超音波振動子320の直下のベース基板500と各電子回路モジュールに含まれるFPC313との間には空隙が生じ、ベース基板500の裏面(Z軸の正の方向側の面)への音響放射が有効になされず、波形の収斂性が悪化する。これを避けるため、ベース基板500と各電子モジュールが備えるFPC313との間の空隙には、非導電性の樹脂、例えばエポキシ樹脂が充填されている。非導電性の樹脂が空隙に充填された後加圧状態で硬化されることにより、ベース基板500と各電子モジュールが備えるFPC313とは、圧接接合される。これにより、充填された非導電性の樹脂は、構造的に複数の超音波振動子320の支持体となり、超音波プローブ10の信頼性の向上に役立つ。
以上のように、X軸方向(エレベーション方向)に、電子回路モジュールEM1、EM2、EM3、及びEM4を積層することにより、接続する送受信IC311の数を増やすことが可能となる。
次に、第1の実施形態超音波プローブ10が備えるベース基板500の裏面(Z軸の正の方向側の面)に設けられる複数の電極パッドの配置パターンについて説明する。以下の説明では、電子回路モジュールEM1、及び電子回路モジュールEM2の間についての複数の電極パッドの配置パターンについて説明する。なお、この配置パターンは、電子回路モジュールEM2、及び電子回路モジュールEM3の間についての複数の電極パッドの配置パターン、並びに電子回路モジュールEM3、及び電子回路モジュールEM4の間についての複数の電極パッドの配置パターンと同様である。
図6は、第1の実施形態に係る超音波プローブ10において、ベース基板500の裏面に設けられる複数の電極パッドの配置パターンの例を説明するための図である。図6の上側に示される図は、超音波プローブ10が備えるプローブ本体300のアジマス方向に垂直な断面の例を示す図である。図6の下側に示される図は、図6の上側に示される図と点線で接続された対応する範囲において、ベース基板500の裏面側から音響放射方向(Z軸の負の方向)に、複数の電極パッドを見た図である。
図6の上側に示される図では、振動子モジュールAM1、及び振動子モジュールAM2が、電子回路モジュールEM1、及び電子回路モジュールEM2に、ベース基板500を介して、電気的にそれぞれ接続されている。このとき、エレベーション方向(X軸方向)において、電子回路モジュールEM1と電子回路モジュールEM2との境界の近傍には、2枚のFPC313が存在する。このため、電子回路モジュールEM1と電子回路モジュールEM2の境界において、アジマス方向への配線が困難となる。
そこで、第1の実施形態超音波プローブ10では、複数の超音波振動子320と複数の電子回路モジュールとを電気的に接続する1枚のベース基板500が設けられている。また、第1の実施形態超音波プローブ10では、図6の下側に示される図のような配置パターンに従い、ベース基板500の裏面に複数の電極パッドが配置されている。図6の下側に示される図によれば、ベース基板500は、複数の電極パッドPD1(第1の電極パッド)を有する。電極パッドPD1は、ベース基板500の表面(Z軸の負の方向側の面)に設けられる電極パッドを表す。電極パッドPD1は、例えば、はんだ付け用銅箔である。電極パッドPD1は、導電性を有する。電極パッドPD1は、複数の超音波振動子320のうち各素子と1対1で電気的に接続される。また、電極パッドPD1は、ベース基板500の表面において、複数の超音波振動子320の素子間ピッチに合わせて、例えばX軸方向(アジマス方向)、及びY軸方向(エレベーション方向)に、PHX(>0)、及びPHY(>0)の間隔でそれぞれ配置されている。
図6の下側に示される図によれば、ベース基板500は、複数のスルーホールSH1を有する。スルーホールSH1は、ベース基板500をZ軸方向に貫通する貫通孔である。スルーホールSH1は、ベース基板500の両面を接続する。スルーホールSH1は、各電極パッドPD1の直下(Z軸の正方向)に1対1に対応して設けられている。スルーホールSH1は、電極パッドPD1と同様に、X軸方向(アジマス方向)、及びY軸方向(エレベーション方向)に、PHX、及びPHYの間隔でそれぞれ配置されている。なお、スルーホールSH1には、貫通孔の壁面にメッキを施した貫通スルーホールと、ベース基板500の片面の導体を残し、ベース基板500の裏面からベース層を除去してメッキを施す非貫通スルーホールとの2種がある。本実施形態においては、上記2種のスルーホールのうちいずれのスルーホールが用いられてもよい。また、スルーホールSH1の内面には、導電性材料が充填されていてもよい。なお、ベース基板500の裏面におけるスルーホールSH1の端部は、この端部を覆うようにカバーレイ又はソルダレジスト等で絶縁処理されていてもよい。
図6の下側に示される図によれば、ベース基板500は、複数の電極パッドPD2(第2の電極パッド)を有する。電極パッドPD2は、ベース基板500の裏面に設けられる電極パッドを表す。電極パッドPD2は、各電子回路モジュールが備えるFPC313上に設けられる複数の電極パッドのうち各電極パッドと電気的に1対1で接続される。中央線0は、例えば電子回路モジュールEM1が備えるFPC313と接続される複数の裏面パッドPD2をアジマス方向に2等分する線を表す。電子回路モジュールEM2についても、電子回路モジュールEM1と同様の中央線が存在する。また、境界線BLは、裏面パッドPD2の接続先を、電子回路モジュールEM1及び電子回路モジュールEM2に分ける境界線を表す。
図6の下側に示される図では、ベース基板500の裏面において、中央線0のアジマス方向の正負方向側の2列を除き、電極パッドPD1に対応する電極パッドPD2は、X軸方向、及びY軸方向に、それぞれ1/2PHX、及び1/2PHYずつシフトして配置されている。シフトされる対象となる電極パッドPD2は、各電子回路モジュールに対応する中央線に面して配列される電極パッドPD2以外の電極パッドである。
具体的には、電子回路モジュールEM1に対応する各電極パッドPD2は、対応する電極パッドPD1が配置される位置を基準として、中央線0に近付くように、それぞれX軸方向に1/2PHXシフトして配置されている。また、電子回路モジュールEM2に対応する各電極パッドPD2は、対応する電極パッドPD1が配置される位置を基準として、電子回路モジュールEM2に対応する中央線に近付くように、それぞれX軸方向に1/2PHXシフトして配置されている。
すなわち、電子回路モジュールEM1及び電子回路モジュールEM2の境界において、電子回路モジュールEM1接続される電極パッドPD2と、電子回路モジュールEM2に接続される電極パッドPD2との間隔が広がる方向にシフトして配置されている。換言すると、ベース基板500の裏面に設けられる電極パッドPD2のうち、少なくとも電子回路モジュールEM1及び電子回路モジュールEM2の境界線BLの近傍に設けられる電極パッドPD2は、境界線BLから広がる方向にシフトして配置されている。
電極パッドPD2をシフトしない、すなわち対応する電極パッドPD1の直下(Z軸の正方向)に設けた場合は、図6の下側に示される図において、電子モジュールEM1及び電子モジュールEM2の境界における電極パッドPD2の間隔は、GY1となる。第1の実施形態超音波プローブ10では、電極パッドPD2は、電子回路モジュールEM1、及び電子回路モジュールEM2に対応するそれぞれの中央線に近付くように、それぞれX軸方向に1/2PHXシフトして配置されている。このため、電子モジュールEM1及び電子モジュールEM2の境界における電極パッドPD2の間隔は、GY2(>GY1)となる。したがって、電子回路モジュールEM1及び電子回路モジュールEM2の境界におけるX軸方向への配線がしやすくなる。
さらに、第1の実施形態に係る超音波プローブ10では、ベース基板500の裏面において、中央線0のアジマス方向の正負方向側の2列を除き、すべての電極パッドPD2をシフトさせている。これにより、各電子回路モジュールに対応する電極パッドPD2をできるだけ均一に配置することができる。
また、電子回路モジュールEM1、及び電子回路モジュールEM2に対応する各電極パッドPD2は、X軸方向に1/2PHXシフトすることに加え、Y軸方向に1/2PHYシフトして配置されている。これにより、隣接するスルーホールSH1と電極パッドPD2との距離をとることができる。具体的には、電極パッドPD2をX軸方向に1/2PHXシフトするのみである場合は、隣接するスルーホールSH1と電極パッドPD2との距離は、1/2PHXとなる。一方、電極パッドPD2をさらにY軸方向に1/2PHYシフトした場合は、図6の下側に示される図において、隣接するスルーホールSH1と電極パッドPD2との距離dは、以下の式(1)のように表される。
ここで、PHX>0、及びPHY>0のため、dは、常に1/2PHXより大きくなる。したがって、電極パッドPD2と隣接するスルーホールSH1との間における短絡のリスクを低減することが可能となる。
なお、各電極パッドPD2についてシフトする所定の距離、すなわちシフト量は、X軸方向に、1/2PHX、Y軸方向に、1/2PHYとしたが、これらの値は、第1の実施形態に係る電極パッドPD2の配置パターンを説明するための一例でありこれに限定されない。
次に、第1の実施形態に係る超音波プローブ10において、ベース基板500と各電子回路モジュールとの接続の詳細について説明する。図7は、図6におけるA-A’の断面図である。なお、図7において、A-A‘断面からY軸の負方向に所定の距離離れている構成については、点線で示す。
まず、電極パッドPD1と、対応する電極パッドPD2とを接続する構成について説明する。図7において、電極パッドPD1は、ベース基板500の表面において、X軸方向にPHXの間隔で配置されている。電極パッドPD1は、複数の超音波振動子320各々の直下に設けられる。また、電極パッドPD1に対応するスルーホールSH1のベース基板500の表面側の端部には、ランド501が設けられている。電極パッドPD1及び対応するランド501は電気的及び物理的に接合されている。また、スルーホールSH1のベース基板500の裏面側の端部には、ランド502が設けられている。ランド502は、ベース基板500の背面の配線パターン503と電気的に接続されている。ベース基板500の裏面の配線パターン503は、対応するランド502と、電極パッドPD2とを電気的に接続する配線パターンである。
電極パッドPD2は、対応する電極パッドPD1を基準として、X軸方向に1/2PHXシフトされている。これにより、電子回路モジュールEM1及び電子回路モジュールEM2の境界において、電子回路モジュールEM1接続される電極パッドPD2と、電子回路モジュールEM2に接続される電極パッドPD2との間隔は、電極パッドPD2をシフトしない場合に比べて、X軸方向にPHX広がることが分かる。
以上により、電極パッドPD1と、対応する電極パッドPD2とは電気的に接続される。
次にベース基板500の裏面と、各電子回路モジュールとを接続する構成について説明する。以下、ベース基板500の裏面と、電子回路モジュールEM1とを接続する構成について説明する。なお、ベース基板500の裏面と、電子回路モジュールEM2、EM3、及びEM4とを接続する構成は、ベース基板500の裏面と、電子回路モジュールEM1とを接続する構成と同様である。
図7に示されるように、電子回路モジュールEM1が備えるFPC313は、ベース基板500と対向する面に複数の電極パッドPD3(第3の電極パッド)を備える。電極パッドPD3は、ベース基板500の裏面に設けられる電極パッドPD2と1対1に対向するように配置されている。電極パッドPD2と、対応する電極パッドPD3との間には、導電体、又は導電体が混合され導電体を有する材料から成る突起物550で電気的に接続されている。また、隣接する突起物550の間に形成される空隙551には、非導電性の樹脂が充填されている。これにより、充填された非導電性の樹脂は、構造的に複数の超音波振動子320の支持体となり、超音波プローブ10の信頼性の向上に役立つ。
また、図7に示されるように、電子回路モジュールEM1が備えるFPC313は、電極パッドPD3の直下にスルーホールSH2を備えている。スルーホールSH2は、電極パッドPD3と対応する電極パッドPD4とを電気的に1対1に接続する。なお、電子回路モジュールEM1が備えるFPC313の裏面(Z軸の正の方向側の面)におけるスルーホールSH2の端部は、この端部を覆うようにカバーレイ又はソルダレジスト等で絶縁処理されていてもよい。
第1の実施形態によれば、超音波プローブ10が備えるプローブ本体300は、2次元に配列された複数の超音波振動子320と、表面において複数の超音波振動子320が配列されたベース基板500と、ベース基板500の厚さ方向に関して表面と反対側にある裏面において配列された電子回路モジュールEM1、EM2、EM3、及びEM4とを備える。ベース基板500は、当該ベース基板500の表面において複数の超音波振動子320に対応して設けられる複数の電極パッドPD1と、当該ベース基板500の裏面において複数の電極パッドPD1に対応して設けられる複数の電極パッドPD2とを有する。複数の電極パッドPD2のうち、少なくとも電子回路モジュールEM1、及びEM2の境界、電子回路モジュールEM2、及びEM3の境界、並びに、電子回路モジュールEM3、及びEM4の境界の近傍に設けられる複数の電極パッドPD2は、対応する電極パッドPD1が配置される位置を基準として、各境界から広がる方向にシフトして配置される。
上記第1の実施形態に係る超音波プローブ10によれば、複数の超音波振動子320と、複数の電子回路モジュールとが1枚のベース基板500により電気的に接続される。さらに、各電子回路モジュールには、それぞれ複数の送受信IC311が実装されるため、複数の送受信IC311の設置面積を確保することができる。また、複数の超音波振動子320と、対応する複数の送受信IC311との間の配線長を短くすることができる。また、複数の超音波振動子320の素子間ピッチを均一にできる。よって、構造的に安定で、超音波プローブ10の外形への影響を最小限にしつつ、複数の超音波振動子320と複数の電子回路モジュールとの接続が可能となる。
また、上記第1の実施形態に係る超音波プローブ10によれば、例えば、図6の下側に示される図において、電子モジュールEM1及び電子モジュールEM2の境界線BLにおける電極パッドPD2のX軸方向の間隔は、GY2(>GY1)となる。よって、電子回路モジュールEM1及び電子回路モジュールEM2の境界におけるX軸方向への配線がしやすくなる。
したがって、高周波化及びアレイ構造の大規模化が進んでも、性能及び信頼性を確保することが可能となる。
また、第1の実施形態に係る超音波プローブ10は、複数の超音波振動子320を、ベース基板500上において、一体として加工できるので構造的に不安定部分がなく、加工性が良好である。
(第2の実施形態)
第1の実施形態においては、例えば図6の下側に示される図では、ベース基板500の裏面において、中央線0のアジマス方向(X軸方向)の正負方向側の2列を除き、電極パッドPD1に対応する電極パッドPD2は、X軸方向、及びY軸方向に、それぞれ1/2PHX、及び1/2PHYずつシフトして配置されていた。第2の実施形態では、各電子回路モジュールに対応する中央線のアジマス方向の正負方向側の2列のうち1列を除き、電極パッドPD1に対応する電極パッドPD2を、X軸方向、及びY軸方向に、それぞれ1/2PHX、及び1/2PHYずつシフトして配置するようにする。
図8は、第2の実施形態に係る超音波プローブ10において、ベース基板500の裏面に設けられる複数の電極パッドの配置パターンの例を説明するための図である。図8は、図6に示されるベース基板500と同様に、電子回路モジュールEM1、及び電子回路モジュールEM2の一部に対応する範囲において、ベース基板500の背面側から音響放射方向(Z軸の負の方向)に、複数の電極パッドを見た図を表している。図8によれば、電子回路モジュールEM1に対応する中央線0のアジマス方向の負方向側の1列を除き、電極パッドPD1に対応する電極パッドPD2を、X軸方向、及びY軸方向に、それぞれ1/2PHX、及び1/2PHYずつシフトして配置するようにする。
具体的には、各電極パッドPD2は、対応する電極パッドPD1が配置される位置を基準として、中央線0のアジマス方向の負方向側に位置する1列に配置されている電極パッドPD2に近付くように、それぞれX軸方向に1/2PHXシフトして配置されている。また、電子回路モジュールEM2に対応する各電極パッドPD2は、対応する電極パッドPD1が配置される位置を基準として、例えば電子回路モジュールEM2に対応する中央線のアジマス方向の負方向側に位置する1列に配置されている電極パッドPD2に近付くように、それぞれX軸方向に1/2PHXシフトして配置されている。すなわち、電子回路モジュールEM1及び電子回路モジュールEM2の境界において、電子回路モジュールEM1接続される電極パッドPD2と、電子回路モジュールEM2に接続される電極パッドPD2との間隔が広がる方向にシフトして配置されている。
第2の実施形態に係る超音波プローブ10では、各電子回路モジュールに対応する中央線のアジマス方向の正負方向側の2列のうち1列を除き、電極パッドPD1に対応する電極パッドPD2を、X軸方向、及びY軸方向に、それぞれ1/2PHX、及び1/2PHYずつシフトして配置するようにする。このため、第1の実施形態と同様に、電子モジュールEM1及び電子モジュールEM2の境界における電極パッドPD2の間隔は、GY2(>GY1)となる。したがって、電子回路モジュールEM1及び電子回路モジュールEM2の境界におけるX軸方向への配線がしやすくなる。
さらに、第2の実施形態超音波プローブ10では、ベース基板500の裏面において、中央線0のアジマス方向の正負方向側の2列のうち1列を除き、すべての電極パッドPD2をシフトさせている。これにより、第1の実施形態に係る超音波プローブ10と比して、各電子回路モジュールに対応する電極パッドPD2をより均一に配置することができる。
(第3の実施形態)
第1の実施形態、及び第2の実施形態においては、ベース基板500の裏面において、中央線0のアジマス方向(X軸方向)の正負方向側の1部の列を除き、電極パッドPD1に対応する電極パッドPD2は、X軸方向、及びY軸方向に、それぞれ1/2PHX、及び1/2PHYずつシフトして配置されていた。第3の実施形態では、各電子回路モジュールに対応する電極パッドPD2が、各電子回路モジュール内でできるだけ均一に配置されるようにする。
図9は、第3の実施形態に係る超音波プローブ10において、ベース基板500の裏面に設けられる複数の電極パッドの配置パターンの例を説明するための図である。図9は、図6に示されるベース基板500と同様に、電子回路モジュールEM1、及び電子回路モジュールEM2の一部に対応する範囲において、ベース基板500の背面側から音響放射方向(Z軸の負の方向)に、複数の電極パッドを見た図を表している。
図9によれば、ベース基板500の裏面において、中央線0のアジマス方向の正負方向側の2列を除き、電子回路モジュールEM1に対応する各電極パッドPD2は、対応する電極パッドPD1が配置される位置を基準として、中央線0に近付くように、それぞれX軸方向に所定の距離ずつシフトして配置されている。また、電子回路モジュールEM2に対応する各電極パッドPD2は、対応する電極パッドPD1が配置される位置を基準として、電子回路モジュールEM2に対応する中央線に近付くように、それぞれX軸方向に所定の距離ずつシフトして配置されている。すなわち、電子回路モジュールEM1及び電子回路モジュールEM2の境界において、電子回路モジュールEM1接続される電極パッドPD2と、電子回路モジュールEM2に接続される電極パッドPD2との間隔が広がる方向にシフトして配置されている。
各電極パッドPD2についてシフトする所定の距離、すなわちシフト量は、例えば、対応する電極パッドPD1の位置が各電子回路モジュールに対応する中央線から離れるほど大きくなるように設計されている。これにより、例えば、図9に示されるように、電子回路モジュールEM1において、電極パッドPD2のX軸方向の間隔PH11、PH12、PH13、PH14、及びPH15は略同じ長さになる。
また、Y軸方向については、すべての電極パッドPD2は、対応する電極パッドPD1が配置される位置を基準として、Y軸の正方向に1/2PHYずつシフトして配置されている。これにより、例えば、図9に示されるように、電子回路モジュールEM1において、電極パッドPD2のY軸方向の間隔はすべて同じ長さになる。
以上のことから、第3の実施形態に係る超音波プローブ10は、第1の実施形態及び第2の実施形態に係る超音波プローブ10と比して、各電子回路モジュールに対応する電極パッドPD2を、各電子回路モジュール内においてより均一に配置することが可能となる。
[他の実施形態]
なお、この発明は上記実施形態に限定されるものではない。上記実施形態では、振動子モジュールと電子回路モジュールとの間を、ベース基板500のみを用いて接続する場合について説明したがこれに限定されない。例えば、ベース基板500の裏面側(Z軸の正の方向側)にインターポーザ―(IP:Inter Poser)を設けるようにしてもよい。このとき、ベース基板500の表面に設けられる電極パッドの位置を基準として、電子回路モジュールの境界近傍に配列される電極パッドの間隔が電子回路モジュール間で広がる方向にインターポーザ―の裏面(Z軸の正の方向側)に設けられるバンプ(又は電極パッド)をシフトして配置する。
図10は、他の実施形態に係る超音波プローブ10Aが備えるプローブ本体300Aのアジマス方向に垂直な断面の例を示す図である。図10に示されるように、プローブ本体300Aは、複数の超音波振動子320、ベース基板500、インターポーザー600、電子回路ユニット310を備える。複数の超音波振動子320は、上記実施形態と同様に、4つの振動子モジュールAM1、AM2、AM3、及びAM4に分割されている。電子回路ユニット310は、上記実施形態と同様に、電子回路モジュールEM1、EM2、EM3、及びEM4含む。以下の説明では、電子回路モジュールEM1、及び電子回路モジュールEM2の間についての複数の電極パッドのX軸方向に関するバンプの配置パターンについて説明する。Y軸方向に関するバンプの配置パターンは、例えば図6の下側に示される図と同様であるものとする。なお、この配置パターンは、電子回路モジュールEM2、及び電子回路モジュールEM3の間についての複数のバンプの配置パターン、並びに電子回路モジュールEM3、及び電子回路モジュールEM4の間についての複数のバンプの配置パターンと同様である。
図10に示されるように、ベース基板500は、複数のスルーホール511、及び複数の電極パッド512を備える。スルーホール511は、電子回路モジュールAM1、及びAM2に含まれる各超音波振動子320の直下(Z軸の正方向)に設けられている。また、各スルーホール511の直下には、対応する電極パッド512がそれぞれ設けられている。また、ベース基板500は、ベース基板500の表面に、複数の超音波振動子320の各素子に対応して設けられる不図示の複数の電極パッドを備えている。
一方、図10に示されるインターポーザ―600は、例えば、所定の厚みを有するアルミナセラミック基板である。インターポーザ―600は、複数の電極パッド601を備えている。複数の電極パッド601は、対応する複数の電極パッド512の直下、かつ、インターポーザ―600の表面(Z軸の負の方向側の面)に設けられている。複数の電極パッド601と、対応する複数の電極パッド512とは、電気的にそれぞれ接続されている。
図10に示されるインターポーザ―600は、ベース基板500と、各電子回路モジュールが備えるFPC313との間の電気的接続を中継する機能を有する。図10に示されるインターポーザ―600は、例えば3層構造であり、電極パッド601を介して超音波振動子320からの信号を取得すると、インターポーザ―600内部の配線層に形成された信号ライン602を経由して、インターポーザ―600の裏面に設けられる対応するバンプ603にそれぞれ到達する。バンプ603に到達した超音波振動子320からの信号は、バンプ603に対応する電極パッド604を介し、電子回路モジュールEM1が備えるFPC313、及び電子回路モジュールEM2が備えるFPC313に出力される。
電子回路モジュールEM1が備えるFPC313、及び電子回路モジュールEM2が備えるFPC313は、それぞれ複数のバンプ603、及びバンプ603に対応する複数の電極パッド604を有する。FPC313は、インターポーザ―600内部の配線層を経由して出力された超音波振動子320からの信号をバンプ603、及び対応する電極パッド604を介して受信する。
ここで、図10に示されるように、インターポーザ―600内部の配線層において、ベース基板500の表面に設けられる電極パッドの位置を基準として、インターポーザ―600の裏面に設けられるバンプ603は、図10に示される中央線0のアジマス方向の正負方向側の2列を除き、中央線0に近付くように、それぞれX軸方向に1/2PHXシフトして配置されている。また、バンプ603は、対応する電極パッドPD1が配置される位置を基準として、電子回路モジュールEM2に対応する中央線に近付くように、それぞれX軸方向に1/2PHXシフトして配置されている。すなわち、電子回路モジュールEM1及び電子回路モジュールEM2の境界において、電子回路モジュールEM1に接続されるバンプ603は、電子回路モジュールEM2に接続されるバンプ603との間隔が広がる方向にシフトして配置されている。これにより、上記実施形態と同様に、電子回路モジュールEM1及び電子回路モジュールEM2の境界におけるX軸方向への配線がしやすくなる。
また、図10に示される超音波プローブ10Aが備えるプローブ本体300Aにおいて、ベース基板500とインターポーザ―600との間にさらにバンプを設けてもよい。
図11は、他の実施形態に係る超音波プローブ10Bが備えるプローブ本体300Bのアジマス方向に垂直な断面の他の例を示す図である。図11に示されるプローブ本体300Bは、図10に示されるプローブ本体300Aと比べて、ベース基板500とインターポーザ―600との間にバンプ650が設けられている。バンプ650は、例えば、銅メッキを厚く柱状に形成した銅バンプ(bump)等である。これにより、ベース基板500とインターポーザ―600との間には、バンプ650の高さ分空隙が形成される。この空隙により、超音波プローブ10から電子回路ユニット310に伝わる反射波を抑えたい場合に対応することが可能となる。
また、第1、第2、及び第3の実施形態において、プローブ本体が備えるベース基板500は、モジュールの数に関わらず、1枚であったがこれに限定されない。例えば、プローブ本体は、モジュール毎にベース基板を備えるようにしてもよい。図12は、他の実施形態に係る超音波プローブ10Cが備えるプローブ本体300Cのアジマス方向に垂直な断面の他の例を示す図である。図12に示されるプローブ本体300Cは、モジュール毎に、ベース基板500Aを備える。
具体的には、プローブ本体300Cは、4つの振動子モジュールAM1、AM2、AM3、及びAM4に対応するベース基板500A、及びインターポーザ―600Aをそれぞれ備える。
また、図12に示されるプローブ本体300Cは、モジュール毎に、グランドシート318を備えている。グランドシート318は、例えば、銅からなるシート状の部材(銅箔)である。グランドシート318は、隣接するモジュール間を物理的、電気的に分離する。例えば、振動子モジュールAM1、振動子モジュールAM1に対応するベース基板500A、インターポーザ―600A、及び電子回路モジュールEM1で構成される第1モジュール、並びに、振動子モジュールAM2、振動子モジュールAM2に対応するベース基板500A、インターポーザ―600A、及び電子回路モジュールEM2で構成される第2モジュールは、それぞれグランドシート318に覆われている。これにより、第1モジュールと、第2モジュールとは物理的、電気的に分離される。
これにより、プローブ本体の製造時において、各モジュールを独立して製造することが可能となる。したがって、例えば、電子回路モジュールを、ベース基板、又はインターポーザ―に付加することが容易になる。
また、第1、第2、及び第3の実施形態において、ベース基板500は、特許請求の範囲に記載の基板層の一例である。また、図10及び図11にそれぞれ示されるベース基板500、及びインターポーザ―600を含む構成は、特許請求の範囲に記載の基板層の一例である。また、図12に示される複数のモジュールにそれぞれ対応するベース基板500A、及びインターポーザ―600Aを含む構成の集合は、特許請求の範囲に記載の基板層の一例である。
上記説明において用いた「プロセッサ」という文言は、例えば、CPU(Central Processing Unit)、GPU(Graphics Processing Unit)、或いは、特定用途向け集積回路(Application Specific Integrated Circuit:ASIC))、プログラマブル論理デバイス(例えば、単純プログラマブル論理デバイス(Simple Programmable Logic Device:SPLD)、複合プログラマブル論理デバイス(Complex Programmable Logic Device:CPLD)、及びフィールドプログラマブルゲートアレイ(Field Programmable Gate Array:FPGA))等の回路を意味する。プロセッサは記憶回路に保存されたプログラムを読み出し実行することで機能を実現する。なお、本実施形態の各プロセッサは、プロセッサごとに単一の回路として構成される場合に限らず、複数の独立した回路を組み合わせて1つのプロセッサとして構成し、その機能を実現するようにしてもよい。さらに、図1における複数の構成要素を1つのプロセッサへ統合してその機能を実現するようにしてもよい。
以上説明した少なくとも1つの実施形態によれば、高周波化及びアレイ構造の大規模化が進んでも、性能及び信頼性を確保することができる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。