JP2019096851A - 高速スイッチング用トランジスターの設計方法 - Google Patents

Abstract

【課題】従来の３層構造の半導体素子である、バイポーラ・トランジスターを高速スイッチング用半導体素子のトランジスターとして動作する様にする。【解決手段】バイポーラ・トランジスターの半導体チップ上での構造は、基盤部分にコレクター層が形成される。エミッター層は、半導体チップ上の表面部分にコレクターよりも小さい面積で形成されるので、エミッターにはコレクター電流が集中して流れる。ベース層は、エミッター層よりもＰＮ接合の面積は大きいものの、ベース層とコレクター層の間に真性半導体層を挟む。電圧をかけた場合には、エミッター・ベース間よりもベース・コレクター間のポテンシャル障壁のエネルギー差が大きく、ＰＩＮダイオードの様に、キャリアーの蓄積時間と逆回復時間の極めて短い真性半導体層を挟む事に依って空乏層が出来て、コレクター電流のＯＮ／ＯＦＦが高速になる。【選択図】なし

Description

この発明は、工学分野に関する物である。

この発明は、バイポーラ・トランジスターのスイッチング速度を、今までの３層構造のバイポーラ・トランジスターよりも６〜７桁以上も速くする為の設計方法に関する物である。

今までのバイポーラ・トランジスターは、薄く形成したベース層を中心にＰ型半導体とＮ型半導体を３層に接合した構造の半導体素子で、接合した３層のＰ型半導体、Ｎ型半導体層中のフェルミ・レベルは等しくなり、このフェルミ・レベルに対して価電子帯、伝導帯のエネルギー準位は、それぞれフェルミ・レベルの下側と上側に形成され、Ｐ型半導体とＮ型半導体を接合する事に依り、３層の半導体層中のフェルミ・レベルが等しくなり、このフェルミ・レベルが等しくなる事に依り、Ｐ型半導体とＮ型半導体のＰＮ接合部分には、伝導帯や価電子帯のポテンシャル障壁が形成される。バイポーラ・トランジスターに電圧をかけた場合にも、３層の半導体層中のフェルミ・レベルは等しく、このＰＮ接合部分の伝導帯や価電子帯のポテンシャル障壁を電子やホール等のキャリアーが昇り降りした残りのエネルギーがジュール熱として放出される。このＰＮ接合部分のポテンシャル障壁は、電子やホール等のキャリアーに対しては純抵抗として働き、ポテンシャル障壁をキャリアーが通過する時にジュール熱が発生する。半導体の接合温度を越えない様にする為には、ＰＮ接合部分の電流密度を下げる為に、一つのエミッターに電流が集中しない様に半導体チップ上に、数多くの小さいエミッターを分散して形成し、ＰＮ接合の面積を小さくする、オーバーレイ方式がある。バイポーラ・トランジスターに電圧をかけた場合には、エミッター・ベース間よりもベース・コレクター間のポテンシャル障壁のエネルギー差が大きく、バイポーラ・トランジスターの大部分のジュール熱は、このベース・コレクター間のＰＮ接合部分で発生している。
ＳＨＦ帯のマイクロ波を使った衛星通信の信号の切り替えには、キャリアーの蓄積時間と逆回復時間の極めて短い、真性半導体層をＰ型半導体とＮ型半導体の間に挟んだ、ＰＩＮダイオードがある。Ｐ型半導体とＮ型半導体の間に挟んだ真性半導体層は、殆ど電子やホール等のキャリアーが存在しない空乏層となり、キャリアーの蓄積時間が極めて短い為に、真性半導体層中のキャリアーの寿命は極めて短く、ＰＩＮダイオードにかかる電圧が逆バイアスになると真性半導体層中のキャリアーは極めて短い時間で消滅する。この為に、ＰＩＮダイオードのスイッチング速度は普通のＰＮ接合ダイオードよりも桁違いに速く、ＳＨＦ帯のマイクロ波で通信をする衛星通信などの信号の切り替え等に使われている。

今までの３層構造の半導体素子である、バイポーラ・トランジスターを高速スイッチング用半導体素子のトランジスターとして動作する様にする。

バイポーラ・トランジスターは、薄く形成したベース層を中心にＰ型半導体とＮ型半導体を３層に接合した構造の半導体素子で、Ｐ型半導体とＮ型半導体をＰＮ接合した為に、３層の半導体層のフェルミ・レベルが同じエネルギー準位になり、Ｐ型半導体とＮ型半導体のＰＮ接合部分には、伝導帯や価電子帯のポテンシャル障壁が形成される。バイポーラ・トランジスターに電圧をかけた場合には、エミッター・ベース間よりもベース・コレクター間のポテンシャル障壁のエネルギー差が大きく、此処にトランジスターが高速にスイッチング動作をする様にＰＩＮダイオードの様にキャリアーの蓄積時間と逆回復時間の極めて短い真性半導体層を挟む事に依って空乏層が出来て、コレクター電流のＯＮ／ＯＦＦが高速になり、このエネルギー差の大きいベース・コレクター間のＰＮ接合の間に真性半導体層を挟む事に依って、ＳＨＦ帯で使うＰＩＮダイオードの様に、バイポーラ・トランジスターが高速でスイッチング動作をする様になる。バイポーラ・トランジスターに電圧をかけた場合に、ポテンシャル障壁のエネルギー差の大きいベース・コレクター間に真性半導体層を挟む事に依り空乏層が出来、真性半導体層内のキャリアーの蓄積時間と逆回復時間が極めて短い事から、極めて短い時間でコレクター電流の流れが停止して、真性半導体層をベース・コレクター間のＰＮ接合の間に挟む構造にする事に依り、バイポーラ・トランジスターが、今までの３層構造のバイポーラ・トランジスターよりも６〜７桁以上も高速にスイッチング動作をする様になる。バイポーラ・トランジスターの半導体チップ上での構造は、基盤部分にコレクター層が形成され、エミッター層は半導体チップ上の表面部分にコレクターよりも小さい面積で形成されるので、エミッターにはコレクター電流が集中して流れ、ベース層はエミッター層よりもＰＮ接合の面積は大きいものの、ベース層とコレクター層の間に真性半導体層を挟む構造にトランジスターを設計する事は、高速スイッチング動作をするバイポーラ・トランジスターを制作する上で、必要なスイッチング素子の構造である。

この発明により、バイポーラ・トランジスターはユニポーラ・トランジスターのＭＯＳＦＥＴ依りも高速にスイッチング動作をする様になり、ＣＰＵ等の、高速にスイッチング動作をする半導体素子が必要な電子回路に使用すれば、今までのＣＰＵよりも数桁も速く動作するＣＰＵやＬＳＩを制作する事が出来る。

Claims (1)

1. 高速スイッチング用トランジスターの設計方法