JP2019096772A - 半導体装置及び半導体装置の製造方法 - Google Patents
半導体装置及び半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2019096772A JP2019096772A JP2017225821A JP2017225821A JP2019096772A JP 2019096772 A JP2019096772 A JP 2019096772A JP 2017225821 A JP2017225821 A JP 2017225821A JP 2017225821 A JP2017225821 A JP 2017225821A JP 2019096772 A JP2019096772 A JP 2019096772A
- Authority
- JP
- Japan
- Prior art keywords
- rewiring
- chip
- semiconductor device
- element chip
- passive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 104
- 239000000758 substrate Substances 0.000 claims abstract description 49
- 239000011347 resin Substances 0.000 claims description 45
- 229920005989 resin Polymers 0.000 claims description 45
- 238000004519 manufacturing process Methods 0.000 claims description 25
- 239000003990 capacitor Substances 0.000 description 45
- 239000002184 metal Substances 0.000 description 32
- 229910052751 metal Inorganic materials 0.000 description 32
- 238000007747 plating Methods 0.000 description 8
- 239000010931 gold Substances 0.000 description 6
- 229910000679 solder Inorganic materials 0.000 description 6
- 239000010949 copper Substances 0.000 description 5
- 238000000465 moulding Methods 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 230000000052 comparative effect Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
Description
Amplifier)及び高周波デバイス等に適用することについて種々の検討が行われている。窒化物半導体を用いた半導体デバイスとしては、電界効果トランジスタや高電子移動度トランジスタ(HEMT:High Electron Mobility Transistor)がある。例えば、GaN
系の高電子移動度トランジスタ(GaN−HEMT)を用いたデバイスとして、モノリシックマイクロ波/ミリ波集積回路(MMIC:Monolithic. Microwave/Millimeter-wave Integrated Circuit)があり、ミリ波帯無線通信システム、マイクロ波加熱等への応用が期待されている。
合チップ103A及び出力整合チップ103Bと、パッケージ基板120との間にメタル層111、メッキ層112及びはんだ層113が設けられている。HPAチップ102の構造が変わった場合や、増幅したい高周波信号の周波数帯が変わった場合、入力整合チップ103A及び出力整合チップ103Bの回路構成の変更が発生し、その都度、入力整合チップ103A及び出力整合チップ103Bの作り直しが発生する。
絶縁層23が形成されている。絶縁層23上に電極パッド24が形成されている。絶縁層23には、能動素子及び配線等を有する能動素子回路が形成されている。したがって、半導体基板21上に能動素子回路が形成されている。電極パッド24は、他のチップ等との接続に用いられる。半導体基板21は、第1基板の一例である。
3A及び出力整合チップ3B上に再配線層14を形成する前では、入力整合チップ3A及び出力整合チップ3B内には、回路が形成されていない。
、再配線層14に含まれる再配線10Bが図示されている。図6(B)における再配線10Bの配置と、図6(C)における再配線10Bの配置とが異なっている。図6(B)及び図6(C)に示すように、再配線10Bに接続されるキャパシタ素子6の個数を調整することにより、キャパシタ部品のサイズを変更することができる。実施形態では、再配線10Bに接続される1つ以上のキャパシタ素子6をキャパシタ部品と表記する。同様に、再配線10Bに接続される抵抗素子7の個数を調整することにより、抵抗部品のサイズを変更することができる。実施形態では、再配線10Bに接続される1つ以上の抵抗素子7を抵抗部品と表記する。また、再配線10Bに接続されるインダクタ素子5の個数を調整することにより、インダクタ部品のサイズを変更することができる。実施形態では、再配線10Bに接続される1つ以上のインダクタ素子5をインダクタ部品と表記する。
子5が、能動素子チップ2の上方に配置されてもよい。インダクタ素子5の一部が、モールド樹脂4の上方に配置されてもよい。一つ又は複数のインダクタ素子5が、モールド樹脂4の上方に配置されてもよい。能動素子チップ2、受動素子チップ3及びモールド樹脂4の上方にインダクタ素子5を配置することが可能であるため、受動素子チップ3内にインダクタ素子を形成する場合と比較して、半導体装置1の小型化が容易である。
素子5、再配線10C及び絶縁層40B上に感光性絶縁樹脂を形成し、フォトリソグラフィーにより感光性絶縁樹脂を露光及び現像して、インダクタ素子5、再配線10C及び絶縁層40B上に絶縁層40Cを形成してもよい。また、インダクタ素子5、再配線10C及び絶縁層40B上に絶縁性樹脂を形成した後、絶縁性樹脂をエッチングすることにより、インダクタ素子5、再配線10C及び絶縁層40B上に絶縁層40Cを形成してもよい。これにより、能動素子チップ2、受動素子チップ3及びモールド樹脂4上に再配線層14が形成される。再配線層14は、複数のインダクタ素子5、複数の再配線10A、複数の再配線10B、再配線10C及び絶縁層40を備える。絶縁層40は、絶縁層40A、40B及び40Cを有する。
図17は、実施形態の変形例に係る半導体装置1の断面図である。図17に示すように、キャパシタ素子6、抵抗素子7及びインダクタ素子36に接続された配線61が受動素子チップ3に予め形成されている場合、配線61上に再配線62を形成してもよい。キャパシタ素子6、抵抗素子7及びインダクタ素子36は、絶縁層23内に形成されている。配線61は、キャパシタ素子6、抵抗素子7及びインダクタ素子36上に形成されている。また、能動素子チップ2の配線上に再配線62を形成してもよい。配線61上に再配線62を形成することにより、配線61の電流密度が抑制され、エレクトロマイグレーション耐性が向上する。
2 能動素子チップ
3 受動素子チップ
4 モールド樹脂
5、36 インダクタ素子
6、6A、6B、6C キャパシタ素子
7 抵抗素子
10、10A、10B、10C、61 再配線
20 パッケージ基板
21 半導体基板
31 半導体基板
33、40、40A、40B、40C 絶縁層
Claims (13)
- 第1基板及び前記第1基板上に形成された能動素子回路を有する能動素子チップと、
第2基板、前記第2基板上に形成された複数の第1受動素子及び前記第2基板上に形成された複数の第2受動素子を有する受動素子チップと、
前記能動素子チップと前記受動素子チップとを接続する第1再配線と、
前記複数の第1受動素子の少なくとも一つと前記複数の第2受動素子のうちの少なくとも一つとを接続する第2再配線と、
を備える半導体装置。 - 前記能動素子チップ及び前記受動素子チップ上に形成された絶縁層と、
前記絶縁層内に形成された第3受動素子と、
を備え、
前記第3受動素子は、前記第2再配線に接続されていることを特徴とする請求項1に記載の半導体装置。 - 前記能動素子チップの側面を囲み、かつ、前記受動素子チップの側面を囲むモールド樹脂を備え、
前記第2再配線の一部が、前記モールド樹脂の上方に配置されていることを特徴とする請求項1又は2に記載の半導体装置。 - 前記能動素子チップの側面を囲み、かつ、前記受動素子チップの側面を囲むモールド樹脂を備え、
前記第3受動素子は、前記モールド樹脂の上方に配置されていることを特徴とする請求項2に記載の半導体装置。 - 前記第3受動素子は、前記能動素子チップの上方に配置されていることを特徴とする請求項2又は4に記載の半導体装置。
- 前記第2再配線の一部が、前記能動素子チップの上方に配置されていることを特徴とする請求項1から5の何れか一項に記載の半導体装置。
- 前記複数の第1受動素子は、同一サイズの前記第1受動素子を少なくとも2つ含むことを特徴とする請求項1から6の何れか一項に記載の半導体装置。
- 前記複数の第2受動素子は、同一サイズの前記第2受動素子を少なくとも2つ含むことを特徴とする請求項1から7の何れか一項に記載の半導体装置。
- 前記複数の第1受動素子は、2種類以上の異なるサイズの前記第1受動素子を含むことを特徴とする請求項1から8の何れか一項に記載の半導体装置。
- 前記複数の第2受動素子は、2種類以上の異なるサイズの前記第2受動素子を含むことを特徴とする請求項1から9の何れか一項に記載の半導体装置。
- 前記第1再配線上に形成された第3再配線を備える請求項1から10の何れか一項に記載の半導体装置。
- 前記第2再配線上に形成された第4再配線を備える請求項1から11の何れか一項に記載の半導体装置。
- 第1基板及び前記第1基板上に形成された能動素子回路を有する能動素子チップと、第2基板、前記第2基板上に形成された複数の第1受動素子及び前記第2基板上に形成された複数の第2受動素子を有する受動素子チップと、をモールド樹脂で固定する工程と、
前記能動素子チップと前記受動素子チップとを接続する第1再配線を形成する工程と、
前記複数の第1受動素子の少なくとも一つと前記複数の第2受動素子のうちの少なくとも一つとを接続する第2再配線を形成する工程と、
を備える半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017225821A JP6969317B2 (ja) | 2017-11-24 | 2017-11-24 | 半導体装置及び半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017225821A JP6969317B2 (ja) | 2017-11-24 | 2017-11-24 | 半導体装置及び半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019096772A true JP2019096772A (ja) | 2019-06-20 |
JP6969317B2 JP6969317B2 (ja) | 2021-11-24 |
Family
ID=66972023
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017225821A Active JP6969317B2 (ja) | 2017-11-24 | 2017-11-24 | 半導体装置及び半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6969317B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11881464B2 (en) | 2020-04-03 | 2024-01-23 | Wolfspeed, Inc. | Stacked RF circuit topology using transistor die with through silicon carbide vias on gate and/or drain |
JP7474349B2 (ja) | 2020-04-03 | 2024-04-24 | ウルフスピード インコーポレイテッド | Rf増幅器パッケージ |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08116023A (ja) * | 1994-09-30 | 1996-05-07 | Internatl Business Mach Corp <Ibm> | エレクトロマイグレーション特性を有する集積回路チップ及びその形成方法 |
JP2005108929A (ja) * | 2003-09-29 | 2005-04-21 | Casio Comput Co Ltd | 半導体装置及びその製造方法 |
KR20070005492A (ko) * | 2005-07-05 | 2007-01-10 | 세이코 엡슨 가부시키가이샤 | 전자 기판의 제조 방법, 전자 기판, 및 전자 기기 |
US20070119616A1 (en) * | 2005-11-30 | 2007-05-31 | Shinko Electric Industries Co., Ltd. | Mounting substrate, manufacturing method of mounting substrate and manufacturing method of semiconductor device |
JP2007221036A (ja) * | 2006-02-20 | 2007-08-30 | Fujikura Ltd | 半導体パッケージ及びその製造方法 |
JP2016207802A (ja) * | 2015-04-21 | 2016-12-08 | 富士通株式会社 | 半導体装置の製造方法及び半導体装置 |
-
2017
- 2017-11-24 JP JP2017225821A patent/JP6969317B2/ja active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08116023A (ja) * | 1994-09-30 | 1996-05-07 | Internatl Business Mach Corp <Ibm> | エレクトロマイグレーション特性を有する集積回路チップ及びその形成方法 |
JP2005108929A (ja) * | 2003-09-29 | 2005-04-21 | Casio Comput Co Ltd | 半導体装置及びその製造方法 |
KR20070005492A (ko) * | 2005-07-05 | 2007-01-10 | 세이코 엡슨 가부시키가이샤 | 전자 기판의 제조 방법, 전자 기판, 및 전자 기기 |
US20070119616A1 (en) * | 2005-11-30 | 2007-05-31 | Shinko Electric Industries Co., Ltd. | Mounting substrate, manufacturing method of mounting substrate and manufacturing method of semiconductor device |
JP2007150202A (ja) * | 2005-11-30 | 2007-06-14 | Shinko Electric Ind Co Ltd | 実装基板、実装基板の製造方法、および半導体装置の製造方法 |
JP2007221036A (ja) * | 2006-02-20 | 2007-08-30 | Fujikura Ltd | 半導体パッケージ及びその製造方法 |
JP2016207802A (ja) * | 2015-04-21 | 2016-12-08 | 富士通株式会社 | 半導体装置の製造方法及び半導体装置 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11881464B2 (en) | 2020-04-03 | 2024-01-23 | Wolfspeed, Inc. | Stacked RF circuit topology using transistor die with through silicon carbide vias on gate and/or drain |
JP7474349B2 (ja) | 2020-04-03 | 2024-04-24 | ウルフスピード インコーポレイテッド | Rf増幅器パッケージ |
Also Published As
Publication number | Publication date |
---|---|
JP6969317B2 (ja) | 2021-11-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6730540B2 (en) | Clock distribution networks and conductive lines in semiconductor integrated circuits | |
US9997428B2 (en) | Via structures for thermal dissipation | |
TWI276183B (en) | Thin, thermally enhanced flip chip in a leaded molded package | |
US9589927B2 (en) | Packaged RF amplifier devices with grounded isolation structures and methods of manufacture thereof | |
US9337774B2 (en) | Packaged RF amplifier devices and methods of manufacture thereof | |
JP2009500820A (ja) | アセンブリを製造する方法及びアセンブリ | |
US9761547B1 (en) | Crystalline tile | |
US9299627B2 (en) | Semiconductor package having a cap unit with concave portion and method of manufacturing the same | |
US20170018501A1 (en) | Via structures for thermal dissipation | |
JP6969317B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
US20180116052A1 (en) | Electronic tile packaging | |
JP2008103387A (ja) | 半導体装置 | |
KR101341619B1 (ko) | 반도체 패키지 및 그의 제조 방법 | |
US20230369272A1 (en) | Hybrid device assemblies and method of fabrication | |
TWI607539B (zh) | 晶片封裝體及其製造方法 | |
CN113826196A (zh) | 双侧冷却的电子器件 | |
WO2010100845A1 (ja) | 半導体チップ及び半導体装置 | |
JP2010186959A (ja) | 半導体パッケージおよびその作製方法 | |
US9640457B2 (en) | Power amplifier package and method thereof | |
TW201639101A (zh) | 晶片封裝體及其製造方法 | |
TWI785503B (zh) | Rf電路模組及其製造方法 | |
US20120068771A1 (en) | Heterogeneous integration of harmonic loads and transistor feedback for improved amplifier performance | |
JP7192523B2 (ja) | 半導体パッケージ及び電子装置 | |
JP2007150335A (ja) | 半導体装置 | |
JP2004007024A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200807 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210621 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210706 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210906 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210928 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20211011 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6969317 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |