JP2019095861A - ニューラルネットワーク装置 - Google Patents
ニューラルネットワーク装置 Download PDFInfo
- Publication number
- JP2019095861A JP2019095861A JP2017222259A JP2017222259A JP2019095861A JP 2019095861 A JP2019095861 A JP 2019095861A JP 2017222259 A JP2017222259 A JP 2017222259A JP 2017222259 A JP2017222259 A JP 2017222259A JP 2019095861 A JP2019095861 A JP 2019095861A
- Authority
- JP
- Japan
- Prior art keywords
- data
- router
- storage unit
- neural network
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N3/00—Computing arrangements based on biological models
- G06N3/02—Neural networks
- G06N3/08—Learning methods
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N3/00—Computing arrangements based on biological models
- G06N3/02—Neural networks
- G06N3/04—Architecture, e.g. interconnection topology
- G06N3/044—Recurrent networks, e.g. Hopfield networks
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/061—Improving I/O performance
- G06F3/0613—Improving I/O performance in relation to throughput
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0653—Monitoring storage devices or systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0673—Single storage device
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N3/00—Computing arrangements based on biological models
- G06N3/02—Neural networks
- G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
- G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L45/00—Routing or path finding of packets in data switching networks
- H04L45/38—Flow based routing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N3/00—Computing arrangements based on biological models
- G06N3/02—Neural networks
- G06N3/04—Architecture, e.g. interconnection topology
- G06N3/045—Combinations of networks
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L45/00—Routing or path finding of packets in data switching networks
- H04L45/74—Address processing for routing
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Human Computer Interaction (AREA)
- Biophysics (AREA)
- Biomedical Technology (AREA)
- Health & Medical Sciences (AREA)
- Life Sciences & Earth Sciences (AREA)
- Mathematical Physics (AREA)
- Evolutionary Computation (AREA)
- Computing Systems (AREA)
- General Health & Medical Sciences (AREA)
- Artificial Intelligence (AREA)
- Computational Linguistics (AREA)
- Software Systems (AREA)
- Molecular Biology (AREA)
- Data Mining & Analysis (AREA)
- Neurology (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Multi Processors (AREA)
Abstract
Description
20 データ処理部
22 通信部
24 学習部
26 設定部
30 コア
40 ルータ
42 通信路
50 入力回路
52 受信部
54 入力記憶部
56 ルータ内送信部
60 出力回路
62 ルータ内受信部
64 出力記憶部
66 送信部
72 順方向データバッファ
74 逆方向データバッファ
82 データ記憶部
84 メモリコントローラ
Claims (13)
- それぞれが、ニューラルネットワークにおける一部の構成要素の演算および処理を実行する複数のコアと、
前記複数のコアのそれぞれから出力されたデータを、前記ニューラルネットワークの構成に従って演算および処理が実行されるように、前記複数のコアの何れか1つのコアに転送する複数のルータと、
を備え、
前記複数のルータのそれぞれは、入力回路と、出力回路と、を有し、
前記複数のコアのそれぞれは、前記ニューラルネットワークを順方向に伝播する順方向データ、および、前記ニューラルネットワークを逆方向に伝播する逆方向データの少なくとも一方を送信し、
前記入力回路は、前記複数のコアおよび前記複数のルータのうちの何れか1つから、前記順方向データおよび前記逆方向データを受信し、
前記出力回路または前記入力回路は、
データの受信を要求する要求信号を受信した場合であって、前記逆方向データを記憶させるための空き容量が存在しない場合、記憶している前記逆方向データを削除する
ニューラルネットワーク装置。 - 前記出力回路は、
出力記憶部と、
前記入力回路から前記順方向データおよび前記逆方向データを受信し、受信した前記順方向データおよび前記逆方向データを前記出力記憶部に書き込むルータ内受信部と、
前記出力記憶部に記憶された前記順方向データおよび前記逆方向データを、前記複数のコアおよび前記複数のルータのうちの何れか1つに送信する送信部と、
を含み、
前記ルータ内受信部は、
前記入力回路から前記逆方向データの受信を要求する要求信号を受信した場合であって、前記逆方向データを記憶させるための空き容量が前記出力記憶部に存在しない場合、前記出力記憶部に記憶されている前記逆方向データを削除する
請求項1に記載のニューラルネットワーク装置。 - 前記入力回路は、前記複数のコアおよび前記複数のルータのうち何れか1つのコアまたはルータに接続され、当該入力回路に接続されたコアまたはルータから前記順方向データまたは前記逆方向データを受信し、
前記出力回路は、前記複数のコアおよび前記複数のルータのうち何れか1つのコアまたはルータに接続され、当該出力回路に接続されたコアまたはルータに前記順方向データまたは前記逆方向データを送信する
請求項2に記載のニューラルネットワーク装置。 - 前記入力回路は、
入力記憶部と、
当該ルータに接続されたコアまたはルータから前記順方向データおよび前記逆方向データを受信し、受信した前記順方向データおよび前記逆方向データを前記入力記憶部に書き込む受信部と、
前記入力記憶部に記憶された前記順方向データまたは前記逆方向データを読み出し、読み出した前記順方向データまたは前記逆方向データの送信先となる、当該ルータに接続されたコアまたはルータを決定し、決定したコアまたはルータに接続された出力回路に、読み出した前記順方向データまたは前記逆方向データを送信するルータ内送信部と、
を含む請求項3に記載のニューラルネットワーク装置。 - 前記出力記憶部は、前記順方向データを記憶する順方向データバッファを含み、
前記送信部は、最も過去に書き込まれた前記順方向データを前記順方向データバッファから読み出し、読み出した前記順方向データを前記送信先に送信する
請求項4に記載のニューラルネットワーク装置。 - 前記出力記憶部は、前記逆方向データを記憶して書き込み順に出力する逆方向データバッファをさらに含み、
前記送信部は、最も過去に書き込まれた前記逆方向データを前記逆方向データバッファから読み出し、読み出した前記逆方向データを前記送信先に送信する
請求項5に記載のニューラルネットワーク装置。 - 前記送信部は、送信した前記順方向データまたは前記逆方向データを前記出力記憶部から削除する
請求項2から6の何れか1項に記載のニューラルネットワーク装置。 - 前記ルータ内受信部は、前記逆方向データを記憶させるための空き容量が前記出力記憶部に存在しない場合、最も過去に書き込まれた1つの前記逆方向データを前記出力記憶部から削除する
請求項2から7の何れか1項に記載のニューラルネットワーク装置。 - 前記ルータ内受信部は、前記要求信号を受信した場合、前記要求信号を送信した入力回路に、前記逆方向データの送信を許可する許可信号を送信する
請求項2から8の何れか1項に記載のニューラルネットワーク装置。 - 前記出力記憶部は、
前記順方向データおよび前記逆方向データを記憶するランダムアクセス可能なデータ記憶部と、
前記データ記憶部に対するアクセス制御をするメモリコントローラと、
を含み、
前記メモリコントローラは、前記データ記憶部に対して、前記順方向データを記憶させるための記憶容量および前記逆方向データを記憶させるための記憶容量を設定しており、
前記ルータ内受信部は、前記逆方向データの受信を要求する要求信号を何れか1つの入力回路から受信した場合であって、前記データ記憶部に記憶されている前記逆方向データの合計容量が、前記逆方向データを記憶させるための記憶容量に達している場合、前記データ記憶部に記憶されている何れか1つの前記逆方向データを削除する
請求項2から5の何れか1項に記載のニューラルネットワーク装置。 - 前記出力記憶部は、
前記順方向データおよび前記逆方向データを記憶するランダムアクセス可能なデータ記憶部を含み、
前記ルータ内受信部は、前記逆方向データの受信を要求する要求信号を何れか1つの入力回路から受信した場合であって、前記データ記憶部の空き容量が存在しない場合、前記データ記憶部に記憶されている前記逆方向データを削除する
請求項2から5の何れか1項に記載のニューラルネットワーク装置。 - 前記出力記憶部は、
前記順方向データおよび前記逆方向データを記憶するランダムアクセス可能なデータ記憶部を含み、
前記ルータ内受信部は、前記順方向データまたは前記逆方向データの受信を要求する要求信号を何れか1つの入力回路から受信した場合であって、前記データ記憶部の空き容量が存在しない場合、前記データ記憶部に記憶されている何れか1つの前記逆方向データを削除する
請求項2から5の何れか1項に記載のニューラルネットワーク装置。 - 前記複数のコアは、前記複数のルータに対して一対一に対応して設けられ、対応して設けられたルータとデータを送受信する
請求項1から12の何れか1項に記載のニューラルネットワーク装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017222259A JP6794336B2 (ja) | 2017-11-17 | 2017-11-17 | ニューラルネットワーク装置 |
US15/911,366 US11461617B2 (en) | 2017-11-17 | 2018-03-05 | Neural network device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017222259A JP6794336B2 (ja) | 2017-11-17 | 2017-11-17 | ニューラルネットワーク装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019095861A true JP2019095861A (ja) | 2019-06-20 |
JP6794336B2 JP6794336B2 (ja) | 2020-12-02 |
Family
ID=66533079
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017222259A Active JP6794336B2 (ja) | 2017-11-17 | 2017-11-17 | ニューラルネットワーク装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US11461617B2 (ja) |
JP (1) | JP6794336B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2021049828A1 (ko) * | 2019-09-10 | 2021-03-18 | 주식회사 모빌린트 | 복수 개의 코어를 갖는 연산 장치 |
Families Citing this family (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10802489B1 (en) | 2017-12-29 | 2020-10-13 | Apex Artificial Intelligence Industries, Inc. | Apparatus and method for monitoring and controlling of a neural network using another neural network implemented on one or more solid-state chips |
US10740434B1 (en) | 2018-04-20 | 2020-08-11 | Perceive Corporation | Reduced dot product computation circuit |
US11468145B1 (en) | 2018-04-20 | 2022-10-11 | Perceive Corporation | Storage of input values within core of neural network inference circuit |
US11783167B1 (en) | 2018-04-20 | 2023-10-10 | Perceive Corporation | Data transfer for non-dot product computations on neural network inference circuit |
US11455409B2 (en) | 2018-05-21 | 2022-09-27 | Pure Storage, Inc. | Storage layer data obfuscation |
US11954220B2 (en) | 2018-05-21 | 2024-04-09 | Pure Storage, Inc. | Data protection for container storage |
US11675503B1 (en) | 2018-05-21 | 2023-06-13 | Pure Storage, Inc. | Role-based data access |
US11763133B2 (en) * | 2018-08-31 | 2023-09-19 | Servicenow Canada Inc. | Data point suitability determination from edge device neural networks |
US11995533B1 (en) | 2018-12-05 | 2024-05-28 | Perceive Corporation | Executing replicated neural network layers on inference circuit |
US11347297B1 (en) | 2019-01-23 | 2022-05-31 | Perceive Corporation | Neural network inference circuit employing dynamic memory sleep |
US11157692B2 (en) * | 2019-03-29 | 2021-10-26 | Western Digital Technologies, Inc. | Neural networks using data processing units |
US11868901B1 (en) | 2019-05-21 | 2024-01-09 | Percieve Corporation | Compiler for optimizing memory allocations within cores |
US11367290B2 (en) | 2019-11-26 | 2022-06-21 | Apex Artificial Intelligence Industries, Inc. | Group of neural networks ensuring integrity |
US10956807B1 (en) | 2019-11-26 | 2021-03-23 | Apex Artificial Intelligence Industries, Inc. | Adaptive and interchangeable neural networks utilizing predicting information |
US11366434B2 (en) | 2019-11-26 | 2022-06-21 | Apex Artificial Intelligence Industries, Inc. | Adaptive and interchangeable neural networks |
US10691133B1 (en) * | 2019-11-26 | 2020-06-23 | Apex Artificial Intelligence Industries, Inc. | Adaptive and interchangeable neural networks |
US11907571B2 (en) | 2020-07-13 | 2024-02-20 | SK Hynix Inc. | Read threshold optimization systems and methods using domain transformation |
JP7358312B2 (ja) * | 2020-08-25 | 2023-10-10 | 株式会社東芝 | 記憶装置およびニューラルネットワーク装置 |
US11355204B2 (en) | 2020-09-03 | 2022-06-07 | SK Hynix Inc. | Efficient read-threshold calculation method for parametric PV-level modeling |
US20220114135A1 (en) * | 2020-09-21 | 2022-04-14 | Mostafizur Rahman | Computer architecture for artificial intelligence and reconfigurable hardware |
US11430530B2 (en) * | 2021-01-25 | 2022-08-30 | SK Hynix Inc. | Deep learning based program-verify modeling and voltage estimation for memory devices |
US11514999B2 (en) | 2021-04-16 | 2022-11-29 | SK Hynix Inc. | Systems and methods for parametric PV-level modeling and read threshold voltage estimation |
US11749354B2 (en) | 2021-07-13 | 2023-09-05 | SK Hynix Inc. | Systems and methods for non-parametric PV-level modeling and read threshold voltage estimation |
US11769556B2 (en) | 2021-07-27 | 2023-09-26 | SK Hynix Inc. | Systems and methods for modeless read threshold voltage estimation |
US11769555B2 (en) | 2021-07-27 | 2023-09-26 | SK Hynix Inc. | Read threshold voltage estimation systems and methods for parametric PV-level modeling |
US11854629B2 (en) | 2021-11-22 | 2023-12-26 | SK Hynix Inc. | System and method for non-parametric optimal read threshold estimation using deep neural network |
Citations (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02271463A (ja) * | 1989-04-13 | 1990-11-06 | Seiko Epson Corp | ニューラルネットワークシミュレータ |
JPH04344970A (ja) * | 1991-05-23 | 1992-12-01 | Nippon Telegr & Teleph Corp <Ntt> | ニューラルネット処理装置 |
JPH0784976A (ja) * | 1993-09-10 | 1995-03-31 | Toshiba Corp | ニューラルネットワーク |
JPH086916A (ja) * | 1994-06-22 | 1996-01-12 | Hitachi Ltd | リカレント型ニューラルネットワーク学習方法及びその装置 |
JPH09259100A (ja) * | 1996-03-19 | 1997-10-03 | Toshiba Corp | ニューラルネットワーク装置 |
JPH1153335A (ja) * | 1997-07-31 | 1999-02-26 | Ricoh Co Ltd | 並列bp逐次学習処理装置 |
WO2012120620A1 (ja) * | 2011-03-07 | 2012-09-13 | 株式会社 日立製作所 | 電池状態推定方法および電池管理システム |
JP2015534172A (ja) * | 2012-09-14 | 2015-11-26 | インターナショナル・ビジネス・マシーンズ・コーポレーションInternational Business Machines Corporation | ニューラル・コア回路 |
US20160224886A1 (en) * | 2011-09-16 | 2016-08-04 | International Business Machines Corporation | Neuromorphic event-driven neural computing architecture in a scalable neural network |
WO2016174113A1 (en) * | 2015-04-27 | 2016-11-03 | Universität Zürich | Networks and hierarchical routing fabrics with heterogeneous memory structures for scalable event-driven computing systems |
US20170017875A1 (en) * | 2012-03-29 | 2017-01-19 | International Business Machines Corporation | Synaptic, dendritic, somatic, and axonal plasticity in a network of neural cores using a plastic multi-stage crossbar switching |
JP2017087403A (ja) * | 2015-11-17 | 2017-05-25 | ファナック株式会社 | クーラント監視機能を有する制御装置 |
JP2018136919A (ja) * | 2016-12-20 | 2018-08-30 | インテル・コーポレーション | スパイクタイミング依存可塑性のニューロモーフィック的具体化を用いたネットワークトラバーサル |
US20180341621A1 (en) * | 2017-05-23 | 2018-11-29 | Korea University Research And Business Foundation | Bi-directional fifo memory and convolution processing device using the same |
JP2020508532A (ja) * | 2017-02-23 | 2020-03-19 | セレブラス システムズ インク. | 加速化ディープラーニング |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05307624A (ja) | 1991-09-05 | 1993-11-19 | Ricoh Co Ltd | 信号処理装置 |
JPH05216859A (ja) | 1991-12-11 | 1993-08-27 | Ricoh Co Ltd | 信号処理装置 |
US5485548A (en) | 1992-08-01 | 1996-01-16 | Ricoh Company, Ltd. | Signal processing apparatus using a hierarchical neural network |
JP4740763B2 (ja) * | 2006-02-15 | 2011-08-03 | 株式会社日立製作所 | ストレージシステム及びストレージコントローラ |
KR20150034900A (ko) | 2013-09-26 | 2015-04-06 | 삼성전자주식회사 | 뉴런 회로들을 연결하는 시냅스 회로, 뉴로모픽 회로를 구성하는 단위 셀 및 뉴로모픽 회로 |
US10474948B2 (en) | 2015-03-27 | 2019-11-12 | University Of Dayton | Analog neuromorphic circuit implemented using resistive memories |
US9934463B2 (en) | 2015-05-15 | 2018-04-03 | Arizona Board Of Regents On Behalf Of Arizona State University | Neuromorphic computational system(s) using resistive synaptic devices |
JP6502799B2 (ja) | 2015-09-04 | 2019-04-17 | 株式会社東芝 | 信号発生装置および伝送装置 |
JP6602279B2 (ja) | 2016-09-20 | 2019-11-06 | 株式会社東芝 | メムキャパシタ、ニューロ素子およびニューラルネットワーク装置 |
US10425358B2 (en) * | 2016-09-29 | 2019-09-24 | International Business Machines Corporation | Network switch architecture supporting multiple simultaneous collective operations |
US11062203B2 (en) * | 2016-12-30 | 2021-07-13 | Intel Corporation | Neuromorphic computer with reconfigurable memory mapping for various neural network topologies |
JP6556768B2 (ja) | 2017-01-25 | 2019-08-07 | 株式会社東芝 | 積和演算器、ネットワークユニットおよびネットワーク装置 |
JP6773621B2 (ja) | 2017-09-15 | 2020-10-21 | 株式会社東芝 | 演算装置 |
-
2017
- 2017-11-17 JP JP2017222259A patent/JP6794336B2/ja active Active
-
2018
- 2018-03-05 US US15/911,366 patent/US11461617B2/en active Active
Patent Citations (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02271463A (ja) * | 1989-04-13 | 1990-11-06 | Seiko Epson Corp | ニューラルネットワークシミュレータ |
JPH04344970A (ja) * | 1991-05-23 | 1992-12-01 | Nippon Telegr & Teleph Corp <Ntt> | ニューラルネット処理装置 |
JPH0784976A (ja) * | 1993-09-10 | 1995-03-31 | Toshiba Corp | ニューラルネットワーク |
JPH086916A (ja) * | 1994-06-22 | 1996-01-12 | Hitachi Ltd | リカレント型ニューラルネットワーク学習方法及びその装置 |
JPH09259100A (ja) * | 1996-03-19 | 1997-10-03 | Toshiba Corp | ニューラルネットワーク装置 |
JPH1153335A (ja) * | 1997-07-31 | 1999-02-26 | Ricoh Co Ltd | 並列bp逐次学習処理装置 |
WO2012120620A1 (ja) * | 2011-03-07 | 2012-09-13 | 株式会社 日立製作所 | 電池状態推定方法および電池管理システム |
US20160224886A1 (en) * | 2011-09-16 | 2016-08-04 | International Business Machines Corporation | Neuromorphic event-driven neural computing architecture in a scalable neural network |
US20170017875A1 (en) * | 2012-03-29 | 2017-01-19 | International Business Machines Corporation | Synaptic, dendritic, somatic, and axonal plasticity in a network of neural cores using a plastic multi-stage crossbar switching |
JP2015534172A (ja) * | 2012-09-14 | 2015-11-26 | インターナショナル・ビジネス・マシーンズ・コーポレーションInternational Business Machines Corporation | ニューラル・コア回路 |
WO2016174113A1 (en) * | 2015-04-27 | 2016-11-03 | Universität Zürich | Networks and hierarchical routing fabrics with heterogeneous memory structures for scalable event-driven computing systems |
JP2017087403A (ja) * | 2015-11-17 | 2017-05-25 | ファナック株式会社 | クーラント監視機能を有する制御装置 |
JP2018136919A (ja) * | 2016-12-20 | 2018-08-30 | インテル・コーポレーション | スパイクタイミング依存可塑性のニューロモーフィック的具体化を用いたネットワークトラバーサル |
JP2020508532A (ja) * | 2017-02-23 | 2020-03-19 | セレブラス システムズ インク. | 加速化ディープラーニング |
US20180341621A1 (en) * | 2017-05-23 | 2018-11-29 | Korea University Research And Business Foundation | Bi-directional fifo memory and convolution processing device using the same |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2021049828A1 (ko) * | 2019-09-10 | 2021-03-18 | 주식회사 모빌린트 | 복수 개의 코어를 갖는 연산 장치 |
Also Published As
Publication number | Publication date |
---|---|
US11461617B2 (en) | 2022-10-04 |
JP6794336B2 (ja) | 2020-12-02 |
US20190156180A1 (en) | 2019-05-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6794336B2 (ja) | ニューラルネットワーク装置 | |
US8601423B1 (en) | Asymmetric mesh NoC topologies | |
US9009648B2 (en) | Automatic deadlock detection and avoidance in a system interconnect by capturing internal dependencies of IP cores using high level specification | |
CN101841471B (zh) | 具有连接成多维矩阵的节点的系统及其控制方法以及设备 | |
TWI583153B (zh) | 用於促進訊息單向排序之裝置、系統和方法 | |
WO2011162230A1 (ja) | 情報処理システム、中継装置、および情報処理方法 | |
CN108123901A (zh) | 一种报文传输方法和装置 | |
KR102031269B1 (ko) | 개선된 3d 토러스 | |
CN116915708A (zh) | 路由数据包的方法、处理器及可读存储介质 | |
US10728178B2 (en) | Apparatus and method for distribution of congestion information in a switch | |
US9170979B2 (en) | Converging interconnect node controlling operation related to associated future item in dependence upon data predicted based on current transaction data item passing through | |
KR102153814B1 (ko) | 로드 균형을 위한 확률 기반 적응형 라우팅 알고리즘 | |
JP4687925B2 (ja) | 優先調停システム及び優先調停方法 | |
JP5783008B2 (ja) | ストレージ装置、ストレージシステム、データ更新方法およびデータ管理プログラム | |
CN112433962A (zh) | 数据传输电路及方法、核、芯片、电子设备及存储介质 | |
CN103825842A (zh) | 一种多cpu系统的数据流处理方法和装置 | |
CN117221212B (zh) | 片上光网络低拥塞路由方法及相关设备 | |
JP2020005017A (ja) | 動的可変容量メモリ装置及び記憶容量動的可変方法 | |
JP2015069345A (ja) | 情報処理装置,データ転送装置,およびデータ転送方法 | |
US20200026679A1 (en) | Transaction routing for system on chip | |
JP2013005145A (ja) | パケット転送装置及びパケット転送方法 | |
JP6148641B2 (ja) | 端末収容ルーティング装置、端末収容ルーティング装置の動作方法および通信システム | |
JP2020046821A (ja) | ニューラルネットワーク装置 | |
TWI752005B (zh) | 用於中間資料傳輸的方法、系統及分布式系統 | |
JP2012199767A (ja) | 電子回路システム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190816 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200630 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20201013 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20201111 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6794336 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |