JP2019079916A - Back-contact type solar battery module - Google Patents

Back-contact type solar battery module Download PDF

Info

Publication number
JP2019079916A
JP2019079916A JP2017205339A JP2017205339A JP2019079916A JP 2019079916 A JP2019079916 A JP 2019079916A JP 2017205339 A JP2017205339 A JP 2017205339A JP 2017205339 A JP2017205339 A JP 2017205339A JP 2019079916 A JP2019079916 A JP 2019079916A
Authority
JP
Japan
Prior art keywords
solar cell
layer
semiconductor layer
light
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017205339A
Other languages
Japanese (ja)
Inventor
航 吉田
Wataru Yoshida
航 吉田
暢 入江
Noboru Irie
暢 入江
訓太 吉河
Kunita Yoshikawa
訓太 吉河
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kaneka Corp
Original Assignee
Kaneka Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kaneka Corp filed Critical Kaneka Corp
Priority to JP2017205339A priority Critical patent/JP2019079916A/en
Publication of JP2019079916A publication Critical patent/JP2019079916A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/52PV systems with concentrators
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/546Polycrystalline silicon PV cells

Landscapes

  • Photovoltaic Devices (AREA)

Abstract

To provide a solar battery module of a back-contact type solar battery, which can ensure both of a conversion performance of photoelectric conversion in a solar battery module and UV light durability.SOLUTION: A solar battery module 20 comprises an intrinsic semiconductor layer 12U formed by a hydrogenated amorphous silicon-based film layer, a low-reflection layer 16 composed of an insulative layer, and a light-receiving side sealant 21U which are disposed on one another on the side of a light-receiving face 11SU of a semiconductor substrate 11. The amount of a UV absorber to be added to a mass of the light-receiving side sealant 21U is less than 0.010 mass%. The hydrogenated amorphous silicon layer has a thickness Ta of 15 nm or more and 50 nm or less.SELECTED DRAWING: Figure 1

Description

本発明は、バックコンタクト型太陽電池モジュールに関する。   The present invention relates to a back contact solar cell module.

一般的な太陽電池は、半導体基板の両面(受光面・裏面)に電極を配置させた両面電極型であるが、昨今、電極による遮蔽損のない太陽電池として、特許文献1に示されるような、裏面のみに電極を配置させたバックコンタクト(裏面電極)型太陽電池が開発されている。   A common solar cell is a double-sided electrode type in which electrodes are disposed on both sides (light receiving side and back side) of a semiconductor substrate, but as disclosed in Patent Document 1 as a solar cell without shielding loss due to electrodes these days. A back contact (back electrode) type solar cell in which an electrode is disposed only on the back surface has been developed.

また、太陽電池は、実用化においては、受光側保護部材と裏側保護部材との間に配置され、かつ、両保護部材と太陽電池との間に配置される封止材で封止され、太陽電池モジュールとされる。このモジュールでは、通常、封止材には、紫外線吸収剤が添加される。   Further, in practical use, the solar cell is disposed between the light receiving side protection member and the back side protection member and sealed with a sealing material disposed between the both protection members and the solar cell, It is considered as a battery module. In this module, a UV absorber is usually added to the encapsulant.

このような紫外線吸収剤が添加されていないと、封止材が紫外線の影響で劣化、破損等を起こし、太陽電池に含まれる種々部材も紫外線または封止材の割れから浸入する水分等の影響を受けて劣化し、ひいては、太陽電池モジュールの性能低下が起きてしまうためである。   If such an ultraviolet absorber is not added, the sealing material is deteriorated or damaged under the influence of ultraviolet light, and various members included in the solar cell are also affected by moisture or the like that infiltrates from ultraviolet light or cracks of the sealing material. As a result, the performance of the solar cell module is degraded.

国際公開2015−060432号公報International Publication 2015-060432

しかしながら、封止材に紫外線吸収剤が添加されると、太陽電池モジュールの紫外線耐久性は向上するものの、紫外線吸収剤に起因して、太陽電池の受光量が減少し、太陽電池モジュールにおける光電変換の変換効率の低下が起きる。   However, although the ultraviolet light durability of the solar cell module is improved when the ultraviolet light absorber is added to the sealing material, the amount of light received by the solar cell is decreased due to the ultraviolet light absorber, and photoelectric conversion in the solar cell module Conversion efficiency declines.

本発明は、上記の課題を解決するためになされたものである。そして、その目的は、太陽電池モジュールにおける光電変換の変換性能と紫外線耐久性とを同時に担保した太陽電池モジュールを提供することにある。   The present invention has been made to solve the above-mentioned problems. And the objective is to provide the solar cell module which secured simultaneously the conversion performance and the ultraviolet light durability of the photoelectric conversion in a solar cell module.

本発明に係る、半導体基板の主面の一方側に異種の電極層を配置したバックコンタクト型太陽電池を、封止材で封止したバックコンタクト型太陽電池モジュールにあって、前記半導体基板の他方側の主面である受光面側には、水素化非晶質シリコン系薄膜層、絶縁層、および、受光側封止材が重ねて配置されており、前記受光側封止材の質量に対して添加される紫外線吸収剤が、0.010質量%未満であり、前記水素化非晶質シリコン層の厚みTaが、15nm以上50nm以下である。   In a back contact type solar cell module in which a back contact type solar cell in which different types of electrode layers are disposed on one side of a main surface of a semiconductor substrate according to the present invention is sealed with a sealing material The hydrogenated amorphous silicon-based thin film layer, the insulating layer, and the light-receiving side sealing material are disposed so as to overlap with each other on the light-receiving surface side which is the main surface on the side. The ultraviolet absorber added is less than 0.010% by mass, and the thickness Ta of the hydrogenated amorphous silicon layer is 15 nm or more and 50 nm or less.

本発明のバックコンタクト型太陽電池モジュールによれば、光電変換の変換性能と紫外線耐久性とが同時に担保される。   According to the back contact type solar cell module of the present invention, the conversion performance of photoelectric conversion and the ultraviolet light durability are simultaneously secured.

は、バックコンタクト型太陽電池モジュールの断面図である。These are sectional drawings of a back contact type solar cell module. は、バックコンタクト型太陽電池の裏面側を示す平面図である。These are top views which show the back surface side of a back contact type solar cell. は、バックコンタクト型太陽電池モジュールの模式的な断面図である。These are typical sectional drawings of a back contact type solar cell module. は、バックコンタクト型太陽電池モジュールの模式的な平面図である。These are typical top views of a back contact type solar cell module. は、サンプルAの太陽電池モジュールの光電変換特性と紫外線耐久性とを示すグラフである。These are graphs which show the photoelectric conversion characteristic and ultraviolet-ray durability of a solar cell module of sample A. は、サンプルBの太陽電池モジュールの光電変換特性と紫外線耐久性とを示すグラフである。These are graphs which show the photoelectric conversion characteristic and ultraviolet-ray durability of a solar cell module of sample B. は、サンプルCの太陽電池モジュールの光電変換特性と紫外線耐久性とを示すグラフである。These are graphs which show the photoelectric conversion characteristic and ultraviolet-ray durability of a solar cell module of sample C. は、サンプルDの太陽電池モジュールの光電変換特性と紫外線耐久性とを示すグラフである。These are graphs which show the photoelectric conversion characteristic and ultraviolet-ray durability of a solar cell module of sample D.

本発明の一実施形態について説明すると以下の通りであるが、本発明はこれに限定されるものではない。なお、便宜上、ハッチングや部材符号等を省略する場合もあるが、かかる場合、他の図面を参照するものとする。また、図面における種々部材の寸法は、便宜上、見やすいように調整されている。   One embodiment of the present invention will be described as follows, but the present invention is not limited thereto. In addition, although hatching, a member code | symbol, etc. may be abbreviate | omitted for convenience, in this case, another drawing shall be referred. Also, the dimensions of the various members in the drawings have been adjusted for the sake of convenience.

図3および図4は、半導体基板の主面の一方側に異種の電極層を配置したバックコンタクト型太陽電池10を、封止材21で封止したバックコンタクト型の太陽電池モジュール20を示す。詳説すると、この太陽電池モジュール20は、少なくとも、封止材21(受光側封止材21U、裏側封止材21B)、受光側保護部材22、裏側保護部材23、および、バックコンタクト型の太陽電池10を含む。   3 and 4 show a back contact type solar cell module 20 in which a back contact type solar cell 10 in which different types of electrode layers are disposed on one side of the main surface of a semiconductor substrate is sealed with a sealing material 21. FIG. In detail, the solar cell module 20 includes at least a sealing material 21 (light receiving side sealing material 21U, back side sealing material 21B), a light receiving side protective member 22, a back side protective member 23, and a back contact type solar cell Including ten.

なお、図3および図4では、複数の太陽電池10を、接続用の配線部材25で電気的に接続させた太陽電池モジュール20が図示される。そして、これらの図に示されるような、電気的に接続された太陽電池10の集合体を、太陽電池ストリングと称することもある。   In FIGS. 3 and 4, a solar cell module 20 in which a plurality of solar cells 10 are electrically connected by a wiring member 25 for connection is illustrated. And, an assembly of the electrically connected solar cells 10 as shown in these figures may be referred to as a solar cell string.

また、太陽電池10は、表面と裏面を含んでおり、本明細書では、表面の側を表側、これに対して反対側にあたる裏面の側を裏側と称する。そして、便宜上、表側は裏側よりも積極的に受光させようとする側(受光側)とし、積極的に受光させない裏側を非受光側として説明する。   Further, the solar cell 10 includes a front surface and a back surface, and in the present specification, the front surface side is referred to as a front side, and the back surface side opposite to the front side is referred to as a back surface. Then, for convenience, the front side will be described as a side (light receiving side) that is to receive light more positively than the back side, and the back side not actively receiving light will be described as a non-light receiving side.

したがって、図3に示されるように、太陽電池モジュール20は、太陽電池10と、この太陽電池10を基準にして、受光側に、受光側封止材21U、受光側保護部材22をこの順で重ねて配置する一方、受光側の反対側となる裏側に、裏側封止材21B、裏側保護部材23をこの順で重ねて配置する。   Therefore, as shown in FIG. 3, the solar cell module 20 includes the solar cell 10, and the light receiving side sealing member 21U and the light receiving side protective member 22 in this order on the light receiving side with reference to the solar cell 10. On the other side opposite to the light receiving side, the rear side sealing member 21B and the rear side protection member 23 are arranged in this order in an overlapping manner.

封止材21は、太陽電池10を封止して保護するもので、太陽電池10の受光側の面と受光側保護部材22との間、および、太陽電池10の裏側の面と裏側保護部材23との間に介在する。以降では、太陽電池10の受光側を被覆する封止材21を受光側封止材21U、太陽電池10の裏側を被覆する封止材21を裏側封止材21Bと称すこともある。   The sealing material 21 seals and protects the solar cell 10, and between the surface on the light receiving side of the solar cell 10 and the light receiving side protection member 22, and the surface on the back side of the solar cell 10 and the back side protection member It intervenes between 23 and Hereinafter, the sealing material 21 covering the light receiving side of the solar cell 10 may be referred to as a light receiving side sealing material 21U, and the sealing material 21 covering the rear side of the solar cell 10 may be referred to as a rear side sealing material 21B.

受光側封止材21Uおよび裏側封止材21Bの形状は、特に限定されるものではなく、例えばシート状が挙げられる。シート状であれば、面状の太陽電池10の表面・裏面を被覆しやすいためである。   The shapes of the light-receiving side sealing material 21U and the back side sealing material 21B are not particularly limited, and examples thereof include a sheet shape. If it is a sheet form, it is because it is easy to coat the surface and the back of a planar solar cell 10.

封止材21の材料としては、特に限定されるものではないが、光を透過する特性(透光性)を有すると好ましい。また、封止材21の材料は、太陽電池10と受光側保護部材22と裏側保護部材23とを接着させる接着性を有すると好ましい。   Although it does not specifically limit as a material of the sealing material 21, It is preferable if it has the characteristic (light transmission) which permeate | transmits light. Moreover, it is preferable that the material of the sealing material 21 has adhesiveness for bonding the solar cell 10, the light receiving side protection member 22 and the back side protection member 23.

このような材料としては、例えば、エチレン/酢酸ビニル共重合体(EVA)、エチレン/α−オレフィン共重合体、エチレン/酢酸ビニル/トリアリルイソシアヌレート(EVAT)、ポリビニルブチラート(PVB)、アクリル樹脂、ウレタン樹脂、または、シリコーン樹脂等の透光性樹脂が挙げられる。なお、受光側封止材21Uの材料と裏側封止材21Bの材料とは、同一であっても構わないし異なっていても構わない。   Such materials include, for example, ethylene / vinyl acetate copolymer (EVA), ethylene / α-olefin copolymer, ethylene / vinyl acetate / triallyisocyanurate (Evat), polyvinyl butyrate (PVB), acrylic Examples of the resin include translucent resins such as resins, urethane resins, and silicone resins. The material of the light receiving side sealing material 21U and the material of the back side sealing material 21B may be the same or different.

また、受光側封止材21Uには、紫外光を変換して可視光を発する波長変換剤が含まれると好ましい。このような波長変換剤が含有されていると、太陽電池10の発電に寄与しなかった紫外光が発電に寄与する可視光に変換されるため、太陽電池10、ひいては太陽電池モジュール20の発電量が増大する。   In addition, it is preferable that the light receiving side sealing material 21U include a wavelength conversion agent that converts ultraviolet light and emits visible light. When such a wavelength conversion agent is contained, the ultraviolet light which did not contribute to the power generation of the solar cell 10 is converted into visible light which contributes to the power generation, so the power generation amount of the solar cell 10 and hence the solar cell module 20 Increases.

波長変換剤の材料としては、特に限定されるものではないが、可視光の蛍光を有する希土類元素を含む金属錯体等、有機色素、または、無機蛍光体等が挙げられる。なお、このような波長変換剤が、封止材21の材料となる樹脂に分散され、その樹脂がシート状等に成型されることによって、波長変換剤を分散させた封止材21が得られる。   The material of the wavelength conversion agent is not particularly limited, and examples thereof include metal complexes containing rare earth elements having fluorescence of visible light, organic dyes, inorganic phosphors, and the like. In addition, such a wavelength conversion agent is disperse | distributed to resin used as the material of the sealing material 21, and the sealing material 21 to which the wavelength conversion agent was disperse | distributed is obtained by shape | molding the resin in a sheet form etc. .

受光側保護部材22は、受光側封止材21Uを介して、太陽電池10の表面(受光面)を覆って、その太陽電池10を保護する。受光側保護部材22の形状は、特に限定されるものではないが、面状の受光面を間接的に覆う点から、板状またはシート状が好ましい。   The light receiving side protection member 22 covers the surface (light receiving surface) of the solar cell 10 via the light receiving side sealing material 21U to protect the solar cell 10. The shape of the light-receiving side protective member 22 is not particularly limited, but is preferably plate-like or sheet-like from the viewpoint of indirectly covering the planar light-receiving surface.

受光側保護部材22の材料としては、特に限定されるものではないが、封止材21同様に、透光性を有しつつも紫外光に耐性の有る材料が好ましく、例えば、ガラス、または、アクリル樹脂若しくはポリカーボネート樹脂等の透明樹脂が挙げられる。また、受光側保護部材22の表面は、凹凸状に加工されていても構わないし、反射防止コーティング層で被覆されていても構わない。これらのようになっていると、受光側保護部材22は、受けた光を反射させ難くして、より多くの光を太陽電池10に導けるためである。   The material of the light receiving side protection member 22 is not particularly limited, but like the sealing material 21, a material having translucency and resistance to ultraviolet light is preferable, for example, glass or Transparent resin such as acrylic resin or polycarbonate resin can be mentioned. In addition, the surface of the light receiving side protective member 22 may be processed to be uneven, or may be covered with an anti-reflection coating layer. Under these conditions, it is difficult for the light receiving side protection member 22 to reflect the received light and to guide more light to the solar cell 10.

裏側保護部材23は、裏側封止材21Bを介して、太陽電池10の裏面を覆って、その太陽電池10を保護する。裏側保護部材23の形状は、特に限定されるものではないが、受光側保護部材22同様に、面状の裏面を間接的に覆う点から、板状またはシート状が好ましい。   The back side protection member 23 covers the back side of the solar cell 10 via the back side sealing material 21 B to protect the solar cell 10. The shape of the back side protection member 23 is not particularly limited, but in the same manner as the light receiving side protection member 22, a plate or sheet is preferable from the viewpoint of indirectly covering the planar back surface.

裏側保護部材23の材料としては、特に限定されるものではないが、水等の浸入を防止する(遮水性の高い)材料が好ましい。例えば、ポリエチレンテレフタレート(PET)、ポリエチレン(PE)、オレフィン系樹脂、含フッ素樹脂、若しくは含シリコーン樹脂等の樹脂フィルムと、アルミニウム箔等の金属箔との積層体が挙げられる。   Although it does not specifically limit as a material of the back side protection member 23, A material (high water impermeability) which prevents penetration of water etc. is preferable. For example, the laminated body of resin films, such as a polyethylene terephthalate (PET), polyethylene (PE), an olefin resin, a fluorine-containing resin, or a silicone resin, and metal foil, such as aluminum foil, is mentioned.

なお、図3および図4に示されるような、複数の太陽電池10を含む太陽電池モジュール20では、接続用の配線部材25(以下、接続配線25とも称する)が含まれる。接続配線25は、隣り合った太陽電池10での電極同士の接続、太陽電池ストリング同士の接続、または、太陽電池ストリングから外部装置への取出配線との接続のために使用される。   A solar cell module 20 including a plurality of solar cells 10 as shown in FIGS. 3 and 4 includes a wiring member 25 for connection (hereinafter also referred to as connection wiring 25). The connection wiring 25 is used for the connection of the electrodes in the adjacent solar cells 10, the connection of the solar cell strings, or the connection with the extraction wiring from the solar cell string to the external device.

接続配線25は、図3および図4に示されるような裏側電極型太陽電池10では、太陽電池10の裏面同士に架け渡り、はんだまたは導電性接着剤等でその裏面に接着される。具体的には、接続配線25は、太陽電池10の電極層におけるバスバー部(後述)に接続される。   In the back side electrode type solar cell 10 as shown in FIG. 3 and FIG. 4, the connection wiring 25 is bridged across the back sides of the solar cell 10 and is bonded to the back side with a solder or a conductive adhesive. Specifically, the connection wiring 25 is connected to a bus bar portion (described later) in the electrode layer of the solar cell 10.

なお、接続配線25の材料は、特に限定されるものではないが、銅、アルミニウム、銀、金、または、これらを含む合金等の金属が挙げられる。また、銅、アルミニウム、銀、金、若しくはこれらを含む合金等の金属表面に、金、銀、スズ、若しくははんだ等の導電層を被覆させた被覆層付き金属が、接続配線25の材料であっても構わない。   Although the material of the connection wiring 25 is not particularly limited, metals such as copper, aluminum, silver, gold, or an alloy containing these may be mentioned. In addition, a metal with a covering layer in which a conductive layer such as gold, silver, tin, or solder is coated on the surface of a metal such as copper, aluminum, silver, gold, or an alloy containing these is the material of the connection wiring 25. It does not matter.

なお、太陽電池モジュール20の製造方法は、特に限定されるものではない。例えば、裏側保護部材23、裏側封止材21B、太陽電池10(太陽電池ストリング)、受光側封止材21U、および、受光側保護部材22を、この順で重ね、真空排気を行うラミネータ等を用いて、所定の温度、圧力にて加熱、加圧することによって封止すればよい。   In addition, the manufacturing method of the solar cell module 20 is not specifically limited. For example, the back side protection member 23, the back side sealing member 21B, the solar cell 10 (solar cell string), the light receiving side sealing member 21U, and the light receiving side protection member 22 are stacked in this order, and It may be sealed by heating and pressurizing at a predetermined temperature and pressure.

以下、太陽電池10について詳細に説明する。図1の模式的な断面図は、シリコン製の半導体基板11を用いた太陽電池10を表す。なお、この太陽電池10は、いわゆるヘテロ接合結晶シリコン太陽電池であり、電極層17を太陽電池10の裏面のみに配置させたバックコンタクト型(裏面電極型)太陽電池10である。   The solar cell 10 will be described in detail below. The schematic cross-sectional view of FIG. 1 represents a solar cell 10 using a semiconductor substrate 11 made of silicon. The solar cell 10 is a so-called heterojunction crystalline silicon solar cell, and is a back contact type (back electrode type) solar cell 10 in which the electrode layer 17 is disposed only on the back surface of the solar cell 10.

太陽電池10は、半導体基板11、真性半導体層12(12U,12p,12n)、導電型半導体層13(p型半導体層13p,n型半導体層13n)、低反射層16、および、電極層17(透明電極層18,金属電極層19)を含む。   The solar cell 10 includes a semiconductor substrate 11, an intrinsic semiconductor layer 12 (12U, 12p, 12n), a conductive semiconductor layer 13 (p-type semiconductor layer 13p, an n-type semiconductor layer 13n), a low reflection layer 16, and an electrode layer 17 (Transparent electrode layer 18, metal electrode layer 19) is included.

なお、以降では、便宜上、p型半導体層13pまたはn型半導体層13nに個別に対応付けされる部材には、部材番号の末尾に「p」/「n」を付すことがある。また、p型、n型のように、異種同士の導電型では、一方の導電型を「第1導電型」、他方の導電型を「第2導電型」と称しても構わない。   In the following, for convenience, “p” / “n” may be added to the end of the member numbers for members individually associated with the p-type semiconductor layer 13p or the n-type semiconductor layer 13n. Further, as in p-type and n-type, in different types of conductivity types, one conductivity type may be referred to as “first conductivity type”, and the other conductivity type may be referred to as “second conductivity type”.

半導体基板11は、単結晶シリコンで形成された基板であっても多結晶シリコンで形成された基板であっても構わない。以下では、単結晶シリコン基板を例に挙げて説明する。   The semiconductor substrate 11 may be a substrate formed of single crystal silicon or a substrate formed of polycrystalline silicon. Hereinafter, a single crystal silicon substrate will be described as an example.

また、半導体基板11の導電型は、シリコン原子に対して電子を導入する不純物(例えば、リン原子)を含有するn型単結晶シリコン基板であっても、シリコン原子に対して正孔を導入する不純物(例えば、ホウ素原子)を有するp型単結晶シリコン基板であっても構わないが、以下では、キャリア寿命の長いといわれるn型の半導体基板11を例に挙げて説明する。   The conductivity type of the semiconductor substrate 11 is such that holes are introduced to silicon atoms even in an n-type single crystal silicon substrate containing an impurity (for example, phosphorus atom) for introducing electrons to silicon atoms. Although it may be a p-type single crystal silicon substrate having an impurity (for example, boron atom), hereinafter, an n-type semiconductor substrate 11 which is said to have a long carrier life will be described as an example.

また、半導体基板11は、受けた光を閉じこめておく観点から、2つの主面11S(11SU,11SB)の表面のうち、少なくとも受光側(受光面11SU側)は、山(凸)と谷(凹)とで形成されるテクスチャ構造が有ると好ましい。なお、テクスチャ構造(凹凸面)は、例えば、半導体基板11における(100)面のエッチングレートと(111)面のエッチングレートとの差異を応用した異方性エッチングによって形成される。   Further, from the viewpoint of closing the received light, the semiconductor substrate 11 has peaks (convex) and valleys (convex) on at least the light receiving side (light receiving surface 11SU side) of the surfaces of the two main surfaces 11S (11SU, 11SB). Preferably, there is a texture structure formed by The texture structure (concave and convex surface) is formed, for example, by anisotropic etching applying the difference between the etching rate of the (100) plane and the etching rate of the (111) plane in the semiconductor substrate 11.

また、半導体基板11の厚みが、250μm以下であると好ましい。なお、厚みを測定する場合の測定方向は、半導体基板11の平均面(平均面とは、テクスチャ構造に依存しない基板全体としての面を意味する)に対する垂直方向である。そこで、以降、この垂直方向、すなわち厚みを測定する方向を厚み方向とする。   Further, the thickness of the semiconductor substrate 11 is preferably 250 μm or less. The measurement direction in the case of measuring the thickness is perpendicular to the average surface of the semiconductor substrate 11 (the average surface means the surface of the entire substrate independent of the texture structure). Therefore, hereinafter, the vertical direction, that is, the direction in which the thickness is measured is referred to as the thickness direction.

半導体基板11の厚みは、250μm以下であると、シリコンの使用量が減少するため、シリコン基板が確保し易くなり、低コスト化も図れる。その上、シリコン基板内で光励起により生成した正孔と電子とを裏面側のみで回収するバックコンタクト構造では、各励起子の自由行程の観点からも好ましい。   When the thickness of the semiconductor substrate 11 is 250 μm or less, the amount of silicon used is reduced, so that the silicon substrate can be easily secured, and cost reduction can also be achieved. In addition, a back contact structure in which holes and electrons generated by photoexcitation in the silicon substrate are recovered only on the back surface side is preferable from the viewpoint of free travel of each exciton.

一方で、半導体基板11の厚みが過度に小さいと、機械的強度の低下が生じたり、外光(太陽光)が十分に吸収されず、短絡電流密度が減少しかねない。そのため、半導体基板11の厚みは、50μm以上が好ましく、70μm以上がより好ましい。なお、半導体基板11の主面11Sにテクスチャ構造が形成されている場合、半導体基板11の厚みは、受光側および裏面側のそれぞれの凹凸構造における凸の頂点を結んだ直線間の最大距離で表される。   On the other hand, if the thickness of the semiconductor substrate 11 is excessively small, mechanical strength may be reduced, external light (sunlight) may not be sufficiently absorbed, and the short circuit current density may be reduced. Therefore, the thickness of the semiconductor substrate 11 is preferably 50 μm or more, and more preferably 70 μm or more. When the texture structure is formed on the main surface 11S of the semiconductor substrate 11, the thickness of the semiconductor substrate 11 is represented by the maximum distance between the straight lines connecting the apexes of the projections on the light receiving side and the back side. Be done.

真性半導体層12(12U,12p,12n)は、半導体基板11の両主面11S(11SU,11SB)を覆うことで、半導体基板11への不純物拡散を抑えつつ表面パッシベーションを行う。なお、「真性(i型)」との用語は、導電型不純物を含まない完全に真性であるものに限られず、シリコン系層が真性層として機能し得る範囲で微量のn型不純物またはp型不純物を含む「弱n型」または「弱p型」の実質的に真性な層も包含する。   The intrinsic semiconductor layer 12 (12U, 12p, 12n) covers both main surfaces 11S (11SU, 11SB) of the semiconductor substrate 11 to perform surface passivation while suppressing impurity diffusion into the semiconductor substrate 11. Note that the term "intrinsic (i-type)" is not limited to completely intrinsic ones that do not contain a conductive impurity, and a very small amount of n-type impurities or p-types can be used as long as the silicon-based layer can function as an intrinsic layer. Also included are "weak n-type" or "weak p-type" substantially intrinsic layers that contain impurities.

真性半導体層12の材料は、特に限定されるものではないが、非晶質シリコン系薄膜であると好ましく、シリコンと水素とを含む水素化非晶質シリコン系薄膜層であるとより好ましい。   The material of the intrinsic semiconductor layer 12 is not particularly limited, but is preferably an amorphous silicon-based thin film, and more preferably a hydrogenated amorphous silicon-based thin film layer containing silicon and hydrogen.

真性半導体層12の形成方法は、特に限定されるものではないが、プラズマCVD(Chemical Vapor Deposition)法であると好ましい。   The method for forming the intrinsic semiconductor layer 12 is not particularly limited, but is preferably the plasma CVD (Chemical Vapor Deposition) method.

これらの薄膜が、単結晶シリコンで形成された半導体基板11上にCVD製膜されると、単結晶シリコンへの不純物の拡散を抑制しつつ、基板表面のパッシベーションを有効に行える。また、プラズマCVD法であれば、真性半導体層12の膜中水素濃度を膜厚方向で変化させることで、キャリア回収を行う上で有効なエネルギーギャッププロファイルの形成も行える。   When these thin films are deposited by CVD on a semiconductor substrate 11 formed of single crystal silicon, passivation of the substrate surface can be effectively performed while suppressing diffusion of impurities into single crystal silicon. Further, in the plasma CVD method, by changing the hydrogen concentration in the film of the intrinsic semiconductor layer 12 in the film thickness direction, it is possible to form an energy gap profile that is effective for carrier recovery.

なお、プラズマCVD法による薄膜の形成条件としては、例えば、基板温度100℃以上300℃以下、圧力20Pa以上2600Pa以下、高周波パワー密度0.003W/cm以上0.5W/cm以下が好適である。 As conditions for forming a thin film by plasma CVD, for example, a substrate temperature of 100 ° C. to 300 ° C., a pressure of 20 Pa to 2600 Pa, and a high frequency power density of 0.003 W / cm 2 to 0.5 W / cm 2 are preferable. is there.

また、薄膜の形成に使用される原料ガスとしては、水素化非晶質シリコン系薄膜の場合、SiH、Si等のシリコン含有ガス、または、それらのガスとHを混合したものが好適である。 In the case of a hydrogenated amorphous silicon-based thin film, as a source gas used for forming a thin film, a silicon-containing gas such as SiH 4 or Si 2 H 6 or a mixture of these gases and H 2 Is preferred.

導電型半導体層13としては、p型半導体層13pとn型半導体層13nとが挙げられる。図1に示すように、p型半導体層13pは、半導体基板11の裏面11SB側の一部に真性半導体層12pを介して形成されており、n型半導体層13nは、半導体基板11の裏面11SB側の他の一部に真性半導体層12nを介して形成される。つまり、p型半導体層13pおよびn型半導体層13nと半導体基板11との間に、中間層として、真性半導体層12p,12nが介在する。なお、導電型半導体層13の製法は、特に限定されるものではないが、真性半導体層12同様に、プラズマCVD法であると好ましい。   Examples of the conductive semiconductor layer 13 include a p-type semiconductor layer 13p and an n-type semiconductor layer 13n. As shown in FIG. 1, the p-type semiconductor layer 13p is formed on a part of the back surface 11SB side of the semiconductor substrate 11 via the intrinsic semiconductor layer 12p, and the n-type semiconductor layer 13n is the back surface 11SB of the semiconductor substrate 11. It is formed on the other part of the side via the intrinsic semiconductor layer 12n. That is, between the p-type semiconductor layer 13 p and the n-type semiconductor layer 13 n and the semiconductor substrate 11, the intrinsic semiconductor layers 12 p and 12 n are interposed as intermediate layers. The manufacturing method of the conductive semiconductor layer 13 is not particularly limited, but like the intrinsic semiconductor layer 12, it is preferable to use the plasma CVD method.

また、p型半導体層13pおよびn型半導体層13nは、半導体基板11の裏面11SB側において、図2の平面図(電極層17は便宜上省略)に示すように、櫛型に形成される。   The p-type semiconductor layer 13p and the n-type semiconductor layer 13n are formed in a comb shape on the back surface 11SB side of the semiconductor substrate 11 as shown in the plan view of FIG. 2 (the electrode layer 17 is omitted for convenience).

詳説すると、p型半導体層13pは、櫛背部E13pと、その櫛背部E13pに対して交差しつつ、並列する複数の櫛歯部T13pを含む。また、n型半導体層13nは、櫛背部E13nと、その櫛背部E13nに対して交差しつつ、並列する複数の櫛歯部T13nを含む。そして、櫛歯部T13pと櫛歯部T13nとは、交互に並ぶ。なお、p型半導体層13pとn型半導体層13nとは、電気的に分離されるように配置される。   Describing in detail, the p-type semiconductor layer 13p includes a comb back E13p and a plurality of comb teeth T13p arranged in parallel while intersecting the comb back E13p. The n-type semiconductor layer 13n includes a comb back E13n and a plurality of comb teeth T13n arranged in parallel while crossing the comb back E13n. The comb teeth T13p and the comb teeth T13n are alternately arranged. The p-type semiconductor layer 13p and the n-type semiconductor layer 13n are disposed so as to be electrically separated.

p型半導体層13pは、p型のドーパン卜(ボロン等)が添加されたシリコン層で、真性半導体層13p上に形成される。例えば、p型水素化非晶質シリコン層、p型非晶質シリコンカーバイド層、またはp型非晶質シリコンオキサイド層が挙げられる。なお、p型半導体層13pは、不純物拡散の抑制または直列抵抗低下の観点から、非晶質シリコンで形成されると好ましい。また、p型非晶質シリコンカーバイド層およびp型非晶質シリコンオキサイド層は、ワイドギャップの低屈折率層であるため、光学的なロスを低減できる点において好ましい。   The p-type semiconductor layer 13p is a silicon layer to which p-type dopant (such as boron) is added, and is formed on the intrinsic semiconductor layer 13p. For example, a p-type hydrogenated amorphous silicon layer, a p-type amorphous silicon carbide layer, or a p-type amorphous silicon oxide layer can be mentioned. The p-type semiconductor layer 13p is preferably formed of amorphous silicon from the viewpoint of suppression of impurity diffusion or reduction in series resistance. In addition, since the p-type amorphous silicon carbide layer and the p-type amorphous silicon oxide layer are wide gap low refractive index layers, they are preferable in that optical loss can be reduced.

n型半導体層13nは、n型のドーパン卜(リン等)が添加されたシリコン層で、真性半導体層13n上に形成される。なお、n型半導体層13nも、p型半導体層13p同様に、非晶質シリコン層で形成されると好ましい。   The n-type semiconductor layer 13n is a silicon layer to which n-type dopant (such as phosphorus) is added, and is formed on the intrinsic semiconductor layer 13n. The n-type semiconductor layer 13n is also preferably formed of an amorphous silicon layer, similarly to the p-type semiconductor layer 13p.

低反射層[絶縁層]16は、受光側の真性半導体層12U上に形成され、太陽電池10の受けた光の反射を抑制させる。低反射層16の材料としては、光を透過させる透光性の材料で絶縁性のものであれば、特に限定されるものではないが、例えば、酸化ケイ素、または窒化ケイ素が挙げられる。なお、低反射層16の製法は、特に限定されるものではないが、真性半導体層12同様に、プラズマCVD法であると好ましい。   The low reflective layer [insulating layer] 16 is formed on the intrinsic semiconductor layer 12U on the light receiving side, and suppresses the reflection of the light received by the solar cell 10. The material of the low reflection layer 16 is not particularly limited as long as it is a light transmitting material that transmits light and is an insulating material, and examples thereof include silicon oxide and silicon nitride. The method of producing the low reflective layer 16 is not particularly limited, but like the intrinsic semiconductor layer 12, the plasma CVD method is preferable.

電極層17は、p型半導体層13pまたはn型半導体層13n上を覆うように形成されることで、それら半導体層13p,13nに電気的に接続される。これにより、電極層17は、p型半導体層13pまたはn型半導体層13nに生じるキャリアを導く輸送層として機能する。   The electrode layer 17 is formed so as to cover the p-type semiconductor layer 13p or the n-type semiconductor layer 13n, and is electrically connected to the semiconductor layers 13p and 13n. Thus, the electrode layer 17 functions as a transport layer which leads carriers generated in the p-type semiconductor layer 13p or the n-type semiconductor layer 13n.

なお、電極層17は、導電性の高い金属のみで形成されても構わないが、p型半導体層13p,n型半導体層13nとの電気的接合の観点、または、電極材料である金属の両半導体層13p,13nへの原子拡散を抑制する観点から、透明導電性酸化物で形成される電極層を、金属製の電極層とp型半導体層13p,n型半導体層13nとの間に設けると好ましい。   The electrode layer 17 may be formed of only a metal having high conductivity, but the viewpoint of electrical connection with the p-type semiconductor layer 13p and the n-type semiconductor layer 13n, or both of the metals that are electrode materials. From the viewpoint of suppressing atomic diffusion into the semiconductor layers 13p and 13n, an electrode layer formed of a transparent conductive oxide is provided between the metal electrode layer and the p-type semiconductor layer 13p and the n-type semiconductor layer 13n. Preferred.

本明細書では、透明導電性酸化物で形成される電極層を透明電極層18、金属製の電極層を金属電極層19、と称する。また、p型半導体層13p,n型半導体層13nにおいて、櫛背部E13p,E13n上に形成される電極層17をバスバー部、櫛歯部T13p,T13n上に形成される電極層17をフィンガー部、と称することがある(図2参照)。   In the present specification, an electrode layer formed of a transparent conductive oxide is referred to as a transparent electrode layer 18, and a metal electrode layer is referred to as a metal electrode layer 19. Further, in the p-type semiconductor layer 13p and the n-type semiconductor layer 13n, the electrode layer 17 formed on the comb backs E13p and E13n is a bus bar portion, and the electrode layer 17 formed on the comb teeth T13p and T13n is a finger portion, It may be called (see FIG. 2).

透明電極層18は、材料としては特に限定されるものではないが、例えば、酸化亜鉛若しくは酸化インジウム、または、酸化インジウムに種々の金属酸化物、例えば酸化チタン、酸化スズ、酸化タングステン、若しくは酸化モリブデン等を1重量%以上10重量%以下で添加した透明導電性酸化物が挙げられる。   The transparent electrode layer 18 is not particularly limited as to the material, but, for example, zinc oxide or indium oxide, or various metal oxides to indium oxide, such as titanium oxide, tin oxide, tungsten oxide, or molybdenum oxide Etc. may be added in an amount of 1% by weight or more and 10% by weight or less.

また、透明電極層18の厚みは、50nm以上200nm以下が望ましく、このような膜厚に好適な透明電極層18の形成方法としては、例えば、スパッタ法等の物理気相堆積法(PVD)、または、有機金属化合物と酸素または水との反応を利用した化学気相堆積法(MOCVD)法等が挙げられる。   The thickness of the transparent electrode layer 18 is preferably 50 nm or more and 200 nm or less. As a method of forming the transparent electrode layer 18 suitable for such a film thickness, for example, physical vapor deposition (PVD) such as sputtering, Alternatively, a chemical vapor deposition (MOCVD) method utilizing a reaction of an organometallic compound and oxygen or water may, for example, be mentioned.

金属電極層19は、材料としては特に限定されるものではないが、例えば、銀、銅、アルミニウム、または、ニッケル等が挙げられる。   The material of the metal electrode layer 19 is not particularly limited, and examples thereof include silver, copper, aluminum, and nickel.

また、金属電極層19の厚みは、20μm以上80μm以下が望ましく、このような膜厚に好適な金属電極層19の形成方法としては、材料ペーストをインクジェット若しくはスクリーン印刷する印刷法、または、めっき法が挙げられる。ただし、これに限定されるものではなく、真空プロセスを採用する場合には、蒸着またはスパッタリング法が採用されても構わない。   The thickness of the metal electrode layer 19 is preferably 20 μm to 80 μm. As a method of forming the metal electrode layer 19 suitable for such a film thickness, a printing method in which material paste is ink jetted or screen printed, or a plating method Can be mentioned. However, the present invention is not limited to this, and in the case of employing a vacuum process, vapor deposition or sputtering may be employed.

また、p型半導体層13p,n型半導体層13nの櫛歯部T13p,T13nの幅と、それらの上に形成される金属電極層19p,19nの幅とは、同程度であると好ましい。ただし、これに限定されることはなく、櫛歯部T13p,T13nの幅よりも、金属電極層19p,19nの幅が狭くても構わない。また、金属電極層19p,19n同士のリークが防止されているのであれば、櫛歯部T13p,T13nの幅よりも、金属電極層19p,19nの幅が広くても構わない。   The widths of the comb teeth T13p and T13n of the p-type semiconductor layer 13p and the n-type semiconductor layer 13n are preferably substantially the same as the widths of the metal electrode layers 19p and 19n formed thereon. However, the present invention is not limited to this, and the widths of the metal electrode layers 19p and 19n may be narrower than the widths of the comb teeth T13p and T13n. In addition, the metal electrode layers 19p and 19n may be wider than the width of the comb-tooth portions T13p and T13n as long as leakage between the metal electrode layers 19p and 19n is prevented.

なお、半導体基板11に対して、真性半導体層12、導電型半導体層13、低反射層16、および、電極層17を積層させた段階で、各接合界面のパッシベーション、半導体層およびその界面における欠陥準位の発生抑制、透明電極層18における透明導電性酸化物の結晶化を目的として、アニール処理を施す。   When the intrinsic semiconductor layer 12, the conductive semiconductor layer 13, the low reflective layer 16, and the electrode layer 17 are stacked on the semiconductor substrate 11, passivation at each bonding interface, defects in the semiconductor layer and the interface thereof Annealing treatment is performed for the purpose of suppression of generation of levels and crystallization of the transparent conductive oxide in the transparent electrode layer 18.

アニール処理としては、例えば、各層を配置した半導体基板11を150℃以上200℃以下に加熱したオーブンに投入して加熱処理が挙げられる。この場合、オーブン内の雰囲気は、大気でも構わないが、水素または窒素を用いることで、より効果的なアニール処理が行える。また、アニール処理は、各層を配置した半導体基板11に対して赤外線ヒーターを用いて赤外線を照射させるRTA(Rapid Thermal Annealing)処理であっても構わない。   As the annealing treatment, for example, the semiconductor substrate 11 in which each layer is disposed is put into an oven heated to 150 ° C. or more and 200 ° C. or less, and the heat treatment can be mentioned. In this case, although the atmosphere in the oven may be the atmosphere, more effective annealing can be performed by using hydrogen or nitrogen. Further, the annealing process may be an RTA (Rapid Thermal Annealing) process in which the semiconductor substrate 11 on which each layer is arranged is irradiated with infrared rays using an infrared heater.

ここで、以上のようなバックコンタクト型の太陽電池モジュール20における、半導体基板11の主面である受光面11SU側について詳説する。   Here, the light receiving surface 11SU side which is the main surface of the semiconductor substrate 11 in the back contact type solar cell module 20 as described above will be described in detail.

太陽電池モジュール20では、半導体基板11の受光面11SU側に、水素化非晶質シリコン系薄膜層で形成される真性半導体層12U、絶縁層である低反射層16、および、受光側封止材21Uが重ねて配置される。そして、受光側封止材21Uの質量に対して添加される紫外線吸収剤が、0.010質量%未満であり、好ましくは0.008質量%未満、さらに好ましく、0.005質量%未満である。その上、真性半導体層12Uの厚みTaが、15nm以上50nm以下であり、好ましくは30nm以上50nm以下である。   In the solar cell module 20, the intrinsic semiconductor layer 12U formed of a hydrogenated amorphous silicon-based thin film layer on the light receiving surface 11SU side of the semiconductor substrate 11, the low reflection layer 16 which is an insulating layer, and the light receiving side sealing material 21U is arranged in piles. And the ultraviolet absorber added with respect to the mass of 21 B of light receiving side sealing materials is less than 0.010 mass%, Preferably it is less than 0.008 mass%, More preferably, it is less than 0.005 mass% . In addition, the thickness Ta of the intrinsic semiconductor layer 12U is 15 nm or more and 50 nm or less, preferably 30 nm or more and 50 nm or less.

このように紫外線吸収剤が、受光側封止材21Uの質量に対して0.01質量%未満であると、紫外線吸収剤に起因する受光量減少が生じ難くなるため、太陽電池モジュール20の変換効率が低下し難い。一方で、紫外線吸収剤が存在しない、または、非常に微量であることから、紫外線が大量に受光側封止材21Uを透過する。   As described above, when the amount of the ultraviolet absorber is less than 0.01% by mass with respect to the mass of the light receiving side sealing member 21U, the decrease in the amount of received light due to the ultraviolet absorber is unlikely to occur. It is difficult to reduce the efficiency. On the other hand, a large amount of ultraviolet light passes through the light receiving side sealing material 21U because the ultraviolet light absorber does not exist or is very small.

しかし、半導体基板11の受光側には、水素化非晶質シリコン系薄膜層で形成される真性半導体層12Uと、絶縁層である低反射層16とが積層する。そのため、これら2層が、半導体基板11への紫外線の影響を抑える。そして、この2層のうち、真性半導体層12Uの厚みTaが、15nm以上50nm以下である。   However, on the light receiving side of the semiconductor substrate 11, an intrinsic semiconductor layer 12U formed of a hydrogenated amorphous silicon-based thin film layer and a low reflective layer 16 which is an insulating layer are laminated. Therefore, these two layers suppress the influence of ultraviolet light on the semiconductor substrate 11. The thickness Ta of the intrinsic semiconductor layer 12U in the two layers is 15 nm or more and 50 nm or less.

この特定の厚みの範囲であると、真性半導体層12Uは、低反射層16とともに進入してくる紫外線をブロックし、半導体基板11へ極力到達させない。また、真性半導体層12Uの厚みが厚すぎると、太陽電池モジュール20における短絡電流が大きくなって変換効率の低下ももたらすところ、この特定の厚みの範囲であると、そのようなことも抑制される。   Within the range of this specific thickness, the intrinsic semiconductor layer 12U blocks the ultraviolet rays entering along with the low reflective layer 16 and prevents it from reaching the semiconductor substrate 11 as much as possible. In addition, when the thickness of the intrinsic semiconductor layer 12U is too large, the short circuit current in the solar cell module 20 becomes large and the conversion efficiency also decreases, and such a range is suppressed as well. .

すなわち、このような太陽電池モジュール20は、紫外線耐久性を担保しつつ、真性半導体層12Uの厚み増加に起因する変換効率の減少を一定までに抑え、紫外線耐久性と変換効率というトレードオフの関係にある両性能のバランスを取れる。一方で、この厚み範囲の下限を下回ると、光電変換の変換効率は比較的高くなるものの、紫外線耐久性を担保できず、上限を上回ると、紫外線耐久性が担保されても、変換効率が過度に低下してしまう。   That is, such a solar cell module 20 suppresses the decrease in conversion efficiency due to the increase in thickness of the intrinsic semiconductor layer 12U to a certain degree while securing the ultraviolet light durability, and there is a trade-off relationship between the ultraviolet light durability and the conversion efficiency You can balance the two performances. On the other hand, if it is less than the lower limit of this thickness range, the conversion efficiency of photoelectric conversion becomes relatively high, but the ultraviolet light durability can not be secured. If it exceeds the upper limit, the conversion efficiency is excessive even though the ultraviolet light durability is secured. It will

なお、紫外線吸収剤の含有量は、例えば、LC/MS(液体クロマトグラフ質量分析)を用いて測定される。   In addition, content of a ultraviolet absorber is measured, for example using LC / MS (liquid chromatograph mass spectrometry).

また、紫外線吸収剤としては、紫外線を吸収を目的とする添加剤であれば、特に限定されるものではなく、例えば、ベンゾトリアゾール系紫外線吸収剤、ベンゾフェノン系紫外線吸収剤、トリアジン系紫外線吸収剤、シアノアクリレート系紫外線吸収剤、オキザニリド系紫外線吸収剤、サリシレート系紫外線吸収剤、ホルムアミジン系紫外線吸収剤、ベンゾエート系紫外線吸収剤、または、サリチル酸系紫外線吸収剤が挙げられる。   The UV absorber is not particularly limited as long as it is an additive for absorbing UV light, and examples thereof include benzotriazole UV absorbers, benzophenone UV absorbers, triazine UV absorbers, Examples thereof include cyanoacrylate-based ultraviolet absorbers, oxanilide-based ultraviolet absorbers, salicylate-based ultraviolet absorbers, formamidine-based ultraviolet absorbers, benzoate-based ultraviolet absorbers, and salicylic acid-based ultraviolet absorbers.

なお、このような紫外線吸収剤が、受光側封止材21Uの材料となる樹脂に分散され、その樹脂がシート状等に成型されることによって、紫外線吸収剤を分散させた受光側封止材21Uが得られる。   In addition, such a ultraviolet absorber is disperse | distributed to resin used as the material of 21 U of light-receiving side sealing materials, and the resin is made into a sheet form etc., The light-receiving side sealing material to which the ultraviolet absorber was disperse | distributed 21 U is obtained.

また、太陽電池モジュール20では、低反射層16の厚みTbが、30nm以上200nm以下であると好ましく、50nm以上100nm以下であるとより好ましい。   Moreover, in the solar cell module 20, the thickness Tb of the low reflective layer 16 is preferably 30 nm or more and 200 nm or less, and more preferably 50 nm or more and 100 nm or less.

この特定の厚みの範囲であると、低反射層16は真性半導体層12Uと同様に、紫外線耐久性を担保しつつ、厚み増加に起因する変換効率の減少を一定までに抑える。その上、受光側封止材21Uが紫外線吸収剤を含まないまたは微量であることから、紫外線劣化に起因してクラック等が受光側封止材21Uに生じたとしても、低反射層16の厚みTbが前記範囲であれば、クラック等から浸入する水等を塞き止める。その結果、太陽電池モジュール20の耐久性が向上する。   Within this specific thickness range, the low reflective layer 16, like the intrinsic semiconductor layer 12 U, suppresses the decrease in conversion efficiency due to the increase in thickness to a certain level while securing the ultraviolet light durability. Moreover, since the light receiving side sealing material 21U does not contain the ultraviolet light absorber or is a trace amount, the thickness of the low reflection layer 16 even if a crack or the like is generated in the light receiving side sealing material 21U due to the ultraviolet deterioration. If Tb is in the above-mentioned range, the water etc. which infiltrates from a crack etc. are blocked. As a result, the durability of the solar cell module 20 is improved.

一方で、低反射層16の厚みが特定範囲外であると、前記のように紫外線耐久性と変換効率という両性能のバランスの取れた太陽電池モジュールになり難い。また、下限を下回ると、低反射層16は、絶縁性を担保できない上、導電型半導体層13または電極層17のパターニングでのエッチング溶液に対する犠牲層の役割を果たし難くなる。また、上限を上回ると、低反射層16は透光性を担保できない上、反射防止層としての役割を果たし難くなる。   On the other hand, when the thickness of the low reflection layer 16 is outside the specific range, it is difficult to be a solar cell module in which both performances of UV durability and conversion efficiency are well balanced as described above. Below the lower limit, the low reflective layer 16 can not ensure insulation, and can not easily play the role of a sacrificial layer for the etching solution in the patterning of the conductive semiconductor layer 13 or the electrode layer 17. If the upper limit is exceeded, the low reflective layer 16 can not ensure light transmission and it is difficult to play a role as an antireflective layer.

なお、絶縁性の低反射層16の厚みTbと、水素化非晶質シリコン系薄膜層で形成される真性半導体層12Uの厚みTaとの関係(Tb/Ta)が、0.5<Tb/Ta<14.0であると好ましく、0.8<Tb/Ta<8.0であるとより好ましく、1.0<Tb/Ta<5.0であるとより一層好ましい。   The relationship (Tb / Ta) between the thickness Tb of the insulating low reflection layer 16 and the thickness Ta of the intrinsic semiconductor layer 12U formed of the hydrogenated amorphous silicon-based thin film layer is 0.5 <Tb / It is preferable that Ta <14.0, more preferably 0.8 <Tb / Ta <8.0, and still more preferably 1.0 <Tb / Ta <5.0.

このような範囲であると、真性半導体層12Uと低反射層16との双方が、バランスよく、紫外線耐久性を担保しつつ、厚み増加に起因する変換効率の減少を一定までに抑える。   Within such a range, both of the intrinsic semiconductor layer 12U and the low reflective layer 16 maintain the ultraviolet light durability in a well-balanced manner, and suppress the decrease in conversion efficiency due to the increase in thickness to a certain level.

また、太陽電池モジュール20では、受光側封止材21Uには、波長変換剤が添加されても構わない。このような太陽電池モジュール20であっても、前記同様、紫外線耐久性と変換効率という両性能のバランスが取れる。   Moreover, in the solar cell module 20, a wavelength conversion agent may be added to the light receiving side sealing material 21U. Even in the case of such a solar cell module 20, in the same manner as described above, the balance between the UV durability and the conversion efficiency can be maintained.

なお、本発明は上記した実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能である。すなわち、請求項に示した範囲で適宜変更した技術的手段を組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。   The present invention is not limited to the above-described embodiment, and various modifications can be made within the scope of the claims. That is, an embodiment obtained by combining technical means appropriately modified within the scope of the claims is also included in the technical scope of the present invention.

以下本発明を実施例により具体的に説明するが、本発明はこれらの実施例により限定されるものではない。   EXAMPLES Hereinafter, the present invention will be specifically described by way of examples, but the present invention is not limited by these examples.

<評 価>
[膜厚の評価]
太陽電池モジュールにおける各種層の膜厚は、SEM(フィールドエミッション型走査型電子顕微鏡S4800、日立ハイテクノロジーズ社製)を用い、10万倍の倍率で観察して測定した。
<Evaluation>
[Evaluation of film thickness]
The film thicknesses of various layers in the solar cell module were observed and measured at a magnification of 100,000 using an SEM (field emission scanning electron microscope S4800, manufactured by Hitachi High-Technologies Corporation).

[変換効率の評価]
ソーラーシミュレータにより、AM(エアマス)1.5の基準太陽光を、100mW/cmの光量で照射して、太陽電池モジュールの変換効率(Eff(%))を測定した。
[Evaluation of conversion efficiency]
The conversion efficiency (Eff (%)) of the solar cell module was measured by irradiating standard sunlight of AM (air mass) 1.5 with a light quantity of 100 mW / cm 2 by a solar simulator.

[紫外線耐久性試験]
太陽電池モジュールの変換効率を測定した後(変換効率Ea%)、キセノンランプを用いて、光量300mW/cm、サンプル温度70℃の条件で、紫外線を含む光を、その太陽電池モジュールに150時間照射し、その後、再び変換効率を測定した(変換効率Eb%)。そして、紫外線照射前後の変換効率の比(Eb/Ea)を、太陽電池モジュールの紫外線耐久性の評価データとした。
[UV durability test]
After measuring the conversion efficiency of the solar cell module (conversion efficiency Ea%), using a xenon lamp, light including ultraviolet light is applied to the solar cell module for 150 hours under the conditions of a light quantity of 300 mW / cm 2 and a sample temperature of 70 ° C. After irradiation, the conversion efficiency was measured again (conversion efficiency Eb%). And ratio (Eb / Ea) of conversion efficiency before and behind ultraviolet irradiation was made into evaluation data of ultraviolet endurance of a solar cell module.

<太陽電池モジュールの製造>
まず、半導体基板として、両主面にピラミッド型のテクスチャ構造を有する厚み200μmの単結晶シリコン基板を採用した。そして、この単結晶シリコン基板をCVD装置へ導入し、受光面となる表側主面に、水素化非晶質シリコン系薄膜製の真性半導体層を形成した。
<Manufacture of solar cell module>
First, as a semiconductor substrate, a single crystal silicon substrate having a thickness of 200 μm having a pyramidal texture structure on both principal surfaces was adopted. Then, this single crystal silicon substrate was introduced into a CVD apparatus, and an intrinsic semiconductor layer made of a hydrogenated amorphous silicon-based thin film was formed on the front main surface to be a light receiving surface.

なお、この真性半導体層の厚みは、後述のサンプルに応じて適宜設定した。また、製膜条件は、基板温度が150℃、圧力が120Pa、SiH/H流量比が3/10、パワー密度が0.011W/cmとした。 In addition, the thickness of this intrinsic semiconductor layer was suitably set according to the below-mentioned sample. In addition, as film forming conditions, the substrate temperature is 150 ° C., the pressure is 120 Pa, the SiH 4 / H 2 flow ratio is 3/10, and the power density is 0.011 W / cm 2 .

次に、表側に真性半導体層を形成された半導体基板をCVD装置に導入し、その真性半導体層上に、絶縁性を有する窒化ケイ素で、低反射層を形成した。なお、この低反射層の厚みは、60nmとした。また、製膜条件は、基板温度が150℃、圧力が120Pa、NH/SiH/H流量比が1/1/40、パワー密度が0.011W/cmとした。 Next, a semiconductor substrate having an intrinsic semiconductor layer formed on the front side was introduced into a CVD apparatus, and a low reflection layer was formed of insulating silicon nitride on the intrinsic semiconductor layer. The thickness of this low reflective layer was 60 nm. The film forming conditions were a substrate temperature of 150 ° C., a pressure of 120 Pa, an NH 3 / SiH 4 / H 2 flow ratio of 1/1/40, and a power density of 0.011 W / cm 2 .

続いて、半導体基板をCVD装置に導入し、半導体基板の裏側主面に、水素化非晶質シリコン系薄膜製の真性半導体層を形成した。なお、この真性半導体層の厚みは、8nmとした。また、製膜条件は、半導体基板の表側主面に形成した真性半導体層と同様とした。   Subsequently, the semiconductor substrate was introduced into a CVD apparatus, and an intrinsic semiconductor layer made of a hydrogenated amorphous silicon-based thin film was formed on the back surface of the semiconductor substrate. The thickness of this intrinsic semiconductor layer is 8 nm. The film forming conditions were the same as those of the intrinsic semiconductor layer formed on the front main surface of the semiconductor substrate.

次に、裏側主面に真性半導体層を形成された半導体基板をCVD装置に導入し、その真性半導体層上に、p型水素化非晶質シリコン系薄膜製のp型半導体層を形成した。なお、このp型半導体層の厚みは、10nmとした。また、製膜条件は、基板温度が150℃、圧力60Pa、SiH/B流量比が100/2、投入パワー密度が0.01W/cmとした。 Next, a semiconductor substrate having an intrinsic semiconductor layer formed on the backside main surface was introduced into a CVD apparatus, and a p-type semiconductor layer made of a p-type hydrogenated amorphous silicon-based thin film was formed on the intrinsic semiconductor layer. The thickness of this p-type semiconductor layer was 10 nm. As film forming conditions, the substrate temperature is 150 ° C., the pressure is 60 Pa, the SiH 4 / B 2 H 6 flow ratio is 100/2, and the input power density is 0.01 W / cm 2 .

さらに、p型半導体層上に、レジスト膜を形成して、フォトリソグラフィ法によってパターニングし、そのレジストパターン層を用いて、p型半導体層および真性半導体層をエッチングした。また、この後、半導体基板を洗浄した。   Furthermore, a resist film was formed on the p-type semiconductor layer, and patterned by photolithography, and the p-type semiconductor layer and the intrinsic semiconductor layer were etched using the resist pattern layer. After this, the semiconductor substrate was washed.

続いて、洗浄した半導体基板をCVD装置に導入し、p型半導体層上および露出する裏側主面上に、水素化非晶質シリコン系薄膜製の真性半導体層を形成した。なお、膜厚および製膜条件は、p型半導体層直下の真性半導体層と同様とした。   Subsequently, the cleaned semiconductor substrate was introduced into a CVD apparatus, and an intrinsic semiconductor layer made of a hydrogenated amorphous silicon-based thin film was formed on the p-type semiconductor layer and the exposed backside principal surface. The film thickness and the film formation conditions were the same as those of the intrinsic semiconductor layer immediately below the p-type semiconductor layer.

次に、この真性半導体層上に、n型水素化非晶質シリコン系薄膜製のn型半導体層を形成した。なお、このn型半導体層の厚みは、10nmとした。また、製膜条件は、基板温度:150℃、圧力:60Pa、SiH/PH流量比:100/1、投入パワー密度:0.01W/cmとした。 Next, an n-type semiconductor layer made of an n-type hydrogenated amorphous silicon-based thin film was formed on the intrinsic semiconductor layer. The thickness of this n-type semiconductor layer is 10 nm. The film forming conditions were as follows: substrate temperature: 150 ° C., pressure: 60 Pa, SiH 4 / PH 3 flow ratio: 100/1, input power density: 0.01 W / cm 2 .

さらに、n型半導体層上に、レジスト膜を形成して、フォトリソグラフィ法によってパターニングし、そのレジストパターン層を用いて、p型半導体層上のn型半導体層および真性半導体層をエッチングした。また、この後、半導体基板を洗浄した。   Furthermore, a resist film was formed on the n-type semiconductor layer, and patterned by photolithography, and the n-type semiconductor layer and the intrinsic semiconductor layer on the p-type semiconductor layer were etched using the resist pattern layer. After this, the semiconductor substrate was washed.

続いて、パターニングされたp型半導体層およびn型半導体層上に、酸化インジウム錫(ITO、屈折率:1.9)による透明電極層を製膜した。なお、この透明電極層の厚みは、80nmとした。また、この製膜では、ターゲットとして、酸化インジウムが用いられ、基板温度:室温、圧力:0.2Paのアルゴン雰囲気中で、0.5W/cmのパワー密度を印加して製膜した。 Subsequently, a transparent electrode layer of indium tin oxide (ITO, refractive index: 1.9) was formed on the patterned p-type semiconductor layer and n-type semiconductor layer. The thickness of the transparent electrode layer was 80 nm. Further, in this film formation, indium oxide was used as a target, and a film was formed by applying a power density of 0.5 W / cm 2 in an argon atmosphere at a substrate temperature: room temperature and a pressure: 0.2 Pa.

さらに、透明電極層上に、レジスト膜を形成して、フォトリソグラフィ法によってパターニングし、そのレジストパターン層を用いて、透明電極層をエッチングし、p型半導体層上の透明電極層と、n型半導体層上の透明電極層とを分離した。また、この後、半導体基板を洗浄した。   Furthermore, a resist film is formed on the transparent electrode layer, patterned by photolithography, and the transparent electrode layer is etched using the resist pattern layer, and the transparent electrode layer on the p-type semiconductor layer, n-type It separated from the transparent electrode layer on the semiconductor layer. After this, the semiconductor substrate was washed.

続いて、透明電極層上に、電極パターンに対応するスクリーン版を用いて、銀ペーストでスクリーン印刷した後、150℃で乾燥させ、金属電極層を形成した。   Then, after screen-printing with silver paste using the screen plate corresponding to an electrode pattern on the transparent electrode layer, it was made to dry at 150 degreeC, and the metal electrode layer was formed.

以上の工程を経て完成したバックコンタクト型太陽電池を、接続配線で電気的にさせた状態で、モジュール化した。具体的には、裏側保護部材上に、EVA製の裏側封止材(紫外線吸収剤は適宜設定)を配置し、さらにその上に、接続配線で電気的に接続された複数のバックコンタクト型太陽電池を配置した。続けて、この太陽電池ストリング上に、EVA製の受光側封止材(紫外線吸収剤無し)を配置し、さらにその上に、ガラス製の受光側保護部材を配置して、140℃でラミネートして、バックコンタクト型太陽電池の太陽電池モジュールを製造した。   The back contact type solar cell completed through the above steps was modularized in a state of being electrically connected by connection wiring. Specifically, on the back side protection member, a back side sealing material made of EVA (ultraviolet absorber is appropriately set) is disposed, and further, a plurality of back contact type solar electrically connected by connection wiring on the back side sealing material. I placed the battery. Subsequently, a light-receiving side sealing material made of EVA (no ultraviolet light absorber) is disposed on the solar cell string, and a light-receiving side protective member made of glass is further disposed thereon, and laminated at 140 ° C. The solar cell module of the back contact type solar cell was manufactured.

<紫外線吸収剤に関して>
受光面となる表側主面に形成した水素化非晶質シリコン系薄膜製の真性半導体層の厚みを20nmとし、受光側封止材の質量に対して添加される紫外線吸収剤(材料名:ベンゾトリアゾール誘導体)を、無し、0.005質量%、0.008質量%、0.010質量%、0.012質量%、0.015質量%、0.03質量%とした7種類のサンプル(A1−A7)を作成した。
<About UV absorber>
Ultraviolet absorber (material name: benzo) added to the light receiving side sealing material with a thickness of 20 nm of the intrinsic semiconductor layer made of a hydrogenated amorphous silicon-based thin film formed on the front main surface to be a light receiving surface 7 types of samples (A1 in which the triazole derivative is not included, 0.005% by mass, 0.008% by mass, 0.010% by mass, 0.012% by mass, 0.015% by mass, and 0.03% by mass) -A7) was created.

そして、このサンプルの変換効率(%)、紫外線耐久性(%)を測定した(表1および図5参照)。なお、変換効率は、紫外線吸収剤無しのサンプルA1での値を基準にして、その他サンプルを比較した(すなわち、A1と同じ値であれば100%と表示した)。また、変換効率の測定は、紫外線耐久性試験完了後のサンプルを測定した。   Then, the conversion efficiency (%) and the ultraviolet light durability (%) of this sample were measured (see Table 1 and FIG. 5). In addition, conversion efficiency compared the other sample on the basis of the value in sample A1 without an ultraviolet absorber (that is, it displayed as 100% if it is the same value as A1). Moreover, the measurement of conversion efficiency measured the sample after the completion of the ultraviolet light resistance test.

Figure 2019079916
Figure 2019079916

表1および図5から、紫外線吸収剤が0.010質量%を超えると、変換効率が急激に低下した。このことから紫外線吸収剤が含まれていなければ、当然、変換効率の低下の原因にはならないものの、0.010質量%以下までなら添加しても、変換効率に悪影響を与えないことが判った。   From Table 1 and FIG. 5, when the ultraviolet absorber exceeded 0.010 mass%, the conversion efficiency dropped sharply. From this, it was found that although it would not naturally cause a decrease in the conversion efficiency if the ultraviolet absorber was not contained, the addition of up to 0.010 mass% would not adversely affect the conversion efficiency. .

<水素化非晶質シリコン系薄膜層の厚みおよび低反射層に関して>
受光側封止材の質量に対して添加される紫外線吸収剤(材料名:ベンゾトリアゾール誘導体)を0.30質量%にして、受光面となる表側主面に形成した水素化非晶質シリコン系薄膜製の真性半導体層の厚みを3nm、5nm、8nm、10nm、13nm、15nm、20nm、25nm、30nm、40nm、50nm、60nmとした12種類のサンプル(B1−B12)を作成した。
<On the thickness and low reflection layer of hydrogenated amorphous silicon thin film layer>
Hydrogenated amorphous silicon system formed on the front side main surface which becomes 0.30 mass% of ultraviolet absorber (material name: benzotriazole derivative) added with respect to the mass of the light receiving side sealing material Twelve samples (B1-B12) were prepared in which the thickness of the thin film intrinsic semiconductor layer was set to 3 nm, 5 nm, 8 nm, 10 nm, 13 nm, 15 nm, 20 nm, 25 nm, 30 nm, 40 nm, 50 nm, and 60 nm.

そして、このサンプルの変換効率(%)、紫外線耐久性(%)を測定した(表2および図6参照)。なお、変換効率は、紫外線吸収剤無しのサンプルB4での値を基準にして、その他サンプルを比較した(すなわち、B4と同じ値であれば100%と表示した)。また、変換効率の測定は、紫外線耐久性試験完了後のサンプルを測定した。

Figure 2019079916
Then, the conversion efficiency (%) and the ultraviolet light durability (%) of this sample were measured (see Table 2 and FIG. 6). In addition, conversion efficiency compared the other sample on the basis of the value in sample B4 without an ultraviolet absorber (that is, it displayed as 100% if it is the same value as B4). Moreover, the measurement of conversion efficiency measured the sample after the completion of the ultraviolet light resistance test.
Figure 2019079916

また、受光側封止材の質量に対して添加される紫外線吸収剤を添加せずに、受光面となる表側主面に形成した水素化非晶質シリコン系薄膜製の真性半導体層の厚みをサンプルB1−B12同様に12種類としたサンプル(C1−C12)を作成した。   In addition, the thickness of the intrinsic semiconductor layer made of a hydrogenated amorphous silicon-based thin film formed on the main surface on the front side to be the light receiving surface without adding the ultraviolet absorber added to the mass of the light receiving side sealing material Similar to the samples B1 to B12, 12 samples (C1 to C12) were prepared.

そして、このサンプルの変換効率(%)、紫外線耐久性(%)を測定した(表3および図7参照)。なお、変換効率は、前記同様、紫外線吸収剤無しのサンプルB4での値を基準にして、その他サンプルを比較した。また、変換効率の測定は、紫外線耐久性試験完了後のサンプルを測定した。   Then, the conversion efficiency (%) and the ultraviolet light durability (%) of this sample were measured (see Table 3 and FIG. 7). In addition, conversion efficiency compared the other samples on the basis of the value in sample B4 without an ultraviolet absorber as above-mentioned. Moreover, the measurement of conversion efficiency measured the sample after the completion of the ultraviolet light resistance test.

Figure 2019079916
Figure 2019079916

表2および図6から、紫外線吸収剤が添加されていると、真性半導体層の厚みに依存せず、サンプルB1〜B12は比較的高い紫外線耐久性を示した。一方で、表3および図7から、紫外線吸収剤が添加されていなくても、真性半導体層の厚みが15nm以上60nm以下であれば、サンプルC6〜C12は紫外線耐久性を担保していた。しかし、真性半導体層の厚みが60nmの場合(サンプルC12)は、変換効率が基準値(サンプルB4)の変換効率より劣っていた。   From Table 2 and FIG. 6, when the ultraviolet absorber was added, samples B1 to B12 exhibited relatively high ultraviolet durability independently of the thickness of the intrinsic semiconductor layer. On the other hand, from Table 3 and FIG. 7, even if the ultraviolet absorber was not added, Samples C6 to C12 ensured the ultraviolet light durability if the thickness of the intrinsic semiconductor layer was 15 nm or more and 60 nm or less. However, when the thickness of the intrinsic semiconductor layer was 60 nm (sample C12), the conversion efficiency was inferior to the conversion efficiency of the reference value (sample B4).

一方、変換効率は、真性半導体層の厚みが5nm以上15nm未満の場合、サンプルB4よりも高い値を示すが、紫外線耐久性が急激に低下した。このことから、水素化非晶質シリコン層の厚みTaが、15nm以上50nm以下であると、紫外線吸収剤を添加したサンプルB4よりも、高い変換効率を発揮するとともに、同等の紫外線耐久性を発揮することが判った。   On the other hand, when the thickness of the intrinsic semiconductor layer is 5 nm or more and less than 15 nm, the conversion efficiency has a value higher than that of the sample B4, but the ultraviolet light durability is sharply reduced. From this, while the thickness Ta of the hydrogenated amorphous silicon layer is 15 nm or more and 50 nm or less, it exhibits higher conversion efficiency than the sample B4 to which the ultraviolet light absorber is added, and exhibits equivalent ultraviolet light durability. It turned out to do.

また、このような場合、絶縁性の低反射層の厚みTbと、水素化非晶質シリコン系薄膜層で形成される真性半導体層の厚みTaとの関係(Tb/Ta)が、1.0<Tb/Ta<5.0であることも判った。   In such a case, the relationship (Tb / Ta) between the thickness Tb of the insulating low reflective layer and the thickness Ta of the intrinsic semiconductor layer formed of the hydrogenated amorphous silicon-based thin film layer is 1.0. It was also found that <Tb / Ta <5.0.

<波長変換剤に関して>
紫外線吸収剤を添加せず、波長変換剤を添加した受光側封止材を用いるとともに、受光面となる表側主面に形成した水素化非晶質シリコン系薄膜製の真性半導体層の厚みをサンプルB1−B12同様に12種類としたサンプル(D1−D12)を作成した。
<About wavelength conversion agent>
A sample of the thickness of the intrinsic semiconductor layer made of a hydrogenated amorphous silicon-based thin film formed on the main surface on the front side to be the light receiving surface is used as well as the light receiving side sealing material to which the wavelength converting agent is added without adding the ultraviolet absorber The sample (D1-D12) made into 12 types like B1-B12 was created.

そして、このサンプルの変換効率(%)、紫外線耐久性(%)を測定した(表4および図8参照)。なお、変換効率は、紫外線吸収剤無しのサンプルB4での値を基準にして、その他サンプルを比較した(すなわち、B4と同じ値であれば100%と表示した)。また、変換効率の測定は、紫外線耐久性試験完了後のサンプルを測定した。   Then, the conversion efficiency (%) and the ultraviolet light durability (%) of this sample were measured (see Table 4 and FIG. 8). In addition, conversion efficiency compared the other sample on the basis of the value in sample B4 without an ultraviolet absorber (that is, it displayed as 100% if it is the same value as B4). Moreover, the measurement of conversion efficiency measured the sample after the completion of the ultraviolet light resistance test.

Figure 2019079916
Figure 2019079916

表4および図8から、波長変換剤が添加されたサンプルDであっても、サンプルCと同傾向の結果が得られた。したがって、波長変換剤によって変換された光によって、太陽電池モジュールの半導体基板等には、劣化等が起きないことが判った。   From Table 4 and FIG. 8, even in the sample D to which the wavelength conversion agent was added, the result having the same tendency as the sample C was obtained. Therefore, it was found that the light converted by the wavelength conversion agent did not cause deterioration or the like on the semiconductor substrate or the like of the solar cell module.

10 太陽電池[バックコンタクト型太陽電池]
11 半導体基板
11S 半導体基板の主面
11SU 半導体基板における受光側の主面
11SB 半導体基板における裏側の主面
12 真性半導体層
12U 真性半導体層[水素化非晶質シリコン系薄膜層]
12p 真性半導体層
12n 真性半導体層
13 導電型半導体層
13p p型半導体層
13n n型半島体層
16 低反射層[絶縁層]
17 電極層
18 透明電極層
19 金属電極層
20 太陽電池モジュール[バックコンタクト型太陽電池モジュール]
21 封止材
21U 受光側封止材
21B 裏側封止材
22 受光側保護部材
23 裏側保護部材
25 配線部材
10 Solar cells [back contact solar cells]
11 semiconductor substrate 11S principal surface of semiconductor substrate 11SU principal surface on the light receiving side of semiconductor substrate 11SB principal surface on the back side of semiconductor substrate 12 intrinsic semiconductor layer 12U intrinsic semiconductor layer [hydrogenated amorphous silicon based thin film layer]
12p intrinsic semiconductor layer 12n intrinsic semiconductor layer 13 conduction type semiconductor layer 13p p type semiconductor layer 13n n type peninsula layer 16 low reflective layer [insulation layer]
17 electrode layer 18 transparent electrode layer 19 metal electrode layer 20 solar cell module [back contact type solar cell module]
21 Sealing material 21U Light receiving side sealing material 21B Back side sealing material 22 Light receiving side protective member 23 Back side protective member 25 Wiring member

Claims (4)

半導体基板の主面の一方側に異種の電極層を配置したバックコンタクト型太陽電池を、封止材で封止したバックコンタクト型太陽電池モジュールにあって、
前記半導体基板の他方側の主面である受光面側には、水素化非晶質シリコン系薄膜層、絶縁層、および、受光側封止材が重ねて配置されており、
前記受光側封止材の質量に対して添加される紫外線吸収剤が、0.010質量%未満であり、
前記水素化非晶質シリコン層の厚みTaが、15nm以上50nm以下であるバックコンタクト型太陽b・電池モジュール。
In a back contact type solar cell module in which a back contact type solar cell in which different types of electrode layers are disposed on one side of a main surface of a semiconductor substrate is sealed with a sealing material,
A hydrogenated amorphous silicon-based thin film layer, an insulating layer, and a light-receiving side sealing material are arranged in an overlapping manner on the light-receiving surface side which is the other main surface of the semiconductor substrate,
The ultraviolet absorber added with respect to the mass of the light receiving side sealing material is less than 0.010 mass%,
The back contact type solar b-cell module, wherein the thickness Ta of the hydrogenated amorphous silicon layer is 15 nm or more and 50 nm or less.
前記絶縁層の厚みTbが、30nm以上200nm以下である請求項1に記載のバックコンタクト型太陽電池モジュール。   The back contact type solar cell module according to claim 1, wherein a thickness Tb of the insulating layer is 30 nm or more and 200 nm or less. 前記絶縁層の厚みTbと、前記水素化非晶質シリコン系薄膜層の厚みTaとの関係(Tb/Ta)が、0.5<Tb/Ta<14.0である請求項2に記載のバックコンタクト型太陽電池モジュール。   The relationship (Tb / Ta) between the thickness Tb of the insulating layer and the thickness Ta of the hydrogenated amorphous silicon-based thin film layer is 0.5 <Tb / Ta <14.0. Back contact type solar cell module. 前記受光側封止材には、波長変換剤が添加される請求項1〜3のいずれか1項に記載のバックコンタクト型太陽電池モジュール。   The back contact type solar cell module according to any one of claims 1 to 3, wherein a wavelength conversion agent is added to the light receiving side sealing material.
JP2017205339A 2017-10-24 2017-10-24 Back-contact type solar battery module Pending JP2019079916A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017205339A JP2019079916A (en) 2017-10-24 2017-10-24 Back-contact type solar battery module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017205339A JP2019079916A (en) 2017-10-24 2017-10-24 Back-contact type solar battery module

Publications (1)

Publication Number Publication Date
JP2019079916A true JP2019079916A (en) 2019-05-23

Family

ID=66628163

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017205339A Pending JP2019079916A (en) 2017-10-24 2017-10-24 Back-contact type solar battery module

Country Status (1)

Country Link
JP (1) JP2019079916A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021132083A (en) * 2020-02-19 2021-09-09 株式会社カネカ Method for manufacturing thin-film device
JP2021132084A (en) * 2020-02-19 2021-09-09 株式会社カネカ Method for manufacturing thin-film device
WO2021193413A1 (en) * 2020-03-24 2021-09-30 株式会社カネカ Solar cell and method for manufacturing solar cell
US11810985B2 (en) 2019-07-31 2023-11-07 Kaneka Corporation Method for manufacturing solar cell, solar cell, solar cell device, and solar cell module

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6093757A (en) * 1995-12-19 2000-07-25 Midwest Research Institute Composition and method for encapsulating photovoltaic devices
JP2009152222A (en) * 2006-10-27 2009-07-09 Kyocera Corp Manufacturing method of solar cell element
JP2010505262A (en) * 2006-09-29 2010-02-18 リニューアブル・エナジー・コーポレーション・エーエスエー Back contact solar cell
JP2013505566A (en) * 2009-09-18 2013-02-14 ショット・ゾラール・アーゲー Crystalline solar cell, method for manufacturing solar cell of the above type, and method for manufacturing solar cell module
WO2015060012A1 (en) * 2013-10-25 2015-04-30 シャープ株式会社 Photoelectric conversion element
WO2015060432A1 (en) * 2013-10-25 2015-04-30 シャープ株式会社 Photoelectric conversion device
JP2015147899A (en) * 2014-02-07 2015-08-20 大日本印刷株式会社 Encapsulation material sheet for solar cell module and method for manufacturing the same
JP2015192123A (en) * 2014-03-28 2015-11-02 大日本印刷株式会社 Seal-material sheet for solar battery modules, and method for manufacturing the same
JP2015198096A (en) * 2014-03-31 2015-11-09 凸版印刷株式会社 solar cell module
WO2015189878A1 (en) * 2014-06-13 2015-12-17 国立大学法人福島大学 Solar cell and method for manufacturing same
JP2016021432A (en) * 2014-07-11 2016-02-04 大日本印刷株式会社 Solar battery module
WO2016121733A1 (en) * 2015-01-28 2016-08-04 大日本印刷株式会社 Solar cell module
JP2017098432A (en) * 2015-11-25 2017-06-01 日立化成株式会社 Solar cell module

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6093757A (en) * 1995-12-19 2000-07-25 Midwest Research Institute Composition and method for encapsulating photovoltaic devices
JP2010505262A (en) * 2006-09-29 2010-02-18 リニューアブル・エナジー・コーポレーション・エーエスエー Back contact solar cell
JP2009152222A (en) * 2006-10-27 2009-07-09 Kyocera Corp Manufacturing method of solar cell element
JP2013505566A (en) * 2009-09-18 2013-02-14 ショット・ゾラール・アーゲー Crystalline solar cell, method for manufacturing solar cell of the above type, and method for manufacturing solar cell module
WO2015060012A1 (en) * 2013-10-25 2015-04-30 シャープ株式会社 Photoelectric conversion element
WO2015060432A1 (en) * 2013-10-25 2015-04-30 シャープ株式会社 Photoelectric conversion device
JP2015147899A (en) * 2014-02-07 2015-08-20 大日本印刷株式会社 Encapsulation material sheet for solar cell module and method for manufacturing the same
JP2015192123A (en) * 2014-03-28 2015-11-02 大日本印刷株式会社 Seal-material sheet for solar battery modules, and method for manufacturing the same
JP2015198096A (en) * 2014-03-31 2015-11-09 凸版印刷株式会社 solar cell module
WO2015189878A1 (en) * 2014-06-13 2015-12-17 国立大学法人福島大学 Solar cell and method for manufacturing same
JP2016021432A (en) * 2014-07-11 2016-02-04 大日本印刷株式会社 Solar battery module
WO2016121733A1 (en) * 2015-01-28 2016-08-04 大日本印刷株式会社 Solar cell module
JP2017098432A (en) * 2015-11-25 2017-06-01 日立化成株式会社 Solar cell module

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11810985B2 (en) 2019-07-31 2023-11-07 Kaneka Corporation Method for manufacturing solar cell, solar cell, solar cell device, and solar cell module
JP2021132083A (en) * 2020-02-19 2021-09-09 株式会社カネカ Method for manufacturing thin-film device
JP2021132084A (en) * 2020-02-19 2021-09-09 株式会社カネカ Method for manufacturing thin-film device
JP7467156B2 (en) 2020-02-19 2024-04-15 株式会社カネカ Thin-film device manufacturing method
WO2021193413A1 (en) * 2020-03-24 2021-09-30 株式会社カネカ Solar cell and method for manufacturing solar cell

Similar Documents

Publication Publication Date Title
KR101997921B1 (en) Solar cell module
KR101757875B1 (en) Bifacial solar cell module
US11335818B2 (en) Solar cell and production method therefor, and solar cell module
CN107112378B (en) Solar cell, method for manufacturing same, and solar cell module
JP6785427B2 (en) Solar cell elements and solar cell modules
JP2019079916A (en) Back-contact type solar battery module
CN103107228A (en) Photoelectric conversion device
JP6656225B2 (en) Solar cell, method of manufacturing the same, and solar cell module
KR101266103B1 (en) Solar cell module and manufacturing method thereof
JP6334871B2 (en) Solar cell module
JP2015119008A (en) Solar battery module and method for manufacturing the same
JP2019169599A (en) Method for manufacturing solar cell and solar cell
KR101241514B1 (en) Solar cell apparatus and method of fabricating the same
JP7353272B2 (en) Solar cell device and method for manufacturing solar cell device
JP6564219B2 (en) Crystalline silicon solar cell, manufacturing method thereof, and solar cell module
WO2019087590A1 (en) Double-sided electrode type solar cell and solar cell module
US20170162731A1 (en) Photovoltaic module
JP6995828B2 (en) Solar cell module
KR20130040015A (en) Solar cell apparatus and method of fabricating the same
WO2014050193A1 (en) Photoelectric conversion module
CN110870081A (en) Solar cell and solar cell module
KR20220123819A (en) SOLAR CELL and SOLAR CELL MODULE having the same
JP2016225362A (en) Solar cell element, solar cell module, and manufacturing method of solar cell element
JP6192562B2 (en) Solar cell element and solar cell module
JP6294694B2 (en) SOLAR CELL, MANUFACTURING METHOD THEREOF, AND SOLAR CELL MODULE

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200831

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210531

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210608

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20211130