JP2019054571A - Power conversion device - Google Patents
Power conversion device Download PDFInfo
- Publication number
- JP2019054571A JP2019054571A JP2017175339A JP2017175339A JP2019054571A JP 2019054571 A JP2019054571 A JP 2019054571A JP 2017175339 A JP2017175339 A JP 2017175339A JP 2017175339 A JP2017175339 A JP 2017175339A JP 2019054571 A JP2019054571 A JP 2019054571A
- Authority
- JP
- Japan
- Prior art keywords
- current
- booster circuit
- bus
- booster
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Abstract
Description
本発明は、直流電源からの直流電圧を調整変換する昇圧回路を複数台備える電力変換装置において、昇圧回路の入力電流を演算する電力変換装置に関するものである。 The present invention relates to a power converter that calculates an input current of a booster circuit in a power converter that includes a plurality of booster circuits that adjust and convert a DC voltage from a DC power supply.
並列に多重化された複数の昇圧回路を、複数の直流電源に接続し、この複数の昇圧回路を介して直流電源と負荷あるいは別電源との間で電力授受を行う太陽光発電用の電力変換装置が用いられている。このような構成の電力変換装置では、各昇圧回路において、直流電源から供給される入力電流を監視する高精度の電流センサを必要とする。これらの電流センサの個数を削減するために、各昇圧回路に電流センサを設けず、並列多重化した全ての昇圧回路の出力電流が通過する直流母線経路において電流センサを設け、この直流母線経路に流れる電流から各昇圧回路の入力電流を演算する次のような技術が開示されている。 Power conversion for photovoltaic power generation in which multiple booster circuits multiplexed in parallel are connected to multiple DC power supplies, and power is transferred between the DC power supply and a load or another power supply via the multiple booster circuits The device is used. In the power converter having such a configuration, a high-accuracy current sensor that monitors the input current supplied from the DC power supply is required in each booster circuit. In order to reduce the number of these current sensors, each booster circuit is not provided with a current sensor, but a current sensor is provided in the DC bus path through which the output currents of all the booster circuits multiplexed in parallel pass. The following techniques for calculating the input current of each booster circuit from the flowing current are disclosed.
電力変換装置としての電源装置は、昇圧コンバータ１２Ａと、昇圧コンバータ１２Ｂと、昇圧コンバータ１２Ａの出力と昇圧コンバータ１２Ｂの出力の合流点に接続される第３の電流経路と、第３の電流経路を流れる電流を検出する電流センサとを備える。キャリア信号ＦＣＢは、キャリア信号ＦＣＡとは周波数が等しく、かつ位相が１８０度シフトした三角波である。こうして、昇圧コンバータ１２Ａの出力電流のリップルに対して昇圧コンバータ１２Ｂの出力電流のリップルの位相が１８０度ずれる。キャリア信号ＦＣＡが最小となる点に合わせて電流センサの検出値をサンプリングすれば、昇圧コンバータ１２Ａの電流値が分かる。またキャリア信号ＦＣＢが最小となる点に合わせて電流センサの検出値をサンプリングすれば、昇圧コンバータ１２Ａの電流値が分かる（例えば、特許文献１参照）。 A power supply device as a power converter includes a boost converter 12A, a boost converter 12B, a third current path connected to a junction of the output of the boost converter 12A and the output of the boost converter 12B, and a third current path. And a current sensor for detecting a flowing current. The carrier signal FCB is a triangular wave having the same frequency as the carrier signal FCA and a phase shifted by 180 degrees. Thus, the phase of the output current ripple of the boost converter 12B is shifted by 180 degrees with respect to the output current ripple of the boost converter 12A. If the detection value of the current sensor is sampled at the point where the carrier signal FCA is minimum, the current value of the boost converter 12A can be obtained. Further, if the detection value of the current sensor is sampled in accordance with the point where the carrier signal FCB becomes minimum, the current value of the boost converter 12A can be obtained (for example, see Patent Document 1).
電力変換装置は、それぞれリアクトルと半導体スイッチング素子を有するｎ台の昇圧回路を備える。各昇圧回路の出力は並列に接続され、母線を構成する。母線の電流を検出する第１電流検出器を備える。電力変換装置の入力電流復元部は、各昇圧回路の半導体スイッチング素子のオン／オフ状態と、第１電流検出器に流れる電流とを用いて、各昇圧回路の入力電流を復元する（例えば、特許文献２参照）。 The power converter includes n booster circuits each having a reactor and a semiconductor switching element. The outputs of the booster circuits are connected in parallel to form a bus. A first current detector for detecting a current of the bus is provided. The input current restoration unit of the power conversion device restores the input current of each booster circuit using the on / off state of the semiconductor switching element of each booster circuit and the current flowing through the first current detector (for example, a patent) Reference 2).
上記特許文献１に記載の従来の電力変換装置では、２台の昇圧回路の出力電流のリップルの位相を１８０度ずらしている。そして、一方の昇圧回路の出力電流が第３の電流経路を流れていないタイミングで、第３の電流経路の電流を検出することにより、他方の昇圧回路の出力電流を測定する。そのため、第３の電流経路に流れる電流のサンプリングタイミングに３台以上の昇圧回路の出力電流が重畳される構成の電力変換装置では、個々の昇圧回路の出力電流を検出できないという問題点があった。
In the conventional power conversion device described in
また、上記特許文献２に記載の従来の電力変換装置では、３台以上の昇圧回路を備える構成において、各昇圧回路の入力電流を復元できる。しかしながら、各昇圧回路のリアクトルを流れる電流が不連続となる場合には、精度良く入力電流を演算できないという問題点があった。そのため、例えば高精度の入力電流の演算が要求される太陽光発電装置に対して上記特許文献２の電力変換装置を適用させた場合、入力電流の演算誤差が発電量に影響を与える。
Further, in the conventional power conversion device described in
本発明は上述のような問題点を解決するためになされたものであり、複数台の昇圧回路の入力電流を、各昇圧回路の電流通流状態によらず精度良く演算することができる電力変換装置の提供を目的とする。 The present invention has been made to solve the above-described problems, and is a power conversion capable of accurately calculating the input currents of a plurality of booster circuits regardless of the current flow state of each booster circuit. The purpose is to provide a device.
本発明に係る電力変換装置は、
それぞれ直流電源に接続され、インダクタンス素子および半導体スイッチング素子を有して前記直流電源の電圧を昇圧する複数の昇圧回路を、正負の直流母線間に並列接続して備え、前記直流母線を流れる母線電流を検出する電流検出器と、各前記昇圧回路の前記半導体スイッチング素子を制御する制御部と、各前記昇圧回路の前記インダクタンス素子を流れる前記昇圧回路ごとの入力電流を演算する電流演算部とを備え、
前記制御部は、
前記入力電流を制御する通流率指令値を生成し、該通流率指令値とキャリア波との比較により、前記昇圧回路ごとの前記半導体スイッチング素子を駆動するためのスイッチング信号を生成し、
前記電流演算部は、
前記昇圧回路ごとの前記スイッチング信号と、前記電流検出器で検出した前記母線電流と、前記昇圧回路ごとの、前記キャリア波のキャリア周期に対する前記インダクタンス素子における電流非通流期間の割合を示す非通流率と、を用いて前記入力電流を演算する、
ものである。
The power converter according to the present invention is
A plurality of booster circuits each connected to a DC power supply and having an inductance element and a semiconductor switching element to boost the voltage of the DC power supply are connected in parallel between positive and negative DC buses, and the bus current flowing through the DC bus A current detector that detects the current, a controller that controls the semiconductor switching element of each booster circuit, and a current calculator that calculates an input current for each booster circuit that flows through the inductance element of each booster circuit. ,
The controller is
A duty ratio command value for controlling the input current is generated, and a switching signal for driving the semiconductor switching element for each booster circuit is generated by comparing the duty ratio command value with a carrier wave.
The current calculator is
The switching signal for each booster circuit, the bus current detected by the current detector, and the ratio of the current non-conduction period in the inductance element to the carrier period of the carrier wave for each booster circuit. And calculating the input current using a flow rate,
Is.
この発明に係る電力変換装置によれば、複数台の昇圧回路の入力電流を、各昇圧回路の電流通流状態によらず精度良く演算することができる。そのため、各昇圧回路において高精度の電流センサを不要として、低コストで高効率の電力変換装置を提供することができる。 According to the power conversion device of the present invention, the input currents of a plurality of booster circuits can be accurately calculated regardless of the current flow state of each booster circuit. Therefore, it is possible to provide a low-cost and high-efficiency power converter without requiring a high-accuracy current sensor in each booster circuit.
実施の形態１．
以下、本発明の実施の形態１による電力変換装置１００について図を用いて説明する。
図１は、本発明の実施の形態１による電力変換装置１００の基本構成を示す構成図である。
図２は、図１に示す汎用的な構成の電力変換装置１００において、直流電源に太陽電池を適用した場合の電力変換装置１００ａの構成を示す図である
図１を用いて電力変換装置１００の基本構成を説明する。電力変換装置１００は、直流電源部１と電力変換器５０との間に接続され、直流電源部１からの電力を調整変換して電力変換器５０に出力するものである。
電力変換装置１００は、電力変換の対象である直流電源部１に接続される昇圧回路部２と、昇圧回路部２を制御する制御部としての昇圧回路制御部２０とを備える。
Hereinafter,
FIG. 1 is a configuration diagram showing a basic configuration of a
FIG. 2 is a diagram illustrating a configuration of the
The
直流電源部１は、複数台（ｎ台、ｎは２以上の整数）の直流電源１Ａから構成される。ここで、各直流電源１Ａの出力電圧はそれぞれ異なる場合を想定している。例えば、直流電源１Ａが太陽電池の場合、それぞれの直流電源１Ａにおいて、直列に接続される太陽電池パネルの枚数が異なる場合を想定している。
昇圧回路部２は、直流電源部１の各直流電源１Ａの台数に対応した複数台（ｎ台）の昇圧回路２Ａから構成される。各昇圧回路２Ａは、各直流電源１Ａの出力に接続され、昇圧回路制御部２０の制御によって、各直流電源１Ａの出力電圧を昇圧する。
The DC
The
各昇圧回路２Ａの出力は並列に接続されて正側の直流母線１０Ｐと負側の直流母線１０Ｎを構成する。即ち、直流母線１０Ｐ、１０Ｎ間に複数の昇圧回路２Ａが並列接続された構成となる。直流母線１０Ｐ、１０Ｎは電力変換器５０の入力に接続され、直流母線１０Ｐ、１０Ｎ間には、母線電圧平滑用の母線コンデンサ１１が接続される。
電力変換器５０は、変換器制御部６０からの制御により、昇圧回路部２の出力である直流母線１０Ｐ、１０Ｎ間の直流電圧を、所望の直流電圧あるいは交流電圧に調整する。そして、電力変換器５０は、調整した電圧を負荷７１および電力系統を含む電源７０に供給する。
Outputs of the
The
電力変換装置１００は、各直流電源１Ａの出力電圧、即ち、各昇圧回路２Ａの入力電圧Ｖｉｎを検出するための第１電圧検出器３１をさらに備える。図１に示すように、第１電圧検出器３１は、各昇圧回路２Ａに設けられている。さらに、電力変換装置１００は、直流母線１０Ｐ、１０Ｎを流れる母線電流ｉｂｕｓを検出する電流検出器としての第１電流検出器３０と、直流母線１０Ｐ、１０Ｎ間の母線電圧Ｖｂｕｓを検出する第２電圧検出器３２とを備える。なお、第１電流検出器３０は、正負の直流母線１０Ｐ、１０Ｎのどちらに設けてもよい。
The
次に、各昇圧回路２Ａの内部構成を説明する。
各昇圧回路２Ａは、コンデンサＣ１と、インダクタンス素子としてのリアクトルＬ１と、上アームにダイオード３を有し、下アームに半導体スイッチング素子Ｓ１ａを有する直列体４、とを備える。
各半導体スイッチング素子Ｓ１ａには、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）、などに代表される自己消弧形の半導体スイッチング素子が使用される。各半導体スイッチング素子Ｓ１ａには、逆並列にフリーホイールダイオードが接続される。
Next, the internal configuration of each
Each
As each semiconductor switching element S1a, a self-extinguishing semiconductor switching element represented by an IGBT (Insulated Gate Bipolar Transistor) or the like is used. A free wheel diode is connected in antiparallel to each semiconductor switching element S1a.
昇圧回路２Ａの直列体４の下アームの半導体スイッチング素子Ｓ１ａがオンのとき、半導体スイッチング素子Ｓ１ａに対応する直流電源１ＡはリアクトルＬ１にエネルギを蓄える。半導体スイッチング素子Ｓ１ａがオフのとき、リアクトルＬ１に蓄えられたエネルギは上アームのダイオード３を介して母線コンデンサ１１と、電力変換器５０に供給される。
When the semiconductor switching element S1a of the lower arm of the
次に昇圧回路制御部２０の構成と動作を説明する。
昇圧回路制御部２０は、各直流電源１Ａの出力電圧を昇圧回路２Ａで調整するために、各昇圧回路２Ａの入力電圧Ｖｉｎおよび各昇圧回路２Ａの入力電流ＩＬを用いて各昇圧回路２Ａの半導体スイッチング素子Ｓ１ａのオン／オフ制御を行う。
Next, the configuration and operation of the booster
The
昇圧回路制御部２０は、電流演算部としての入力電流演算部２１と、電圧制御回路２２と、電流制御回路２３と、ＰＷＭ変調回路２４とを備える。
入力電流演算部２１は、各昇圧回路２ＡのリアクトルＬ１を流れる、各昇圧回路２Ａの入力電流ＩＬを演算する。この入力電流演算部２１における演算については後で具体的に説明する。
電圧制御回路２２は、第１電圧検出器３１により検出される各昇圧回路２Ａの入力電圧Ｖｉｎと、図示しない外部の上位制御装置等から入力される各昇圧回路２Ａに対する入力電圧指令Ｖｉｎ＊とに基づいて、各直流電源１Ａを制御する電圧制御信号２２ａを生成する。
なお、直流電源１Ａが太陽電池のような可変電圧源ではなく、電圧の調整ができない定電圧源の場合は電圧制御回路２２を省き、入力電圧指令Ｖｉｎ＊の代わりにリアクトル電流ｉＬの指令値に相当する電圧制御信号２２ａを外部より入力する形の構成を取ってもよい。
The booster
The input
The
If the
電流制御回路２３は、入力電流演算部２１で演算された各昇圧回路２Ａの入力電流ＩＬと、電圧制御回路２２からの電圧制御信号２２ａとに基づいて、各昇圧回路２Ａの入力電流ＩＬを制御するための通流率指令値Ｄ＊を生成する。
The
ＰＷＭ変調回路２４は、電流制御回路２３からの各昇圧回路２Ａの通流率指令値Ｄ＊とキャリア波との比較により、各昇圧回路２Ａの半導体スイッチング素子Ｓ１ａを駆動するためのスイッチング信号Ｓを生成する。ＰＷＭ変調回路２４は、通流率指令値Ｄ＊がキャリア波より大きいとき、対応する昇圧回路２Ａにおける直列体４の下アームの半導体スイッチング素子Ｓ１ａをオンするスイッチング信号Ｓを生成する。そしてＰＷＭ変調回路２４は、通流率指令値Ｄ＊がキャリア波より小さいとき、前記半導体スイッチング素子Ｓ１ａをオフするスイッチング信号Ｓを生成する。なお、通流率指令値Ｄ＊の生成については、後で説明する。
The
こうして、昇圧回路制御部２０は、スイッチング信号Ｓにより各昇圧回路２Ａの半導体スイッチング素子Ｓ１ａのオン／オフ制御を行い、各直流電源１Ａの出力電圧、すなわち各昇圧回路２Ａの入力電圧Ｖｉｎを一定に制御する。
直流電源１Ａが電圧の調整ができない定電圧源であり、電圧制御回路２２を省き、入力電圧指令Ｖｉｎ＊の代わりにリアクトル電流ｉＬの指令値に相当する電圧制御信号２２ａを外部より入力する構成の場合では、昇圧回路制御部２０は各昇圧回路２Ａの入力電流ＩＬを一定に制御する。
Thus, the booster
The
なお、昇圧回路制御部２０と変換器制御部６０は、それぞれの制御部の性能に応じて台数の増減や共通化を行ってもよい。例えば、図１において昇圧回路制御部２０のＰＷＭ変調回路２４は、直流電源１Ａの台数分設けられるように図示しているが、１つのＰＷＭ変調回路２４に統合してもよい。また異なる種類の制御回路（例えば、電圧制御回路２２と電流制御回路２３）を統合してもよい。
また、１台の直流電源１Ａに対して１台の昇圧回路２Ａが接続される構成を示しているが、この構成に限定するものではない。例えば、直流電源１Ａの台数を昇圧回路２Ａの台数より少くして、１台の直流電源１Ａに対して複数台の昇圧回路２Ａが接続される構成でもよい。
また、昇圧回路制御部２０が、その内部に入力電流演算部２１を備える構成を示したが、昇圧回路制御部２０の外部に入力電流演算部２１を設ける構成としてもよい。
Note that the booster
In addition, although one
In addition, although the booster
次に電力変換器５０を制御する変換器制御部６０の動作を説明する。
母線コンデンサ１１の電圧である直流母線１０Ｐ、１０Ｎ間の母線電圧Ｖｂｕｓは、第２電圧検出器３２により検出されて、電力変換器５０の変換器制御部６０に入力される。
電力変換器５０の変換器制御部６０は、検出された母線電圧Ｖｂｕｓと母線電圧指令Ｖｂｕｓ＊とに基づいて電力変換器５０を制御し、母線電圧Ｖｂｕｓを一定に制御する。そして変換器制御部６０は、電力変換器５０を制御することで、母線電圧Ｖｂｕｓを所望の電圧に変換して、負荷７１および電源７０に供給する。
Next, the operation of the
The bus voltage Vbus between the
The
次に、上記のように構成された本実施の形態の電力変換装置１００を太陽電池に適用させた具体例である電力変換装置１００ａについて、図２を用いて説明する。
電力変換装置１００ａは、直流電源１Ａ、１Ｂ、１Ｃとしての３つの太陽電池にそれぞれ接続される３つの昇圧回路２Ａ、２Ｂ、２Ｃと、昇圧回路制御部２０ａとを備える。図２において直流電源１Ａ、１Ｂ、１Ｃ、昇圧回路２Ａ、２Ｂ、２Ｃと、それぞれを区別して示す。
なお、各直流電源１Ａ、１Ｂ、１Ｃ、各昇圧回路２Ａ、２Ｂ、２Ｃ、のそれぞれを区別する必要がない場合は、直流電源１Ａ、昇圧回路２Ａとして記載する。
この電力変換装置１００ａにおいて、図１に示した電力変換装置１００と同一、あるいは相当部分には同一の符号を付す。また、電力変換器５０、変換器制御部６０は、図１に比較して内部構成を具体的に示した。また、昇圧回路制御部２０ａは、図１に示した汎用的な構成の昇圧回路制御部２０を、直流電源１Ａに太陽電池を適用した場合に対応させたものである。
Next, a
The
In addition, when it is not necessary to distinguish each
In this
まず、電力変換器５０の構成について説明する。
電力変換器５０は、複数の半導体スイッチング素子を有するインバータ５１、リアクトル５２、および出力コンデンサ５３とから構成される。さらに、電力変換器５０は、電力変換器５０の出力電流Ｉｏｕｔを検出する第２電流検出器３３を備える。
インバータ５１は、変換器制御部６０から出力される半導体スイッチング素子の制御用スイッチング信号６３ａにより制御されて、直流母線１０Ｐ、１０Ｎ間の母線電圧Ｖｂｕｓを、以下に説明する母線電圧指令Ｖｂｕｓ＊と一致する直流電圧に調整する。
First, the configuration of the
The
The
次に、変換器制御部６０について説明する。
変換器制御部６０は、母線電圧制御回路６１と、出力電流制御回路６２と、ＰＷＭ変調回路６３とを備える。
Next, the
母線電圧制御回路６１は、直流母線１０Ｐ、１０Ｎ間の母線電圧Ｖｂｕｓを制御するものであり、母線電圧指令Ｖｂｕｓ＊と、第２電圧検出器３２により検出された母線電圧Ｖｂｕｓとに基づいて、出力電流指令６１ａを生成する。
なお、母線電圧指令Ｖｂｕｓ＊は、変換器制御部６０により、電源７０の電圧実効値、電圧振幅、周波数変化等の状況に基づいて生成される。
The bus
The bus voltage command Vbus * is generated by the
出力電流制御回路６２は、母線電圧制御回路６１からの出力電流指令６１ａと、第２電流検出器３３で検出した電力変換器５０の出力電流Ｉｏｕｔとに基づいて、電力変換器５０の出力電流を制御する通流率指令値６２ａを生成する。
ＰＷＭ変調回路６３は、出力電流制御回路６２からの通流率指令値６２ａに基づいて、電力変換器５０のインバータ５１の半導体スイッチング素子の制御用スイッチング信号６３ａを生成して、電力変換器５０に出力する。
The output
The
次に、電力変換装置１００ａの昇圧回路制御部２０ａについて説明する。
昇圧回路制御部２０ａは、入力電流演算部２１と、ＭＰＰＴ制御回路２２Ｘと、ＰＶ電圧制御回路２２Ｙと、電流制御回路２３と、ＰＷＭ変調回路２４とを備える。
前述したように、この昇圧回路制御部２０ａは、図１に示す昇圧回路制御部２０を、直流電源１Ａに太陽電池を用いた場合に対応させたものである。
Next, the booster
The booster
As described above, the booster
図１に示した電力変換装置１００では、昇圧回路制御部２０において用いられる入力電圧指令Ｖｉｎ＊は、外部の上位制御装置から与えられる。電力変換装置１００ａでは、入力電圧指令Ｖｉｎ＊はＭＰＰＴ制御回路２２Ｘにより生成される。
入力電流演算部２１、電流制御回路２３、ＰＷＭ変調回路２４は、図１の電力変換装置１００と同じである。
ＰＶ電圧制御回路２２Ｙは、ＭＰＰＴ制御回路２２Ｘから入力電圧指令Ｖｉｎ＊が入力される構成となっている点以外は、図１に示した電圧制御回路２２と同じである。よって、図１の電力変換装置１００と異なるＭＰＰＴ制御回路２２Ｘについて説明する。
In the
The input
The PV
ＭＰＰＴ制御回路２２Ｘは、第１電圧検出器３１で検出した各昇圧回路２Ａ、２Ｂ、２Ｃの入力電圧Ｖｉｎと、入力電流演算部２１で演算された各昇圧回路２Ａ、２Ｂ、２Ｃの入力電流ＩＬとを用い、太陽電池の最大電力点追従（ＭＰＰＴ：Ｍａｘｉｍｕｍ Ｐｏｗｅｒ Ｐｏｉｎｔ Ｔｒａｃｋｉｎｇ）制御を行う。ＭＰＰＴ制御回路２２Ｘは、このＭＰＰＴ制御の結果である入力電圧指令Ｖｉｎ＊をＰＶ電圧制御回路２２Ｙへ出力する。
このように直流電源が太陽電池の場合は、昇圧回路２Ａ、２Ｂ、２Ｃの入力電圧Ｖｉｎと、演算された各入力電流ＩＬとを用いて、ＭＰＰＴ制御を行える。そのため、図１に示したような、外部の上位制御装置等から与えられる入力電圧指令Ｖｉｎ＊は必要ない。
The
Thus, when the DC power source is a solar cell, MPPT control can be performed using the input voltage Vin of the
ＰＶ電圧制御回路２２Ｙは、入力電圧Ｖｉｎと、ＭＰＰＴ制御回路２２Ｘから入力される入力電圧指令Ｖｉｎ＊とに基づいて、各直流電源１Ａ、１Ｂ、１Ｃを制御する電圧制御信号２２Ｙａを生成する。
なお、前記ＰＶ電圧制御回路２２Ｙが通流率指令値Ｄ＊を生成し、生成した通流率指令値Ｄ＊をＰＷＭ変調回路２４へ入力する構成とすることで、電流制御回路２３を省いた構成を取ってもよい。
The PV
The PV
以降、本実施の形態の要部である入力電流演算部２１における各昇圧回路２Ａ、２Ｂ、２Ｃの入力電流ＩＬの演算制御について説明する。図２に示した太陽電池である３台の直流電源１Ａ、１Ｂ、１Ｃと、３台の昇圧回路２Ａ、２Ｂ、２Ｃを備える構成例に基づいて説明をする。
Hereinafter, calculation control of the input current IL of each
本実施の形態の入力電流演算部２１は、以下にて説明する昇圧回路２Ａの非通流率Ｄｎと、直流母線１０Ｐ、１０Ｎを流れる母線電流ｉｂｕｓと、半導体スイッチング素子Ｓ１ａのスイッチング信号Ｓのオン／オフ情報とを用いて、各昇圧回路２Ａの入力電流ＩＬを演算するものである。
この入力電流演算部２１における制御の基となる、各昇圧回路２Ａの入力電流ＩＬの演算理論について説明する。
The input
The calculation theory of the input current IL of each
先ず、入力電流演算部２１の入力電流ＩＬの演算において用いられる上記非通流率Ｄｎについて説明する。
図３は、リアクトルＬ１を流れるリアクトル電流ｉＬが不連続状態の昇圧回路の、リアクトル電流ｉＬを示す図である。
図３において、昇圧回路２Ａの通流率Ｄに対応するスイッチング素子Ｓ１ａの、キャリア周期Ｔｓｗにおけるオン期間をＤ・Ｔｓｗとして示し、キャリア周期ＴｓｗにおけるリアクトルＬ１の電流非通流期間をＤｎ・Ｔｓｗとして示している。
なお、ＩＬＣａｖｅは、キャリア周期Ｔｓｗあたりのリアクトル電流ｉＬの平均値である。
First, the non-conductivity Dn used in the calculation of the input current IL of the input
FIG. 3 is a diagram showing the reactor current iL of the booster circuit in which the reactor current iL flowing through the reactor L1 is discontinuous.
In FIG. 3, the ON period in the carrier cycle Tsw of the switching element S1a corresponding to the conduction ratio D of the
Note that ILCave is the average value of the reactor current iL per carrier cycle Tsw.
非通流率Ｄｎは、リアクトルＬ１を流れるリアクトル電流ｉＬが不連続時の各昇圧回路２Ａにおいて、キャリア波のキャリア周期Ｔｓｗに対する、リアクトルＬ１の電流非通流期間Ｄｎ・Ｔｓｗの割合を示すものである。
The non-conduction ratio Dn indicates the ratio of the current non-conduction period Dn · Tsw of the reactor L1 to the carrier period Tsw of the carrier wave in each step-up
非通流率Ｄｎは、図３に示すリアクトル電流平均値ＩＬＣａｖｅと、リアクトルＬ１のリアクトル値Ｌと、昇圧回路２Ａのスイッチング素子Ｓ１ａのキャリア周期Ｔｓｗあたりの通流率Ｄを用いて下記（１）式で表すことができる。
ここで、下記（１）式の右辺第２項の分子は半導体スイッチング素子Ｓ１ａのオン期間Ｄ・Ｔｓｗにおける電流上昇分の２分の１を表している。
なお、リアクトル電流ｉＬの連続時においては、前記半導体スイッチング素子Ｓ１ａのオン期間Ｄ・Ｔｓｗにおける電流上昇量と半導体スイッチング素子Ｓ１ａのオフ期間における電流下降量は一致するため、下記（１）式の非通流率Ｄｎは０となる。
The non-conduction rate Dn is represented by the following (1) using the reactor current average value ILCave shown in FIG. 3, the reactor value L of the reactor L1, and the conduction rate D per carrier cycle Tsw of the switching element S1a of the
Here, the numerator of the second term on the right side of the following equation (1) represents a half of the current increase in the ON period D · Tsw of the semiconductor switching element S1a.
When the reactor current iL is continuous, the amount of current increase during the ON period D · Tsw of the semiconductor switching element S1a matches the amount of current decrease during the OFF period of the semiconductor switching element S1a. The flow rate Dn is 0.
また、非通流率Ｄｎは、以下（２）〜（５）式から導出することもできる。
第１電圧検出器３１による昇圧回路２Ａの入力電圧検出値を入力電圧Ｖｉｎ、第２電圧検出器３２による直流母線１０Ｐ、１０Ｎ間の電圧検出値を母線電圧Ｖｂｕｓとする。この場合、リアクトル電流連続時の通流率Ｄｃｃｍは以下（２）式で表せる。
Moreover, the non-flow rate Dn can also be derived from the following equations (2) to (5).
The input voltage detection value of the
また、リアクトル電流不連続時の通流率をＤｄｃｍとして新たに表すと、Ｄｄｃｍは以下（３）式で表せる。 Further, when the conduction rate when the reactor current is discontinuous is newly expressed as Ddcm, Ddcm can be expressed by the following equation (3).
前記入力電圧Ｖｉｎと母線電圧Ｖｂｕｓが同値の場合、（３）式のリアクトル電流不連続時の非通流率Ｄｎは、（２）式のリアクトル電流連続時に成立する関係を用いた、以下（４）式より求まる。 When the input voltage Vin and the bus voltage Vbus have the same value, the non-conducting rate Dn when the reactor current is discontinuous in the equation (3) is expressed as follows using the relationship established when the reactor current is continuous in the equation (2) (4 )
ここで、（１）式と（４）式によって求まる非通流率Ｄｎは同じ値である。 Here, the non-conductivity Dn obtained by the equations (1) and (4) is the same value.
（４）式において、リアクトル電流不連続時の通流率Ｄｄｃｍを通流率指令値Ｄ＊で表し、リアクトル電流連続時の通流率Ｄｃｃｍを（２）式で示す入力電圧Ｖｉｎと母線電圧Ｖｂｕｓとの関係で表す。こうして、リアクトル電流不連続時における非通流率Ｄｎを推定する非通流率推定値Ｄｎｈａｔは、以下（５）式のように表すことができる。 In the equation (4), the conduction ratio Ddcm when the reactor current is discontinuous is represented by a conduction ratio command value D *, and the conduction ratio Dccm when the reactor current is continuous is expressed by the input voltage Vin and the bus voltage Vbus represented by the expression (2). This is expressed in relation to Thus, the non-conduction rate estimated value Dnhat for estimating the non-conduction rate Dn when the reactor current is discontinuous can be expressed as the following equation (5).
こうして、各昇圧回路２Ａの非通流率推定値Ｄｎｈａｔは、上記（５）式示したように、各昇圧回路２Ａの通流率指令値Ｄ＊と、第１電圧検出器３１により検出された各昇圧回路２Ａの入力電圧Ｖｉｎと、第２電圧検出器３２により検出された直流母線１０Ｐ、１０Ｎ間の母線電圧Ｖｂｕｓとを用いた演算により取得できる。
なお、非通流率推定値Ｄｎｈａｔは、このように式（５）を用いて推定可能である。しかしながら、リアクトル電流ｉＬの電流非通流期間Ｄｎ・Ｔｓｗをリアクトル電流ｉＬの経路において直接検出できる構成の場合は、電流非通流期間Ｄｎ・Ｔｓｗの検出値から非通流率推定値Ｄｎｈａｔを求めてもよい。電流非通流期間Ｄｎ・Ｔｓｗを直接検出する方法として、例えば安価で低精度の電流検出器を各昇圧回路２Ａに設ける等の方法がある。
Thus, the non-conductivity estimated value Dnhat of each
In addition, the non-flow rate estimated value Dnhat can be estimated using the equation (5) in this way. However, when the current non-conduction period Dn · Tsw of the reactor current iL can be directly detected in the path of the reactor current iL, the non-conduction rate estimated value Dnhat is obtained from the detected value of the current non-conduction period Dn · Tsw. May be. As a method of directly detecting the current non-conduction period Dn · Tsw, for example, there is a method of providing an inexpensive and low-accuracy current detector in each
以降の説明において、（５）式により演算された非通流率推定値Ｄｎｈａｔは、（１）
式、（４）式に示した非通流率Ｄｎと一律にＤｎと表記する。
なお、演算された非通流率Ｄｎが正の場合は、リアクトル電流ｉＬが不連続状態の昇圧回路（請求項における第１昇圧回路）である。また、演算された非通流率Ｄｎが０の場合は、リアクトル電流ｉＬが連続状態の昇圧回路（請求項における第２昇圧回路）である。
In the following description, the non-conductivity estimated value Dnhat calculated by the equation (5) is (1)
The non-conductivity Dn shown in the equations (4) and (4) are uniformly written as Dn.
When the calculated non-conduction ratio Dn is positive, the reactor current iL is a discontinuous booster circuit (first booster circuit in the claims). When the calculated non-conduction ratio Dn is 0, the reactor current iL is a continuous booster circuit (second booster circuit in the claims).
次に、直流母線１０Ｐ、１０Ｎを流れる母線電流ｉｂｕｓと、半導体スイッチング素子Ｓ１ａのスイッチング信号Ｓのオン／オフ情報と、各昇圧回路２Ａの入力電流ＩＬとの関係について説明する。
Next, the relationship between the bus current ibus flowing through the
図４は、本発明の実施の形態１による電力変換装置１００ａにおいて、リアクトル電流連続状態の昇圧回路（第２昇圧回路）を有する電力変換装置１００ａの動作特性を示す図である。
図５は、図４に示す特定のサンプリングタイミングにおける、各昇圧回路２Ａ、２Ｂ、２Ｃの動作を示す図である。
図６は、本発明の実施の形態１による電力変換装置１００ａにおいて、リアクトル電流不連続状態の昇圧回路（第１昇圧回路）を有する電力変換装置１００ａの動作特性を示す図である。
図７は、本発明の実施の形態１による電力変換装置１００ａにおいて、リアクトル電流連続時における母線電流ｉｂｕｓを示す図である。
図８は、本発明の実施の形態１による電力変換装置１００ａにおいて、リアクトル電流不連続時における母線電流ｉｂｕｓを示す図である。
FIG. 4 is a diagram showing operating characteristics of the
FIG. 5 is a diagram showing the operation of each
FIG. 6 is a diagram illustrating operating characteristics of the
FIG. 7 is a diagram showing the bus current ibus when the reactor current is continuous in the
FIG. 8 is a diagram showing the bus current ibus when the reactor current is discontinuous in the
図４、図６において、キャリア１、キャリア２、キャリア３は、それぞれ昇圧回路２Ａ、２Ｂ、２Ｃに対するキャリア波である。
サンプリングタイミングは、第１電流検出器３０により母線電流ｉｂｕｓの検出を行う所定の取得タイミングである。
スイッチング信号Ｓ１、Ｓ２、Ｓ３は、それぞれ昇圧回路２Ａ、２Ｂ、２Ｃの半導体スイッチング素子Ｓ１ａに対するスイッチング信号Ｓである。
リアクトル電流ｉＬ１、ｉＬ２、ｉＬ３は、各昇圧回路２Ａ、２Ｂ、２ＣのリアクトルＬ１を流れるリアクトル電流ｉＬである。
4 and 6,
The sampling timing is a predetermined acquisition timing at which the bus current ibus is detected by the first
The switching signals S1, S2, and S3 are switching signals S for the semiconductor switching element S1a of the
Reactor currents iL1, iL2, and iL3 are reactor currents iL that flow through reactors L1 of
以降、昇圧回路２Ａ、２Ｂ、２Ｃごとのリアクトル電流ｉＬ１、ｉＬ２、ｉＬ３を区別する必要が無い場合は、リアクトル電流ｉＬとして示す。また、昇圧回路２Ａ、２Ｂ、２Ｃごとのスイッチング信号Ｓ１、Ｓ２、Ｓ３を区別する必要が無い場合は、スイッチング信号Ｓとして示す。
Hereinafter, when it is not necessary to distinguish the reactor currents iL1, iL2, and iL3 for each of the
また、図４、図６に示す各昇圧回路２Ａ、２Ｂ、２Ｃにおいて、昇圧回路２Ａのスイッチング信号Ｓ１の通流率および昇圧回路２Ｂのスイッチング信号Ｓ２の通流率は、共に３３％未満相当であり、昇圧回路２Ｃのスイッチング信号Ｓ３の通流率は６６％以上相当である。
なお、本実施の形態の説明にて用いる通流率３３％、６６％は、１００％／３＝３３．３３・・・％、１００％×２／３＝６６．６６・・・％を簡単化して表記した値である。
また、各キャリア波は三角波である。各キャリア波は、３６０度（＝２π［ｒａｄ］）を昇圧回路の台数（ｎ台）で割った等間隔の位相差を互いに有する。本実施の形態では、各キャリア波の位相差は、３６０度／３＝１２０度となる。
Further, in each of the
The flow rates of 33% and 66% used in the description of the present embodiment are simply 100% / 3 = 33.33... 100% × 2/3 = 66.66. It is the value expressed in the form.
Each carrier wave is a triangular wave. Each carrier wave has a phase difference of equal intervals obtained by dividing 360 degrees (= 2π [rad]) by the number of boosting circuits (n). In the present embodiment, the phase difference of each carrier wave is 360 degrees / 3 = 120 degrees.
第１電流検出器３０は、各キャリア波が最大（ｔｏｐ）あるいは最小（ｂｔｍ）になるサンプリングタイミングで母線電流ｉｂｕｓの検出を行う。また、第１電流検出器３０が母線電流ｉｂｕｓの検出を行うサンプリングタイミングの周期は以下のようになる。
第１電流検出器３０は、昇圧回路の台数が偶数台のときは、キャリア周期Ｔｓｗの（（昇圧回路の台数＋１）／昇圧回路の台数）倍の固定周期におけるサンプリングタイミングで母線電流ｉｂｕｓの検出を行う。
また、第１電流検出器３０は、昇圧回路の台数が奇数台のときは、キャリア周期Ｔｓｗの（（２×昇圧回路の台数）＋１）／（２×昇圧回路の台数））倍の固定周期におけるサンプリングタイミングで母線電流ｉｂｕｓの検出を行う。
本実施の形態の電力変換装置１００ａは、３台の昇圧回路をもつため上記奇数台の時の固定周期でサンプリングを行う。
The first
When the number of booster circuits is an even number, the first
When the number of booster circuits is an odd number, the first
Since
各昇圧回路２Ａ、２Ｂ、２Ｃの入力電流ＩＬであるリアクトル電流ｉＬは、母線電流ｉｂｕｓと、スイッチング信号Ｓのオン／オフ情報とを用いて、以下（６）式に示す関係で表すことができる。
Reactor current iL, which is input current IL of each
（６）式における、ｉｂｕｓｓｐ１、ｉｂｕｓｓｐ２、ｉｂｕｓｓｐ３は、サンプリングタイミングｓｐ１、ｓｐ２、ｓｐ３においてそれぞれ検出された母線電流ｉｂｕｓの検出値を示す。
図４、図６において示す６つのサンプリングタイミング（ｓｐ１（ｔｏｐ）、ｓｐ１（ｂｔｍ）、ｓｐ２（ｔｏｐ）、ｓｐ２（ｂｔｍ）、ｓｐ３（ｔｏｐ）、ｓｐ３（ｂｔｍ））において検出された母線電流ｉｂｕｓの内から、任意に選出した３つの母線電流ｉｂｕｓの値が、（６）式におけるｉｂｕｓｓｐ１、ｉｂｕｓｓｐ２、ｉｂｕｓｓｐ３として用いられる。
例えば、各キャリア波が最大になるサンプリングタイミング（ｓｐ１（ｔｏｐ）、ｓｐ２（ｔｏｐ）、ｓｐ３（ｔｏｐ））において検出された母線電流ｉｂｕｓのみを用いてもよい。また例えば、各キャリア波が最小になるサンプリングタイミングにおいて検出された母線電流ｉｂｕｓのみを用いてもよい。あるいは、各キャリア波が最大、最小になるサンプリングタイミングにおいてそれぞれ検出された母線電流ｉｂｕｓを組み合わせて用いてもよい。
In the expression (6), ibussp1, ibussp2, and ibussp3 indicate detection values of the bus current ibus detected at the sampling timings sp1, sp2, and sp3, respectively.
The bus current ibus detected at the six sampling timings (sp1 (top), sp1 (btm), sp2 (top), sp2 (btm), sp3 (top)) and sp3 (btm)) shown in FIGS. The values of three bus currents ibus arbitrarily selected from the inside are used as ibussp1, ibussp2, and ibussp3 in the equation (6).
For example, only the bus current ibus detected at the sampling timing (sp1 (top), sp2 (top), sp3 (top)) at which each carrier wave becomes maximum may be used. Further, for example, only the bus current ibus detected at the sampling timing at which each carrier wave is minimized may be used. Alternatively, the bus currents ibus detected at the sampling timing at which the carrier waves are maximized and minimized may be used in combination.
（６）式におけるＳ１ｓｐ１、Ｓ２ｓｐ１、Ｓ３ｓｐ１は、サンプリングタイミングｓｐ１における各昇圧回路２Ａ、２Ｂ、２Ｃの半導体スイッチング素子Ｓ１ａのスイッチング信号Ｓのオン／オフ信号を数値化した０、１に対応するものである。
例えば、サンプリングタイミングｓｐ１において、各昇圧回路２Ａ、２Ｂ、２Ｃの半導体スイッチング素子Ｓ１ａがオンの場合、昇圧回路２Ａ、２Ｂ、２Ｃは直流母線１０Ｐに対して電流不出力状態となり、この場合、Ｓ１ｓｐ１、Ｓ２ｓｐ１、Ｓ３ｓｐ１は「０」と置く。また例えば、サンプリングタイミングｓｐ１において、各昇圧回路２Ａ、２Ｂ、２Ｃの半導体スイッチング素子Ｓ１ａがオフの場合、昇圧回路２Ａ、２Ｂ、２Ｃのリアクトル電流ｉＬは、直流母線１０Ｐに対して電流出力状態となり、この場合、Ｓ１ｓｐ１、Ｓ２ｓｐ１、Ｓ３ｓｐ１は「１」と置く。
S1sp1, S2sp1, and S3sp1 in the equation (6) correspond to 0 and 1 obtained by quantifying the on / off signal of the switching signal S of the semiconductor switching element S1a of each
For example, when the semiconductor switching element S1a of each
例えば、（６）式におけるｓｐ１を、図４に示すサンプリングタイミングｓｐ１（ｔｏｐ）とする。図５に示す各昇圧回路２Ａ、２Ｂ、２Ｃの動作は、このサンプリングタイミングｓｐ１（ｔｏｐ）に対応している。
この場合、サンプリングタイミングｓｐ１（ｔｏｐ）において、昇圧回路２Ａのスイッチング信号Ｓ１はオフであり、電流出力状態であるのでＳ１ｓｐ１は「１」となる。また、昇圧回路２Ｂのスイッチング信号Ｓ２はオフであり、電流出力状態であるのでＳ２ｓｐ１は「１」となる。また、昇圧回路２Ｃのスイッチング信号Ｓ３はオンであり、電流不出力状態であるのでＳ３ｓｐ１は「０」となる。
For example, sp1 in equation (6) is set as the sampling timing sp1 (top) shown in FIG. The operation of each
In this case, at the sampling timing sp1 (top), the switching signal S1 of the
同様に、（６）式におけるＳ１ｓｐ２〜Ｓ３ｓｐ２は、サンプリングタイミングｓｐ２に対応する各昇圧回路２Ａ、２Ｂ、２Ｃのスイッチング信号Ｓのオン／オフに対応する。また、Ｓ１ｓｐ３〜Ｓ３ｓｐ３は、サンプリングタイミングｓｐ３に対応する各昇圧回路２Ａ、２Ｂ、２Ｃのスイッチング信号Ｓのオン／オフに対応する。
Similarly, S1sp2 to S3sp2 in the equation (6) correspond to ON / OFF of the switching signal S of each
また、（６）式における、ｉＬ１ｓｐ１、ｉＬ２ｓｐ１、ｉＬ３ｓｐ１は、サンプリングタイミングｓｐ１における各昇圧回路２Ａ、２Ｂ、２Ｃのリアクトル電流ｉＬ１、ｉＬ２、ｉＬ３の瞬時値である。同様に、ｉＬ１ｓｐ２、ｉＬ２ｓｐ２、ｉＬ３ｓｐ２は、サンプリングタイミングｓｐ２におけるリアクトル電流ｉＬ１、ｉＬ２、ｉＬ３の瞬時値であり、ｉＬ１ｓｐ３、ｉＬ２ｓｐ３、ｉＬ３ｓｐ３は、サンプリングタイミングｓｐ３におけるリアクトル電流ｉＬ１、ｉＬ２、ｉＬ３の瞬時値である。
Further, iL1sp1, iL2sp1, iL3sp1 in the equation (6) are instantaneous values of the reactor currents iL1, iL2, iL3 of the
各昇圧回路２Ａ、２Ｂ、２Ｃのリアクトル電流ｉＬ１、ｉＬ２、ｉＬ３の瞬時値ｉＬ１ｓｐ１〜ｉＬ３ｓｐ３は、半導体スイッチング素子Ｓ１ａのオン／オフ駆動により生じるリアクトルＬ１のリプル電流およびリアクトル電流不連続性による電流変動の影響により、サンプリングタイミングごとに値が異なる。よって、上記（６）式における母線電流検出値ｉｂｕｓｓｐ１〜ｉｂｕｓｓｐ３は、上記変動を含んだ、サンプリングタイミングごとに異なるリアクトル電流瞬時値ｉＬ１ｓｐ１〜ｉＬ３ｓｐ３、との関係により表されている。
The instantaneous values iL1sp1 to iL3sp3 of the reactor currents iL1, iL2, and iL3 of each
ここで、各サンプリングタイミングｓｐ１〜ｓｐ３に対応した、各昇圧回路２Ａ、２Ｂ、２Ｃのリアクトル電流瞬時値ｉＬ１ｓｐ１〜ｉＬ３ｓｐ３を次のように置き換える。
即ち、リアクトル電流瞬時値ｉＬ１ｓｐ１〜ｉＬ３ｓｐ３を、上記リプル電流およびリアクトル電流不連続性による電流変動の影響を除いた、各キャリア周期Ｔｓｗのリアクトル電流通流期間におけるリアクトル電流平均値ＩＬＳａｖｅ（ＩＬ１Ｓａｖｅ〜ＩＬ３Ｓａｖｅ）と、瞬時電流と前記電流平均値ＩＬＳａｖｅとの差分ΔｉＬ（ΔｉＬ１ｓｐ１〜ΔｉＬ３ｓｐ３）と、に分けて置き換える。これにより（６）式は以下（７）式に変換される。
Here, the reactor current instantaneous values iL1sp1 to iL3sp3 of the boosting
That is, the reactor current instantaneous values iL1sp1 to iL3sp3 are converted from the reactor current average value ILSave (IL1Save to IL3Save) in the reactor current flowing period of each carrier cycle Tsw excluding the influence of the current fluctuation due to the ripple current and the reactor current discontinuity. And the difference ΔiL (ΔiL1sp1 to ΔiL3sp3) between the instantaneous current and the current average value ILSave. Thereby, the equation (6) is converted into the following equation (7).
次に、リアクトル電流ｉＬと同様に、母線電流検出値ｉｂｕｓｓｐ１〜ｉｂｕｓｓｐ３から、上記リプル電流およびリアクトル電流不連続性によるリアクトル電流ｉＬの電流変動の影響を除く。電流変動を除いた母線電流補正値の表記をＩｂｕｓｓｐ１〜Ｉｂｕｓｓｐ３と置き（７）式を以下の（８）式に変換する。 Next, similarly to the reactor current iL, the influence of the current fluctuation of the reactor current iL due to the ripple current and the reactor current discontinuity is excluded from the bus current detection values ibussp1 to ibussp3. The notation of the bus current correction value excluding current fluctuation is expressed as Ibussp1 to Ibussp3, and the expression (7) is converted into the following expression (8).
（８）式に示す、スイッチング信号Ｓのオン／オフに対応するＳ１ｓｐ１〜Ｓ３ｓｐ３から成る行列を、以下（９）式のように定義して以降の説明に用いる。 A matrix composed of S1sp1 to S3sp3 corresponding to ON / OFF of the switching signal S shown in the equation (8) is defined as the following equation (9) and used for the following description.
上記（９）式の定義を、上記（８）式に用いて、（８）式を以下（１０）式のように変形する。 The definition of the above equation (9) is used in the above equation (8), and the equation (8) is transformed into the following equation (10).
各キャリア周期Ｔｓｗのリアクトル電流通流期間におけるリアクトル電流平均値ＩＬＳａｖｅは、このように（９）式の逆行列を用いることで、上記（１０）式より演算が可能である。
こうして、リアクトル電流通流期間におけるリアクトル電流平均値ＩＬＳａｖｅは、母線電流補正値Ｉｂｕｓｓｐ１〜Ｉｂｕｓｓｐ３と、スイッチング信号Ｓのオン／オフ情報とを用いて演算できる。
The reactor current average value ILSave during the reactor current flow period of each carrier cycle Tsw can be calculated from the above equation (10) by using the inverse matrix of the equation (9).
Thus, the reactor current average value ILSave during the reactor current flow period can be calculated using the bus current correction values Ibussp1 to Ibussp3 and the on / off information of the switching signal S.
なお、（８）式から（１０）式の変換は、以下（１１）式を満足する必要がある。 Note that the conversion from the expression (8) to the expression (10) needs to satisfy the following expression (11).
ここで（１０）式に用いる母線電流補正値Ｉｂｕｓｓｐ１〜Ｉｂｕｓｓｐ３の導出方法を説明する。
なお、以下の母線電流補正値Ｉｂｕｓｓｐ１〜Ｉｂｕｓｓｐ３の導出過程において、各昇圧回路２Ａ、２Ｂ、２ＣのリアクトルＬ１の、インダクタンス値としてのリアクトル値Ｌを用いるが、このリアクトル値Ｌには設計値を用いる。
Here, a method for deriving the bus current correction values Ibussp1 to Ibussp3 used in the equation (10) will be described.
In the following derivation process of the bus current correction values Ibussp1 to Ibussp3, the reactor value L as the inductance value of the reactor L1 of each
（８）式において示したように、母線電流補正値Ｉｂｕｓｓｐ１〜Ｉｂｕｓｓｐ３は、母線電流検出値ｉｂｕｓｓｐ１〜ｉｂｕｓｓｐ３から、リプル電流およびリアクトル電流不連続性による電流変動の影響を除いたものである。
ここで、母線電流検出値ｉｂｕｓｓｐ１と母線電流補正値Ｉｂｕｓｓｐ１を代表例として説明する。（８）式より、母線電流検出値ｉｂｕｓｓｐ１と母線電流補正値Ｉｂｕｓｓｐ１との関係は、以下（１２）式と表せる。
As shown in the equation (8), the bus current correction values Ibussp1 to Ibussp3 are obtained by removing the influence of the current fluctuation due to the ripple current and the reactor current discontinuity from the bus current detection values ibussp1 to ibussp3.
Here, the bus current detection value ibussp1 and the bus current correction value Ibussp1 will be described as representative examples. From the equation (8), the relationship between the bus current detection value ibussp1 and the bus current correction value Ibussp1 can be expressed as the following equation (12).
以下、（１２）式の代表項Ｓ１ｓｐ１・ΔｉＬ１ｓｐ１を用いて、母線電流検出値ｉｂｕｓｓｐ１の補正方法の説明を行う。
（１２）式において、昇圧回路２Ｂ、２Ｃの昇圧動作が停止しているとする。そのため、ΔｉＬ２ｓｐ１とΔｉＬ３ｓｐ３はゼロとなり、（１２）式を以下（１３）式とみなすことができる。なお、（１２）式の残りの項のＳ２ｓｐ１・ΔｉＬ２ｓｐ１、Ｓ３ｓｐ１・ΔｉＬ１３ｓｐ１は、以下にて説明する手順と同様に補正できるため説明を省略する。
Hereinafter, a correction method for the bus current detection value ibussp1 will be described using the representative term S1sp1 · ΔiL1sp1 in the equation (12).
In the equation (12), it is assumed that the boosting operations of the
先ず、リアクトル電流連続時における母線電流検出値ｉｂｕｓｓｐ１の補正方法を、図７を用いて説明する。
図７では、３台の昇圧回路２Ａ、２Ｂ、２Ｃのうち、キャリア２とキャリア３に対応する２台の昇圧回路２Ｂ、２Ｃの昇圧動作が停止している状態を示す。そして、キャリア１に対応する１台の昇圧回路２Ａのリアクトル電流ｉＬが電流連続状態で動作する条件の時の、母線電流ｉｂｕｓとリアクトル電流ｉＬの代表波形を示す。
図７に示すように、リアクトル電流ｉＬには、半導体スイッチング素子Ｓ１ａの駆動による、昇圧回路２Ａの入力平均電流を中心に変動するリプル電流が生じている。
なお、図７に示す各サンプリングタイミングｓｐ１（ｔｏｐ）〜ｓｐ３（ｂｔｍ）の周期は、図４に示したサンプリングタイミングの周期より便宜上短くしている。
First, a method for correcting the bus current detection value ibussp1 when the reactor current is continuous will be described with reference to FIG.
FIG. 7 shows a state where the boosting operation of the two
As shown in FIG. 7, the reactor current iL has a ripple current that fluctuates around the average input current of the
Note that the period of each of the sampling timings sp1 (top) to sp3 (btm) shown in FIG. 7 is shorter for convenience than the period of the sampling timing shown in FIG.
以下、図７に示したサンプリングタイミングｓｐ１（ｔｏｐ）、ｓｐ１（ｂｔｍ）、ｓｐ２（ｔｏｐ）、ｓｐ２（ｂｔｍ）、ｓｐ３（ｔｏｐ）、ｓｐ３（ｂｔｍ）、のそれぞれのタイミングを（１３）式におけるｓｐ１とし、（１３）式右辺第二項の導出方法を説明する。
図７において、ｓｐ１（ｔｏｐ）とｓｐ１（ｂｔｍ）におけるリアクトル電流ｉＬの値は、リアクトル電流ｉＬのキャリア周期Ｔｓｗあたりの平均値を示す。よって、リアクトル電流連続時においては、（１３）式の右辺第二項は、ｓｐ１（ｔｏｐ）の値を補正量ゼロの基準にして補正値を設定する。
Hereinafter, the timings of the sampling timings sp1 (top), sp1 (btm), sp2 (top), sp2 (btm), sp3 (top), sp3 (btm) shown in FIG. The method for deriving the second term on the right side of the equation (13) will be described.
In FIG. 7, the value of the reactor current iL in sp1 (top) and sp1 (btm) indicates the average value of the reactor current iL per carrier cycle Tsw. Therefore, when the reactor current is continuous, the second term on the right side of equation (13) sets the correction value using the value of sp1 (top) as the reference for the correction amount zero.
図７に示したｓｐ１（ｂｔｍ）を（１３）式のｓｐ１と置くと、（１３）式の母線電流補正値Ｉｂｕｓｓｐ１は、以下（１４）式と表せる。 When sp1 (btm) shown in FIG. 7 is set as sp1 in equation (13), the bus current correction value Ibussp1 in equation (13) can be expressed as equation (14) below.
図７に示したｓｐ３（ｔｏｐ）を（１３）式のｓｐ１と置くと、（１３）式の母線電流補正値Ｉｂｕｓｓｐ１は以下（１５）式と表せる。 When sp3 (top) shown in FIG. 7 is set as sp1 in the equation (13), the bus current correction value Ibussp1 in the equation (13) can be expressed as the following equation (15).
図７に示したｓｐ２（ｂｔｍ）を（１３）式のｓｐ１と置くと、（１３）式の母線電流補正値Ｉｂｕｓｓｐ１は以下（１６）式と表せる。 When sp2 (btm) shown in FIG. 7 is set as sp1 in the equation (13), the bus current correction value Ibussp1 in the equation (13) can be expressed as the following equation (16).
図７に示したｓｐ１（ｔｏｐ）を（１３）式のｓｐ１と置くと、（１３）式の母線電流補正値Ｉｂｕｓｓｐ１は以下（１７）式と表せる。 When sp1 (top) shown in FIG. 7 is set as sp1 in the equation (13), the bus current correction value Ibussp1 in the equation (13) can be expressed as the following equation (17).
図７に示したｓｐ３（ｂｔｍ）を（１３）式のｓｐ１と置くと、（１３）式の母線電流補正値Ｉｂｕｓｓｐ１は以下（１８）式と表せる。 When sp3 (btm) shown in FIG. 7 is set as sp1 in the equation (13), the bus current correction value Ibussp1 in the equation (13) can be expressed as the following equation (18).
図７に示したｓｐ２（ｔｏｐ）を（１３）式のｓｐ１と置くと、（１３）式の母線電流補正値Ｉｂｕｓｓｐ１は以下（１９）式と表せる。 When sp2 (top) shown in FIG. 7 is set as sp1 in the equation (13), the bus current correction value Ibussp1 in the equation (13) can be expressed as the following equation (19).
上記（１４）〜（１９）式に示した通り、リアクトル電流ｉＬのキャリア周期Ｔｓｗあたりの平均値となるｓｐ１（ｔｏｐ）の値を基準にして、入力電圧Ｖｉｎおよび母線電圧Ｖｂｕｓの検出値と、リアクトル値Ｌとを用いて、母線電流検出値ｉｂｕｓｓｐ１を補正できることを示した。即ち、母線電流検出値ｉｂｕｓｓｐ１から、リアクトル電流ｉＬのリプル電流に起因する電流変動を抑制する補正ができることを示した。 As shown in the above formulas (14) to (19), the detected values of the input voltage Vin and the bus voltage Vbus with reference to the value of sp1 (top) that is the average value of the reactor current iL per carrier cycle Tsw, It was shown that the detected bus current ibussp1 can be corrected using the reactor value L. That is, it has been shown that the correction for suppressing the current fluctuation caused by the ripple current of the reactor current iL can be performed from the bus current detection value ibussp1.
なお、キャリア１に対応する昇圧回路の昇圧動作が停止している場合は（１４）〜（１９）式の右辺は全て（１７）式と共通になる。
また、キャリア２に対応する昇圧回路はｓｐ２（ｔｏｐ）を補正量ゼロの基準とし、キャリア３に対応する昇圧回路はｓｐ３（ｔｏｐ）を補正量ゼロの基準とする。
When the boosting operation of the booster circuit corresponding to the
The booster circuit corresponding to
次に、リアクトル電流不連続時における母線電流検出値ｉｂｕｓの補正方法を、図８を用いて説明する。
図８は、図７のリアクトル電流連続時と同様に、３台の昇圧回路２Ａ、２Ｂ、２Ｃのうち、キャリア２とキャリア３に対応する２台の昇圧回路２Ｂ、２Ｃの昇圧動作が停止している状態を示す。そして、キャリア１に対応する１台の昇圧回路２Ａのリアクトル電流ｉＬ１が電流不連続状態で動作する条件の時の、母線電流ｉｂｕｓとリアクトル電流ｉＬの代表波形を示す。リアクトル電流ｉＬには、半導体スイッチング素子Ｓ１ａの駆動によるリプル電流が生じている。
図８において、ΔｉＬ２ｓｐ１とΔｉＬ３ｓｐ３は対象の昇圧回路の昇圧動作が停止しているためゼロである。よって、前述した図７を用いた説明と同様に（１２）式を（１３）式とみなすことができる。
Next, a method for correcting the bus current detection value ibus when the reactor current is discontinuous will be described with reference to FIG.
In FIG. 8, the boost operation of the two
In FIG. 8, ΔiL2sp1 and ΔiL3sp3 are zero because the boosting operation of the target boosting circuit is stopped. Therefore, the expression (12) can be regarded as the expression (13) similarly to the description using FIG. 7 described above.
図８に示したサンプリングタイミングｓｐ１（ｔｏｐ）、ｓｐ１（ｂｔｍ）、ｓｐ２（ｔｏｐ）、ｓｐ２（ｂｔｍ）、ｓｐ３（ｔｏｐ）、ｓｐ３（ｂｔｍ）、のそれぞれのタイミングを（１３）式におけるｓｐ１とし、（１３）式右辺第二項の導出方法を説明する。 The sampling timings sp1 (top), sp1 (btm), sp2 (top), sp2 (btm), sp3 (top), and sp3 (btm) shown in FIG. A method for deriving the second term on the right side of the equation (13) will be described.
図８において、ｓｐ１（ｂｔｍ）におけるリアクトル電流ｉＬは、半導体スイッチング素子Ｓ１ａのオン期間Ｄ・Ｔｓｗあたりの平均値を意味している。リアクトル電流ｉＬは、キャリア１に対応する昇圧回路２Ａの半導体スイッチング素子Ｓ１ａのオフ期間の後半においてリアクトル電流ｉＬが途切れる特性である。そのため、リアクトル電流連続時の特性と異なり、図８に示すｓｐ１（ｔｏｐ）におけるリアクトル電流ｉＬは、キャリア周期Ｔｓｗあたりの平均値とはならず、補正の基準とはならない。
In FIG. 8, the reactor current iL at sp1 (btm) means an average value per ON period D · Tsw of the semiconductor switching element S1a. Reactor current iL is a characteristic in which reactor current iL is interrupted in the second half of the off period of semiconductor switching element S1a of
このような電流特性を持つリアクトル電流不連続時においては、リアクトル電流ｉＬの最大値を基準にして、リプル電流およびリアクトル電流不連続性による電流変動の影響を除く補正を行う。
ここで、図８に示したｓｐ１（ｂｔｍ）からリアクトル電流ｉＬがゼロに下がるまでの期間Ｔ１は、非通流率Ｄｎを用いて以下（２０）式で表せる。
At the time of reactor current discontinuity having such a current characteristic, correction is performed to eliminate the influence of current fluctuation due to ripple current and reactor current discontinuity with reference to the maximum value of the reactor current iL.
Here, the period T1 from the sp1 (btm) shown in FIG. 8 until the reactor current iL drops to zero can be expressed by the following equation (20) using the non-conductivity Dn.
なお、（２０）式の右辺第一項は、キャリア１に対応する昇圧回路２Ａのオン期間Ｄ・Ｔｓｗの半周期を意味し、右辺第二項は昇圧回路２Ａの半導体スイッチング素子Ｓ１ａのオフ期間におけるリアクトル電流ｉＬの電流連続期間を意味している。
The first term on the right side of the equation (20) means the half period of the ON period D · Tsw of the
また、キャリア１に対応する昇圧回路２Ａの半導体スイッチング素子Ｓ１ａのオン期間Ｄ・Ｔｓｗにおけるリアクトル電流ｉＬの増加量と、オフ期間における電流連続期間（１−Ｄ−Ｄｎ）Ｔｓｗのリアクトル電流ｉＬの減少量の和はゼロの特性を持つ。よって、以下（２１）式で表せる。
Further, the increase amount of the reactor current iL in the on period D · Tsw of the semiconductor switching element S1a of the
（２１）式の左辺第一項は、半導体スイッチング素子Ｓ１ａのオン期間Ｄ・Ｔｓｗの電流増加量を表し、左辺第二項は半導体スイッチング素子Ｓ１ａのオフ期間の電流連続期間（１−Ｄ−Ｄｎ）Ｔｓｗにおける電流減少量を表す。
上記（２０）、（２１）式に示した特性に基づいて、（２０）式右辺第一項に示した期間から後の期間における、（２１）式左辺第二項に示した電流減少特性を考慮することで、検出された母線電流ｉｂｕｓの補正を行う。
即ち、キャリア１の最小（ｓｐ１（ｂｔｍ））のタイミングから、（２０）式右辺第一項に示す期間（Ｄ／２）Ｔｓｗ分進んだタイミングは、リアクトル電流ｉＬが最大になるタイミングである。そして、（２１）式に示した電流減少特性より、（２１）式の左辺第一項の値であるリアクトル電流ｉＬの最大値の半分（ｓｐ１（ｂｔｍ）におけるリアクトル電流ｉＬ）は、リアクトル電流通流期間（１−Ｄｎ）Ｔｓｗにおける平均電流を意味する。
The first term on the left side of the equation (21) represents the amount of current increase in the on period D · Tsw of the semiconductor switching element S1a, and the second term on the left side represents the current continuous period (1-D-Dn in the off period of the semiconductor switching element S1a. ) Represents the current decrease in Tsw.
Based on the characteristics shown in the expressions (20) and (21), the current reduction characteristics shown in the second term on the left side of the expression (21) in the period after the period shown in the first term on the right side of the expression (20) are obtained. By taking this into consideration, the detected bus current ibus is corrected.
That is, the timing advanced by the period (D / 2) Tsw shown in the first term on the right side of the equation (20) from the minimum (sp1 (btm)) timing of the
よって、リアクトル電流ｉＬが最大になるタイミングにおいて導出されるリアクトル電流ｉＬの最大値を半分の値とすると、このようなリアクトル電流不連続時において、リアクトル電流ｉＬの電流通流期間（１−Ｄｎ）Ｔｓｗにおけるリアクトル電流ｉＬの平均値を演算することができる。こうして、以下（２２）〜（２７）式に示すように、検出した母線電流ｉｂｕｓから、リプル電流およびリアクトル電流不連続性による電流変動の影響を除く補正を行う。 Therefore, if the maximum value of the reactor current iL derived at the timing when the reactor current iL becomes maximum is half, the current flow period (1-Dn) of the reactor current iL in such a reactor current discontinuity. The average value of the reactor current iL at Tsw can be calculated. Thus, as shown in the following formulas (22) to (27), correction is performed from the detected bus current ibus to exclude the influence of current fluctuation due to ripple current and reactor current discontinuity.
図８に示したｓｐ１（ｂｔｍ）を（１３）式のｓｐ１と置くと、（１３）式の母線電流補正値Ｉｂｕｓｓｐ１は、（２２）式と表せる。 When sp1 (btm) shown in FIG. 8 is set as sp1 in equation (13), the bus current correction value Ibussp1 in equation (13) can be expressed as equation (22).
図８に示したｓｐ３（ｔｏｐ）を（１３）式のｓｐ１と置くと、（１３）式の母線電流補正値Ｉｂｕｓｓｐ１は、（２３）式と表せる。 When sp3 (top) shown in FIG. 8 is set as sp1 in the equation (13), the bus current correction value Ibussp1 in the equation (13) can be expressed as the equation (23).
図８に示したｓｐ２（ｂｔｍ）を（１３）式のｓｐ１と置くと、（１３）式の母線電流補正値Ｉｂｕｓｓｐ１は、（２４）式と表せる。 When sp2 (btm) shown in FIG. 8 is set as sp1 in equation (13), the bus current correction value Ibussp1 in equation (13) can be expressed as equation (24).
図８に示したｓｐ１（ｔｏｐ）を（１３）式のｓｐ１と置くと、（１３）式の母線電流補正値Ｉｂｕｓｓｐ１は、（２５）式と表せる。 When sp1 (top) shown in FIG. 8 is set as sp1 in the equation (13), the bus current correction value Ibussp1 in the equation (13) can be expressed as the equation (25).
図８に示したｓｐ３（ｂｔｍ）を（１３）式のｓｐ１と置くと、（１３）式の母線電流補正値Ｉｂｕｓｓｐ１は、（２６）式と表せる。 When sp3 (btm) shown in FIG. 8 is set as sp1 in equation (13), the bus current correction value Ibussp1 in equation (13) can be expressed as equation (26).
図８に示したｓｐ２（ｔｏｐ）を（１３）式のｓｐ１と置くと、（１３）式の母線電流補正値Ｉｂｕｓｓｐ１は、（２７）式と表せる。 When sp2 (top) shown in FIG. 8 is set as sp1 in the equation (13), the bus current correction value Ibussp1 in the equation (13) can be expressed as the equation (27).
上記（２２）〜（２７）式に示した通り、リアクトル電流ｉＬの最大値を基準として、入力電圧Ｖｉｎおよび母線電圧Ｖｂｕｓの検出値と、リアクトル値Ｌと、通流率Ｄ（通流率指令値Ｄ＊）とを用いて、母線電流検出値ｉｂｕｓｓｐ１を補正できることを示した。即ち、母線電流検出値ｉｂｕｓｓｐ１から、各キャリア周期Ｔｓｗの電流通流期間（１−Ｄｎ）Ｔｓｗにおけるリアクトル電流ｉＬのリプル電流に起因する電流変動を抑制する補正ができることを示した。 As shown in the above formulas (22) to (27), the detected values of the input voltage Vin and the bus voltage Vbus, the reactor value L, and the duty ratio D (the duty ratio command) are based on the maximum value of the reactor current iL. It was shown that the bus current detection value ibussp1 can be corrected using the value D *). That is, it has been shown that correction can be made from the bus current detection value ibussp1 to suppress current fluctuation caused by the ripple current of the reactor current iL in the current flow period (1-Dn) Tsw of each carrier cycle Tsw.
ここで、以下に示す（２８）式は（１）式を変形した得られた関係式であり、リアクトル電流不連続状態を考慮したキャリア周期Ｔｓｗあたりのリアクトル電流平均値ｉＬＣａｖｅを表す。リアクトル電流通流期間（１−Ｄｎ）Ｔｓｗあたりの平均電流をＩＬＳａｖｅとして示し、各昇圧回路２Ａ、２Ｂ、２Ｃの非通流率ＤｎをそれぞれＤｎ１、Ｄｎ２、Ｄｎ３と置いた。
Here, equation (28) shown below is a relational equation obtained by modifying equation (1), and represents the reactor current average value iLCave per carrier cycle Tsw considering the reactor current discontinuity state. The average current per reactor current conduction period (1-Dn) Tsw is shown as ILSave, and the non-conduction ratios Dn of the
（２８）式と（８）式より、リアクトル電流不連続状態を考慮した母線電流検出値ｉｂｕｓｓｐ１〜ｉｂｕｓｓｐ３と、キャリア周期Ｔｓｗあたりのリアクトル電流ｉＬの平均電流値ｉＬ１Ｃａｖｅ〜ｉＬ３Ｃａｖｅとの関係は、以下（２９）式と表すことができる。 From the equations (28) and (8), the relationship between the bus current detection values ibussp1 to ibussp3 considering the reactor current discontinuity state and the average current values iL1Cave to iL3Cave of the reactor current iL per carrier cycle Tsw is as follows: 29).
こうして、リアクトル電流不連続状態を考慮したキャリア周期Ｔｓｗあたりのリアクトル電流平均値ＩＬＣａｖｅ、即ち、リアクトル電流不連続状態を考慮した各昇圧回路２Ａ、２Ｂ、２Ｃのキャリア周期Ｔｓｗあたりの入力電流ＩＬの平均値は、上記（２９）式より求めることができる。よって、各昇圧回路２Ａ、２Ｂ、２Ｃのキャリア周期Ｔｓｗあたりの入力電流ＩＬの平均値は、母線電流補正値Ｉｂｕｓｓｐ１〜Ｉｂｕｓｓｐ３と、各昇圧回路２Ａ、２Ｂ、２Ｃのスイッチング信号Ｓ１〜Ｓ３のオン／オフ情報と、各昇圧回路２Ａ、２Ｂ、２Ｃの非通流率Ｄｎ１〜Ｄｎ３と、を用いて演算される。
Thus, the reactor current average value ILCave per carrier cycle Tsw considering the reactor current discontinuous state, that is, the average of the input current IL per carrier cycle Tsw of each
リアクトル電流連続時における各昇圧回路２Ａ、２Ｂ、２Ｃの入力電流ＩＬは、上記（１４）〜（１９）式により得られる母線電流補正値Ｉｂｕｓと、スイッチング信号Ｓのオン／オフ情報とを用い、非通流率Ｄｎを０と置くことで、（２９）式から演算できる。
このように、上記（２９）式は、リアクトル電流連続時、不連続時の両場合に対応した、各昇圧回路２Ａ、２Ｂ、２Ｃの入力電流ＩＬの演算式である。
The input current IL of each
Thus, the above equation (29) is an arithmetic expression for the input current IL of each
入力電流演算部２１は、上記の入力電流ＩＬの演算理論に基づいて演算を行うものである。以下、入力電流演算部２１による昇圧回路２Ａ、２Ｂ、２Ｃの入力電流ＩＬの演算を、図に基づいて説明する。
The input
先ず、図４に示すリアクトル電流連続時の昇圧回路における、入力電流演算部２１の演算について示す。
入力電流演算部２１は、上記（２９）式に示す関係と、（９）〜（１１）式に示した逆行列を用いて、入力電流ＩＬの演算を行う。
（２９）式と（９）〜（１１）式に示すｓ１ｓｐ１〜ｓ３ｓｐ３に対応するサンプリングタイミングｓｐ１、ｓｐ２、ｓｐ３を、それぞれ図４に示すｓｐ２（ｂｔｍ）、ｓｐ３（ｔｏｐ）、ｓｐ３（ｂｔｍ）とする。この場合、（２９）式と（９）〜（１１）式はそれぞれ、以下（３０）〜（３２）式となる。
ここで、入力電流演算部２１は、（５）式に基づき、各昇圧回路２Ａ、２Ｂ、２Ｃの非通流率Ｄｎ１〜Ｄｎ３を演算する。図４に示すように、各昇圧回路２Ａ、２Ｂ、２Ｃは常にリアクトル電流連続状態であるため、演算された非通流率Ｄｎ１〜Ｄｎ３は０となる。
First, calculation of the input
The input
Sampling timings sp1, sp2, and sp3 corresponding to s1sp1 to s3sp3 shown in Expression (29) and Expressions (9) to (11) are respectively represented by sp2 (btm), sp3 (top), and sp3 (btm) shown in FIG. To do. In this case, the expressions (29) and (9) to (11) are respectively the following expressions (30) to (32).
Here, the input
なお、上記（３０）式では、リアクトル電流連続状態であるので、各キャリア周期Ｔｓｗあたりのリアクトル電流ｉＬの平均値ＩＬＣａｖｅ＝各キャリア周期Ｔｓｗのリアクトル電流通流期間（１−Ｄｎ）Ｔｓｗにおけるリアクトル電流平均値ＩＬＳａｖｅとしている。 In the above equation (30), since the reactor current is in a continuous state, the average value ILCave of the reactor current iL per each carrier cycle Tsw = the reactor current conduction period (1-Dn) Tsw in each carrier cycle Tsw. The average value is ILSave.
入力電流演算部２１は、（１３）式に基づき、検出された母線電流検出値ｉｂｕｓｓｐ１〜ｉｂｕｓｓｐ３を、母線電流補正値Ｉｂｕｓｓｐ１〜Ｉｂｕｓｓｐ３に補正する。そして入力電流演算部２１は、得られた母線電流補正値Ｉｂｕｓｓｐ１〜Ｉｂｕｓｓｐ３を上記（３２）式に用いる。
こうして、入力電流演算部２１は、上記（３２）式に示す行列の行列式により、キャリア周期Ｔｓｗあたりのリアクトル電流平均値ＩＬＣａｖｅ、即ち、各昇圧回路２Ａ、２Ｂ、２Ｃのキャリア周期Ｔｓｗあたりの入力電流ＩＬの平均値を演算する。
The input
Thus, the input
次に、図６に示すリアクトル電流不連続状態の昇圧回路を含む状態における、入力電流演算部２１の演算について示す。図６に示すように、昇圧回路２Ａ、２Ｂのリアクトル電流ｉＬ１、ｉＬ２は不連続状態であるが、昇圧回路２Ｃのリアクトル電流ｉＬ３は連続状態である。
Next, the calculation of the input
入力電流演算部２１は、リアクトル電流連続時と同様に、上記（２９）式に示す関係と、（９）〜（１１）式に示した逆行列を用いて、入力電流ＩＬの演算を行う。
（２９）式と（９）〜（１１）式に示すｓ１ｓｐ１〜ｓ３ｓｐ３に対応するサンプリングタイミングｓｐ１、ｓｐ２、ｓｐ３を、それぞれ図６に示すｓｐ２（ｂｔｍ）、ｓｐ３（ｔｏｐ）、ｓｐ３（ｂｔｍ）とする。この場合、（２９）式と（９）〜（１１）式はそれぞれ、以下（３３）〜（３５）式となる。
ここで、入力電流演算部２１は、（５）式に基づき、各昇圧回路２Ａ、２Ｂ、２Ｃの非通流率Ｄｎ１〜Ｄｎ３を演算する。昇圧回路２Ｃは常にリアクトル電流連続状態であるため、演算された非通流率Ｄｎ３は０となる。ここで、昇圧回路２Ａ、２Ｂの非通流率Ｄｎ１、Ｄｎ２についても入力電流演算部２１により演算されて値が出ているが、便宜上以下（３３）式ではＤｎ１、Ｄｎ２として示す。
The input
Sampling timings sp1, sp2, and sp3 corresponding to s1sp1 to s3sp3 shown in Expression (29) and Expressions (9) to (11) are respectively represented by sp2 (btm), sp3 (top), and sp3 (btm) shown in FIG. To do. In this case, the expressions (29) and (9) to (11) are respectively the following expressions (33) to (35).
Here, the input
入力電流演算部２１は、（１３）式に基づき、検出された母線電流検出値ｉｂｕｓｓｐ１〜ｉｂｕｓｓｐ３を、母線電流補正値Ｉｂｕｓｓｐ１〜Ｉｂｕｓｓｐ３に補正する。そして入力電流演算部２１は、得られた母線電流補正値Ｉｂｕｓｓｐ１〜Ｉｂｕｓｓｐ３を上記（３５）式に用いる。
こうして、入力電流演算部２１は、上記（３５）式に示す行列の行列式により、キャリア周期Ｔｓｗあたりのリアクトル電流平均値ＩＬＣａｖｅ、即ち、各昇圧回路２Ａ、２Ｂ、２Ｃのキャリア周期Ｔｓｗあたりの入力電流ＩＬの平均値を演算する。
The input
Thus, the input
こうして、上記（２９）式を用いて、図４に示したリアクトル電流が常に連続である状態と、図６に示したリアクトル電流が不連続である昇圧回路を含む状態の、２つの状態の電力変換装置１００ａにおいて各昇圧回路２Ａ、２Ｂ、２Ｃの入力電流ＩＬが演算された。
Thus, using the above equation (29), the power in two states, the state in which the reactor current shown in FIG. 4 is always continuous and the state including the booster circuit in which the reactor current shown in FIG. 6 is discontinuous are included. In the
ＭＰＰＴ制御回路２２Ｘは、入力電流演算部２１により演算された各昇圧回路２Ａ、２Ｂ、２Ｃの、キャリア周期Ｔｓｗあたりの入力電流ＩＬの平均値（ＩＬ１Ｃａｖｅ、ＩＬ２Ｃａｖｅ、ＩＬ３Ｃａｖｅ）と、第１電圧検出器３１で検出した各昇圧回路２Ａ、２Ｂ、２Ｃの入力電圧Ｖｉｎとを用い、太陽電池のＭＰＰＴ制御を行う。
The
なお、（２９）式では、３台の昇圧回路２Ａ、２Ｂ、２Ｃに対応させた３行３列の行列を示した。しかしながら以下（３６）式に示すように（２９）式は、３台以上の昇圧回路を備える電力変換装置においても適用可能である。
In the equation (29), a 3 × 3 matrix corresponding to the three
上記（３６）式において、入力電流演算部２１は、昇圧回路の台数に対応した分の複数の母線電流検出値ｉｂｕｓｓｐ１〜ｉｂｕｓｓｐｎ、即ち、少なくとも昇圧回路の台数分のサンプリングタイミングにおいて検出された母線電流検出値ｉｂｕｓｓｐ１〜ｉｂｕｓｓｐｎを用いて入力電流ＩＬを演算する。
In the above equation (36), the input
なお上記では、入力電流演算部２１は、第１電流検出器３０が検出した複数のサンプリングタイミングにおける母線電流検出値ｉｂｕｓの内から、母線電流検出値ｉｂｕｓを任意に選出して入力電流ＩＬの演算に用いた。しかしながら、入力電流ＩＬの演算において、少なくとも最新のサンプリングタイミングにおいて検出された母線電流ｉｂｕｓを使うものでもよい。
In the above description, the input
また、入力電流演算部２１は、上記（１１）式においてＺの行列式が導出できない場合では、Ｚの行列式がゼロとならないように各サンプリングタイミングにおける母線電流検出値ｉｂｕｓを再選出する。
例えば、図４、図６に示す特性の電力変換装置では、各キャリア波が最大になるタイミング（ｓｐ１（ｔｏｐ）、ｓｐ２（ｔｏｐ）、ｓｐ３（ｔｏｐ））において検出した母線電流ｉｂｕｓのみを用いた場合、あるいは、各キャリア波が最小になるタイミング（ｓｐ１（ｂｔｍ）、ｓｐ２（ｂｔｍ）、ｓｐ３（ｂｔｍ）において検出した母線電流ｉｂｕｓのみを用いた場合に（１１）式が成立しない。この場合、入力電流演算部２１は、各キャリア波が、最大になるタイミングと最小になるタイミングにおいて検出された母線電流値を組み合わせて用いても良い。このように、入力電流演算部２１は、（１１）式が成立するようなサンプリングタイミングにおける母線電流ｉｂｕｓを選出して演算を行う。
Further, when the determinant of Z cannot be derived in the above equation (11), the input
For example, in the power converters having the characteristics shown in FIGS. 4 and 6, only the bus current ibus detected at the timing (sp1 (top), sp2 (top), sp3 (top)) at which each carrier wave becomes maximum is used. In the case, or when only the bus current ibus detected at the timing (sp1 (btm), sp2 (btm), sp3 (btm)) at which each carrier wave is minimized, the expression (11) is not satisfied. The input
また上記では、第１電流検出器３０は、キャリア波が最大あるいは最小になるサンプリングタイミングで母線電流ｉｂｕｓの検出を行う例を示した。しかしながらこのサンプリングタイミングに限定するものではなく、例えばキャリア波の最大値と最小値の間のタイミングにおいて母線電流ｉｂｕｓを検出してもよい。
In the above description, the example in which the first
また、上記では、入力電流演算部２１は、各昇圧回路２Ａの非通流率Ｄｎを（５）式を用いて演算する際において、第１電圧検出器３１により検出された入力電圧Ｖｉｎと、第２電圧検出器３２により検出された母線電圧Ｖｂｕｓとを用いた。しかしながらこの方法に限定するものではない。入力電流演算部は、（５）式において用いる、入力電圧Ｖｉｎと母線電圧Ｖｂｕｓの少なくとも一方に対して、それぞれに設定された電圧指令値を用いてもよい。
例えば、直流電源１Ａが定電圧源である場合は、この定電圧源の電圧指令値を、（５）式における入力電圧Ｖｉｎとして用いることができる。また、例えば、母線電圧Ｖｂｕｓが、他の電力変換器による定電圧制御により制御されている場合は、この母線電圧に対する電圧指令値を、（５）式における母線電圧Ｖｂｕｓとして用いることができる。
In the above description, the input
For example, when the
また、上記では、第１電流検出器３０において検出された母線電流検出値ｉｂｕｓｓｐ１〜ｉｂｕｓｓｐ３を（１３）式に基づいて補正し、補正された母線電流補正値Ｉｂｕｓｓｐ１〜Ｉｂｕｓｓｐ３を（２９）式における演算に用いた。しかしながらこの方法に限定するものではなく、母線電流検出値ｉｂｕｓｓｐ１〜ｉｂｕｓｓｐ３を（２９）式において直接用いてもよい。
In the above description, the bus current detection values ibussp1 to ibussp3 detected by the first
また、直流電源１Ａの具体例として、太陽電池を適用した場合を説明したが、燃料電池、直流出力可能な発電機、および蓄電池でもよい。
Moreover, although the case where the solar cell was applied was demonstrated as a specific example of
上記のように構成された本実施の形態の電力変換装置１００、１００ａによると、入力電流演算部２１は、各昇圧回路２Ａのスイッチング信号Ｓと、母線電流ｉｂｕｓと、各昇圧回路２Ａの非通流率Ｄｎを用いることで、複数台の昇圧回路２Ａの入力電流ＩＬを、各昇圧回路２Ａの電流通流状態によらず精度良く演算できる。そのため、直流電源１Ａの出力変化時においても、各昇圧回路２Ａにおいて高精度の電流センサを設けることを不要として、各昇圧回路２Ａの入力電流ＩＬを精度良く演算できる。こうして、低コストで且つ高効率の電力変換装置を提供することができる。
According to the
また、本実施の形態の電力変換装置を太陽光発電装置に適用させると、直流電源１Ａの出力変化時においても、全直流電源１Ａに対してＭＰＰＴ制御を行うことができる。またこのように、全直流電源１Ａに対して、常にＭＰＰＴ制御を行うことができるため、省エネルギの効果を得られる。また、精度良く演算された入力電流ＩＬに基づいてこのＭＰＰＴ制御を行うため、各直流電源１Ａの出力電力が最大となる動作点を精度良く演算でき、高効率の太陽光発電装置を提供できる。
Further, when the power conversion device of the present embodiment is applied to a solar power generation device, MPPT control can be performed on all
また、入力電流演算部２１は、昇圧回路２Ａの台数以上の複数のサンプリングタイミングにおいて検出された母線電流ｉｂｕｓを用いて、入力電流ＩＬの演算を行う。即ち、少なくとも昇圧回路２Ａの台数分（未知数分と同じ数）のサンプリング周期における入力電流ＩＬの演算式を立てることができる。こうして、昇圧回路２Ａの台数によらず、各昇圧回路２Ａの入力電流ＩＬの演算が可能である。
The input
さらに、入力電流演算部２１は、入力電流ＩＬを、各サンプリングタイミングにおけるスイッチング信号Ｓと、母線電流ｉｂｕｓと、非通流率Ｄｎとを用いて行列で表す。そして入力電流演算部２１は、この行列の行列式に基づいて入力電流ＩＬの演算を行う。そのため、入力電流演算部２１は、各サンプリングタイミングにおけるスイッチング信号Ｓに基づいた行列Ｚの逆行列を、母線電流に乗算するという簡便な解法を用いて入力電流ＩＬを演算できる。そのため、多数の昇圧回路２Ａを備える電力変換装置においても、入力電流演算部２１における処理負荷を低減しつつ、迅速に入力電流ＩＬを演算できる。
Further, the input
さらに、入力電流演算部２１は、各昇圧回路２Ａの非通流率Ｄｎを、各昇圧回路２Ａに入力される直流電源１Ａの電圧Ｖｉｎと、母線電圧Ｖｂｕｓと、通流率指令値Ｄ＊とを用いて演算する。これにより、非通流率Ｄｎを得るための特別な計測器を不要として、低コスト且つ簡易な装置構成で非通流率Ｄｎを演算できる。また、この非通流率Ｄｎの演算に用いる直流電源１Ａの電圧および母線電圧Ｖｂｕｓの少なくとも一方に対して、設定された電圧指令値を用いることができる。これにより、検出値を用いた非通流率Ｄｎの演算に限定されず、複数の演算方法を用いた非通流率Ｄｎの演算が可能になる。
Further, the input
さらに入力電流演算部２１は、キャリア波が最大あるいは最少になるタイミングを母線電流ｉｂｕｓの検出を行うサンプリングタイミングとしている。このようにキャリア波の位相に基づいた母線電流ｉｂｕｓの検出を行うことで、サンプリングタイミングを決定するための他の信号を不要として、一定の固定周期における母線電流ｉｂｕｓの検出が可能となる。
Furthermore, the input
さらに、入力電流演算部２１は、複数のサンプリングタイミングにおいて検出された母線電流検出値ｉｂｕｓの内から、各キャリア波が最小になるタイミングの母線電流ｉｂｕｓと、最大になるタイミングの母線電流ｉｂｕｓとを組み合わせて選出することができる。よって、入力電流演算部２１は、最新の母線電流ｉｂｕｓの検出値が、キャリア波が最大あるいは最小において検出された母線電流ｉｂｕｓのいずれかに関わらず、この最新の母線電流ｉｂｕｓを用いて入力電流ＩＬの演算を行うことができる。こうして、入力電流演算部２１が、最新の母線電流検出値ｉｂｕｓが検出される度に入力電流ＩＬの演算を行うようにすることで、最新の電力変換装置１００、１００ａの運転状態に基づいた入力電流ＩＬを得ることができる。
Further, the input
また、このように、入力電流演算部２１は、各キャリア波が最小あるいは最大になるタイミングの母線電流ｉｂｕｓを任意に組み合わせて用いるため、（１１）式の行列がゼロとならないようなサンプリングタイミングにおける母線電流ｉｂｕｓを選出して用いることができる。これにより、入力電流ＩＬの演算不可条件を緩和できる。
Further, in this way, the input
さらに、入力電流演算部２１は、各キャリア周期Ｔｓｗの電流通流期間におけるリアクトル電流ｉＬのリプル電流に起因する電流変動を抑制するように、母線電流ｉｂｕｓの検出値を補正する。このように母線電流ｉｂｕｓの検出値を補正することで、各昇圧回路２Ａ、２Ｂ、２Ｃのキャリア周期Ｔｓｗあたりの入力電流ＩＬの平均値を制度良く演算できる。
Furthermore, the input
また、入力電流演算部２１は、昇圧回路２Ａの非通流率Ｄｎが０の昇圧回路２Ａ（第２昇圧回路）では、各昇圧回路２Ａに入力される直流電源１Ａの電圧と、母線電圧Ｖｂｕｓと、リアクトル値Ｌとを用いて母線電流ｉｂｕｓの検出値の補正を行う。このように、簡便且つ精度良く入手可能な情報を用いて、母線電流ｉｂｕｓの検出値の補正を行うため、特別な装置構成を不要として、低コストで精度良く入力電流ＩＬを演算できる。
Further, in the
また、入力電流演算部２１は、昇圧回路２Ａの非通流率Ｄｎが正の昇圧回路２Ａ（第１昇圧回路）では、各昇圧回路２Ａに入力される直流電源１Ａの電圧と、母線電圧Ｖｂｕｓと、リアクトル値Ｌと、各昇圧回路２Ａの通流率Ｄ（通流率指令値Ｄ＊）とを用いて、リアクトル電流ｉＬの最大値を基準にして母線電流ｉｂｕｓの検出値の補正を行う。これにより、入力電流演算部２１は、電流非通流期間Ｄｎ・Ｔｓｗを除いた、リアクトル電流通流期間（１−Ｄｎ）Ｔｓｗにおけるリアクトル電流ｉＬの平均電流を用いて、母線電流ｉｂｕｓを精度良く補正できる。
Further, in the
さらに、入力電流演算部２１は、キャリア周期Ｔｓｗの（（昇圧回路２Ａの台数＋１）／昇圧回路２Ａの台数）倍の固定周期、あるいは、キャリア周期Ｔｓｗの（（２×昇圧回路の台数）＋１）／（２×昇圧回路の台数））倍の固定周期、におけるサンプリングタイミングで母線電流ｉｂｕｓを検出する。そのため、各サンプリングタイミングの間の期間は、キャリア周期Ｔｓｗの周期以上となる。このようにサンプリングタイミング間の期間を長くとることで、入力電流演算部２１の演算負荷を低減することができる。
Further, the input
また、本実施の形態の昇圧回路２Ａは、直列体４の上アームにダイオード３を備える。例えば、上アームにスイッチング素子を備える昇圧回路では、リアクトル電流不連続状態でリアクトル電流ｉＬがゼロ以下になる場合、瞬時的に高圧側からの充電動作が生じ、直流母線側から電流が流入する。この充電動作による電流により、リアクトル電流ｉＬのキャリア周期Ｔｓｗあたりの平均値低下を招き、不要な損失を発生させる。本実施の形態では、上アームにダイオード３を備えることで、高圧の直流母線１０Ｐ側からの電流流入を防止して、昇圧回路２Ａにおける電力損失を抑制することができる。
Further, the
実施の形態２．
以下、本発明の実施の形態２を、上記実施の形態１と異なる箇所を中心に図を用いて説明する。上記実施の形態１と同様の部分は同一符号を付して説明を省略する。
図９は、本発明の実施の形態２による電力変換装置において、リアクトル電流ｉＬが不連続状態の昇圧回路（第１昇圧回路）を含む電力変換装置の動作特性を示す図である。実施の形態１に示した図６と電流特性は同等である。
Hereinafter, the second embodiment of the present invention will be described with reference to the drawings, focusing on the differences from the first embodiment. The same parts as those in the first embodiment are denoted by the same reference numerals and the description thereof is omitted.
FIG. 9 is a diagram illustrating operating characteristics of the power conversion device including the booster circuit (first booster circuit) in which the reactor current iL is discontinuous in the power converter according to the second embodiment of the present invention. The current characteristics are the same as those of FIG. 6 shown in the first embodiment.
本実施の形態２の電力変換装置の入力電流演算部２１は、非通流率Ｄｎが正である電流不連続状態の昇圧回路（第１昇圧回路）において、各サンプリングタイミングにおける各昇圧回路２Ａのリアクトル電流ｉＬの電流通流状態を判定する。そして、入力電流演算部２１は、判定した電流通流状態に応じて、（２９）式に用いるスイッチング信号Ｓを補正するものである。以下、図９を用いて具体的に説明する。
The input
実施の形態１に示す電力変換装置１００、１００ａと同様に、本実施の形態２における電力変換装置についても３つの直流電源１Ａ、１Ｂ、１Ｃと、３つの昇圧回路２Ａ、２Ｂ、２Ｃを有するとする。
例えば、入力電流演算部２１は、図９に示す、複数のサンプリングタイミングにおいて検出された母線電流ｉｂｕｓの内から、ｓｐ１（ｔｏｐ）、ｓｐ２（ｔｏｐ）、ｓｐ３（ｔｏｐ）において検出された母線電流ｉｂｕｓを入力電流ＩＬの演算に用いるとする。
ここで、入力電流演算部２１は、（５）式に基づき、各昇圧回路２Ａ、２Ｂ、２Ｃの非通流率Ｄｎ１〜Ｄｎ３を演算する。この場合、（２９）と（９）〜（１１）式に示す行列Ｚは、以下（３７）式となる。
Similar to
For example, the input
Here, the input
ここで、入力電流演算部２１は、非通流率Ｄｎが正の昇圧回路２Ａ、２Ｂ（第１昇圧回路）において、各サンプリングタイミングｓｐ１（ｔｏｐ）、ｓｐ２（ｔｏｐ）、ｓｐ３（ｔｏｐ）におけるリアクトル電流ｉＬの電流通流状態を判定する。
入力電流演算部２１は、サンプリングタイミングｓｐ１（ｔｏｐ）において、各昇圧回路２Ａ、２Ｂ、２Ｃ、のリアクトル電流ｉＬ１、ｉＬ２、ｉＬ３の電流通流状態は連続であるので「通流」と判定する。
入力電流演算部２１は、サンプリングタイミングｓｐ２（ｔｏｐ）において、昇圧回路２Ｂ、２Ｃ、のリアクトル電流ｉＬ２、ｉＬ３の電流通流状態は連続であるので「通流」と判定し、昇圧回路２Ａのリアクトル電流ｉＬ１は不連続であるので「非通流」と判定する。
入力電流演算部２１は、サンプリングタイミングｓｐ３（ｔｏｐ）において、昇圧回路２Ａ、２Ｃ、のリアクトル電流ｉＬ１、ｉＬ３の電流通流状態は連続であるので「通流」と判定し、昇圧回路２Ｂのリアクトル電流ｉＬ２は不連続状態であるので「非通流」と判定する。
Here, the input
The input
The input
At the sampling timing sp3 (top), the input
ここで、入力電流演算部２１は、電流通流状態が「非通流」であると判定されたサンプリングタイミングにおけるスイッチング信号Ｓを、電流不出力状態の「０」に補正する。
具体的には、サンプリングタイミングｓｐ２（ｔｏｐ）における昇圧回路２Ａのスイッチング信号Ｓは、（３７）式に示す行列式の２行１列目において電流出力状態の「１」となっている。入力電流演算部２１は、この「１」を電流不出力状態の「０」に補正する。
また、サンプリングタイミングｓｐ３（ｔｏｐ）における昇圧回路２Ｂのスイッチング信号Ｓは、（３７）式に示す行列式の３行２列目において電流出力状態の「１」となっている。入力電流演算部２１は、この「１」を電流不出力状態の「０」に補正する。
こうして、上記（３７）式に示す行列Ｚを含む（２９）式は、以下（３８）式に補正され、以下（３９）、（４０）式を得る。
ここで、実施の形態１では、電流通流期間（１−Ｄｎ）Ｔｓｗあたりのリアクトル電流平均値ＩＬＳａｖｅを、キャリア周期Ｔｓｗあたりの平均値に換算するため、（２９）式右辺に（１−Ｄｎ１）、（１−Ｄｎ２）、（１−Ｄｎ３）項を用いた。しかしながら、以下（３８）式では、昇圧回路２Ａ、昇圧回路２Ｂについては前記スイッチング信号Ｓの補正を行うため、１−Ｄｎ１、１−Ｄｎ２項を用いた補正は行わず、１−Ｄｎ１、１−Ｄｎ２項はそれぞれ１とおく。また、昇圧回路２Ｃは常にリアクトル電流連続状態であるため、非通流率Ｄｎ３は０である。
Here, the input
Specifically, the switching signal S of the
Further, the switching signal S of the
Thus, the equation (29) including the matrix Z shown in the above equation (37) is corrected to the following equation (38) to obtain the following equations (39) and (40).
Here, in the first embodiment, in order to convert the reactor current average value ILSave per current conduction period (1-Dn) Tsw into an average value per carrier cycle Tsw, (1-Dn1 ), (1-Dn2), (1-Dn3) terms were used. However, in the following equation (38), since the boosting
入力電流演算部２１は、実施の形態１に示した（１３）式に基づく（２２）〜（２７）式の母線電流検出値ｉｂｕｓｓｐ１〜ｉｂｕｓｓｐ３の補正を行う。ここで、（２２）〜（２７）におけるスイッチング信号Ｓに対応するＳ１ｓｐ１（ｂｔｍ）〜Ｓ１ｓｐ３（ｂｔｍ）は、半導体スイッチング素子Ｓ１ａがオンの時と、リアクトル電流ｉＬが「非通流」状態時において０となり、その他の期間は１とする。
こうして、入力電流演算部２１は、各昇圧回路２Ａ、２Ｂ、２Ｃの入力電流ＩＬを得る。
The input
In this way, the input
実施の形態１では、半導体スイッチング素子Ｓ１ａがオフである時は、リアクトル電流ｉＬの電流通流状態にかかわらず、（２９）式で用いるスイッチング信号に対応するＳ１ｓｐ１〜Ｓ３ｓｐ３を、電流出力状態の「１」とした。本実施の形態の入力電流演算部２１は、上記のように、電流通流状態が「非通流」であるサンプリングタイミングにおけるスイッチング信号Ｓを、入力電流ＩＬの演算において電流不出力状態の「０」に補正するものである。
In the first embodiment, when the semiconductor switching element S1a is off, S1sp1 to S3sp3 corresponding to the switching signal used in the equation (29) are replaced with “1” in the current output state regardless of the current flow state of the reactor current iL. 1 ”. As described above, the input
ここで、入力電流演算部２１による、各昇圧回路２Ａの電流通流状態の判定方法を説明する。入力電流演算部２１は、各サンプリングタイミングにおける各昇圧回路２Ａの電流通流状態の判定方法を判定する際に、実施の形態１に示した（２０）式を用いる。
例えば、サンプリングタイミングｓｐ２（ｔｏｐ）における昇圧回路２Ａの電流通流状態を判定する場合で説明する。
Here, a method of determining the current flow state of each
For example, a case where the current flow state of the
入力電流演算部２１は、サンプリングタイミングｓｐ２（ｔｏｐ）の直前のキャリア１が最小になるタイミング（図９においてＰ１と示す）と、サンプリングタイミングｓｐ２（ｔｏｐ）との時間差Ｈ１を演算する。サンプリングタイミングが一定である場合、前記時間差Ｈ１は事前に設定可能である。そして入力電流演算部２１は、サンプリングタイミングＰ１から、リアクトル電流ｉＬがゼロに下がるまでの期間Ｔ１を、非通流率Ｄｎを用いた（２０）式により演算する。入力電流演算部２１は、演算されたＴ１とＨ１との比較を行う。入力電流演算部２１は、Ｈ１＞Ｔ１の場合には、サンプリングタイミングｓｐ２（ｔｏｐ）において昇圧回路２Ａは「非通流」であると判定し、Ｈ１＜Ｔ１の場合には「通流」であると判定する。
The input
上記のように構成された本実施の形態の電力変換装置によると、入力電流演算部２１は、各昇圧回路２Ａのスイッチング信号Ｓと、母線電流ｉｂｕｓとを用い、更に、各昇圧回路２Ａの非通流率Ｄｎを用いて各昇圧回路２Ａの電流通流状態を判定して、各昇圧回路２Ａの入力電流ＩＬを演算する。これにより、実施の形態１と同様の効果を奏し、直流電源１Ａの出力変化時にも、各昇圧回路２Ａの入力電流ＩＬを精度良く演算することができる。
According to the power conversion device of the present embodiment configured as described above, the input
こうして、入力電流演算部２１は、各昇圧回路２Ａの非通流率Ｄｎを用いて各サンプリングタイミングにおける各昇圧回路２Ａのリアクトル電流ｉＬの電流通流状態を判定し、判定した電流通流状態に応じて、入力電流ＩＬの演算に用いるスイッチング信号Ｓを補正する。このように、各昇圧回路２Ａが直流母線１０Ｐに対して電流を出力していない「非通流」である場合は、入力電流演算部にて用いられるスイッチング信号に対応するＳ１ｓｐ１〜Ｓ１ｓｐ３を、電流不出力状態に補正する。これにより、入力電流ＩＬの演算誤差を低減することができるため、更に精度よく演算された入力電流ＩＬを得ることができる。
Thus, the input
また、スイッチング信号Ｓを補正する前の上記（３７）式において、スイッチング信号Ｓに対応するＳ１ｓｐ１〜Ｓ１ｓｐ３から得られる行列Ｚの逆行列は導出できない。そのため、補正前の（３７）式においては入力電流ＩＬの演算は行えない。しかしながら、スイッチング信号Ｓを補正して得られた上記（３８）式においては、Ｓ１ｓｐ１〜Ｓ１ｓｐ３による行列の逆行列が導出可能となる。こうして、入力電流ＩＬの演算不可条件を緩和できる。 Further, in the above equation (37) before correcting the switching signal S, the inverse matrix of the matrix Z obtained from S1sp1 to S1sp3 corresponding to the switching signal S cannot be derived. Therefore, the calculation of the input current IL cannot be performed in the equation (37) before correction. However, in the above equation (38) obtained by correcting the switching signal S, it is possible to derive an inverse matrix of S1sp1 to S1sp3. In this way, the condition that the input current IL cannot be calculated can be relaxed.
実施の形態３．
以下、本発明の実施の形態３を、上記実施の形態１と異なる箇所を中心に図を用いて説明する。上記実施の形態１と同様の部分は同一符号を付して説明を省略する。
図１０は、本発明の実施の形態３による電力変換装置において、リアクトル電流不連続時における母線電流ｉｂｕｓを示す図である。実施の形態１に示した図８と電流特性は同等である。３台の昇圧回路２Ａ、２Ｂ、２Ｃのうち、キャリア２とキャリア３に対応する２台の昇圧回路２Ｂ、２Ｃの昇圧動作が停止している状態で説明する。
Hereinafter, the third embodiment of the present invention will be described with reference to the drawings, focusing on the differences from the first embodiment. The same parts as those in the first embodiment are denoted by the same reference numerals and the description thereof is omitted.
FIG. 10 is a diagram showing the bus current ibus when the reactor current is discontinuous in the power conversion device according to
本実施の形態３の電力変換装置の入力電流演算部２１は、非通流率Ｄｎが正の昇圧回路（第１昇圧回路）において、各サンプリングタイミングにおける電流通流状態に応じて、入力電流ＩＬの演算において用いる母線電流ｉｂｕｓを選出するものである。
以下、図１０を用いて具体的に説明する。
In the booster circuit (first booster circuit) having a positive non-conduction ratio Dn, the input
Hereinafter, this will be specifically described with reference to FIG.
入力電流演算部２１は、各サンプリングタイミングｓｐ１（ｔｏｐ）、ｓｐ１（ｂｔｍ）、ｓｐ２（ｔｏｐ）、ｓｐ２（ｂｔｍ）、ｓｐ３（ｔｏｐ、ｓｐ３（ｂｔｍ）において、昇圧回路２Ａの電流通流状態を判定する。この判定は、実施の形態２に示した電流通流状態の判定方法を用いる。そして、入力電流演算部２１は、電流通流状態が「通流」と判定されたサンプリングタイミングにおいて検出された母線電流ｉｂｕｓを選出して、入力電流ＩＬの演算に用いる。電流通流状態が「通流」であるサンプリングタイミングは、図１０においては、ｓｐ１（ｂｔｍ）、ｓｐ３（ｔｏｐ）、ｓｐ２（ｂｔｍ）、ｓｐ１（ｔｏｐ）である。
The input
また、入力電流演算部２１は、以下のように電流通流状態が「通流」であるサンプリングタイミングを選出してもよい。
入力電流演算部２１は、第１電流検出器３０により検出された複数のサンプリングタイミングにおける母線電流検出値ｉｂｕｓの内から、キャリア１が最少になるタイミングに近いサンプリングタイミングにおいて検出された母線電流ｉｂｕｓを用いる。
具体的には、キャリア１が最少になるサンプリングタイミングｓｐ１（ｂｔｍ）に近いサンプリングタイミングｓｐ３（ｔｏｐ）、ｓｐ２（ｂｔｍ）、ｓｐ１（ｔｏｐ）を選出する。
Further, the input
The input
Specifically, sampling timings sp3 (top), sp2 (btm), and sp1 (top) close to the sampling timing sp1 (btm) at which the
キャリア１が最少になるサンプリングタイミングｓｐ１（ｂｔｍ）に近いサンプリングタイミングとは、半導体スイッチング素子Ｓ１ａがオンとなりリアクトルＬ１にエネルギを蓄えた後、直流母線１０Ｐにエネルギを放出している期間である。よって、キャリア１が最少になるサンプリングタイミングｓｐ１（ｂｔｍ）に近いサンプリングタイミングにおける母線電流ｉｂｕｓを選出することで、リアクトル電流ｉＬが「通流」、即ち、リアクトル電流通流期間（１−Ｄｎ）Ｔｓｗにおいて検出された母線電流ｉｂｕｓを選出することになる。
The sampling timing close to the sampling timing sp1 (btm) at which the
上記のように構成された本実施の形態の電力変換装置によると、入力電流演算部２１は、各昇圧回路２Ａのスイッチング信号Ｓと、母線電流ｉｂｕｓと、各昇圧回路２Ａの非通流率Ｄｎを用いて、各昇圧回路２Ａの入力電流ＩＬを演算する。これにより、実施の形態１と同様の効果を奏し、直流電源１Ａの出力変化時にも、各昇圧回路２Ａの入力電流ＩＬを精度良く演算することができる。
According to the power conversion device of the present embodiment configured as described above, the input
さらに入力電流演算部２１は、リアクトル電流ｉＬの電流通流期間（１−Ｄｎ）Ｔｓｗにおいて検出された母線電流ｉｂｕｓを用い、電流非通流期間Ｄｎ・Ｔｓｗにおいて検出された母線電流ｉｂｕｓを用いない制御とする。これにより、演算誤差を低減して、入力電流演算部２１は、各昇圧回路２Ａの入力電流ＩＬを更に精度良く演算することができる。
Furthermore, the input
実施の形態４．
以下、本発明の実施の形態４を、上記実施の形態１と異なる箇所を中心に図を用いて説明する。上記実施の形態１と同様の部分は同一符号を付して説明を省略する。
図１１は、本発明の実施の形態１による電力変換装置の入力電流演算部２１が有する、条件データ２５の構成を示す図である。
図１２は、図１１に示した条件データ２５の続きのデータである。
Hereinafter, the fourth embodiment of the present invention will be described with reference to the drawings, focusing on the differences from the first embodiment. The same parts as those in the first embodiment are denoted by the same reference numerals and the description thereof is omitted.
FIG. 11 is a diagram showing a configuration of the
FIG. 12 is a continuation data of the
実施の形態１に示す電力変換装置１００ａと同様に、本実施の形態４における電力変換装置についても３つの直流電源１Ａ、１Ｂ、１Ｃと、３つの昇圧回路２Ａ、２Ｂ、２Ｃを有するとする。
本実施の形態の電力変換装置の入力電流演算部２１は、第１電流検出器３０が検出した複数のサンプリングタイミングにおいて検出された母線電流ｉｂｕｓの内から、条件データ２５に指定されたサンプリングタイミングにおいて検出された母線電流ｉｂｕｓを入力電流ＩＬの演算において用いる。
Similarly to the
The input
図１１、１２は、３台の昇圧回路２Ａ、２Ｂ、２ＣをそれぞれＣＮＶ１〜３として、各昇圧回路２Ａ、２Ｂ、２Ｃの通流率Ｄに応じた入力電流ＩＬの演算可否をまとめたものである。そして、条件データ２５には、各昇圧回路２Ａ、２Ｂ、２Ｃの通流率Ｄと昇圧回路２Ａ、２Ｂ、２Ｃの台数に応じた、入力電流ＩＬの演算が可能なサンプリングタイミングが指定されている。
ここで、総合判定の○は入力電流ＩＬが演算可能であり、▲は条件付きで演算可能であることを意味している。つまり、本実施の形態の入力電流演算部２１は、条件付きではあるが、各昇圧回路２Ａ、２Ｂ、２Ｃの動作条件によらず入力電流ＩＬを演算できることが判る。
FIGS. 11 and 12 summarize whether or not the input current IL can be calculated according to the conduction ratio D of each of the
Here, ◯ in the comprehensive determination means that the input current IL can be calculated, and ▲ means that it can be calculated with conditions. That is, it can be seen that the input
なお、総合判定が○の場合は、キャリア１〜キャリア３が、最大となるサンプリングタイミングで検出した母線電流ｉｂｕｓのみ、あるいは、最小となるサンプリングタイミングで検出した母線電流ｉｂｕｓのみを用いて入力電流ＩＬを演算できる場合である。また、他の総合判定が〇となる場合として、キャリア１〜キャリア３が、最大あるいは最小となるサンプリングタイミングにおいて検出した母線電流ｉｂｕｓを組み合わせた場合等、不等間隔の周期で検出した母線電流ｉｂｕｓを用いて入力電流ＩＬを演算できる場合である。
When the overall determination is ◯, the
また、総合判定が▲の条件は、昇圧動作が停止している昇圧回路２Ａが２台以上存在する場合であり、昇圧動作が停止している昇圧回路２Ａの入力電流ＩＬを区別できないが、昇圧動作が継続する昇圧回路２Ａの入力電流ＩＬは演算できることを意味している。
例えば、昇圧回路２Ａ、２Ｂの２台の昇圧回路が停止しており、昇圧回路２Ｃのみが昇圧動作にあるとする。この場合、入力電流演算部２１において演算された入力電流ＩＬは、昇圧回路２Ｃの入力電流ＩＬ３については単独で演算される。昇圧動作が停止している昇圧回路２Ａ、２Ｂの入力電流ＩＬ１、ＩＬ２については、ＩＬ１＋ＩＬ２と合算された形で演算される。
In addition, the condition of the overall determination is that when there are two or
For example, it is assumed that two
以下、入力電流演算部２１によるこの条件データ２５を用いた入力電流ＩＬの演算について説明する。
例えば、昇圧回路２Ａの通流率が０％超過３３％未満、昇圧回路２Ｂの通流率Ｄが０％超過３３％未満、昇圧回路２Ｃの通流率Ｄが６６％以上１００％未満であるとする。この動作条件の昇圧回路２Ａ、２Ｂ、２Ｃは、条件データ２５において条件２４番に相当する。条件２４番において総合判定は〇となっているが、この場合、入力電流ＩＬの演算において指定されるサンプリングタイミングは、ｓｐ２（ｂｔｍ）、ｓｐ３（ｔｏｐ）、ｓｐ３（ｂｔｍ）である。
よって、入力電流演算部２１は、各昇圧回路２Ａ、２Ｂ、２Ｃの通流率Ｄ（通流率指令値Ｄ＊）に基づいて、条件データ２５に指定されたサンプリングタイミングｓｐ２（ｂｔｍ）、ｓｐ３（ｔｏｐ）、ｓｐ３（ｂｔｍ）において検出された母線電流ｉｂｕｓを用いて入力電流ＩＬの演算を行う。
Hereinafter, calculation of the input current IL using the
For example, the flow rate of the
Therefore, the input
上記のように構成された本実施の形態の電力変換装置によると、入力電流演算部２１は、各昇圧回路２Ａのスイッチング信号Ｓと、母線電流ｉｂｕｓと、各昇圧回路２Ａの非通流率Ｄｎを用いて、各昇圧回路２Ａの入力電流ＩＬを演算する。これにより、実施の形態１と同様の効果を奏し、直流電源１Ａの出力変化時にも、各昇圧回路２Ａの入力電流ＩＬを精度良く演算することができる。
According to the power conversion device of the present embodiment configured as described above, the input
さらに入力電流演算部２１は、昇圧回路２Ａの台数および各昇圧回路２Ａの通流率Ｄ（通流率指令値Ｄ＊）に基づいて、条件データ２５に指定されたサンプリングタイミングにおいて検出された母線電流ｉｂｕｓを入力電流ＩＬの演算に用いる。
これにより、（２９）式を用いて入力電流ＩＬの演算が可能なサンプリングタイミングにおける母線電流ｉｂｕｓのみを選出して、入力電流ＩＬの演算において用いることができる。そのため、入力電流ＩＬの演算過程において演算不可となる場合がなく、迅速且つ確実に入力電流ＩＬを演算することができる。またこのように、入力電流ＩＬの演算過程において演算不可となることがないため、母線電流ｉｂｕｓの再選出を行う必要がない。これにより、入力電流演算部２１における処理負荷の低減が可能になる。
Further, the input
As a result, only the bus current ibus at the sampling timing at which the input current IL can be calculated can be selected using the equation (29) and used in the calculation of the input current IL. Therefore, there is no case where calculation is not possible in the process of calculating the input current IL, and the input current IL can be calculated quickly and reliably. In addition, as described above, since it is not impossible to calculate in the process of calculating the input current IL, there is no need to re-select the bus current ibus. Thereby, the processing load in the input
実施の形態５．
以下、本発明の実施の形態５を、上記実施の形態１と異なる箇所を中心に図を用いて説明する。上記実施の形態１と同様の部分は同一符号を付して説明を省略する。
図１３は、本発明の実施の形態５による電力変換装置５００の構成を示す構成図である。
図１４は、本発明の実施の形態５による電力変換装置５００において、昇圧回路を駆動するスイッチング信号を示す図である。
Hereinafter, the fifth embodiment of the present invention will be described with reference to the drawings, focusing on the differences from the first embodiment. The same parts as those in the first embodiment are denoted by the same reference numerals and the description thereof is omitted.
FIG. 13: is a block diagram which shows the structure of the
FIG. 14 is a diagram illustrating switching signals for driving the booster circuit in the
本実施の形態の電力変換装置５００では、昇圧回路の構成と、この昇圧回路を駆動するスイッチング信号が実施の形態１と異なる。
図１３に示すように、昇圧回路部５０２が備える各昇圧回路５０２Ａは、直列体４の上アームおよび下アームにそれぞれ、半導体スイッチング素子Ｓ１ａ、Ｓ１ｂを有する。本実施の形態では、この半導体スイッチング素子Ｓ１ａ、Ｓ１ｂに、ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔｉｖｅ Ｔｒａｎｓｉｓｔｏｒ）を用いる。
In
As shown in FIG. 13, each
直列体４の下アームの半導体スイッチング素子Ｓ１ａは、実施の形態１と同様に、三角波のキャリア１と通流率指令値Ｄ＊との比較により生成されたスイッチング信号Ｓ１Ｕにより駆動される。
直列体４の上アームの半導体スイッチング素子Ｓ１ｂは、鋸波と非通流率Ｄｎとの比較により生成された非通流期間パルスの立ち上がりにおいてオフとなり、スイッチング信号Ｓ１Ｕの立ち下がりにおいてオンとなるように生成されたスイッチング信号Ｓ１Ｄにより駆動される。
なお、この非通流期間パルスの生成において用いられる非通流率Ｄｎには、（５）式より求められる非通流率推定値Ｄｎｈａｔを用いる。
The semiconductor switching element S1a of the lower arm of the
The semiconductor switching element S1b of the upper arm of the
In addition, the non-conduction rate Dnhat calculated | required from (5) Formula is used for the non-conduction rate Dn used in the production | generation of this non-conduction period pulse.
図１４に示すように、上アームの半導体スイッチング素子Ｓ１ｂは、下アームの半導体スイッチング素子Ｓ１ａがオンとなっている期間と、リアクトル電流ｉＬの電流非通流期間Ｄｎ・Ｔｓｗとにおいてオフとなり、その他の期間においてオンとなる。 As shown in FIG. 14, the semiconductor switching element S1b of the upper arm is turned off during the period in which the semiconductor switching element S1a of the lower arm is on and the current non-conduction period Dn · Tsw of the reactor current iL. Turns on during the period.
上記のように構成された本実施の形態の電力変換装置５００によると、昇圧回路５０２Ａの上アームの半導体スイッチング素子Ｓ１ｂは、リアクトル電流ｉＬの電流非通流期間Ｄｎ・Ｔｓｗにおいてオフとなるように制御される。これにより、リアクトル電流ｉＬがゼロ以下になる期間において、高圧の直流母線１０Ｐ側からの電流流入を防止することができる。こうして、昇圧回路５０２Ａにおける電力損失を抑制して、高効率の電力変換装置５００を提供することができる。
According to the
なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。 It should be noted that the present invention can be freely combined with each other within the scope of the invention, and each embodiment can be appropriately modified or omitted.
１Ａ 直流電源、２Ａ，２Ｂ，２Ｃ 昇圧回路、３ ダイオード、
１０Ｐ，１０Ｎ 直流母線、３０ 電流検出器、２０ 昇圧回路制御部（制御部）、
２１ 入力電流演算部（電流演算部）、２５ 条件データ、
１００，１００ａ，５００ 電力変換装置、Ｓ１ａ，Ｓ１ｂ 半導体スイッチング素子。
1A DC power supply, 2A, 2B, 2C booster circuit, 3 diode,
10P, 10N DC bus, 30 current detector, 20 booster circuit control unit (control unit),
21 Input current calculation unit (current calculation unit), 25 Condition data,
100, 100a, 500 Power converter, S1a, S1b Semiconductor switching element.
Claims (19)
前記制御部は、
前記入力電流を制御する通流率指令値を生成し、該通流率指令値とキャリア波との比較により、前記昇圧回路ごとの前記半導体スイッチング素子を駆動するためのスイッチング信号を生成し、
前記電流演算部は、
前記昇圧回路ごとの前記スイッチング信号と、前記電流検出器で検出した前記母線電流と、前記昇圧回路ごとの、前記キャリア波のキャリア周期に対する前記インダクタンス素子における電流非通流期間の割合を示す非通流率と、を用いて前記入力電流を演算する、
電力変換装置。 A plurality of booster circuits each connected to a DC power supply and having an inductance element and a semiconductor switching element to boost the voltage of the DC power supply are connected in parallel between positive and negative DC buses, and the bus current flowing through the DC bus A current detector that detects the current, a controller that controls the semiconductor switching element of each booster circuit, and a current calculator that calculates an input current for each booster circuit that flows through the inductance element of each booster circuit. ,
The controller is
A duty ratio command value for controlling the input current is generated, and a switching signal for driving the semiconductor switching element for each booster circuit is generated by comparing the duty ratio command value with a carrier wave.
The current calculator is
The switching signal for each booster circuit, the bus current detected by the current detector, and the ratio of the current non-conduction period in the inductance element to the carrier period of the carrier wave for each booster circuit. And calculating the input current using a flow rate,
Power conversion device.
前記昇圧回路の台数以上の複数の所定の取得タイミングにおいて検出された前記母線電流と、各前記取得タイミングにおける前記昇圧回路ごとの前記スイッチング信号と、前記昇圧回路ごとの前記非通流率と、を用いて前記入力電流を演算する、
請求項１に記載の電力変換装置。 The current calculator is
The bus current detected at a plurality of predetermined acquisition timings equal to or greater than the number of the booster circuits, the switching signal for each booster circuit at each acquisition timing, and the non-conduction ratio for each booster circuit, To calculate the input current,
The power conversion device according to claim 1.
前記入力電流を、前記スイッチング信号と、各前記取得タイミングにおいて検出された前記母線電流と、前記昇圧回路ごとの前記非通流率と、を用いて行列で表し、前記入力電流を前記行列の行列式に基づいて演算する、
請求項２に記載の電力変換装置。 The current calculator is
The input current is represented by a matrix using the switching signal, the bus current detected at each acquisition timing, and the non-conductivity for each booster circuit, and the input current is represented by a matrix of the matrix Calculate based on the formula,
The power conversion device according to claim 2.
前記昇圧回路ごとの前記非通流率を、前記昇圧回路ごとの前記通流率指令値と、各前記昇圧回路に入力される前記直流電源の電圧と、前記正負の直流母線間の母線電圧と、から演算する、
請求項２または請求項３に記載の電力変換装置。 The current calculator is
The non-conduction rate for each booster circuit, the conduction rate command value for each booster circuit, the voltage of the DC power source input to each booster circuit, and the bus voltage between the positive and negative DC buses Calculate from,
The power conversion device according to claim 2 or claim 3.
前記非通流率が正の前記昇圧回路である第１昇圧回路において、該昇圧回路の前記インダクタンス素子の各前記取得タイミングにおける電流通流状態を判定し、
判定した前記電流通流状態に応じて、各前記取得タイミングにおける前記第１昇圧回路の前記スイッチング信号を、前記入力電流の演算において補正して用いる、
請求項２に記載の電力変換装置。 The current calculator is
In the first step-up circuit that is the step-up circuit having a positive non-conduction ratio, determine a current flow state at each acquisition timing of the inductance element of the step-up circuit,
Depending on the determined current flow state, the switching signal of the first booster circuit at each acquisition timing is corrected and used in the calculation of the input current.
The power conversion device according to claim 2.
各前記取得タイミングにおける前記昇圧回路ごとの前記スイッチング信号を、前記直流母線に対して前記昇圧回路が電流出力状態時に１、電流不出力状態時に０として数値化して前記入力電流の演算において用いるものであり、
前記電流通流状態が非通流である前記取得タイミングにおける前記スイッチング信号を、前記入力電流の演算において電流不出力状態時の０に補正して用いる、
請求項５に記載の電力変換装置。 The current calculator is
The switching signal for each booster circuit at each acquisition timing is digitized as 1 when the booster circuit is in a current output state and 0 when the current is not output with respect to the DC bus, and is used in the calculation of the input current. Yes,
The switching signal at the acquisition timing in which the current flow state is non-flowing is used by correcting to 0 in the current non-output state in the calculation of the input current,
The power conversion device according to claim 5.
前記非通流率が正の前記昇圧回路である第１昇圧回路において、該昇圧回路の前記インダクタンス素子の各前記取得タイミングにおける電流通流状態を判定し、
判定した前記電流通流状態に基づいて選出した前記母線電流を、前記入力電流の演算に用いる、
請求項２から請求項４のいずれか１項に記載の電力変換装置。 The current calculator is
In the first step-up circuit that is the step-up circuit having a positive non-conduction ratio, determine a current flow state at each acquisition timing of the inductance element of the step-up circuit,
The bus current selected based on the determined current flow state is used for the calculation of the input current.
The power converter according to any one of claims 2 to 4.
前記キャリア周期と、前記昇圧回路ごとの前記通流率指令値と、前記第１昇圧回路ごとの前記非通流率と、を用いて前記第１昇圧回路の各前記取得タイミングにおける前記電流通流状態を判定する、
請求項５から請求項７のいずれか１項に記載の電力変換装置。 The current calculator is
The current flow at each acquisition timing of the first booster circuit using the carrier period, the conduction ratio command value for each booster circuit, and the non-conduction ratio for each first booster circuit Determine the state,
The power converter according to any one of claims 5 to 7.
少なくとも最新の前記取得タイミングにおける前記母線電流を用いて、前記入力電流を演算する、
請求項２から請求項６のいずれか１項に記載の電力変換装置。 The current calculator is
Calculating the input current using at least the bus current at the latest acquisition timing;
The power converter according to any one of claims 2 to 6.
前記昇圧回路の台数および前記昇圧回路ごとの前記通流率指令値に応じた各前記取得タイミングを指定する条件データを有し、
前記条件データに指定された各前記取得タイミングにおいて検出された前記母線電流を用いて、前記入力電流を演算する、
請求項２から請求項６のいずれか１項に記載の電力変換装置。 The current calculator is
Condition data for designating each acquisition timing according to the number of booster circuits and the conduction rate command value for each booster circuit,
Using the bus current detected at each acquisition timing specified in the condition data, the input current is calculated.
The power converter according to any one of claims 2 to 6.
検出された前記母線電流を、各前記キャリア周期の電流通流期間における、前記インダクタンス素子のリプル電流に起因する電流変動を抑制するように補正して、前記入力電流の演算において用いる、
請求項２から請求項１０のいずれか１項に記載の電力変換装置。 The current calculator is
The detected bus current is corrected so as to suppress current fluctuation caused by the ripple current of the inductance element in the current flow period of each carrier cycle, and used in the calculation of the input current.
The power converter according to any one of claims 2 to 10.
前記非通流率が０の前記昇圧回路である第２昇圧回路において、
各前記第２昇圧回路に入力される前記直流電源の電圧と、前記正負の直流母線間の母線電圧と、前記昇圧回路ごとの前記インダクタンス素子のインダクタンス値と、を用いて、
検出された前記母線電流を、前記リプル電流の電流変動を抑制するように補正して、前記入力電流の演算において用いる、
請求項１１に記載の電力変換装置。 The current calculator is
In the second booster circuit which is the booster circuit having the non-conductivity of 0,
Using the voltage of the DC power source input to each second booster circuit, the bus voltage between the positive and negative DC buses, and the inductance value of the inductance element for each booster circuit,
The detected bus current is corrected so as to suppress current fluctuation of the ripple current, and used in the calculation of the input current.
The power conversion device according to claim 11.
前記非通流率が正の前記昇圧回路である第１昇圧回路において、
各前記第１昇圧回路に入力される前記直流電源の電圧と、前記正負の直流母線間の母線電圧と、前記昇圧回路ごとの前記インダクタンス素子のインダクタンス値と、前記昇圧回路ごとの前記通流率指令値とを用い、前記入力電流の最大値に基づいて、検出された前記母線電流を、前記リプル電流の電流変動を抑制するように補正して、前記入力電流の演算において用いる、
請求項１１または請求項１２に記載の電力変換装置。 The current calculator is
In the first booster circuit which is the booster circuit having a positive non-conductivity,
The voltage of the DC power source input to each first booster circuit, the bus voltage between the positive and negative DC buses, the inductance value of the inductance element for each booster circuit, and the conduction ratio for each booster circuit Using the command value, based on the maximum value of the input current, the detected bus current is corrected so as to suppress current fluctuation of the ripple current, and used in the calculation of the input current.
The power conversion device according to claim 11 or 12.
上アーム、下アームにそれぞれ前記半導体スイッチング素子を有する直列体を、前記正負の直流母線間に備え、
前記制御部は、
前記非通流率が正の前記昇圧回路である第１昇圧回路において、前記インダクタンス素子の前記電流非通流期間に、前記直列体の上アームの前記半導体スイッチング素子をオフ状態に制御する、
請求項２から請求項１３のいずれか１項に記載の電力変換装置。 The booster circuit includes:
A series body having the semiconductor switching element in each of the upper arm and the lower arm is provided between the positive and negative DC buses,
The controller is
In the first step-up circuit, which is the step-up circuit having a positive non-conduction ratio, the semiconductor switching element of the upper arm of the series body is controlled to be turned off during the current non-conduction period of the inductance element.
The power converter according to any one of claims 2 to 13.
上アームにダイオードを有し、下アームに前記半導体スイッチング素子を有する直列体を、前記正負の直流母線間に備える、
請求項２から請求項１３のいずれか１項に記載の電力変換装置。 The booster circuit includes:
A series body having a diode in the upper arm and the semiconductor switching element in the lower arm is provided between the positive and negative DC buses,
The power converter according to any one of claims 2 to 13.
前記電流検出器は、
前記昇圧回路の台数が偶数台のときは、
前記キャリア波の前記キャリア周期の（（前記昇圧回路の台数＋１）／前記昇圧回路の台数）倍の固定周期における前記取得タイミングで前記母線電流を検出し、
前記昇圧回路の台数が奇数台のときは、
前記キャリア波の前記キャリア周期の（（２×前記昇圧回路の台数）＋１）／（２×前記昇圧回路の台数））倍の固定周期における前記取得タイミングで前記母線電流を検出する、
請求項２から請求項１５のいずれか１項に記載の電力変換装置。 The carrier wave for each booster circuit is a triangular wave and has mutually equal phase differences obtained by dividing 360 degrees by the number of booster circuits,
The current detector is
When the number of booster circuits is an even number,
Detecting the bus current at the acquisition timing in a fixed period ((the number of booster circuits + 1) / the number of booster circuits) times the carrier period of the carrier wave;
When the number of booster circuits is an odd number,
Detecting the bus current at the acquisition timing in a fixed period of ((2 × number of boost circuits) +1) / (2 × number of boost circuits) times the carrier period of the carrier wave;
The power converter according to any one of claims 2 to 15.
前記直流電源の電圧および前記母線電圧の少なくとも一方に対して設定された電圧指令値を用いて、前記非通流率を演算する、
請求項４に記載の電力変換装置。 The current calculator is
Using the voltage command value set for at least one of the voltage of the DC power supply and the bus voltage, the non-conduction rate is calculated.
The power conversion device according to claim 4.
請求項２から請求項１７のいずれか１項に記載の電力変換装置。 Each of the acquisition timings is at least one of timings at which the carrier wave becomes maximum or minimum.
The power converter according to any one of claims 2 to 17.
請求項１から請求項１８のいずれか１項に記載の電力変換装置。 The number of the DC power supplies is equal to or less than the number of the booster circuits.
The power converter according to any one of claims 1 to 18.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017175339A JP6771441B2 (en) | 2017-09-13 | 2017-09-13 | Power converter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017175339A JP6771441B2 (en) | 2017-09-13 | 2017-09-13 | Power converter |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2019054571A true JP2019054571A (en) | 2019-04-04 |
| JP6771441B2 JP6771441B2 (en) | 2020-10-21 |
Family
ID=66014795
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2017175339A Active JP6771441B2 (en) | 2017-09-13 | 2017-09-13 | Power converter |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6771441B2 (en) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010279151A (en) * | 2009-05-28 | 2010-12-09 | Toyota Motor Corp | Device for detection of average reactor current |
| JP2014103719A (en) * | 2012-11-16 | 2014-06-05 | Kyocera Corp | Dc/dc converter and calculation method |
| JP2017028950A (en) * | 2015-07-28 | 2017-02-02 | 三菱電機株式会社 | Power conversion device |
| JP2017034916A (en) * | 2015-08-05 | 2017-02-09 | 三菱電機株式会社 | Power conversion system |
-
2017
- 2017-09-13 JP JP2017175339A patent/JP6771441B2/en active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010279151A (en) * | 2009-05-28 | 2010-12-09 | Toyota Motor Corp | Device for detection of average reactor current |
| JP2014103719A (en) * | 2012-11-16 | 2014-06-05 | Kyocera Corp | Dc/dc converter and calculation method |
| JP2017028950A (en) * | 2015-07-28 | 2017-02-02 | 三菱電機株式会社 | Power conversion device |
| JP2017034916A (en) * | 2015-08-05 | 2017-02-09 | 三菱電機株式会社 | Power conversion system |
Also Published As
| Publication number | Publication date |
|---|---|
| JP6771441B2 (en) | 2020-10-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP3093971B1 (en) | Conversion device | |
| US10277036B2 (en) | Inverter device | |
| AU2014279387B2 (en) | Inverter device | |
| US10355620B2 (en) | Conversion device | |
| JP5112111B2 (en) | DC power supply and grid-connected inverter system using this DC power supply | |
| US20190260306A1 (en) | Power converter | |
| US10461625B2 (en) | Power conversion device and control method for same | |
| US11139657B2 (en) | Power conversion system and control method therefor | |
| JP2015096020A (en) | Matrix converter and method for compensating output voltage error | |
| KR102441722B1 (en) | Conversion device | |
| WO2019207747A1 (en) | Switching power supply device | |
| US10348190B2 (en) | Conversion device for converting voltage in a non-insulated manner and method for controlling the same | |
| JP7363882B2 (en) | switching power supply | |
| JP2015096019A (en) | Matrix converter and method for compensating output voltage error | |
| JP4878645B2 (en) | Power converter | |
| JP2012161222A (en) | Parallel multiplex chopper device | |
| JP6448493B2 (en) | Power converter | |
| JP6771441B2 (en) | Power converter | |
| JP5924281B2 (en) | Power conversion apparatus and grid interconnection system | |
| JP6195690B1 (en) | Grid-connected inverter device | |
| US11418128B2 (en) | Control apparatus for electric power conversion apparatus | |
| WO2022048764A1 (en) | Devices and methods for improving a grid synchronization of unidirectional power converters | |
| JP6779339B1 (en) | Power converter | |
| JP6783181B2 (en) | Power converter | |
| JPS63220764A (en) | Controller for chopper |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20191028 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20191028 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200901 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200831 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200929 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 6771441 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |