JP2019054051A - Solenoid drive circuit - Google Patents
Solenoid drive circuit Download PDFInfo
- Publication number
- JP2019054051A JP2019054051A JP2017175864A JP2017175864A JP2019054051A JP 2019054051 A JP2019054051 A JP 2019054051A JP 2017175864 A JP2017175864 A JP 2017175864A JP 2017175864 A JP2017175864 A JP 2017175864A JP 2019054051 A JP2019054051 A JP 2019054051A
- Authority
- JP
- Japan
- Prior art keywords
- switching element
- semiconductor switching
- circuit
- solenoid
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Emergency Protection Circuit Devices (AREA)
- Electronic Switches (AREA)
Abstract
Description
本発明は、ソレノイド駆動回路に関し、詳しくは、ドライブ素子である半導体スイッチング素子をサージから保護するための技術に関する。 The present invention relates to a solenoid drive circuit, and more particularly, to a technique for protecting a semiconductor switching element as a drive element from a surge.
特許文献１には、スイッチング素子により誘導負荷を駆動するシステムにおいて、前記誘導負荷によるバックサージを前記スイッチング素子の耐電圧より低い所定のクランプ電圧でクランプすることによって前記スイッチング素子を保護するサージ吸収回路であって、ツェナーダイオードと逆流防止用ダイオードとを直列に接続してなるクランプ部を、前記誘導負荷と前記スイッチング素子の間と、前記システムの正電位との間に接続したサージ吸収回路が開示されている。 Patent Document 1 discloses a surge absorbing circuit for protecting a switching element by clamping a back surge caused by the inductive load with a predetermined clamping voltage lower than a withstand voltage of the switching element in a system in which an inductive load is driven by a switching element. A surge absorption circuit is disclosed in which a clamp portion formed by connecting a Zener diode and a backflow prevention diode in series is connected between the inductive load and the switching element and between the positive potential of the system. Has been.
ソレノイドの駆動回路において、ドライブ素子としての半導体スイッチング素子を電圧サージから保護するために、アクティブクランプ回路を設けたり、ソレノイドと並列に還流ダイオードを接続したりする場合があった。
しかし、還流ダイオードを備える駆動回路では、半導体スイッチング素子のＰＷＭ制御中は損失を少なくできるが、ＰＷＭ制御を停止したときに応答良くオフ状態に移行させることができない。一方、アクティブクランプ回路を備えた駆動回路では、ＰＷＭ制御を停止したときに応答良くオフ状態に移行させることができるが、ＰＷＭ制御中は損失が大きくまた電流の振幅が大きくなるという問題があった。
In a solenoid drive circuit, an active clamp circuit may be provided or a reflux diode may be connected in parallel with the solenoid in order to protect a semiconductor switching element as a drive element from a voltage surge.
However, in the drive circuit including the freewheeling diode, the loss can be reduced during the PWM control of the semiconductor switching element, but when the PWM control is stopped, it cannot be shifted to the off state with good response. On the other hand, the drive circuit including the active clamp circuit can shift to the OFF state with good response when the PWM control is stopped, but there is a problem that the loss is large and the amplitude of the current is large during the PWM control. .
本発明は、従来の実情に鑑みてなされたものであり、その目的は、ＰＷＭ制御中の損失を抑制しつつＰＷＭ制御を停止したときに充分な応答性が得られる、ソレノイド駆動回路を提供することを目的とする。 The present invention has been made in view of conventional circumstances, and an object of the present invention is to provide a solenoid drive circuit capable of obtaining sufficient responsiveness when PWM control is stopped while suppressing loss during PWM control. For the purpose.
本発明によれば、その１つの態様において、第１半導体スイッチング素子がＰＷＭ制御されてソレノイドが駆動される駆動回路であって、還流ダイオードと第２半導体スイッチング素子との直列回路をソレノイドと並列に接続し、ＰＷＭ制御中のオフ状態で第２半導体スイッチング素子をフルオン状態に駆動し、ＰＷＭ制御が停止されたときに第２半導体スイッチング素子をハーフオン状態に駆動する。 According to the present invention, in one aspect thereof, the first semiconductor switching element is a drive circuit in which the solenoid is driven by PWM control, and the series circuit of the free wheel diode and the second semiconductor switching element is parallel to the solenoid. The second semiconductor switching element is driven to a full-on state in an off state during PWM control, and the second semiconductor switching element is driven to a half-on state when PWM control is stopped.
本発明によれば、ＰＷＭ制御中の損失を抑制しつつＰＷＭ制御を停止したときに充分な応答性が得られる。 According to the present invention, sufficient response can be obtained when PWM control is stopped while suppressing loss during PWM control.
以下、本発明に係るソレノイド駆動回路の実施形態を図面に基づいて説明する。
図１は、ソレノイド駆動回路の一態様を示す回路図である。
図１のソレノイド駆動回路１００は、例えば、車両のブレーキ液圧制御装置におけるアクチュエータ駆動用のソレノイドに適用される駆動回路であり、車両のブレーキ液圧制御装置などの電子制御装置は、ソレノイド駆動回路１００を一体的に備えることができ、また、外部のソレノイド駆動回路１００に対して制御信号を出力することができる。
但し、本発明のソレノイド駆動回路は、ブレーキ液圧制御装置におけるアクチュエータ駆動用のソレノイドに限定されることはなく、ソレノイド（誘導負荷）を駆動する駆動回路におけるサージ対策として広く適用できることは明らかである。
Embodiments of a solenoid drive circuit according to the present invention will be described below with reference to the drawings.
FIG. 1 is a circuit diagram showing an aspect of a solenoid drive circuit.
A solenoid drive circuit 100 in FIG. 1 is a drive circuit applied to, for example, a solenoid for driving an actuator in a vehicle brake fluid pressure control device. An electronic control device such as a vehicle brake fluid pressure control device is a solenoid drive circuit. 100 can be provided integrally, and a control signal can be output to the external solenoid drive circuit 100.
However, the solenoid drive circuit of the present invention is not limited to the actuator drive solenoid in the brake fluid pressure control device, and it is obvious that it can be widely applied as a surge countermeasure in the drive circuit that drives the solenoid (inductive load). .
図１において、電源ＶＢの正極側にソレノイド１０の一端が接続され、ソレノイド１０の他端には、ドライブ素子としての第１半導体スイッチング素子２０が接続される。
ｎチャネル型ＦＥＴである第１半導体スイッチング素子２０は、ドレイン端子Ｄがソレノイド１０の他端に接続され、ソース端子Ｓは接地される。つまり、第１半導体スイッチング素子２０は、所謂ローサイドスイッチである。
また、第１半導体スイッチング素子２０は、接地側からソレノイド１０に向けて電流を流す寄生ダイオード２０ａを有する。
In FIG. 1, one end of a solenoid 10 is connected to the positive electrode side of the power supply VB, and a first semiconductor switching element 20 as a drive element is connected to the other end of the solenoid 10.
In the first semiconductor switching element 20 which is an n-channel FET, the drain terminal D is connected to the other end of the solenoid 10 and the source terminal S is grounded. That is, the first semiconductor switching element 20 is a so-called low side switch.
The first semiconductor switching element 20 includes a parasitic diode 20a that allows current to flow from the ground side toward the solenoid 10.
第１半導体スイッチング素子２０のゲート端子Ｇには、図示を省略したゲート駆動回路がＰＷＭ信号に基づき出力するゲート電圧信号が供給され、第１半導体スイッチング素子２０のオンオフ、換言すれば、ソレノイド１０の通電がＰＷＭ制御される。
第１半導体スイッチング素子２０のゲート−ソース間電圧ＶＧＳとして閾値電圧よりも高い電圧が印加されると、第１半導体スイッチング素子２０はオン状態になり、ドレイン端子Ｄからソース端子Ｓに向かって電流（ドレイン電流）が流れ、ソレノイド１０は磁場を発生させる。
A gate voltage signal output from a gate drive circuit (not shown) based on the PWM signal is supplied to the gate terminal G of the first semiconductor switching element 20, so that the first semiconductor switching element 20 is turned on / off, in other words, the solenoid 10. Energization is PWM controlled.
When a voltage higher than the threshold voltage is applied as the gate-source voltage VGS of the first semiconductor switching element 20, the first semiconductor switching element 20 is turned on, and a current (from the drain terminal D toward the source terminal S) ( The drain current) flows, and the solenoid 10 generates a magnetic field.
一方、第１半導体スイッチング素子２０のゲート−ソース間電圧ＶＧＳとして閾値電圧よりも低い電圧が印加されると、第１半導体スイッチング素子２０はオフ状態になり、ドレイン−ソース端子間に電流（ドレイン電流）が流れず、ソレノイド１０は磁場の発生を停止する。
ここで、ゲート電圧信号のＰＷＭ制御におけるデューティ比（ＰＷＭ周期当たりのオン時間割合）に応じて、ソレノイド１０に印加される平均電圧（ソレノイド１０に流れる平均電流）が制御される。
On the other hand, when a voltage lower than the threshold voltage is applied as the gate-source voltage VGS of the first semiconductor switching element 20, the first semiconductor switching element 20 is turned off, and a current (drain current) is generated between the drain and source terminals. ) Does not flow, and the solenoid 10 stops generating the magnetic field.
Here, the average voltage (average current flowing through the solenoid 10) applied to the solenoid 10 is controlled in accordance with the duty ratio (on-time ratio per PWM cycle) in the PWM control of the gate voltage signal.
ソレノイド１０はインダクタンスと抵抗からなる誘導負荷で、供給電源をオフしたときに逆起電圧（電圧サージ）が発生するため、ソレノイド駆動回路１００は、サージから第１半導体スイッチング素子２０を保護するための回路（以下、サージ吸収回路３０と称する。）を備えている。 The solenoid 10 is an inductive load composed of an inductance and a resistance, and a back electromotive voltage (voltage surge) is generated when the power supply is turned off. Therefore, the solenoid drive circuit 100 is for protecting the first semiconductor switching element 20 from the surge. A circuit (hereinafter referred to as a surge absorbing circuit 30) is provided.
以下で、サージ吸収回路３０を詳細に説明する。
サージ吸収回路３０は、フリーホイール回路４０、アクティブクランプ回路５０、ブートストラップ回路６０、放電回路７０で構成される。
Hereinafter, the surge absorbing circuit 30 will be described in detail.
The surge absorption circuit 30 includes a freewheel circuit 40, an active clamp circuit 50, a bootstrap circuit 60, and a discharge circuit 70.
フリーホイール回路４０は、第１半導体スイッチング素子２０をオフしたときに流れようとする電流を、電源ＶＢの正極側に還流させ、過大な電圧が第１半導体スイッチング素子２０に加わることを抑止する回路であり、第１ダイオード（還流ダイオード、フリーホイールダイオード）Ｄ１をソレノイド１０と並列に接続して構成される。
また、フリーホイール回路４０の第１ダイオードＤ１と直列に第２半導体スイッチング素子４２が接続される。第２半導体スイッチング素子４２は、ｎチャネル型ＦＥＴである。
The freewheel circuit 40 circulates a current that is about to flow when the first semiconductor switching element 20 is turned off to the positive side of the power supply VB, and suppresses an excessive voltage from being applied to the first semiconductor switching element 20. The first diode (freewheel diode, free wheel diode) D1 is connected in parallel with the solenoid 10.
A second semiconductor switching element 42 is connected in series with the first diode D1 of the freewheel circuit 40. The second semiconductor switching element 42 is an n-channel FET.
詳細には、第１ダイオードＤ１のカソードは電源ＶＢの正極側に接続され、第１ダイオードＤ１のアノードには第２半導体スイッチング素子４２のソース端子Ｓが接続され、第２半導体スイッチング素子４２のドレイン端子Ｄは、ソレノイド１０と第１半導体スイッチング素子２０のドレイン端子Ｄとの間に接続される。
第２半導体スイッチング素子４２は、電源ＶＢ側から第１半導体スイッチング素子２０に向けて電流を流す寄生ダイオード４２ａを有する。
Specifically, the cathode of the first diode D1 is connected to the positive side of the power supply VB, the source terminal S of the second semiconductor switching element 42 is connected to the anode of the first diode D1, and the drain of the second semiconductor switching element 42 is connected. The terminal D is connected between the solenoid 10 and the drain terminal D of the first semiconductor switching element 20.
The second semiconductor switching element 42 includes a parasitic diode 42 a that allows current to flow from the power supply VB side toward the first semiconductor switching element 20.
一方、アクティブクランプ回路５０は、第２半導体スイッチング素子４２のドレイン−ソース端子間の電圧が所定のクランプ電圧（＞電源電圧）を超えることを抑止する回路である。
アクティブクランプ回路５０は、ツェナーダイオードＺ（定電圧素子）を第２半導体スイッチング素子４２のゲート−ドレイン端子間に接続して構成される。
On the other hand, the active clamp circuit 50 is a circuit that prevents the voltage between the drain and source terminals of the second semiconductor switching element 42 from exceeding a predetermined clamp voltage (> power supply voltage).
The active clamp circuit 50 is configured by connecting a Zener diode Z (constant voltage element) between the gate and drain terminals of the second semiconductor switching element 42.
図１の例では、ツェナーダイオードＺは、第１ツェナーダイオードＺ１と第２ツェナーダイオードＺ２とを直列接続した２素子で構成され、プラス及びマイナスのサージを吸収する定電圧素子である。
また、第２半導体スイッチング素子４２のゲート−ソース端子間には第１抵抗Ｒ１が接続される。
In the example of FIG. 1, the Zener diode Z is a constant voltage element that includes two elements in which a first Zener diode Z1 and a second Zener diode Z2 are connected in series, and absorbs positive and negative surges.
The first resistor R1 is connected between the gate and source terminals of the second semiconductor switching element 42.
なお、ツェナーダイオードＺとして、例えば、カソードを第１半導体スイッチング素子２０のドレイン端子Ｄ側とするツェナーダイオードと逆流防止用のダイオードとの直列回路を、第２半導体スイッチング素子４２のゲート−ドレイン端子間に接続することができる。
また、第１ツェナーダイオードＺ１と第２ツェナーダイオードＺ２との直列接続した２素子の構成に代えて、第１ツェナーダイオードＺ１と第２ツェナーダイオードＺ２との直列回路を１素子化した双方向ツェナーダイオードを用いることができる。
As the Zener diode Z, for example, a series circuit of a Zener diode whose cathode is the drain terminal D side of the first semiconductor switching element 20 and a backflow prevention diode is connected between the gate and drain terminals of the second semiconductor switching element 42. Can be connected to.
Further, instead of the two-element configuration in which the first Zener diode Z1 and the second Zener diode Z2 are connected in series, the bidirectional Zener diode in which the series circuit of the first Zener diode Z1 and the second Zener diode Z2 is made into one element. Can be used.
ここで、ツェナーダイオードＺの降伏電圧（ツェナー電圧）は第２半導体スイッチング素子４２のドレイン−ソース端子間の降伏電圧（耐圧）よりも低く設定される。
これにより、サージが発生して第２半導体スイッチング素子４２のドレイン電圧が上昇したときに、ツェナーダイオードＺは第２半導体スイッチング素子４２よりも先に降伏（ブレークダウン）し、第２半導体スイッチング素子４２のドレイン−ソース端子間の電圧を所定のクランプ電圧にクランプする。
Here, the breakdown voltage (zener voltage) of the Zener diode Z is set lower than the breakdown voltage (breakdown voltage) between the drain and source terminals of the second semiconductor switching element 42.
Thus, when a surge occurs and the drain voltage of the second semiconductor switching element 42 increases, the Zener diode Z breaks down (breaks down) before the second semiconductor switching element 42, and the second semiconductor switching element 42 The voltage between the drain and source terminals is clamped to a predetermined clamp voltage.
ツェナーダイオードＺが降伏して電流が流れるようになると、第２半導体スイッチング素子４２のゲート−ソース端子間の電圧ＶＧＳが閾値電圧を超えて第２半導体スイッチング素子４２がオンし、第２半導体スイッチング素子４２のドレイン−ソース端子間に電流が流れるようになる。 When the Zener diode Z breaks down and a current flows, the voltage VGS between the gate and the source terminal of the second semiconductor switching element 42 exceeds the threshold voltage and the second semiconductor switching element 42 is turned on, and the second semiconductor switching element Current flows between the drain and source terminals of 42.
そして、第２半導体スイッチング素子４２のドレイン−ソース端子間に電流が流れるようになると、第２半導体スイッチング素子４２のドレイン電圧が下がることで、ツェナーダイオードＺに電流が流れなくなるため、電圧ＶＧＳが閾値電圧を下回るようになって第２半導体スイッチング素子４２がオフし、第２半導体スイッチング素子４２がオフすると再度第２半導体スイッチング素子４２のドレイン電圧がサージによって上がって、ツェナーダイオードＺが降伏することを繰り返す。 When a current flows between the drain and source terminals of the second semiconductor switching element 42, the drain voltage of the second semiconductor switching element 42 decreases, so that no current flows through the Zener diode Z. When the voltage drops below the voltage and the second semiconductor switching element 42 is turned off. When the second semiconductor switching element 42 is turned off, the drain voltage of the second semiconductor switching element 42 rises again due to the surge, and the Zener diode Z breaks down. repeat.
上記のように、サージの発生によって、ツェナーダイオードＺ降伏、電圧ＶＧＳ上昇、第２半導体スイッチング素子４２オン、電圧ＶＧＳ低下、第２半導体スイッチング素子４２オフ、ツェナーダイオードＺ降伏を繰り返す状態が、本願における第２半導体スイッチング素子４２のハーフオン状態である。
そして、第２半導体スイッチング素子４２のハーフオン状態では、ソレノイド１０のエネルギーが、第２半導体スイッチング素子４２で熱として消費される。
上記のように、アクティブクランプ回路５０は、アクティブクランプ動作状態で第２半導体スイッチング素子４２をハーフオン状態に駆動する手段（第２駆動手段）である。
As described above, the state where the zener diode Z breakdown, the voltage VGS rises, the second semiconductor switching element 42 is turned on, the voltage VGS falls, the second semiconductor switching element 42 is turned off, and the zener diode Z breakdown is repeated in the present application due to the occurrence of a surge. The second semiconductor switching element 42 is in a half-on state.
In the half-on state of the second semiconductor switching element 42, the energy of the solenoid 10 is consumed as heat by the second semiconductor switching element 42.
As described above, the active clamp circuit 50 is means (second drive means) for driving the second semiconductor switching element 42 to a half-on state in the active clamp operation state.
一方、第２半導体スイッチング素子４２は、後述するようにブートストラップ回路６０によってもオン状態に駆動されるよう構成され、ブートストラップ回路６０が生成する昇圧電圧によってゲート駆動される状態がフルオン状態である。
係るフルオン状態では、大きなドレイン電流が継続して流れ、第２半導体スイッチング素子４２の抵抗損失はハーフオン状態よりも小さくなる。つまり、第２半導体スイッチング素子４２のハーフオン状態は、第２半導体スイッチング素子４２の抵抗損失がフルオン状態よりも大きいオン状態である。
On the other hand, the second semiconductor switching element 42 is configured to be driven to the on state by the bootstrap circuit 60 as will be described later, and the gate driven state by the boosted voltage generated by the bootstrap circuit 60 is the full on state. .
In such a full-on state, a large drain current continuously flows, and the resistance loss of the second semiconductor switching element 42 is smaller than that in the half-on state. That is, the half-on state of the second semiconductor switching element 42 is an on-state in which the resistance loss of the second semiconductor switching element 42 is larger than the full-on state.
次に、ブートストラップ回路６０を説明する。
ブートストラップ回路６０は、第２ダイオードＤ２、コンデンサＣ１及び第２抵抗Ｒ２で構成される。
Next, the bootstrap circuit 60 will be described.
The bootstrap circuit 60 includes a second diode D2, a capacitor C1, and a second resistor R2.
詳細には、第２ダイオードＤ２はアノード側が電源ＶＢの正極側に接続され、第２ダイオードＤ２のカソード側にコンデンサＣ１の一端が接続され、コンデンサＣ１の他端に第２抵抗Ｒ２の一端が接続され、第２抵抗Ｒ２の他端は第１半導体スイッチング素子２０のドレイン端子Ｄ側に接続されて、第２ダイオードＤ２、コンデンサＣ１及び第２抵抗Ｒ２の直列に接続され、係る第２ダイオードＤ２、コンデンサＣ１及び第２抵抗Ｒ２の直列回路は、ソレノイド１０と並列に接続される。
更に、第２ダイオードＤ２とコンデンサＣ１との間は、第２半導体スイッチング素子４２のゲート端子Ｇに接続される。
Specifically, the anode of the second diode D2 is connected to the positive side of the power supply VB, one end of the capacitor C1 is connected to the cathode side of the second diode D2, and one end of the second resistor R2 is connected to the other end of the capacitor C1. The other end of the second resistor R2 is connected to the drain terminal D side of the first semiconductor switching element 20, and is connected in series with the second diode D2, the capacitor C1, and the second resistor R2, and the second diode D2, A series circuit of the capacitor C1 and the second resistor R2 is connected in parallel with the solenoid 10.
Further, the second diode D2 and the capacitor C1 are connected to the gate terminal G of the second semiconductor switching element 42.
係るブートストラップ回路６０は、ＰＷＭ制御による第１半導体スイッチング素子２０のスイッチングによってコンデンサＣ１に充電し、昇圧電圧を第２半導体スイッチング素子４２のゲート端子Ｇに供給する。
つまり、第１半導体スイッチング素子２０がオンされ、コンデンサＣ１のマイナス側の電位が接地電位になると、コンデンサＣ１は第２ダイオードＤ２を介して電源電圧付近にまで充電される。
The bootstrap circuit 60 charges the capacitor C <b> 1 by switching the first semiconductor switching element 20 by PWM control, and supplies the boosted voltage to the gate terminal G of the second semiconductor switching element 42.
That is, when the first semiconductor switching element 20 is turned on and the negative potential of the capacitor C1 becomes the ground potential, the capacitor C1 is charged to near the power supply voltage via the second diode D2.
一方、第１半導体スイッチング素子２０がオフされると、コンデンサＣ１のマイナス側が電源電圧となるので、コンデンサＣ１のプラス側の電位は電源電圧よりも高く昇圧され、この電源電圧よりも高い電圧（昇圧電圧）がゲート電圧として第２半導体スイッチング素子４２のゲート端子Ｇに印加され、第２半導体スイッチング素子４２のゲート−ソース端子間の電圧ＶＧＳが閾値電圧よりも高くなることで、第２半導体スイッチング素子４２はオン状態（フルオン状態）になる。 On the other hand, when the first semiconductor switching element 20 is turned off, the minus side of the capacitor C1 becomes the power supply voltage, so that the potential on the plus side of the capacitor C1 is boosted higher than the power supply voltage. Voltage) is applied to the gate terminal G of the second semiconductor switching element 42 as a gate voltage, and the voltage VGS between the gate and source terminals of the second semiconductor switching element 42 becomes higher than the threshold voltage, whereby the second semiconductor switching element 42 becomes an on state (full on state).
なお、ブートストラップ回路６０により第２半導体スイッチング素子４２がオン状態に駆動される状態は、コンデンサＣ１に蓄積された電荷によって継続するので、アクティブクランプ回路５０によるハーフオン状態と区別し、本願ではフルオン状態と称する。
このように、ブートストラップ回路６０は、第１半導体スイッチング素子２０のＰＷＭ制御中のオフ状態で、第２半導体スイッチング素子４２をフルオン状態に駆動する手段（第１駆動手段）である。
Note that the state in which the second semiconductor switching element 42 is driven to the on state by the bootstrap circuit 60 is continued by the electric charge accumulated in the capacitor C1, so that it is distinguished from the half-on state by the active clamp circuit 50. Called.
As described above, the bootstrap circuit 60 is means (first drive means) for driving the second semiconductor switching element 42 to the full-on state when the first semiconductor switching element 20 is in the OFF state during PWM control.
放電回路７０は、コンデンサＣ１の電荷を放電させる回路であり、一端がコンデンサＣ１のプラス側に接続され他端が接地される放電抵抗Ｒ３で構成される。
そして、コンデンサＣ１の電荷は、第１半導体スイッチング素子２０がオフ状態で放電抵抗Ｒ３を介して放電され、ブートストラップ回路６０が第２半導体スイッチング素子４２に供給するゲート電圧は、第１半導体スイッチング素子２０がオフされた時点から放電の進行に伴って徐々に電源電圧に近づき、第２半導体スイッチング素子４２のゲート−ソース端子間の電圧ＶＧＳが閾値電圧よりも低くなったときに第２半導体スイッチング素子４２はオフ状態に切替わることになる。
The discharge circuit 70 is a circuit that discharges the electric charge of the capacitor C1, and includes a discharge resistor R3 having one end connected to the plus side of the capacitor C1 and the other end grounded.
The charge of the capacitor C1 is discharged through the discharge resistor R3 when the first semiconductor switching element 20 is off, and the gate voltage supplied to the second semiconductor switching element 42 by the bootstrap circuit 60 is the first semiconductor switching element. The second semiconductor switching element when the voltage VGS between the gate and source terminals of the second semiconductor switching element 42 becomes lower than the threshold voltage gradually approaching the power supply voltage as the discharge proceeds from the time point 20 is turned off. 42 is switched to an OFF state.
ここで、第１半導体スイッチング素子２０がオフされた時点からブートストラップ回路６０によるゲート電圧の供給によって第２半導体スイッチング素子４２がオン状態を維持する時間は、第１半導体スイッチング素子２０のＰＷＭ周期内となるように設定される。
換言すれば、放電抵抗Ｒ３は、ブートストラップ回路６０が第２半導体スイッチング素子４２のゲート端子Ｇに供給する電圧を、第１半導体スイッチング素子２０のＰＷＭ周期内で第２半導体スイッチング素子４２がオフする電圧（電源電圧付近）にまで減衰させる。
Here, the time during which the second semiconductor switching element 42 is kept on by the supply of the gate voltage by the bootstrap circuit 60 from the time when the first semiconductor switching element 20 is turned off is within the PWM period of the first semiconductor switching element 20. Is set to be
In other words, the discharge resistor R3 causes the second semiconductor switching element 42 to turn off the voltage that the bootstrap circuit 60 supplies to the gate terminal G of the second semiconductor switching element 42 within the PWM period of the first semiconductor switching element 20. Attenuate to voltage (near power supply voltage).
ここで、放電抵抗Ｒ３は、ＰＷＭ制御中において第１半導体スイッチング素子２０のドレイン電圧が過大になることを抑制できる第２半導体スイッチング素子４２のフルオン時間を確保しつつ、第２半導体スイッチング素子４２のフルオン時間が過剰に長くなることがないような抵抗値、つまり、ＰＷＭ制御の停止後に無用にフルオン状態を維持しないような抵抗値（放電時定数）に設定される。 Here, the discharge resistor R3 secures a full-on time of the second semiconductor switching element 42 that can prevent the drain voltage of the first semiconductor switching element 20 from becoming excessive during PWM control, while maintaining the full-on time of the second semiconductor switching element 42. The resistance value is set so that the full-on time does not become excessively long, that is, a resistance value (discharge time constant) that does not unnecessarily maintain the full-on state after the PWM control is stopped.
次に、サージ吸収回路３０の作用を図２のタイムチャートを参照しつつ説明する。
第１半導体スイッチング素子２０のＰＷＭ制御中（図２の時刻ｔ０−時刻ｔ１の間）は、第１半導体スイッチング素子２０のオン状態でコンデンサＣ１に充電され、第１半導体スイッチング素子２０がオフされるとコンデンサＣ１によって第２半導体スイッチング素子４２をフルオン状態とするゲート電圧が供給される。
Next, the operation of the surge absorbing circuit 30 will be described with reference to the time chart of FIG.
During PWM control of the first semiconductor switching element 20 (between time t0 and time t1 in FIG. 2), the capacitor C1 is charged with the first semiconductor switching element 20 on, and the first semiconductor switching element 20 is turned off. And the capacitor C1 supply a gate voltage that brings the second semiconductor switching element 42 into a full-on state.
第２半導体スイッチング素子４２のフルオン状態では、ソレノイド１０への通電遮断によるサージ電流は、第２半導体スイッチング素子４２及び第１ダイオードＤ１を介して電源ＶＢ側に還流されてソレノイド１０で消費され、第１半導体スイッチング素子２０のドレイン電圧が過大になることが抑止される。
換言すれば、第１半導体スイッチング素子２０のＰＷＭ制御中は、還流ダイオードである第１ダイオードＤ１による電流還流で第１半導体スイッチング素子２０をサージから保護する。
In the full-on state of the second semiconductor switching element 42, the surge current due to the interruption of energization to the solenoid 10 is recirculated to the power supply VB side via the second semiconductor switching element 42 and the first diode D1, and consumed by the solenoid 10. 1 Excessive drain voltage of the semiconductor switching element 20 is suppressed.
In other words, during the PWM control of the first semiconductor switching element 20, the first semiconductor switching element 20 is protected from a surge by current circulation by the first diode D <b> 1 that is a freewheeling diode.
ここで、第２半導体スイッチング素子４２は継続的なオン状態であるフルオン状態であって大きなドレイン電流が流れるから、第１ダイオードＤ１及び第２半導体スイッチング素子４２を介して電流を還流させるときの抵抗損失が小さく、オフ状態でのソレノイド電流の変化が緩慢で損失が少ないため、ＰＷＭ制御に適している。
一方、第１半導体スイッチング素子２０のＰＷＭ制御が停止され（図２の時刻ｔ１）、第１半導体スイッチング素子２０のオフ時間が長くなると、コンデンサＣ１からの放電が進んで第２半導体スイッチング素子４２のゲート電圧が電源電圧付近にまで低下し、第２半導体スイッチング素子４２がオフ状態になって第１ダイオードＤ１を介した還流が停止されることになる。
Here, since the second semiconductor switching element 42 is in the full-on state, which is a continuous on-state, and a large drain current flows, the resistance when the current flows back through the first diode D1 and the second semiconductor switching element 42. Since the loss is small and the change of the solenoid current in the OFF state is slow and the loss is small, it is suitable for PWM control.
On the other hand, when the PWM control of the first semiconductor switching element 20 is stopped (time t1 in FIG. 2) and the off time of the first semiconductor switching element 20 becomes longer, the discharge from the capacitor C1 proceeds and the second semiconductor switching element 42 The gate voltage drops to near the power supply voltage, the second semiconductor switching element 42 is turned off, and the circulation through the first diode D1 is stopped.
このとき、ソレノイド１０のエネルギーが残っていて、第１半導体スイッチング素子２０（第２半導体スイッチング素子４２）のドレイン電圧が上昇すると（図２の時刻ｔ２）、ツェナーダイオードＺが降伏することで、アクティブクランプ回路５０は、第２半導体スイッチング素子４２のドレイン−ソース端子間の電圧ＶＧＳが所定のクランプ電圧を超えることを抑止するアクティブクランプ動作に移行する。 At this time, when the energy of the solenoid 10 remains and the drain voltage of the first semiconductor switching element 20 (second semiconductor switching element 42) rises (time t2 in FIG. 2), the Zener diode Z breaks down and becomes active. The clamp circuit 50 shifts to an active clamp operation that prevents the voltage VGS between the drain and source terminals of the second semiconductor switching element 42 from exceeding a predetermined clamp voltage.
このアクティブクランプ動作によって、第２半導体スイッチング素子４２はオンオフを繰り返すハーフオン状態（発振状態）になり、ドレイン−ソース端子間の抵抗損失が大きいハーフオン状態の第２半導体スイッチング素子４２を介して電流が還流されることになる。
つまり、第２半導体スイッチング素子４２は、第１半導体スイッチング素子２０のＰＷＭ制御の停止に伴って、ブートストラップ回路６０によるフルオン状態から、アクティブクランプ回路５０によるハーフオン状態に自動的に切替わる。
By this active clamp operation, the second semiconductor switching element 42 is in a half-on state (oscillation state) that repeats on and off, and current flows back through the second semiconductor switching element 42 in the half-on state where the resistance loss between the drain and source terminals is large. Will be.
That is, the second semiconductor switching element 42 is automatically switched from the full-on state by the bootstrap circuit 60 to the half-on state by the active clamp circuit 50 as the PWM control of the first semiconductor switching element 20 is stopped.
係るアクティブクランプ動作状態（ハーフオン状態、図２の時刻ｔ２−時刻ｔ３の間）では、第２半導体スイッチング素子４２における抵抗損失（熱損失）が大きいため、短時間でソレノイド１０のエネルギーを消費でき、ＰＷＭ制御を停止したときにソレノイド１０は応答良くオフ状態に移行することになる。
例えば、ソレノイド１０がブレーキ液圧制御装置におけるアクチュエータ駆動用のソレノイドである場合、ＰＷＭ制御を停止したときにソレノイド１０を応答良くオフ状態に移行させる（ソレノイド電流を速やかに収束させる）ことができれば、ブレーキ液圧の応答性を改善できることになる。
In the active clamp operation state (half-on state, between time t2 and time t3 in FIG. 2), since the resistance loss (heat loss) in the second semiconductor switching element 42 is large, the energy of the solenoid 10 can be consumed in a short time, When the PWM control is stopped, the solenoid 10 shifts to the off state with good response.
For example, when the solenoid 10 is a solenoid for driving an actuator in the brake fluid pressure control device, if the solenoid 10 can be shifted to an off state with good response when the PWM control is stopped (the solenoid current is quickly converged), The response of the brake fluid pressure can be improved.
以上のように、ソレノイド駆動回路１００は、第１ダイオードＤ１（還流ダイオード）と第２半導体スイッチング素子４２との直列回路をソレノイド１０と並列に接続し、第１半導体スイッチング素子２０のＰＷＭ制御中のオフ状態で第２半導体スイッチング素子４２をフルオン状態に駆動する第１駆動手段と、第１半導体スイッチング素子２０のＰＷＭ制御が停止されたときに第２半導体スイッチング素子４２をハーフオン状態に駆動する第２駆動手段と、を備える。
そして、係る構成としたことで、第１半導体スイッチング素子２０のＰＷＭ制御中は損失及び電流変化を抑制しつつ、第１半導体スイッチング素子２０のＰＷＭ制御が停止されたときに充分な応答性でソレノイド１０をオフ状態に移行させることができる。
As described above, the solenoid driving circuit 100 connects the series circuit of the first diode D1 (freewheeling diode) and the second semiconductor switching element 42 in parallel with the solenoid 10, and the PWM control of the first semiconductor switching element 20 is in progress. First driving means for driving the second semiconductor switching element 42 to the full-on state in the off state, and second driving the second semiconductor switching element 42 to the half-on state when the PWM control of the first semiconductor switching element 20 is stopped Driving means.
With such a configuration, the solenoid with sufficient response when the PWM control of the first semiconductor switching element 20 is stopped while the loss and current change are suppressed during the PWM control of the first semiconductor switching element 20. 10 can be shifted to the OFF state.
図３は、第１半導体スイッチング素子２０に、サージ吸収回路としてのアクティブクランプ回路８０を設けた例を示す。
図３において、アクティブクランプ回路８０は、第１半導体スイッチング素子２０のドレイン−ゲート端子間に、ツェナーダイオードＺＰ（第１ツェナーダイオードＺＰ１及び第２ツェナーダイオードＺＰ２）を接続して構成される。
FIG. 3 shows an example in which an active clamp circuit 80 as a surge absorption circuit is provided in the first semiconductor switching element 20.
In FIG. 3, the active clamp circuit 80 is configured by connecting a Zener diode ZP (a first Zener diode ZP1 and a second Zener diode ZP2) between the drain and gate terminals of the first semiconductor switching element 20.
また、第１半導体スイッチング素子２０のゲート端子に一端が接続され、他端が接地されるプルダウン抵抗ＲＰＤを設けてある。
また、ゲート駆動回路９０は、ＰＷＭ信号に基づきゲート電圧信号を出力する回路であり、ゲート電圧信号の出力ラインにシリーズ抵抗ＲＳを設けてある。
In addition, a pull-down resistor RPD having one end connected to the gate terminal of the first semiconductor switching element 20 and the other end grounded is provided.
The gate drive circuit 90 is a circuit that outputs a gate voltage signal based on the PWM signal, and a series resistor RS is provided on the output line of the gate voltage signal.
図４は、前述のフリーホイール回路４０、アクティブクランプ回路５０、ブートストラップ回路６０、放電回路７０で構成されるサージ吸収回路３０を備えずに、図３に示したアクティブクランプ回路８０のみでサージ吸収を行うソレノイド駆動回路におけるＰＷＭ制御中のソレノイド電流の変化を示す。
第１半導体スイッチング素子２０がＰＷＭ制御中にオフされ、サージにより第１半導体スイッチング素子２０のドレイン電圧が所定のクランプ電圧に達すると、ツェナーダイオードＺＰが降伏し、サージ電流はツェナーダイオードＺＰ及びプルダウン抵抗ＲＰＤを介して流れるようになる。
4 does not include the surge absorbing circuit 30 composed of the above-described freewheel circuit 40, active clamp circuit 50, bootstrap circuit 60, and discharge circuit 70, but absorbs surge only by the active clamp circuit 80 shown in FIG. The change of the solenoid electric current during PWM control in the solenoid drive circuit which performs is shown.
When the first semiconductor switching element 20 is turned off during PWM control and the drain voltage of the first semiconductor switching element 20 reaches a predetermined clamp voltage due to a surge, the Zener diode ZP breaks down, and the surge current is generated by the Zener diode ZP and the pull-down resistor. It flows through the RPD.
また、プルダウン抵抗ＲＰＤに電流が流れることで、第１半導体スイッチング素子２０のゲート電圧が発生し、第１半導体スイッチング素子２０がオンし、第１半導体スイッチング素子２０のドレイン−ソース端子間に電流を流し、ソレノイド１０のエネルギーを第２半導体スイッチング素子４２で熱として消費させる。
係る構成では、ソレノイド１０のエネルギーを第２半導体スイッチング素子４２で熱として消費させるため、ＰＷＭ制御を停止したときにはソレノイド１０を応答良くオフ状態に移行させることができるが、第１半導体スイッチング素子２０のＰＷＭ制御中は損失が大きく、また、電流変化の振幅が大きくなってしまう。
In addition, when a current flows through the pull-down resistor RPD, a gate voltage of the first semiconductor switching element 20 is generated, the first semiconductor switching element 20 is turned on, and a current is passed between the drain and source terminals of the first semiconductor switching element 20. The energy of the solenoid 10 is consumed as heat by the second semiconductor switching element 42.
In such a configuration, the energy of the solenoid 10 is consumed as heat by the second semiconductor switching element 42. Therefore, when the PWM control is stopped, the solenoid 10 can be shifted to the off state with good response. During PWM control, loss is large and the amplitude of current change is large.
一方、特開平１０−１３６５６４号公報に開示されるような還流ダイオードによるサージ吸収回路では、図５に示すように、ＰＷＭ制御中の損失が小さくまたソレノイド電流の振幅を小さくできるものの、ソレノイド１０のエネルギーをソレノイド１０自身で消費させるから、ＰＷＭ制御を停止してからのソレノイド電流の低下スピードが遅く、応答良くオフ状態に移行させることができない。 On the other hand, in a surge absorption circuit using a freewheeling diode as disclosed in JP-A-10-136564, as shown in FIG. 5, although the loss during PWM control is small and the amplitude of the solenoid current can be reduced, Since energy is consumed by the solenoid 10 itself, the decrease speed of the solenoid current after the PWM control is stopped is slow, and it is not possible to shift to the off state with good response.
これに対し、フリーホイール回路４０、アクティブクランプ回路５０、ブートストラップ回路６０、放電回路７０で構成されるサージ吸収回路３０を備えたソレノイド駆動回路１００では、ＰＷＭ制御中は損失及び電流変化を抑制しつつ第１半導体スイッチング素子２０をサージから保護でき、かつ、ＰＷＭ制御を停止したときはソレノイド電流を速やかに低下させて、応答良くオフ状態に移行させることができる。 On the other hand, the solenoid drive circuit 100 including the surge absorbing circuit 30 including the freewheel circuit 40, the active clamp circuit 50, the bootstrap circuit 60, and the discharge circuit 70 suppresses loss and current change during PWM control. However, the first semiconductor switching element 20 can be protected from the surge, and when the PWM control is stopped, the solenoid current can be quickly reduced to shift to the off state with good response.
つまり、サージ吸収回路３０を備えたソレノイド駆動回路１００は、ＰＷＭ制御中は図５（還流ダイオードによってサージ吸収する場合）と同様なソレノイド電流変化を実現しつつ、ＰＷＭ制御が停止された後は図４（アクティブクランプ動作によってサージ吸収する場合）と同様な応答性を実現させることができる。
また、サージ吸収回路３０を備えたソレノイド駆動回路１００では、ＰＷＭ制御中の還流ダイオードによってサージを吸収する状態から、ＰＷＭ制御停止後のアクティブクランプ動作によってサージを吸収する状態に自動的に切替わり、簡便なシステム構成でＰＷＭ制御中に適したサージ吸収動作とＰＷＭ制御停止後に適したサージ吸収動作とを実現できる。
That is, the solenoid drive circuit 100 including the surge absorption circuit 30 realizes the same solenoid current change as in FIG. 5 (when surge absorption is performed by the return diode) during the PWM control, and after the PWM control is stopped, Responsibility similar to 4 (when surge is absorbed by the active clamp operation) can be realized.
Further, in the solenoid drive circuit 100 including the surge absorbing circuit 30, the state is automatically switched from the state in which the surge is absorbed by the return diode during PWM control to the state in which the surge is absorbed by the active clamp operation after the PWM control is stopped. With a simple system configuration, it is possible to realize a surge absorbing operation suitable during PWM control and a surge absorbing operation suitable after PWM control is stopped.
なお、図１に示した、フリーホイール回路４０、アクティブクランプ回路５０、ブートストラップ回路６０、放電回路７０で構成されるサージ吸収回路３０を備えたソレノイド駆動回路１００において、図３に示したように、アクティブクランプ回路８０（第２アクティブクランプ回路）を第１半導体スイッチング素子２０に備えた構成とすることができる。 As shown in FIG. 3, the solenoid drive circuit 100 including the surge absorbing circuit 30 including the freewheel circuit 40, the active clamp circuit 50, the bootstrap circuit 60, and the discharge circuit 70 shown in FIG. The first semiconductor switching element 20 can be configured to include the active clamp circuit 80 (second active clamp circuit).
この場合、第２半導体スイッチング素子４２のアクティブクランプ回路５０のクランプ電圧を、第１半導体スイッチング素子２０のアクティブクランプ回路８０のクランプ電圧よりも低く設定する。
これにより、第１半導体スイッチング素子２０のＰＷＭ制御が停止されたときに、第２半導体スイッチング素子４２のアクティブクランプ回路５０のツェナーダイオードＺを降伏させて、図２に示した回路動作を実現できる。
In this case, the clamp voltage of the active clamp circuit 50 of the second semiconductor switching element 42 is set lower than the clamp voltage of the active clamp circuit 80 of the first semiconductor switching element 20.
Thereby, when the PWM control of the first semiconductor switching element 20 is stopped, the Zener diode Z of the active clamp circuit 50 of the second semiconductor switching element 42 is broken down, and the circuit operation shown in FIG. 2 can be realized.
また、図１の放電回路７０は放電抵抗Ｒ３で構成されるが、図６に示すように、放電抵抗Ｒ４、ｎチャネル型ＦＥＴである第３半導体スイッチング素子９１、第３半導体スイッチング素子９１のゲート駆動回路９２で放電回路７１を構成することができる。
放電抵抗Ｒ４の一端は、コンデンサＣ１のプラス側に接続され、放電抵抗Ｒ４の他端には第３半導体スイッチング素子９１のドレイン端子Ｄが接続され、第３半導体スイッチング素子９１のソース端子Ｓは接地される。
1 includes a discharge resistor R3. As shown in FIG. 6, the discharge resistor R4, the third semiconductor switching element 91 that is an n-channel FET, and the gate of the third semiconductor switching element 91 are provided. The discharge circuit 71 can be configured by the drive circuit 92.
One end of the discharge resistor R4 is connected to the plus side of the capacitor C1, the other end of the discharge resistor R4 is connected to the drain terminal D of the third semiconductor switching element 91, and the source terminal S of the third semiconductor switching element 91 is grounded. Is done.
そして、ゲート駆動回路９２は、第１半導体スイッチング素子２０のＰＷＭ制御中はゲート電圧の出力を遮断して第３半導体スイッチング素子９１をオフ状態に駆動し、第１半導体スイッチング素子２０のＰＷＭ制御が停止されたときに、抵抗Ｒ５を介してゲート電圧を出力して第３半導体スイッチング素子９１をオン状態に切り換える。
第３半導体スイッチング素子９１がオンになると、コンデンサＣ１に蓄えられている電荷が放電抵抗Ｒ４及び第３半導体スイッチング素子９１を介して放電され、第２半導体スイッチング素子４２のゲート−ソース端子間の電圧ＶＧＳを応答良く低下させることができ、アクティブクランプ回路５０によるアクティブクランプ動作への移行、引いては、ソレノイド１０のオフ状態への移行を早めることができる。
During the PWM control of the first semiconductor switching element 20, the gate drive circuit 92 cuts off the output of the gate voltage and drives the third semiconductor switching element 91 to the OFF state, so that the PWM control of the first semiconductor switching element 20 is performed. When stopped, the gate voltage is output via the resistor R5 to switch the third semiconductor switching element 91 to the ON state.
When the third semiconductor switching element 91 is turned on, the charge stored in the capacitor C1 is discharged through the discharge resistor R4 and the third semiconductor switching element 91, and the voltage between the gate and source terminals of the second semiconductor switching element 42 is reached. The VGS can be lowered with good response, and the transition to the active clamp operation by the active clamp circuit 50, that is, the transition of the solenoid 10 to the OFF state can be accelerated.
つまり、図６の放電回路７１では、ＰＷＭ制御中は放電を行わないから、放電抵抗Ｒ４の抵抗値をＰＷＭ制御の停止後に急速放電できる値に設定することができ、ＰＷＭ制御中のオフ状態で第２半導体スイッチング素子４２をフルオン状態に維持してフリーホイール回路４０によるサージ吸収を行わせ、ＰＷＭ制御の停止後はアクティブクランプ回路５０によるアクティブクランプ動作に速やかに移行させることができる。 That is, in the discharge circuit 71 of FIG. 6, since the discharge is not performed during the PWM control, the resistance value of the discharge resistor R4 can be set to a value that can be rapidly discharged after the PWM control is stopped, and in the OFF state during the PWM control. The second semiconductor switching element 42 is maintained in the full-on state, and surge absorption is performed by the freewheel circuit 40. After the PWM control is stopped, the active clamp operation by the active clamp circuit 50 can be promptly shifted.
上記実施形態で説明した各技術的思想は、矛盾が生じない限りにおいて、適宜組み合わせて使用することができる。
また、好ましい実施形態を参照して本発明の内容を具体的に説明したが、本発明の基本的技術思想及び教示に基づいて、当業者であれば、種々の変形態様を採り得ることは自明である。
例えば、上記実施形態では、半導体スイッチング素子としてｎチャネル型ＦＥＴを用いるが、半導体スイッチング素子はｎチャネル型ＦＥＴに限定されないことは明らかである。
また、上記のソレノイド駆動回路１００は、例えば、車両のブレーキ液圧を制御する電子制御装置内に組み込まれ、ブレーキ液圧を調整するアクチュエータ用のソレノイドを駆動する構成とすることができる。但し、ソレノイド駆動回路１００を備える電子制御装置は、車両のブレーキ液圧制御装置に限定されるものではなく、ソレノイドを駆動制御する種々の電子制御装置は、本願発明に係るソレノイド駆動回路を備えることができる。
The technical ideas described in the above embodiments can be used in appropriate combination as long as no contradiction arises.
Although the contents of the present invention have been specifically described with reference to preferred embodiments, it is obvious that those skilled in the art can take various modifications based on the basic technical idea and teachings of the present invention. It is.
For example, in the above embodiment, an n-channel FET is used as the semiconductor switching element, but it is obvious that the semiconductor switching element is not limited to the n-channel FET.
Further, the solenoid drive circuit 100 described above can be configured to, for example, be incorporated in an electronic control device that controls the brake fluid pressure of the vehicle and drive a solenoid for an actuator that adjusts the brake fluid pressure. However, the electronic control device provided with the solenoid drive circuit 100 is not limited to the vehicle brake hydraulic pressure control device, and various electronic control devices that drive and control the solenoid include the solenoid drive circuit according to the present invention. Can do.
１０…ソレノイド、２０…第１半導体スイッチング素子、３０…サージ吸収回路、４０…フリーホイール回路、４２…第２半導体スイッチング素子、５０…アクティブクランプ回路、６０…ブートストラップ回路、７０…放電回路、Ｄ１…第１ダイオード、Ｄ２…第２ダイオード、Ｃ１…コンデンサ、Ｚ…ツェナーダイオード、Ｒ１…第１抵抗、Ｒ２…第２抵抗、Ｒ３…放電抵抗、ＶＢ…電源 DESCRIPTION OF SYMBOLS 10 ... Solenoid, 20 ... 1st semiconductor switching element, 30 ... Surge absorption circuit, 40 ... Freewheel circuit, 42 ... 2nd semiconductor switching element, 50 ... Active clamp circuit, 60 ... Bootstrap circuit, 70 ... Discharge circuit, D1 ... 1st diode, D2 ... 2nd diode, C1 ... Capacitor, Z ... Zener diode, R1 ... 1st resistance, R2 ... 2nd resistance, R3 ... Discharge resistance, VB ... Power supply
Claims (7)
前記ソレノイドの他端に接続される第１半導体スイッチング素子と、
を有し、
前記第１半導体スイッチング素子がＰＷＭ制御されるソレノイド駆動回路であって、
還流ダイオードと第２半導体スイッチング素子との直列回路を前記ソレノイドと並列に接続し、
前記第１半導体スイッチング素子のＰＷＭ制御中のオフ状態で前記第２半導体スイッチング素子をフルオン状態に駆動する第１駆動手段と、
前記第１半導体スイッチング素子のＰＷＭ制御が停止されたときに前記第２半導体スイッチング素子をハーフオン状態に駆動する第２駆動手段と、
を設けた、ソレノイド駆動回路。 A solenoid connected at one end to the power supply;
A first semiconductor switching element connected to the other end of the solenoid;
Have
A solenoid driving circuit in which the first semiconductor switching element is PWM-controlled;
A series circuit of a reflux diode and a second semiconductor switching element is connected in parallel with the solenoid;
First driving means for driving the second semiconductor switching element to a full-on state in an off state during PWM control of the first semiconductor switching element;
Second driving means for driving the second semiconductor switching element to a half-on state when PWM control of the first semiconductor switching element is stopped;
Solenoid drive circuit provided.
前記第１半導体スイッチング素子のスイッチングによってコンデンサに充電し、昇圧電圧を前記第２半導体スイッチング素子のゲート端子に供給するブートストラップ回路と、
前記コンデンサの電荷を放電させる放電回路と、
を含んで構成され、
前記第２駆動手段は、
前記第２半導体スイッチング素子のドレイン−ソース間の電圧が所定のクランプ電圧を超えることを抑止するアクティブクランプ回路を含んで構成される、
請求項１記載のソレノイド駆動回路。 The first driving means includes
A bootstrap circuit that charges a capacitor by switching of the first semiconductor switching element and supplies a boosted voltage to a gate terminal of the second semiconductor switching element;
A discharge circuit for discharging the charge of the capacitor;
Comprising
The second driving means includes
An active clamp circuit configured to inhibit a drain-source voltage of the second semiconductor switching element from exceeding a predetermined clamp voltage;
The solenoid drive circuit according to claim 1.
一端が前記コンデンサの電源側に接続され他端が接地される放電抵抗を有する、
請求項２記載のソレノイド駆動回路。 The discharge circuit is:
A discharge resistor having one end connected to the power supply side of the capacitor and the other end grounded;
The solenoid drive circuit according to claim 2.
前記ブートストラップ回路が前記第２半導体スイッチング素子のゲート端子に供給する電圧を、前記第１半導体スイッチング素子のＰＷＭ周期内で前記第２半導体スイッチング素子がオフする電圧にまで減衰させる、
請求項３記載のソレノイド駆動回路。 The discharge resistance is
A voltage supplied to the gate terminal of the second semiconductor switching element by the bootstrap circuit is attenuated to a voltage at which the second semiconductor switching element is turned off within a PWM period of the first semiconductor switching element;
The solenoid drive circuit according to claim 3.
前記コンデンサの電源側と接地との間に接続される第３の半導体スイッチング素子を有する、
請求項２記載のソレノイド駆動回路。 The discharge circuit is:
A third semiconductor switching element connected between the power supply side of the capacitor and ground;
The solenoid drive circuit according to claim 2.
前記第２半導体スイッチング素子のアクティブクランプ回路のクランプ電圧は、前記第２アクティブクランプ回路のクランプ電圧よりも低い、
請求項２から請求項５のいずれか１つに記載のソレノイド駆動回路。 The first semiconductor switching element includes a second active clamp circuit that suppresses a voltage between a drain and a source of the first semiconductor switching element from exceeding a predetermined clamp voltage,
A clamp voltage of the active clamp circuit of the second semiconductor switching element is lower than a clamp voltage of the second active clamp circuit;
The solenoid drive circuit according to any one of claims 2 to 5.
前記ソレノイドの他端に接続され第１半導体スイッチング素子と、
を有し、
前記第１半導体スイッチング素子がＰＷＭ制御されるソレノイド駆動回路であって、
カソードが前記電源に接続される第１ダイオードと、前記第１ダイオードのアノードにソースが接続される第２半導体スイッチング素子との直接回路を前記ソレノイドと並列に接続し、
前記第２半導体スイッチング素子のゲート−ソース間に第１抵抗を接続し、
ツェナーダイオードを前記第２半導体スイッチング素子のゲート−ドレイン間に接続し、
アノードが前記電源に接続される第２ダイオードと、一端が前記第２ダイオードのカソードに接続されるコンデンサと、前記コンデンサの他端に接続される第２抵抗との直列回路を前記ソレノイドと並列に接続し、
前記第２ダイオードと前記コンデンサとの間を前記第２半導体スイッチング素子のゲートに接続し、
前記第２ダイオードと前記コンデンサとの間に第３の抵抗の一端を接続し、
前記第３の抵抗の他端を接地した、
ソレノイド駆動回路。 A solenoid connected at one end to the power supply;
A first semiconductor switching element connected to the other end of the solenoid;
Have
A solenoid driving circuit in which the first semiconductor switching element is PWM-controlled;
A direct circuit of a first diode whose cathode is connected to the power source and a second semiconductor switching element whose source is connected to the anode of the first diode is connected in parallel with the solenoid;
A first resistor is connected between a gate and a source of the second semiconductor switching element;
A Zener diode is connected between the gate and drain of the second semiconductor switching element;
A series circuit of a second diode having an anode connected to the power source, a capacitor having one end connected to the cathode of the second diode, and a second resistor connected to the other end of the capacitor is in parallel with the solenoid. connection,
Connecting between the second diode and the capacitor to a gate of the second semiconductor switching element;
Connecting one end of a third resistor between the second diode and the capacitor;
The other end of the third resistor is grounded;
Solenoid drive circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017175864A JP6767328B2 (en) | 2017-09-13 | 2017-09-13 | Solenoid drive circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017175864A JP6767328B2 (en) | 2017-09-13 | 2017-09-13 | Solenoid drive circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2019054051A true JP2019054051A (en) | 2019-04-04 |
| JP6767328B2 JP6767328B2 (en) | 2020-10-14 |
Family
ID=66015259
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2017175864A Active JP6767328B2 (en) | 2017-09-13 | 2017-09-13 | Solenoid drive circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6767328B2 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102218135B1 (en) * | 2020-01-31 | 2021-02-19 | 안근택 | Solenoid circuit |
| KR102260391B1 (en) * | 2020-06-30 | 2021-06-04 | 한국자동차연구원 | Appatatus for controlling power of coil |
| WO2021117565A1 (en) * | 2019-12-10 | 2021-06-17 | 株式会社Ｇｓユアサ | Protection circuit and electricity storage device |
-
2017
- 2017-09-13 JP JP2017175864A patent/JP6767328B2/en active Active
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2021117565A1 (en) * | 2019-12-10 | 2021-06-17 | 株式会社Ｇｓユアサ | Protection circuit and electricity storage device |
| KR102218135B1 (en) * | 2020-01-31 | 2021-02-19 | 안근택 | Solenoid circuit |
| KR102260391B1 (en) * | 2020-06-30 | 2021-06-04 | 한국자동차연구원 | Appatatus for controlling power of coil |
Also Published As
| Publication number | Publication date |
|---|---|
| JP6767328B2 (en) | 2020-10-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6610154B2 (en) | Switch drive device and switch drive method | |
| CN111771321B (en) | Semiconductor switch control circuit and switching power supply device | |
| JP6767328B2 (en) | Solenoid drive circuit | |
| JP2017158106A (en) | Semiconductor device | |
| KR101758808B1 (en) | Intelligent Power Module And Power Driving Module Thereof | |
| US20190074826A1 (en) | Over voltage protection for cascode switching power device | |
| JP2019165542A (en) | Semiconductor device | |
| US9871513B2 (en) | Semiconductor device | |
| WO2012011357A1 (en) | Power supply device | |
| MX2011007243A (en) | Gate drive controller circuit with anti-saturation circuit and power up circuit therefor. | |
| JP2007306708A (en) | Gate drive circuit | |
| JP6122542B1 (en) | Active clamp circuit | |
| EP2391184A2 (en) | Led driver circuit | |
| Kelley et al. | SiC JFET gate driver design for use in DC/DC converters | |
| CN111614249A (en) | Diode circuit | |
| JP2018007090A (en) | Inductive load drive circuit | |
| JP4192650B2 (en) | Power switching element drive circuit | |
| JP7247903B2 (en) | Electric circuit and power supply | |
| CN110071491B (en) | Load tail current eliminating circuit | |
| JP6679463B2 (en) | Switching element drive circuit | |
| JP2018007345A (en) | Drive device for insulated gate type semiconductor element | |
| EP3736984A1 (en) | A driving circuit and an under-voltage lockout circuit of a power circuit | |
| JP6910115B2 (en) | Active snubber circuit | |
| US8638129B2 (en) | Power circuit | |
| JP2006050776A (en) | Semiconductor switch circuit, power conversion device, inverter device, and air-conditioner |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20191121 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200811 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200818 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200917 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6767328 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |