JP7247903B2 - Electric circuit and power supply - Google Patents

Electric circuit and power supply Download PDF

Info

Publication number
JP7247903B2
JP7247903B2 JP2020002855A JP2020002855A JP7247903B2 JP 7247903 B2 JP7247903 B2 JP 7247903B2 JP 2020002855 A JP2020002855 A JP 2020002855A JP 2020002855 A JP2020002855 A JP 2020002855A JP 7247903 B2 JP7247903 B2 JP 7247903B2
Authority
JP
Japan
Prior art keywords
switch
field effect
effect transistor
terminal
resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020002855A
Other languages
Japanese (ja)
Other versions
JP2020188673A (en
Inventor
和也 児玉
真希 豊田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Industries Corp
Original Assignee
Toyota Industries Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Industries Corp filed Critical Toyota Industries Corp
Publication of JP2020188673A publication Critical patent/JP2020188673A/en
Application granted granted Critical
Publication of JP7247903B2 publication Critical patent/JP7247903B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Dc-Dc Converters (AREA)
  • Power Conversion In General (AREA)
  • Electronic Switches (AREA)

Description

本発明は、負荷に電力を供給する電気回路及び電源装置に関する。 The present invention relates to an electric circuit and a power supply device that supply power to a load.

電気回路として、電池と負荷との間のハイサイドの電源ラインに設けられるＮチャネルの電界効果トランジスタと、その電界効果トランジスタを駆動する駆動部とを備えるものがある。 Some electric circuits include an N-channel field effect transistor provided on a high-side power supply line between a battery and a load, and a driving section for driving the field effect transistor.

関連する技術として、例えば、特許文献１がある。 As a related technique, there is, for example, Patent Document 1.

特開２００２－９６０２号公報JP-A-2002-9602

しかしながら、上記電気回路では、電界効果トランジスタのゲート端子に電界効果トランジスタのソース端子の電圧より高い電圧をかける必要があり、電池の電圧を昇圧して電界効果トランジスタのゲート端子にかける機能を駆動部に追加する場合、駆動部が大型化してしまうという懸念がある。 However, in the above electric circuit, it is necessary to apply a voltage higher than the voltage of the source terminal of the field effect transistor to the gate terminal of the field effect transistor. When adding to , there is a concern that the drive unit will become large.

本発明の一側面に係る目的は、電池と負荷との間のハイサイドの電源ラインにＮチャンネルの電界効果トランジスタが設けられる電気回路において、電界効果トランジスタを駆動する駆動部の大型化を抑えることである。 An object according to one aspect of the present invention is to suppress an increase in the size of a driving unit for driving a field effect transistor in an electric circuit in which an N-channel field effect transistor is provided in a high-side power supply line between a battery and a load. is.

本発明に係る一つの形態である電気回路は、電池と、負荷と、電池と負荷との間のハイサイドの電源ラインに設けられるＮチャネルの第１の電界効果トランジスタと、第１の電界効果トランジスタを駆動する駆動部と、トランスの２次コイルに電流が流れることによって発生するフライバック電圧及びトランスの漏れインダクタンスにより発生するサージ電圧をダイオードによってクランプしてコンデンサに蓄積し抵抗で消費させるスナバ回路を備えるフライバック方式のＤＣＤＣコンバータとを備え、コンデンサにかかる電圧を第１の電界効果トランジスタのゲート端子にかける。 An electric circuit according to one aspect of the present invention includes a battery, a load, an N-channel first field effect transistor provided in a high-side power supply line between the battery and the load, and a first field effect transistor. A drive unit that drives a transistor and a snubber circuit that clamps the flyback voltage generated by the current flowing through the secondary coil of the transformer and the surge voltage generated by the leakage inductance of the transformer with a diode, accumulates it in a capacitor, and consumes it with a resistor. and a flyback type DCDC converter with a voltage across the capacitor is applied to the gate terminal of the first field effect transistor.

スナバ回路のコンデンサにかかる電圧は、電池の電圧より高く、第１の電界効果トランジスタのソース端子の電圧より高い電圧になるため、第１の電界効果トランジスタのソース端子の電圧より高い電圧を第１の電界効果トランジスタのゲート端子にかけることができ、ハイサイドの電源ラインに設けられる第１の電界効果トランジスタを駆動させることができる。このように、スナバ回路から得られる電圧を流用して第１の電界効果トランジスタを駆動させることができるため、電池の電圧を昇圧して第１の電界効果トランジスタのゲート端子にかける機能を駆動部に追加する場合に比べて、駆動部の大型化を抑えることができる。 Since the voltage applied to the capacitor of the snubber circuit is higher than the voltage of the battery and higher than the voltage of the source terminal of the first field effect transistor, a voltage higher than the voltage of the source terminal of the first field effect transistor is applied to the first can be applied to the gate terminal of the field effect transistor, and can drive the first field effect transistor provided on the high-side power supply line. Since the voltage obtained from the snubber circuit can be used to drive the first field effect transistor in this way, the drive unit has the function of boosting the voltage of the battery and applying it to the gate terminal of the first field effect transistor. As compared with the case of adding to , it is possible to suppress the increase in size of the drive unit.

また、電気回路は、電池と負荷との間のローサイドの電源ラインに設けられるＮチャネルの第２の電界効果トランジスタを備え、駆動部は、電池から負荷に流れる電流を停止させるとき、第１及び第２の電界効果トランジスタをそれぞれオフさせるように構成してもよい。 Further, the electric circuit includes a second N-channel field effect transistor provided in a low-side power supply line between the battery and the load, and the drive unit stops the current flowing from the battery to the load when the first and It may be configured to turn off each of the second field effect transistors.

このように、ハイサイドの電源ラインに第１の電界効果トランジスタを設け、ローサイドの電源ラインに第２の電界効果トランジスタを設けているので、電池から負荷に流れる電流を停止させるときに第１及び第２の電界効果トランジスタのうちの一方の電界効果トランジスタがオンからオフに切り替わらない状況になっても、他方の電界効果トランジスタをオンからオフにすることで、電池から負荷に流れる電流を停止させることができる。 Thus, since the first field effect transistor is provided in the high side power supply line and the second field effect transistor is provided in the low side power supply line, the current flowing from the battery to the load is stopped. Even if one field effect transistor of the second field effect transistor does not switch from on to off, the other field effect transistor is turned off from on to stop the current flowing from the battery to the load. be able to.

また、ＤＣＤＣコンバータは、電池の電圧を所定電圧に変換して駆動部に供給するように構成してもよい。 Also, the DCDC converter may be configured to convert the voltage of the battery into a predetermined voltage and supply the voltage to the drive unit.

また、駆動部は、コンデンサと第１の電界効果トランジスタのゲート端子との間に接続される第１のスイッチと、ＤＣＤＣコンバータから出力される電圧により起動した後、第１のスイッチをオンさせることでコンデンサにかかる電圧を第１の電界効果トランジスタのゲート端子にかけて第１の電界効果トランジスタをオンさせる制御部とを備えるように構成してもよい。 Further, the drive unit is activated by a first switch connected between the capacitor and the gate terminal of the first field effect transistor, and by the voltage output from the DCDC converter, and then turning on the first switch. and a controller for applying the voltage applied to the capacitor to the gate terminal of the first field effect transistor to turn on the first field effect transistor.

これにより、制御部が起動する前に、コンデンサに電圧がかかっても、コンデンサと第１の電界効果トランジスタのゲート端子との間に接続される第１のスイッチがオフしているため、制御部の制御に反して第１の電界効果トランジスタが誤ってオンすることを防止することができる。 As a result, even if a voltage is applied to the capacitor before the control unit is activated, the first switch connected between the capacitor and the gate terminal of the first field effect transistor is turned off. erroneous turn-on of the first field effect transistor against the control of .

また、駆動部は、第１の電界効果トランジスタのゲート端子とグランドとの間に接続される第２のスイッチを備え、制御部は、第１の電界効果トランジスタをオフさせるとき、第２のスイッチをオンさせることで第１の電界効果トランジスタのゲート端子に蓄積されていた電荷を引き抜くように構成してもよい。 Further, the drive unit includes a second switch connected between the gate terminal of the first field effect transistor and the ground, and the control unit turns off the first field effect transistor by turning off the second switch. may be configured to pull out the electric charge accumulated in the gate terminal of the first field effect transistor by turning on the .

これにより、第１の電界効果トランジスタを比較的早くオンからオフに切り替えることができる。 This allows the first field effect transistor to be switched from on to off relatively quickly.

また、電気回路は、Ｐチャネルの電界効果トランジスタにより構成される第１のスイッチのソース端子とコンデンサとの接続点と、第１のスイッチのゲート端子との間に接続される第１の抵抗と、第１のスイッチのゲート端子に一方端が接続される第２の抵抗と、第２の抵抗の他方端とグランドとの間に接続される第３のスイッチと、第２の抵抗の他方端と第３のスイッチとの接続点と、第２のスイッチの制御端子との間に接続される第３の抵抗とを備え、制御部は、第１の電界効果トランジスタをオンさせるとき、ハイレベルの制御信号を第３のスイッチに出力することで第３のスイッチをオンさせ、第１の電界効果トランジスタをオフさせるとき、ローレベルの制御信号を第３のスイッチに出力することで第３のスイッチをオフさせるように構成してもよい。 Also, the electric circuit includes a first resistor connected between a connection point between a source terminal of a first switch formed by a P-channel field effect transistor and a capacitor, and a gate terminal of the first switch. , a second resistor having one end connected to the gate terminal of the first switch, a third switch connected between the other end of the second resistor and the ground, and the other end of the second resistor and a third switch, and a third resistor connected between the control terminal of the second switch, and the control unit turns on the first field effect transistor at a high level. to the third switch to turn on the third switch and turn off the first field effect transistor, by outputting a low-level control signal to the third switch to turn off the third switch It may be configured to turn off the switch.

このように、第１のスイッチをＰチャネルの電界効果トランジスタにより構成しているため、第１の電界効果トランジスタをオフさせるとき、第２のスイッチの制御端子に電流が流れても、第１のスイッチをオンさせないようにすることができるため、第１の電界効果トランジスタをオフさせることができる。また、第２のスイッチの制御端子が第３の抵抗を介して第２の抵抗の他方端と第３のスイッチとの接続点に接続されているため、制御部から出力される制御信号を、レベルを反転させて第２のスイッチの制御端子に入力させることができる。これにより、制御信号のレベルを反転させるための回路を備える必要がないため、電気回路の小型化を図ることができる。 As described above, since the first switch is composed of a P-channel field effect transistor, even if a current flows through the control terminal of the second switch when the first field effect transistor is turned off, the first switch is turned off. Since the switch can be prevented from turning on, the first field effect transistor can be turned off. Further, since the control terminal of the second switch is connected via the third resistor to the connection point between the other end of the second resistor and the third switch, the control signal output from the control unit is The level can be inverted and input to the control terminal of the second switch. As a result, it is not necessary to provide a circuit for inverting the level of the control signal, so the size of the electric circuit can be reduced.

本発明によれば、電池と負荷との間のハイサイドの電源ラインにＮチャンネルの電界効果トランジスタが設けられる電気回路において、電界効果トランジスタを駆動する駆動部の大型化を抑えることができる。 According to the present invention, in an electric circuit in which an N-channel field effect transistor is provided on a high-side power supply line between a battery and a load, it is possible to suppress an increase in the size of a driving section for driving the field effect transistor.

実施形態の電気回路の一例を示す図である。It is a figure which shows an example of the electric circuit of embodiment. 実施形態の電気回路の変形例１を示す図である。It is a figure which shows the modification 1 of the electric circuit of embodiment. 実施形態の電気回路の変形例２を示す図である。It is a figure which shows the modification 2 of the electric circuit of embodiment. 実施形態の電気回路の変形例３を示す図である。It is a figure which shows the modification 3 of the electric circuit of embodiment. 実施形態の電気回路の変形例４を示す図である。It is a figure which shows the modification 4 of the electric circuit of embodiment.

以下図面に基づいて実施形態について詳細を説明する。
図１は、実施形態の電気回路の一例を示す図である。 Embodiments will be described in detail below with reference to the drawings.
FIG. 1 is a diagram showing an example of an electric circuit according to an embodiment.

図１に示す電気回路ＬＣは、負荷Ｌｏと、電源回路ＰＣとを備える。
負荷Ｌｏは、特に限定されないが、例えば、車両に備えられるサイドブレーキ（ハンドブレーキ）、フットブレーキ、または電磁式リレーなどを駆動させるインダクタを含む回路とする。 The electric circuit LC shown in FIG. 1 includes a load Lo and a power supply circuit PC.
The load Lo is not particularly limited, but is, for example, a circuit including an inductor for driving a side brake (hand brake), a foot brake, or an electromagnetic relay provided in the vehicle.

電源回路ＰＣは、電池Ｂと、スイッチＳＷと、ＮチャネルのＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）１（第１の電界効果トランジスタ）と、ＮチャネルのＭＯＳＦＥＴ２（第２の電界効果トランジスタ）と、ダイオードＤ１と、フライバック方式のＤＣＤＣコンバータ３と、駆動部４とを備える。 The power supply circuit PC includes a battery B, a switch SW, an N-channel MOSFET (Metal Oxide Semiconductor Field Effect Transistor) 1 (first field effect transistor), an N-channel MOSFET 2 (second field effect transistor), It includes a diode D<b>1 , a flyback type DCDC converter 3 , and a driving section 4 .

電池Ｂは、例えば、鉛バッテリまたはリチウムイオン電池などであり、負荷Ｌｏに電力を供給する。 Battery B is, for example, a lead battery or a lithium ion battery, and supplies power to load Lo.

スイッチＳＷは、例えば、ＭＯＳＦＥＴなどの半導体スイッチや電磁式スイッチにより構成される。電源回路ＰＣの起動時、スイッチＳＷがオフからオンに切り替わり、電池ＢからＤＣＤＣコンバータ３に電力が供給される。 The switch SW is composed of, for example, a semiconductor switch such as a MOSFET or an electromagnetic switch. When the power supply circuit PC is activated, the switch SW is switched from off to on, and power is supplied from the battery B to the DCDC converter 3 .

ＭＯＳＦＥＴ１のドレイン端子は電池Ｂのプラス端子に接続され、ＭＯＳＦＥＴ１のソース端子は負荷Ｌｏのプラス端子に接続されている。すなわち、ＭＯＳＦＥＴ１は、電池Ｂと負荷Ｌｏとの間のハイサイドの電源ラインに設けられている。また、ＭＯＳＦＥＴ２のドレイン端子は負荷Ｌｏのマイナス端子に接続され、ＭＯＳＦＥＴ２のソース端子はグランドに接続されている。すなわち、ＭＯＳＦＥＴ２は、電池Ｂと負荷Ｌｏとの間のローサイドの電源ラインに設けられている。また、ＭＯＳＦＥＴ１が常時オンしているとき、ＭＯＳＦＥＴ２が交互にオン、オフすると、負荷Ｌｏのインダクタに磁界が発生する。例えば、負荷Ｌｏのインダクタに磁界が発生すると、サイドブレーキによるタイヤのロックが解除されるものとする。また、ＭＯＳＦＥＴ２が常時オンしているとき、ＭＯＳＦＥＴ２が常時オフすると、または、ＭＯＳＦＥＴ１、２が常時オフすると、負荷Ｌｏのインダクタに磁界が発生しない。例えば、負荷Ｌｏのインダクタに磁界が発生しなくなると、サイドブレーキによりタイヤがロックされるものとする。 The drain terminal of MOSFET1 is connected to the positive terminal of battery B, and the source terminal of MOSFET1 is connected to the positive terminal of load Lo. That is, the MOSFET 1 is provided on the high-side power supply line between the battery B and the load Lo. The drain terminal of MOSFET2 is connected to the negative terminal of load Lo, and the source terminal of MOSFET2 is connected to the ground. That is, the MOSFET 2 is provided on the low-side power supply line between the battery B and the load Lo. When the MOSFET 1 is always on and the MOSFET 2 is alternately turned on and off, a magnetic field is generated in the inductor of the load Lo. For example, it is assumed that when a magnetic field is generated in the inductor of the load Lo, the locking of the tire by the side brake is released. Further, when the MOSFET 2 is always on and the MOSFET 2 is always off, or when the MOSFETs 1 and 2 are always off, no magnetic field is generated in the inductor of the load Lo. For example, it is assumed that the tire is locked by the side brake when the magnetic field is no longer generated in the inductor of the load Lo.

ダイオードＤ１のカソード端子は負荷Ｌｏのプラス端子に接続され、ダイオードＤ１のアノード端子は負荷Ｌｏのマイナス端子に接続されている。すなわち、ダイオードＤ１は、負荷Ｌｏのインダクタに電流が流れなくなったときに発生するサージ電圧を低減するためのものである。 The cathode terminal of the diode D1 is connected to the positive terminal of the load Lo, and the anode terminal of the diode D1 is connected to the negative terminal of the load Lo. That is, the diode D1 is for reducing the surge voltage generated when the current stops flowing through the inductor of the load Lo.

ＤＣＤＣコンバータ３は、電源部Ｐと、トランスＴと、ＮチャネルのＭＯＳＦＥＴ５と、ダイオードＤ２と、コンデンサＣ１と、制御部６と、スナバ回路７とを備える。 The DCDC converter 3 includes a power supply section P, a transformer T, an N-channel MOSFET 5, a diode D2, a capacitor C1, a control section 6, and a snubber circuit .

トランスＴの１次コイルＬ１の一方の端子は電池Ｂのプラス端子に接続され、トランスＴの１次コイルＬ１の他方の端子はＭＯＳＦＥＴ５のドレイン端子に接続されている。ＭＯＳＦＥＴ５のソース端子はグランドに接続されている。トランスＴの２次コイルＬ２の一方の端子はダイオードＤ２のアノード端子に接続されている。ダイオードＤ２のカソード端子はコンデンサＣ１の一方の端子に接続されている。２次コイルＬ２の他方の端子はコンデンサＣ１の他方の端子に接続されている。 One terminal of the primary coil L1 of the transformer T is connected to the positive terminal of the battery B, and the other terminal of the primary coil L1 of the transformer T is connected to the drain terminal of the MOSFET5. A source terminal of MOSFET 5 is connected to the ground. One terminal of the secondary coil L2 of the transformer T is connected to the anode terminal of the diode D2. The cathode terminal of diode D2 is connected to one terminal of capacitor C1. The other terminal of secondary coil L2 is connected to the other terminal of capacitor C1.

電源部Ｐは、電源回路ＰＣの起動時、電池Ｂから供給される電力を所定の電力に変換して制御部６に供給する。制御部６は、所定の電力が供給されると、起動する。 When the power supply circuit PC is activated, the power supply unit P converts the power supplied from the battery B into predetermined power and supplies the power to the control unit 6 . The control unit 6 is activated when predetermined power is supplied.

制御部６は、図示しない汎用なゲートＩＣなどにより構成され、ＭＯＳＦＥＴ５を交互にオン、オフさせる。制御部６は、後述するトランスＴの二次コイルＬ２によって発生する電圧Ｖ１が入力され、電圧Ｖ１を常時フィードバックしており、電圧Ｖ１が所望の電圧となるように、ＭＯＳＦＥＴ５を交互にオン、オフする制御をしている。ＭＯＳＦＥＴ５がオンすると、トランスＴにエネルギーが蓄積され、ＭＯＳＦＥＴ５がオフすると、トランスＴに蓄積されたエネルギーがダイオードＤ２及びコンデンサＣ１を介して駆動部４などに出力される。すなわち、ＤＣＤＣコンバータ３は、ＭＯＳＦＥＴ５を交互にオン、オフさせることで電池Ｂの電圧を所定電圧Ｖ１に変換して駆動部４などに供給する。なお、制御部６は汎用なＩＣの代わりに、ＣＰＵ（Central Processing Unit）、マルチコアＣＰＵ、またはプログラマブルなデバイス（ＦＰＧＡ（Field Programmable Gate Array）やＰＬＤ（Programmable Logic Device））などにより構成されていてもよい。 The control unit 6 is composed of a general-purpose gate IC (not shown) or the like, and alternately turns on and off the MOSFET 5 . The control unit 6 receives a voltage V1 generated by a secondary coil L2 of a transformer T, which will be described later, and constantly feeds back the voltage V1. I have control to do. When the MOSFET 5 is turned on, energy is accumulated in the transformer T, and when the MOSFET 5 is turned off, the energy accumulated in the transformer T is output to the driving section 4 and the like via the diode D2 and the capacitor C1. That is, the DCDC converter 3 alternately turns on and off the MOSFET 5 to convert the voltage of the battery B into a predetermined voltage V1 and supplies it to the drive unit 4 and the like. Note that the control unit 6 may be configured by a CPU (Central Processing Unit), a multi-core CPU, or a programmable device (FPGA (Field Programmable Gate Array) or PLD (Programmable Logic Device)) instead of a general-purpose IC. good.

スナバ回路７は、抵抗Ｒ１と、コンデンサＣ２と、ダイオードＤ３とを備え、ＭＯＳＦＥＴ５のドレイン端子に接続される。すなわち、抵抗Ｒ１の一方の端子はコンデンサＣ２の一方の端子及び１次コイルＬ１の一方の端子に接続され、抵抗Ｒ１の他方の端子はコンデンサＣ２の他方の端子及びダイオードＤ３のカソード端子に接続されている。ダイオードＤ３のアノード端子は１次コイルＬ１の他方の端子及びＭＯＳＦＥＴ５のドレイン端子に接続されている。スナバ回路７は、トランスＴの２次コイルＬ２に電流が流れることによって発生するフライバック電圧及びトランスＴの漏れインダクタンスにより発生するサージ電圧をダイオードＤ３によってクランプしてコンデンサＣ２に蓄積し抵抗Ｒ１で消費させる。これにより、過電圧によりＭＯＳＦＥＴ５が故障することを抑制することができる。 The snubber circuit 7 includes a resistor R1, a capacitor C2 and a diode D3, and is connected to the drain terminal of the MOSFET5. That is, one terminal of the resistor R1 is connected to one terminal of the capacitor C2 and one terminal of the primary coil L1, and the other terminal of the resistor R1 is connected to the other terminal of the capacitor C2 and the cathode terminal of the diode D3. ing. The anode terminal of the diode D3 is connected to the other terminal of the primary coil L1 and the drain terminal of the MOSFET5. The snubber circuit 7 clamps the flyback voltage generated by the current flowing through the secondary coil L2 of the transformer T and the surge voltage generated by the leakage inductance of the transformer T with the diode D3, stores them in the capacitor C2, and consumes them with the resistor R1. Let As a result, it is possible to prevent the MOSFET 5 from breaking down due to overvoltage.

また、スナバ回路７は、コンデンサＣ２にかかる電圧Ｖ２を流用してＭＯＳＦＥＴ１を駆動させる。 Also, the snubber circuit 7 uses the voltage V2 applied to the capacitor C2 to drive the MOSFET1.

駆動部４は、ＭＯＳＦＥＴ１、２をそれぞれ駆動するものであって、ｎｐｎバイポーラトランジスタＴｒと、抵抗Ｒ２、Ｒ３と、制御部８とを備える。なお、制御部８は、ＤＣＤＣコンバータ３から供給される所定電圧Ｖ１により駆動する。 The drive section 4 drives the MOSFETs 1 and 2, and includes an npn bipolar transistor Tr, resistors R2 and R3, and a control section 8. FIG. Note that the controller 8 is driven by a predetermined voltage V1 supplied from the DCDC converter 3 .

ｎｐｎバイポーラトランジスタＴｒのコレクタ端子はＭＯＳＦＥＴ１のゲート端子及び抵抗Ｒ２の一方の端子に接続され、ｎｐｎバイポーラトランジスタＴｒのエミッタ端子は抵抗Ｒ３を介してグランドに接続されている。抵抗Ｒ２の他方の端子はスナバ回路７の抵抗Ｒ１の他方の端子とコンデンサＣ２の他方の端子との接続点ｐに接続されている。すなわち、ＭＯＳＦＥＴ５が交互にオン、オフしているとき、コンデンサＣ２にかかる電圧が抵抗Ｒ２を介してＭＯＳＦＥＴ１のゲート端子にかかる。このときにコンデンサＣ２にかかる電圧は常に電池Ｂの電圧より高く、ＭＯＳＦＥＴ１のソース端子の電圧より高い電圧になるため、ＭＯＳＦＥＴ１のソース端子の電圧より高い電圧をＭＯＳＦＥＴ１のゲート端子にかけることができ、ハイサイドの電源ラインに設けられるＭＯＳＦＥＴ１を駆動させることができる。 The collector terminal of the npn bipolar transistor Tr is connected to the gate terminal of the MOSFET 1 and one terminal of the resistor R2, and the emitter terminal of the npn bipolar transistor Tr is grounded through the resistor R3. The other terminal of the resistor R2 is connected to a connection point p between the other terminal of the resistor R1 of the snubber circuit 7 and the other terminal of the capacitor C2. That is, when the MOSFET5 is alternately turned on and off, the voltage applied to the capacitor C2 is applied to the gate terminal of the MOSFET1 through the resistor R2. At this time, the voltage applied to the capacitor C2 is always higher than the voltage of the battery B and higher than the voltage of the source terminal of the MOSFET1. The MOSFET 1 provided on the high-side power supply line can be driven.

制御部８は、ＣＰＵ、マルチコアＣＰＵ、またはプログラマブルなデバイスなどにより構成され、ｎｐｎバイポーラトランジスタＴｒのオン、オフを制御するとともに、ＭＯＳＦＥＴ２のオフ、オフを制御する。ＭＯＳＦＥＴ５が交互にオン、オフしているときで、かつ、ｎｐｎバイポーラトランジスタＴｒがオフしているとき、ＭＯＳＦＥＴ１のソース端子の電圧より高い電圧がＭＯＳＦＥＴ１のゲート端子にかかり、ＭＯＳＦＥＴ１がオンする。また、ＭＯＳＦＥＴ５が交互にオン、オフしているときで、かつ、ｎｐｎバイポーラトランジスタＴｒがオンすると、ＭＯＳＦＥＴ１のゲート端子の電圧がグランドの電圧になり、ＭＯＳＦＥＴ１がオフする。また、制御部８は、電池Ｂから負荷Ｌｏに流れる電流を停止させるとき、ＭＯＳＦＥＴ１、２をそれぞれオフさせる。すなわち、駆動部４は、電池Ｂから負荷Ｌｏに流れる電流を停止させるとき、ＭＯＳＦＥＴ１、２をそれぞれオフさせる。 The control unit 8 is composed of a CPU, a multi-core CPU, a programmable device, or the like, and controls turning on/off of the npn bipolar transistor Tr and turning off/off of the MOSFET 2 . When the MOSFET 5 is alternately turned on and off and the npn bipolar transistor Tr is off, a voltage higher than the voltage of the source terminal of the MOSFET 1 is applied to the gate terminal of the MOSFET 1 and the MOSFET 1 is turned on. When the MOSFET 5 is alternately turned on and off and the npn bipolar transistor Tr is turned on, the voltage of the gate terminal of the MOSFET 1 becomes the ground voltage and the MOSFET 1 is turned off. Further, when the control unit 8 stops the current flowing from the battery B to the load Lo, the MOSFETs 1 and 2 are turned off. That is, when the drive unit 4 stops the current flowing from the battery B to the load Lo, the MOSFETs 1 and 2 are turned off.

このように実施形態の電気回路ＬＣまたは電源回路ＰＣでは、スナバ回路７から得られる電圧Ｖ２を流用してハイサイドの電源ラインに設けられるＭＯＳＦＥＴ１を駆動させることができるため、電池Ｂの電圧を昇圧してＭＯＳＦＥＴ１のゲート端子にかける機能を駆動部４に追加する場合に比べて、駆動部４の大型化を抑えることができるとともに、エネルギーの効率を向上させることができる。 As described above, in the electric circuit LC or the power supply circuit PC of the embodiment, the voltage V2 obtained from the snubber circuit 7 can be diverted to drive the MOSFET 1 provided on the high-side power supply line. As compared with the case where the drive unit 4 is added with the function of applying to the gate terminal of the MOSFET 1, the size increase of the drive unit 4 can be suppressed and the energy efficiency can be improved.

また、実施形態の電気回路ＬＣまたは電源回路ＰＣでは、ハイサイドの電源ラインにＭＯＳＦＥＴ１を設け、ローサイドの電源ラインにＭＯＳＦＥＴ２を設けているので、電池Ｂから負荷Ｌｏに流れる電流を停止させるときにＭＯＳＦＥＴ１、２のうちの一方のＭＯＳＦＥＴが故障などによってオンからオフに切り替わらない状況になっても、他方のＭＯＳＦＥＴをオンからオフにすることで、電池Ｂから負荷Ｌｏに流れる電流を停止させることができる。 Further, in the electric circuit LC or the power supply circuit PC of the embodiment, the MOSFET 1 is provided on the high-side power supply line and the MOSFET 2 is provided on the low-side power supply line. , 2 cannot be switched from on to off due to a failure or the like, the current flowing from the battery B to the load Lo can be stopped by turning the other MOSFET from on to off. .

また、本発明は、以上の実施の形態に限定されるものでなく、本発明の要旨を逸脱しない範囲内で種々の改良、変更が可能である。 Moreover, the present invention is not limited to the above embodiments, and various improvements and modifications are possible without departing from the gist of the present invention.

＜変形例１＞
図２は、実施形態の電気回路の変形例１を示す図である。なお、図１に示す構成と同じ構成には同じ符号を付し、その説明を省略する。 <Modification 1>
FIG. 2 is a diagram showing Modification 1 of the electric circuit of the embodiment. In addition, the same code|symbol is attached|subjected to the same structure as the structure shown in FIG. 1, and the description is abbreviate|omitted.

図２に示す電気回路ＬＣにおいて、図１に示す電気回路ＬＣと異なる点は、駆動回路３が、コンデンサＣ２とＭＯＳＦＥＴ１のゲート端子との間に接続されるスイッチＳＷ１（第１のスイッチ）と、ＤＣＤＣコンバータ３から出力される電圧Ｖ１により起動した後、スイッチＳＷ１をオンさせることで、コンデンサＣ２にかかる電圧Ｖ２をＭＯＳＦＥＴ１のゲート端子にかけてＭＯＳＦＥＴ１をオンさせる制御部９とを備える点である。なお、制御部９は、ＭＯＳＦＥＴ２のオフ、オフを制御する。 2 differs from the electric circuit LC shown in FIG. 1 in that the drive circuit 3 includes a switch SW1 (first switch) connected between the capacitor C2 and the gate terminal of the MOSFET 1, After being activated by the voltage V1 output from the DCDC converter 3, by turning on the switch SW1, the voltage V2 applied to the capacitor C2 is applied to the gate terminal of the MOSFET 1 to turn on the MOSFET 1. In addition, the control unit 9 controls turning off of the MOSFET 2 .

また、図２に示す電気回路ＬＣにおいて、図１に示す電気回路ＬＣと異なる他の点は、駆動部４が、ＭＯＳＦＥＴ１のゲート端子とグランドとの間に接続されるスイッチＳＷ２（第２のスイッチ）を備え、制御部９が、ＭＯＳＦＥＴ１をオフさせるとき、スイッチＳＷ２をオンさせることでＭＯＳＦＥＴ１のゲート端子に蓄積されていた電荷を引き抜く点である。 The electric circuit LC shown in FIG. 2 is different from the electric circuit LC shown in FIG. ), and when the control unit 9 turns off the MOSFET 1, the electric charge accumulated in the gate terminal of the MOSFET 1 is extracted by turning on the switch SW2.

すなわち、駆動部４は、スイッチＳＷ１～ＳＷ３と、抵抗Ｒ４～Ｒ９と、制御部９と、ＮＯＴ回路１０とを備える。ＮＯＴ回路１０は、スイッチＳＷ４と、抵抗Ｒ１０とを備える。なお、スイッチＳＷ１は、ｐｎｐバイポーラトランジスタやＰチャネルのＭＯＳＦＥＴなど特に限定されないが、図２に示す例では、ｐｎｐバイポーラトランジスタにより構成されるものとする。また、スイッチＳＷ２～ＳＷ４は、ｎｐｎバイポーラトランジスタやＮチャネルのＭＯＳＦＥＴなど特に限定されないが、図２に示す例では、ｎｐｎバイポーラトランジスタにより構成されるものとする。また、ＮＯＴ回路１０は図２に示す回路構成に限定されない。また、図２に示す電気回路ＬＣにおいて、スイッチＳＷ２、ＳＷ４及び抵抗Ｒ５、Ｒ１０を省略してもよい。また、制御部９は、電源回路ＰＣの内部に設けられていれば、駆動部４の外部に設けられていてもよい。 That is, the driving section 4 includes switches SW1 to SW3, resistors R4 to R9, a control section 9, and a NOT circuit . The NOT circuit 10 includes a switch SW4 and a resistor R10. Note that the switch SW1 is not particularly limited to a pnp bipolar transistor, a P-channel MOSFET, or the like, but in the example shown in FIG. Also, the switches SW2 to SW4 are not particularly limited to npn bipolar transistors, N-channel MOSFETs, or the like, but in the example shown in FIG. 2, they are configured by npn bipolar transistors. Also, the NOT circuit 10 is not limited to the circuit configuration shown in FIG. Also, in the electric circuit LC shown in FIG. 2, the switches SW2 and SW4 and the resistors R5 and R10 may be omitted. Further, the control unit 9 may be provided outside the drive unit 4 as long as it is provided inside the power supply circuit PC.

スイッチＳＷ１のエミッタ端子はスナバ回路７の抵抗Ｒ１の他方の端子とコンデンサＣ２の他方の端子との接続点ｐに接続され、スイッチＳＷ１のコレクタ端子は抵抗Ｒ４を介してＭＯＳＦＥＴ１のゲート端子に接続されている。スイッチＳＷ２のコレクタ端子は抵抗Ｒ５及び抵抗Ｒ４を介してＭＯＳＦＥＴ１のゲート端子に接続され、スイッチＳＷ２のエミッタ端子はグランドに接続されている。スイッチＳＷ３（第３のスイッチ）のコレクタ端子は抵抗Ｒ６を介してスイッチＳＷ１のベース端子に接続され、スイッチＳＷ３のエミッタ端子はグランドに接続されている。スイッチＳＷ３のベース端子は抵抗Ｒ７を介して制御部９の出力端子に接続されている。抵抗Ｒ８はスイッチＳＷ１のエミッタ端子とベース端子との間に接続されている。抵抗Ｒ９は制御部９の出力端子とスイッチＳＷ３のエミッタ端子との間に接続されている。スイッチＳＷ４のコレクタ端子はスイッチＳＷ２のベース端子に接続され、スイッチＳＷ４のエミッタ端子はグランドに接続され、スイッチＳＷ４のベース端子はスイッチＳＷ３のベース端子に接続されている。なお、ＤＣＤＣコンバータ３から出力される電圧Ｖ１が抵抗Ｒ１０を介してスイッチＳＷ４のコレクタ端子にかかっているものとする。 The emitter terminal of the switch SW1 is connected to the connection point p between the other terminal of the resistor R1 of the snubber circuit 7 and the other terminal of the capacitor C2, and the collector terminal of the switch SW1 is connected to the gate terminal of the MOSFET 1 via the resistor R4. ing. A collector terminal of the switch SW2 is connected to the gate terminal of the MOSFET 1 through the resistors R5 and R4, and an emitter terminal of the switch SW2 is grounded. The collector terminal of the switch SW3 (third switch) is connected to the base terminal of the switch SW1 through the resistor R6, and the emitter terminal of the switch SW3 is grounded. A base terminal of the switch SW3 is connected to an output terminal of the control section 9 via a resistor R7. A resistor R8 is connected between the emitter and base terminals of the switch SW1. A resistor R9 is connected between the output terminal of the control section 9 and the emitter terminal of the switch SW3. The collector terminal of the switch SW4 is connected to the base terminal of the switch SW2, the emitter terminal of the switch SW4 is grounded, and the base terminal of the switch SW4 is connected to the base terminal of the switch SW3. It is assumed that the voltage V1 output from the DCDC converter 3 is applied to the collector terminal of the switch SW4 via the resistor R10.

電源回路ＰＣが駆動していないとき（スイッチＳＷがオフしているとき）、制御部９が駆動していないため、スイッチＳＷ３がオフしている。そのため、スイッチＳＷ１がオフし、コンデンサＣ２とＭＯＳＦＥＴ１のゲート端子とが電気的に切断されている。これにより、電源回路ＰＣの起動時（スイッチＳＷのオン時）、制御部９が起動する前に、電池ＢからスイッチＳＷ、１次コイルＬ１、及びダイオードＤ３を介してコンデンサＣ２に電流が流れてコンデンサＣ２に電圧Ｖ２がかかっても、その電圧Ｖ２がＭＯＳＦＥＴ１のゲート端子にかからないため、ＭＯＳＦＥＴ１がオフからオンに切り替わることを防止することができる。 When the power supply circuit PC is not driven (when the switch SW is turned off), the switch SW3 is turned off because the controller 9 is not driven. Therefore, the switch SW1 is turned off, and the capacitor C2 and the gate terminal of the MOSFET1 are electrically disconnected. As a result, when the power supply circuit PC is activated (when the switch SW is turned on), a current flows from the battery B to the capacitor C2 via the switch SW, the primary coil L1, and the diode D3 before the controller 9 is activated. Even if the voltage V2 is applied to the capacitor C2, the voltage V2 is not applied to the gate terminal of the MOSFET1, so that the MOSFET1 can be prevented from being switched from off to on.

また、ＤＣＤＣコンバータ３から出力される電圧Ｖ１により制御部９が起動した後、ＭＯＳＦＥＴ１をオフからオンに切り替えるとき、制御部９は、スイッチＳＷ３をオンさせる。すると、スイッチＳＷ１がオンし、ＭＯＳＦＥＴ１がオフからオンに切り替わる。このとき、スイッチＳＷ４がオンし、スイッチＳＷ２がオフしている。 After the control unit 9 is activated by the voltage V1 output from the DCDC converter 3, the control unit 9 turns on the switch SW3 when switching the MOSFET 1 from off to on. Then, the switch SW1 is turned on, and the MOSFET1 is switched from off to on. At this time, the switch SW4 is turned on and the switch SW2 is turned off.

また、ＭＯＳＦＥＴ１をオンからオフに切り替えるとき、制御部９は、スイッチＳＷ３をオフさせる。すると、スイッチＳＷ１がオフし、ＭＯＳＦＥＴ１がオンからオフに切り替わる。このとき、スイッチＳＷ４がオフし、スイッチＳＷ２がオンし、ＭＯＳＦＥＴ１のゲート端子に蓄積されていた電荷が引き抜かれるため、ＭＯＳＦＥＴ１を比較的早くオンからオフに切り替えることができる。 Further, when switching the MOSFET 1 from on to off, the control unit 9 turns off the switch SW3. Then, the switch SW1 is turned off, and the MOSFET1 is switched from on to off. At this time, the switch SW4 is turned off, the switch SW2 is turned on, and the charge accumulated in the gate terminal of the MOSFET 1 is extracted, so that the MOSFET 1 can be switched from on to off relatively quickly.

このように、変形例１の電気回路ＬＣでは、電源回路ＰＣの起動時、制御部９が起動する前に、コンデンサＣ２に電圧Ｖ２がかかっても、コンデンサＣ２とＭＯＳＦＥＴ１のゲート端子との間に接続されるスイッチＳＷ１がオフしているため、制御部９の制御に反してＭＯＳＦＥＴ１が誤ってオンすることを防止することができる。 As described above, in the electric circuit LC of the modification 1, even if the voltage V2 is applied to the capacitor C2 before the control unit 9 is started when the power supply circuit PC is started, the voltage between the capacitor C2 and the gate terminal of the MOSFET 1 is Since the connected switch SW1 is turned off, it is possible to prevent the MOSFET 1 from being erroneously turned on against the control of the control section 9. FIG.

また、変形例１の電気回路ＬＣでは、ＭＯＳＦＥＴ１をオンからオフに切り替えるとき、スイッチＳＷ２をオンさせることでＭＯＳＦＥＴ１のゲート端子に蓄積されていた電荷を引き抜く構成であるため、ＭＯＳＦＥＴ１を比較的早くオンからオフに切り替えることができる。これにより、負荷Ｌｏの故障時などにおいて、ＭＯＳＦＥＴ１をすぐにオフさせて電池Ｂから負荷Ｌｏへの電力供給をすぐに停止させることができる。 Further, in the electric circuit LC of Modification 1, when the MOSFET 1 is switched from on to off, the switch SW2 is turned on to draw out the charge accumulated in the gate terminal of the MOSFET 1. Therefore, the MOSFET 1 is turned on relatively quickly. can be switched off from As a result, when the load Lo fails or the like, the MOSFET 1 can be immediately turned off to immediately stop the power supply from the battery B to the load Lo.

また、変形例１の電気回路ＬＣは、抵抗Ｒ５に電流が常時流れるような構成ではないため、抵抗Ｒ５の抵抗値を比較的小さくすることができ、ＭＯＳＦＥＴ１を比較的早くオフからオンに切り替えることができる。 Further, since the electric circuit LC of Modification 1 is not configured such that current always flows through the resistor R5, the resistance value of the resistor R5 can be made relatively small, and the MOSFET 1 can be switched from off to on relatively quickly. can be done.

また、変形例１の電気回路ＬＣでは、ＮＯＴ回路１０をスイッチＳＷ４及び抵抗Ｒ１０により構成しているため、スイッチＳＷ２のベース端子に流れる電流を容易に調整することができ、スイッチＳＷ２のオン、オフを容易に制御することができる。 In addition, in the electric circuit LC of Modification 1, the NOT circuit 10 is composed of the switch SW4 and the resistor R10, so that the current flowing through the base terminal of the switch SW2 can be easily adjusted, turning the switch SW2 on and off. can be easily controlled.

＜変形例２＞
図３は、実施形態の電気回路の変形例２を示す図である。なお、図２に示す構成と同じ構成には同じ符号を付し、その説明を省略する。 <Modification 2>
FIG. 3 is a diagram showing Modification 2 of the electric circuit of the embodiment. In addition, the same code|symbol is attached|subjected to the same structure as the structure shown in FIG. 2, and the description is abbreviate|omitted.

図３に示す電気回路ＬＣにおいて、図２に示す電気回路ＬＣと異なる点は、制御部９がＮＯＴ回路１０を用いてスイッチＳＷ２をオン、オフさせるのではなく、制御部９が直接スイッチＳＷ２をオン、オフさせる点である。 The electric circuit LC shown in FIG. 3 is different from the electric circuit LC shown in FIG. It is a point to turn on and off.

すなわち、制御部９の出力端子が抵抗Ｒ１１を介してスイッチＳＷ２のベース端子に接続されているとともに抵抗Ｒ１２を介してスイッチＳＷ２のエミッタ端子に接続されている。制御部９は、スイッチＳＷ３をオンさせているとき、スイッチＳＷ２をオフさせ、スイッチＳＷ３をオフさせているとき、スイッチＳＷ２をオンさせている。これにより、ＭＯＳＦＥＴ１がオンからオフに切り替わるとき、スイッチＳＷ２をオフからオンに切り替えて、ＭＯＳＦＥＴ１のゲート端子に蓄積されていた電荷を引き抜くことができる。 That is, the output terminal of the control section 9 is connected to the base terminal of the switch SW2 through the resistor R11 and to the emitter terminal of the switch SW2 through the resistor R12. The control unit 9 turns off the switch SW2 when the switch SW3 is turned on, and turns on the switch SW2 when the switch SW3 is turned off. As a result, when the MOSFET 1 is switched from on to off, the switch SW2 is switched from off to on, and the electric charge accumulated in the gate terminal of the MOSFET 1 can be extracted.

このように、変形例２の電気回路ＬＣでは、制御部９が直接スイッチＳＷ２をオン、オフさせる構成であるため、制御部９がＮＯＴ回路１０を用いてスイッチＳＷ２をオン、オフさせる構成に比べてＮＯＴ回路１０の動作遅延分スイッチＳＷ２を早くオフさせることができ、ＭＯＳＦＥＴ１をオンからオフにさらに早く切り替えることができる。 As described above, in the electric circuit LC of Modification 2, the control unit 9 is configured to directly turn on and off the switch SW2, so compared to the configuration in which the control unit 9 uses the NOT circuit 10 to turn on and off the switch SW2. Thus, the switch SW2 can be turned off earlier by the operation delay of the NOT circuit 10, and the MOSFET 1 can be switched from on to off more quickly.

＜変形例３＞
図４は、実施形態の電気回路の変形例３を示す図である。なお、図２に示す構成と同じ構成には同じ符号を付し、その説明を省略する。 <Modification 3>
FIG. 4 is a diagram showing Modification 3 of the electric circuit of the embodiment. In addition, the same code|symbol is attached|subjected to the same structure as the structure shown in FIG. 2, and the description is abbreviate|omitted.

図４に示す電気回路ＬＣにおいて、図２に示す電気回路ＬＣと異なる点は、抵抗Ｒ１３とツェナーダイオードＤ４がそれぞれＭＯＳＦＥＴ１のゲート端子とソース端子との間に並列接続されている点である。 The electric circuit LC shown in FIG. 4 differs from the electric circuit LC shown in FIG. 2 in that a resistor R13 and a Zener diode D4 are connected in parallel between the gate terminal and the source terminal of MOSFET1.

このように、変形例３の電気回路ＬＣでは、抵抗Ｒ１３とツェナーダイオードＤ４がそれぞれＭＯＳＦＥＴ１のゲート端子とソース端子との間に並列接続されている構成であるため、ＭＯＳＦＥＴ１がオンしているときにＭＯＳＦＥＴ１のゲート端子とソース端子との間にかかる電圧を安定させることができるとともに、ＭＯＳＦＥＴ１のゲート端子とソース端子との間にかかる電圧が定格電圧を超えないようにすることができる。 Thus, in the electric circuit LC of Modification 3, since the resistor R13 and the Zener diode D4 are connected in parallel between the gate terminal and the source terminal of the MOSFET 1, when the MOSFET 1 is on, The voltage applied between the gate terminal and the source terminal of the MOSFET 1 can be stabilized, and the voltage applied between the gate terminal and the source terminal of the MOSFET 1 can be prevented from exceeding the rated voltage.

＜変形例４＞
図５は、実施形態の電気回路の変形例４を示す図である。なお、図２に示す構成と同じ構成には同じ符号を付し、その説明を省略する。また、図５に示す電気回路ＬＣにおいて、図４に示すように、抵抗Ｒ１３とツェナーダイオードＤ４をそれぞれＭＯＳＦＥＴ１のゲート端子とソース端子との間に並列接続させてもよい。 <Modification 4>
FIG. 5 is a diagram showing Modification 4 of the electric circuit of the embodiment. In addition, the same code|symbol is attached|subjected to the same structure as the structure shown in FIG. 2, and the description is abbreviate|omitted. Moreover, in the electric circuit LC shown in FIG. 5, the resistor R13 and the Zener diode D4 may be connected in parallel between the gate terminal and the source terminal of the MOSFET 1, respectively, as shown in FIG.

図５に示す電気回路ＬＣにおいて、図２に示す電気回路ＬＣと異なる点は、スイッチＳＷ１がＰチャネルのＭＯＳＦＥＴ（電界効果トランジスタ）により構成されている点と、ＮＯＴ回路１０の代わりに抵抗Ｒ１４を備えている点である。すなわち、抵抗Ｒ８（第１の抵抗）の一方端はスイッチＳＷ１のソース端子とコンデンサＣ２との接続点に接続され、抵抗Ｒ８の他方端はスイッチＳＷ１のゲート端子に接続されている。また、抵抗Ｒ６（第２の抵抗）の一方端はスイッチＳＷ１のゲート端子に接続され、抵抗Ｒ６の他方端はスイッチＳＷ３のコレクタ端子に接続されている。また、抵抗Ｒ１４（第３の抵抗）の一方端は抵抗Ｒ６とスイッチＳＷ３のコレクタ端子との接続点に接続され、抵抗Ｒ１４の他方端はスイッチＳＷ２のベース端子（制御端子）に接続されている。 The electric circuit LC shown in FIG. 5 is different from the electric circuit LC shown in FIG. It is a point to be prepared. That is, one end of the resistor R8 (first resistor) is connected to the connection point between the source terminal of the switch SW1 and the capacitor C2, and the other end of the resistor R8 is connected to the gate terminal of the switch SW1. One end of the resistor R6 (second resistor) is connected to the gate terminal of the switch SW1, and the other end of the resistor R6 is connected to the collector terminal of the switch SW3. One end of the resistor R14 (third resistor) is connected to the connection point between the resistor R6 and the collector terminal of the switch SW3, and the other end of the resistor R14 is connected to the base terminal (control terminal) of the switch SW2. .

［ＭＯＳＦＥＴ１をオンさせるときの電気回路ＬＣの動作］
まず、制御部９からスイッチＳＷ３へ出力される制御信号がローレベルからハイレベルに切り替わると、スイッチＳＷ３がオフからオンに切り替わる。 [Operation of electric circuit LC when turning on MOSFET 1]
First, when the control signal output from the control section 9 to the switch SW3 is switched from low level to high level, the switch SW3 is switched from off to on.

次に、スイッチＳＷ３がオフからオンに切り替わると、スイッチＳＷ３のコレクタ端子の電圧がグランドの電圧となり、電圧Ｖ２を抵抗Ｒ８と抵抗Ｒ６で分圧した電圧がスイッチＳＷ１のゲート端子に印加される。このとき、スイッチＳＷ１のゲート端子とソース端子との間にスイッチＳＷ１の閾値電圧より高い電圧が印加され、スイッチＳＷ１がオフからオンに切り替わる。 Next, when the switch SW3 is switched from OFF to ON, the voltage at the collector terminal of the switch SW3 becomes the ground voltage, and the voltage obtained by dividing the voltage V2 with the resistors R8 and R6 is applied to the gate terminal of the switch SW1. At this time, a voltage higher than the threshold voltage of the switch SW1 is applied between the gate terminal and the source terminal of the switch SW1, and the switch SW1 is switched from off to on.

そして、スイッチＳＷ１がオフからオンに切り替わると、ＭＯＳＦＥＴ１のゲート端子にＭＯＳＦＥＴ１の閾値電圧より高い電圧Ｖ２が印加され、ＭＯＳＦＥＴ１がオフからオンに切り替わる。 Then, when the switch SW1 is switched from off to on, a voltage V2 higher than the threshold voltage of the MOSFET1 is applied to the gate terminal of the MOSFET1, and the MOSFET1 is switched from off to on.

また、スイッチＳＷ３がオンしているとき、スイッチＳＷ２のベース端子に印加されている電圧はグランドの電圧であるため、スイッチＳＷ２のベース端子に電流が流れず、スイッチＳＷ２がオンしない。すなわち、ＭＯＳＦＥＴ１がオンしているとき、スイッチＳＷ２はオフしている。そのため、ＭＯＳＦＥＴ１がオンしているとき、抵抗Ｒ５に電流が流れないようにすることができる。このように、ＭＯＳＦＥＴ１をオン、オフさせる際、抵抗Ｒ５に電流が常時流れないようにすることができるため、抵抗値が比較的小さい安価な抵抗Ｒ５を採用することができ、電気回路ＬＣを小型化することができる。 When the switch SW3 is on, the voltage applied to the base terminal of the switch SW2 is the ground voltage, so no current flows through the base terminal of the switch SW2 and the switch SW2 is not turned on. That is, when MOSFET1 is on, switch SW2 is off. Therefore, when MOSFET1 is on, current can be prevented from flowing through resistor R5. In this way, when the MOSFET 1 is turned on and off, it is possible to prevent the current from constantly flowing through the resistor R5. can be

［ＭＯＳＦＥＴ１をオフさせるときの電気回路ＬＣの動作］
まず、制御部９からスイッチＳＷ３へ出力される制御信号がハイレベルからローレベルに切り替わると、スイッチＳＷ３がオンからオフに切り替わる。 [Operation of electric circuit LC when MOSFET 1 is turned off]
First, when the control signal output from the control unit 9 to the switch SW3 is switched from high level to low level, the switch SW3 is switched from on to off.

次に、スイッチＳＷ３がオンからオフに切り替わると、スイッチＳＷ１のゲート端子に印加される電圧が上昇し、スイッチＳＷ１のゲート端子とソース端子との間に印加される電圧が低下する。 Next, when the switch SW3 is switched from on to off, the voltage applied to the gate terminal of the switch SW1 increases and the voltage applied between the gate terminal and the source terminal of the switch SW1 decreases.

次に、スイッチＳＷ１のゲート端子とソース端子との間に印加される電圧がスイッチＳＷ１の閾値電圧より低くなると、スイッチＳＷ１がオンからオフに切り替わる。 Next, when the voltage applied between the gate terminal and the source terminal of the switch SW1 becomes lower than the threshold voltage of the switch SW1, the switch SW1 is switched from ON to OFF.

そして、スイッチＳＷ１がオンからオフに切り替わると、ＭＯＳＦＥＴ１のゲート端子にＭＯＳＦＥＴ１の閾値電圧より高い電圧Ｖ２が印加されなくなり、ＭＯＳＦＥＴ１がオンからオフに切り替わる。 Then, when the switch SW1 is switched from on to off, the voltage V2 higher than the threshold voltage of the MOSFET1 is no longer applied to the gate terminal of the MOSFET1, and the MOSFET1 is switched from on to off.

また、スイッチＳＷ３がオンからオフに切り替わると、スイッチＳＷ２のベース端子に印加される電圧が上昇し、スイッチＳＷ２に電流が流れスイッチＳＷ２がオフからオンに切り替わる。スイッチＳＷ２がオフからオンに切り替わると、ＭＯＳＦＥＴ１のゲート端子が抵抗Ｒ４及び抵抗Ｒ５を介してグランドに接続されるため、ＭＯＳＦＥＴ１のゲート端子に蓄積されていた電荷が比較的素早く引き抜かれる。このように、ＭＯＳＦＥＴ１をオフさせるとき、ＭＯＳＦＥＴ１のゲート端子に蓄積されていた電荷が比較的素早く引き抜かれるため、ＭＯＳＦＥＴ１のターンオフ速度を上昇させることができる。 When the switch SW3 is switched from on to off, the voltage applied to the base terminal of the switch SW2 rises, current flows through the switch SW2, and the switch SW2 is switched from off to on. When the switch SW2 is switched from off to on, the gate terminal of MOSFET1 is connected to the ground through resistors R4 and R5, so the charge accumulated in the gate terminal of MOSFET1 is removed relatively quickly. As described above, when the MOSFET 1 is turned off, the charge accumulated in the gate terminal of the MOSFET 1 is removed relatively quickly, so that the turn-off speed of the MOSFET 1 can be increased.

ところで、変形例４の電気回路ＬＣにおいて、スイッチＳＷ１をｐｎｐバイポーラトランジスタにより構成する場合では、ＭＯＳＦＥＴ１をオンからオフに切り替える際、スイッチＳＷ２のベース端子に電流が流れると、スイッチＳＷ１のベース端子にも電流が流れてスイッチＳＷ１をオフさせることができず、ＭＯＳＦＥＴ１をオンからオフに切り替えることができない。一方、変形例４の電気回路ＬＣにおいて、スイッチＳＷ１をＰチャネルのＭＯＳＦＥＴにより構成する場合では、ＭＯＳＦＥＴ１をオンからオフに切り替える際、スイッチＳＷ２のベース端子に電流が流れても、スイッチＳＷ１をオンさせないようにすることができるため、ＭＯＳＦＥＴ１をオンからオフに切り替えることができる。 By the way, in the electric circuit LC of Modified Example 4, when the switch SW1 is composed of a pnp bipolar transistor, when the MOSFET1 is switched from on to off, if a current flows through the base terminal of the switch SW2, the base terminal of the switch SW1 also A current cannot flow to turn off the switch SW1, and the MOSFET1 cannot be switched from on to off. On the other hand, in the electric circuit LC of Modification 4, when the switch SW1 is composed of a P-channel MOSFET, even if a current flows through the base terminal of the switch SW2 when switching the MOSFET1 from on to off, the switch SW1 is not turned on. so that MOSFET 1 can be switched from on to off.

また、変形例４の電気回路ＬＣでは、スイッチＳＷ２のベース端子が抵抗Ｒ１４を介して抵抗Ｒ６の他方端とスイッチＳＷ３のコレクタ端子との接続点に接続されているため、、制御部９から出力される制御信号を、レベルを反転させてスイッチＳＷ２のベース端子に入力させることができる。 Further, in the electric circuit LC of Modification 4, the base terminal of the switch SW2 is connected via the resistor R14 to the connection point between the other end of the resistor R6 and the collector terminal of the switch SW3. This control signal can be inverted in level and input to the base terminal of the switch SW2.

すなわち、変形例４の電気回路ＬＣでは、スイッチＳＷ１をＰチャネルのＭＯＳＦＥＴにより構成するとともに、抵抗Ｒ６の他方端とスイッチＳＷ３のコレクタ端子との接続点と、スイッチＳＷ２のベース端子との間に抵抗Ｒ１４を接続する構成とすることにより、ＮＯＴ回路１０（スイッチＳＷ４など）を備える必要がなく、電気回路ＬＣの小型化を図ることができる。 That is, in the electric circuit LC of Modification 4, the switch SW1 is composed of a P-channel MOSFET, and a resistor is provided between the connection point between the other end of the resistor R6 and the collector terminal of the switch SW3 and the base terminal of the switch SW2. By connecting R14, there is no need to provide the NOT circuit 10 (switch SW4, etc.), and the size of the electric circuit LC can be reduced.

１、２ ＭＯＳＦＥＴ
３ ＤＣＤＣコンバータ
４ 駆動部
５ ＭＯＳＦＥＴ
６ 制御部
７ スナバ回路
８、９ 制御部
ＬＣ 電気回路
ＰＣ 電源回路
Ｂ 電池
Ｌｏ 負荷
1, 2 MOSFETs
3 DCDC converter 4 drive unit 5 MOSFET
6 control unit 7 snubber circuits 8, 9 control unit LC electric circuit PC power supply circuit B battery Lo load

Claims (7)

電池と、
負荷と、
前記電池と前記負荷との間のハイサイドの電源ラインに設けられる第１の電界効果トランジスタと、
前記第１の電界効果トランジスタを駆動する駆動部と、
トランスの２次コイルに電流が流れることによって発生するフライバック電圧及び前記トランスの漏れインダクタンスにより発生するサージ電圧をダイオードによってクランプしてコンデンサに蓄積し抵抗で消費させるスナバ回路を備えるフライバック方式のＤＣＤＣコンバータと、
を備え、
前記コンデンサにかかる電圧を前記第１の電界効果トランジスタのゲート端子にかける
ことを特徴とする電気回路。 a battery;
a load;
a first field effect transistor provided on a high-side power supply line between the battery and the load;
a driving unit for driving the first field effect transistor;
A flyback type DCDC equipped with a snubber circuit that clamps the flyback voltage generated by the current flowing through the secondary coil of the transformer and the surge voltage generated by the leakage inductance of the transformer with a diode, accumulates it in a capacitor, and consumes it with a resistor. a converter;
with
An electric circuit, characterized in that the voltage across the capacitor is applied to the gate terminal of the first field effect transistor. 請求項１に記載の電気回路であって、
前記電池と前記負荷との間のローサイドの電源ラインに設けられるＮチャネルの第２の電界効果トランジスタを備え、
前記駆動部は、前記電池から前記負荷に流れる電流を停止させるとき、前記第１及び第２の電界効果トランジスタをそれぞれオフさせる
ことを特徴とする電気回路。 The electrical circuit of claim 1, wherein
an N-channel second field effect transistor provided on a low-side power supply line between the battery and the load;
The electric circuit, wherein the drive unit turns off the first and second field effect transistors when stopping the current flowing from the battery to the load. 請求項１に記載の電気回路であって、
前記ＤＣＤＣコンバータは、前記電池の電圧を所定電圧に変換して前記駆動部に供給する
ことを特徴とする電気回路。 The electrical circuit of claim 1, wherein
The electric circuit, wherein the DCDC converter converts the voltage of the battery into a predetermined voltage and supplies the predetermined voltage to the driving unit. 請求項１に記載の電気回路であって、
前記駆動部は、
前記コンデンサと前記第１の電界効果トランジスタのゲート端子との間に接続される第１のスイッチと、
前記ＤＣＤＣコンバータから出力される電圧により起動した後、前記第１のスイッチをオンさせることで前記コンデンサにかかる電圧を前記第１の電界効果トランジスタのゲート端子にかけて前記第１の電界効果トランジスタをオンさせる制御部と、
を備えることを特徴とする電気回路。 The electrical circuit of claim 1, wherein
The drive unit
a first switch connected between the capacitor and a gate terminal of the first field effect transistor;
After being activated by the voltage output from the DCDC converter, by turning on the first switch, the voltage applied to the capacitor is applied to the gate terminal of the first field effect transistor to turn on the first field effect transistor. a control unit;
An electrical circuit comprising: 請求項４に記載の電気回路であって、
前記駆動部は、前記第１の電界効果トランジスタのゲート端子とグランドとの間に接続される第２のスイッチを備え、
前記制御部は、前記第１の電界効果トランジスタをオフさせるとき、前記第２のスイッチをオンさせることで前記第１の電界効果トランジスタのゲート端子の電荷を引き抜く
ことを特徴とする電気回路。 5. The electrical circuit of claim 4,
The drive unit comprises a second switch connected between the gate terminal of the first field effect transistor and ground,
The electric circuit according to claim 1, wherein when the first field effect transistor is turned off, the control section turns on the second switch to draw out the charge of the gate terminal of the first field effect transistor. 請求項５に記載の電気回路であって、
Ｐチャネルの電界効果トランジスタにより構成される前記第１のスイッチのソース端子と前記コンデンサとの接続点と、前記第１のスイッチのゲート端子との間に接続される第１の抵抗と、
前記第１のスイッチのゲート端子に一方端が接続される第２の抵抗と、
前記第２の抵抗の他方端と前記グランドとの間に接続される第３のスイッチと、
前記第２の抵抗の他方端と前記第３のスイッチとの接続点と、前記第２のスイッチの制御端子との間に接続される第３の抵抗と、
を備え、
前記制御部は、前記第１の電界効果トランジスタをオンさせるとき、ハイレベルの制御信号を前記第３のスイッチに出力することで前記第３のスイッチをオンさせ、前記第１の電界効果トランジスタをオフさせるとき、ローレベルの制御信号を前記第３のスイッチに出力することで前記第３のスイッチをオフさせる
ことを特徴とする電気回路。 6. The electrical circuit of claim 5,
a first resistor connected between a connection point between a source terminal of the first switch configured by a P-channel field effect transistor and the capacitor and a gate terminal of the first switch;
a second resistor having one end connected to the gate terminal of the first switch;
a third switch connected between the other end of the second resistor and the ground;
a third resistor connected between a connection point between the other end of the second resistor and the third switch and a control terminal of the second switch;
with
When turning on the first field effect transistor, the control unit outputs a high-level control signal to the third switch to turn on the third switch and turn on the first field effect transistor. An electric circuit, wherein the third switch is turned off by outputting a low-level control signal to the third switch when turning off the third switch. 接続される負荷に対して電力を供給する電池と、
前記電池と前記負荷との間のハイサイドの電源ラインに設けられる第１の電界効果トランジスタと、
前記第１の電界効果トランジスタを駆動する駆動部と、
トランスの２次コイルに電流が流れることによって発生するフライバック電圧及び前記トランスの漏れインダクタンスにより発生するサージ電圧をダイオードによってクランプしてコンデンサに蓄積し抵抗で消費させるスナバ回路を備えるフライバック方式のＤＣＤＣコンバータと、
前記コンデンサにかかる電圧を前記第１の電界効果トランジスタのゲート端子にかける制御部と、
を有することを特徴とする電源装置。
a battery for supplying power to a connected load;
a first field effect transistor provided on a high-side power supply line between the battery and the load;
a driving unit for driving the first field effect transistor;
A flyback type DCDC equipped with a snubber circuit that clamps the flyback voltage generated by the current flowing through the secondary coil of the transformer and the surge voltage generated by the leakage inductance of the transformer with a diode, accumulates it in a capacitor, and consumes it with a resistor. a converter;
a control unit for applying a voltage applied to the capacitor to a gate terminal of the first field effect transistor;
A power supply device comprising:
JP2020002855A 2019-05-09 2020-01-10 Electric circuit and power supply Active JP7247903B2 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019089231 2019-05-09
JP2019089231 2019-05-09

Publications (2)

Publication Number Publication Date
JP2020188673A JP2020188673A (en) 2020-11-19
JP7247903B2 true JP7247903B2 (en) 2023-03-29

Family

ID=73223353

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020002855A Active JP7247903B2 (en) 2019-05-09 2020-01-10 Electric circuit and power supply

Country Status (1)

Country Link
JP (1) JP7247903B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023032026A1 (en) * 2021-08-31 2023-03-09 Tdk株式会社 Dc-dc converter

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011023802A (en) 2009-07-13 2011-02-03 Denso Corp Inductive load controller
JP2011061953A (en) 2009-09-09 2011-03-24 Fuji Electric Holdings Co Ltd Multi-output switching power supply device
JP2013211711A (en) 2012-03-30 2013-10-10 Denso Corp Inductive load drive device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011023802A (en) 2009-07-13 2011-02-03 Denso Corp Inductive load controller
JP2011061953A (en) 2009-09-09 2011-03-24 Fuji Electric Holdings Co Ltd Multi-output switching power supply device
JP2013211711A (en) 2012-03-30 2013-10-10 Denso Corp Inductive load drive device

Also Published As

Publication number Publication date
JP2020188673A (en) 2020-11-19

Similar Documents

Publication Publication Date Title
EP3221956B1 (en) Controlling a power supply voltage for a high-side gate driver
US9793260B2 (en) System and method for a switch having a normally-on transistor and a normally-off transistor
US7236041B2 (en) Isolated gate driver circuit for power switching devices
US9397658B2 (en) Gate drive circuit and a method for controlling a power transistor
CN107979360B (en) Configurable circuit, operation method thereof and integrated circuit
Seidel et al. A fully integrated three-level 11.6 nC gate driver supporting GaN gate injection transistors
JP5910395B2 (en) Drive circuit
US9041433B2 (en) System and method for driving transistors
US9871513B2 (en) Semiconductor device
TWI844670B (en) Power converter and active clamp circuit for power converter
CN110299835B (en) System and method for powering a switching converter
US7248093B2 (en) Bipolar bootstrap top switch gate drive for half-bridge semiconductor power topologies
JP4925719B2 (en) Gate drive circuit
JP7247903B2 (en) Electric circuit and power supply
JP6767328B2 (en) Solenoid drive circuit
WO2007015520A1 (en) Power supply device
JP2011229011A (en) Control circuit of switching transistor and power converting device using the same
CN113437858A (en) Intelligent power module driving circuit, intelligent power module and household appliance
CN112534668A (en) Boost converter short circuit protection
US8766672B2 (en) Electronic switching device
JP2018093638A (en) Protection circuit, and motor unit
CN220492642U (en) Switch control circuit and electronic equipment
JP2023131302A (en) electric circuit
CN108811256B (en) Step-down type LED power supply circuit
JP2018153037A (en) Dc conversion device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220415

TRDD Decision of grant or rejection written
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230131

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230214

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230227

R151 Written notification of patent or utility model registration

Ref document number: 7247903

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151