JP2019036706A - 二次元電子デバイスおよび関連する製造方法 - Google Patents

二次元電子デバイスおよび関連する製造方法 Download PDF

Info

Publication number
JP2019036706A
JP2019036706A JP2018082234A JP2018082234A JP2019036706A JP 2019036706 A JP2019036706 A JP 2019036706A JP 2018082234 A JP2018082234 A JP 2018082234A JP 2018082234 A JP2018082234 A JP 2018082234A JP 2019036706 A JP2019036706 A JP 2019036706A
Authority
JP
Japan
Prior art keywords
group
substrate
semiconductor device
film
dimensional
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018082234A
Other languages
English (en)
Inventor
チャン ユ−チェン
Chang Yu-Chen
チャン ユ−チェン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yu Chen Chang
Original Assignee
Yu Chen Chang
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yu Chen Chang filed Critical Yu Chen Chang
Publication of JP2019036706A publication Critical patent/JP2019036706A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/22Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIBVI compounds
    • H01L29/227Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIBVI compounds further characterised by the doping material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035209Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions comprising a quantum structures
    • H01L31/035227Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions comprising a quantum structures the quantum structure being quantum wires, or nanorods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02551Group 12/16 materials
    • H01L21/02554Oxides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264Inorganic materials
    • H01L31/0296Inorganic materials including, apart from doping material or other impurities, only AIIBVI compounds, e.g. CdS, ZnS, HgCdTe
    • H01L31/02963Inorganic materials including, apart from doping material or other impurities, only AIIBVI compounds, e.g. CdS, ZnS, HgCdTe characterised by the doping material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/072Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type
    • H01L31/074Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type comprising a heterojunction with an element of Group IV of the Periodic Table, e.g. ITO/Si, GaAs/Si or CdTe/Si solar cells
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/109Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier being of the PN heterojunction type
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Nanotechnology (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Sustainable Energy (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Light Receiving Elements (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】高い光電変換効率を有するII−VI族半導体膜、および半導体デバイス上にII−VI族半導体膜を堆積する方法を提供する。【解決手段】1つの例示的な実施形態において、半導体デバイスは、基板と、基板上の複数の二次元膜とを含みうるものであり、二次元膜の光ゲインは、室温で測定した場合、約103を超える。他の実施形態において、半導体デバイスは、ナノロッドまたはナノドットを含む基板と、基板上に配置された複数の二次元膜とを含みうる。【選択図】図1

Description

本開示の様々な実施形態は、全般的に、二次元電子デバイスおよび関連する製造方法に関する。より具体的には、本開示の特定の実施形態は、高い光電変換効率を有するII−VI族半導体膜、および半導体デバイス上にII−VI族半導体膜を堆積する方法に関する。
二次元のII−VI族半導体膜は、それらの独特の特性や潜在的な用途の点から、紫外線放出デバイス、発光ダイオード、レーザダイオード、太陽電池、弾性表面波デバイス、光子検出器、透明導電膜、導波路、ガス圧力センサ、マイクロセンサ、繊維強度向上のための界面コーティング、不可視薄膜トランジスタ、電界エミッタ、電界効果トランジスタ、および光触媒などの様々なタイプの光電子デバイスにおいて、技術的関心が増している分野となっている。特に、圧電性、電子伝導性、励起子結合エネルギー、励起子放出および調整可能エネルギーレベルの優れた特性を備える二次元II−VI族半導体膜は、新規な光電子デバイスの有望な構成要素と考えられる。
多くの成長技術、例えば高周波および直流スパッタリング、化学蒸着、噴霧熱分解、電子サイクロトロン共鳴支援分子ビームエピタキシー、およびパルスレーザー堆積(PLD)法などがある。しかしながら、これらの高エネルギー方法は、一般的には、材料界面損傷が広く、膜内の化学量論的不均一性が著しく、また例えば微小ピンホールおよび点欠陥などの構造欠陥をもたらす。
例えば、PLD膜の場合、配向度は、温度、バックグラウンドガス組成および圧力、ならびにプルーム粒子の運動エネルギーなどの堆積条件によって影響を受けうる。プラズマおよび種の分布はレーザフルエンスのレベルによって変化しうるので、運動エネルギーは主にレーザ出力密度に依存する。しかし、膜の効率的なドーピングおよび光電子特性の制御に関する問題は、解決すべき技術的問題として残っている。現代の電子デバイスをマイクロレベルおよびナノレベルに縮小する傾向が続いているため、このような問題はさらに深刻になり、材料の品質を著しく低下させる可能性がある。
したがって、上述の1以上の課題および/または問題を克服することができる、改良された二次元II−VI族半導体膜および関連する方法に対する要求が存在する。特に、II―VI族半導体膜の材料特性および性能を改善することができる改良された成長/堆積方法が必要とされている。
代替的な堆積方法として、自己制限表面反応により高品質膜の層毎の成長を可能にする原子層堆積(ALD)法が考えられる。ALD法は、例えば、均一性および共形性が良好であり、原子スケール厚さ制御が正確で、また完全な化学量論的均一性、低不純物汚染、および低堆積温度(400℃未満)など、他の薄膜技術よりも多くの利点を有している。ここでこの低堆積温度は、例えば、従来のプロセス温度で破壊または障害が発生し得る生物学的材料およびポリマーなどの温度感受性基板の利用を可能にする。
さらに、ALD法は、ホールキャリア移動度、電気抵抗率、導電率、光透過率、および光子−電子変換効率を含む、ALD由来半導体薄膜の光電子特性を制御する強力な能力を有する。したがって、ALD製造技術は、層オプトエレクトロニクス特性に対してより制御された二次元半導体膜を堆積する際において有利であり得る。
本開示の利点を達成するために、本開示の目的に従って、本明細書で具体化され、広く説明されるように、本開示と一致する1つの例示的な態様は、基板と、基板上の複数の二次元膜とを含み、二次元膜の光ゲイン(photogain)が、室温で測定された場合に約103を上回る、半導体デバイスを提供しうる。いくつかの例示的な態様では、二次元膜は、II族またはVI族材料を含みうる。例えば、二次元膜は、亜鉛および酸化物を含みうる。別の例示的な態様では、二次元膜はZnO膜でありえ、ZnO膜の厚さは約100nm未満である。ZnO膜の厚さは、約5nm未満でありうる。さらに別の例示的な態様において、半導体デバイスは、二次元膜上に配置された電極をさらに含んでもよい。電極は、Fe、Co、Ni、Cu、Zn、Ag、Pt、Au、Al、In、Ti、Mn、Ge、PbまたはCであり得る。電極の厚さは、50nm〜2000nmでありうる。例えば、電極の厚さは約2μmでありうる。
別の例示的な態様によれば、半導体デバイスは、電極をさらに含んでいてもよく、電極は、基板上に配置される。電極は、Fe、Co、Ni、Cu、Zn、Ag、Pt、Au、Al、In、Ti、Mn、Ge、PbまたはCであり得る。電極の厚さは、50nm〜2000nmでありうる。例えば、電極の厚さは約2μmであり得る。1つの例示的な態様では、基板は、II族、III族、V族、またはVI族材料を含みうる。例えば、基板は、シリコン、ホウ素、またはリンを含みうる。シリコン基板は、n型シリコン基板またはp型シリコン基板である。
別の例示的な態様は、ナノロッドを含む基板と、ナノロッド基板上に配置された複数の二次元膜とを含む半導体デバイスを提供しうる。二次元膜は、II族またはVI族材料を含みうる。例えば、二次元膜は、亜鉛および酸化物を含みうる。ZnO膜の厚さは、約100nm未満でありうる。例えば、ZnO膜の厚さは、約5nm未満でありうる。さらに別の例示的な態様において、半導体デバイスは、二次元膜に配置された電極をさらに含みうる。別の例示的な態様では、半導体デバイスは、ナノロッド基板上の二次元膜に配置された電極を含みうる。電極は、Fe、Co、Ni、Cu、Zn、Ag、Pt、Au、Al、In、Ti、Mn、Ge、PbまたはCであり得る。電極の厚さは、50nm〜2000nmでありうる。例えば、電極の厚さは2μm程度である。別の例示的な態様によれば、半導体デバイスは、電極をさらに含んでいてもよく、電極は、ナノロッド基板上に配置される。電極は、Fe、Co、Ni、Cu、Zn、Ag、Pt、Au、Al、In、Ti、Mn、Ge、PbまたはCであり得る。電極の厚さは、50nm〜2000nmでありうる。例えば、電極の厚さは約2μmであり得る。ナノロッド基板は、II族、III族、V族またはVI族材料を含む。ナノロッド基板は、シリコン、ホウ素、またはリンを含みうる。ナノロッド基板は、n型シリコンナノロッド基板またはp型シリコンナノロッド基板である。
さらに別の例示的な態様は、ナノドットを含む基板と、ナノドット基板上に配置された複数の二次元膜とを含む半導体デバイスを提供しうる。二次元膜は、II族またはVI族材料を含みうる。例えば、二次元膜は、亜鉛および酸化物を含みうる。さらに別の例示的な態様において、二次元膜はZnO膜としてもよく、ZnO膜の厚さは約100nm未満である。ZnO膜の厚さは、約5nm未満でありうる。さらに別の例示的な態様において、半導体デバイスは、二次元膜上に配置された電極をさらに含みうる。電極は、Fe、Co、Ni、Cu、Zn、Ag、Pt、Au、Al、In、Ti、Mn、Ge、PbまたはCであり得る。電極の厚さは、50nm〜2000nmでありうる。例えば、電極の厚さは約2μmでありうる。別の例示的な態様によれば、半導体デバイスは、電極をさらに含んでいてもよく、電極は、ナノドット基板上に配置される。電極は、Fe、Co、Ni、Cu、Zn、Ag、Pt、Au、Al、In、Ti、Mn、Ge、PbまたはCであり得る。電極の厚さは、50nm〜2000nmでありうる。例えば、電極の厚さは約2μmでありうる。ナノドット基板は、II族、III族、V族またはVI族材料を含む。ナノドット基板は、シリコン、ホウ素、またはリンを含みうる。シリコンナノドット基板は、n型シリコン基板またはp型シリコン基板である。
特定の例示的な態様によれば、半導体デバイスは基板および複数のドープされた二次元膜を含んでいてもよく、ドープされた二次元膜は、95%を超える可視波長域における透過率、約102cm2-1-1を超える移動度、および約10-5Ω−cm未満の抵抗率を有する。いくつかの例示的な態様において、ドープされた二次元膜は、III族またはV族の材料によってドープされてもよい。例えば、例示的な態様では、ドープされた二次元膜は、ZnO膜を含みうる。別の例示的な態様では、ドープされた二次元膜は、アルミニウムを含みうる。
さらに別の例示的な態様では、半導体デバイスは、ナノロッドを含む基板と、ナノロッド基板上に配置された複数のドープされた二次元膜とを含みうる。ドープされた二次元膜は、II族またはVI族材料およびIII族またはV族材料を含みうる。いくつかの例示的な態様では、ドープされた二次元膜は、亜鉛、酸化物、およびアルミニウムを含みうる。別の例示的な態様では、半導体デバイスは、ナノロッド基板上のドープされた二次元膜上に配置された電極をさらに含みうる。電極は、Fe、Co、Ni、Cu、Zn、Ag、Pt、Au、Al、In、Ti、Mn、Ge、PbまたはCであり得る。電極の厚さは、50nm〜2000nmでありうる。電極の厚さは約2μmでありうる。別の例示的な態様によれば、半導体デバイスは、電極をさらに含んでいてもよく、電極は、ナノロッド基板上に配置される。電極は、Fe、Co、Ni、Cu、Zn、Ag、Pt、Au、Al、In、Ti、Mn、Ge、PbまたはCであり得る。電極の厚さは、50nm〜2000nmでありうる。電極の厚さは約2μmである。ナノロッド基板は、II族、III族、V族またはVI族材料を含む。ナノロッド基板は、シリコン、ホウ素、またはリンを含みうる。ナノロッド基板は、n型シリコンナノロッド基板またはp型シリコンナノロッド基板である。
別の例示的な態様によれば、半導体デバイスは、ナノドットを含む基板と、ナノドット基板上に配置された複数のドープされた二次元膜とを含みうる。ドープされた二次元膜は、II族またはVI族材料およびIII族またはV族材料を含みうる。例えば、ドープされた二次元膜は、亜鉛、酸化物、およびアルミニウムを含みうる。1つの例示的な態様では、半導体デバイスは、ナノドット基板上のドープされた二次元膜上に配置された電極を含みうる。電極は、Fe、Co、Ni、Cu、Zn、Ag、Pt、Au、Al、In、Ti、Mn、Ge、PbまたはCであり得る。電極の厚さは、50nm〜2000nmでありうる。例えば、電極の厚さは2μm程度である。
別の例示的な態様によれば、半導体デバイスは、電極をさらに含んでいてもよく、電極は、ナノドット基板上に配置される。電極は、Fe、Co、Ni、Cu、Zn、Ag、Pt、Au、Al、In、Ti、Mn、Ge、PbまたはCであり得る。電極の厚さは、50nm〜2000nmでありうる。例えば、電極の厚さは約2μmでありうる。ナノドット基板は、II族、III族、V族またはVI族材料を含む。ナノドット基板は、シリコン、ホウ素、またはリンを含みうる。ナノロッド基板は、n型シリコンナノロッド基板またはp型シリコンナノドット基板である。
本開示と一致する別の例示的な態様は、半導体デバイス上に二次元膜を成長させる方法を提供しうる。この方法は、基板を用意することと、約50℃を超える温度に制御することと、IV族材料を供給することと、IV族材料の供給を停止することと、II族材料を供給することと、II族材料の供給を停止することと、II−VI族二次元膜を基板上に形成することとを含みうる。いくつかの例示的な態様において、この方法は、II族材料の供給を停止した後に、圧力を約10-1〜10-4torrの範囲に設定することを含みうる。1つの例示的な態様では、II−VI族二次元膜を形成することは、約100nm未満の厚さを有するII−VI族二次元膜を基板上に形成することを含みうる。様々な例示的な態様において、II−VI族二次元膜は、ZnO膜を含みうる。さらに別の例示的な態様では、基板を用意することは、ALD反応チャンバ内に基板を用意することを含みうる。さらに、この方法は、ALD反応チャンバの温度を約50℃より高く、好ましくは約50℃〜400℃の範囲に制御することと、ALD反応チャンバのガス圧を約10-1〜10-4torrの範囲に制御することを含みうる。
本開示と一致する別の例示的な態様によれば、半導体デバイス上にドープされた二次元膜を成長させる方法が提供される。この方法は、基板を用意することと、約50℃を超える温度に制御することと、IV族材料を供給することと、IV族材料の供給を停止することと、II族材料を供給することと、II族材料の供給を停止することと、III族材料又はV族材料を供給することと、III族材料またはV族材料の供給を停止することと、III族材料またはV族材料をドープした材料を含むII−VI族二次元膜を基板上に形成することとを含みうる。別の例示的な態様において、本方法は、II族材料の供給を停止した後に、圧力を約10-1〜10-4torrの範囲に設定することをさらに含みうる。さらに別の例示的な態様では、II−VI族二次元膜を形成することは、約100nm未満の厚さを有するII−VI族二次元膜を基板上に形成することを含みうる。本方法の様々な例示的な態様は、ALD反応チャンバ内に基板を用意することと、ALD反応チャンバの温度を約50℃〜400℃の範囲に制御することと、および/またはALD反応チャンバのガス圧を約10-1〜10-4torrの範囲に制御することとを含みうる。
本発明のさらなる目的および利点は、以下の説明に部分的に記載され、そして部分的には、説明から明らかであり、または本発明の実施によって理解しうる。本発明の目的及び利点は、添付の特許請求の範囲で特定的に指摘した構成要素及び組み合わせによって実現され、達成される。
当然ながら、上記の一般的記載と下記の詳細な記載は単に例示的かつ説明的なものであり、請求されているようには発明を制限するものではないことは理解されよう。
本明細書に組み込まれ、その一部を構成する添付の図面は、本開示と一致する様々な実施形態を示し、説明と共に、本発明の原理を説明するのに役立つ。
図1は、本開示の1つの例示的な実施形態による、Au/ZnO/基板(Si)デバイスの断面図を示す概略図である。 図2は、図1のAu/ZnO/基板(Si)デバイスの平面図を示す概略図である。 図3は、別の例示的な実施形態による、Au/ZnO−ナノロッド/基板(Si)デバイスの断面図を示す概略図である。 図4は、(a)ZnOナノロッドおよび(b)Au電極で被覆されたZnOナノロッドの走査電子顕微鏡(SEM)画像である。 図5は、さらに別の例示的な実施形態による、Au/ZnO−ナノドット/基板(Si)デバイスの断面図を示す概略図である。 図6は、光照射なしの印加バイアス下での異なる数のZnO層についての、Au/ZnO/基板(Si)デバイスの特性を示す電流−電圧グラフである。 図7は、約3.8mWの光強度でAu電極上に光が照射されている状態において、異なる数のZnO層についての、印加バイアスの関数として表すAu/ZnO層の光電流を示すグラフである。 図8は、約3.8mWの光強度でZnO層上に光が照射されている状態において、異なる数のZnO層についての、印加バイアスの関数として表すZnO/基板(Si)の光電流を示すグラフである。 図9は、約3.8mWの光強度での、異なる数のZnO層についての、印加バイアスの関数として表すAu/ZnO/基板(Si)の光ゲインを示すグラフである。 図10は、50℃から300℃までの異なる成長温度で得られたAlドープZnO半導体薄膜の抵抗率および移動度を示すグラフである。 図11は、50℃から300℃までの異なる堆積温度で得られたAlドープZnO半導体薄膜の光透過率スペクトルを示すグラフである。 図12は、半導体デバイス上に二次元II−VI族半導体膜を成長させる例示的な方法を示すフロー図である。 図13は、半導体デバイス上に二次元II−VI族半導体膜を成長させる別の例示的な方法を示すフロー図である。 図14は、半導体デバイス上にIII族またはV族材料を含む二次元II−VI族半導体膜を成長させる別の例示的な方法を示すフロー図である。 図15は、半導体デバイス上にIII族またはV族材料を含む二次元II−VI族半導体膜を成長させる別の例示的な方法を示すフロー図である。 図16は、50℃から300℃までの異なる成長温度で得られた例示的なAlドープZnO半導体膜のフォトルミネセンス(PL)スペクトルを示すグラフである。 図17は、50℃から300℃までの異なる成長温度で得られた例示的なAlドープZnO半導体膜のX線粉末回折(XRD:X−ray Powder Diffraction)スペクトルを示すグラフである。挿入図は、堆積温度の関数としての格子定数である。
ここで、添付の図面にその例が示されている本発明と一致する例示的な実施形態を詳細に参照する。図面において、同一の参照符号は、可能な限り同一又は類似の構成要素に用いる。
光検出器(PD)は、光エレクトロニクスリンクの基本構成ブロックのうちの一つであり、光信号を電気信号に変換する。成熟したCMOS技術に基づいて電気通信波長(1.3〜1.6μm)におけるシリコンベースPD(Si−PD)を開発することが、モノリシック・オンチップ光エレクトロニクス集積のために不可欠な一段階をなす。シリコン−PDは、可視スペクトル領域(0.4〜0.7μm)で広く使用されているが、電気通信波長帯における近赤外(NIR)光子のエネルギー(0.78〜0.95eV)は、シリコンバンドギャップ(間接で1.12eV)を克服するのに十分ではなく、電子・ホール対の光生成を誘発する(すなわち、光電流(Iph)が生成されない)ため、1.1μmより長い近赤外(NIR)放射を検出するのに適していない。長年にわたって、シリコンフォトニクス産業では、ゲルマニウム(バンドギャップ0.67eV)をシリコンと組み合わせて、化合物(III−V)半導体をウェハボンディング技術を用いてシリコンチップ上に集積することによって、この欠点を克服するための解決策を開発してきた。これらのアプローチは、電気通信スペクトル領域における光検出への道は開けたが、シリコン・ゲルマニウムデバイスの場合には高度で複雑な製造プロセスを必要とするか、又は、標準CMOS技術に準拠しないIII−V族材料系に依存するかのどちらかとなる。電気通信波長帯におけるシリコンベースのPDを開発する必要性に動機付けられて、いくつかの方法が今日まで提案された。これらの方法には、二光子吸収(TPA)、中間バンドギャップ局在状態を介した欠陥触媒バンド間光生成、NIR吸収のためのポリシリコンの堆積、および光キャビティによる増強が含まれる。しかし、欠陥触媒およびポリシリコンPDの場合、シリコン格子内の全体的な欠陥集中は、Iphおよび漏れ(暗)電流Idarkの両方に影響を及ぼす。例えば、欠陥密度がより高いと、サブバンドギャップ光吸収および熱生成プロセスの両方が増加し、したがって、IphおよびIdarkの両方を増加させることになる。結果として、一般的には、欠陥集中が低減されたPDは光学共振器に結合する必要があり、これによりデバイス長または欠陥密度を増加させることなく、光強度を増幅し、吸収を高めることができる。他方、TPAなどの非線形光学プロセスは、あらゆるシリコンNIR−PDに潜在的に寄与し得るが、このアプローチは、高い光子密度を達成するために、線形吸収に対する光強度を増加すること、または高品質要素キャビティとのPD集積を必要とする。
代替案としては、ショットキー(Schottky)ダイオードにおける内部光電子放出(IPE)を利用する。この構成では、金属から光励起された(「ホット」な)キャリアは、金属−シリコン界面に存在するショットキー障壁(SB)と呼ばれるポテンシャル障壁高さΦBを超えてシリコンに放出される。シリコンでは、注入されたキャリアが、ショットキーダイオードの空乏領域内で電界によって加速され、外部電気端子で光電流として集められる。一般的には、SBはシリコンバンドギャップより低く(0.2〜0.8eV)、従ってエネルギーhν>ΦBでNIR光子の光検出が可能となる。ショットキーPDの利点としては、素材構成が単純であること、製造工程が容易で安価であること、CMOS技術を用いた集積化が容易であること、広帯域(0.2〜0.8eV)での動作であること、などがある。
欠点の1つは、制限されたIPE量子収率、すなわち、シリコンに放出されたキャリアの数を、金属に吸収された光子の数で割ったものであり、通常は1%未満である。これは、主に、金属およびシリコン中の電子状態間の運動量不整合に起因するものであり、金属−シリコン界面での伝送時にホットキャリアの鏡面反射をもたらす。
ショットキーPDにおけるRphおよびIQEを改善する1つの方法は、プラズモンモードに結合することによって金属−シリコン界面に光を閉じ込めることである。シリコンショットキーPDにおいてIPE効率を高める際のプラズモン閉じ込めの役割については、種々の金属−シリコンプラズモン構造を使って鋭意研究されてきた。いくつかの近赤外シリコンプラズモンショットキーPDが実証されており、局在化プラズモンと誘導表面プラズモンポラリトン(SPP)の両方を利用している。
しかし、これらのデバイスでは、これまでに報告されたRphは、最大IQEが約1%で数十mA/Wを超えない。これらの値は、シリコンゲルマニウムPDの値(Rphが約0.4〜1A/W、IQEが約60〜90%)よりも有意に低い。したがって、高度なデバイス設計を開発するか、または新規なCMOS互換材料を使用することの両方によって、ショットキーPDのRphをさらに改善しなくてはらなない。
飽和電流、障壁高さ、理想係数などの電子伝達特性は、熱電子放出モデルの電流−電圧(I−V)関係を用いて記述できる。
ここで、nは理想係数、qは電子電荷、Vは印加電圧、kはボルツマン定数、Tは絶対温度である。
飽和電流I0は次式で与えられる。
ここで、Φbはバイアス無しにおける有効ショットキー障壁高さであり、A*はリチャードソン定数であり、Aは有効面積であり、nは順方向バイアスlnI−V特性の線形領域の勾配から決定される理想係数であり、以下の関係式で表される。
ここで、I0はlnIvsV曲線におけるy軸の切片から決定される。さらに、障壁の高さは、以下の式から求めることができる。
量子収率は、しばしば内部量子効率(IQE)と呼ばれ、以下の式で与えられる。
ここで、Pabsは吸収された光強度であり、hνは光子エネルギーであり、qは電子電荷であり、そしてIph/Pabsは単位A/W当たりのPD応答度(Rph)である。
デバイスの光ゲイン(PG)は、デバイスの界面における光の閉じ込めおよび吸収の効果を表すために使用される。Au/ZnO/基板(Si)電気デバイスの場合、光ゲインは、Au/ZnO層の光電流をZnO/基板(Si)の光電流で割ることによって計算され、以下の式で与えられる。
ここで、IAu-ZnO及びIZnO-Substrateはそれぞれ、Au/ZnO層の光電流およびZnO/基板(Si)の光電流である。光ゲインの値が大きいほど、デバイスの光閉じ込めおよび吸収能力は良好に機能する。
PDの別の重要な性能基準値としては、正規化光暗電流率、NPDR=Rph/Idarkがある。干渉(ノイズ)が存在する場合に、NPDRが大きいほど、より良好なPDノイズ除去および実行能力が得られる。より高いNPDRを達成するために、Idarkを低下させ、Rphを増加させなければならない。
電気通信用途では、低い誤り率でエネルギー効率の良いデータ伝送を達成するために電力消費および信号対ノイズ比(SNR)が非常に重要なパラメータであり、この電気通信用途では、PDは、バイアスがほぼ無しの状態で動作されなければならず、すなわち、Rphを制限することになる。たとえPDが暗電流ゼロでバイアス無しの状態で光起電力モードで動作できるとしても、II−VI族半導体膜のコンダクタンスは、チャネル抵抗の低減の結果として熱ノイズの増大につながる可能性がある。Idarkを最小限に抑えながらRphを増大させる有望なルートは、金属−シリコン層で整流特性を有するショットキー接合(即ち、ダイオード)を作ることである。ショットキーダイオードに逆バイアスをかけて動作させることにより(光伝導モード)、ショットキー接触面積全体で光検出を担いながら、IdarkはIphと比較して抑制されることになる。
今日まで、シリコン導波路にエバネッセント結合された金属−グラフェン−金属(MGM)構造に基づいた、電気通信波長帯で動作し、オンチップ金属をシリコンフォトニクスに統合した、いくつかのPDが報告されている。これらの場合、誘導モードアプローチにより、自由空間照明よりも、単層グラフェン(SLG)と光導波路モードとの間の相互作用をより長くすることができる。これにより、PDにおける光吸収率を2.3%より大きくでき、相互作用長を長くさせることによって、100%の光強度を吸収し、Iphに寄与することができる。それにもかかわらず、エバネッセント結合のために、PDにおいてほぼ完全な吸収を達成するために必要な標準的な長さは、約40〜100μmである。
しかし、スケーラビリティ、フットプリント、およびコストが重要な役割を果たすオンチップ光電集積の目的には、シリコンフォトニクスで現在使用されているシリコン・ゲルマニウムデバイスに匹敵するRphを有する電気通信用途のための小型化され製造が簡単なシリコンベースのPDの開発が必要である。
量子閉じ込めによって誘起されるバンドギャップの拡張は、周知の現象である。PL発光のピークシフトはサイズ閉じ込め効果による影響だと考えられる。実効質量近似理論によれば、異なる膜厚tにおけるバンドギャップエネルギーEは、
E(t)=EZnO,bulk+F/t2
によって与えられ、ここで、F=6eV−nm2は量子閉じ込め定数であり、EZnO,bulkはZnOバルクのバンドギャップエネルギー(〜3.37eV)である。バースタイン−モス(Burstein−Moss)効果によれば、バンドギャップエネルギーは、nをキャリア密度とすると、n2/3の割合でキャリア密度と共に増加するはずである。
本開示と一致して、II−VI族半導体膜は、結晶系太陽電池、薄膜太陽電池、色素増感太陽電池、および電子部品などの太陽電池デバイスに使用することができる。従来の太陽電池では、太陽光の光子が半導体から電子を回路に突き入れて、有用な電力を作るが、プロセスの効率は、光子吸収が低いために非常に低い。II−V族半導体膜は、より多くの光子を吸収することができ、従来の半導体よりも高い光子−電子変換効率を潜在的に高める。
また、本開示と一致して、II−V族半導体膜は、従来のデバイスが大きすぎて扱いにくいとされる用途として、より小さくより効率的な電荷結合デバイス(CCD)を作製するために使用することもできる。CCDは、より多くの光子を吸収し、電気信号のパターンに変換することによって、太陽電池と同様の方法で動作する、例えばデジタルカメラおよびウェブカメラなどの撮像デバイスにおける画像検出チップとすることができ、CCDの分解能を高める。
また、本開示によれば、II−V族半導体膜は、その高分解能に必要な超高移動度を理由に、電界エミッタ、電界効果トランジスタ、および透明薄膜トランジスタ(TFT)に使用することができる。大きなバンドギャップに関連する利点としては、より高い降伏電圧、大きな電界を維持する能力、より低いノイズ発生、ならびに高温および高電力動作などが挙げられる。半導体における電子輸送は、低電界および高電界について考慮することができる。十分に低い電界では、印加された電界から電子が得るエネルギーは、電子の熱エネルギーと比較して小さく、したがって、電子のエネルギー分布は、そのような低い電界によっては影響を受けない。電子移動度を決定する散乱速度は電子分布関数に依存するので、電子移動度は印加電界とは無関係のままであり、オームの法則に従う。
さらに、外部電界から電子が得るエネルギーが電子の熱エネルギーと比較して無視できなくなる点まで電界が増加すると、電子分布関数は、その平衡値から著しく変化する。これらの電子は、格子温度よりも高い電子温度を特徴とするホットエレクトロンとなる。さらに、デバイスの寸法がサブミクロン範囲に小さくなるにつれて、電界効果トランジスタのゲート下の輸送時またはバイポーラトランジスタのベースを介する輸送時などのような短い臨界期間中に格子へのエネルギー損失が最小または全くない場合に、過渡輸送が生じる。過渡輸送は、弾道(バリスティック)または速度のオーバーシュート現象の開始を特徴とする。電子ドリフト速度は、その定常状態値よりも高いので、サイズの線形スケーリングから予想される周波数を超える周波数で動作するデバイスを設計することができる。
また、本開示と一致して、II−V族半導体膜は、レーザダイオード、発光ダイオード(LED)、および有機発光ダイオード(OLED)に使用することができる。従来、二次元構造の製造は、レーザ発振のしきい値を減少させるための半導体レーザを焦点とするものであった。バンド端での移動積分がバルク半導体のそれよりも大きいので、II−V半導体膜構造から効率的な誘導放出を得うる。励起子発光は効率的なレージングを得るためにも使用されてもよく、他の半導体と比較してその励起子結合エネルギーが大きいためにII−V族半導体膜について実現されうる。励起子−励起子散乱誘起誘導放出は、電子−ホールプラズマ再結合のしきい値よりも低いしきい値で起こるので、低しきい値レーザの実現に非常に重要である。励起子起源の誘導放出の実証は、II―V族半導体に基づくレーザダイオード、発光ダイオードおよび有機発光ダイオード(OLED)の実現への道を開いた。
また、本開示と一致して、II−V族半導体膜は、その表面反応性硬度、剛性および圧電特性を理由に、ガス圧力センサ、表面弾性波デバイス、およびトランスデューサに使用することができる。II−V族半導体膜は、最も高い圧電テンソルを有する。この特性により、II−V族半導体膜は、大きな電気機械的結合を必要とするガス圧力センサ、表面弾性波デバイスおよびトランスデューサ用の技術的に重要な材料となる。II−V族半導体膜の大きな圧電テンソルは、それのクランプされたイオンの寄与の値が低いこと(相殺効果を低減する)によることが示された。
また、本開示と一致して、II−V族半導体膜は、その速い光応答時間、低いノイズ性能、および低い量子効率を理由に、光子検出器に使用することができる。
また、本開示と一致して、II−V族半導体膜は、生物学的材料およびポリマーなどの温度感受性基板を有するバイオセンサーデバイスに使用することができる。これにより、高い熱的/化学的安定性、無毒性、良好な光閉じ込めおよび光吸収により、デバイスの効率を著しく高めることができる。
また、本発明と一致して、II−V族半導体膜は、95%を超える高い可視透過率および約10-5Ω−cm未満の低い電気抵抗率を有するため、透明導電膜に使用することができる。
また、本開示と一致して、II−V族半導体膜は、その良好な光閉じ込めおよび高い吸収能力を理由に、マイクロセンサにおいて使用することができる。
また、本開示と一致して、II−V族半導体膜は、光子−電子効率の変換効率を増加させるために使用することを可能にする、その高い光閉じ込めおよび高い吸収能力を理由に、ナノフォトヘナレータ(nanophotohenerator)において使用することができる。
本開示の様々な例示的な態様によれば、図1および図2は、二次元II−VI族半導体膜を有する半導体デバイスの例示的な実施形態を概略的に示す。本開示の半導体デバイスは、ZnOのII−VI族半導体膜に関連して説明されるが、半導体デバイスは、他のII−VI族半導体膜で形成してよいことを理解されたい。
図1は、例示的なAu/ZnO/基板(Si)デバイスの断面図であり、図2は、Au/ZnO/基板(Si)デバイスの平面図である。Au/ZnO/基板(Si)デバイスは、シリコン基板と、シリコン基板上に堆積されたZnO層とを含む。ZnO層は、複数のZnO膜を含みうる。本例示的な実施形態では、ZnOの厚さは約5nmでありえ、Au電極の厚さは約2μmでありうる。
図3は、ナノロッドを含む基板と、ナノロッド基板上に配置された複数の二次元膜とを有する半導体デバイスの別の例示的な実施形態を概略的に示す。1つの例示的な実施形態では、ナノロッドの大きさが0〜2000nmのAu/ZnOナノロッド/基板(Si)デバイスを含みうる。いくつかの例示的な実施形態では、ZnOの厚さは約3nmでありえ、Au電極極の厚さはナノロッド基材上に配置された約1μmでありうる。
図4は、(a)ナノロッドの大きさが約250nmのシリコンナノロッド基板上に堆積された二次元ZnO膜、および(b)Au電極でコーティングされたZnOナノロッド(Au電極の厚さが約0.5μmである)の、それぞれのSEM画像である。
図5は、ナノドットサイズが0〜100nmのAu/ZnO−ナノドット/基板(Si)デバイスの断面図を示す概略図である。このデバイスでは、ZnOの厚さは約2nmでありえ、Au電極の厚さはナノドット基体上に配置された約0.05μmでありうる。
図6は、光照射なしの印加バイアス下での異なる数の二次元ZnO膜についての、Au/ZnO/基板(Si)デバイスの詳細なIV特性を示す。ここで、1つのZnO膜の膜厚は約0.25nmである。測定は室温で行った。5層未満の層数を有するZnO膜では、漏れ電流は約10-6〜10-7Aのオーダーであることが認められる。層数を5層以上に増やすと、漏れ電流はほんの10-6Aとなる。これらの値は、従来のデバイスと比較して非常に小さい。
図7は、約3.8mWの光強度でAu電極に光を照射している状態において、異なる数のZnO膜についての、印加されたバイアスの関数として表すAu/ZnO層の光電流を示す。測定は室温で行った。光電流は主にZnO膜から得られる。この光照射モードをLT Iモードと呼ぶ。1から400のZnO層の異なる数のZnO層における光電流は、約10-4から10-5Aのオーダーであることが認められる。これらの値は、従来のデバイスと比較して非常に大きい。
図8は、約3.8mWの光強度でZnO層に光を照射している状態において、異なる数のZnO膜についての、印加されたバイアスの関数として表すZnO/基板(Si)の光電流を示す。測定は室温で行った。光電流は主にSi基板から得られる。この光照射モードをLT IIIモードと呼ぶ。Si基板は良好な光吸収材料ではないので、光電流は非常に小さい。1〜20層の異なる数のZnO層における光電流は、漏れ電流値に近い約10-6〜10-7Aのオーダーであることが明らかに認められる。
図9は、約3.8mWの光強度での、異なる数のZnO膜についての、印加バイアスの関数として表すAu/ZnO/基板(Si)デバイスの光ゲインを示す。測定は室温で行った。1から20層までの異なる数のZnO層における光ゲイン値は、約103から104のオーダーであり、これは、約1から10の従来のデバイスと比較して非常に大きいことが明らかに認められる。したがって、このデバイスは良好な光閉じ込めおよび吸収能力を有することを示している。
図10は、50℃から300℃までの異なる成長温度で得られたAlドープZnO半導体薄膜の抵抗率および移動度を示す。本デバイスは、約102cm2-1-1を超える前例のない移動度を示し、対応する抵抗率は約10-5Ω−cm未満である。挿入図は、成長温度の関数としてのキャリア濃度(1020〜1023cm-3の範囲)である。200℃の後、移動度は約102cm2-1-1を超えて有意に増加し、良好な導電性特性を示すことが明らかに認められる。さらに、抵抗率の値も、成長温度が200℃を超えて上昇すると10-5〜10-6Ω−cmのオーダーで低下する。
図11は、50℃から300℃までの異なる堆積温度で得られたAlドープZnO半導体薄膜の光透過率スペクトルを示す。95%を超える光がこのAlドープZnO半導体薄膜を通過することができ、良好な光学品質を示すことが明らかに認められる。可視波長域(〜400nm〜800nm)の平均透過率は95%を超える。
図12は、半導体デバイス上に二次元II−VI族半導体膜を成長させる例示的な方法を示す。この方法は、(a)ALD反応チャンバ内に基板を用意することと、(b)ALD反応チャンバの温度を約50℃を超える範囲(例えば、約50℃〜400℃)に制御することと、(c)IV族材料を供給することと、(d)IV族材料の供給を停止することと、(e)IV族材料の供給を停止した後0〜20秒待機することと、(f)II族材料を供給することと、(g)II族材料の供給を停止することと、(h)II族材料の供給を停止した後0〜20秒待機することと、(i)ALD反応チャンバのガス圧を約10-1〜10-4torrの範囲に制御することと、及び(j)基板上に約0〜100nmの膜厚を有するII−VI族半導体膜を形成することと、を含む。
図13は、半導体デバイス上に二次元II−VI族半導体膜を成長させる別の例示的な方法を示す。この方法は、(a)ALD反応チャンバ内に基板を用意することと、(b)ALD反応チャンバの温度を約50℃を超える範囲(例えば、約50℃〜400℃)に制御することと、(c)酸化物材料を供給することと、(d)酸化物材料の供給を停止することと、(e)酸化物材料の供給を停止した後0〜20秒待機することと、(f)亜鉛材料を供給することと、(g)亜鉛材料の供給を停止することと、(h)亜鉛材料の供給を停止した後0〜20秒待機することと、(i)ALD反応チャンバのガス圧を約10-1〜10-4torrの範囲に制御することと、及び(j)基板上に約0〜100nmの膜厚を有するZnO半導体膜を形成することと、を含む。
図14は、半導体デバイス上にIII族またはV族材料を含む二次元II−VI族半導体膜を成長させる別の例示的な方法を示す。この方法は、(a)ALD反応チャンバ内に基板を用意することと、(b)ALD反応チャンバの温度を約50℃を超える範囲(例えば、約50℃〜400℃)に制御することと、(c)IV族材料を供給することと、(d)IV族材料の供給を停止することと、(e)IV族材料の供給を停止した後0〜20秒待機することと、(f)II族材料を供給することと、(g)II族材料の供給を停止することと、(h)II族材料の供給を停止した後0〜20秒待機することと、(i)III族材料またはV族材料を供給することと、(j)III族材料またはV族材料の供給を停止することと、(k)III族材料またはV族材料の供給を停止した後0〜20秒待機することと、(l)ALD反応チャンバのガス圧を10-1〜10-4torrの範囲に制御することと、及び(m)III族またはV族材料を含み、膜厚が約0〜100nmのII−VI族半導体膜を基板上に形成することと、を含む。
図15は、半導体デバイス上にIII族またはV族材料を含む二次元II−VI族半導体膜を成長させる別の例示的な方法を示す。この方法は、(a)ALD反応チャンバ内に基板を用意することと、(b)ALD反応チャンバの温度を約50℃を超える範囲(例えば、約50℃〜400℃)に制御することと、(c)酸化物材料を供給することと、(d)酸化物材料の供給を停止することと、(e)酸化物材料の供給を停止した後0〜20秒待機することと、(f)亜鉛材料を供給することと、(g)亜鉛材料の供給を停止することと、(h)亜鉛材料の供給を停止した後0〜20秒待機することと、(i)アルミニウム材料を供給することと、(j)アルミニウム材料の供給を停止することと、(k)アルミニウム材料の供給を停止した後0〜20秒待機することと、(l)ALD反応チャンバのガス圧を約10-1〜10-4torrの範囲に制御することと、及び(m)アルミニウム材料を含み、膜厚が約0〜100nmのZnO半導体膜を基板上に形成することと、を含む。
図16は、室温で測定した場合の、50℃から300℃の範囲の異なる成長温度で得られた例示的なAlドープZnO半導体膜のPLスペクトルを示す。ピーク中心は、成長温度に依存する約360nm〜390nmの範囲に位置し、良好な光学品質を示す。
図17は、約50℃〜300℃の範囲の異なる成長温度で得られた例示的なAlドープZnO半導体膜のXRDスペクトルを示す。XRDパターンは、主ピーク強度が200℃まで大幅に増加するにつれて、50℃から200℃の温度における最初の増加が、(100)方向に沿って改善された結晶化度をもたらすことを明確に示している。その後、薄膜の主要なピーク強度は、200℃の成長温度以上で減少する。ピーク強度の変化は格子定数の変化と関連し、挿入図は成長温度の関数としての格子定数を示し、格子定数は成長温度を上昇させると約5.17nm〜5.14nmの範囲で変化することを示す。
本発明の他の形態は、当業者であれば、本明細書及びここに開示した本発明の実施から明らかであろう。本明細書及び各実施形態は、単なる例示を意図するものであり、本発明の真の範囲及び趣旨は、以下の特許請求の範囲に記載する。

Claims (22)

  1. 基板と、
    前記基板上の複数の二次元膜と、
    を含む半導体デバイスであって、
    前記二次元膜の光ゲインは、室温で測定した場合、約103を超える、半導体デバイス。
  2. 前記二次元膜は、II族またはVI族材料を含む、請求項1に記載の半導体デバイス。
  3. 前記二次元膜は、亜鉛および酸化物を含む、請求項2に記載の半導体デバイス。
  4. 前記二次元膜がZnO膜であり、前記ZnO膜の厚さが約100nm未満である、請求項3に記載の半導体デバイス。
  5. 前記ZnO膜の厚さが約5nm未満である、請求項4に記載の半導体デバイス
  6. さらに電極を含み、当該電極が、Fe、Co、Ni、Cu、Zn、Ag、Pt、Au、Al、In、Ti、Mn、Ge、Pb、またはCであり、前記二次元膜上に配置されている、請求項1に記載の半導体デバイス。
  7. 前記電極がAuであり、電極の厚さが約50nm〜2000nmである、請求項6に記載の半導体デバイス。
  8. さらに電極を含み、当該電極が、Fe、Co、Ni、Cu、Zn、Ag、Pt、Au、Al、In、Ti、Mn、Ge、Pb、またはCであり、前記基板上に配置されている、請求項1に記載の半導体デバイス。
  9. 前記電極の厚さは、約50nm〜2000nmである、請求項8に記載の半導体デバイス。
  10. 前記基板が、II族、III族、V族、またはVI族材料を含む、請求項8に記載の半導体デバイス。
  11. 前記基板は、シリコン、ホウ素、またはリンを含む、請求項10に記載の半導体デバイス。
  12. 基板と、
    複数のドープされた二次元膜と、
    を含む半導体デバイスであって
    前記ドープされた二次元膜は、95%を超える可視波長域における透過率、約102cm2-1-1を超える移動度、および約10-5Ω−cm未満の抵抗率を有する、半導体デバイス。
  13. 前記ドープされた二次元膜は、III族またはV族材料によってドープされている、請求項12に記載の半導体デバイス。
  14. 前記ドープされた二次元膜は、ZnO膜を含む、請求項13に記載の半導体デバイス。
  15. 前記ドープされた二次元膜は、アルミニウムを含む、請求項12に記載の半導体デバイス。
  16. 半導体デバイス上に二次元膜を成長させる方法であって、
    基板を用意することと、
    温度を約50℃以上に制御することと、
    IV族材料を供給すること、
    前記IV族材料の供給を停止することと、
    II族材料を供給することと、
    前記II族材料の供給を停止することと、及び
    前記基板上にII−VI族二次元膜を形成することと、
    を含む方法。
  17. 前記II族材料の供給を停止した後に、圧力を約10-1〜10-4torrの範囲に設定することをさらに含む、請求項16に記載の方法。
  18. 前記II−VI族二次元膜を形成することは、前記基板上に約100nm未満の厚さを有する前記II−VI族二次元膜を形成することを含む、請求項16に記載の方法。
  19. 前記II−VI族二次元膜がZnO膜を含む、請求項16に記載の方法。
  20. 半導体デバイス上にドープされた二次元膜を成長させる方法であって、
    基板を用意することと、
    温度を約50℃以上に制御することと、
    IV族材料を供給することと、
    前記IV族材料の供給を停止することと、
    II族材料を供給することと、
    前記II族材料の供給を停止することと、
    III族又はV族材料を供給することと、
    前記III族又はV族材料の供給を停止することと、及び
    前記III族またはV族ドープ材料を含むII−VI族二次元膜を前記基板上に形成することと、
    を含む方法。
  21. 前記II族材料の供給を停止した後に、圧力を約10-1〜10-4torrの範囲に設定することをさらに含む、請求項20に記載の方法。
  22. 前記II−VI族二次元膜を形成することは、前記基板上に約100nm未満の厚さを有する前記II−VI族二次元膜を形成することを含む、請求項20に記載の方法。
JP2018082234A 2017-04-21 2018-04-23 二次元電子デバイスおよび関連する製造方法 Pending JP2019036706A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201762488102P 2017-04-21 2017-04-21
US62/488,102 2017-04-21

Publications (1)

Publication Number Publication Date
JP2019036706A true JP2019036706A (ja) 2019-03-07

Family

ID=62067379

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018082234A Pending JP2019036706A (ja) 2017-04-21 2018-04-23 二次元電子デバイスおよび関連する製造方法

Country Status (4)

Country Link
US (1) US20180308941A1 (ja)
EP (1) EP3396721A1 (ja)
JP (1) JP2019036706A (ja)
TW (1) TWI705577B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021070594A1 (ja) * 2019-10-10 2021-04-15 ソニーセミコンダクタソリューションズ株式会社 電磁波検出装置、電磁波検出システム、及び電磁波検出方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10475948B1 (en) 2018-05-31 2019-11-12 International Business Machines Corporation Transparent ultraviolet photodetector
CN111900091B (zh) * 2019-05-05 2024-01-23 天津大学 一种二维纳米半导体材料掺杂方法
CN112310239B (zh) * 2019-07-31 2022-03-11 哈尔滨工业大学 一种ALD结合银纳米线增强法制备高性能ZnO薄膜紫外探测器的方法
CN114512569B (zh) * 2021-11-25 2023-06-02 北京师范大学 一种梯度掺杂的宽光谱自供能光电探测器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010512664A (ja) * 2006-12-11 2010-04-22 ルーメンツ リミテッド ライアビリティ カンパニー 酸化亜鉛多接合光電池及び光電子装置
WO2014134515A1 (en) * 2013-02-28 2014-09-04 The Board Of Trustees Of The Leland Stanford Junior University High-efficiency, low-cost silicon-zinc oxide heterojunction solar cells
US20170084761A1 (en) * 2015-09-17 2017-03-23 Samsung Electronics Co., Ltd. Photoelectric device and electronic apparatus including the same

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5670798A (en) * 1995-03-29 1997-09-23 North Carolina State University Integrated heterostructures of Group III-V nitride semiconductor materials including epitaxial ohmic contact non-nitride buffer layer and methods of fabricating same
US6127283A (en) * 1999-11-02 2000-10-03 Cerel (Ceramic Technologies) Ltd. Method of electrophoretic deposition of ferroelectric films using a trifunctional additive and compositions for effecting same
US6794725B2 (en) * 1999-12-21 2004-09-21 Xerox Corporation Amorphous silicon sensor with micro-spring interconnects for achieving high uniformity in integrated light-emitting sources
US8835756B2 (en) * 2006-12-21 2014-09-16 Rutgers, The State University Of New Jersey Zinc oxide photoelectrodes and methods of fabrication
US20170149019A1 (en) * 2013-03-14 2017-05-25 Q1 Nanosystems Corporation Three-dimensional optical devices including cavity-containing cores and methods of manufacture
JP6438678B2 (ja) * 2014-05-14 2018-12-19 Jxtgエネルギー株式会社 凹凸構造を有するフィルム部材
US9240449B2 (en) * 2014-05-26 2016-01-19 Yu-chen Chang Zero-dimensional electron devices and methods of fabricating the same
WO2016068745A1 (en) * 2014-10-31 2016-05-06 Nokia Technologies Oy Memory apparatus and method of production thereof
KR102054190B1 (ko) * 2017-01-23 2019-12-10 동우 화인켐 주식회사 고성능 필름형 터치 센서 및 그 제조방법
US10777700B2 (en) * 2017-06-02 2020-09-15 Wisconsin Alumni Research Foundation Optoelectronic devices based on thin single-crystalline semiconductor films and non-epitaxial optical cavities
JPWO2018225559A1 (ja) * 2017-06-06 2020-04-09 東洋紡株式会社 二軸配向ポリエステルフィルム
JP7342702B2 (ja) * 2017-06-30 2023-09-12 凸版印刷株式会社 フィルムの処理方法及びフィルムの製造方法
JP6970390B2 (ja) * 2017-07-26 2021-11-24 東洋紡株式会社 ポリブチレンテレフタレートフィルムを用いた包装袋
JP2020068043A (ja) * 2018-10-22 2020-04-30 日東電工株式会社 電子デバイス、カバーシールおよびカバーシールの貼付方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010512664A (ja) * 2006-12-11 2010-04-22 ルーメンツ リミテッド ライアビリティ カンパニー 酸化亜鉛多接合光電池及び光電子装置
WO2014134515A1 (en) * 2013-02-28 2014-09-04 The Board Of Trustees Of The Leland Stanford Junior University High-efficiency, low-cost silicon-zinc oxide heterojunction solar cells
US20170084761A1 (en) * 2015-09-17 2017-03-23 Samsung Electronics Co., Ltd. Photoelectric device and electronic apparatus including the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021070594A1 (ja) * 2019-10-10 2021-04-15 ソニーセミコンダクタソリューションズ株式会社 電磁波検出装置、電磁波検出システム、及び電磁波検出方法

Also Published As

Publication number Publication date
EP3396721A1 (en) 2018-10-31
US20180308941A1 (en) 2018-10-25
TWI705577B (zh) 2020-09-21
TW201907574A (zh) 2019-02-16

Similar Documents

Publication Publication Date Title
JP2019036706A (ja) 二次元電子デバイスおよび関連する製造方法
Wang et al. A high-performance near-infrared light photovoltaic detector based on a multilayered PtSe 2/Ge heterojunction
Silva et al. High-performance self-powered photodetectors achieved through the pyro-phototronic effect in Si/SnOx/ZnO heterojunctions
KR101558801B1 (ko) 그래핀-실리콘 양자점 하이브리드 구조를 이용한 포토 다이오드 및 그 제조방법
Foisal et al. Self-powered broadband (UV-NIR) photodetector based on 3C-SiC/Si heterojunction
CN110047957B (zh) 一种中红外光探测器及其制备方法
CN106449854B (zh) 全耗尽铁电侧栅单根纳米线近红外光电探测器及制备方法
Fakhri et al. Responsivity and response time of nano silver oxide on silicon heterojunction detector
Hazra et al. A p-silicon nanowire/n-ZnO thin film heterojunction diode prepared by thermal evaporation
Wang et al. Performance comparison of front-and back-illuminated AlGaN-based metal–semiconductor–metal solar-blind ultraviolet photodetectors
CN112382688A (zh) 基于柔性的氧化镓/氮化镓结构的光电探测器及制备方法
Dawood et al. Some of Electrical and Detection properties of nano silver oxide
Wang et al. High-sensitivity silicon: PbS quantum dot heterojunction near-infrared photodetector
Guo et al. Surface/interface carrier-transport modulation for constructing photon-alternative ultraviolet detectors based on self-bending-assembled ZnO nanowires
KR101598779B1 (ko) 그래핀 핫 전자 나노 다이오드
Wu et al. Grating Perovskite Enhanced Polarization-Sensitive GaAs-Based Photodetector
Chen et al. Amorphous MgInO ultraviolet solar-blind photodetectors
Song et al. Self-powered photodetectors based on a ZnTe–TeO 2 composite/Si heterojunction with ultra-broadband and high responsivity
Agrawal et al. Highly visible-blind ZnO photodetector by customizing nanostructures with controlled defects
Kathalingam et al. Effect of indium on photovoltaic property of n-ZnO/p-Si heterojunction device prepared using solution-synthesized ZnO nanowire film
Zumuukhorol et al. Effect of a SiO₂ Anti-reflection Layer on the Optoelectronic Properties of Germanium Metal-semiconductor-metal Photodetectors
Kuang et al. ZnS/carbon quantum dot heterojunction phototransistors for solar-blind ultraviolet detection
CN206282869U (zh) 全耗尽铁电侧栅单根纳米线近红外光电探测器
Djeffal et al. Enhanced photoresponse of ultraviolet photodetector via RF sputtered ZnO/a-SiC heterostructure
Singh et al. Photoconductive and Photovoltaic Properties of Dual-Junction Thin-Film-Based Er-Doped ZnO/MoS/P-Si Heterostructure

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180718

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190619

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190723

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191023

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20191023

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200407

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20201110