CN111900091B - 一种二维纳米半导体材料掺杂方法 - Google Patents

一种二维纳米半导体材料掺杂方法 Download PDF

Info

Publication number
CN111900091B
CN111900091B CN201910368584.0A CN201910368584A CN111900091B CN 111900091 B CN111900091 B CN 111900091B CN 201910368584 A CN201910368584 A CN 201910368584A CN 111900091 B CN111900091 B CN 111900091B
Authority
CN
China
Prior art keywords
semiconductor material
doping
dimensional nano
substrate
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910368584.0A
Other languages
English (en)
Other versions
CN111900091A (zh
Inventor
武恩秀
胡晓东
解媛
袁博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianjin University
Original Assignee
Tianjin University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tianjin University filed Critical Tianjin University
Priority to CN201910368584.0A priority Critical patent/CN111900091B/zh
Publication of CN111900091A publication Critical patent/CN111900091A/zh
Application granted granted Critical
Publication of CN111900091B publication Critical patent/CN111900091B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/38Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions
    • H01L21/385Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66969Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Light Receiving Elements (AREA)

Abstract

本发明公开一种二维纳米半导体材料掺杂方法,利用紫外光照和局部电场联合作用,实现了对二维纳米材料的可控性掺杂,可以形成单极性的n型器件和p型器件,且掺杂后的p型和n型器件;掺杂可逆,掺杂速度超快,掺杂周期在100ms以内;掺杂是非易失的,掺杂后的器件可在空气环境下稳定工作,且没有任何迟滞现象。该光电掺杂工艺与传统的CMOS工艺兼容:即利用传统的紫外光刻工艺,就可以实现二维纳米材料的空间选择性p型和n型掺杂。

Description

一种二维纳米半导体材料掺杂方法
技术领域
本发明属于半导体技术领域,更加具体地说,涉及一种新型二维纳米半导体材料掺杂方法,该掺杂方法高效、可逆、快速、非易失。
背景技术
相比于硅基材料,新型二维纳米半导体材料尺寸更小(μm·μm·nm),并展现了更加丰富、优异的电学特性。如果基于二维材料的器件可以取代硅基器件,将大幅度提升芯片集成度,延续摩尔定律,迎来一场巨大的芯片革命。目前,越来越多的材料物理学家,致力于二维材料晶圆级生长,并取得了非常大的成功。然而,芯片革命成功的关键因素在于实现二维材料可控性的掺杂,形成稳定的p型和n型二维纳米半导体材料。
目前应用于二维纳米半导体材料的掺杂手段如下所述:
(1)双栅极场效应管:其器件极性通过单独的栅极结构施加电压来控制,然而该掺杂方法具有易失性,断电后,器件极性不能保持。
(2)表面修饰:在二维材料表明修饰化学分子或是沉积原子层,二维材料与修饰层发生电荷交换,实现二维材料极性控制。然而,该掺杂方法会在二维材料表面引入大量的化学杂质,导致器件迟滞现象严重,严重影响器件的电学特性。
(3)不同功函数金属接触,实现器件极性控制:低功函数金属(例如Cr/Au)做接触,实现n型器件;高功函数金属(Pd/Au)做接触,使器件极性为p型。然而,高功函数金属价格昂贵,使器件制备成本增高。
此外,以上三种掺杂手段,均不能与标准的CMOS工艺兼容。
发明内容
本发明的目的在于克服现有技术的不足,提供一种二维纳米半导体材料掺杂方法,利用紫外光照和局部电场联合作用进行掺杂,克服上述掺杂方法的不足,属于高效、可逆、快速、非易失的光电掺杂方法,且与传统的CMOS工艺兼容:即利用传统的紫外光刻工艺,就可以实现二维纳米材料的空间选择性p型和n型掺杂。
本发明的技术目的通过下述技术方案予以实现。
一种二维纳米半导体材料掺杂方法,在基底上依次设置阻隔材料和半导体材料,并在半导体材料上设置电极,通过在基底和电极之间施加电压并同时对半导体材料进行紫外光照射的方式,实现对半导体材料的p型或者n型掺杂。
而且,基底为二氧化硅基底或者SiO2/Si基底。
而且,半导体材料为过渡金属硫化物半导体材料,如碲化钼,或者二硫化钼。
而且,阻隔材料为绝缘材料,如氮化硼或者氧化铝,用于电子空穴对中的电子或者空穴在电场作用下,隧穿过阻隔材料,被捕获在阻隔材料和基底的界面上,同时关闭UV光和掺杂电压,由于阻挡作用,捕获的电子或者空穴不能返回到半导体材料中,以使对半导体材料的不同掺杂。
而且,在基底上施加正向电场并对半导体材料进行紫外光照射,同时关闭UV和电场,紫外光照射到的半导体材料区域形成了稳定的n型场效应管(即n型掺杂)。
而且,在基底上施加负向电场并对半导体材料进行紫外光照射,同时关闭UV和电场,紫外光照射到的半导体材料区域形成了稳定的p型场效应管(即p型掺杂)。
而且,施加电压和紫外光照射的时间小于等于100ms。
本发明的技术方案是一种可控、快速掺杂方法,该掺杂方法利用紫外光照和局部电场联合作用,实现了对二维纳米材料的可控性掺杂,适用于新型二维纳米半导体材料:(1)可以形成单极性的n型器件和p型器件,且掺杂后的p型和n型器件具有高的载流子迁移率和载流子密度;(2)掺杂可逆,掺杂速度超快,掺杂周期在100ms以内;(3)掺杂是非易失的,掺杂后的器件可在空气环境下稳定工作,且没有任何迟滞现象;(4)该光电掺杂工艺与传统的CMOS工艺兼容:即利用传统的紫外光刻工艺,就可以实现二维纳米材料的空间选择性p型和n型掺杂。
附图说明
图1是本发明实施例中未掺杂、p掺杂和n掺杂后的MoTe2场效应管的转移特性曲线图。
图2是本发明实施例中p掺杂和n掺杂后的MoTe2场效应管的迟滞特性曲线图,其中a为n型,b为p型。
图3是本发明实施例中p掺杂的MoTe2场效应管的稳定性测试曲线图,各个曲线中自上而下分别为1—40d。
图4是本发明技术方案的器件结构示意图。
具体实施方式
下面结合具体实施例进一步说明本发明的技术方案。
如附图1所示,在SiO2/Si的基底上,通过现有的化学气相沉积(CVD)生长氮化硼(BN)和碲化钼(MoTe2),在MoTe2表面,通过电子束蒸镀法形成两个金(Au)电极,形成MoTe2场效应管;紫外光从上方照射碲化钼层区域。
在SiO2/Si上施加+60V正向掺杂偏压,同时打开UV光,持续100ms,同时关闭掺杂偏压和UV光,此时,MoTe2场效应管掺杂成单极性p型器件;在SiO2/Si上施加-60V负向掺杂偏压,同时打开UV光,持续100ms,同时关闭掺杂偏压和UV光,此时,MoTe2场效应管掺杂成单极性n型器件。
掺杂机理:利用BN/SiO2界面效应捕获电子和空穴。以p掺杂为例:UV光在MoTe2表面激发大量的电子空穴对,同时在SiO2基底上施加+60V正向掺杂偏压,即电场方向为由下到上;电子空穴对中的电子在电场作用下,隧穿过BN,被捕获在BN/SiO2界面上;同时关闭UV光和掺杂电压,由于BN的阻挡作用,捕获的电子不能返回到MoTe2表面,一直存储在BN/SiO2界面上;则MoTe2中保留了大量的空穴,导致空穴浓度增大,使空穴成为MoTe2中的主要载流子,所以形成p型器件。以n掺杂为例:UV光在MoTe2表面激发大量的电子空穴对,同时在SiO2基底上施加-60V负向掺杂偏压,即电场方向为由上到下;电子空穴对中的空穴在电场作用下,隧穿过BN,被捕获在BN/SiO2界面上;同时关闭UV光和掺杂电压,由于BN的阻挡作用,捕获的空穴不能返回到MoTe2表面,一直存储在BN/SiO2界面上;则MoTe2中保留了大量的电子,导致电子浓度增大,使电子成为MoTe2中的主要载流子,所以形成n型器件。如附图1所示,利用如上所述的光电掺杂方法,通过控制掺杂电压的方向,可以实现单极性的n型器件和p型器件。
利用上述光电掺杂方法形成的p型器件和n型器件,没有在MoTe2表面引入任何杂质,表现出零迟滞现象,如附图2所示,零迟滞现象是器件工作稳定性强的一个重要标准,结合附图说明p型器件和n型器件具有较强的稳定性。
以p型掺杂后p型器件为例,连续40天测试器件的转移特性曲线图,如附图3所示,p型特性完全不会退化,表明这种光电掺杂方法是非易失的,可有效保持p型掺杂;同理n型掺杂能够得到有效保持。
根据本发明内容进行工艺参数的调整,均可实现二维纳米半导体材料的掺杂,且表现出与本发明实施例基本一致的性能。以上对本发明做了示例性的描述,应该说明的是,在不脱离本发明的核心的情况下,任何简单的变形、修改或者其他本领域技术人员能够不花费创造性劳动的等同替换均落入本发明的保护范围。

Claims (9)

1.一种二维纳米半导体材料掺杂方法,其特征在于,在基底上依次设置阻隔材料和半导体材料,并在半导体材料上设置电极,通过在基底和电极之间施加电压并同时对半导体材料进行紫外光照射的方式,实现对半导体材料的p型或者n型掺杂。
2.根据权利要求1所述的一种二维纳米半导体材料掺杂方法,其特征在于,基底为二氧化硅基底或者SiO2/Si基底。
3.根据权利要求1所述的一种二维纳米半导体材料掺杂方法,其特征在于,半导体材料为过渡金属硫化物半导体材料。
4.根据权利要求3所述的一种二维纳米半导体材料掺杂方法,其特征在于,过渡金属硫化物半导体材料为碲化钼或者二硫化钼。
5.根据权利要求1所述的一种二维纳米半导体材料掺杂方法,其特征在于,阻隔材料为绝缘材料,用于电子空穴对中的电子或者空穴在电场作用下,隧穿过阻隔材料,被捕获在阻隔材料和基底的界面上,同时关闭UV光和掺杂电压,由于阻挡作用,捕获的电子或者空穴不能返回到半导体材料中,以使对半导体材料的不同掺杂。
6.根据权利要求5所述的一种二维纳米半导体材料掺杂方法,其特征在于,绝缘材料为氮化硼或者氧化铝。
7.根据权利要求1—6之一所述的一种二维纳米半导体材料掺杂方法,其特征在于,在基底上施加正向电场并对半导体材料进行紫外光照射,同时关闭UV和电场,紫外光照射到的半导体材料区域形成了稳定的n型场效应管。
8.根据权利要求1—6之一所述的一种二维纳米半导体材料掺杂方法,其特征在于,在基底上施加负向电场并对半导体材料进行紫外光照射,同时关闭UV和电场,紫外光照射到的半导体材料区域形成了稳定的p型场效应管。
9.根据权利要求1—6之一所述的一种二维纳米半导体材料掺杂方法,其特征在于,施加电压和紫外光照射的时间小于等于100ms。
CN201910368584.0A 2019-05-05 2019-05-05 一种二维纳米半导体材料掺杂方法 Active CN111900091B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910368584.0A CN111900091B (zh) 2019-05-05 2019-05-05 一种二维纳米半导体材料掺杂方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910368584.0A CN111900091B (zh) 2019-05-05 2019-05-05 一种二维纳米半导体材料掺杂方法

Publications (2)

Publication Number Publication Date
CN111900091A CN111900091A (zh) 2020-11-06
CN111900091B true CN111900091B (zh) 2024-01-23

Family

ID=73169233

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910368584.0A Active CN111900091B (zh) 2019-05-05 2019-05-05 一种二维纳米半导体材料掺杂方法

Country Status (1)

Country Link
CN (1) CN111900091B (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101581634B1 (ko) * 2015-04-16 2015-12-30 성균관대학교산학협력단 전계효과 트랜지스터를 이용한 자외선 센서 및 이의 제조방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102395776B1 (ko) * 2015-05-18 2022-05-09 삼성전자주식회사 이차원 물질을 포함하는 반도체소자 및 그 제조방법
KR101751977B1 (ko) * 2015-10-30 2017-06-28 성균관대학교산학협력단 2차원 반도체의 도핑 방법
US20180308941A1 (en) * 2017-04-21 2018-10-25 Yu-chen Chang Two-dimensional electronic devices and related fabrication methods

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101581634B1 (ko) * 2015-04-16 2015-12-30 성균관대학교산학협력단 전계효과 트랜지스터를 이용한 자외선 센서 및 이의 제조방법

Also Published As

Publication number Publication date
CN111900091A (zh) 2020-11-06

Similar Documents

Publication Publication Date Title
Choi et al. Two-dimensional van der Waals nanosheet devices for future electronics and photonics
US9269775B2 (en) Tunneling devices and methods of manufacturing the same
US9263607B2 (en) Photodetector using graphene and method of manufacturing the same
CN111312829B (zh) 一种高灵敏的负电容场效应管光电探测器及制备方法
US8154007B2 (en) Silicon-quantum-dot semiconductor near-infrared photodetector
US8742400B2 (en) Graphene switching device including tunable barrier
JP2013506302A (ja) 量子ドット−フラーレン接合光電子素子
CN107170893A (zh) 一种极化电场调控二维半导体能带结构及制备方法
CN110164997B (zh) 一种基于高空穴迁移率GaSb纳米线的高性能红外探测器及其制备方法
JP2019507954A (ja) グローバル電子シャッタを提供する画像センサを含む、画像センサ
JP2018534760A (ja) 縦型電界効果トランジスタ
Xue et al. Interface terminal group regulated organic phototransistors with tunable persistent and switchable photoconductivity
CN111900091B (zh) 一种二维纳米半导体材料掺杂方法
CN1209821C (zh) 复合量子点器件及制备方法
CN108767068B (zh) 一种二维材料光探测器及其制作方法
CN114300578B (zh) 热载流子注入型单像素光电探测器件、制备方法及系统
CN115621353A (zh) 一种具有栅压调控光电转化效率的硒氧铋/二碲化钼异质结光电晶体管及其制备方法和应用
KR101541529B1 (ko) 그래핀 소자 및 그의 제조방법
CN112071759B (zh) 一种提高p型场效应晶体管空穴迁移率的方法
CN110120440B (zh) 一种对过渡金属硫族化物进行光学简并掺杂的方法及其应用
CN117855322B (zh) 基于二硒化钯二硒化钨异质结的光探测器的制备方法
Tian et al. Recent progress in plasma modification of 2D metal chalcogenides for electronic devices and optoelectronic devices
Wyatt-Moon Nanoscale Large-Area Opto/Electronics via Adhesion Lithography
Park et al. Mixed-dimensional stacked nanocomposite structures for a specific wavelength-selectable ambipolar photoresponse
Sultan Drain Contact Engineering for Enhanced-Source Thin Film O2 type Cu-Performance of P

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant