JP2019033217A - Photoelectric conversion element manufacturing method - Google Patents

Photoelectric conversion element manufacturing method Download PDF

Info

Publication number
JP2019033217A
JP2019033217A JP2017154434A JP2017154434A JP2019033217A JP 2019033217 A JP2019033217 A JP 2019033217A JP 2017154434 A JP2017154434 A JP 2017154434A JP 2017154434 A JP2017154434 A JP 2017154434A JP 2019033217 A JP2019033217 A JP 2019033217A
Authority
JP
Japan
Prior art keywords
film forming
semiconductor substrate
film
surface side
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017154434A
Other languages
Japanese (ja)
Other versions
JP6994866B2 (en
Inventor
将典 福田
Masanori Fukuda
将典 福田
俊文 波内
Toshifumi Namiuchi
俊文 波内
高洋 松田
Takahiro Matsuda
高洋 松田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kaneka Corp
Original Assignee
Kaneka Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kaneka Corp filed Critical Kaneka Corp
Priority to JP2017154434A priority Critical patent/JP6994866B2/en
Priority to CN201880051001.5A priority patent/CN110998869B/en
Priority to US16/638,056 priority patent/US11133430B2/en
Priority to PCT/JP2018/020598 priority patent/WO2019031029A1/en
Publication of JP2019033217A publication Critical patent/JP2019033217A/en
Application granted granted Critical
Publication of JP6994866B2 publication Critical patent/JP6994866B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Photovoltaic Devices (AREA)
  • Chemical Vapour Deposition (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

To achieve an in-line manufacturing process of manufacturing a photoelectric conversion element by using a downsized deposition device.SOLUTION: A photoelectric conversion element manufacturing method of the present disclosure is a manufacturing method of a photoelectric conversion element including a first thin film which has first and second principal surfaces and formed at a first principal surface side of a semiconductor substrate and a second thin film which is formed at a second principal surface side of the semiconductor substrate, and comprises: a first arrangement step of arranging at a first deposition position in a first deposition chamber, a first semiconductor substrate where a first thin film and a second thin film are not formed; a second arrangement step of arranging at a second deposition position in the first deposition chamber, a second semiconductor substrate where at least a first thin film is formed at the first principal surface side and a second thin film is not formed at the second principal surface side; and a first deposition step of forming, in the first deposition chamber, a first thin film at the first principal surface side of the first semiconductor substrate and a second thin film at the second principal surface side of the second semiconductor substrate.SELECTED DRAWING: Figure 4

Description

本発明は、光電変換素子の製造方法に関する。   The present invention relates to a method for manufacturing a photoelectric conversion element.

下記特許文献1には、第1の製膜室において、半導体基板の表面側に第1の真性アモルファスシリコン層を形成するステップと、移動室において、半導体基板の表面に垂直な方向に半導体基板を移動させることにより、この半導体基板の裏面側を露出させるステップと、第3の製膜室において、半導体基板の裏面側に第2の真性アモルファスシリコン層を形成するステップと、を含む太陽電池の製造方法が開示されている。第1の製膜室、移動室、及び第3の製膜室は他の製膜室等を介して直列に接続されており、所謂インライン式製膜装置を構成している。   In the following Patent Document 1, a step of forming a first intrinsic amorphous silicon layer on a surface side of a semiconductor substrate in a first film forming chamber, and a semiconductor substrate in a direction perpendicular to the surface of the semiconductor substrate in a moving chamber are disclosed. A step of exposing the back surface side of the semiconductor substrate by moving, and a step of forming a second intrinsic amorphous silicon layer on the back surface side of the semiconductor substrate in the third film forming chamber. A method is disclosed. The first film forming chamber, the transfer chamber, and the third film forming chamber are connected in series via another film forming chamber or the like, and constitute a so-called in-line type film forming apparatus.

特開2013−118351号公報JP 2013-118351 A

しかし、上記従来の製造方法では、製膜装置の小型化が難しいことが問題となっていた。即ち、上記従来の製造方法においては、半導体基板の第1の主面側に所定の薄膜を形成するための第1の製膜室と、半導体基板の第2の主面側に前記所定の薄膜と同一材料からなる薄膜を形成するための第3の製膜室とが、インライン式の製造プロセスを構成する上で別々に存在する必要があるため、製膜装置の小型化が難しくなってしまっていた。   However, the conventional manufacturing method has a problem that it is difficult to downsize the film forming apparatus. That is, in the above conventional manufacturing method, a first film forming chamber for forming a predetermined thin film on the first main surface side of the semiconductor substrate, and the predetermined thin film on the second main surface side of the semiconductor substrate. It is difficult to reduce the size of the film forming apparatus because the third film forming chamber for forming a thin film made of the same material must be separately provided to constitute an in-line manufacturing process. It was.

本発明は、上記問題点に鑑みてなされたものであり、その目的は、小型化された製膜装置を用いて光電変換素子を製造する、インライン式の製造プロセスを実現することにある。   The present invention has been made in view of the above problems, and an object thereof is to realize an in-line manufacturing process in which a photoelectric conversion element is manufactured using a miniaturized film forming apparatus.

(1)本開示に係る光電変換素子の製造方法において、前記光電変換素子は、第1の主面及び第2の主面を有し、少なくとも第1の薄膜、半導体基板、及び第2の薄膜をこの順で含み、前記製造方法は、第1の配置ステップ、第2の配置ステップ、及び第1の製膜ステップと、を含み、前記第1の配置ステップでは、前記第1の薄膜及び前記第2の薄膜が形成されていない第1の半導体基板を、第1の製膜室における第1の製膜位置に配置し、前記第2の配置ステップでは、前記第1の主面側には少なくとも前記第1の薄膜が形成され、前記第2の主面側には前記第2の薄膜が形成されていない第2の半導体基板を、前記第1の製膜室における第2の製膜位置に配置し、前記第1の製膜ステップでは、前記第1の製膜室において、前記第1の薄膜を前記第1の半導体基板の前記第1の主面側に形成する工程と、前記第2の薄膜を前記第2の半導体基板の前記第2の主面側に形成する工程と、を同一期間内に行う、光電変換素子の製造方法。   (1) In the method for manufacturing a photoelectric conversion element according to the present disclosure, the photoelectric conversion element has a first main surface and a second main surface, and at least a first thin film, a semiconductor substrate, and a second thin film In this order, the manufacturing method includes a first arrangement step, a second arrangement step, and a first film forming step. In the first arrangement step, the first thin film and the The first semiconductor substrate on which the second thin film is not formed is arranged at the first film-forming position in the first film-forming chamber, and in the second arrangement step, the first main surface side is arranged on the first main surface side. A second semiconductor film forming position in the first film forming chamber is formed with a second semiconductor substrate on which at least the first thin film is formed and the second thin film is not formed on the second main surface side. In the first film forming step, in the first film forming chamber, the first film forming step The step of forming a film on the first main surface side of the first semiconductor substrate is the same as the step of forming the second thin film on the second main surface side of the second semiconductor substrate. The manufacturing method of the photoelectric conversion element performed within a period.

(2)上記(1)における光電変換素子の製造方法において、前記第1の薄膜と前記第2の薄膜とは、共通の組成を有する製造方法としてもよい。   (2) In the manufacturing method of the photoelectric conversion element in the above (1), the first thin film and the second thin film may be a manufacturing method having a common composition.

(3)上記(1)〜(2)における光電変換素子の製造方法において、前記第1の薄膜と前記第2の薄膜とは、共通の原料ガスを用いて形成される製造方法としてもよい。   (3) In the manufacturing method of the photoelectric conversion element in the above (1) to (2), the first thin film and the second thin film may be a manufacturing method formed using a common source gas.

(4)上記(1)〜(3)における光電変換素子の製造方法において、前記第1の製膜ステップにおいて、前記第1の製膜位置における前記第1の薄膜の製膜条件と、前記第2の製膜位置における前記第2の薄膜の製膜条件と、を異ならせる製造方法としてもよい。   (4) In the manufacturing method of the photoelectric conversion element in the above (1) to (3), in the first film forming step, the film forming condition of the first thin film at the first film forming position, and the first It is good also as a manufacturing method which makes the film forming conditions of the said 2nd thin film in 2 film forming positions differ.

(5)上記(1)〜(4)における光電変換素子の製造方法は、反転ステップと、搬送ステップと、を更に含み、前記反転ステップでは、前記第1の製膜ステップを経た前記第1の半導体基板の前記第1の主面側と前記第2の主面側とを反転させ、前記搬送ステップでは、前記第1の製膜ステップを経た前記第1の半導体基板を、前記第2の半導体基板として前記第1の製膜室内に搬送する製造方法としてもよい。   (5) The manufacturing method of the photoelectric conversion element in the above (1) to (4) further includes a reversing step and a transporting step, and in the reversing step, the first film forming step that has undergone the first film forming step. The first main surface side and the second main surface side of a semiconductor substrate are reversed, and in the transfer step, the first semiconductor substrate that has undergone the first film forming step is used as the second semiconductor substrate. It is good also as a manufacturing method which conveys to said 1st film forming chamber as a board | substrate.

(6)上記(1)〜(5)における光電変換素子の製造方法は、前記第1の製膜ステップにおいて形成する前記第1の薄膜、及び前記第2の薄膜は、真性半導体層である製造方法としてもよい。   (6) The manufacturing method of the photoelectric conversion element in the above (1) to (5) is a manufacturing method in which the first thin film and the second thin film formed in the first film forming step are intrinsic semiconductor layers. It is good also as a method.

(7)上記(1)〜(6)における光電変換素子の製造方法において、前記第1の製膜室が、第1のカソード電極と、第2のカソード電極と、前記第1のカソード電極と前記第2のカソード電極との間に配置された第1のアノード電極と、を備え、前記第1の配置ステップにおいて、前記第1の半導体基板の前記第1の主面側が前記第1のカソード電極側に向くように、前記第1の半導体基板を前記第1の製膜位置に配置し、前記第2の配置ステップにおいて、前記第2の半導体基板の前記第2の主面側が前記第2のカソード電極側に向くように、前記第2の半導体基板を前記第2の製膜位置に配置し、前記第1の製膜ステップにおいて、前記第1の製膜位置と前記第2の製膜位置においてプラズマ放電を生起する製造方法としてもよい。   (7) In the method for manufacturing a photoelectric conversion element in the above (1) to (6), the first film forming chamber includes a first cathode electrode, a second cathode electrode, and the first cathode electrode. A first anode electrode disposed between the first cathode electrode and the second cathode electrode, wherein in the first disposing step, the first main surface side of the first semiconductor substrate is the first cathode electrode. The first semiconductor substrate is disposed at the first film forming position so as to face the electrode side, and in the second disposing step, the second main surface side of the second semiconductor substrate is the second film surface. The second semiconductor substrate is disposed at the second film formation position so as to face the cathode electrode side of the first film formation position, and in the first film formation step, the first film formation position and the second film formation are performed. It is good also as a manufacturing method which produces plasma discharge in a position.

(8)上記(1)〜(7)における光電変換素子の製造方法において、前記第1の配置ステップと前記第2の配置ステップとが略同時に行われる製造方法としてもよい。   (8) In the method for manufacturing a photoelectric conversion element in the above (1) to (7), the first arrangement step and the second arrangement step may be performed substantially simultaneously.

(9)上記(1)〜(8)における光電変換素子の製造方法は、第3の配置ステップと、第4の配置ステップと、第2の製膜ステップと、を更に含み、前記第3の配置ステップでは、前記第1の製膜室に直列に接続された第2の製膜室において、前記第1の半導体基板を、前記第2の製膜室における第3の製膜位置に配置し、前記第4の配置ステップでは、前記第2製膜室において、前記第2の半導体基板を、前記第2の製膜室における第4の製膜位置に配置し、前記第2の製膜ステップでは、前記第2の製膜室において、前記第2の半導体基板における前記第2の薄膜の前記第2の主面側には、第1導電型半導体層を形成せずに、前記第1の半導体基板における前記第1の薄膜の前記第1の主面側には、前記第1導電型半導体層を形成する製造方法としてもよい。   (9) The method for manufacturing a photoelectric conversion element in the above (1) to (8) further includes a third arrangement step, a fourth arrangement step, and a second film forming step, and the third arrangement step. In the disposing step, in the second film forming chamber connected in series to the first film forming chamber, the first semiconductor substrate is disposed at a third film forming position in the second film forming chamber. In the fourth arrangement step, in the second film formation chamber, the second semiconductor substrate is arranged at a fourth film formation position in the second film formation chamber, and the second film formation step. Then, in the second film forming chamber, the first conductive semiconductor layer is not formed on the second main surface side of the second thin film in the second semiconductor substrate, and the first conductive semiconductor layer is not formed. The first conductive semiconductor layer is formed on the first main surface side of the first thin film in the semiconductor substrate. It may be used as the production method.

(10)上記(9)における光電変換素子の製造方法において、前記第2の製膜室が、第3のカソード電極と、第4のカソード電極と、前記第3のカソード電極と前記第4のカソード電極との間に配置された第2のアノード電極と、を備え、前記第3の配置ステップにおいて、前記第1の半導体基板の前記第1の主面側が前記第3のカソード電極側に向くように、前記第1の半導体基板を前記第3の製膜位置に配置し、前記第4の配置ステップにおいて、前記第2の半導体基板の前記第2の主面側が前記第4のカソード電極側に向くように、前記第2の半導体基板を前記第4の製膜位置に配置し、前記第2の製膜ステップにおいて、前記第3の製膜位置においてプラズマ放電を生起する製造方法としてもよい。   (10) In the method for manufacturing a photoelectric conversion element in (9), the second film forming chamber includes a third cathode electrode, a fourth cathode electrode, the third cathode electrode, and the fourth cathode electrode. And a second anode electrode disposed between the first semiconductor substrate and the first main surface side of the first semiconductor substrate facing the third cathode electrode side in the third arrangement step. As described above, the first semiconductor substrate is arranged at the third film forming position, and in the fourth arrangement step, the second main surface side of the second semiconductor substrate is on the fourth cathode electrode side. The second semiconductor substrate may be disposed at the fourth film forming position so as to face the surface, and in the second film forming step, plasma discharge may be generated at the third film forming position. .

(11)上記(10)における光電変換素子の製造方法は、前記第2の製膜ステップにおいて、前記第4の製膜位置においては、前記第1導電型半導体層の形成に用いる原料ガスを供給しない製造方法としてもよい。   (11) In the method for manufacturing a photoelectric conversion element in (10) above, in the second film forming step, the source gas used for forming the first conductive semiconductor layer is supplied at the fourth film forming position. It is good also as a manufacturing method which does not.

(12)上記(11)における光電変換素子の製造方法において、前記第3の配置ステップと前記第4の配置ステップとが略同時に行われる製造方法としてもよい。   (12) In the method for manufacturing a photoelectric conversion element in (11) above, the third arrangement step and the fourth arrangement step may be performed substantially simultaneously.

(13)上記(9)〜(12)における光電変換素子の製造方法は、第5の配置ステップと、第6の配置ステップと、第3の製膜ステップと、を更に含み、前記第5の配置ステップでは、前記第2の製膜室に直列に接続された第3の製膜室において、前記第1の半導体基板を、前記第3の製膜室における第5の製膜位置に配置し、前記第6の配置ステップでは、前記第3の製膜室において、前記第2の半導体基板を、前記第3の製膜室における第6の製膜位置に配置し、前記第3の製膜ステップでは、前記第3の製膜室において、前記第1の半導体基板における前記第1導電型半導体層の前記第1の主面側には、第2導電型半導体層を形成せずに、前記第2の半導体基板における前記第2の薄膜の前記第2の主面側には、前記第2導電型半導体層を形成する製造方法としてもよい。   (13) The method for manufacturing a photoelectric conversion element in the above (9) to (12) further includes a fifth arrangement step, a sixth arrangement step, and a third film formation step, In the disposing step, in the third film forming chamber connected in series to the second film forming chamber, the first semiconductor substrate is disposed at a fifth film forming position in the third film forming chamber. In the sixth arrangement step, in the third film formation chamber, the second semiconductor substrate is arranged at a sixth film formation position in the third film formation chamber, and the third film formation is performed. In the step, in the third film forming chamber, the second conductive semiconductor layer is not formed on the first main surface side of the first conductive semiconductor layer in the first semiconductor substrate, and the second conductive semiconductor layer is not formed. The second conductive type semiconductor is disposed on the second main surface side of the second thin film in the second semiconductor substrate. It may be a manufacturing method for forming the layer.

(14)上記(13)における光電変換素子の製造方法において、前記第3の製膜室が、第5のカソード電極と、第6のカソード電極と、前記第5のカソード電極と前記第6のカソード電極との間に配置された第3のアノード電極と、を備え、前記第5の配置ステップにおいて、前記第1の半導体基板の前記第1の主面側が前記第5のカソード電極側に向くように、前記第1の半導体基板を前記第5の製膜位置に配置し、前記第6の配置ステップにおいて、前記第2の半導体基板の前記第2の主面側が前記第6のカソード電極側に向くように、前記第2の半導体基板を前記第6の製膜位置に配置し、前記第3の製膜ステップにおいて、前記第6の製膜位置においてプラズマ放電を生起する製造方法としてもよい。   (14) In the method for manufacturing a photoelectric conversion element in (13), the third film forming chamber includes a fifth cathode electrode, a sixth cathode electrode, the fifth cathode electrode, and the sixth cathode electrode. A third anode electrode disposed between the first semiconductor substrate and the cathode electrode; and in the fifth arrangement step, the first main surface side of the first semiconductor substrate faces the fifth cathode electrode side. As described above, the first semiconductor substrate is arranged at the fifth film forming position, and in the sixth arrangement step, the second main surface side of the second semiconductor substrate is on the sixth cathode electrode side. The second semiconductor substrate may be disposed at the sixth film forming position so as to face the surface, and in the third film forming step, plasma discharge may be generated at the sixth film forming position. .

(15)上記(14)における光電変換素子の製造方法は、前記第3の製膜ステップにおいて、前記第5の製膜位置においては、前記第2導電型半導体層の形成に用いる原料ガスを供給しない製造方法としてもよい。   (15) In the method for producing a photoelectric conversion element in (14), in the third film forming step, a source gas used for forming the second conductive semiconductor layer is supplied at the fifth film forming position. It is good also as a manufacturing method which does not.

(16)上記(13)〜(15)における光電変換素子の製造方法において、前記第5の配置ステップと前記第6の配置ステップとが略同時に行われる、製造方法としてもよい。   (16) In the method for manufacturing a photoelectric conversion element in the above (13) to (15), the fifth arrangement step and the sixth arrangement step may be performed substantially simultaneously.

(17)上記(1)〜(8)における光電変換素子の製造方法は、第3の配置ステップと、第4の配置ステップと、第2の製膜ステップと、を更に含み、前記第3の配置ステップでは、前記第1の製膜室に直列に接続された第2の製膜室において、前記第1の半導体基板を、前記第2の製膜室における第3の製膜位置に配置し、前記第4の配置ステップでは、前記第2の製膜室において、前記第2の半導体基板を、前記第2の製膜室における第4の製膜位置に配置し、前記第2の製膜ステップでは、前記第2の製膜室において、前記第1の半導体基板における前記第1の薄膜の前記第1の主面側には、第2導電型半導体層を形成せずに、前記第2の半導体基板における前記第2の薄膜の前記第2の主面側には、前記第2導電型半導体層を形成する製造方法としてもよい。   (17) The method for manufacturing a photoelectric conversion element in the above (1) to (8) further includes a third arrangement step, a fourth arrangement step, and a second film forming step, and the third arrangement step. In the disposing step, in the second film forming chamber connected in series to the first film forming chamber, the first semiconductor substrate is disposed at a third film forming position in the second film forming chamber. In the fourth arrangement step, in the second film formation chamber, the second semiconductor substrate is arranged at a fourth film formation position in the second film formation chamber, and the second film formation is performed. In the step, in the second film forming chamber, the second conductive semiconductor layer is not formed on the first main surface side of the first thin film in the first semiconductor substrate, and the second conductive type semiconductor layer is not formed. Forming the second conductive semiconductor layer on the second main surface side of the second thin film in the semiconductor substrate; It may be used as the manufacturing method that.

(18)上記(17)における光電変換素子の製造方法は、第5の配置ステップと、第6の配置ステップと、第3の製膜ステップと、を更に含み、前記第5の配置ステップでは、前記第2の製膜室に直列に接続された第3の製膜室において、前記第1の半導体基板を、前記第3の製膜室における第5の製膜位置に配置し、前記第6の配置ステップでは、前記第3の製膜室において、前記第2の半導体基板を、前記第3の製膜室における第6の製膜位置に配置し、前記第3の製膜ステップでは、前記第3の製膜室において、前記第2の半導体基板における前記第2導電型半導体層の前記第2の主面側には、第1導電型半導体層を形成せずに、前記第1の半導体基板における前記第1の薄膜の前記第1の主面側には、前記第1導電型半導体層を形成する製造方法としてもよい。   (18) The method for manufacturing a photoelectric conversion element in the above (17) further includes a fifth arrangement step, a sixth arrangement step, and a third film forming step. In the fifth arrangement step, In a third film forming chamber connected in series to the second film forming chamber, the first semiconductor substrate is disposed at a fifth film forming position in the third film forming chamber, and the sixth In the third film forming chamber, the second semiconductor substrate is arranged at a sixth film forming position in the third film forming chamber, and in the third film forming step, In the third film forming chamber, the first semiconductor layer is not formed on the second main surface side of the second conductive semiconductor layer in the second semiconductor substrate without forming the first conductive semiconductor layer. The first conductive semiconductor layer is formed on the first main surface side of the first thin film on the substrate. It may be used as the manufacturing method to be.

(19)上記(13)〜(16)、(18)における光電変換素子の製造方法は、第4の製膜ステップを更に含み、前記第4の製膜ステップでは、前記第3の製膜室に直列に接続された第4の製膜室において、前記第1の半導体基板における前記第1導電型半導体層の前記第1の主面側に、第1の透明導電層を形成し、前記第2の半導体基板における前記第2導電型半導体層の前記第2の主面側に、第2の透明導電層を形成する製造方法としてもよい。   (19) The method for manufacturing a photoelectric conversion element in the above (13) to (16), (18) further includes a fourth film forming step, and in the fourth film forming step, the third film forming chamber. In the fourth film formation chamber connected in series to the first semiconductor substrate, a first transparent conductive layer is formed on the first main surface side of the first conductivity type semiconductor layer in the first semiconductor substrate, and the first It is good also as a manufacturing method which forms a 2nd transparent conductive layer in the said 2nd main surface side of the said 2nd conductivity type semiconductor layer in 2 semiconductor substrates.

(20)上記(19)における光電変換素子の製造方法は、第5の製膜ステップを更に含み、前記第5の製膜ステップでは、前記第4の製膜室に直列に接続された第5の製膜室において、前記第1の半導体基板における前記第1の透明導電層の前記第1の主面側に、第1の絶縁膜を形成し、前記第2の半導体基板における前記第2の透明導電層の前記第2の主面側に、第2の絶縁膜を形成する製造方法としてもよい。   (20) The method for manufacturing a photoelectric conversion element in (19) further includes a fifth film-forming step, and in the fifth film-forming step, a fifth film connected in series to the fourth film-forming chamber. In the film forming chamber, a first insulating film is formed on the first main surface side of the first transparent conductive layer in the first semiconductor substrate, and the second semiconductor substrate in the second semiconductor substrate is formed. It is good also as a manufacturing method which forms a 2nd insulating film in the said 2nd main surface side of a transparent conductive layer.

(21)上記(1)〜(20)における光電変換素子の製造方法において、前記第2の半導体基板は、前記第1の製膜ステップにおいて前記第1の薄膜を形成された前記第1の半導体基板である、製造方法としてもよい。   (21) In the method for manufacturing a photoelectric conversion element in the above (1) to (20), the second semiconductor substrate is the first semiconductor in which the first thin film is formed in the first film forming step. It is good also as a manufacturing method which is a board | substrate.

図1は本実施形態に係る光電変換素子の表面側(受光面側)を示す模式的な平面図である。FIG. 1 is a schematic plan view showing the surface side (light receiving surface side) of the photoelectric conversion element according to this embodiment. 図2は図1におけるII−II線の断面を示す模式的な断面図である。FIG. 2 is a schematic cross-sectional view showing a cross section taken along line II-II in FIG. 図3は本実施形態に係る光電変換素子の製造方法に用いる基板ホルダを示す模式的な斜視図である。FIG. 3 is a schematic perspective view showing a substrate holder used in the method for manufacturing a photoelectric conversion element according to this embodiment. 図4は本実施形態に係る光電変換素子の製造方法に用いる製膜装置を示す模式的な上面図である。FIG. 4 is a schematic top view showing a film forming apparatus used in the method for manufacturing a photoelectric conversion element according to this embodiment. 図5は本実施形態に係る光電変換素子の製造過程を示す模式的な断面図である。FIG. 5 is a schematic cross-sectional view showing the process of manufacturing the photoelectric conversion element according to this embodiment. 図6は本実施形態に係る光電変換素子の製造過程を示す模式的な断面図である。FIG. 6 is a schematic cross-sectional view showing the process of manufacturing the photoelectric conversion element according to this embodiment. 図7は本実施形態に係る光電変換素子の製造過程を示す模式的な断面図である。FIG. 7 is a schematic cross-sectional view showing the process of manufacturing the photoelectric conversion element according to this embodiment. 図8は本実施形態に係る光電変換素子の製造過程を示す模式的な断面図である。FIG. 8 is a schematic cross-sectional view showing the process of manufacturing the photoelectric conversion element according to this embodiment. 図9は本実施形態に係る光電変換素子の製造方法に用いる製膜装置を示す模式的な上面図である。FIG. 9 is a schematic top view showing a film forming apparatus used in the method for manufacturing a photoelectric conversion element according to this embodiment. 図10は本実施形態に係る光電変換素子の製造方法に用いる製膜装置の他の実施例を示す模式的な上面図である。FIG. 10 is a schematic top view showing another example of the film forming apparatus used in the method for manufacturing a photoelectric conversion element according to this embodiment.

本開示の実施形態について、図面を用いて以下に説明する。   Embodiments of the present disclosure will be described below with reference to the drawings.

[光電変換素子100]
図1は、本実施形態に係る光電変換素子100の表面側(受光面側)を示す模式的な平面図である。
[Photoelectric conversion element 100]
FIG. 1 is a schematic plan view showing the surface side (light receiving surface side) of the photoelectric conversion element 100 according to the present embodiment.

図1に示すように、本実施形態の光電変換素子100は、光電変換部8と、光電変換部8の表面側に設けられた集電電極2とを有している。集電電極2は、光電変換部8に含まれる半導体基板の一辺に対して略平行な2本の幅広なバスバー電極2Aと、バスバー電極2Aに略直行する多数の幅の狭いフィンガー電極2Bとを含む。   As shown in FIG. 1, the photoelectric conversion element 100 of this embodiment includes a photoelectric conversion unit 8 and a current collecting electrode 2 provided on the surface side of the photoelectric conversion unit 8. The current collecting electrode 2 includes two wide bus bar electrodes 2A substantially parallel to one side of the semiconductor substrate included in the photoelectric conversion unit 8, and a plurality of narrow finger electrodes 2B substantially perpendicular to the bus bar electrode 2A. Including.

なお、本実施形態においては、光電変換部8の裏面側にも集電電極2を設けており、表面側の集電電極2は、第1の極性を有し、裏面側の集電電極2は、第1の極性と逆の極性を有している。本実施形態においては、表面側の集電電極2が正極であり、裏面側の集電電極2が負極である。   In the present embodiment, the current collecting electrode 2 is also provided on the back surface side of the photoelectric conversion unit 8. The current collecting electrode 2 on the front surface side has the first polarity and the current collecting electrode 2 on the back surface side. Has a polarity opposite to the first polarity. In the present embodiment, the current collecting electrode 2 on the front surface side is a positive electrode, and the current collecting electrode 2 on the back surface side is a negative electrode.

図2は、図1におけるII−II線の断面を示す模式的な断面図である。   FIG. 2 is a schematic cross-sectional view showing a cross section taken along line II-II in FIG.

本実施形態における光電変換素子100は、図2に示すように、例えば単結晶シリコン、多結晶シリコンなどからなる半導体基板1を含む。半導体基板1の表面側には、第1の真性半導体層5Aが形成され、半導体基板1の裏面側には、第2の真性半導体層5Bが形成されている。第1の真性半導体層5Aの表面側には、P型半導体層3が形成され、第2の真性半導体層5Bの裏面側には、N型半導体層4が形成されている。P型半導体層3の表面側には、第1の透明導電層6Aが形成され、N型半導体層4の裏面側には、第2の透明導電層6Bが形成されている。   As shown in FIG. 2, the photoelectric conversion element 100 in the present embodiment includes a semiconductor substrate 1 made of, for example, single crystal silicon, polycrystalline silicon, or the like. A first intrinsic semiconductor layer 5A is formed on the front surface side of the semiconductor substrate 1, and a second intrinsic semiconductor layer 5B is formed on the back surface side of the semiconductor substrate 1. A P-type semiconductor layer 3 is formed on the front surface side of the first intrinsic semiconductor layer 5A, and an N-type semiconductor layer 4 is formed on the back surface side of the second intrinsic semiconductor layer 5B. A first transparent conductive layer 6A is formed on the front side of the P-type semiconductor layer 3, and a second transparent conductive layer 6B is formed on the back side of the N-type semiconductor layer 4.

[光電変換素子の製造方法]
以下、図面を用いて、本実施形態に係る光電変換素子100の製造方法について説明する。
[Production Method of Photoelectric Conversion Element]
Hereinafter, the manufacturing method of the photoelectric conversion element 100 according to the present embodiment will be described with reference to the drawings.

図3は、本実施形態に係る光電変換素子100の製造方法に用いる基板ホルダ200を示す模式的な斜視図である。   FIG. 3 is a schematic perspective view showing the substrate holder 200 used in the method for manufacturing the photoelectric conversion element 100 according to this embodiment.

図3に示すように、基板ホルダ200は、第1ホルダ31と、第2ホルダ32と、第1ホルダ31と第2ホルダ32とを保持する保持部33と、を備えている。第1ホルダ31と第2ホルダ32は、それぞれ基板載置面を有しており、第1ホルダ31の基板載置面と反対側の面と、第2ホルダ32の基板載置面と反対側の面とが対向するよう配置されている。   As shown in FIG. 3, the substrate holder 200 includes a first holder 31, a second holder 32, and a holding portion 33 that holds the first holder 31 and the second holder 32. The first holder 31 and the second holder 32 each have a substrate placement surface, the surface of the first holder 31 opposite to the substrate placement surface, and the side of the second holder 32 opposite to the substrate placement surface. It is arrange | positioned so that the surface of this may face.

図4は、本実施形態に係る光電変換素子100の製造方法に用いる製膜装置300を示す模式的な上面図である。   FIG. 4 is a schematic top view showing a film forming apparatus 300 used in the method for manufacturing the photoelectric conversion element 100 according to this embodiment.

図4に示すように、本実施形態において用いる製膜装置300は、真性半導体層を製膜する第1の製膜室61、第1導電型半導体層を製膜する第2の製膜室62、第2導電型半導体層を製膜する第3の製膜室63を有している。各製膜室は直列に接続され、製膜装置300は、インライン式プラズマCVD(chemical vapor deposition)装置を構成しており、第1の製膜室61に搬入された基板ホルダ200は、第3の製膜室63の方向に、順送りに搬送される。   As shown in FIG. 4, the film forming apparatus 300 used in the present embodiment includes a first film forming chamber 61 for forming an intrinsic semiconductor layer and a second film forming chamber 62 for forming a first conductivity type semiconductor layer. And a third deposition chamber 63 for depositing the second conductivity type semiconductor layer. The film forming chambers are connected in series, and the film forming apparatus 300 constitutes an in-line type plasma CVD (chemical vapor deposition) apparatus. The substrate holder 200 carried into the first film forming chamber 61 has a third structure. In the direction of the film forming chamber 63, the film is conveyed in a forward direction.

更に、本実施形態における製膜装置300は、基板ホルダ200を、第3の製膜室63から第1の製膜室61へ帰還させるための搬送手段64を有しており、第3の製膜室63における製膜プロセスを経た半導体基板1は、再度、第1の製膜室61における製膜プロセスを経ることとなる。   Furthermore, the film forming apparatus 300 according to the present embodiment includes a transport unit 64 for returning the substrate holder 200 from the third film forming chamber 63 to the first film forming chamber 61. The semiconductor substrate 1 that has undergone the film forming process in the film chamber 63 is subjected to the film forming process in the first film forming chamber 61 again.

第1の製膜室61は、高周波電源に接続された第1のカソード電極71、第2のカソード電極72と、接地状態の第1のアノード電極51とを備えており、第1の製膜室61における両端に第1のカソード電極71と第2のカソード電極72が配置され、第1のカソード電極71と第2のカソード電極72の間に第1のアノード電極51が配置されている。第1ホルダ31と、第2ホルダ32とが保持された基板ホルダ200は第1の製膜室61に搬送され、第1のアノード電極51と電気的に接続される。そして、第1ホルダ31および、第2ホルダ32は、第1のアノード電極51と一体として、アノードとして機能する。第1のカソード電極71と第1のアノード電極51との間を第1の製膜位置81、第2のカソード電極72と第1のアノード電極51との間を第2の製膜位置82とする。第1のカソード電極71に接続された第1の高周波電源91がオン状態となると、第1のカソード電極71と第1のアノード電極51との間でプラズマ放電が生起される。また、第2のカソード電極72に接続された第2の高周波電源92がオン状態となると、第2のカソード電極72と第1のアノード電極51との間でプラズマ放電が生起される。   The first film forming chamber 61 includes a first cathode electrode 71 and a second cathode electrode 72 connected to a high-frequency power source, and a first anode electrode 51 in a grounded state. A first cathode electrode 71 and a second cathode electrode 72 are disposed at both ends of the chamber 61, and a first anode electrode 51 is disposed between the first cathode electrode 71 and the second cathode electrode 72. The substrate holder 200 holding the first holder 31 and the second holder 32 is transferred to the first film forming chamber 61 and is electrically connected to the first anode electrode 51. The first holder 31 and the second holder 32 are integrated with the first anode electrode 51 and function as an anode. Between the first cathode electrode 71 and the first anode electrode 51 is a first film-forming position 81, and between the second cathode electrode 72 and the first anode electrode 51 is a second film-forming position 82. To do. When the first high frequency power supply 91 connected to the first cathode electrode 71 is turned on, a plasma discharge is generated between the first cathode electrode 71 and the first anode electrode 51. In addition, when the second high-frequency power source 92 connected to the second cathode electrode 72 is turned on, plasma discharge is generated between the second cathode electrode 72 and the first anode electrode 51.

本実施形態において、第1のカソード電極71と第2のカソード電極72はシャワーヘッド電極となっており、原料ガス等が供給されるガス導入口を有している。   In the present embodiment, the first cathode electrode 71 and the second cathode electrode 72 are showerhead electrodes, and have a gas inlet through which a raw material gas or the like is supplied.

また、本実施形態においては、第1のアノード電極51はヒーターを内蔵しており、製膜時において、第1のアノード電極51近傍に配置された第1ホルダ31、及び第2ホルダ32の温度を上昇させることができる。   In the present embodiment, the first anode electrode 51 has a built-in heater, and the temperature of the first holder 31 and the second holder 32 disposed in the vicinity of the first anode electrode 51 during film formation. Can be raised.

従って、本実施形態における第1の製膜室61は、第1のカソード電極71、第2のカソード電極72から、原料ガスとなるシリコン含有ガス等を供給するとともに、第1のアノード電極51に内蔵されたヒーターを用いて、基板ホルダ200に載置された半導体基板1を加熱し、第1の高周波電源91、第2の高周波電源92をオン状態とすることにより、第1のカソード電極71と第1のアノード電極51との間、及び第2のカソード電極72と第1のアノード電極51との間においてプラズマ放電を生起して、原料ガスを電離させる。電離された原料ガス成分を半導体基板1の表面又は裏面に堆積させることにより、真性半導体層を製膜する。   Therefore, the first film forming chamber 61 in the present embodiment supplies a silicon-containing gas or the like serving as a source gas from the first cathode electrode 71 and the second cathode electrode 72 and also supplies the first anode electrode 51 to the first anode electrode 51. The semiconductor substrate 1 placed on the substrate holder 200 is heated using a built-in heater, and the first high-frequency power supply 91 and the second high-frequency power supply 92 are turned on, so that the first cathode electrode 71 is turned on. A plasma discharge is generated between the first and second anode electrodes 51 and 51 and between the second cathode electrode 72 and the first anode electrode 51 to ionize the source gas. By depositing the ionized source gas component on the front surface or the back surface of the semiconductor substrate 1, an intrinsic semiconductor layer is formed.

第2の製膜室62は、第3のカソード電極73、第4のカソード電極74と、接地された第2のアノード電極52とを備えており、第3のカソード電極73と第2のアノード電極52との間を第3の製膜位置83、第4のカソード電極74と第2のアノード電極52との間を第4の製膜位置84とする。第3のカソード電極73は第3の高周波電源93に接続され、第4のカソード電極74は第4の高周波電源94に接続されている。なお、第3のカソード電極73、第4のカソード電極74、第2のアノード電極52、第3の高周波電源93、第4の高周波電源94の構成は、基本的に第1の製膜室61の第1のカソード電極71、第2のカソード電極72、第1のアノード電極51、第1の高周波電源91、第2の高周波電源92の構成と同じであるため、その説明を省略する。   The second film forming chamber 62 includes a third cathode electrode 73, a fourth cathode electrode 74, and a grounded second anode electrode 52. The third cathode electrode 73 and the second anode electrode 52 are provided. A third film forming position 83 is formed between the electrodes 52 and a fourth film forming position 84 is formed between the fourth cathode electrode 74 and the second anode electrode 52. The third cathode electrode 73 is connected to the third high-frequency power source 93, and the fourth cathode electrode 74 is connected to the fourth high-frequency power source 94. The configuration of the third cathode electrode 73, the fourth cathode electrode 74, the second anode electrode 52, the third high-frequency power source 93, and the fourth high-frequency power source 94 is basically the first film forming chamber 61. Since the first cathode electrode 71, the second cathode electrode 72, the first anode electrode 51, the first high-frequency power source 91, and the second high-frequency power source 92 have the same configuration, the description thereof is omitted.

第3の製膜室63は、第5のカソード電極75、第6のカソード電極76と、接地された第3のアノード電極53とを備えており、第5のカソード電極75と第3のアノード電極53との間を第5の製膜位置85、第6のカソード電極76と第3のアノード電極53との間を第6の製膜位置86とする。第5のカソード電極75は第5の高周波電源95に接続され、第6のカソード電極76は第6の高周波電源96に接続されている。なお、第5のカソード電極75、第6のカソード電極76、第3のアノード電極53、第5の高周波電源95、第6の高周波電源96の構成は、基本的に第1の製膜室61の第1のカソード電極71、第2のカソード電極72、第1のアノード電極51、第1の高周波電源91、第2の高周波電源92の構成と同じであるため、その説明を省略する。   The third film forming chamber 63 includes a fifth cathode electrode 75, a sixth cathode electrode 76, and a third anode electrode 53 that is grounded. The fifth cathode electrode 75 and the third anode electrode 53 are provided. A fifth film forming position 85 is defined between the electrodes 53, and a sixth film forming position 86 is defined between the sixth cathode electrode 76 and the third anode electrode 53. The fifth cathode electrode 75 is connected to the fifth high-frequency power source 95, and the sixth cathode electrode 76 is connected to the sixth high-frequency power source 96. The configuration of the fifth cathode electrode 75, the sixth cathode electrode 76, the third anode electrode 53, the fifth high-frequency power source 95, and the sixth high-frequency power source 96 is basically the first film forming chamber 61. Since the first cathode electrode 71, the second cathode electrode 72, the first anode electrode 51, the first high-frequency power source 91, and the second high-frequency power source 92 have the same configuration, the description thereof is omitted.

なお、本実施形態においては製膜装置300が3つの製膜室を有する構成を例に挙げたが、各製膜室の間に他の製膜室が介在する構成としてもよい。即ち、上述した、「各製膜室は直列に接続された」とは、各製膜室が他の製膜室を介して、間接的に直列に接続された構成も含むものとする。   In the present embodiment, a configuration in which the film forming apparatus 300 includes three film forming chambers has been described as an example. However, another film forming chamber may be interposed between the film forming chambers. That is, the above-mentioned “each film forming chamber is connected in series” includes a configuration in which each film forming chamber is indirectly connected in series via another film forming chamber.

なお、本実施形態においては、第1導電型半導体をP型半導体、第2導電型半導体をN型半導体とし、第2の製膜室62でP型半導体層を製膜し、第3の製膜室63でN型半導体層を製膜する方法を例に挙げて説明するが、第1導電型半導体をN型半導体、第2導電型半導体をP型半導体とする方法としてもよい。   In this embodiment, the first conductivity type semiconductor is a P-type semiconductor, the second conductivity type semiconductor is an N-type semiconductor, a P-type semiconductor layer is formed in the second film formation chamber 62, and the third manufacture is performed. A method for forming an N-type semiconductor layer in the film chamber 63 will be described as an example. However, a method in which the first conductive semiconductor is an N-type semiconductor and the second conductive semiconductor is a P-type semiconductor may be used.

[第1の半導体基板を第1の製膜室の第1の製膜位置に配置するステップ]
まず、表面側、及び裏面側のいずれにも真性半導体層が形成されていない半導体基板1を準備する。半導体基板1としては、例えば単結晶シリコン基板や多結晶シリコン基板などを用いることができる。半導体基板1として、単結晶シリコン基板を用いた場合、導電性を持たせるために、シリコンに対して電荷を供給する不純物を含有している。具体例としては、単結晶シリコン基板は、シリコン原子に電子を導入するための原子(例えばリン)を含有させたn型と、シリコン原子に正孔を導入する原子(例えばボロン)を含有させたp型がある。正孔と電子とを比較した場合、有効質量および散乱断面積の小さい電子の方が、一般的に移動度が大きい。以上の観点から、半導体基板1として、n型単結晶シリコン基板を用いることが望ましい。半導体基板1は表面に微細凹凸(テクスチャ)が設けられた基板を用いることが望ましい。微細凹凸により光の取り込み効率を向上させることができるからである。
[Step of Disposing First Semiconductor Substrate at First Film-Forming Position of First Film-Forming Chamber]
First, the semiconductor substrate 1 in which the intrinsic semiconductor layer is not formed on either the front surface side or the back surface side is prepared. As the semiconductor substrate 1, for example, a single crystal silicon substrate or a polycrystalline silicon substrate can be used. When a single crystal silicon substrate is used as the semiconductor substrate 1, the semiconductor substrate 1 contains impurities for supplying electric charges to silicon in order to provide conductivity. As a specific example, a single crystal silicon substrate contains an n-type containing an atom (for example, phosphorus) for introducing an electron into a silicon atom and an atom (for example, boron) for introducing a hole into a silicon atom. There is a p-type. When holes and electrons are compared, electrons having a smaller effective mass and scattering cross section generally have a higher mobility. From the above viewpoint, it is desirable to use an n-type single crystal silicon substrate as the semiconductor substrate 1. The semiconductor substrate 1 is desirably a substrate having fine irregularities (textures) on the surface. This is because the light intake efficiency can be improved by the fine unevenness.

この半導体基板1を、図3に示した第1ホルダ31の基板載置面に載置する。このとき、半導体基板1の表面側が露出されるよう、半導体基板1の裏面を第1ホルダ31側に向けて第1ホルダ31の基板載置面に載置する。   The semiconductor substrate 1 is placed on the substrate placement surface of the first holder 31 shown in FIG. At this time, the semiconductor substrate 1 is placed on the substrate placement surface of the first holder 31 with the back surface of the semiconductor substrate 1 facing the first holder 31 so that the front side of the semiconductor substrate 1 is exposed.

ここで、本実施形態においては、表面側、及び裏面側のいずれにも所望の薄膜が形成されていない半導体基板1を「第1の半導体基板」とする。   Here, in the present embodiment, the semiconductor substrate 1 in which a desired thin film is not formed on either the front surface side or the back surface side is referred to as a “first semiconductor substrate”.

第1ホルダ31に第1の半導体基板が載置された基板ホルダ200は、第1の製膜室61に搬入される。このとき、第1ホルダ31と第2ホルダ32とは、第1のアノード電極51と電気的に接続され、第1ホルダ31が上述した第1の製膜位置81に配置され、第2ホルダ32が上述した第2の製膜位置82に配置される。   The substrate holder 200 on which the first semiconductor substrate is placed on the first holder 31 is carried into the first film forming chamber 61. At this time, the first holder 31 and the second holder 32 are electrically connected to the first anode electrode 51, the first holder 31 is disposed at the first film forming position 81 described above, and the second holder 32. Is disposed at the second film forming position 82 described above.

[第1の真性半導体層製膜ステップ]
第1の半導体基板が第1の製膜位置81に配置されると、第1の製膜室61の扉を閉め、第1の製膜室61内を、真空状態にした後に、シャワーヘッド電極である第1のカソード電極71から原料ガスとなるシリコン含有ガス等を供給する。本実施形態においては、SiHガス、及びHガスを第1の製膜位置81に供給する。
[First intrinsic semiconductor layer deposition step]
When the first semiconductor substrate is disposed at the first film forming position 81, the door of the first film forming chamber 61 is closed, and the inside of the first film forming chamber 61 is evacuated, and then the shower head electrode. A silicon-containing gas or the like serving as a source gas is supplied from the first cathode electrode 71. In the present embodiment, SiH 4 gas and H 2 gas are supplied to the first film forming position 81.

本実施形態においては、第1のアノード電極51に内蔵されたヒーターを用いて、第1ホルダ31に載置された半導体基板1を加熱し、第1の高周波電源91をオン状態とすることにより、第1のカソード電極71と、第1のアノード電極51との間においてプラズマ放電を生起する。このプラズマ放電の生起により、原料ガスであるSiHガス、及びHガスを電離させ、図5に示すように、第1の半導体基板である半導体基板1の表面に、第1の真性半導体層5Aとして真性非晶質シリコン層を製膜する。 In the present embodiment, the semiconductor substrate 1 placed on the first holder 31 is heated using the heater built in the first anode electrode 51 to turn on the first high-frequency power source 91. A plasma discharge is generated between the first cathode electrode 71 and the first anode electrode 51. Due to the occurrence of this plasma discharge, the source gas SiH 4 gas and H 2 gas are ionized, and as shown in FIG. 5, the first intrinsic semiconductor layer is formed on the surface of the semiconductor substrate 1 as the first semiconductor substrate. An intrinsic amorphous silicon layer is formed as 5A.

[第1導電型半導体層製膜ステップ]
半導体基板1の表面に第1の真性半導体層5Aが製膜されると、第1の製膜室61の扉を開け、基板ホルダ200を第2の製膜室62内に移動させる。第2の製膜室62では、第1ホルダ31と第2ホルダ32とが、第2のアノード電極52と電気的に接続され、第1ホルダ31が上述した第3の製膜位置83に配置され、第2ホルダ32が上述した第4の製膜位置84に配置される。その後、第2の製膜室62の扉を閉め、第2の製膜室62内を、真空状態にした後に、シャワーヘッド電極である第3のカソード電極73から第2の製膜室62内の第3の製膜位置83に、原料ガスとしてのSiHガス、及びHガスと、ドーパント添加ガスとしての水素希釈されたBガスを供給する。なお、ドーパント不純物の添加量は微量でよいため、予めSiHやHで希釈された混合ガスを用いてもよい。
[First Conductive Type Semiconductor Layer Film Formation Step]
When the first intrinsic semiconductor layer 5 </ b> A is formed on the surface of the semiconductor substrate 1, the door of the first film forming chamber 61 is opened, and the substrate holder 200 is moved into the second film forming chamber 62. In the second film forming chamber 62, the first holder 31 and the second holder 32 are electrically connected to the second anode electrode 52, and the first holder 31 is disposed at the third film forming position 83 described above. Then, the second holder 32 is disposed at the fourth film forming position 84 described above. Thereafter, the door of the second film forming chamber 62 is closed, and the inside of the second film forming chamber 62 is evacuated, and then the inside of the second film forming chamber 62 starts from the third cathode electrode 73 which is a shower head electrode. The third film forming position 83 is supplied with SiH 4 gas and H 2 gas as source gases and hydrogen-diluted B 2 H 6 gas as dopant addition gas. Since the addition amount of the dopant impurity is good in trace amounts, it may be used a mixed gas diluted beforehand with SiH 4 and H 2.

本実施形態においては、第2のアノード電極52に内蔵されたヒーターを用いて、第1ホルダ31に載置された半導体基板1を加熱し、第3の高周波電源93をオン状態とすることにより、第3のカソード電極73と、第2のアノード電極52との間においてプラズマ放電を生起する。このプラズマ放電の生起により、図6に示すように、第1の真性半導体層5Aの表面側に、第1導電型半導体層としてのP型半導体層3を製膜する。   In the present embodiment, the semiconductor substrate 1 placed on the first holder 31 is heated using the heater built in the second anode electrode 52, and the third high-frequency power source 93 is turned on. A plasma discharge is generated between the third cathode electrode 73 and the second anode electrode 52. As a result of this plasma discharge, a P-type semiconductor layer 3 as a first conductivity type semiconductor layer is formed on the surface side of the first intrinsic semiconductor layer 5A as shown in FIG.

P型半導体層3としては、P型非晶質シリコン層やP型微結晶シリコン層が好適に用いられる。なお、P型半導体層3の製膜時に、CH、CO、NH、GeH等の異種元素を含むガスを添加して、シリコン系薄膜を合金化することにより、シリコン系薄膜のエネルギーギャップを変更することもできる。また、光の透過性を向上させるために酸素や炭素といった不純物を微量添加しても良い。その場合、COやCHといったガスをCVD製膜の際に導入することにより形成することができる。 As the P-type semiconductor layer 3, a P-type amorphous silicon layer or a P-type microcrystalline silicon layer is preferably used. In addition, at the time of forming the P-type semiconductor layer 3, by adding a gas containing a different element such as CH 4 , CO 2 , NH 3 , and GeH 4 to alloy the silicon thin film, the energy of the silicon thin film is obtained. You can also change the gap. In addition, impurities such as oxygen and carbon may be added in a small amount in order to improve light transmittance. In that case, it can be formed by introducing a gas such as CO 2 or CH 4 during the CVD film formation.

[第3の製膜室通過ステップ]
第1の真性半導体層5Aの表面側にP型半導体層3が製膜されると、第2の製膜室62の扉を開け、基板ホルダ200を第3の製膜室63内に移動させる。第3の製膜室63内において、第1ホルダ31と第2ホルダ32とが、第3のアノード電極53と電気的に接続され、第1ホルダ31が上述した第5の製膜位置85に配置され、第2ホルダ32が上述した第6の製膜位置86に配置される。
[Third film forming chamber passage step]
When the P-type semiconductor layer 3 is deposited on the surface side of the first intrinsic semiconductor layer 5A, the door of the second deposition chamber 62 is opened and the substrate holder 200 is moved into the third deposition chamber 63. . In the third film forming chamber 63, the first holder 31 and the second holder 32 are electrically connected to the third anode electrode 53, and the first holder 31 is placed at the fifth film forming position 85 described above. The second holder 32 is disposed at the sixth film forming position 86 described above.

本実施形態において、第3の製膜室63はN型半導体層4を製膜する製膜室であり、P型半導体層3の表面側においてはN型半導体層4を形成しないため、第5の製膜位置85に配置された第1ホルダ31に載置された半導体基板1に対しては、なんら製膜を行うことなく第3の製膜室63を通過させる。即ち、この第3の製膜室通過ステップにおいて、第5のカソード電極75に接続された第5の高周波電源95をオフ状態とし、第1ホルダ31に載置された半導体基板1に対して製膜がされない状態とする。その際、シャワーヘッド電極である第5のカソード電極75から、なんらのガスも供給されない状態としてもよい。   In the present embodiment, the third deposition chamber 63 is a deposition chamber for depositing the N-type semiconductor layer 4, and the N-type semiconductor layer 4 is not formed on the surface side of the P-type semiconductor layer 3. The semiconductor substrate 1 placed on the first holder 31 arranged at the film forming position 85 is passed through the third film forming chamber 63 without performing any film formation. That is, in the third deposition chamber passing step, the fifth high-frequency power source 95 connected to the fifth cathode electrode 75 is turned off, and the semiconductor substrate 1 placed on the first holder 31 is manufactured. The film is not formed. At that time, no gas may be supplied from the fifth cathode electrode 75 which is a shower head electrode.

[搬送・反転ステップ]
基板ホルダ200が第3の製膜室63を通過すると、上述した搬送手段64により、基板ホルダ200を、再度第1の製膜室61内に搬送する搬送ステップを行う。
[Transfer / Reverse Step]
When the substrate holder 200 passes through the third film forming chamber 63, a transfer step of transferring the substrate holder 200 into the first film forming chamber 61 again by the transfer means 64 described above is performed.

ここで、第3の製膜室63を通過した半導体基板1の表面側には、図6に示したように第1の真性半導体層5Aと、P型半導体層3が製膜された状態となっている。   Here, on the surface side of the semiconductor substrate 1 that has passed through the third film-forming chamber 63, the first intrinsic semiconductor layer 5A and the P-type semiconductor layer 3 are formed as shown in FIG. It has become.

このように、表面側に所望の薄膜が形成された状態の半導体基板1を「第2の半導体基板」とする。   In this way, the semiconductor substrate 1 in which a desired thin film is formed on the surface side is referred to as a “second semiconductor substrate”.

次に、図3に示した第1ホルダ31に、表面側が露出されるように載置されていた第2の半導体基板である半導体基板1を、その裏面側が露出されるように反転させて第2ホルダ32の基板載置面に載置する反転ステップを行う。   Next, the first substrate 31 shown in FIG. 3 is turned over so that the semiconductor substrate 1, which is the second semiconductor substrate placed so that the front side is exposed, is inverted so that the back side is exposed. 2. A reversing step for placing on the substrate placement surface of the holder 32 is performed.

更に、本実施形態においては、第2の半導体基板が第2ホルダ32に移されて空き状態になった第1ホルダ31の基板載置面に、表面側、及び裏面側のいずれにも所望の薄膜が形成されていない新たな第1の半導体基板を、その表面側が露出されるように載置する。   Furthermore, in the present embodiment, the second semiconductor substrate is moved to the second holder 32, and the substrate mounting surface of the first holder 31 that is in an empty state is desired on both the front side and the back side. A new first semiconductor substrate on which no thin film is formed is placed so that the surface side is exposed.

なお、この搬送ステップと反転ステップとは、どちらを先に行っても構わない。即ち、第3の製膜室63の出口で反転ステップを行った後に、搬送ステップを行ってもよい。あるいは、搬送ステップの途中で反転ステップを行う方法としても構わない。   Note that either the transporting step or the reversing step may be performed first. That is, the transfer step may be performed after the reversal step is performed at the outlet of the third film forming chamber 63. Alternatively, the reversing step may be performed in the middle of the conveying step.

[第2の半導体基板を第1の製膜室の第2の製膜位置に配置するステップ]
第2ホルダ32の基板載置面に第2の半導体基板が載置され、第1ホルダ31の基板載置面に第1の半導体基板が載置されると、基板ホルダ200を再度、第1の製膜室61に搬入する。第1の製膜室61内において、第1ホルダ31と第2ホルダ32とが、第1のアノード電極51と電気的に接続され、第1ホルダ31が上述した第1の製膜位置81に配置され、第2ホルダ32が上述した第2の製膜位置82に配置される。
[Step of Disposing Second Semiconductor Substrate at Second Film Forming Position of First Film Forming Chamber]
When the second semiconductor substrate is placed on the substrate placement surface of the second holder 32 and the first semiconductor substrate is placed on the substrate placement surface of the first holder 31, the substrate holder 200 is moved again to the first place. Into the film forming chamber 61. In the first film forming chamber 61, the first holder 31 and the second holder 32 are electrically connected to the first anode electrode 51, and the first holder 31 is placed at the first film forming position 81 described above. The second holder 32 is disposed at the second film forming position 82 described above.

即ち、第2の半導体基板を第1の製膜室61の第2の製膜位置82に配置するステップと、上述した第1の半導体基板を第1の製膜室61の第1の製膜位置81に配置するステップとが、略同時に行われる。   That is, the step of disposing the second semiconductor substrate at the second film forming position 82 of the first film forming chamber 61 and the first film forming of the first semiconductor substrate described above in the first film forming chamber 61. The step of arranging at the position 81 is performed substantially simultaneously.

[第2の真性半導体層製膜ステップ]
第1の半導体基板が第1の製膜位置81に配置され、第2の半導体基板が第2の製膜位置82に配置されると、第1の製膜室61の扉を閉め、第1の製膜室61内を、真空状態にする。その後に、シャワーヘッド電極である第1のカソード電極71、及び第2のカソード電極72から原料ガスとなるシリコン含有ガス等を供給する。本実施形態においては、SiHガス、及びHガスを、第1の製膜位置81、及び第2の製膜位置82に供給する。
[Second intrinsic semiconductor layer deposition step]
When the first semiconductor substrate is disposed at the first film deposition position 81 and the second semiconductor substrate is disposed at the second film deposition position 82, the door of the first film deposition chamber 61 is closed, and the first The film forming chamber 61 is evacuated. Thereafter, a silicon-containing gas or the like serving as a source gas is supplied from the first cathode electrode 71 and the second cathode electrode 72 that are showerhead electrodes. In the present embodiment, SiH 4 gas and H 2 gas are supplied to the first film forming position 81 and the second film forming position 82.

即ち、第1の製膜位置81と第2の製膜位置82とは、共通の原料ガスが供給される。なお、本開示においては、供給される原料ガスの比率のみが異なっている場合も、「共通の原料ガスが供給される」と表現する。   That is, a common source gas is supplied to the first film forming position 81 and the second film forming position 82. In the present disclosure, even when only the ratio of the supplied source gas is different, it is expressed as “a common source gas is supplied”.

本実施形態においては、第1のアノード電極51に内蔵されたヒーターを用いて、第1ホルダ31に載置された第1の半導体基板、及び第2ホルダ32に配置された第2の半導体基板を加熱する。そして、第1のカソード電極71に接続された第1の高周波電源91をオン状態とすることにより、第1のカソード電極71と、第1のアノード電極51との間においてプラズマ放電を生起する。また、第2のカソード電極72に接続された第2の高周波電源92をオン状態とすることにより、第2のカソード電極72と、第1のアノード電極51との間においてプラズマ放電を生起する。このプラズマ放電の生起により、原料ガスであるSiHガス、及びHガスを電離させ、図5に示すように、第1ホルダ31に載置された第1の半導体基板である半導体基板1の表面に、第1の真性半導体層5Aとしての真性非晶質シリコン層を製膜し、図7に示すように、第2ホルダ32に載置された第2の半導体基板である半導体基板1の裏面に、第2の真性半導体層5Bとしての真性非晶質シリコン層を製膜する。 In the present embodiment, a first semiconductor substrate placed on the first holder 31 and a second semiconductor substrate placed on the second holder 32 using a heater built in the first anode electrode 51. Heat. Then, by turning on the first high-frequency power source 91 connected to the first cathode electrode 71, plasma discharge is generated between the first cathode electrode 71 and the first anode electrode 51. Further, by turning on the second high-frequency power source 92 connected to the second cathode electrode 72, plasma discharge is generated between the second cathode electrode 72 and the first anode electrode 51. Due to the occurrence of this plasma discharge, the source gas SiH 4 gas and H 2 gas are ionized, and as shown in FIG. 5, the semiconductor substrate 1 which is the first semiconductor substrate placed on the first holder 31 An intrinsic amorphous silicon layer as the first intrinsic semiconductor layer 5A is formed on the surface, and as shown in FIG. 7, the semiconductor substrate 1 which is the second semiconductor substrate placed on the second holder 32 is formed. An intrinsic amorphous silicon layer as the second intrinsic semiconductor layer 5B is formed on the back surface.

上述したとおり、第1の製膜位置81と第2の製膜位置82には、共通の原料ガスが供給されており、第1の真性半導体層5Aと第2の真性半導体層5Bとは、共通の組成を有している。   As described above, a common source gas is supplied to the first film forming position 81 and the second film forming position 82, and the first intrinsic semiconductor layer 5A and the second intrinsic semiconductor layer 5B are: Have a common composition.

なお、本実施形態における第1の製膜室61においては、第1の高周波電源91と第2の高周波電源92とを、共通の高周波電源により構成してもよい。   In the first film forming chamber 61 in the present embodiment, the first high frequency power source 91 and the second high frequency power source 92 may be configured by a common high frequency power source.

この第2の真性半導体層製膜ステップと、上述した第1の真性半導体層製膜ステップとは、同一期間内に行われる。なお、この「同一期間」とは、第1の半導体基板、及び第2の半導体基板を収容する製膜室の扉を閉めてから開けるまでの期間が同一であることを意味し、第1の半導体基板に対する製膜と、第2の半導体基板に対する製膜とが、厳密に同時に行われていない場合も含む。   The second intrinsic semiconductor layer deposition step and the first intrinsic semiconductor layer deposition step described above are performed within the same period. In addition, this "same period" means that the period from when the door of the film formation chamber which accommodates the 1st semiconductor substrate and the 2nd semiconductor substrate is closed until it opens is the same. It includes the case where the film formation on the semiconductor substrate and the film formation on the second semiconductor substrate are not performed strictly at the same time.

このような方法により、半導体基板1の表面側に第1の薄膜(本実施形態においては真性半導体層)を形成するための製膜室と、半導体基板1の裏面側に前記第1の薄膜と共通の原料ガスを用いて形成される第2の薄膜を形成するための製膜室とを、別々に設ける必要が無いため、インライン式の製造装置の小型化を実現することができる。   By such a method, a film forming chamber for forming a first thin film (an intrinsic semiconductor layer in the present embodiment) on the front surface side of the semiconductor substrate 1, and the first thin film on the back surface side of the semiconductor substrate 1 Since it is not necessary to separately provide a film forming chamber for forming the second thin film formed using the common source gas, it is possible to reduce the size of the in-line manufacturing apparatus.

また、第2の真性半導体層製膜ステップと、上述した第1の真性半導体層製膜ステップとを、同一期間において実施することができるため、生産性の高いインライン式製造プロセスを実現することができる。   In addition, since the second intrinsic semiconductor layer deposition step and the first intrinsic semiconductor layer deposition step described above can be performed in the same period, an in-line manufacturing process with high productivity can be realized. it can.

更に、半導体基板1の表面側に形成する第1の真性半導体層5Aの製膜条件と、裏面側に形成する第2の真性半導体層5Bの製膜条件とを異ならせるような場合においても、本開示のプロセスであれば、第1の製膜室61における第1の製膜位置81の製膜条件と、第2の製膜位置82の製膜条件を、一定に保ったまま製膜することができるため、生産性、及び製膜品質の高いインライン式製造プロセスを実現することができる。即ち、本開示のプロセスであれば、半導体基板1の表面側が露出された第1ホルダ31は常に第1の製膜位置81に搬入されるため、第1のカソード電極71に接続された第1の高周波電源91の電力条件、第1の製膜位置81に供給するガスの比率や流量条件、及び第1の製膜位置81の温度条件や、製膜圧力の条件等を、第1の真性半導体層5Aを製膜するための条件に固定しておくことが可能である。また、半導体基板1の裏面側が露出された第2ホルダ32は常に第2の製膜位置82に搬入されるため、第2のカソード電極72に接続された第2の高周波電源92の電力条件、第2の製膜位置82に供給するガスの比率や流量条件、及び第2の製膜位置82の温度条件や、製膜圧力の条件等を、第2の真性半導体層5Bを製膜するための条件に固定しておくことが可能である。   Furthermore, even in the case where the film forming conditions of the first intrinsic semiconductor layer 5A formed on the front surface side of the semiconductor substrate 1 are different from the film forming conditions of the second intrinsic semiconductor layer 5B formed on the back surface side, In the process of the present disclosure, the film formation is performed while the film formation conditions at the first film formation position 81 and the film formation conditions at the second film formation position 82 in the first film formation chamber 61 are kept constant. Therefore, an in-line manufacturing process with high productivity and high film forming quality can be realized. That is, according to the process of the present disclosure, the first holder 31 from which the surface side of the semiconductor substrate 1 is exposed is always carried into the first film forming position 81, and thus the first holder 31 connected to the first cathode electrode 71. The first intrinsic property includes the power condition of the high-frequency power source 91, the ratio and flow rate of the gas supplied to the first deposition position 81, the temperature condition of the first deposition position 81, the deposition pressure condition, and the like. It is possible to fix the conditions for forming the semiconductor layer 5A. Further, since the second holder 32 with the back surface side exposed of the semiconductor substrate 1 is always carried into the second film forming position 82, the power condition of the second high-frequency power source 92 connected to the second cathode electrode 72, In order to deposit the second intrinsic semiconductor layer 5B, the ratio of the gas supplied to the second deposition position 82, the flow rate condition, the temperature condition of the second deposition position 82, the deposition pressure condition, etc. It is possible to fix to these conditions.

[第2の製膜室通過ステップ]
第1の半導体基板の表面に第1の真性半導体層5Aが製膜され、第2の半導体基板の裏面に第2の真性半導体層5Bが製膜されると、第1の製膜室61の扉を開け、基板ホルダ200を第2の製膜室62内に移動させる。第2の製膜室62内において、第1ホルダ31と第2ホルダ32との間に第2のアノード電極52が配置され、第1ホルダ31が上述した第3の製膜位置83に配置され、第2ホルダ32が上述した第4の製膜位置84に配置される。本実施形態においては、この第1ホルダ31が第3の製膜位置83に配置されるステップと、第2ホルダ32が第4の製膜位置84に配置されるステップとが、略同時に行われる。
[Second film forming chamber passing step]
When the first intrinsic semiconductor layer 5A is deposited on the surface of the first semiconductor substrate and the second intrinsic semiconductor layer 5B is deposited on the back surface of the second semiconductor substrate, the first deposition chamber 61 The door is opened and the substrate holder 200 is moved into the second film forming chamber 62. In the second film forming chamber 62, the second anode electrode 52 is disposed between the first holder 31 and the second holder 32, and the first holder 31 is disposed at the third film forming position 83 described above. The second holder 32 is disposed at the fourth film forming position 84 described above. In the present embodiment, the step in which the first holder 31 is disposed at the third film forming position 83 and the step in which the second holder 32 is disposed at the fourth film forming position 84 are performed substantially simultaneously. .

本実施形態において、第2の製膜室62はP型半導体層3を製膜する製膜室であり、第2の真性半導体層5Bの裏面側においてはP型半導体層3を形成しないため、第4の製膜位置84に配置された第2ホルダ32に載置された第2の半導体基板に対しては、なんら製膜を行うことなく第2の製膜室62を通過させる。即ち、この第2の製膜室通過ステップにおいて、第4のカソード電極74に接続された第4の高周波電源94をオフ状態とし、第2ホルダ32に載置された第2の半導体基板に対して製膜がされない状態とする。その際、シャワーヘッド電極である第4のカソード電極74から、なんらのガスも供給されない状態としてもよい。第4のカソード電極74と第3のカソード電極73とが、共通のガスボンベに接続されている場合には、電磁弁を用いて第4のカソード電極74側へのガス供給のみを止めるようにしてもよい。   In the present embodiment, the second film forming chamber 62 is a film forming chamber for forming the P-type semiconductor layer 3, and the P-type semiconductor layer 3 is not formed on the back side of the second intrinsic semiconductor layer 5B. The second semiconductor substrate placed on the second holder 32 disposed at the fourth film forming position 84 is passed through the second film forming chamber 62 without performing any film formation. That is, in the second film forming chamber passage step, the fourth high frequency power supply 94 connected to the fourth cathode electrode 74 is turned off, and the second semiconductor substrate placed on the second holder 32 is removed. The film is not formed. At that time, no gas may be supplied from the fourth cathode electrode 74 which is a shower head electrode. When the fourth cathode electrode 74 and the third cathode electrode 73 are connected to a common gas cylinder, only the gas supply to the fourth cathode electrode 74 side is stopped using an electromagnetic valve. Also good.

なお、この第2の製膜室通過ステップは、上述した第1導電型半導体層製膜ステップと同一期間に行うことが可能である。即ち、第4のカソード電極74に接続された第4の高周波電源94をオフ状態のままとし、第4の製膜位置84においては、第2ホルダ32に載置された第2の半導体基板に対してなんらの製膜を行わない状態としつつ、第3のカソード電極73に接続された第3の高周波電源93をオン状態とし、シャワーヘッド電極である第3のカソード電極73から、各種ガスを供給し、第3の製膜位置83においては、第1の半導体基板の表面側に形成された第1の真性半導体層5Aの表面に、P型半導体層3を形成することが可能である。   In addition, this 2nd film forming chamber passage step can be performed in the same period as the first conductive type semiconductor layer film forming step described above. That is, the fourth high-frequency power source 94 connected to the fourth cathode electrode 74 is left in an OFF state, and the fourth film formation position 84 is applied to the second semiconductor substrate placed on the second holder 32. On the other hand, the third high-frequency power source 93 connected to the third cathode electrode 73 is turned on while no film is formed, and various gases are supplied from the third cathode electrode 73 which is a shower head electrode. In the third deposition position 83, the P-type semiconductor layer 3 can be formed on the surface of the first intrinsic semiconductor layer 5A formed on the surface side of the first semiconductor substrate.

[第2導電型半導体層製膜ステップ]
基板ホルダ200が第2の製膜室62を通過すると、基板ホルダ200を第3の製膜室63内に移動させる。第3の製膜室63では、第1ホルダ31と第2ホルダ32との間に第3のアノード電極53が配置され、第1ホルダ31が上述した第5の製膜位置85に配置され、第2ホルダ32が上述した第6の製膜位置86に配置される。その後、第3の製膜室63の扉を閉め、第3の製膜室63内を、真空状態にした後に、シャワーヘッド電極である第6のカソード電極76から第3の製膜室63内の第6の製膜位置86に、原料ガスとしてのSiHガス、及びHガスと、ドーパント添加ガスとしての水素希釈されたPHガスを供給する。なお、ドーパント不純物の添加量は微量でよいため、予めSiHやHで希釈された混合ガスを用いてもよい。
[Second conductivity type semiconductor layer deposition step]
When the substrate holder 200 passes through the second film forming chamber 62, the substrate holder 200 is moved into the third film forming chamber 63. In the third film forming chamber 63, the third anode electrode 53 is disposed between the first holder 31 and the second holder 32, the first holder 31 is disposed at the fifth film forming position 85 described above, The 2nd holder 32 is arrange | positioned in the 6th film forming position 86 mentioned above. Thereafter, the door of the third film forming chamber 63 is closed and the inside of the third film forming chamber 63 is evacuated, and then the sixth cathode electrode 76 which is a shower head electrode is connected to the inside of the third film forming chamber 63. The sixth film formation position 86 is supplied with SiH 4 gas and H 2 gas as source gases and PH 3 gas diluted with hydrogen as dopant addition gas. Since the addition amount of the dopant impurity is good in trace amounts, it may be used a mixed gas diluted beforehand with SiH 4 and H 2.

本実施形態においては、第3のアノード電極53に内蔵されたヒーターを用いて、第2ホルダ32に載置された第2の半導体基板を加熱し、第6の高周波電源96をオン状態とすることにより、第6のカソード電極76と、第3のアノード電極53との間においてプラズマ放電を生起する。このプラズマ放電の生起により、図8に示すように、第2の真性半導体層5Bの裏面側に、第2導電型半導体層としてのN型半導体層4を製膜する。   In the present embodiment, the second semiconductor substrate placed on the second holder 32 is heated using a heater built in the third anode electrode 53, and the sixth high-frequency power supply 96 is turned on. As a result, plasma discharge occurs between the sixth cathode electrode 76 and the third anode electrode 53. As a result of this plasma discharge, as shown in FIG. 8, an N-type semiconductor layer 4 as a second conductivity type semiconductor layer is formed on the back side of the second intrinsic semiconductor layer 5B.

N型半導体層4としては、N型非晶質シリコン層やN型微結晶シリコン層が好適に用いられる。なお、N型半導体層4の製膜時に、CH、CO、NH、GeH等の異種元素を含むガスを添加して、シリコン系薄膜を合金化することにより、シリコン系薄膜のエネルギーギャップを変更することもできる。また、光の透過性を向上させるために酸素や炭素といった不純物を微量添加しても良い。その場合、COやCHといったガスをCVD製膜の際に導入することにより形成することができる。 As the N-type semiconductor layer 4, an N-type amorphous silicon layer or an N-type microcrystalline silicon layer is preferably used. When forming the N-type semiconductor layer 4, the energy of the silicon-based thin film is obtained by adding a gas containing a different element such as CH 4 , CO 2 , NH 3 , GeH 4 to alloy the silicon-based thin film. You can also change the gap. In addition, impurities such as oxygen and carbon may be added in a small amount in order to improve light transmittance. In that case, it can be formed by introducing a gas such as CO 2 or CH 4 during the CVD film formation.

なお、この第2導電型半導体層製膜ステップは、上述した第3の製膜室通過ステップと同一期間に行うことが可能である。具体的には、第5のカソード電極75に接続された第5の高周波電源95をオフ状態のままとし、第5の製膜位置85においては、第1ホルダ31に載置された第1の半導体基板に対してなんらの製膜を行わない状態としつつ、第6のカソード電極76に接続された第6の高周波電源96をオン状態とし、シャワーヘッド電極である第6のカソード電極76から、各種ガスを供給し、第6の製膜位置86においては、第2の半導体基板の裏面側に形成された第2の真性半導体層5Bの裏面に、N型半導体層4を形成することが可能である。   In addition, this 2nd conductivity type semiconductor layer film-forming step can be performed in the same period as the 3rd film-forming chamber passage step mentioned above. Specifically, the fifth high-frequency power source 95 connected to the fifth cathode electrode 75 is kept in the OFF state, and the first film placed on the first holder 31 is placed at the fifth film forming position 85. While not forming any film on the semiconductor substrate, the sixth high-frequency power source 96 connected to the sixth cathode electrode 76 is turned on, and the sixth cathode electrode 76, which is a showerhead electrode, Various gases are supplied, and the N-type semiconductor layer 4 can be formed on the back surface of the second intrinsic semiconductor layer 5B formed on the back surface side of the second semiconductor substrate at the sixth film forming position 86. It is.

[透明導電層製膜ステップ]
その後、他の製膜装置などを用いて、図2に示した第1の透明導電層6AをP型半導体層3の表面側に形成し、第2の透明導電層6BをN型半導体層4の裏面側に形成する。
[Transparent conductive layer forming step]
Thereafter, using another film forming apparatus or the like, the first transparent conductive layer 6A shown in FIG. 2 is formed on the surface side of the P-type semiconductor layer 3, and the second transparent conductive layer 6B is formed on the N-type semiconductor layer 4. It is formed on the back side.

第1の透明導電層6A、第2の透明導電層6Bの製膜方法は、特に限定されないが、スパッタ法等の物理気相堆積法や、有機金属化合物と酸素または水との反応を利用した化学気相堆積(MOCVD: metal organic chemical vapor deposition)法等が好ましい。いずれの製膜方法においても、熱やプラズマ放電によるエネルギーを利用することもできる。   The method for forming the first transparent conductive layer 6A and the second transparent conductive layer 6B is not particularly limited, but a physical vapor deposition method such as a sputtering method or a reaction between an organometallic compound and oxygen or water is used. A chemical vapor deposition (MOCVD) method or the like is preferable. In any film forming method, energy by heat or plasma discharge can be used.

第1の透明導電層6A、第2の透明導電層6Bの構成材料としては、酸化インジウム、酸化亜鉛、酸化錫、酸化チタン、及びそれらの複合酸化物等の透明導電性金属酸化物を用いる。また、グラフェンのような非金属からなる透明導電性材料であってもよい。上述した構成材料の中でも、高い導電率と透明性の観点からは、酸化インジウムを主成分とするインジウム系複合酸化物を第1の透明導電層6A、第2の透明導電層6Bとして用いることが好ましい。また、信頼性やより高い導電率を確保する為に、インジウム酸化物にドーパントを添加して用いることが更に好ましい。ドーパントとして用いる不純物としては、Sn、W、Ce、Zn、As、Al、Si、S、Ti等が挙げられる。   As a constituent material of the first transparent conductive layer 6A and the second transparent conductive layer 6B, transparent conductive metal oxides such as indium oxide, zinc oxide, tin oxide, titanium oxide, and composite oxides thereof are used. Further, a transparent conductive material made of a nonmetal such as graphene may be used. Among the constituent materials described above, in terms of high conductivity and transparency, indium-based composite oxides mainly composed of indium oxide are used as the first transparent conductive layer 6A and the second transparent conductive layer 6B. preferable. In order to ensure reliability and higher conductivity, it is more preferable to add a dopant to indium oxide. Examples of the impurity used as the dopant include Sn, W, Ce, Zn, As, Al, Si, S, and Ti.

なお、図9に示すように、製膜装置300Aが、第3の製膜室63の後段に、第3の製膜室63に接続された第4の製膜室65を含み、第4の製膜室65が、第7の製膜位置87、第8の製膜位置88を含む構成としてもよい。第4の製膜室65は、第7のカソード電極77、第8のカソード電極78、及び第4のアノード電極54を有しており、上述した第1の製膜室61等と同様の構成を有しているものとする。その場合、この第7の製膜位置87において、P型半導体層3の表面側に第1の透明導電層6Aを形成し、第8の製膜位置88において、N型半導体層4の裏面側に第2の透明導電層6Bを形成する方法としても構わない。   As shown in FIG. 9, the film forming apparatus 300 </ b> A includes a fourth film forming chamber 65 connected to the third film forming chamber 63 at the rear stage of the third film forming chamber 63, and The film forming chamber 65 may include a seventh film forming position 87 and an eighth film forming position 88. The fourth film forming chamber 65 includes a seventh cathode electrode 77, an eighth cathode electrode 78, and a fourth anode electrode 54, and has the same configuration as the first film forming chamber 61 and the like described above. It shall have. In that case, the first transparent conductive layer 6A is formed on the front surface side of the P-type semiconductor layer 3 at the seventh film-forming position 87, and the back surface side of the N-type semiconductor layer 4 at the eighth film-forming position 88. Alternatively, the second transparent conductive layer 6B may be formed as a method.

具体的には、図6に示したような、表面側に第1の真性半導体層5A、及びP型半導体層3を形成された半導体基板1が第4の製膜室65に搬入され、この第4の製膜室65においてP型半導体層3の表面側に第1の透明導電層6Aを製膜される。その後、半導体基板1は、上述した搬送ステップ、反転ステップを経て、第2の半導体基板として、第1の製膜室61に再度搬入される。その後、半導体基板1は、その裏面側に第2の真性半導体層5B、N型半導体層4を形成された後、再度、第4の製膜室65内に搬入され、N型半導体層4の裏面側に第2の透明導電層6Bが製膜される。   Specifically, as shown in FIG. 6, the semiconductor substrate 1 having the first intrinsic semiconductor layer 5 </ b> A and the P-type semiconductor layer 3 formed on the surface side is carried into the fourth film forming chamber 65, and this In the fourth film forming chamber 65, the first transparent conductive layer 6A is formed on the surface side of the P-type semiconductor layer 3. Thereafter, the semiconductor substrate 1 is carried again into the first film forming chamber 61 as the second semiconductor substrate through the above-described transfer step and reversal step. Thereafter, the second intrinsic semiconductor layer 5B and the N-type semiconductor layer 4 are formed on the back surface side of the semiconductor substrate 1, and then the semiconductor substrate 1 is again carried into the fourth film forming chamber 65, where the N-type semiconductor layer 4 A second transparent conductive layer 6B is formed on the back side.

[集電電極形成ステップ]
その後、第1の透明導電層6Aの表面側、及び第2の透明導電層6Bの裏面側にバスバー電極2A、フィンガー電極2Bを含む集電電極2を形成する。集電電極2は、第1の透明導電層6Aの表面側、及び第2の透明導電層6Bの裏面側に形成された下地電極と、この下地電極上に形成されためっき電極と、を含む。
[Collector collecting step]
Thereafter, the current collecting electrode 2 including the bus bar electrode 2A and the finger electrode 2B is formed on the front surface side of the first transparent conductive layer 6A and the back surface side of the second transparent conductive layer 6B. The collector electrode 2 includes a base electrode formed on the front surface side of the first transparent conductive layer 6A and the back surface side of the second transparent conductive layer 6B, and a plating electrode formed on the base electrode. .

下地電極は、例えば、インクジェット法、スクリーン印刷法、スプレー法、ロールコート法等により形成することができる。下地電極は、所定形状にパターン化することが可能であり、パターン化された下地電極を形成するに際しては、生産性の観点からスクリーン印刷法が適している。スクリーン印刷法では、導電性の微粒子を含む印刷ペーストを集電電極2のパターン形状に対応した開口パターンを有するスクリーン版を用いて印刷する方法が好ましく用いられる。   The base electrode can be formed by, for example, an inkjet method, a screen printing method, a spray method, a roll coating method, or the like. The base electrode can be patterned into a predetermined shape, and a screen printing method is suitable from the viewpoint of productivity when forming the patterned base electrode. In the screen printing method, a method of printing a printing paste containing conductive fine particles using a screen plate having an opening pattern corresponding to the pattern shape of the collecting electrode 2 is preferably used.

下地電極に含まれる導電性粒子としては、例えば銀、銅、アルミニウム、ニッケル、錫、ビスマス、亜鉛、ガリウム、カーボン及びこれらの混合物等を用いることができる。   As the conductive particles contained in the base electrode, for example, silver, copper, aluminum, nickel, tin, bismuth, zinc, gallium, carbon, and a mixture thereof can be used.

下地電極に含まれる熱硬化性樹脂としては、エポキシ系樹脂、フェノール系樹脂、アクリル系樹脂等を用いることができる。熱硬化性樹脂を下地電極に含ませておくことにより、熱硬化工程において、下地電極を硬化させることができる。   As the thermosetting resin contained in the base electrode, an epoxy resin, a phenol resin, an acrylic resin, or the like can be used. By including the thermosetting resin in the base electrode, the base electrode can be cured in the thermosetting step.

なお、下地電極は、複数の層から構成されてもよい。例えば、下地電極が、第1の透明導電層6A、第2の透明導電層6Bに対する接触抵抗の低い下層を含む構造にすることにより、光電変換素子100の曲線因子の向上が期待できる。   The base electrode may be composed of a plurality of layers. For example, when the base electrode includes a lower layer having a low contact resistance with respect to the first transparent conductive layer 6A and the second transparent conductive layer 6B, an improvement in the fill factor of the photoelectric conversion element 100 can be expected.

めっき電極は、めっき法により、下地電極を起点として金属を析出させることにより形成される。めっき電極として析出させる金属としては、例えば銅、ニッケル、錫、アルミニウム、クロム、銀、などを用いることができ、めっき法で形成することができる材料であればよい。   The plating electrode is formed by depositing a metal starting from the base electrode by a plating method. As the metal to be deposited as the plating electrode, for example, copper, nickel, tin, aluminum, chromium, silver, or the like can be used, and any material that can be formed by a plating method may be used.

[絶縁膜形成ステップ]
なお、図2においては図示してはいないが、第1の透明導電層6Aの表面及び第2の透明導電層6Bの裏面における、集電電極2が形成されていない領域において、絶縁膜を形成しても構わない。絶縁膜を形成しておくことにより、上述しためっき電極を形成するめっき法において、第1の透明導電層6Aの表面、及び第2の透明導電層6Bの裏面をめっき液から化学的及び電気的に保護することが可能となる。即ち、第1の透明導電層6A、第2の透明導電層6Bの表面に金属が析出されてしまうことを抑制することができる。
[Insulating film forming step]
Although not shown in FIG. 2, an insulating film is formed in a region where the collecting electrode 2 is not formed on the front surface of the first transparent conductive layer 6A and the back surface of the second transparent conductive layer 6B. It doesn't matter. In the plating method for forming the plating electrode described above by forming the insulating film, the surface of the first transparent conductive layer 6A and the back surface of the second transparent conductive layer 6B are chemically and electrically exposed from the plating solution. It is possible to protect. That is, it is possible to suppress the metal from being deposited on the surfaces of the first transparent conductive layer 6A and the second transparent conductive layer 6B.

この絶縁膜形成ステップは、例えば、図9に示す製膜装置300Aが、第4の製膜室65の後段に、第4の製膜室65に接続された第5の製膜室66を更に含み、第5の製膜室66が、第9の製膜位置89、第10の製膜位置90を含む構成において行うことができる。第5の製膜室66は、第9のカソード電極79、第10のカソード電極80、及び第5のアノード電極55を有しており、上述した第1の製膜室61等と同様の構成を有しているものとする。その場合、この第9の製膜位置89において、第1の透明導電層6Aの表面側に第1の絶縁膜を形成し、第10の製膜位置90において、第2の透明導電層6Bの裏面側に第2の絶縁膜を形成する方法としても構わない。   In this insulating film forming step, for example, the film forming apparatus 300 </ b> A shown in FIG. 9 further sets the fifth film forming chamber 66 connected to the fourth film forming chamber 65 at the rear stage of the fourth film forming chamber 65. In addition, the fifth film forming chamber 66 can be performed in a configuration including the ninth film forming position 89 and the tenth film forming position 90. The fifth film forming chamber 66 has a ninth cathode electrode 79, a tenth cathode electrode 80, and a fifth anode electrode 55, and has the same configuration as the first film forming chamber 61 and the like described above. It shall have. In this case, the first insulating film is formed on the surface side of the first transparent conductive layer 6A at the ninth film forming position 89, and the second transparent conductive layer 6B is formed at the tenth film forming position 90. A method of forming the second insulating film on the back surface side may be used.

具体的には、表面側に第1の真性半導体層5A、P型半導体層3、及び第1の透明導電層6Aを形成された半導体基板1が第5の製膜室66に搬入され、この第5の製膜室66において第1の透明導電層6Aの表面側に第1の絶縁膜を製膜される。その後、半導体基板1は、上述した搬送ステップ、反転ステップを経て、第2の半導体基板として、第1の製膜室61に再度搬入される。その後、半導体基板1は、その裏面側に第2の真性半導体層5B、N型半導体層4、及び第2の透明導電層6Bを形成された後、再度、第5の製膜室66内に搬入され、第2の透明導電層6Bの裏面側に第2の絶縁膜が製膜される。   Specifically, the semiconductor substrate 1 on which the first intrinsic semiconductor layer 5A, the P-type semiconductor layer 3, and the first transparent conductive layer 6A are formed on the surface side is carried into the fifth film forming chamber 66, and this In the fifth film forming chamber 66, a first insulating film is formed on the surface side of the first transparent conductive layer 6A. Thereafter, the semiconductor substrate 1 is carried again into the first film forming chamber 61 as the second semiconductor substrate through the above-described transfer step and reversal step. Thereafter, the second intrinsic semiconductor layer 5B, the N-type semiconductor layer 4, and the second transparent conductive layer 6B are formed on the rear surface side of the semiconductor substrate 1, and then again in the fifth film forming chamber 66. The second insulating film is deposited on the back surface side of the second transparent conductive layer 6B.

絶縁膜を構成する材料としては、電気的に絶縁性を示す材料を用いる必要があり、めっき液に対する化学的安定性を有する材料であることが望ましい。めっき液に対する化学的安定性が高い材料を用いることにより、上述しためっき電極を形成するに際して、絶縁膜が溶解しにくく、第1の透明導電層6Aの表面、及び第2の透明導電層6Bの裏面へのダメージが生じるのを抑制することができる。   As a material constituting the insulating film, it is necessary to use an electrically insulating material, and it is desirable that the material has chemical stability against the plating solution. By using a material having high chemical stability with respect to the plating solution, the insulating film is difficult to dissolve when the above-described plating electrode is formed, and the surface of the first transparent conductive layer 6A and the second transparent conductive layer 6B The occurrence of damage to the back surface can be suppressed.

また、絶縁膜を構成する材料としては、第1の透明導電層6A、第2の透明導電層6Bとの密着強度が大きい材料を用いることが好ましい。第1の透明導電層6A、第2の透明導電層6Bとの密着強度を大きくすることにより、上述しためっき電極を形成するに際して、絶縁膜が剥離しにくくなり、第1の透明導電層6A、第2の透明導電層6Bへの金属の析出を防ぐことができる。   Moreover, as a material which comprises an insulating film, it is preferable to use the material with large adhesive strength with 6 A of 1st transparent conductive layers and the 2nd transparent conductive layer 6B. By increasing the adhesion strength between the first transparent conductive layer 6A and the second transparent conductive layer 6B, the insulating film is difficult to peel off when the above-described plating electrode is formed, and the first transparent conductive layer 6A, It is possible to prevent metal from being deposited on the second transparent conductive layer 6B.

絶縁膜には、光透過率が高い材料を用いることが好ましい。絶縁膜による光吸収が小さければ、より多くの光を半導体基板1側へ取り込むことが可能となる。例えば、絶縁膜が透過率90%以上の十分な透明性を有する場合、絶縁膜での光吸収による光学的な損失が小さく、めっき電極形成後に、この絶縁膜を除去する工程を必要とせず、そのまま光電変換素子100の一部として使用することができる。そのため、光電変換素子100の製造工程を単純化でき、生産性をより向上させることが可能となる。また、絶縁膜を除去する工程を設けることなく、絶縁膜をそのまま光電変換素子100の一部として使用される場合、絶縁膜は、十分な耐候性、および熱・湿度に対する安定性を有する材料を用いることがより望ましい。   For the insulating film, a material having high light transmittance is preferably used. If light absorption by the insulating film is small, more light can be taken into the semiconductor substrate 1 side. For example, when the insulating film has sufficient transparency with a transmittance of 90% or more, optical loss due to light absorption in the insulating film is small, and after the plating electrode is formed, a step of removing the insulating film is not necessary, It can be used as it is as a part of the photoelectric conversion element 100. Therefore, the manufacturing process of the photoelectric conversion element 100 can be simplified, and the productivity can be further improved. In addition, when the insulating film is used as it is as a part of the photoelectric conversion element 100 without providing the step of removing the insulating film, the insulating film is made of a material having sufficient weather resistance and stability against heat and humidity. It is more desirable to use.

絶縁膜を構成する材料としては、無機絶縁性材料でも、有機絶縁性材料でもよい。無機絶縁性材料としては、例えば、酸化シリコン、窒化シリコン、酸化チタン、酸化アルミニウム、酸化マグネシウム等の材料を用いることができる。有機絶縁性材料としては、例えば、ポリエステル、エチレン酢酸ビニル共重合体、アクリル、エポキシ、ポリウレタン等の材料を用いることができる。   The material constituting the insulating film may be an inorganic insulating material or an organic insulating material. As the inorganic insulating material, for example, materials such as silicon oxide, silicon nitride, titanium oxide, aluminum oxide, and magnesium oxide can be used. As the organic insulating material, for example, materials such as polyester, ethylene vinyl acetate copolymer, acrylic, epoxy, and polyurethane can be used.

このような無機材料の中でも、めっき液耐性や透明性の観点からは、酸化シリコン、窒化シリコン、酸化窒化シリコン、酸化アルミニウム、サイアロン(SiAlON)、酸化イットリウム、酸化マグネシウム、チタン酸バリウム、酸化サマリウム、タンタル酸バリウム、酸化タンタル、フッ化マグネシウム、酸化チタン、チタン酸ストロンチウム等が好ましく用いられる。中でも、電気的特性や透明電極層との密着性等の観点からは、酸化シリコン、窒化シリコン、酸化窒化シリコン、酸化アルミニウム、サイアロン(SiAlON)、酸化イットリウム、酸化マグネシウム、チタン酸バリウム、酸化サマリウム、タンタル酸バリウム、酸化タンタル、フッ化マグネシウム等が好ましく、屈折率を適宜に調整し得る観点からは、酸化シリコンや窒化シリコン等が特に好ましく用いられる。なお、これらの無機材料は、化学量論的(stoichiometric)組成を有するものに限定されず、酸素欠損等を含むものであってもよい。   Among these inorganic materials, from the viewpoint of plating solution resistance and transparency, silicon oxide, silicon nitride, silicon oxynitride, aluminum oxide, sialon (SiAlON), yttrium oxide, magnesium oxide, barium titanate, samarium oxide, Barium tantalate, tantalum oxide, magnesium fluoride, titanium oxide, strontium titanate and the like are preferably used. Among these, from the viewpoint of electrical properties and adhesion to the transparent electrode layer, etc., silicon oxide, silicon nitride, silicon oxynitride, aluminum oxide, sialon (SiAlON), yttrium oxide, magnesium oxide, barium titanate, samarium oxide, Barium tantalate, tantalum oxide, magnesium fluoride, and the like are preferable, and silicon oxide, silicon nitride, and the like are particularly preferably used from the viewpoint that the refractive index can be appropriately adjusted. These inorganic materials are not limited to those having a stoichiometric composition, and may include oxygen deficiency or the like.

絶縁膜の構成材料として、酸化シリコンや窒化シリコン等の無機絶縁性材料を用いる場合は、絶縁膜の形成方法として、プラズマCVD法、スパッタ法等の乾式法が好ましく用いられる。また、絶縁膜の構成材料として、有機絶縁性材料を用いる場合は、絶縁膜の形成方法として、スピンコート法、スクリーン印刷法等の湿式法が好ましく用いられる。これらの方法によれば、ピンホール等の欠陥が少なく、緻密な構造の膜を形成することが可能となる。   When an inorganic insulating material such as silicon oxide or silicon nitride is used as a constituent material of the insulating film, a dry method such as a plasma CVD method or a sputtering method is preferably used as a method for forming the insulating film. In the case where an organic insulating material is used as a constituent material of the insulating film, a wet method such as a spin coating method or a screen printing method is preferably used as a method for forming the insulating film. According to these methods, it is possible to form a dense film with few defects such as pinholes.

本実施形態においては、より緻密な構造の膜を形成する観点から、絶縁膜をプラズマCVD法で形成する。この方法により、200nm程度の厚いものだけでなく、30〜100nm程度の薄い膜厚の絶縁膜を形成した場合も、緻密性の高い構造の膜を形成することができる。   In the present embodiment, the insulating film is formed by a plasma CVD method from the viewpoint of forming a denser film. According to this method, not only a thick film having a thickness of about 200 nm but also a thin film having a thickness of about 30 to 100 nm can be formed.

[その他の実施形態]
なお、図4を用いて説明した製膜装置300、及び図9を用いて説明した製膜装置300Aが搬送手段64を備え、上述した搬送ステップと反転ステップを行う例を示したが、本開示はこの例に限定されない。例えば、製膜装置300、300Aが搬送手段64を備えていない場合は、第1の真性半導体層製膜ステップ、第1導電型半導体層製膜ステップ、第3の製膜室通過ステップ、を経た第2の半導体基板を保管しておき、この第2の半導体基板と、新たに製膜する第1の半導体基板とを第1の製膜室61に搬入し、上述した第1の真性半導体層製膜ステップ、第2の真性半導体層製膜ステップを同一期間内において行う方法としてもよい。
[Other Embodiments]
Although the film forming apparatus 300 described with reference to FIG. 4 and the film forming apparatus 300A described with reference to FIG. 9 include the transfer means 64, the example in which the transfer step and the reversal step described above are performed is shown. Is not limited to this example. For example, when the film forming apparatuses 300 and 300A are not provided with the conveying means 64, the first intrinsic semiconductor layer forming step, the first conductive type semiconductor layer forming step, and the third film forming chamber passing step are performed. The second semiconductor substrate is stored, the second semiconductor substrate and the first semiconductor substrate to be newly formed are carried into the first film forming chamber 61, and the first intrinsic semiconductor layer described above is stored. The film forming step and the second intrinsic semiconductor layer forming step may be performed in the same period.

なお、図4、及び図9を用いて上述した第1の製膜室61等は、高周波電源に接続された第1のカソード電極71、第2のカソード電極72と、接地状態の第1のアノード電極51とを備えており、第1の製膜室61における両端に第1のカソード電極71と第2のカソード電極72が配置され、第1のカソード電極71と第2のカソード電極72の間に第1のアノード電極51が配置された例を示したが、本開示はこの例に限定されない。例えば、図10に示す例においては、製膜室67が、製膜室67の一端側に配置されたアノード電極56と、このアノード電極56に対向するように、製膜室67の他端側に、エリアを分けて配置された第1のカソード電極71A、第2のカソード電極72Aと、を備える構成としてもよい。この場合においても、第1のカソード電極71Aとアノード電極56との間が第1の製膜位置81A、第2のカソード電極72Aとアノード電極56との間が第2の製膜位置82Aとなる。ただし、第1の製膜位置81A、第2の製膜位置82Aにおける製膜条件を別にする場合には、図4、及び図9を用いて上述した例のように、2つのカソード電極が製膜室の両端に配置され、二つの製膜位置が、アノード電極により遮られた構成とする方が望ましい。   Note that the first film formation chamber 61 and the like described above with reference to FIGS. 4 and 9 include the first cathode electrode 71 and the second cathode electrode 72 connected to the high-frequency power source, and the first grounded state. The first cathode electrode 71 and the second cathode electrode 72 are disposed at both ends of the first film forming chamber 61, and the first cathode electrode 71 and the second cathode electrode 72 are connected to each other. Although the example in which the first anode electrode 51 is disposed between the two is shown, the present disclosure is not limited to this example. For example, in the example shown in FIG. 10, the film forming chamber 67 has an anode electrode 56 disposed on one end side of the film forming chamber 67 and the other end side of the film forming chamber 67 so as to face the anode electrode 56. In addition, the first cathode electrode 71A and the second cathode electrode 72A may be provided so as to be divided into areas. Also in this case, the first film forming position 81A is between the first cathode electrode 71A and the anode electrode 56, and the second film forming position 82A is between the second cathode electrode 72A and the anode electrode 56. . However, when the film forming conditions at the first film forming position 81A and the second film forming position 82A are different, the two cathode electrodes are formed as in the example described above with reference to FIGS. It is desirable that the two film forming positions are disposed at both ends of the film chamber and are blocked by the anode electrode.

なお、本実施形態においては、半導体基板1の表面側に第1の真性半導体層5Aを形成する第1の真性半導体層製膜ステップ、第1の真性半導体層5Aの表面側に第1導電型半導体層としてのP型半導体層3を形成する第1導電型半導体層製膜ステップ、第3の製膜室通過ステップ、及び搬送・反転ステップを経た後に、半導体基板1の裏面側に第2の真性半導体層5Bを形成する第2の真性半導体層製膜ステップ、第2の製膜室通過ステップ、及び第2の真性半導体層5Bの裏面側に第2導電型半導体層としてのN型半導体層4を形成する第2導電型半導体層製膜ステップを行う実施例を示したが、本開示はこのような方法に限定されない。図4及び図9を用いて、その例について、以下説明する。   In the present embodiment, the first intrinsic semiconductor layer forming step for forming the first intrinsic semiconductor layer 5A on the surface side of the semiconductor substrate 1 and the first conductivity type on the surface side of the first intrinsic semiconductor layer 5A. After passing through the first conductive type semiconductor layer forming step for forming the P-type semiconductor layer 3 as the semiconductor layer, the third forming chamber passing step, and the transfer / reversing step, the second side is formed on the back surface side of the semiconductor substrate 1. A second intrinsic semiconductor layer deposition step for forming intrinsic semiconductor layer 5B, a second deposition chamber passing step, and an N-type semiconductor layer as a second conductivity type semiconductor layer on the back side of second intrinsic semiconductor layer 5B Although the example which performs the 2nd conductivity type semiconductor layer film forming step which forms 4 was shown, this indication is not limited to such a method. Examples thereof will be described below with reference to FIGS. 4 and 9.

[第1の半導体基板を第1の製膜室の第2の製膜位置に配置するステップ]
まず、表裏面に所望の薄膜が形成されていない半導体基板1を、その表面側が露出されるように第1ホルダ31の基板載置面に載置する。そして、図4、及び図9に示した第1の製膜室61に基板ホルダ200ごと搬入し、半導体基板1を第1の製膜位置81に配置する。
[Step of disposing the first semiconductor substrate at the second deposition position of the first deposition chamber]
First, the semiconductor substrate 1 on which the desired thin film is not formed on the front and back surfaces is placed on the substrate placement surface of the first holder 31 so that the front side is exposed. Then, the entire substrate holder 200 is carried into the first film forming chamber 61 shown in FIGS. 4 and 9, and the semiconductor substrate 1 is disposed at the first film forming position 81.

[第1の真性半導体層製膜ステップ]
次に、半導体基板1の表面側に第1の真性半導体層5Aを製膜する第1の真性半導体層製膜ステップを行う。具体的には、第1の製膜室61内を、真空状態にした後に、シャワーヘッド電極である第1のカソード電極71から原料ガスとなるシリコン含有ガス等を供給し、第1の高周波電源91をオン状態とすることにより、第1の製膜位置81においてプラズマ放電を生起する。このプラズマ放電の生起により、原料ガスを電離させ、第1の半導体基板である半導体基板1の裏面に、第1の真性半導体層5Aを製膜する。
[First intrinsic semiconductor layer deposition step]
Next, a first intrinsic semiconductor layer deposition step for depositing the first intrinsic semiconductor layer 5A on the surface side of the semiconductor substrate 1 is performed. Specifically, after the inside of the first film forming chamber 61 is evacuated, a silicon-containing gas or the like serving as a source gas is supplied from a first cathode electrode 71 that is a showerhead electrode, and the first high-frequency power source When 91 is turned on, plasma discharge is generated at the first film forming position 81. By the occurrence of this plasma discharge, the source gas is ionized, and the first intrinsic semiconductor layer 5A is formed on the back surface of the semiconductor substrate 1 which is the first semiconductor substrate.

[第2の製膜室通過ステップ]
その後、基板ホルダ200を第2の製膜室62に搬入するが、この第2の製膜室62における第3の製膜位置83においては、半導体基板1の裏面側に対する製膜を行うことなく、半導体基板1を通過させる。
[Second film forming chamber passing step]
Thereafter, the substrate holder 200 is carried into the second film forming chamber 62. At the third film forming position 83 in the second film forming chamber 62, no film is formed on the back side of the semiconductor substrate 1. Then, the semiconductor substrate 1 is passed.

[第1導電型半導体層製膜ステップ]
次に、基板ホルダ200を第3の製膜室63に搬入し、第1の真性半導体層5Aの表面側に第1導電型半導体層を製膜する第1の導電型半導体層製膜ステップを行う。本実施例においては、第3の製膜室63において、第1導電型半導体層を製膜する。具体的には、半導体基板1を第5の製膜位置85に配置し、第3の製膜室63内を、真空状態にした後に、シャワーヘッド電極である第5のカソード電極75から原料ガスとなるシリコン含有ガス、及びドーパント添加ガス等を供給し、第5の高周波電源95をオン状態とすることにより、第5の製膜位置85においてプラズマ放電を生起する。このプラズマ放電の生起により、原料ガス、ドーパント添加ガスを電離させ、第1の真性半導体層5Aの表面側に、第1導電型半導体層としてのP型半導体層3を製膜する。
[First Conductive Type Semiconductor Layer Film Formation Step]
Next, the substrate holder 200 is carried into the third deposition chamber 63, and a first conductivity type semiconductor layer deposition step for depositing the first conductivity type semiconductor layer on the surface side of the first intrinsic semiconductor layer 5A is performed. Do. In the present embodiment, the first conductive type semiconductor layer is formed in the third film forming chamber 63. Specifically, after the semiconductor substrate 1 is disposed at the fifth film forming position 85 and the inside of the third film forming chamber 63 is evacuated, the source gas is supplied from the fifth cathode electrode 75 which is a shower head electrode. By supplying the silicon-containing gas, the dopant addition gas, and the like to turn on the fifth high-frequency power supply 95, plasma discharge is generated at the fifth film forming position 85. Due to the occurrence of this plasma discharge, the source gas and the dopant-added gas are ionized to form the P-type semiconductor layer 3 as the first conductivity type semiconductor layer on the surface side of the first intrinsic semiconductor layer 5A.

[搬送・反転ステップ]
基板ホルダ200が第3の製膜室63を通過すると、上述した搬送手段64により、基板ホルダ200を、再度第1の製膜室61内に搬送する搬送ステップを行う。
[Transfer / Reverse Step]
When the substrate holder 200 passes through the third film forming chamber 63, a transfer step of transferring the substrate holder 200 into the first film forming chamber 61 again by the transfer means 64 described above is performed.

ここで、第3の製膜室63を通過した半導体基板1の表面側には、第1の真性半導体層5Aと、P型半導体層3が製膜された状態となっている。   Here, the first intrinsic semiconductor layer 5 </ b> A and the P-type semiconductor layer 3 are formed on the surface side of the semiconductor substrate 1 that has passed through the third film forming chamber 63.

この実施例においては、表面側に所望の薄膜が形成された状態の半導体基板1を「第2の半導体基板」とする。   In this embodiment, the semiconductor substrate 1 in which a desired thin film is formed on the surface side is referred to as a “second semiconductor substrate”.

そして、第1ホルダ31に、表面側が露出されるように載置されていた半導体基板1を、その裏面側が露出されるように反転させて第2ホルダ32の基板載置面に載置する反転ステップを行う。   Then, the semiconductor substrate 1 placed on the first holder 31 so that the front side is exposed is turned over so that the back side is exposed and placed on the substrate placing surface of the second holder 32. Do step.

更に、この実施例においては、第2の半導体基板が第2ホルダ32に移されて空き状態になった第1ホルダ31の基板載置面に、表面側、及び裏面側のいずれにも所望の薄膜が形成されていない新たな第1の半導体基板を、その表面側が露出されるように載置する。   Further, in this embodiment, the second semiconductor substrate is moved to the second holder 32 and is free on the substrate placement surface of the first holder 31 on both the front side and the back side. A new first semiconductor substrate on which no thin film is formed is placed so that the surface side is exposed.

なお、この搬送ステップと反転ステップとは、どちらを先に行っても構わない。また、搬送ステップの途中で反転ステップを行う方法としても構わない。   Note that either the transporting step or the reversing step may be performed first. Moreover, it does not matter as a method of performing the reversing step in the middle of the conveying step.

[第2の半導体基板を第1の製膜室の第2の製膜位置に配置するステップ]
第2ホルダ32の基板載置面に第2の半導体基板が載置され、第1ホルダ31の基板載置面に第1の半導体基板が載置されると、基板ホルダ200を再度、第1の製膜室61に搬入する。第1の製膜室61内において、第1ホルダ31と第2ホルダ32とが、第1のアノード電極51に電気的に接続され、第1ホルダ31が上述した第1の製膜位置81に配置され、第2ホルダ32が上述した第2の製膜位置82に配置される。
[Step of Disposing Second Semiconductor Substrate at Second Film Forming Position of First Film Forming Chamber]
When the second semiconductor substrate is placed on the substrate placement surface of the second holder 32 and the first semiconductor substrate is placed on the substrate placement surface of the first holder 31, the substrate holder 200 is moved again to the first place. Into the film forming chamber 61. In the first film forming chamber 61, the first holder 31 and the second holder 32 are electrically connected to the first anode electrode 51, and the first holder 31 is located at the first film forming position 81 described above. The second holder 32 is disposed at the second film forming position 82 described above.

[第2の真性半導体層製膜ステップ]
第1の半導体基板が第1の製膜位置81に配置され、第2の半導体基板が第2の製膜位置82に配置されると、第1の製膜室61の扉を閉め、第1の製膜室61内を、真空状態にする。その後に、シャワーヘッド電極である第1のカソード電極71、及び第2のカソード電極72から原料ガスとなるシリコン含有ガス等を供給する。
[Second intrinsic semiconductor layer deposition step]
When the first semiconductor substrate is disposed at the first film deposition position 81 and the second semiconductor substrate is disposed at the second film deposition position 82, the door of the first film deposition chamber 61 is closed, and the first The film forming chamber 61 is evacuated. Thereafter, a silicon-containing gas or the like serving as a source gas is supplied from the first cathode electrode 71 and the second cathode electrode 72 that are showerhead electrodes.

第1のカソード電極71に接続された第1の高周波電源91をオン状態とすることにより、第1のカソード電極71と、第1のアノード電極51との間においてプラズマ放電を生起する。また、第2のカソード電極72に接続された第2の高周波電源92をオン状態とすることにより、第2のカソード電極72と、第1のアノード電極51との間においてプラズマ放電を生起する。このプラズマ放電の生起により、原料ガスであるSiHガス、及びHガスを電離させ、第1ホルダ31に載置された第1の半導体基板である半導体基板1の表面に、第1の真性半導体層5Aとしての真性非晶質シリコン層を製膜し、第2ホルダ32に載置された第2の半導体基板である半導体基板1の裏面に、第2の真性半導体層5Bとしての真性非晶質シリコン層を製膜する。 By turning on the first high frequency power supply 91 connected to the first cathode electrode 71, plasma discharge is generated between the first cathode electrode 71 and the first anode electrode 51. Further, by turning on the second high-frequency power source 92 connected to the second cathode electrode 72, plasma discharge is generated between the second cathode electrode 72 and the first anode electrode 51. Due to the occurrence of this plasma discharge, the source gas SiH 4 gas and H 2 gas are ionized, and the first intrinsicity is formed on the surface of the semiconductor substrate 1 which is the first semiconductor substrate placed on the first holder 31. An intrinsic amorphous silicon layer as the semiconductor layer 5A is formed, and an intrinsic non-layer as the second intrinsic semiconductor layer 5B is formed on the back surface of the semiconductor substrate 1 which is the second semiconductor substrate placed on the second holder 32. A crystalline silicon layer is formed.

この第1の真性半導体層製膜ステップと、上述した第2の真性半導体層製膜ステップとは、同一期間内に行われる。   The first intrinsic semiconductor layer deposition step and the second intrinsic semiconductor layer deposition step described above are performed within the same period.

このような方法により、半導体基板1の裏面側に所望の薄膜(本実施形態においては真性半導体層)を形成するための製膜室と、半導体基板1の表面側に前記所望の薄膜と共通の原料ガスを用いて形成される薄膜を形成するための製膜室とを、別々に設ける必要が無いため、インライン式の製造装置の小型化を実現することができる。   By such a method, a film forming chamber for forming a desired thin film (an intrinsic semiconductor layer in the present embodiment) on the back surface side of the semiconductor substrate 1 and a common film with the desired thin film on the surface side of the semiconductor substrate 1 are used. Since it is not necessary to separately provide a film forming chamber for forming a thin film formed using a source gas, it is possible to reduce the size of an in-line manufacturing apparatus.

また、第2の真性半導体層製膜ステップと、上述した第1の真性半導体層製膜ステップとを、同一期間において実施することができるため、生産性の高いインライン式製造プロセスを実現することができる。   In addition, since the second intrinsic semiconductor layer deposition step and the first intrinsic semiconductor layer deposition step described above can be performed in the same period, an in-line manufacturing process with high productivity can be realized. it can.

[第2導電型半導体層製膜ステップ]
第2の半導体基板の裏面に第2の真性半導体層5Bが製膜されると、基板ホルダ200を第2の製膜室62内に移動させる。本実施例においては、第2の製膜室62において、第2導電型半導体層を製膜する。第2の製膜室62では、第1ホルダ31と第2ホルダ32とが、第2のアノード電極52に電気的に接続され、第1ホルダ31が上述した第3の製膜位置83に配置され、第2ホルダ32が上述した第4の製膜位置84に配置される。その後、第2の製膜室62の扉を閉め、第2の製膜室62内を、真空状態にした後に、シャワーヘッド電極である第4のカソード電極74から第2の製膜室62内の第4の製膜位置84に、原料ガスとしてのSiHガス、及びHガスと、ドーパント添加ガスとしての水素希釈されたPHガスを供給する。なお、ドーパント不純物の添加量は微量でよいため、予めSiHやHで希釈された混合ガスを用いてもよい。
[Second conductivity type semiconductor layer deposition step]
When the second intrinsic semiconductor layer 5 </ b> B is formed on the back surface of the second semiconductor substrate, the substrate holder 200 is moved into the second film forming chamber 62. In the present embodiment, the second conductivity type semiconductor layer is deposited in the second deposition chamber 62. In the second film forming chamber 62, the first holder 31 and the second holder 32 are electrically connected to the second anode electrode 52, and the first holder 31 is arranged at the third film forming position 83 described above. Then, the second holder 32 is disposed at the fourth film forming position 84 described above. Thereafter, the door of the second film forming chamber 62 is closed, and the inside of the second film forming chamber 62 is evacuated, and then the fourth cathode electrode 74, which is a shower head electrode, enters the second film forming chamber 62. The fourth film formation position 84 is supplied with SiH 4 gas and H 2 gas as source gases and PH 3 gas diluted with hydrogen as dopant addition gas. Since the addition amount of the dopant impurity is good in trace amounts, it may be used a mixed gas diluted beforehand with SiH 4 and H 2.

本実施形態においては、第2のアノード電極52に内蔵されたヒーターを用いて、第2ホルダ32に載置された第2の半導体基板を加熱し、第4の高周波電源94をオン状態とすることにより、第4のカソード電極74と、第2のアノード電極52との間においてプラズマ放電を生起する。このプラズマ放電の生起により、第2の真性半導体層5Bの裏面側に、第2導電型半導体層としてのN型半導体層4を製膜する。   In the present embodiment, the second semiconductor substrate placed on the second holder 32 is heated using the heater built in the second anode electrode 52, and the fourth high-frequency power supply 94 is turned on. As a result, a plasma discharge is generated between the fourth cathode electrode 74 and the second anode electrode 52. Due to the occurrence of this plasma discharge, the N-type semiconductor layer 4 as the second conductivity type semiconductor layer is formed on the back surface side of the second intrinsic semiconductor layer 5B.

なお、この第2導電型半導体層製膜ステップは、上述した第2の製膜室通過ステップと同一期間に行うことが可能である。具体的には、第3のカソード電極73に接続された第3の高周波電源93をオフ状態のままとし、第3の製膜位置83においては、第1ホルダ31に載置された第1の半導体基板に対してなんらの製膜を行わない状態としつつ、第4のカソード電極74に接続された第4の高周波電源94をオン状態とし、シャワーヘッド電極である第4のカソード電極74から、各種ガスを供給し、第4の製膜位置84においては、第2の半導体基板の裏面側に形成された第2の真性半導体層5Bの裏面に、N型半導体層4を形成することが可能である。   In addition, this 2nd conductivity type semiconductor layer film-forming step can be performed in the same period as the 2nd film-forming chamber passage step mentioned above. Specifically, the third high-frequency power source 93 connected to the third cathode electrode 73 is kept off, and the first film placed on the first holder 31 is placed at the third film-forming position 83. While not forming any film on the semiconductor substrate, the fourth high-frequency power source 94 connected to the fourth cathode electrode 74 is turned on, and the fourth cathode electrode 74, which is a shower head electrode, Various gases are supplied, and the N-type semiconductor layer 4 can be formed on the back surface of the second intrinsic semiconductor layer 5B formed on the back surface side of the second semiconductor substrate at the fourth deposition position 84. It is.

[第3の製膜室通過ステップ]
第2の真性半導体層5Bの裏面側にN型半導体層4が製膜されると、第2の製膜室62の扉を開け、基板ホルダ200を第3の製膜室63内に移動させる。第3の製膜室63内において、第1ホルダ31と第2ホルダ32とが、第3のアノード電極53に電気的に接続され、第1ホルダ31が上述した第5の製膜位置85に配置され、第2ホルダ32が上述した第6の製膜位置86に配置される。
[Third film forming chamber passage step]
When the N-type semiconductor layer 4 is deposited on the back side of the second intrinsic semiconductor layer 5B, the door of the second deposition chamber 62 is opened and the substrate holder 200 is moved into the third deposition chamber 63. . In the third film forming chamber 63, the first holder 31 and the second holder 32 are electrically connected to the third anode electrode 53, and the first holder 31 is placed at the fifth film forming position 85 described above. The second holder 32 is disposed at the sixth film forming position 86 described above.

本実施例において、第3の製膜室63はP型半導体層3を製膜する製膜室であり、N型半導体層4の裏面側においてはP型半導体層3を形成しないため、第6の製膜位置86に配置された第2ホルダ32に載置された半導体基板1に対しては、なんら製膜を行うことなく第3の製膜室63を通過させる。即ち、この第3の製膜室通過ステップにおいて、第6のカソード電極76に接続された第6の高周波電源96をオフ状態とし、第2ホルダ32に載置された半導体基板1に対して製膜がされない状態とする。その際、シャワーヘッド電極である第6のカソード電極76から、なんらのガスも供給されない状態としてもよい。第5のカソード電極75と第6のカソード電極76とが、共通のガスボンベに接続されている場合には、電磁弁を用いて第6のカソード電極76側へのガス供給のみを止めるようにしてもよい。   In the present embodiment, the third film forming chamber 63 is a film forming chamber for forming the P-type semiconductor layer 3, and the P-type semiconductor layer 3 is not formed on the back side of the N-type semiconductor layer 4. The semiconductor substrate 1 placed on the second holder 32 disposed at the film forming position 86 is allowed to pass through the third film forming chamber 63 without performing any film formation. That is, in the third deposition chamber passing step, the sixth high-frequency power source 96 connected to the sixth cathode electrode 76 is turned off, and the semiconductor substrate 1 placed on the second holder 32 is manufactured. The film is not formed. At that time, no gas may be supplied from the sixth cathode electrode 76 which is a shower head electrode. When the fifth cathode electrode 75 and the sixth cathode electrode 76 are connected to a common gas cylinder, only the gas supply to the sixth cathode electrode 76 side is stopped using an electromagnetic valve. Also good.

なお、この第3の製膜室通過ステップは、上述した第1導電型半導体層製膜ステップと同一期間に行うことが可能である。即ち、第6のカソード電極76に接続された第6の高周波電源96をオフ状態のままとし、第6の製膜位置86においては、第2ホルダ32に載置された第2の半導体基板に対してなんらの製膜を行わない状態としつつ、第5のカソード電極75に接続された第5の高周波電源95をオン状態とし、シャワーヘッド電極である第5のカソード電極75から、各種ガスを供給し、第5の製膜位置85においては、第1の半導体基板の表面側に形成された第1の真性半導体層5Aの表面に、P型半導体層3を形成することが可能である。   In addition, this 3rd film forming chamber passage step can be performed in the same period as the first conductive type semiconductor layer film forming step described above. That is, the sixth high-frequency power source 96 connected to the sixth cathode electrode 76 is kept in an OFF state, and at the sixth film forming position 86, the second semiconductor substrate placed on the second holder 32 is placed on the second semiconductor substrate. On the other hand, while not forming any film, the fifth high-frequency power source 95 connected to the fifth cathode electrode 75 is turned on, and various gases are supplied from the fifth cathode electrode 75 which is a shower head electrode. At the fifth film forming position 85, the P-type semiconductor layer 3 can be formed on the surface of the first intrinsic semiconductor layer 5A formed on the surface side of the first semiconductor substrate.

なお、この第3の製膜室通過ステップの後に、図9を用いて上述した、透明導電層製膜ステップ、集電電極形成ステップを行ってもよい。   In addition, after this 3rd film forming chamber passage step, you may perform the transparent conductive layer film forming step and current collection electrode formation step which were mentioned above using FIG.

なお、本実施形態においては、第1導電型半導体をP型半導体、第2導電型半導体をN型半導体する方法を例に挙げて説明したが、第1導電型半導体をN型半導体、第2導電型半導体をP型半導体とする方法としてもよい。   In this embodiment, the first conductive semiconductor is described as an example of a P-type semiconductor and the second conductive semiconductor is an N-type semiconductor. However, the first conductive semiconductor is an N-type semiconductor, and the second conductive semiconductor is a second type. The conductive semiconductor may be a P-type semiconductor.

なお、本実施形態において上述した製造方法における、半導体基板1の表面側、裏面側をすべて逆にした製造方法としてもよい。即ち、例えば第1の製膜室61、第2の製膜室62、及び第3の製膜室63において、第1の半導体基板の非受光面側(裏面側)を製膜し、第2の半導体基板の受光面側(表面側)を製膜する製造方法としてもよい。   In addition, it is good also as a manufacturing method which reversed all the surface sides and the back surface sides of the semiconductor substrate 1 in the manufacturing method mentioned above in this embodiment. That is, for example, in the first film forming chamber 61, the second film forming chamber 62, and the third film forming chamber 63, the non-light-receiving surface side (back surface side) of the first semiconductor substrate is formed, and the second It is good also as the manufacturing method which forms into a film the light-receiving surface side (surface side) of this semiconductor substrate.

なお、本実施形態においては、各製膜室におけるカソード電極側から各種ガスを供給する例を説明したが、アノード電極がシャワーヘッド電極となっており、アノード電極側から各種ガスを製膜室内に供給する製造方法としてもよい。   In this embodiment, an example in which various gases are supplied from the cathode electrode side in each film forming chamber has been described. However, the anode electrode is a shower head electrode, and various gases are supplied from the anode electrode side into the film forming chamber. It is good also as a manufacturing method to supply.

なお、本実施形態の図4、及び図9に示す例においては、各製膜室の両端に高周波電源に接続された2つのカソード電極を配置し、この2つのカソード電極の間にアノード電極を配置する例を示したが、各製膜室の両端に2つのアノード電極を配置し、このアノード電極の間にカソード電極を配置する例としても構わない。この場合、中央に配置されたカソード電極が高周波電源に接続されており、一方のアノード電極とカソード電極との間、及び他方のアノード電極とカソード電極との間において、プラズマ放電を生起することができる。   In the example shown in FIGS. 4 and 9 of the present embodiment, two cathode electrodes connected to a high-frequency power source are arranged at both ends of each film forming chamber, and an anode electrode is interposed between the two cathode electrodes. Although the example of arranging is shown, two anode electrodes may be arranged at both ends of each film forming chamber, and the cathode electrode may be arranged between the anode electrodes. In this case, the cathode electrode arranged in the center is connected to the high frequency power source, and plasma discharge may occur between one anode electrode and the cathode electrode and between the other anode electrode and the cathode electrode. it can.

なお、本実施形態の図3に示す基板ホルダ200の構成例においては、第1ホルダ31の基板載置面と、第2ホルダ32の基板載置面とが、互いに逆方向を向く例を示したが、第1ホルダ31の基板載置面と、第2ホルダ32の基板載置面とが、互いに向かい合うように配置する構成としてもよい。その場合は、基板ホルダ200における第1ホルダ31と第2ホルダ32との距離を離しておき、基板ホルダ200を各製膜室に搬入した際に、第1ホルダ31と第2ホルダ32との間に配置される電極と、第1ホルダ31、及び第2ホルダ32の基板載置面とが、ある程度の間隔を持って配置される構成とすればよい。   In the configuration example of the substrate holder 200 shown in FIG. 3 of the present embodiment, an example is shown in which the substrate placement surface of the first holder 31 and the substrate placement surface of the second holder 32 face in opposite directions. However, the substrate placement surface of the first holder 31 and the substrate placement surface of the second holder 32 may be arranged so as to face each other. In that case, the distance between the first holder 31 and the second holder 32 in the substrate holder 200 is separated, and when the substrate holder 200 is carried into each film forming chamber, the first holder 31 and the second holder 32 What is necessary is just to set it as the structure by which the electrode arrange | positioned between and the board | substrate mounting surface of the 1st holder 31 and the 2nd holder 32 are arrange | positioned with a certain amount of space | intervals.

また、基板ホルダ200において、第1ホルダ31の基板載置面と、第2ホルダ32の基板載置面とが、互いに向かい合うように配置する場合には、基板ホルダ200の内側に配置される基板載置面にガスが回り込みやすくするために、第1ホルダ31、第2ホルダ32における半導体基板1を載置しない領域において複数の孔を設けておく構成としてもよい。   Further, in the substrate holder 200, when the substrate placement surface of the first holder 31 and the substrate placement surface of the second holder 32 are disposed to face each other, the substrate disposed inside the substrate holder 200. A plurality of holes may be provided in a region of the first holder 31 and the second holder 32 where the semiconductor substrate 1 is not placed so that the gas can easily flow around the placement surface.

1 半導体基板、2 集電電極、2A バスバー電極、2B フィンガー電極、3 P型半導体層、4 N型半導体層、5A 第1の真性半導体層、5B 第2の真性半導体層、6A 第1の透明導電層、6B 第2の透明導電層、8 光電変換部、31 第1ホルダ、32 第2ホルダ、33 保持部、51 第1のアノード電極、52 第2のアノード電極、53 第3のアノード電極、54 第4のアノード電極、55 第5のアノード電極、56 アノード電極、61 第1の製膜室、62 第2の製膜室、63 第3の製膜室、64 搬送手段、65 第4の製膜室、66 第5の製膜室、67 製膜室、71 第1のカソード電極、71A 第1のカソード電極、72 第2のカソード電極、72A 第2のカソード電極、73 第3のカソード電極、74 第4のカソード電極、75 第5のカソード電極、76 第6のカソード電極、77 第7のカソード電極、78 第8のカソード電極、79 第9のカソード電極、80 第10のカソード電極、81 第1の製膜位置、81A 第1の製膜位置、82 第2の製膜位置、82A 第2の製膜位置、83 第3の製膜位置、84 第4の製膜位置、85 第5の製膜位置、86 第6の製膜位置、87 第7の製膜位置、88 第8の製膜位置、89 第9の製膜位置、90 第10の製膜位置、91 第1の高周波電源、92 第2の高周波電源、93 第3の高周波電源、94 第4の高周波電源、95 第5の高周波電源、96 第6の高周波電源、100 光電変換素子、200 基板ホルダ、300 製膜装置、300A 製膜装置。

DESCRIPTION OF SYMBOLS 1 Semiconductor substrate, 2 Current collection electrode, 2A Bus-bar electrode, 2B finger electrode, 3 P-type semiconductor layer, 4 N-type semiconductor layer, 5A 1st intrinsic semiconductor layer, 5B 2nd intrinsic semiconductor layer, 6A 1st transparent Conductive layer, 6B 2nd transparent conductive layer, 8 photoelectric conversion part, 31 1st holder, 32 2nd holder, 33 holding part, 51 1st anode electrode, 52 2nd anode electrode, 53 3rd anode electrode , 54 4th anode electrode, 55 5th anode electrode, 56 anode electrode, 61 1st film-forming chamber, 62 2nd film-forming chamber, 63 3rd film-forming chamber, 64 transport means, 65 4th Film forming chamber, 66 fifth film forming chamber, 67 film forming chamber, 71 first cathode electrode, 71A first cathode electrode, 72 second cathode electrode, 72A second cathode electrode, 73 third film forming chamber Cathode electrode, 74 Fourth cathode electrode , 75 5th cathode electrode, 76 6th cathode electrode, 77 7th cathode electrode, 78 8th cathode electrode, 79 9th cathode electrode, 80 10th cathode electrode, 81 1st film forming position , 81A first film forming position, 82 second film forming position, 82A second film forming position, 83 third film forming position, 84 fourth film forming position, 85 fifth film forming position, 86 6th deposition position, 87 7th deposition position, 88 8th deposition position, 89 9th deposition position, 90 10th deposition position, 91 1st high frequency power supply, 92 2nd deposition position High-frequency power source, 93 Third high-frequency power source, 94 Fourth high-frequency power source, 95 Fifth high-frequency power source, 96 Sixth high-frequency power source, 100 Photoelectric conversion element, 200 Substrate holder, 300 Film-forming apparatus, 300A Film-forming apparatus.

Claims (21)

光電変換素子の製造方法であって、
前記光電変換素子は、第1の主面及び第2の主面を有し、少なくとも第1の薄膜、半導体基板、及び第2の薄膜をこの順で含み、
前記製造方法は、第1の配置ステップ、第2の配置ステップ、及び第1の製膜ステップと、を含み、
前記第1の配置ステップでは、前記第1の薄膜及び前記第2の薄膜が形成されていない第1の半導体基板を、第1の製膜室における第1の製膜位置に配置し、
前記第2の配置ステップでは、前記第1の主面側には少なくとも前記第1の薄膜が形成され、前記第2の主面側には前記第2の薄膜が形成されていない第2の半導体基板を、前記第1の製膜室における第2の製膜位置に配置し、
前記第1の製膜ステップでは、前記第1の製膜室において、前記第1の薄膜を前記第1の半導体基板の前記第1の主面側に形成する工程と、前記第2の薄膜を前記第2の半導体基板の前記第2の主面側に形成する工程と、を同一期間内に行う、
光電変換素子の製造方法。
A method for producing a photoelectric conversion element, comprising:
The photoelectric conversion element has a first main surface and a second main surface, and includes at least a first thin film, a semiconductor substrate, and a second thin film in this order,
The manufacturing method includes a first arranging step, a second arranging step, and a first film forming step,
In the first disposing step, the first semiconductor substrate on which the first thin film and the second thin film are not formed is disposed at a first film forming position in the first film forming chamber,
In the second arrangement step, at least the first thin film is formed on the first main surface side, and the second semiconductor is not formed on the second main surface side. A substrate is disposed at a second deposition position in the first deposition chamber;
In the first film forming step, in the first film forming chamber, the step of forming the first thin film on the first main surface side of the first semiconductor substrate; and the second thin film Performing the step of forming the second semiconductor substrate on the second main surface side within the same period,
A method for producing a photoelectric conversion element.
前記第1の薄膜と前記第2の薄膜とは、共通の組成を有する、
請求項1に記載の光電変換素子の製造方法。
The first thin film and the second thin film have a common composition,
The manufacturing method of the photoelectric conversion element of Claim 1.
前記第1の薄膜と前記第2の薄膜とは、共通の原料ガスを用いて形成される、
請求項1又は2に記載の光電変換素子の製造方法。
The first thin film and the second thin film are formed using a common source gas.
The manufacturing method of the photoelectric conversion element of Claim 1 or 2.
前記第1の製膜ステップにおいて、前記第1の製膜位置における前記第1の薄膜の製膜条件と、前記第2の製膜位置における前記第2の薄膜の製膜条件と、を異ならせる、
請求項1乃至3のいずれか一つに記載の光電変換素子の製造方法。
In the first film forming step, the film forming condition of the first thin film at the first film forming position is different from the film forming condition of the second thin film at the second film forming position. ,
The manufacturing method of the photoelectric conversion element as described in any one of Claims 1 thru | or 3.
前記製造方法は、反転ステップと、搬送ステップと、を更に含み、
前記反転ステップでは、前記第1の製膜ステップを経た前記第1の半導体基板の前記第1の主面側と前記第2の主面側とを反転させ、
前記搬送ステップでは、前記第1の製膜ステップを経た前記第1の半導体基板を、前記第2の半導体基板として前記第1の製膜室内に搬送する、
請求項1乃至4のいずれか一つに記載の光電変換素子の製造方法。
The manufacturing method further includes a reversing step and a conveying step,
In the inversion step, the first main surface side and the second main surface side of the first semiconductor substrate that has undergone the first film forming step are inverted,
In the transfer step, the first semiconductor substrate that has passed through the first film forming step is transferred into the first film forming chamber as the second semiconductor substrate.
The manufacturing method of the photoelectric conversion element as described in any one of Claims 1 thru | or 4.
前記第1の製膜ステップにおいて形成する前記第1の薄膜、及び前記第2の薄膜は、真性半導体層である、
請求項1乃至5のいずれか一つに記載の光電変換素子の製造方法。
The first thin film and the second thin film formed in the first film forming step are intrinsic semiconductor layers.
The manufacturing method of the photoelectric conversion element as described in any one of Claims 1 thru | or 5.
前記第1の製膜室が、第1のカソード電極と、第2のカソード電極と、前記第1のカソード電極と前記第2のカソード電極との間に配置された第1のアノード電極と、を備え、
前記第1の配置ステップにおいて、前記第1の半導体基板の前記第1の主面側が前記第1のカソード電極側に向くように、前記第1の半導体基板を前記第1の製膜位置に配置し、
前記第2の配置ステップにおいて、前記第2の半導体基板の前記第2の主面側が前記第2のカソード電極側に向くように、前記第2の半導体基板を前記第2の製膜位置に配置し、
前記第1の製膜ステップにおいて、前記第1の製膜位置と前記第2の製膜位置においてプラズマ放電を生起する、
請求項1乃至6のいずれか一つに記載の光電変換素子の製造方法。
The first film forming chamber includes a first cathode electrode, a second cathode electrode, a first anode electrode disposed between the first cathode electrode and the second cathode electrode; With
In the first arrangement step, the first semiconductor substrate is arranged at the first film forming position so that the first main surface side of the first semiconductor substrate faces the first cathode electrode side. And
In the second arrangement step, the second semiconductor substrate is arranged at the second film formation position so that the second main surface side of the second semiconductor substrate faces the second cathode electrode side. And
In the first film forming step, plasma discharge is generated at the first film forming position and the second film forming position.
The manufacturing method of the photoelectric conversion element as described in any one of Claims 1 thru | or 6.
前記第1の配置ステップと前記第2の配置ステップとが略同時に行われる、
請求項1乃至7のいずれか一つに記載の光電変換素子の製造方法。
The first placement step and the second placement step are performed substantially simultaneously,
The manufacturing method of the photoelectric conversion element as described in any one of Claims 1 thru | or 7.
前記製造方法は、第3の配置ステップと、第4の配置ステップと、第2の製膜ステップと、を更に含み、
前記第3の配置ステップでは、前記第1の製膜室に直列に接続された第2の製膜室において、前記第1の半導体基板を、前記第2の製膜室における第3の製膜位置に配置し、
前記第4の配置ステップでは、前記第2製膜室において、前記第2の半導体基板を、前記第2の製膜室における第4の製膜位置に配置し、
前記第2の製膜ステップでは、前記第2の製膜室において、前記第2の半導体基板における前記第2の薄膜の前記第2の主面側には、第1導電型半導体層を形成せずに、前記第1の半導体基板における前記第1の薄膜の前記第1の主面側には、前記第1導電型半導体層を形成する、
請求項1乃至8のいずれか一つに記載の光電変換素子の製造方法。
The manufacturing method further includes a third arranging step, a fourth arranging step, and a second film forming step,
In the third arrangement step, in the second film forming chamber connected in series to the first film forming chamber, the first semiconductor substrate is placed in the third film forming chamber in the second film forming chamber. Placed in position,
In the fourth disposing step, in the second film forming chamber, the second semiconductor substrate is disposed at a fourth film forming position in the second film forming chamber,
In the second film forming step, in the second film forming chamber, a first conductive semiconductor layer is formed on the second main surface side of the second thin film in the second semiconductor substrate. The first conductive semiconductor layer is formed on the first main surface side of the first thin film in the first semiconductor substrate.
The manufacturing method of the photoelectric conversion element as described in any one of Claims 1 thru | or 8.
前記第2の製膜室が、第3のカソード電極と、第4のカソード電極と、前記第3のカソード電極と前記第4のカソード電極との間に配置された第2のアノード電極と、を備え、
前記第3の配置ステップにおいて、前記第1の半導体基板の前記第1の主面側が前記第3のカソード電極側に向くように、前記第1の半導体基板を前記第3の製膜位置に配置し、
前記第4の配置ステップにおいて、前記第2の半導体基板の前記第2の主面側が前記第4のカソード電極側に向くように、前記第2の半導体基板を前記第4の製膜位置に配置し、
前記第2の製膜ステップにおいて、前記第3の製膜位置においてプラズマ放電を生起する、
請求項9に記載の光電変換素子の製造方法。
The second film forming chamber includes a third cathode electrode, a fourth cathode electrode, a second anode electrode disposed between the third cathode electrode and the fourth cathode electrode; With
In the third arrangement step, the first semiconductor substrate is arranged at the third film forming position so that the first main surface side of the first semiconductor substrate faces the third cathode electrode side. And
In the fourth arrangement step, the second semiconductor substrate is arranged at the fourth film forming position so that the second main surface side of the second semiconductor substrate faces the fourth cathode electrode side. And
In the second film forming step, plasma discharge is generated at the third film forming position.
The manufacturing method of the photoelectric conversion element of Claim 9.
前記第2の製膜ステップにおいて、前記第4の製膜位置においては、前記第1導電型半導体層の形成に用いる原料ガスを供給しない、
請求項10に記載の光電変換素子の製造方法。
In the second film forming step, the source gas used for forming the first conductivity type semiconductor layer is not supplied at the fourth film forming position.
The manufacturing method of the photoelectric conversion element of Claim 10.
前記第3の配置ステップと前記第4の配置ステップとが略同時に行われる、
請求項9乃至11のいずれか一つに記載の光電変換素子の製造方法。
The third placement step and the fourth placement step are performed substantially simultaneously.
The manufacturing method of the photoelectric conversion element as described in any one of Claims 9 thru | or 11.
前記製造方法は、第5の配置ステップと、第6の配置ステップと、第3の製膜ステップと、を更に含み、
前記第5の配置ステップでは、前記第2の製膜室に直列に接続された第3の製膜室において、前記第1の半導体基板を、前記第3の製膜室における第5の製膜位置に配置し、
前記第6の配置ステップでは、前記第3の製膜室において、前記第2の半導体基板を、前記第3の製膜室における第6の製膜位置に配置し、
前記第3の製膜ステップでは、前記第3の製膜室において、前記第1の半導体基板における前記第1導電型半導体層の前記第1の主面側には、第2導電型半導体層を形成せずに、前記第2の半導体基板における前記第2の薄膜の前記第2の主面側には、前記第2導電型半導体層を形成する、
請求項9乃至12のいずれか一つに記載の光電変換素子の製造方法。
The manufacturing method further includes a fifth arrangement step, a sixth arrangement step, and a third film forming step,
In the fifth arrangement step, in the third film forming chamber connected in series to the second film forming chamber, the first semiconductor substrate is placed in the fifth film forming chamber in the third film forming chamber. Placed in position,
In the sixth arrangement step, in the third film formation chamber, the second semiconductor substrate is arranged at a sixth film formation position in the third film formation chamber,
In the third film forming step, a second conductive type semiconductor layer is formed on the first main surface side of the first conductive type semiconductor layer in the first semiconductor substrate in the third film forming chamber. Without forming the second conductive semiconductor layer on the second main surface side of the second thin film in the second semiconductor substrate;
The manufacturing method of the photoelectric conversion element as described in any one of Claims 9 thru | or 12.
前記第3の製膜室が、第5のカソード電極と、第6のカソード電極と、前記第5のカソード電極と前記第6のカソード電極との間に配置された第3のアノード電極と、を備え、
前記第5の配置ステップにおいて、前記第1の半導体基板の前記第1の主面側が前記第5のカソード電極側に向くように、前記第1の半導体基板を前記第5の製膜位置に配置し、
前記第6の配置ステップにおいて、前記第2の半導体基板の前記第2の主面側が前記第6のカソード電極側に向くように、前記第2の半導体基板を前記第6の製膜位置に配置し、
前記第3の製膜ステップにおいて、前記第6の製膜位置においてプラズマ放電を生起する、
請求項13に記載の光電変換素子の製造方法。
The third deposition chamber comprises a fifth cathode electrode, a sixth cathode electrode, a third anode electrode disposed between the fifth cathode electrode and the sixth cathode electrode; With
In the fifth arrangement step, the first semiconductor substrate is arranged at the fifth film forming position so that the first main surface side of the first semiconductor substrate faces the fifth cathode electrode side. And
In the sixth arrangement step, the second semiconductor substrate is arranged at the sixth film formation position so that the second main surface side of the second semiconductor substrate faces the sixth cathode electrode side. And
In the third film forming step, plasma discharge is generated at the sixth film forming position.
The manufacturing method of the photoelectric conversion element of Claim 13.
前記第3の製膜ステップにおいて、前記第5の製膜位置においては、前記第2導電型半導体層の形成に用いる原料ガスを供給しない、
請求項14に記載の光電変換素子の製造方法。
In the third film forming step, the source gas used for forming the second conductivity type semiconductor layer is not supplied at the fifth film forming position.
The manufacturing method of the photoelectric conversion element of Claim 14.
前記第5の配置ステップと前記第6の配置ステップとが略同時に行われる、
請求項13乃至15のいずれか一つに記載の光電変換素子の製造方法。
The fifth placement step and the sixth placement step are performed substantially simultaneously.
The manufacturing method of the photoelectric conversion element as described in any one of Claim 13 thru | or 15.
前記製造方法は、第3の配置ステップと、第4の配置ステップと、第2の製膜ステップと、を更に含み、
前記第3の配置ステップでは、前記第1の製膜室に直列に接続された第2の製膜室において、前記第1の半導体基板を、前記第2の製膜室における第3の製膜位置に配置し、
前記第4の配置ステップでは、前記第2の製膜室において、前記第2の半導体基板を、前記第2の製膜室における第4の製膜位置に配置し、
前記第2の製膜ステップでは、前記第2の製膜室において、前記第1の半導体基板における前記第1の薄膜の前記第1の主面側には、第2導電型半導体層を形成せずに、前記第2の半導体基板における前記第2の薄膜の前記第2の主面側には、前記第2導電型半導体層を形成する、
請求項1乃至8のいずれか一つに記載の光電変換素子の製造方法。
The manufacturing method further includes a third arranging step, a fourth arranging step, and a second film forming step,
In the third arrangement step, in the second film forming chamber connected in series to the first film forming chamber, the first semiconductor substrate is placed in the third film forming chamber in the second film forming chamber. Placed in position,
In the fourth disposing step, in the second film forming chamber, the second semiconductor substrate is disposed at a fourth film forming position in the second film forming chamber,
In the second film forming step, in the second film forming chamber, a second conductive type semiconductor layer is formed on the first main surface side of the first thin film in the first semiconductor substrate. The second conductive semiconductor layer is formed on the second main surface side of the second thin film in the second semiconductor substrate.
The manufacturing method of the photoelectric conversion element as described in any one of Claims 1 thru | or 8.
前記製造方法は、第5の配置ステップと、第6の配置ステップと、第3の製膜ステップと、を更に含み、
前記第5の配置ステップでは、前記第2の製膜室に直列に接続された第3の製膜室において、前記第1の半導体基板を、前記第3の製膜室における第5の製膜位置に配置し、
前記第6の配置ステップでは、前記第3の製膜室において、前記第2の半導体基板を、前記第3の製膜室における第6の製膜位置に配置し、
前記第3の製膜ステップでは、前記第3の製膜室において、前記第2の半導体基板における前記第2導電型半導体層の前記第2の主面側には、第1導電型半導体層を形成せずに、前記第1の半導体基板における前記第1の薄膜の前記第1の主面側には、前記第1導電型半導体層を形成する、
請求項17に記載の光電変換素子の製造方法。
The manufacturing method further includes a fifth arrangement step, a sixth arrangement step, and a third film forming step,
In the fifth arrangement step, in the third film forming chamber connected in series to the second film forming chamber, the first semiconductor substrate is placed in the fifth film forming chamber in the third film forming chamber. Placed in position,
In the sixth arrangement step, in the third film formation chamber, the second semiconductor substrate is arranged at a sixth film formation position in the third film formation chamber,
In the third film forming step, a first conductive type semiconductor layer is formed on the second main surface side of the second conductive type semiconductor layer in the second semiconductor substrate in the third film forming chamber. Without forming the first conductive semiconductor layer on the first main surface side of the first thin film in the first semiconductor substrate;
The manufacturing method of the photoelectric conversion element of Claim 17.
前記製造方法は、第4の製膜ステップを更に含み、
前記第4の製膜ステップでは、前記第3の製膜室に直列に接続された第4の製膜室において、前記第1の半導体基板における前記第1導電型半導体層の前記第1の主面側に、第1の透明導電層を形成し、前記第2の半導体基板における前記第2導電型半導体層の前記第2の主面側に、第2の透明導電層を形成する、
請求項13乃至16、18のいずれか一つに記載の光電変換素子の製造方法。
The manufacturing method further includes a fourth film forming step,
In the fourth film forming step, in the fourth film forming chamber connected in series to the third film forming chamber, the first main type of the first conductive type semiconductor layer in the first semiconductor substrate is formed. Forming a first transparent conductive layer on the surface side, and forming a second transparent conductive layer on the second main surface side of the second conductivity type semiconductor layer in the second semiconductor substrate;
The manufacturing method of the photoelectric conversion element as described in any one of Claims 13 thru | or 16,18.
前記製造方法は、第5の製膜ステップを更に含み、
前記第5の製膜ステップでは、前記第4の製膜室に直列に接続された第5の製膜室において、前記第1の半導体基板における前記第1の透明導電層の前記第1の主面側に、第1の絶縁膜を形成し、前記第2の半導体基板における前記第2の透明導電層の前記第2の主面側に、第2の絶縁膜を形成する、
請求項19に記載の光電変換素子の製造方法。
The manufacturing method further includes a fifth film forming step,
In the fifth film forming step, in the fifth film forming chamber connected in series to the fourth film forming chamber, the first main conductive layer of the first transparent conductive layer in the first semiconductor substrate is formed. Forming a first insulating film on the surface side, and forming a second insulating film on the second main surface side of the second transparent conductive layer in the second semiconductor substrate;
The manufacturing method of the photoelectric conversion element of Claim 19.
前記第2の半導体基板は、前記第1の製膜ステップにおいて前記第1の薄膜を形成された前記第1の半導体基板である、
請求項1乃至20のいずれか一つに記載の光電変換素子の製造方法。

The second semiconductor substrate is the first semiconductor substrate on which the first thin film is formed in the first film forming step.
The manufacturing method of the photoelectric conversion element as described in any one of Claims 1 thru | or 20.

JP2017154434A 2017-08-09 2017-08-09 Manufacturing method of photoelectric conversion element Active JP6994866B2 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2017154434A JP6994866B2 (en) 2017-08-09 2017-08-09 Manufacturing method of photoelectric conversion element
CN201880051001.5A CN110998869B (en) 2017-08-09 2018-05-29 Method for manufacturing photoelectric conversion element
US16/638,056 US11133430B2 (en) 2017-08-09 2018-05-29 Photoelectric conversion element production method
PCT/JP2018/020598 WO2019031029A1 (en) 2017-08-09 2018-05-29 Photoelectric conversion element production method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017154434A JP6994866B2 (en) 2017-08-09 2017-08-09 Manufacturing method of photoelectric conversion element

Publications (2)

Publication Number Publication Date
JP2019033217A true JP2019033217A (en) 2019-02-28
JP6994866B2 JP6994866B2 (en) 2022-01-14

Family

ID=65524428

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017154434A Active JP6994866B2 (en) 2017-08-09 2017-08-09 Manufacturing method of photoelectric conversion element

Country Status (1)

Country Link
JP (1) JP6994866B2 (en)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009164426A (en) * 2008-01-08 2009-07-23 Shimadzu Corp Plasma cvd device
WO2011125861A1 (en) * 2010-03-31 2011-10-13 三洋電機株式会社 Method for manufacturing solar cell, and solar cell
JP2013072132A (en) * 2011-09-29 2013-04-22 Ulvac Japan Ltd Film-forming apparatus
WO2014050304A1 (en) * 2012-09-27 2014-04-03 三洋電機株式会社 Photoelectric conversion element and method for manufacturing same
JP2015192077A (en) * 2014-03-28 2015-11-02 株式会社カネカ Plasma cvd device, and method of manufacturing solar battery using the same
US20160300975A1 (en) * 2015-02-17 2016-10-13 Solarcity Corporation System for improving solar cell manufacturing yield

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009164426A (en) * 2008-01-08 2009-07-23 Shimadzu Corp Plasma cvd device
WO2011125861A1 (en) * 2010-03-31 2011-10-13 三洋電機株式会社 Method for manufacturing solar cell, and solar cell
JP2013072132A (en) * 2011-09-29 2013-04-22 Ulvac Japan Ltd Film-forming apparatus
WO2014050304A1 (en) * 2012-09-27 2014-04-03 三洋電機株式会社 Photoelectric conversion element and method for manufacturing same
JP2015192077A (en) * 2014-03-28 2015-11-02 株式会社カネカ Plasma cvd device, and method of manufacturing solar battery using the same
US20160300975A1 (en) * 2015-02-17 2016-10-13 Solarcity Corporation System for improving solar cell manufacturing yield

Also Published As

Publication number Publication date
JP6994866B2 (en) 2022-01-14

Similar Documents

Publication Publication Date Title
CN102144303B (en) Hetero solar cell and method for producing hetero solar cells
KR101244027B1 (en) Flexible solar cell and fabricating method for the same
JP6685896B2 (en) Solar cell and manufacturing method thereof
JP5863391B2 (en) Method for manufacturing crystalline silicon solar cell
US20120240998A1 (en) Device comprising electrical contacts and its production process
TW201427036A (en) Optimized an anti-reflection coating layer for crystalline silicon solar cells
CN102386253A (en) Interface treatment technology for hetero junction solar cell
WO2024098999A1 (en) Solar cell and preparation method therefor
WO2012132766A1 (en) Photoelectric conversion device and method for producing photoelectric conversion device
CN101295745A (en) Film, its forming method and thin-film solar cell with the same
CN104854707B (en) Solar cell, manufacturing method therefor, solar-cell module, and manufacturing method therefor
CN105470347A (en) PERC (PowerEdge RAID Controller) battery manufacturing method
JP6994866B2 (en) Manufacturing method of photoelectric conversion element
CN110731015B (en) Solar cell module and method for manufacturing solar cell module
JP6899731B2 (en) Manufacturing method of photoelectric conversion element
CN115274935B (en) TCO coating method, TCO coating equipment, solar cell and preparation method thereof
JP6994867B2 (en) Manufacturing method of photoelectric conversion element
US11133430B2 (en) Photoelectric conversion element production method
WO2011114551A1 (en) Solar cell and method for manufacturing same
CN103154301A (en) Flexible ti-in-zn-o transparent electrode for dye-sensitized solar cell, and metal-inserted three-layer transparent electrode with high conductivity using same and manufacturing method therefor
CN115588718A (en) Preparation method of solar cell and solar cell
TWI447919B (en) Silicon based solar cell with a heterojunction structure and the manufacturing method thereof
US20230155049A1 (en) Laminated photovoltaic device, and production method
CN102810600A (en) Preparation method of crystalline silicon solar cell
CN113930748A (en) Preparation method of solar cell, solar cell and photovoltaic module

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200623

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210601

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210726

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211124

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211214

R150 Certificate of patent or registration of utility model

Ref document number: 6994866

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150