JP2019009328A - Power semiconductor device - Google Patents
Power semiconductor device Download PDFInfo
- Publication number
- JP2019009328A JP2019009328A JP2017124884A JP2017124884A JP2019009328A JP 2019009328 A JP2019009328 A JP 2019009328A JP 2017124884 A JP2017124884 A JP 2017124884A JP 2017124884 A JP2017124884 A JP 2017124884A JP 2019009328 A JP2019009328 A JP 2019009328A
- Authority
- JP
- Japan
- Prior art keywords
- power semiconductor
- solder paste
- semiconductor device
- solder
- main terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 107
- 229910000679 solder Inorganic materials 0.000 claims abstract description 125
- 230000004907 flux Effects 0.000 claims abstract description 24
- 229910052751 metal Inorganic materials 0.000 claims abstract description 11
- 239000002184 metal Substances 0.000 claims abstract description 11
- 229920005989 resin Polymers 0.000 claims description 8
- 239000011347 resin Substances 0.000 claims description 8
- 238000005245 sintering Methods 0.000 claims description 6
- 238000005476 soldering Methods 0.000 claims description 6
- 239000004570 mortar (masonry) Substances 0.000 claims description 4
- 230000015556 catabolic process Effects 0.000 abstract description 2
- 238000005056 compaction Methods 0.000 abstract 1
- 239000000758 substrate Substances 0.000 description 24
- 238000000034 method Methods 0.000 description 16
- 230000008569 process Effects 0.000 description 15
- BDAGIHXWWSANSR-UHFFFAOYSA-N methanoic acid Natural products OC=O BDAGIHXWWSANSR-UHFFFAOYSA-N 0.000 description 14
- 239000012298 atmosphere Substances 0.000 description 9
- 229920001296 polysiloxane Polymers 0.000 description 9
- 239000004734 Polyphenylene sulfide Substances 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 8
- 238000002844 melting Methods 0.000 description 8
- 230000008018 melting Effects 0.000 description 8
- 229920000069 polyphenylene sulfide Polymers 0.000 description 8
- OSWFIVFLDKOXQC-UHFFFAOYSA-N 4-(3-methoxyphenyl)aniline Chemical compound COC1=CC=CC(C=2C=CC(N)=CC=2)=C1 OSWFIVFLDKOXQC-UHFFFAOYSA-N 0.000 description 7
- 239000004020 conductor Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 7
- 235000019253 formic acid Nutrition 0.000 description 7
- 239000000853 adhesive Substances 0.000 description 6
- 230000001070 adhesive effect Effects 0.000 description 6
- 238000006243 chemical reaction Methods 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 238000007689 inspection Methods 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 239000000919 ceramic Substances 0.000 description 4
- 238000004140 cleaning Methods 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 238000005304 joining Methods 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000002105 nanoparticle Substances 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 239000002245 particle Substances 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 238000007789 sealing Methods 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 2
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 229910052731 fluorine Inorganic materials 0.000 description 2
- 239000011737 fluorine Substances 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 229920006015 heat resistant resin Polymers 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 230000005012 migration Effects 0.000 description 2
- 238000013508 migration Methods 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000007665 sagging Methods 0.000 description 2
- 239000003566 sealing material Substances 0.000 description 2
- 239000013464 silicone adhesive Substances 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 238000001125 extrusion Methods 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 239000003779 heat-resistant material Substances 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 238000001746 injection moulding Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 230000009257 reactivity Effects 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 238000010301 surface-oxidation reaction Methods 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
Images
Landscapes
- Die Bonding (AREA)
Abstract
Description
本発明は、電流経路用の主端子と信号端子を備え、パワー半導体素子と端子、それを結線するワイヤを封止材で封止した電力用半導体装置に関し、特に、はんだペーストによる接合を適用する電力用半導体装置に関する。 The present invention relates to a power semiconductor device that includes a main terminal for a current path and a signal terminal, in which a power semiconductor element, a terminal, and a wire connecting the power semiconductor element are sealed with a sealing material, and in particular, bonding with a solder paste is applied. The present invention relates to a power semiconductor device.
電力変換用の電力用半導体装置は、輸送用機器から生活家電まで様々な製品に組み込まれている。また、これまで電力用半導体装置を備えていなかった製品においても、省電力化と高効率化の観点から、組み込まれるケースが増加している。これらの製品では、さらなる小型化や耐久性の向上が求められており、搭載される電力用半導体装置でも、小型化と高耐久化が必須条件となっている。 Power semiconductor devices for power conversion are incorporated in various products from transportation equipment to household appliances. In addition, products that have not been provided with a power semiconductor device have been increasingly incorporated from the viewpoint of power saving and high efficiency. These products are required to be further reduced in size and improved in durability, and downsizing and high durability are indispensable also in the power semiconductor device to be mounted.
電力用半導体装置は、家庭用電化製品あるいはコンピュータなどに使われる半導体素子に比べて、高電圧、大電流、高周波での動作が可能である。一方で、電力用半導体装置は、動作時における発熱が顕著で高温になりやすい。 A power semiconductor device can operate at a high voltage, a large current, and a high frequency as compared with a semiconductor element used in household appliances or computers. On the other hand, power semiconductor devices generate significant heat during operation and tend to become high temperature.
例えば、電力変換装置として幅広く利用されているスイッチング電源は、大電流回路を高速に、繰り返し開閉し続けることで電力を制御している。このような制御を行うことで、スイッチング電源は、スイッチング素子として使われるパワー半導体のオン抵抗および順方向の電圧降下による電力損失で発熱する。このため、パワー半導体素子の大電流経路となる主端子のはんだ接合性は、モジュール製品の耐久性、信頼性などに大きな影響を及ぼす要因の1つになっている。 For example, a switching power supply widely used as a power converter controls power by continuously opening and closing a large current circuit at high speed. By performing such control, the switching power supply generates heat due to the power loss due to the on-resistance and forward voltage drop of the power semiconductor used as the switching element. For this reason, the solderability of the main terminal, which is a large current path of the power semiconductor element, is one of the factors that greatly affects the durability and reliability of the module product.
パワーモジュールでは、リフロー工程による部品の接続が一般的であり、その際、フラックス成分を含むはんだペーストが用いられる。パワーモジュールのように電極面積が大きくなると、リフロー時の温度を上げても、はんだペーストの濡れ拡がり性は改善されない。そのため、はんだペーストを多めに使用してはんだ付け性を確保している。しかしながら、はんだペーストを多めに使用することによって、ボイドの発生、フラックスやはんだ粒子の飛散などの不具合を引き起こす。 In a power module, connection of components by a reflow process is common, and a solder paste containing a flux component is used at that time. When the electrode area is increased as in a power module, the wet spreadability of the solder paste is not improved even if the temperature during reflow is increased. Therefore, solderability is secured by using a large amount of solder paste. However, using a large amount of solder paste causes problems such as generation of voids, scattering of flux and solder particles.
熱によるパワーモジュール用部品における接続端子の不具合を防止する従来技術としては、リード電極面の中央部に穴を開け、煙突効果を利用してはんだ接合部のガス(ボイド)を放出させるものがある(例えば、特許文献1参照)。 As a conventional technique for preventing a failure of a connection terminal in a power module component due to heat, there is a technique in which a hole is formed in a central portion of a lead electrode surface and a gas (void) of a solder joint portion is released using a chimney effect. (For example, refer to Patent Document 1).
しかしながら、この従来技術には、以下のような課題がある。上述した特許文献1記載の半導体パワーモジュール用部品接続端子において、リード電極面の中央部に開けられる穴は、はんだ接続部のガスを外に放出する目的である。このため、この穴の形状は、端子下面の開口が広く上方に向かうに従い狭くなる逆テーパー型である。また、この特許文献1は、部品の接続については、あらかじめはんだペーストが塗布されており、その上に部品を載せるものである。
However, this conventional technique has the following problems. In the semiconductor power module component connection terminal described in
この場合、はんだペースト上に部品を載せるための加圧力で、あらかじめ塗布してあるはんだペーストの周囲への押出し、フラックスやはんだ粒子の飛散などが生じる。そのため、溶融後のはんだペーストが、隣接するチップあるいは配線に接触し、電気的なショートを引き起こすおそれがある。さらに、フラックスやはんだ粒子が飛散することで、十分なはんだ溶融性を得るために必要な量のはんだが残らないという問題もある。 In this case, the pressing force for placing the component on the solder paste causes extrusion of the solder paste applied in advance, scattering of the flux and solder particles, and the like. For this reason, the molten solder paste may come into contact with the adjacent chip or wiring and cause an electrical short circuit. Furthermore, there is also a problem that the amount of solder necessary for obtaining sufficient solder meltability does not remain due to scattering of flux and solder particles.
また、板はんだなど固形はんだを使用する場合には、はんだ、または接合部材の表面酸化により、はんだ溶融時の濡れ性が著しく悪くなる。そのため、事前にフラックス剤を塗布すること、あるいはギ酸などの還元雰囲気におけるはんだ溶融を行うことが必要となる。 Further, when solid solder such as plate solder is used, the wettability at the time of melting the solder is remarkably deteriorated due to the surface oxidation of the solder or the joining member. Therefore, it is necessary to apply a fluxing agent in advance or to perform solder melting in a reducing atmosphere such as formic acid.
一方、フラックスを塗布してはんだ溶融した場合には、信頼性上の問題により、はんだ溶融後にフラックス残渣の洗浄工程が必要であった。この結果、作業工程の追加、あるいは作業者の追加が必要となり、コストの増加につながる。 On the other hand, when flux is applied and the solder is melted, a flux residue cleaning step is required after the solder is melted due to reliability problems. As a result, an additional work process or an additional worker is required, leading to an increase in cost.
さらに、小さな部品を配置する場合には、あるいは構造的に複雑な場合など、フラックス残渣を完全に取り除けない場合も考えられる。このため、信頼性劣化への懸念が残る。 Furthermore, there may be a case where the flux residue cannot be completely removed when a small part is arranged or when the structure is complicated. For this reason, the concern about reliability deterioration remains.
ギ酸雰囲気によるはんだ溶融の場合では、ギ酸の取扱い、管理上の問題、およびギ酸専用の雰囲気形成装置の導入が必要となる。従って、ギ酸雰囲気によるはんだ溶融の場合には、コストの増加に加え、作業性も悪くなるといった問題がある。 In the case of solder melting in a formic acid atmosphere, handling of formic acid, management problems, and the introduction of an atmosphere forming device dedicated to formic acid are necessary. Therefore, in the case of solder melting in a formic acid atmosphere, there is a problem that workability is deteriorated in addition to an increase in cost.
本発明は、かかる課題を解決するためになされたものであり、はんだペーストを適用した接合を行う際に、はんだペーストに含まれるフラックス成分の流れを制御可能にし、小型・軽量化、大電流・高耐圧化、および低コスト・高信頼化を実現できる電力用半導体装置を得ることを目的とする。 The present invention has been made in order to solve such a problem, and enables the flow of the flux component contained in the solder paste to be controlled when performing the joining using the solder paste, thereby reducing the size and weight, An object of the present invention is to obtain a power semiconductor device capable of realizing high breakdown voltage and low cost and high reliability.
本発明に係る電力用半導体装置は、パワー半導体素子がAgシンターによりチップ搭載され、はんだ接合用のランド部を有する金属配線基板と、ランド部と一端がはんだ接合により電気的に接続された主端子と、主端子の他端が外部に突出するように組み込まれるとともに、パワー半導体素子が搭載された金属配線基板の周囲を覆う樹脂製のフレーム枠とを備えて構成された電力用半導体装置であって、主端子は、はんだ接合される一端に、フラックスを含むはんだペーストを注入するための開口が設けられるとともに、開口を形成する周囲の一部分に、はんだペーストを外部に流出させるための切り欠きを有し、切り欠きは、開口部に注入されたはんだペーストが、パワー半導体素子およびAgシンターからずれた方向に流出する位置に設けられ、はんだペーストに含まれるフラックス成分の流れ制御を可能とするものである。 A power semiconductor device according to the present invention includes a metal wiring board having a power semiconductor element mounted on a chip by an Ag sinter and having a land portion for solder joint, and a main terminal in which the land portion and one end are electrically connected by solder joint. And a resin frame that covers the periphery of the metal wiring board on which the power semiconductor element is mounted, and is incorporated so that the other end of the main terminal protrudes to the outside. The main terminal is provided with an opening for injecting a solder paste containing flux at one end where the solder is joined, and a notch for allowing the solder paste to flow out to the outside in a part of the periphery forming the opening. The notch is provided at a position where the solder paste injected into the opening flows out in a direction shifted from the power semiconductor element and the Ag sinter. It is, and makes it possible to flow control of the flux component contained in the solder paste.
本発明によれば、主端子の一端において、特定の方向にはんだペーストを流出させるための切り欠きを有する開口を備えることで、多めにはんだペーストが塗布された場合にも、主端子から漏洩するはんだペーストを適切に誘導、排出できる構成を実現している。この結果、はんだペーストを適用した接合を行う際に、はんだペーストに含まれるフラックス成分の流れを制御可能にし、小型・軽量化、大電流・高耐圧化、および低コスト・高信頼化を実現できる電力用半導体装置を得ることができる。 According to the present invention, at one end of the main terminal, by providing an opening having a notch for allowing the solder paste to flow out in a specific direction, even when a large amount of solder paste is applied, the main terminal leaks. A structure that can guide and discharge the solder paste properly is realized. As a result, when joining using solder paste, the flow of flux components contained in the solder paste can be controlled, and it is possible to achieve small size, light weight, high current, high pressure resistance, and low cost and high reliability. A power semiconductor device can be obtained.
以下、本発明の電力用半導体装置の好適な実施の形態につき、図面を用いて説明する。 Hereinafter, preferred embodiments of a power semiconductor device of the present invention will be described with reference to the drawings.
実施の形態1.
図1は、本発明の実施の形態1に係る電力用半導体装置の構成を示す図である。本実施の形態1に係る電力用半導体装置は、モジュールの樹脂製フレーム枠2から突出して形成された、主端子5および複数本の信号端子6を備えて構成されている。
FIG. 1 is a diagram showing a configuration of a power semiconductor device according to the first embodiment of the present invention. The power semiconductor device according to the first embodiment is configured to include a
主端子5は、電力用半導体装置の主電源を入力するための電源端子である。主端子5は、金属製であり、例えば、銅やステンレス鋼を基材とした合金から形成されている。主端子5の表面は、基材の金属が露出していても良いし、当該表面の少なくとも一部にめっき処理が施されていても良い。
The
信号端子6は、一端が、モジュールのフレーム枠から突出して形成されている。信号端子6は、パワー半導体素子3の動作を制御する信号を外部から入力するための端子である。信号端子6は、主端子5と同様に、金属製であり、合金で形成されている。また、信号端子6は、リードの表面の少なくとも一部または全体にめっき処理が施されていてもよい。
One end of the
フレーム枠2は、射出成型可能であり、高耐熱性樹脂からなる。高耐熱性樹脂の具体例としては、PPS(ポリファニレンサルファイド)、フッ素系樹脂などが挙げられる。フレーム枠2には、半導体素子の電源端子である主端子5と動作制御用の信号端子6、さらにワイヤボンド結線用の端子が組み込まれている。
The
このフレーム枠2は、半導体素子を搭載する基板1と、接着剤により接着されている。接着剤は、シリコーン系またはエポキシ系の熱硬化型接着剤が一般的である。
The
パワー半導体素子3は、パワー半導体素子3の上面に設けられた上面電極、およびパワー半導体素子3の下面に設けられた下面電極を備えている。パワー半導体素子3の下面電極は、配線基板の端子上に導電性部材を介して接合されることによって、配線基板と機械的および電気的に接続されている。
The
また、パワー半導体素子3の上面電極は、主端子5の下部と導電性部材を介して接合されることによって、機械的および電気的に接続されている。さらに、パワー半導体素子3は、ワイヤにより外部端子であるリードに接続されている。パワー半導体素子3は、オン時にはその厚さ方向に電流を流し、オフ時には電流を遮断する特徴をもつ。
Further, the upper surface electrode of the
なお、パワー半導体素子3の材料としては、例えば、Siのみならず、SiC、GaN、GaAsなどの化合物半導体が用いられても良い。また、パワー半導体素子3の上面電極の表面には、Niめっき層など、はんだ付けをできる層が設けられてもよい。
As a material of the
電力用半導体装置は、電力の制御または供給を行う半導体装置であり、大きな電圧、電流を扱うことが特徴である。電力用半導体装置は、電圧の変換、周波数の変換、直流から交流への変換、あるいは交流から直流への変換など、電力変換用途に用いられている。また、電力用半導体装置は、エアコン、冷蔵庫、洗濯機などの家電製品のインバータ、電気・ハイブリッド自動車、電気鉄道車両の駆動系装置、照明機器の照度制御用途などに使用されている。 The power semiconductor device is a semiconductor device that controls or supplies power, and is characterized by handling a large voltage and current. Power semiconductor devices are used for power conversion applications such as voltage conversion, frequency conversion, DC to AC conversion, or AC to DC conversion. Power semiconductor devices are used in inverters for home appliances such as air conditioners, refrigerators, washing machines, electric / hybrid vehicles, drive systems for electric railway vehicles, and illumination control applications for lighting equipment.
導電性部材は、パワー半導体素子3の上面電極または配線基板と、主端子5との間、およびパワー半導体素子3の下面電極と、配線基板との間、にそれぞれ配設される。導電性部材には、例えば、銀(Ag)ペーストが用いられる。Agペーストは、高温耐久性、放熱性に優れたダイボンド材料の一つとして、パワー半導体製品に用いられるようになってきた。
The conductive members are respectively disposed between the upper surface electrode or the wiring substrate of the
Agペーストは、Agナノ粒子に有機溶剤を加えてペースト状にしたものである。Agナノ粒子は、金属の中でも高い伝導率を持ち、耐熱性、高温耐久性および信頼性に優れている。さらに、Agナノ粒子は、金属をナノスケールまで微粒子化して反応性を高めることで、接合材料を融解することなく低温で焼結させて、金属接合層を形成する。 The Ag paste is a paste obtained by adding an organic solvent to Ag nanoparticles. Ag nanoparticles have high conductivity among metals and are excellent in heat resistance, high temperature durability and reliability. Further, the Ag nano-particles are made fine to the nano-scale to increase the reactivity, and thereby the bonding material is sintered at a low temperature without melting to form a metal bonding layer.
シリコーンゲルは、パワー半導体素子3と端子、ワイヤなどを覆い、パワー半導体素子を光、熱、湿度、振動などの外部環境要因から保護することを目的に、モジュール用封止材料として使用される。
Silicone gel covers the
また、シリコーンゲルは、シリコーン特有の耐熱・耐寒性に優れ、腐食性がなく、硬化時の収縮が小さい、などの性質と、低架橋密度から生じる粘着性および密着性に優れ、シール性、耐湿性を有する性質とを持っている。さらに、シリコーンゲルは、振動吸収性にも優れた特性を併せ持ち、封止・保護材、充填剤として広く使用されている。 Silicone gel has excellent heat resistance and cold resistance unique to silicone, has no corrosive properties, has low shrinkage upon curing, and has excellent adhesiveness and adhesiveness resulting from low crosslink density, sealing properties, and moisture resistance. It has the property to have sex. Furthermore, silicone gel has excellent characteristics in vibration absorption and is widely used as a sealing / protecting material and a filler.
配線基板は、絶縁層と導体層を持ち、パワー半導体素子3の下面電極と導電性部材を介して接合されている。配線基板は、セラミック素材に、銅あるいはアルミニウムなどで配線されたものである。
The wiring board has an insulating layer and a conductor layer, and is joined to the lower surface electrode of the
すり鉢状治具12は、はんだ溶融温度を上回る耐熱性の材質でできている。フレーム枠2と同様に、すり鉢状治具12には、PPS(ポリファニレンサルファイド)、あるいはフッ素系樹脂が用いられ、セラミックも使用可能である。
The mortar-shaped jig 12 is made of a heat-resistant material that exceeds the solder melting temperature. Similar to the
本発明の治具であるすり鉢状治具12は、はんだ塗布工程で端子部にセットされ、はんだ塗布後に取り外される。または、すり鉢状治具12は、リフロー工程のはんだ溶融後に取り外されるか、もしくはそのまま取り外すことなく、後工程のシリコーンゲルで封入されることも可能である。 The mortar-shaped jig 12, which is the jig of the present invention, is set on the terminal portion in the solder application step, and is removed after the solder application. Alternatively, the mortar-shaped jig 12 can be removed after the solder is melted in the reflow process, or can be sealed with a silicone gel in the subsequent process without being removed as it is.
また、フレーム枠2の製造工程において、金型設計により主端子5の上部位置に予めすり鉢状治具12に相当する形状をフレーム枠製造時に射出一体成型することが可能である。この場合には、フレーム枠2とすり鉢形状とが一体構造になるため、パワー半導体素子の組み立て工程で、すり鉢状治具12を主端子5の上に設置する作業が不要となる。この結果、工程削減、作業者削減など時間短縮とコスト削減が可能である。
Further, in the manufacturing process of the
図2は、本発明の実施の形態1に係る電力用半導体装置の上面および断面の具体的な構成を示す図である。図2に示した電力用半導体装置に用いられる基板1は、セラミックなどの絶縁層とCuなどの表面導体層、裏面導体層から構成されている。そして、この基板1の表面導体層には、Agペーストにより、パワー半導体素子3(IGBT;Insulated Gate Bipolar Transistorとフリーホイールダイオード)が各2個ずつダイボンドされている。
FIG. 2 is a diagram showing a specific configuration of the upper surface and cross section of the power semiconductor device according to the first embodiment of the present invention. The
また、基板1の裏面は、パワー半導体動作時の発熱を逃がす効果を有するヒートシンクに接合されている。
Further, the back surface of the
基板表面のチップ外周部に、シリコーン接着剤などを用いてフレーム枠2を接着し、熱硬化させる。フレーム枠2には、パワー半導体を動作させるための大電流の経路となる主端子5と、電力制御用の8本の信号端子6が、フレーム枠の垂直方向(Z軸方向)に突出している。
The
また、フレーム枠の水平方向(XY方向)には、基板1とはんだ付け接合するための主端子5と、パワー半導体素子3の電極パッドとワイヤボンドで結線するための信号端子6とが、それぞれ突出している。
Further, in the horizontal direction (XY direction) of the frame frame, a
基板1にフレーム枠2を接着剤で接着、硬化させると、基板1上のランドとフレーム枠2から突出している主端子5とが位置決めされた状態となる。接着・硬化された電力用パワー半導体装置は、チップ上の電極とフレーム上の端子がアルミワイヤにより結線された後に、はんだ塗布工程の治具にセットされる。
When the
ディスペンサユニットを主端子5上の開口部に移動させ、はんだペーストを注入する。はんだペーストは、ディスペンサユニットのエア圧力、ヘッド部の移動速度、ディスペンサ先端部と主端子間の距離(GAP)を変数として、最適な塗布量が得られるように調整可能である。
The dispenser unit is moved to the opening on the
使用するはんだペーストは、無残渣、あるいは洗浄工程不要な低残渣のタイプを用いることで、はんだ付け前のフラックス塗布、およびはんだ塗布後のギ酸還元雰囲気における溶融を回避できる。従って、このようなはんだペーストを用いることで、汎用の窒素リフロー装置における低酸素濃度雰囲気でのはんだペーストの溶融が可能となる。 The solder paste to be used is a residue-free or low-residue type that does not require a cleaning step, so that flux application before soldering and melting in a formic acid reducing atmosphere after solder application can be avoided. Therefore, by using such a solder paste, the solder paste can be melted in a low oxygen concentration atmosphere in a general-purpose nitrogen reflow apparatus.
図3は、本発明の実施の形態1に係る電力用半導体装置の主端子5の上面およびIII−III線に沿った断面を示した図である。
FIG. 3 is a diagram showing a top surface of
主端子5は、フレーム枠2からXY方向に突出している、はんだを塗布するための端子である。この端子は、Z方向の端子上面の開口寸法が下面の開口寸法より広く、いわゆるテーパー形状10を有している。
The
この端子の上部から、ディスペンサユニットを用いてはんだペーストの塗布を行った場合を、次に説明する。 Next, the case where the solder paste is applied from above the terminal using the dispenser unit will be described.
本発明による主端子5の構造によれば、はんだペーストが、端子の上面に載ったままになったり、端子上面から端子外側に漏洩したりすることを防止できる。さらに、塗布したはんだペーストが、端子下面のランド部15(図2参照)まで溶融したまま流動する。そのため、基板1のランド部15と端子下面および側面部において、良好なフィレットを形成するために必要な量のはんだペーストを充填することが可能である。
According to the structure of the
図4は、本発明の実施の形態1に係る電力用半導体装置におけるはんだペーストの流れ出しを模式的に示す図である。主端子5は、先の図3に示したように、先端の一部分が切れたC字の切れ目9をしている。図4において、この切れた部分は、基板1上に2個並んで搭載されている半導体チップ3の間に位置する。主端子5の中にはんだペースト14が注入されている。
FIG. 4 is a diagram schematically showing the flow of solder paste in the power semiconductor device according to the first embodiment of the present invention. As shown in FIG. 3, the
ディスペンサユニットで、はんだペースト14を注入する際に、はんだペースト14の量が多くなると、主端子5の開口部から余分なはんだペースト14が漏出する。この時、主端子5の先端に導入したC字の切れ目9が、開口部に対して垂直方向へはんだペースト14の流れを誘導させることで、半導体素子(チップ)3やAgシンターエリア8へ流れこむはんだペースト14の量を低減できる。すなわち、C字の切れ目9を有することで、はんだペースト14に含まれるフラックス成分の流れ制御を実現できる。
When injecting the solder paste 14 with the dispenser unit, if the amount of the solder paste 14 increases, excess solder paste 14 leaks from the opening of the
この効果により、漏洩したはんだペースト14による電気的なショートが防止できる。さらに、はんだペースト14に含有されるフラックス成分が、Agシンターエリア8に付着して生じる、Agイオンマイグレーションの発生も回避でき、製品の信頼性を向上できる。
By this effect, an electrical short circuit due to the leaked solder paste 14 can be prevented. Furthermore, the occurrence of Ag ion migration caused by the flux component contained in the solder paste 14 adhering to the
図5は、本発明の実施の形態1に係る電力用半導体装置の主端子5の断面を拡大した図である。図5には、フレーム枠2の断面も重ねて描画している。この主端子5は、図3と同様に、端子上面部の開口が広く、下面に行くほど狭くなるテーパーを持っている。さらに、主端子5の下面の外側が、基板方向に向かって鍵形(L字)に曲がったカギ部11を有する構造となっている。
FIG. 5 is an enlarged view of the cross section of the
ディスペンサユニットからはんだペースト14を注入する時に、はんだペースト14の粘度、または端子と基板ランドの間隔によって、端子下面に流動したはんだペースト14がそのままランドの外に押し出されるおそれがある。そこで、このカギ部11は、はんだペースト14がランドの外に押し出されることを防止するための防波堤の役割をするために設けられている。 When the solder paste 14 is injected from the dispenser unit, the solder paste 14 that has flowed to the lower surface of the terminal may be pushed out of the land as it is due to the viscosity of the solder paste 14 or the distance between the terminal and the board land. Therefore, the key portion 11 is provided to serve as a breakwater for preventing the solder paste 14 from being pushed out of the land.
本実施の形態1に係る主端子5の構造により、はんだペースト14、およびそれに含まれるフラックスが、端子、ランド周辺に流れ出して半導体素子(チップ)3と電気的にショートすることを回避することができる。これにより、はんだ接合用のランド、チップと配線の間隔を狭めてモジュールの小型化、軽量化を図ることが可能である。さらには、主端子5の簡便な構成によりはんだペーストに含まれるフラックス成分の流れ制御を実現でき、使用部材の削減が可能となり、コストを低減できる。
With the structure of the
図6は、本発明の実施の形態1に係る電力用半導体装置の主端子5の形状例である。はんだペースト14の流出方向を誘導し制御するために、端子の一部分を用途に合わせて切り欠いた例である。
FIG. 6 is a shape example of the
図6(a)は、端子の横方向が切れた端子を例示している。図6(b)は、任意の角度をつけて切り取った端子を例示している。なお、端子の形状は、図6(a)、図6(b)に示したような形状に限定されない。 FIG. 6A illustrates a terminal in which the lateral direction of the terminal is cut. FIG. 6B illustrates a terminal cut at an arbitrary angle. The shape of the terminal is not limited to the shape shown in FIGS. 6 (a) and 6 (b).
端子と半導体素子(チップ)3の距離あるいは相互配置、ランドのサイズ、はんだ接合に必要な面積、はんだペーストの塗布量などによって、はんだペーストの流出方向を考慮して、端子の形状、端子の切れ位置、切れ幅を設計することが可能である。その具体例として、図6(c)は、菱形形状の端子を例示しており、図6(d)は、三角形状の端子を例示している。 Depending on the distance or mutual arrangement of the terminal and the semiconductor element (chip) 3, the size of the land, the area required for solder bonding, the amount of solder paste applied, etc. It is possible to design the position and cutting width. As a specific example, FIG. 6C illustrates a diamond-shaped terminal, and FIG. 6D illustrates a triangular terminal.
実施の形態2.
図7は、本発明の実施の形態2に係る電力用半導体装置の上面および断面の具体的な構成を示す図である。図7においては、セラミックなどの絶縁層とCuなどの表面導体層、裏面導体層からなる基板1の表面導体層に、Agペーストでパワー半導体素子(IGBTとフリーホイールダイオード)3が各1個ずつダイボンドされている。基板表面のチップ外周部に、シリコーン接着剤などを用いてフレーム枠2を接着し、熱硬化させる。
FIG. 7 is a diagram showing a specific configuration of the upper surface and cross section of the power semiconductor device according to the second embodiment of the present invention. In FIG. 7, one power semiconductor element (IGBT and a free wheel diode) 3 is made of Ag paste on the surface conductor layer of the
フレーム枠2には、パワー半導体を動作させるための大電流の経路となる主端子5と、電力制御用の5本の信号端子6が、フレーム枠2の垂直方向(Z軸方向)に突出している。また、フレーム枠2の水平方向(XY方向)には、基板1とはんだ付け接合するための主端子5と、パワー半導体素子3の電極パッドとワイヤボンドで結線するための信号端子6とが、それぞれ突出している。
In the
基板1にフレーム枠2を接着剤で接着、硬化させた後に、アルミワイヤでチップ電極とフレーム上の端子を結線する。次に、ディスペンサユニットで端子開口部にはんだペースト14を注入する。はんだペースト14は、無残渣、あるいは洗浄工程不要な低残渣のタイプを用いることで、フラックス塗布やギ酸還元雰囲気における溶融を回避できる。従って、このようなはんだペースト14を用いることで、汎用の窒素リフロー装置における低酸素濃度雰囲気でのはんだペースト14の溶融が可能となる。
After the
図8は、本発明の実施の形態2に係る電力用半導体装置におけるはんだペースト14の流れ出しを模式的に示す図である。主端子5は、端子片側の横サイドを切り欠いた形状である。はんだペースト14の量が多くなると、端子の開口部から漏れ出したはんだペースト14が、端子の切れ目に対して垂直方向に流れ出すように誘導され、半導体素子(チップ)3やAgシンターエリア8へ向かわないように、主端子の切れ目が配置されている。
FIG. 8 is a diagram schematically showing the flow of the solder paste 14 in the power semiconductor device according to the second embodiment of the present invention. The
これにより、流れ出したはんだペーストとチップとのショートが防止できる。すなわち、Agシンターエリア8において、はんだペーストに含有されるフラックス成分が付着することで引き起こされる、Agイオンマイグレーションの発生を回避し、製品の信頼性を向上させることが可能である。
Thereby, a short circuit between the solder paste that has flowed out and the chip can be prevented. That is, in the
実施の形態3.
図9は、本発明の実施の形態3に係る電力用半導体装置の主端子5に載せる具体的なすり鉢状治具12および治具を主端子5上に搭載した場合の断面を示す図である。本実施の形態3におけるすり鉢状治具12は、フレーム枠2と同じ材質のPPS(ポリフェニレンスルファイド)などの射出成形可能な樹脂からなる。
FIG. 9 is a diagram showing a cross section when a concrete mortar jig 12 and jig to be mounted on the
ディスペンサユニットによる端子上部からのはんだペースト14塗布前に、このすり鉢状治具12を端子上部に機械制御、または人手により位置決めして設置した後に、はんだペースト14を塗布する。 Before the solder paste 14 is applied from the top of the terminal by the dispenser unit, the mortar-shaped jig 12 is mechanically controlled or manually positioned on the top of the terminal, and then the solder paste 14 is applied.
通常、ディスペンサユニットで端子開口内にはんだペースト14を注入し、基板ランド部15と端子のすき間にはんだペースト14を充填させるためには、ディスペンサヘッド先端のノズル(またはニードル)を、端子上面に数十ミクロンから数百ミクロンの距離に近付ける位置決め精度が必要となる。 Usually, in order to inject the solder paste 14 into the terminal opening by the dispenser unit and fill the solder paste 14 between the board land portion 15 and the terminal gap, several nozzles (or needles) at the tip of the dispenser head are provided on the upper surface of the terminal. A positioning accuracy close to a distance of 10 to several hundred microns is required.
しかし、量産工程を想定した場合、電力用半導体装置の部材公差、組立公差、搬送の位置決め精度により、ディスペンサユニットのノズル先端と端子開口の相対位置にばらつきが生じる。 However, when a mass production process is assumed, the relative position between the nozzle tip of the dispenser unit and the terminal opening varies depending on the member tolerance, assembly tolerance, and conveyance positioning accuracy of the power semiconductor device.
そこで、量産工程でのノズル先端と端子開口の位置決め精度のばらつきに影響されないために、本実施の形態2では、すり鉢状治具12を用いている。具体的には、すり鉢状治具12を端子上面に設置し、すり鉢状治具12の開口内にはんだペーストを注入するためのノズル先端を配置する。ここで、図9に示すように、すり鉢状治具12は、すり鉢状治具12の開口部の断面積が、主端子5の上面開口部の断面積よりも大きくなるような形状として形成されている。
Therefore, the mortar-shaped jig 12 is used in the second embodiment so as not to be affected by variations in positioning accuracy between the nozzle tip and the terminal opening in the mass production process. Specifically, the mortar-shaped jig 12 is installed on the upper surface of the terminal, and a nozzle tip for injecting solder paste into the opening of the mortar-shaped jig 12 is disposed. Here, as shown in FIG. 9, the mortar-shaped jig 12 is formed in a shape such that the cross-sectional area of the opening of the mortar-shaped jig 12 is larger than the cross-sectional area of the upper surface opening of the
このような形状を有するすり鉢状治具12を用いることで、ディスペンサヘッド先端のノズルの位置決め精度を緩和し、はんだペースト注入時のタレや漏れを防止し、チップや配線にはんだペースト、およびそれに含まれるフラックスがかかり、電気的にショートすることを防止できる。 By using the mortar-shaped jig 12 having such a shape, the positioning accuracy of the nozzle at the tip of the dispenser head is eased, the sagging and leakage at the time of pouring the solder paste are prevented, the solder paste on the chip and wiring, and the solder paste included therein Therefore, it is possible to prevent electrical short-circuiting.
図10は、本発明の実施の形態3に係る電力用半導体装置の主端子5に載せるフレーム枠一体型治具13の断面を示す図である。図10に示したフレーム枠一体型治具13は、図9と異なり、金型設計により、すり鉢状治具12が樹脂製フレーム枠と一体形成されている。この結果、フレーム枠2とすり鉢状治具13の位置合わせ機構が不要である。
FIG. 10 is a view showing a cross section of the frame-frame-integrated jig 13 placed on the
フレーム枠2は、例えば、PPS(ポリファニレンサルファイド)等の樹脂でできている。従って、すり鉢状部分のある金型を設計し、フレーム枠2の製造工程において、すり鉢状部分のある金型を使うことで、フレーム枠一体型治具13を射出成型することが可能となる。この結果、製品品質、歩留まり的にも安定し、高コストになることもなく、大量生産が可能である。
The
実施の形態3におけるすり鉢状治具13は、はんだペーストをディスペンサユニットで端子上部から塗布する時の、ディスペンサユニットの位置決め精度を緩和することができる。この結果、端子とディスペンサユニットの相対位置ずれによるはんだペーストのタレ、漏れ、はみ出し等を抑制し、端子開口部と端子下と基板ランド間の隙間に必要な量のはんだペーストを塗布することが可能となる。
The mortar-shaped jig 13 according to
さらに、十分なフィレットを形成させ、良好なはんだペーストの溶融性を確保するために、多めにはんだペーストを塗布した場合でも、はんだペーストがチップや配線部へもれ出して、はんだブリッジによる電気的ショートを引き起こすことなどによる製品品質不良を防止することが可能である。 Furthermore, even if a large amount of solder paste is applied in order to form a sufficient fillet and ensure good meltability of the solder paste, the solder paste leaks out to the chip and the wiring part and is electrically connected by the solder bridge. It is possible to prevent product quality defects caused by causing a short circuit.
耐熱性のすり鉢状治具は、はんだペースト塗布後、またはリフロー工程のはんだペーストの溶融後に取り外して後続のモジュールに再設置するリサイクルが可能である。しかし、耐熱治具を取り外して再設置するための人手や設備などを考慮して、コスト的に高くなると判断される場合は、耐熱治具を付けたまま後工程へ流動し、半導体素子や端子、ワイヤと共に耐熱治具をシリコーンゲルで充填することも可能である。 The heat-resistant mortar-shaped jig can be recycled after being applied after the solder paste is applied or after the solder paste is melted in the reflow process and then re-installed in a subsequent module. However, if it is judged that the cost will be high considering the manpower and equipment for removing and re-installing the heat-resistant jig, it flows to the subsequent process with the heat-resistant jig attached, and the semiconductor elements and terminals It is also possible to fill the heat-resistant jig with silicone gel together with the wire.
実施の形態4.
本実施の形態4では、本発明の係る電力用半導体装置の一連の製造工程について、フローチャートを用いて具体的に説明する。図11は、本発明の実施の形態4における電力用半導体装置の製造工程を示すフローチャートである。
In the fourth embodiment, a series of manufacturing steps of the power semiconductor device according to the present invention will be specifically described with reference to a flowchart. FIG. 11 is a flowchart showing manufacturing steps of the power semiconductor device according to the fourth embodiment of the present invention.
まず、セラミック基板(基板1)にAgペーストを印刷し(ステップS1101)、パワー半導体素子3(チップ3)をダイボンドする(ステップS1102)。 First, an Ag paste is printed on the ceramic substrate (substrate 1) (step S1101), and the power semiconductor element 3 (chip 3) is die-bonded (step S1102).
次に、エポキシ系接着剤をフレーム枠2裏面に塗布し、基板1とフレーム枠2を重ね合わせて組み付けた後、硬化炉で基板1とフレーム枠2を硬化させる(ステップS1103)。
Next, an epoxy-based adhesive is applied to the back surface of the
次に、アルミワイヤでチップ3の電極(パッド)とフレーム枠2表面にある電極端子とをワイヤボンドで結線する(ステップS1104)。
Next, the electrode (pad) of the
次に、主端子リード4がフレーム枠2から突出している主端子5に設けられたはんだ付け部にはんだペースト14を塗布し、リフロー工程にて、低酸素濃度雰囲気ではんだを溶融、冷却して、主端子5と基板1と接合させる(ステップS1105)。
Next, the solder paste 14 is applied to the soldering portion provided on the
この工程において、先の実施の形態1〜3で説明したように、一端において、特定の方向にはんだペースト14を流出させるための切り欠きを有する開口を備える主端子5が適用される。このような主端子5を適用することにより、多めにはんだペースト14が塗布された場合にも、主端子5から漏洩するはんだペースト14を適切に誘導、排出でき、はんだペースト14に含まれるフラックス成分の流れ制御が可能となる。
In this step, as described in the first to third embodiments, the
次に、ヒートシンクにはんだを設置し、その上に複数個の電力用半導体装置を載せる。また、電力用半導体装置のチップ上の電極にはんだを載せて、その上にリード(端子と同様の金属製部品)を設置し、リフロー工程にて溶融、冷却してはんだ接合にてリードを組み付ける(ステップS1106)。 Next, solder is placed on the heat sink, and a plurality of power semiconductor devices are placed thereon. Solder is placed on the electrode on the chip of the power semiconductor device, and a lead (a metal part similar to the terminal) is placed on the solder. (Step S1106).
次に、シリコーン系ゲルにてフレーム枠2の内部にゲルを注入し、硬化炉でゲルを硬化させる(ステップS1107)。
Next, the gel is injected into the
次に、サポートを取り付けて主端子をTIG(Tungsten Inert Gas)溶接し(ステップS1108)、シリコーンゲルでパワー半導体装置を搭載するサポート内部全体をゲル封止する(ステップS1109)。 Next, the support is attached, and the main terminal is TIG (Tungsten Inert Gas) welded (step S1108), and the entire inside of the support on which the power semiconductor device is mounted is gel-sealed with silicone gel (step S1109).
ゲル封止後に、冷却用のパイプを圧入し(ステップS1110)、特性を検査する(ステップS1111)。 After the gel sealing, a cooling pipe is press-fitted (step S1110), and the characteristics are inspected (step S1111).
なお、この組み立て工程フローに記載していないが、外観目視検査、超音波探傷検査(SAT・C−SAM)、X線検査、電気特性検査などの品質検査工程、あるいは還元・洗浄工程は、工程フロー途中の予め規定されたタイミングで実施されるものとする。 Although not described in this assembly process flow, quality inspection processes such as visual appearance inspection, ultrasonic flaw detection inspection (SAT / C-SAM), X-ray inspection, electrical characteristic inspection, or reduction / cleaning processes are the processes. It is assumed that it is performed at a predetermined timing in the middle of the flow.
以上、好ましい実施の形態について詳説したが、上述した実施の形態に制限されることはなく、特許請求の範囲に記載された範囲を逸脱することなく、上述した実施の形態に種々の変形及び置換を加えることができる。 The preferred embodiment has been described in detail above. However, the present invention is not limited to the above-described embodiment, and various modifications and replacements are made to the above-described embodiment without departing from the scope described in the claims. Can be added.
1 基板、2 フレーム枠、3 パワー半導体素子(半導体チップ)、4 主端子リード、5 主端子(はんだ付け部)、6 信号端子、7 位置決めピン、8 Agシンターエリア、9 端子切り欠き部、10 テーパー部、11 カギ(¬)部、12 すり鉢状治具、13 フレーム枠一体型すり鉢状治具、14 はんだペースト、15 ランド部。
DESCRIPTION OF
Claims (5)
前記ランド部と一端がはんだ接合により電気的に接続される主端子と、
前記主端子の他端が外部に突出するように組み込まれるとともに、前記パワー半導体素子が搭載された前記金属配線基板の周囲を覆う樹脂製のフレーム枠と
を備えて構成された電力用半導体装置であって、
前記主端子は、はんだ接合される前記一端に、フラックスを含むはんだペーストを注入するための開口部が設けられるとともに、前記開口部を形成する周囲の一部分に、前記はんだペーストを外部に流出させるための切り欠きを有し、
前記切り欠きは、前記開口部に注入された前記はんだペーストが、前記パワー半導体素子および前記Agシンターからずれた方向に流出する位置に設けられ、前記はんだペーストに含まれるフラックス成分の流れ制御を可能とする
電力用半導体装置。 A metal wiring board on which a power semiconductor element is mounted by Ag sintering and has a land portion for soldering;
A main terminal electrically connected to the land portion and one end by solder bonding;
A power semiconductor device configured to include a resin frame that covers the periphery of the metal wiring board on which the other end of the main terminal protrudes to the outside and covers the power semiconductor element. There,
The main terminal is provided with an opening for injecting a solder paste containing flux at the one end where the solder is joined, and the solder paste flows out to a part of the periphery forming the opening. Has a notch,
The notch is provided at a position where the solder paste injected into the opening flows out in a direction deviated from the power semiconductor element and the Ag sinter, and can control the flow of flux components contained in the solder paste. Power semiconductor device.
請求項1に記載の電力用半導体装置。 2. The main terminal has a tapered shape in which a longitudinal cross-sectional shape of the opening portion is wider on an upper surface side than a lower surface side to be solder-bonded to the land portion, and the opening portion is widened toward the upper surface direction. The power semiconductor device according to the above.
請求項1または2に記載の電力用半導体装置。 The power semiconductor device according to claim 1, wherein the main terminal has a key shape in which a longitudinal cross-sectional shape of a tip portion of the one end is bent in a direction of a lower surface side to be solder-bonded to the land portion.
をさらに備える請求項1から3のいずれか1項に記載の電力用半導体装置。 4. The power semiconductor device according to claim 1, further comprising: a jig mounted on an upper surface of the opening and having a mortar shape that expands a cross-sectional area of the upper surface of the opening.
請求項4に記載の電力用半導体装置。 The power semiconductor device according to claim 4, wherein the jig is integrally formed with the frame frame.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017124884A JP6858657B2 (en) | 2017-06-27 | 2017-06-27 | Power semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017124884A JP6858657B2 (en) | 2017-06-27 | 2017-06-27 | Power semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019009328A true JP2019009328A (en) | 2019-01-17 |
JP6858657B2 JP6858657B2 (en) | 2021-04-14 |
Family
ID=65029005
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017124884A Active JP6858657B2 (en) | 2017-06-27 | 2017-06-27 | Power semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6858657B2 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2022185545A1 (en) * | 2021-03-05 | 2022-09-09 | 三菱電機株式会社 | Method for manufacturing semiconductor device, semiconductor device, electric power converting device, and mobile body |
US11887902B2 (en) | 2021-03-19 | 2024-01-30 | Fuji Electric Co., Ltd. | Semiconductor device |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007335767A (en) * | 2006-06-19 | 2007-12-27 | Hitachi Ltd | Component connecting terminal for semiconductor power module |
JP2010010173A (en) * | 2008-06-24 | 2010-01-14 | Denso Corp | Electronic device and method of manufacturing the same |
JP2010245212A (en) * | 2009-04-03 | 2010-10-28 | Mitsubishi Electric Corp | Semiconductor device and method of manufacturing the same |
JP2011023748A (en) * | 2005-12-07 | 2011-02-03 | Mitsubishi Electric Corp | Electronic apparatus |
JP2012028681A (en) * | 2010-07-27 | 2012-02-09 | Toyota Industries Corp | Bonding body of electrode member and bonding method of electrode member |
JP2012069727A (en) * | 2010-09-24 | 2012-04-05 | Denso Corp | Semiconductor module |
WO2016121159A1 (en) * | 2015-01-26 | 2016-08-04 | 三菱電機株式会社 | Semiconductor device and method for manufacturing semiconductor device |
WO2017104500A1 (en) * | 2015-12-16 | 2017-06-22 | 三菱電機株式会社 | Semiconductor device and manufacturing method therefor |
-
2017
- 2017-06-27 JP JP2017124884A patent/JP6858657B2/en active Active
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011023748A (en) * | 2005-12-07 | 2011-02-03 | Mitsubishi Electric Corp | Electronic apparatus |
JP2007335767A (en) * | 2006-06-19 | 2007-12-27 | Hitachi Ltd | Component connecting terminal for semiconductor power module |
JP2010010173A (en) * | 2008-06-24 | 2010-01-14 | Denso Corp | Electronic device and method of manufacturing the same |
JP2010245212A (en) * | 2009-04-03 | 2010-10-28 | Mitsubishi Electric Corp | Semiconductor device and method of manufacturing the same |
JP2012028681A (en) * | 2010-07-27 | 2012-02-09 | Toyota Industries Corp | Bonding body of electrode member and bonding method of electrode member |
JP2012069727A (en) * | 2010-09-24 | 2012-04-05 | Denso Corp | Semiconductor module |
WO2016121159A1 (en) * | 2015-01-26 | 2016-08-04 | 三菱電機株式会社 | Semiconductor device and method for manufacturing semiconductor device |
US20170309544A1 (en) * | 2015-01-26 | 2017-10-26 | Mitsubishi Electric Corporation | Semiconductor device and method for manufacturing semiconductor device |
WO2017104500A1 (en) * | 2015-12-16 | 2017-06-22 | 三菱電機株式会社 | Semiconductor device and manufacturing method therefor |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2022185545A1 (en) * | 2021-03-05 | 2022-09-09 | 三菱電機株式会社 | Method for manufacturing semiconductor device, semiconductor device, electric power converting device, and mobile body |
JP7435896B2 (en) | 2021-03-05 | 2024-02-21 | 三菱電機株式会社 | Semiconductor device manufacturing method, semiconductor device, power conversion device, and mobile object |
US11887902B2 (en) | 2021-03-19 | 2024-01-30 | Fuji Electric Co., Ltd. | Semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
JP6858657B2 (en) | 2021-04-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10559538B2 (en) | Power module | |
JP5183642B2 (en) | Semiconductor device and manufacturing method thereof | |
JP6845758B2 (en) | Semiconductor device | |
JP6206494B2 (en) | Semiconductor device | |
JP5714157B1 (en) | Power semiconductor device | |
JPWO2018181727A1 (en) | Semiconductor device, manufacturing method thereof, and power conversion device | |
JP6858657B2 (en) | Power semiconductor device | |
JP5125975B2 (en) | Resin case manufacturing method | |
US10777490B2 (en) | Semiconductor device and method of manufacturing the same | |
JP2010287726A (en) | Semiconductor device | |
JP2006339174A (en) | Semiconductor device | |
JP6663340B2 (en) | Semiconductor device | |
JP6381489B2 (en) | Manufacturing method of semiconductor device | |
JP2017092168A (en) | Semiconductor module and power converter | |
JP4110513B2 (en) | Manufacturing method of semiconductor power module | |
JP2016092261A (en) | Electronic controller and method of manufacturing the same | |
JP6529823B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
US11837516B2 (en) | Semiconductor device | |
WO2016147252A1 (en) | Semiconductor apparatus and manufacturing method of same | |
JP5763467B2 (en) | Electronic device manufacturing method and electronic device | |
WO2019207996A1 (en) | Semiconductor device and manufacturing method thereof | |
US20220384321A1 (en) | Semiconductor module and method for fabricating the same | |
CN117083708A (en) | Semiconductor device and method for manufacturing semiconductor device | |
US20210074666A1 (en) | Semiconductor device | |
JP4431193B2 (en) | Isolated high power semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200207 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20201224 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210224 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210324 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6858657 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |