JP2019007910A - 結晶解析装置及び結晶解析方法 - Google Patents

結晶解析装置及び結晶解析方法 Download PDF

Info

Publication number
JP2019007910A
JP2019007910A JP2017126112A JP2017126112A JP2019007910A JP 2019007910 A JP2019007910 A JP 2019007910A JP 2017126112 A JP2017126112 A JP 2017126112A JP 2017126112 A JP2017126112 A JP 2017126112A JP 2019007910 A JP2019007910 A JP 2019007910A
Authority
JP
Japan
Prior art keywords
crystal
image
moire
analysis
defect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017126112A
Other languages
English (en)
Other versions
JP2019007910A5 (ja
Inventor
小寺　雅子
Masako Kodera
雅子 小寺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Original Assignee
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Electronic Devices and Storage Corp filed Critical Toshiba Corp
Priority to JP2017126112A priority Critical patent/JP2019007910A/ja
Priority to US15/905,326 priority patent/US10692206B2/en
Publication of JP2019007910A publication Critical patent/JP2019007910A/ja
Publication of JP2019007910A5 publication Critical patent/JP2019007910A5/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/0002—Inspection of images, e.g. flaw detection
    • G06T7/0004—Industrial image inspection
    • G06T7/001—Industrial image inspection using an image reference approach
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/40—Analysis of texture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67288—Monitoring of warpage, curvature, damage, defects or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/10—Image acquisition modality
    • G06T2207/10056—Microscopic image
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/10—Image acquisition modality
    • G06T2207/10056—Microscopic image
    • G06T2207/10061—Microscopic image from scanning electron microscope
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/30—Subject of image; Context of image processing
    • G06T2207/30108—Industrial image inspection
    • G06T2207/30148—Semiconductor; IC; Wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Quality & Reliability (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Analysing Materials By The Use Of Radiation (AREA)

Abstract

【課題】結晶中の結晶欠陥や結晶歪を精度高く検出することが可能な結晶解析装置を提供する。
【解決手段】実施形態の結晶解析装置は、結晶領域を含む試料の、結晶領域の結晶格子像を含む第１の画像を記憶可能とする第１の記憶部と、結晶格子像からモアレ像を生成する第１の画像処理部と、モアレ像のモアレ縞のパターンと結晶欠陥との対応関係、及び、モアレ像のモアレ縞のパターンと結晶歪との対応関係の少なくとも一方の対応関係を記憶可能とする第２の記憶部と、少なくとも一方の対応関係を参照して結晶格子像から生成されたモアレ像を解析し、結晶領域の中の結晶欠陥及び結晶歪の少なくとも一方を検出する解析部と、を備える。
【選択図】図１

Description

本発明の実施形態は、結晶解析装置及び結晶解析方法に関する。
半導体デバイスの結晶中の結晶欠陥や結晶歪は、半導体デバイスの特性を劣化させる要因となる。したがって、半導体デバイスの製造途中或いは製造後に、結晶中の結晶欠陥や結晶歪を精度高く検出することが望まれる。
特許第６１２０４５９号公報
本発明が解決しようとする課題は、結晶中の結晶欠陥や結晶歪を精度高く検出することが可能な結晶解析装置を提供することにある。
本発明の一態様の結晶解析装置は、結晶領域を含む試料の、前記結晶領域の結晶格子像を含む第１の画像を記憶可能とする第１の記憶部と、前記結晶格子像からモアレ像を生成する第１の画像処理部と、モアレ像のモアレ縞のパターンと結晶欠陥との対応関係、及び、モアレ像のモアレ縞のパターンと結晶歪との対応関係の少なくとも一方の対応関係を記憶可能とする第２の記憶部と、前記少なくとも一方の対応関係を参照して前記結晶格子像から生成されたモアレ像を解析し、前記結晶領域の中の結晶欠陥及び結晶歪の少なくとも一方を検出する解析部と、を備える。
第１の実施形態の結晶解析装置のブロック図。 第１の実施形態の結晶解析方法のフローを示す図。 半導体デバイスの断面ＴＥＭ画像の一例を示す図。 半導体デバイスのモアレ像の一例を示す図。 第２の実施形態の結晶解析方法のフローを示す図。 第３の実施形態の結晶解析装置のブロック図。 第３の実施形態の結晶解析方法のフローを示す図。
本明細書中、同一又は類似する部材については、同一の符号を付し、重複する説明を省略する場合がある。
（第１の実施形態）
本実施形態の結晶解析装置は、結晶領域を含む試料の、結晶領域の結晶格子像を含む第１の画像を記憶可能とする第１の記憶部と、結晶格子像からモアレ像を生成する第１の画像処理部と、モアレ像のモアレ縞のパターンと結晶欠陥との対応関係、及び、モアレ像のモアレ縞のパターンと結晶歪との対応関係の少なくとも一方の対応関係を記憶可能とする第２の記憶部と、少なくとも一方の対応関係を参照してモアレ像を解析し、結晶領域の中の結晶欠陥及び結晶歪の少なくとも一方を検出する解析部と、を備える。
図１は、本実施形態の結晶解析装置のブロック図である。
本実施形態の結晶解析装置１００は、コンピュータ１０１とディスプレイ１０２（表示部）を備える。コンピュータ１０１は入力インターフェース１２、出力インターフェース１４、試料画像記憶部１６（第１の記憶部）、対応関係記憶部１８（第２の記憶部）、解析結果記憶部２０（第３の記憶部）、モアレ像生成部２２（第１の画像処理部）、解析部２４、画像合成部２６（第２の画像処理部）を備える。
本実施形態の結晶解析装置１００は、半導体デバイスの半導体結晶領域に存在する結晶欠陥を解析する。半導体デバイスが解析用の試料である。半導体デバイスは、例えば、製造途中のデバイス、製造直後のデバイス、又は、製品テスト後に不良であることが判明したデバイスである。解析用の試料は、半導体デバイス製造用の結晶基板であっても構わない。
結晶解析装置１００は、例えば、半導体デバイスの断面ＴＥＭ（Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）画像を用いて、結晶欠陥を解析する。
入力インターフェース１２は、外部からコンピュータ１０１に情報を入力するためのインターフェースである。入力インターフェース１２は、例えば、記憶媒体が接続可能な端子であっても、情報伝達用のケーブルが接続可能な端子であっても、無線ＬＡＮの受信部であっても構わない。入力インターフェース１２から、例えば、半導体結晶領域を含む半導体デバイスの、半導体結晶領域の結晶格子像を含む断面ＴＥＭ画像（第１の画像）が入力される。
試料画像記憶部１６は、半導体結晶領域を含む半導体デバイスの断面ＴＥＭ画像を記憶する機能を有する。試料画像記憶部１６は、記憶装置として、例えば、半導体メモリ、又は、ハードディスクを有する。
モアレ像生成部２２は、断面ＴＥＭ画像の結晶格子像からモアレ像を生成する機能を有するモアレ像生成部２２は、試料画像記憶部１６に記憶された断面ＴＥＭ画像の結晶格子像をモアレ像に変換する。
モアレ像生成部２２は、例えば、ハードウェア、ソフトウェハ、又は、ハードウェアとソフトウェアとの組み合わせで構成される。モアレ像生成部２２は、例えば、電子回路である。
対応関係記憶部１８は、モアレ縞のパターンと結晶欠陥との対応関係を記憶する機能を有する。モアレ縞のパターンと結晶欠陥との対応関係は、結晶欠陥が生じた場合に発生するモアレ縞の特定のパターンを、あらかじめ取得しデータベース化しておく。結晶欠陥が生じた場合に発生するモアレ縞の特定のパターンとは、例えば、モアレ縞の不連続箇所である。モアレ縞のパターンと結晶欠陥との対応関係は、例えば、入力インターフェース１２から、対応関係記憶部１８に入力される。
対応関係記憶部１８は、モアレ縞のパターンと結晶欠陥の種類との対応関係を、更に記憶していても構わない。結晶欠陥の種類とは、例えば、転位等の線欠陥、積層欠陥等の面欠陥である。対応関係記憶部１８は、記憶装置として、例えば、半導体メモリ、又は、ハードディスクを有する。
解析部２４は、対応関係記憶部１８に記憶されたモアレ縞のパターンと結晶欠陥との対応関係を参照してモアレ像を解析し、半導体結晶領域の中の結晶欠陥を検出する機能を有する。また、解析部２４は、例えば、結晶欠陥の密度を計算する機能を有する。また、解析部２４は、例えば、対応関係記憶部１８に記憶されたモアレ縞のパターンと結晶欠陥の種類との対応関係を参照して、結晶欠陥の種類を識別する機能を有する。
解析部２４は、例えば、ハードウェア、ソフトウェハ、又は、ハードウェアとソフトウェアとの組み合わせで構成される。解析部２４は、例えば、電子回路である。
画像合成部２６は、解析部２４で得られた解析結果と断面ＴＥＭ画像を合成した合成画像（第２の画像）を生成する機能を有する。画像合成部２６は、例えば、断面ＴＥＭ画像に解析部２４で検出された結晶欠陥の座標を重ねあわせる。
画像合成部２６は、例えば、ハードウェア、ソフトウェハ、又は、ハードウェアとソフトウェアとの組み合わせで構成される。画像合成部２６は、例えば、電子回路である。
解析結果記憶部２０は、解析部２４で得られた解析結果を記憶する機能を有する。解析結果記憶部２０は、例えば、画像合成部２６で得られた合成画像を記憶する。解析結果記憶部２０は、記憶装置として、例えば、半導体メモリ、又は、ハードディスクを有する。なお、上記の各記憶部１６、１８、２０はそれぞれ別個に設けられたものでもよいし、これらのいずれか２つ以上、或いは全てが一つの記憶部として構成されていてもよい。
出力インターフェース１４は、コンピュータ１０１から外部に情報を出力するためのインターフェースである。出力インターフェース１４は、例えば、記憶媒体が接続可能な端子であっても、情報伝達用のケーブルが接続可能な端子であっても、無線ＬＡＮの送信部であっても構わない。
出力インターフェース１４から、例えば、解析結果記憶部２０に記憶された半導体デバイスの半導体結晶領域の解析結果が出力される。出力インターフェース１４と入力インターフェース１２が共通化されていても構わない。
ディスプレイ１０２は、出力インターフェース１４から出力された解析結果を表示する。ディスプレイ１０２は、例えば、解析結果記憶部２０に記憶された画像データを表示する、或いは、半導体結晶領域の結晶欠陥の分布を表示する。ディスプレイ１０２は、例えば、画像合成部２６で得られた合成画像を直接表示することが可能である。
次に、本実施形態の結晶解析方法について説明する。本実施形態の結晶解析方法は、結晶解析装置１００を用いて行われる。
本実施形態の結晶解析方法は、半導体結晶領域を含む試料の、半導体結晶領域の結晶格子像を含む第１の画像の結晶格子像からモアレ像を生成し、モアレ縞のパターンと結晶欠陥との対応関係を参照してモアレ像を解析し、半導体結晶領域の中の結晶欠陥を検出する。
図２は、本実施形態の結晶解析方法のフローを示す図である。
最初に、半導体結晶領域を含む解析用の試料を準備する（Ｓ１０１）。解析用の試料は、例えば、半導体デバイスの一部であり、ここでは解析対象となる２種の半導体結晶領域を含む薄膜積層体の試料である。
次に、半導体結晶領域の結晶格子像を含むＴＥＭ画像を取得する（Ｓ１０２）。例えば、半導体デバイスの断面ＴＥＭ画像をＴＥＭで撮像する。
次に、半導体結晶領域の結晶格子像からモアレ像を生成する（Ｓ１０３）。モアレ像の生成は、モアレ像生成部２２で行う。例えば、結晶格子像と、結晶格子像の格子の周期と同一の周期を有する模様とをデジタル的に重ねあわせることにより結晶格子像からモアレ像を生成する。
次に、モアレ像のモアレ縞のパターンと結晶欠陥との対応関係を参照してモアレ像を解析し、半導体結晶領域の中の結晶欠陥を検出する（Ｓ１０４）。モアレ像の解析は、解析部２４で行われる。
すなわち、断面ＴＥＭ画像から得られたモアレ像から、結晶欠陥に対応するモアレ縞の特定のパターンを抽出し結晶欠陥を検出する。結晶欠陥に対応するモアレ縞の特定のパターンは、対応関係記憶部１８に記憶されている。結晶欠陥の検出は、例えば、パターンマッチングにより行う。例えば、あらかじめ対応関係記憶部１８に記憶されている結晶欠陥に対応するモアレ縞のパターンと、試料のモアレ縞のパターンを照合し、類似性を判定し、類似性が高い場合に結晶欠陥と判定する。
さらにここで、検出された結晶欠陥の座標位置も特定する。
次に、検出された結晶欠陥の欠陥密度を計算する（Ｓ１０５）。結晶欠陥の欠陥密度の計算は、解析部２４で行われる。欠陥密度の計算は、例えば、モアレ像の所望の領域に限定して実施することも可能である。
次に、モアレ縞のパターンと結晶欠陥の種類との対応関係を参照して結晶欠陥の種類を識別する（Ｓ１０６）。結晶欠陥の種類の識別は、解析部２４で行われる。検出された結晶欠陥に対応するモアレ縞のパターンと、あらかじめ対応関係記憶部１８に記憶されているモアレ縞のパターンを比較し、検出された結晶欠陥の種類を識別する。
次に、検出された結晶欠陥の座標位置と断面ＴＥＭ画像を合成して合成画像を生成する（Ｓ１０７）。合成画像は、画像合成部２６で生成される。合成画像には、結晶欠陥の座標に加えて、結晶欠陥の種類を表示することも可能である。
次に、ディスプレイ１０２にモアレ像の解析結果を表示する（Ｓ１０８）。ディスプレイ１０２には、例えば、画像合成部２６で生成された合成画像が表示される。合成画像には、半導体デバイスの構造と結晶欠陥の分布が示される。また、ディスプレイ１０２には、例えば、結晶欠陥の種類ごとの数や密度が表として表示されても構わない。
以下、本実施形態の結晶解析装置及び結晶解析方法の作用及び効果について説明する。
半導体デバイスの半導体結晶中の結晶欠陥は、半導体デバイスの特性を劣化させる要因となる。このため、半導体デバイスの製造途中或いは製造後に、半導体結晶中の結晶欠陥を精度高く検出することが望まれる。また、半導体デバイス製造前の半導体基板中の結晶欠陥を精度高く検出することが望まれる。
図３は、半導体デバイスの断面ＴＥＭ画像の一例を示す図である。半導体デバイスは、窒化物半導体の結晶領域を含む窒化物半導体デバイスである。図３の右図は、左図の一部の拡大図である。図３の右図は、左図の白枠で囲まれた領域の拡大図である。
図３の半導体デバイスは、左図に示すように図示しない基板上にバッファ層（Ｂｕｆｆｅｒ）を介して設けられた窒化アルミニウムガリウム層（ＡｌＧａＮ）、窒化ガリウム層（ＧａＮ）、及び、絶縁層から成る積層構造を備える。窒化アルミニウムガリウム層、及び、窒化ガリウム層はそれぞれが単結晶の半導体結晶領域である。
図３の右図に示すように断面ＴＥＭ画像には、窒化アルミニウムガリウム層（ＡｌＧａＮ）と窒化ガリウム層（ＧａＮ）の境界領域付近の半導体結晶領域の結晶格子像が表れている。半導体結晶領域の結晶格子像から目視で結晶欠陥を検出することが可能である。例えば、結晶格子の異常箇所を目視で探し、結晶欠陥と同定する。結晶格子の異常箇所とは、例えば、結晶格子が不連続になる箇所である。例えば、右図に枠で囲まれた部分が結晶欠陥である。
しかし、結晶格子像では原子の輪郭が不明確であったり、結晶格子自体が見えづらい箇所があったりする。このため、高い精度で結晶欠陥を検出することが困難である。また、目視による結晶欠陥の検出には時間がかかる。
本実施形態では、半導体結晶領域の結晶格子像からモアレ像を生成する。そして、モアレ像のモアレ縞のパターンから結晶欠陥を検出する。結晶格子の異常個所は、モアレ像にすることで強調される。したがって、結晶欠陥を高い精度で検出することが容易となる。
図４は、半導体デバイスのモアレ像の一例を示す図である。図４は、図３の断面ＴＥＭ画像の半導体結晶領域の結晶格子像から生成されたモアレ像である。
図４中、枠で囲まれた部分が結晶欠陥である。図４から明らかように、モアレ像では結晶格子の異常箇所が、モアレ縞のパターンの異常個所として強調されるため、結晶欠陥の存在が明瞭に現れている。
また、本実施形態では、結晶欠陥が生じた場合に発生するモアレ縞の特定のパターンを、あらかじめ取得し、データベースを作成しておく。そして、このデータベースを参照して、モアレ縞のパターンから結晶欠陥を自動的に識別する。したがって、結晶欠陥の検出を短時間で行うことが可能である。
また、結晶欠陥の種類毎のモアレ縞の特定のパターンを、あらかじめ取得しデータベースを作成しておけば、結晶欠陥の種類の識別を自動的に行うことが可能となる。
また、本実施形態では、結晶欠陥の密度を計算することも可能である。したがって、半導体デバイスの半導体領域の品質を識別することが容易である。結晶欠陥の密度の計算は、モアレ像の所望の領域に限定して実施することが可能である。例えば、結晶領域の界面とバルクとを分離して結晶欠陥密度の計算を行うことが可能である。この手法は、結晶欠陥のモード分類や原因追究に有用である。
また、例えば、半導体デバイスに形成される構造やその構造を形成するプロセスにより、結晶欠陥が誘発される場合がある。結晶欠陥を誘発する構造とは、例えば、半導体結晶領域に形成されるトレンチ、半導体結晶領域に形成される不純物領域、ゲート電極、コンタクトホール等である。
本実施形態では、結晶欠陥の座標と断面ＴＥＭ画像を合成して合成画像を生成する。したがって、半導体デバイスに形成される構造と結晶欠陥との関係を容易に把握することが可能である。
また、本実施形態では、モアレ像の解析結果をディスプレイ１０２に表示する。解析結果をディスプレイ１０２に表示することで、解析結果の把握が容易となる。
以上、本実施形態の結晶解析装置及び結晶解析方法によれば、半導体結晶中の結晶欠陥を精度高く検出することが可能となる。また、半導体結晶中の結晶欠陥を短時間で検出することが可能となる。また、半導体領域の品質を識別することが容易となる。また、半導体デバイスに形成される構造と結晶欠陥との関係を容易に把握することが可能である。また、解析結果の把握が容易となる。
（第２の実施形態）
本実施形態の結晶解析装置及び結晶解析方法は、結晶欠陥に代えて、結晶歪を検出する点で、第１の実施形態と異なる。以下、第１の実施形態と重複する内容については一部記述を省略する。本実施形態の結晶解析装置の装置構成は、一部の機能が異なる以外は、第１の実施形態と同様の構成である。
図１に示す結晶解析装置の対応関係記憶部１８は、モアレ縞のパターンと結晶歪との対応関係を記憶する機能を有する。モアレ縞のパターンと結晶歪との対応関係は、結晶歪が生じた場合に発生するモアレ縞の特定のパターンを、あらかじめ取得しデータベース化しておく。
半導体結晶領域に結晶歪が無い場合、結晶格子像の結晶格子は平行に配列する。一方、半導体結晶領域に結晶歪がある場合、結晶格子は傾斜を持って配列することになる。したがって、結晶歪がある場合、モアレ像においてもモアレ縞が傾斜を有することになる。
結晶歪が生じた場合に発生するモアレ縞の特定のパターンとは、例えば、所定の大きさ以上に傾斜したモアレ縞である。
対応関係記憶部１８は、モアレ縞のパターンと結晶歪の歪量との対応関係を、更に記憶していても構わない。結晶歪の歪量は、例えば、モアレ縞の傾斜の大きさ、傾斜の変化量と相関がある。
解析部２４は、対応関係記憶部１８に記憶されたモアレ縞のパターンと結晶歪との対応関係を参照してモアレ像を解析し、半導体結晶領域の中の結晶歪を検出する機能を有する。また、解析部２４は、例えば、結晶歪の密度を計算する機能を有する。また、解析部２４は、例えば、対応関係記憶部１８に記憶されたモアレ縞のパターンと結晶歪の歪量との対応関係を参照して、結晶歪の歪量を計算する機能を有する。
画像合成部２６は、解析部２４で得られた解析結果と断面ＴＥＭ画像を合成した合成画像（第２の画像）を生成する機能を有する。画像合成部２６は、例えば、断面ＴＥＭ画像に解析部２４で検出された結晶歪の座標位置を重ねあわせる。
ディスプレイ１０２は、出力インターフェース１４から出力された解析結果を表示する。ディスプレイ１０２は、例えば、半導体結晶領域の結晶歪の分布を表示する。ディスプレイ１０２は、例えば、画像合成部２６で得られた合成画像を表示する。
本実施形態の結晶解析方法は、結晶領域を含む試料の、結晶領域の結晶格子像を含む第１の画像の結晶格子像からモアレ像を生成し、モアレ像のモアレ縞のパターンと結晶欠陥との対応関係、及び、モアレ像のモアレ縞のパターンと結晶歪との対応関係の少なくとも一方の対応関係を参照して結晶格子像から生成されたモアレ像を解析し、結晶領域の中の結晶欠陥及び結晶歪の少なくとも一方を検出する。本実施形態の結晶解析方法は、結晶解析装置１００を用いて行われる。
図５は、本第２の実施形態の結晶解析方法のフローを示す図である。
最初に、半導体結晶領域を含む解析用の試料を準備する（Ｓ２０１）。解析用の試料は、例えば、半導体デバイスである。
次に、半導体結晶領域の結晶格子像を含むＴＥＭ画像を取得する（Ｓ２０２）。例えば、半導体デバイスの断面ＴＥＭ画像をＴＥＭで撮像する。
次に、半導体結晶領域の結晶格子像からモアレ像を生成する（Ｓ２０３）。モアレ像の生成は、モアレ像生成部２２で行う。
次に、モアレ縞のパターンと結晶歪との対応関係を参照してモアレ像を解析し、半導体結晶領域の中の結晶歪を検出する（Ｓ２０４）。モアレ像の解析は、解析部２４で行われる。断面ＴＥＭ画像から得られたモアレ像から、結晶歪に対応するモアレ縞の特定のパターンを抽出し結晶歪を検出する。結晶歪に対応するモアレ縞の特定のパターンは、対応関係記憶部１８に記憶されている。さらにここで、検出された結晶歪の座標位置も特定する。
次に、検出された結晶歪の歪量を計算する（Ｓ２０５）。結晶歪の歪量の計算は、解析部２４で行われる。
次に、結晶歪の座標と断面ＴＥＭ画像を合成して合成画像を生成する（Ｓ２０６）。合成画像は、画像合成部２６で生成される。合成画像には、結晶歪の座標に加えて、結晶歪の歪量を表示することも可能である。
次に、ディスプレイ１０２にモアレ像の解析結果を表示する（Ｓ２０７）。ディスプレイ１０２には、例えば、画像合成部２６で生成された合成画像が生成される。合成画像には、半導体デバイスの構造と結晶歪の分布が示される。また、ディスプレイ１０２には、例えば、結晶歪が生じた箇所の数や結晶歪の歪量が表として表示されても構わない。
以下、本実施形態の結晶解析装置及び結晶解析方法の作用及び効果について説明する。
半導体デバイスの半導体結晶中の結晶歪は、半導体デバイスの特性を劣化させる要因となる。また、キャリアの移動度向上のために、半導体結晶中に結晶歪を積極的に導入する場合もある。このため、半導体デバイスの製造途中或いは製造後に、半導体結晶中の結晶歪を精度高く検出することが望まれる。
半導体結晶領域の結晶格子像から目視で結晶歪を検出することも可能である。例えば、結晶格子の配列の中に存在する結晶格子の傾斜箇所を目視で探し、結晶歪と同定する。しかし、結晶格子像では原子の輪郭が不明確であったり、結晶格子自体が見えづらい箇所があったりする。このため、高い精度で結晶歪みを検出することが困難である。また、目視による結晶歪の検出には時間がかかる。
本実施形態では、半導体結晶領域の結晶格子像からモアレ像を生成する。そして、モアレ像のモアレ縞のパターンから結晶歪を検出する。結晶格子の傾斜個所は、モアレ像にすることで強調される。したがって、結晶歪を高い精度で検出することが容易となる。
また、本実施形態では、結晶歪が生じた場合に発生するモアレ縞の特定のパターンを、あらかじめ取得しデータベースを作成しておく。そして、このデータベースを参照して、モアレ縞のパターンから結晶歪を自動的に識別する。したがって、結晶歪の検出を短時間で行うことが可能である。
また、本実施形態では、結晶歪の歪量を計算することも可能である。したがって、半導体デバイスの半導体領域の品質を識別することが容易である。
例えば、半導体デバイスに形成される構造やその構造を形成するプロセスにより、結晶歪が誘発される場合がある。また、結晶歪を生じさせる構造を積極的に形成する場合がある。
結晶歪を誘発する構造、結晶歪を生じさせる構造とは、例えば、半導体結晶領域に形成されるトレンチ、半導体結晶領域に形成される不純物領域、ゲート電極、コンタクトホール、ストレスライナー膜等である。
本実施形態では、結晶歪の座標位置と断面ＴＥＭ画像を合成して合成画像を生成する。したがって、半導体デバイスに形成される構造と結晶歪との関係を容易に把握することが可能である。
例えば、キャリアの移動度向上のために、半導体結晶中に結晶歪を積極的に導入する場合に、所望の場所に、所望の大きさの結晶歪が生じているか否かを容易に把握することが可能となる。
また、本実施形態では、モアレ像の解析結果をディスプレイ１０２に表示する。解析結果をディスプレイ１０２に表示することで、解析結果の把握が容易となる。
以上、本実施形態の結晶解析装置及び結晶解析方法によれば、半導体結晶中の結晶歪を精度高く検出することが可能となる。また、半導体結晶中の結晶歪を短時間で検出することが可能となる。また、半導体デバイスに形成される構造と結晶歪との関係を容易に把握することが可能である。また、半導体領域の品質を識別することが容易となる。また、解析結果の把握が容易となる。
（第３の実施形態）
本実施形態の結晶解析装置は、結晶欠陥の少なくともいずれか一方に基づく判定基準を記憶する第４の記憶部と、解析結果及び判定基準を基に、試料の良否判定を行う判定部を更に備える点で、第１の実施形態と異なっている。また、本実施形態の結晶解析方法は、結晶欠陥に基づく判定基準を基に、試料の良否判定を行う点で第１の実施形態と異なっている。以下、第１の実施形態と重複する内容については一部記述を省略する。
図６は、本実施形態の結晶解析装置のブロック図である。
本実施形態の結晶解析装置２００は、コンピュータ１０１とディスプレイ１０２（表示部）を備える。コンピュータ１０１は入力インターフェース１２、出力インターフェース１４、試料画像記憶部１６（第１の記憶部）、対応関係記憶部１８（第２の記憶部）、解析結果記憶部２０（第３の記憶部）、モアレ像生成部２２（第１の画像処理部）、解析部２４、画像合成部２６（第２の画像処理部）、判定基準記憶部２８（第４の記憶部）、判定部３０を備える。
判定基準記憶部２８は、結晶欠陥に基づく判定基準を記憶する機能を有する。判定基準は、例えば、欠陥密度の閾値である。判定基準記憶部２８は、記憶装置として、例えば、半導体メモリ、又は、ハードディスクを有している。判定基準は、例えば、入力インターフェース１２から、対応関係記憶部１８に入力される。
判定部３０は、解析結果及び判定基準記憶部２８に記憶された判定基準を基に、半導体デバイスの良否判定を行う機能を有する。例えば、解析結果の欠陥密度が、欠陥密度の閾値を超えた場合、半導体デバイスが不良品であると判断する。
判定部３０は、例えば、ハードウェア、ソフトウェハ、又は、ハードウェアとソフトウェアとの組み合わせで構成される。判定部３０は、例えば、電子回路である。
図７は、本実施形態の結晶解析方法のフローを示す図である。
最初に、半導体結晶領域を含む解析用の試料を準備する（Ｓ３０１）。解析用の試料は、例えば、半導体デバイスの一部であり、ここでは解析対象となる２種の半導体結晶領域を含む薄膜積層体の試料である。
次に、半導体結晶領域の結晶格子像を含むＴＥＭ画像を取得する（Ｓ３０２）。例えば、半導体デバイスの断面ＴＥＭ画像をＴＥＭで撮像する。
次に、半導体結晶領域の結晶格子像からモアレ像を生成する（Ｓ３０３）。モアレ像の生成は、モアレ像生成部２２で行う。例えば、結晶格子像と、結晶格子像の格子の周期と同一の周期を有する模様とをデジタル的に重ねあわせることにより結晶格子像からモアレ像を生成する。
次に、モアレ縞のパターンと結晶欠陥との対応関係を参照してモアレ像を解析し、半導体結晶領域の中の結晶欠陥を検出する（Ｓ３０４）。さらにここで、検出された結晶欠陥の座標位置も特定する。
次に、検出された結晶欠陥の欠陥密度を計算する（Ｓ３０５）。
次に、モアレ縞のパターンと結晶欠陥の種類との対応関係を参照して結晶欠陥の種類を識別する（Ｓ３０６）。
次に、結晶欠陥に基づく判定基準を基に、半導体デバイスの良否判定を行う（Ｓ３０７）。例えば、解析結果の欠陥密度が、欠陥密度の閾値を超えた場合、半導体デバイスが不良品であると判断する。
次に、ディスプレイ１０２に判定結果を表示する（Ｓ３０８）。ディスプレイ１０２には、例えば、半導体デバイスが良品であるか不良品であるかが表示される。
なお、結晶欠陥に代えて、結晶歪を検出し、半導体デバイスの良否判定を、結晶歪に基づく判定基準を基に行うことも可能である。
本実施形態の結晶解析装置及び結晶解析方法によれば、半導体デバイスの結晶欠陥又は結晶歪に基づく良否判定を、高い精度で迅速に行うことが可能である。本実施形態の結晶解析装置及び結晶解析方法を、例えば、半導体デバイスの生産管理に用いることで、高い歩留りの半導体デバイスの製造が可能となる。また、本実施形態の結晶解析装置及び結晶解析方法を、例えば、半導体デバイスのプロセス開発に用いることで、半導体デバイスの最適な製造プロセスの開発が容易となる。
（第４の実施形態）
本実施形態の結晶解析装置及び結晶解析方法は、半導体デバイスの半導体結晶領域に代えて、半導体デバイスの金属配線の結晶領域の結晶欠陥又は結晶歪を解析する点で、第１又は第２の実施形態と異なっている。以下、第１又は第２の実施形態と重複する内容については一部記述を省略する。
本実施形態の結晶解析装置は、半導体デバイスの金属配線の結晶領域に存在する結晶欠陥又は結晶歪みを解析する。金属配線は、例えば、アルミニウム配線、アルミニウム合金配線、銅配線である。金属配線は、例えば、多結晶である。本実施形態の結晶解析装置は、例えば、一つの結晶粒に絞って解析を行う。解析方法は、第１又は第２の実施形態と同様である。
金属配線の信頼性不良の原因として、ＥＭ（Ｅｌｅｃｔｒｏ Ｍｉｇｒａｔｉｏｎ）及びＳＭ（Ｓｔｒｅｓｓ Ｍｉｇｒａｔｉｏｎ）が知られている。ＥＭ及びＳＭは、金属配線中の金属原子のズレにより生ずる。また、銅配線では、引張応力が配線の腐食を促進することが知られている。
本実施形態によれば、金属配線の結晶欠陥や結晶歪を検出することにより、例えば、ＥＭやＳＭの不良解析、又は、不良メカニズムの解明が促進される。また、例えば、銅配線の腐食を予測し、金属配線の最適設計を行うことが可能となる。
第１ないし第４の実施形態では、主に、試料が半導体デバイスの場合を例に説明したが、結晶領域を含む試料であれば、例えば、単結晶の半導体基板であっても構わない。
第１ないし第３の実施形態では、半導体結晶領域が窒化物半導体である場合を例に説明したが、半導体結晶領域は窒化物半導体に限られるものではなく、例えば、シリコン、炭化珪素等、その他の半導体材料であっても構わない。
第１ないし第３の実施形態では、結晶欠陥及び結晶歪のいずれか一方を検出する場合を例に説明したが、結晶欠陥及び結晶歪の両方を同時に検出する結晶解析装置及び結晶解析方法であっても構わない。
例えば、第１又は第２の実施形態で得られた、結晶欠陥又は結晶歪の解析結果を、半導体製造装置のプロセス条件にフィードバックする半導体製造システムを構築することも可能である。例えば、半導体デバイスに形成されたトレンチの近傍に結晶欠陥が多発するという解析結果が得られたとする。この場合、解析結果をドライエッチング装置のレシピにフィードバックして、低ダメージのエッチング条件に変更して、その後の製品のトレンチを形成するというシステムを構築することができる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。例えば、一実施形態の構成要素を他の実施形態の構成要素と置き換え又は変更してもよい。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１２ 入力インターフェース
１４ 出力インターフェース
１６ 試料画像記憶部（第１の記憶部）
１８ 対応関係記憶部（第２の記憶部）
２０ 解析結果記憶部（第３の記憶部）
２２ モアレ像生成部（第１の画像処理部）
２４ 解析部
２６ 画像合成部（第２の画像処理部）
２８ 判定基準記憶部（第４の記憶部）
３０ 判定部
１００ 結晶解析装置
１０１ コンピュータ
１０２ ディスプレイ

Claims (20)

  1. 結晶領域を含む試料の、前記結晶領域の結晶格子像を含む第１の画像を記憶可能とする第１の記憶部と、
    前記結晶格子像からモアレ像を生成する第１の画像処理部と、
    モアレ像のモアレ縞のパターンと結晶欠陥との対応関係、及び、モアレ像のモアレ縞のパターンと結晶歪との対応関係の少なくとも一方の対応関係を記憶可能とする第２の記憶部と、
    前記少なくとも一方の対応関係を参照して前記結晶格子像から生成されたモアレ像を解析し、前記結晶領域の中の結晶欠陥及び結晶歪の少なくとも一方を検出する解析部と、
    を備える結晶解析装置。
  2. 前記解析部で得られた解析結果を記憶可能とする第３の記憶部を、更に備える請求項１記載の結晶解析装置。
  3. 前記解析部が結晶欠陥の密度を計算する請求項１又は請求項２記載の結晶解析装置。
  4. 前記第２の記憶部がモアレ像のモアレ縞のパターンと結晶欠陥の種類との対応関係を更に記憶し、前記解析部が前記モアレ像のモアレ縞のパターンと結晶欠陥の種類との対応関係を参照して結晶欠陥の種類を識別する請求項１ないし請求項３いずれか一項記載の結晶解析装置。
  5. 前記解析部が結晶歪の歪量を計算する請求項１ないし請求項４いずれか一項記載の結晶解析装置。
  6. 前記解析部で得られた解析結果を表示する表示部を更に備える請求項１ないし請求項５いずれか一項記載の結晶解析装置。
  7. 前記解析部で得られた解析結果と前記第１の画像を合成した第２の画像を生成する第２の画像処理部を、更に備える請求項１ないし請求項６いずれか一項の結晶解析装置。
  8. 結晶欠陥及び結晶歪の少なくとも一方に基づく判定基準を記憶可能とする第４の記憶部と、
    前記解析部で得られた解析結果及び前記判定基準を基に、前記試料の良否判定を行う判定部を更に備える請求項１ないし請求項７いずれか一項記載の結晶解析装置。
  9. 前記試料は半導体デバイスである請求項１ないし請求項８いずれか一項記載の結晶解析装置。
  10. 前記結晶領域は、窒化物半導体、炭化珪素、又は、シリコンである請求項１ないし請求項８いずれか一項記載の結晶解析装置。
  11. 結晶領域を含む試料の、前記結晶領域の結晶格子像を含む第１の画像の前記結晶格子像からモアレ像を生成し、
    モアレ像のモアレ縞のパターンと結晶欠陥との対応関係、及び、モアレ像のモアレ縞のパターンと結晶歪との対応関係の少なくとも一方の対応関係を参照して前記結晶格子像から生成されたモアレ像を解析し、前記結晶領域の中の結晶欠陥及び結晶歪の少なくとも一方を検出する結晶解析方法。
  12. 前記結晶領域の中の結晶欠陥の密度を計算する請求項１１記載の結晶解析方法。
  13. モアレ像のモアレ縞のパターンと結晶欠陥の種類との対応関係を参照して結晶欠陥の種類を識別する請求項１１又は請求項１２記載の結晶解析方法。
  14. 前記結晶領域の中の結晶歪の歪量を計算する請求項１１ないし請求項１３いずれか一項記載の結晶解析方法。
  15. 表示部に前記結晶格子像から生成されたモアレ像の解析結果を表示する請求項１１ないし請求項１３いずれか一項記載の結晶解析方法。
  16. 検出された前記結晶領域の中の結晶欠陥及び結晶歪の少なくとも一方の位置と前記第１の画像を合成し第２の画像を生成する請求項１１ないし請求項１５いずれか一項の結晶解析方法。
  17. 結晶欠陥及び結晶歪の少なくとも一方に基づく判定基準を基に、前記試料の良否判定を行う請求項１１ないし請求項１６いずれか一項記載の結晶解析方法。
  18. 前記試料は半導体デバイスである請求項１１ないし請求項１７いずれか一項記載の結晶解析方法。
  19. 前記結晶格子像と、前記結晶格子像の格子の周期と同一の周期を有する模様とを重ねあわせることにより前記結晶格子像からモアレ像を生成する請求項１１ないし請求項１８いずれか一項記載の結晶解析方法。
  20. あらかじめ得られている結晶欠陥又は結晶歪に対応するモアレ縞のパターンと、前記結晶格子像から生成されたモアレ像のモアレ縞のパターンの類似性を判定し解析を行う請求項１１ないし請求項１９いずれか一項記載の結晶解析方法。





JP2017126112A 2017-06-28 2017-06-28 結晶解析装置及び結晶解析方法 Pending JP2019007910A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2017126112A JP2019007910A (ja) 2017-06-28 2017-06-28 結晶解析装置及び結晶解析方法
US15/905,326 US10692206B2 (en) 2017-06-28 2018-02-26 Crystal analysis apparatus and crystal analysis method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017126112A JP2019007910A (ja) 2017-06-28 2017-06-28 結晶解析装置及び結晶解析方法

Publications (2)

Publication Number Publication Date
JP2019007910A true JP2019007910A (ja) 2019-01-17
JP2019007910A5 JP2019007910A5 (ja) 2019-10-31

Family

ID=64738937

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017126112A Pending JP2019007910A (ja) 2017-06-28 2017-06-28 結晶解析装置及び結晶解析方法

Country Status (2)

Country Link
US (1) US10692206B2 (ja)
JP (1) JP2019007910A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111948235B (zh) * 2020-08-07 2022-09-20 广西大学 测量半极性面ⅲ族氮化物薄膜缺陷密度的方法及其应用

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5483571A (en) * 1994-05-31 1996-01-09 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Radiographic moire
JP2000065762A (ja) * 1998-08-21 2000-03-03 Nec Corp 結晶歪み測定方法、結晶歪み測定装置及び記録媒体
WO2007142024A1 (ja) * 2006-06-09 2007-12-13 Sumco Corporation 単結晶シリコンウェーハのｃｏｐ評価方法
JP2009210309A (ja) * 2008-03-03 2009-09-17 Hitachi High-Technologies Corp 欠陥検査装置およびこの欠陥検査装置に用いるパラメータ調整方法。
JP2009264852A (ja) * 2008-04-23 2009-11-12 Wakayama Univ 格子画像の位相解析方法およびそれを用いた物体の変位測定方法ならびに物体の形状測定方法
JP2011069734A (ja) * 2009-09-25 2011-04-07 Toshiba Corp 結晶格子モアレパターン取得方法および走査型顕微鏡
JP2015142079A (ja) * 2014-01-30 2015-08-03 シャープ株式会社 光電変換装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4402004B2 (ja) * 2005-04-15 2010-01-20 株式会社日立ハイテクノロジーズ 検査装置
EP2193360B1 (fr) * 2007-09-25 2014-11-05 Centre National De La Recherche Scientifique Procede et systeme de mesure de deformations a l'echelle nanometrique
US20100158392A1 (en) * 2008-09-22 2010-06-24 Brigham Young University Systems and Methods for Determining Crystallographic Characteristics of a Material
JP2014153177A (ja) 2013-02-08 2014-08-25 Evolve Technology Co Ltd 検査装置および検査方法
KR101796129B1 (ko) 2013-07-18 2017-11-10 내셔날 인스티튜트 오브 어드밴스드 인더스트리얼 사이언스 앤드 테크놀로지 규칙성 모양에 의한 변위 분포를 위한 측정방법, 장치 및 그 프로그램
JP2014033215A (ja) 2013-09-18 2014-02-20 Nikon Corp 歪計測方法
JP6472675B2 (ja) 2015-02-05 2019-02-20 国立研究開発法人産業技術総合研究所 二次モアレ縞による顕微鏡走査ゆがみの影響を受けない変形測定方法
US9564494B1 (en) * 2015-11-18 2017-02-07 International Business Machines Corporation Enhanced defect reduction for heteroepitaxy by seed shape engineering

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5483571A (en) * 1994-05-31 1996-01-09 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Radiographic moire
JP2000065762A (ja) * 1998-08-21 2000-03-03 Nec Corp 結晶歪み測定方法、結晶歪み測定装置及び記録媒体
WO2007142024A1 (ja) * 2006-06-09 2007-12-13 Sumco Corporation 単結晶シリコンウェーハのｃｏｐ評価方法
JP2009210309A (ja) * 2008-03-03 2009-09-17 Hitachi High-Technologies Corp 欠陥検査装置およびこの欠陥検査装置に用いるパラメータ調整方法。
JP2009264852A (ja) * 2008-04-23 2009-11-12 Wakayama Univ 格子画像の位相解析方法およびそれを用いた物体の変位測定方法ならびに物体の形状測定方法
JP2011069734A (ja) * 2009-09-25 2011-04-07 Toshiba Corp 結晶格子モアレパターン取得方法および走査型顕微鏡
JP2015142079A (ja) * 2014-01-30 2015-08-03 シャープ株式会社 光電変換装置

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
WANG, Q. 外２名: ""Developments and Applications of Moire Techniques for Deformation Measurement, Structure Character", RECENT PATENTS ON MATERIALS SCIENCE, vol. Volume 8, Number 3, JPN6020026689, 1 September 2015 (2015-09-01), pages 188 - 207, XP055519570, ISSN: 0004448292 *
清水嘉重郎: ""モレア稿の応用"", 日本物理学会誌, vol. Volume 19, Number 10, JPN6020026691, 5 October 1964 (1964-10-05), pages 650 - 652, ISSN: 0004448293 *

Also Published As

Publication number Publication date
US10692206B2 (en) 2020-06-23
US20190005635A1 (en) 2019-01-03

Similar Documents

Publication Publication Date Title
TW425473B (en) Method of and apparatus for pattern inspection
JP4799574B2 (ja) 線状パターンの検知方法および装置
US20130114881A1 (en) Method and apparatus for reviewing defects
US11094057B2 (en) Semiconductor wafer measurement method and system
US20220375057A1 (en) Defect offset correction
US9165356B2 (en) Defect inspection method and defect inspection device
US7747063B2 (en) Method and apparatus for inspecting a substrate
US10192302B2 (en) Combined patch and design-based defect detection
JP2012049503A (ja) 半導体装置の検査装置及び半導体装置の検査方法
US6987874B2 (en) Method and apparatus for managing surface image of thin film device, and method and apparatus for manufacturing thin film device using the same
JP2010283004A (ja) 欠陥画像処理装置、欠陥画像処理方法、半導体欠陥分類装置および半導体欠陥分類方法
JP6057522B2 (ja) 欠陥検査方法
JP2004259894A (ja) 半導体装置の解析方法、解析システム及びプログラム
TW201415013A (zh) 荷電粒子線裝置
US20050152594A1 (en) Method and system for monitoring IC process
JP2019007910A (ja) 結晶解析装置及び結晶解析方法
CN110223929B (zh) 确定晶圆缺陷来源的方法
US10598617B2 (en) Metrology guided inspection sample shaping of optical inspection results
US10380731B1 (en) Method and system for fast inspecting defects
US8526708B2 (en) Measurement of critical dimensions of semiconductor wafers
JP2011220735A (ja) 走査電子顕微鏡
JP6166120B2 (ja) データ処理装置、測定装置、選別装置、データ処理方法およびプログラム
JP4346537B2 (ja) 表面検査装置および表面検査方法
JP2009206295A (ja) 半導体欠陥検査装置、および半導体欠陥検査方法
US11087451B2 (en) Generating multi-focal defect maps using optical tools

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20170914

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20170915

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190919

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190919

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200520

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200804

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20210302