JP2018530145A - ニューロモルフィックネットワーク - Google Patents

ニューロモルフィックネットワーク Download PDF

Info

Publication number
JP2018530145A
JP2018530145A JP2017568334A JP2017568334A JP2018530145A JP 2018530145 A JP2018530145 A JP 2018530145A JP 2017568334 A JP2017568334 A JP 2017568334A JP 2017568334 A JP2017568334 A JP 2017568334A JP 2018530145 A JP2018530145 A JP 2018530145A
Authority
JP
Japan
Prior art keywords
nanoparticles
network
voltage
range
conductance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017568334A
Other languages
English (en)
Inventor
シモン アンソニー ブラウン
シモン アンソニー ブラウン
ショーン フォスナー
ショーン フォスナー
サウラブ クマー ボーズ
サウラブ クマー ボーズ
Original Assignee
ザ ユニバーシティー オブ カンタベリー
ザ ユニバーシティー オブ カンタベリー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ザ ユニバーシティー オブ カンタベリー, ザ ユニバーシティー オブ カンタベリー filed Critical ザ ユニバーシティー オブ カンタベリー
Publication of JP2018530145A publication Critical patent/JP2018530145A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06NCOMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00Computing arrangements based on biological models
    • G06N3/02Neural networks
    • G06N3/06Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/063Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
    • G06N3/065Analogue means
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06NCOMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00Computing arrangements based on biological models
    • G06N3/02Neural networks
    • G06N3/04Architecture, e.g. interconnection topology
    • G06N3/044Recurrent networks, e.g. Hopfield networks
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06NCOMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00Computing arrangements based on biological models
    • G06N3/02Neural networks
    • G06N3/08Learning methods
    • G06N3/088Non-supervised learning, e.g. competitive learning
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biomedical Technology (AREA)
  • Biophysics (AREA)
  • General Health & Medical Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Evolutionary Computation (AREA)
  • Computational Linguistics (AREA)
  • Molecular Biology (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Data Mining & Analysis (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Artificial Intelligence (AREA)
  • Neurology (AREA)
  • Semiconductor Memories (AREA)
  • Investigating Or Analyzing Materials By The Use Of Fluid Adsorption Or Reactions (AREA)

Abstract

本明細書では、ニューロモルフィックパーコレーティングネットワーク(100)が開示される。ネットワークは、少なくとも2つの電気接点(104A、104B)を有する基板(102)と、基板(102)上に分布される複数のナノ粒子(106,108,100)であって、ナノ粒子の少なくとも一部が少なくとも2つの電気接点のうちの少なくとも2つの間に位置され、ナノ粒子の表面被覆率がパーコレーション閾値の許容範囲内にある、複数のナノ粒子(106,108,100)と、さもなければ互いに直接に接続されないナノ粒子又はナノ粒子のグループの間のギャップ内に少なくとも部分的に位置される少なくとも1つのメモリスティブ要素(116)であって、メモリスティブ要素が活性の高い少なくとも1つの持続的経路(118,120)を少なくとも部分的に与える、少なくとも1つのメモリスティブ要素(116)とを備える。本明細書には、ニューロモルフィックパーコレーティングネットワーク又はその構成要素を製造するための方法、及び、そのような方法によって形成されるニューロモルフィックパーコレーティングネットワークが開示される。【選択図】図1

Description

本発明は、ニューロモルフィックパーコレーティングネットワーク、そのようなネットワークで使用するためのパーコレーティング構造を調製するための方法、及び、これらの方法によって形成されるネットワークに関する。
生きている生物は、非常に容易で、非常に低いエネルギー消費で非常に複雑な計算タスクを実行する。複雑な計算タスクの例としては、ナビゲーション、認識、及び、意思決定が挙げられる。
哺乳動物の脳の能力は、主に、非同期計算と組み合わせられる大規模な並列度に起因する。ダーウィンの進化の法則に基づく何百万年もの自然選択は、大きな数字を「砕く」能力ではなく、天気の変化、作物の熟成、及び、捕食動物の存在を認識して予測する能力をもたらしてきた。したがって、人間の脳は、多数の感覚情報を収集するが、全てのデータを処理することができず、処理する必要もない。有用な部分のみが処理されて記憶される。群衆の中の特定の声や人の顔のパターン認識は、即時であり、今日利用可能な最先端のスーパーコンピュータにさえ匹敵し得ない到達度である。
ムーアの法則で要約されるような相補型金属酸化物半導体(CMOS)トランジスタを伴うコンピュータ用のフォンノイマン(Von Neumann)アーキテクチャの驚異的な成功は、現在、根本的な限界(物理的トランジスタの寸法が伝統的な限界に近づいている)及び実用的限界(調査の指数関数的な増加及び非経済的かつ持続不可能になっている全ての新たなプロセスラインのための開発コストなど)に遭遇している。
別の手法が人工ニューラルネットワーク(ANN)で使用されてきた。1つの例は、ソフトウェアによる神経行動のエミュレーションを含む。パターン認識のような分野での多くの成功にもかかわらず、ANNは、生物学的なニューラルネットワークの高度に相互接続された性質をシミュレートするのには依然として非効率的である。
他の手法は、脳のシナプス機能をエミュレートするハードウェアを構築することであり、実際には、既存のCMOS技術においてこれを行なうための重要な最近の努力が数多く存在する。
これらの手法は、ニューロモルフィックコンピューティングにおいて驚異的な進歩をもたらしてきた。例えば、IBMのTrueNorthは、2億5600万のシナプスを持つ100万のニューロンを含むシリコンチップを有する。ボストン大学のMOdular Neural Exploring Traveling Agent(MoNETA)とHewlett−Packard(HP)の努力は、CMOSトランジスタよりも相対的に小さいメモリスタシナプスから成り、将来の約束を示している。
これらのCMOSベースの手法は非常に高価であり、そのため、ニューロン及びシナプスの複雑な生物学的ネットワークをナノスケールの相互接続及びスイッチで模倣する新規なハードウェア手法が必要であることが示唆されてきた。有望な手法は、メモリスタ又は他の関連するナノスケールスイッチのネットワークを構築することである。そのようなネットワークは、リザーバコンピューティング(RC)、画像処理、及び、パターン認識などの用途に有望であることが分かってきた。
今日まで、そのような無機シナプスのシステムは、ほんの僅かしか実証されておらず、開発の初期段階にあり、信頼性や実際の機能性に疑問を抱き、デバイスや製造方法をスケールアップできるかどうかに関して、及び、これらのデバイスがRCなどの用途で実際に使用できるかどうかに関してかなり不確かである。
本発明の好ましい実施形態の目的は、前述の欠点の幾つかに対処することである。付加的又は代替的な目的は、少なくとも有用な選択肢を公衆に与えることである。
1つの態様において、本発明は、少なくとも2つの電気接点を有する基板と、基板上に分布される複数のナノ粒子であって、ナノ粒子の少なくとも一部が少なくとも2つの電気接点のうちの少なくとも2つの間に位置され、ナノ粒子の表面被覆率がパーコレーション閾値の許容範囲内にある、複数のナノ粒子と、さもなければ互いに直接に接続されないナノ粒子又はナノ粒子のグループの間のギャップ内に少なくとも部分的に位置される少なくとも1つのメモリスティブ要素であって、メモリスティブ要素が活性の高い少なくとも1つの持続的経路を少なくとも部分的に与える、少なくとも1つのメモリスティブ要素と、を備えるニューロモルフィックパーコレーティングネットワークを備える。
本明細書中で使用される用語「備える(comprising)」は、「少なくとも部分的に〜から成る」を意味する。「備える(comprising)」という用語を含む本明細書中のそれぞれの記述を解釈する場合、それ以外の特徴又は用語の前に記載される特徴も存在し得る。「備える(comprise)」及び「備える(comprises)」などの関連用語も同様に解釈されるべきである。
好ましくは、ネットワークは、さもなければ互いに直接に接続されないナノ粒子又はナノ粒子のグループの間のそれぞれのギャップ内に少なくとも部分的に位置される複数のメモリスティブ要素を更に備える。
好ましくは、活性が高い少なくとも1つの持続的経路は、導電率が高い少なくとも1つの持続的経路を備える。
好ましくは、活性が高い少なくとも1つの持続的経路は、そのスイッチング速度又はスイッチングの可能性が高められる複数のメモリスティブ要素を含む少なくとも1つの持続的経路を備える。
好ましくは、活性が高い少なくとも1つの持続的経路は、少なくとも2つの電気接点のうちの2つの間にある。
好ましくは、ナノ粒子の少なくとも一部は、ナノ粒子の合体の程度を制限するように少なくとも部分的に酸化される。
好ましくは、ナノ粒子の少なくとも一部が導電性である。
好ましくは、ナノ粒子の少なくとも一部は5nm〜50nmの範囲の合成直径を有する。
好ましくは、ナノ粒子は、Sn、Bi、Au、Pb、Ag、Cu及びこれらのうちの1つ以上の合金を備えるグループのうちの1つ以上を備える。
好ましくは、パーコレーション閾値が0.68を含み、ナノ粒子の表面被覆率における許容範囲が0.40〜0.70の範囲を含む。
好ましくは、ナノ粒子の分布における許容範囲が0.5〜0.68の範囲を含む。
好ましくは、ナノ粒子の表面被覆率における許容範囲が0.55〜0.68の範囲を含む。
好ましくは、パーコレーション閾値が0.68を含み、ナノ粒子の表面被覆率における許容範囲が0.62〜0.72の範囲を含む。
好ましくは、少なくとも1つのメモリスティブ要素が少なくとも1つの原子スケール導電ワイヤを備える。
好ましくは、原子ワイヤは、少なくとも2つの電気接点間に印加される電圧に応じて形成され、電圧は、電圧ランプ、電圧パルス、又は、一連の電圧パルスを備える。
好ましくは、原子ワイヤは、少なくとも2つの電気接点間に印加される電流に応じて形成される。
好ましくは、原子ワイヤは、電界駆動マイグレーション、電界駆動蒸発、電気化学的還元、及び/又は、電気化学的酸化に応じて形成される。
好ましくは、基板は、非導電性、絶縁性、又は、半導電性である。
好ましくは、基板の少なくとも一部が略平坦な表面を備える。
好ましくは、基板の少なくとも一部が実質的に湾曲した表面を備える。
好ましくは、基板の少なくとも一部が1nm未満のRMS表面粗さを有する。
好ましくは、メモリスティブ要素は、従前の低コンダクタンス状態を与えるトンネルギャップであるギャップと、高コンダクタンス状態を与えるトンネルギャップ内の原子スケールワイヤとを備える。
好ましくは、少なくとも1つのメモリスティブ要素は、Ag/AgS電気化学スイッチ、スイッチング分子、及び、標準的な金属酸化物メモリスタスイッチング要素デバイスを備えるグループのうちの1つ以上を備える。
好ましくは、ナノ粒子が分子で官能化される。
好ましくは、分子は、明確かつ別個の抵抗を有する2つの状態の間で切り換わることができる。
好ましくは、分子は、アゾベンゼン、ロタキサン、及び、他の分子スイッチを備えるグループのうちの1つ以上備える。
好ましくは、ナノ粒子の少なくとも一部がAg粒子又はCu粒子を備えるとともに少なくとも部分的に硫化される。
好ましくは、原子スケール導電ワイヤの少なくとも一部が原子スケールの銀ワイヤ又は銅ワイヤを備える。
他の態様において、本発明は、ニューロモルフィックパーコレーティングネットワークまたはその構成要素を製造する方法であって、少なくとも2つの電気接点を有する基板を用意するステップと、基板を真空チャンバ内に位置させるステップであり、真空チャンバが空気又は酸素の制御された分圧及び制御された相対湿度を有する、ステップと、
基板上に複数のナノ粒子を堆積させるステップであり、ナノ粒子の少なくとも一部が少なくとも2つの電気接点のうちの少なくとも2つの間に位置され、ナノ粒子の表面被覆率がパーコレーション閾値の許容範囲内にあり、少なくとも1つのメモリスティブ要素がさもなければ互いに直接に接続されないナノ粒子又はナノ粒子のグループの間のギャップ内に少なくとも部分的に位置され、メモリスティブ要素が活性の高い少なくとも1つの持続的経路を少なくとも部分的に与える、ステップとを備える方法を含む。
好ましくは、真空チャンバ内の空気の圧力が1×10−6〜1×10−3Torrの範囲内である。
好ましくは、真空チャンバ内の空気の圧力が5×10−6〜100×10−6Torrの範囲内である。
好ましくは、真空チャンバ内の空気の圧力が10×10−6〜50×10−6Torrの範囲内である。
好ましくは、真空チャンバ内の空気の相対湿度が30%よりも大きい。
好ましくは、真空チャンバ内の空気の相対湿度が60%よりも大きい。
好ましくは、ナノ粒子が蒸気又はビームによって基板上に堆積される。
好ましくは、ナノ粒子は、不活性ガス凝集によって形成され、基板に向けられるビーム中に同伴される。
好ましくは、堆積されたナノ粒子が5〜50nmのサイズ範囲の直径を有する。
好ましくは、堆積されたナノ粒子が5〜12nmのサイズ範囲の直径を有する。
好ましくは、合成粒径が15〜50nmの範囲内である。
好ましくは、方法は、ナノ粒子の必要な表面被覆率を達成するようにデバイスの電気コンダクタンスを監視するステップを更に備える。
好ましくは、方法は、表面被覆率をパーコレーション閾値の許容範囲内となるように制御するステップを更に備える。
好ましくは、許容範囲がパーコレーション閾値の10%を含む。
好ましくは、ナノ粒子ネットワークの形態は、スイッチングが起こるサイトと直列及び/又は並列な抵抗をそれが与えるようになっている。
好ましくは、直列抵抗が12kΩより小さい。
好ましくは、直列抵抗が2〜6kΩの範囲内である。
好ましくは、並列抵抗が1kΩよりも大きい。
好ましくは、方法は、ニューロモルフィックネットワークの少なくとも一部を、電流制限デバイスを含む電気回路に接続するステップを更に備える。
好ましくは、電流制限デバイスが直列抵抗を備える。
好ましくは、直列抵抗が0.5〜10kΩの範囲内である。
好ましくは、方法は、粒子及び/又は粒子のネットワークを安定化させるために粒子の少なくとも一部を不活性材料で少なくとも部分的に被覆するステップを更に備える。
好ましくは、不活性材料が金属酸化物を備える。
好ましくは、金属酸化物がAlを備える。
好ましくは、方法は、電圧パルスによってメモリスティブ要素の幅を制御するステップを更に備える。
好ましくは、方法は、量子化されたコンダクタンスを達成するように電圧パルスによってメモリスティブ要素の幅を制御するステップを更に備える。
好ましくは、方法は、電圧ランプ又は電圧パルスに応じてメモリスティブ要素を形成するステップを更に備える。
好ましくは、方法は、一連の電圧パルスに応じてメモリスティブ要素を形成するステップを更に備える。
好ましくは、方法は、電圧パルスの振幅及び/又はパルス間の時間を制御することによって原子スケールワイヤを形成するステップを更に備える。
好ましくは、印加電圧が0.5〜10Vの範囲内である。
好ましくは、印加電圧が1〜5Vの範囲内である。
好ましくは、印加電圧が30秒よりも小さい幅を有する電圧パルスである。
好ましくは、印加電圧が1〜10sの範囲内の幅を有する電圧パルスである。
他の態様において、本発明は、先に開示された方法によって形成されるニューロモルフィックパーコレーティングネットワークを含む。
一態様における本発明は幾つかのステップを備える。そのようなステップのうちの1つ以上と他のステップのそれぞれとの関係、構成の特徴を具現化する装置、及び、要素の組み合わせ、並びに、そのようなステップに影響を及ぼすようになっている部品の配置は全て、以下の詳細な開示で例示される。
また、この発明は、本明細書で個別に又は集合的に参照され、又は明細書に示されている部品、要素及び特徴、並びに任意の2つ以上の前記部品、要素又は特徴の任意の又は全ての組み合わせからなると広く言える。本発明が関連する技術分野における既知の等価物を有する特定の整数が本明細書に記載されているが、そのような既知の等価物は、個別に記載されているかのように本明細書に組み込まれるものとみなされる。
加えて、本発明の特徴又は態様がマーカッシュグループに関して記載されている場合、当業者は、本発明がマーカッシュグループの任意の個々の部分又はサブグループに関しても記載されることを理解し得る。
本明細書において、名詞の後に続く「(s)」は、名詞の複数形及び/又は単数形を意味する。
本明細書で使用される場合、「及び/又は」という用語は、「及び」又は「又は」又は両方を意味する。
本明細書に開示された数の範囲(例えば、1〜10)への言及は、その範囲内の全ての有理数(例えば、1,1.1,2,3,3.9,4,5,6,6.5,7,8,9,10)への言及を組み入れ、また、その範囲内の任意の範囲の有理数(例えば、2〜8,1.5〜5.5、及び3.1〜4.7)、したがって、全ての範囲の全ての部分範囲も明示的に本明細書中に開示されることが意図される。これらは、具体的に意図されたものの例に過ぎず、列挙された最低値と最高値との間のすべての可能な数値の組み合わせは、本出願において同様の方法で明示的に述べられると考えられるべきである。
特許明細書、他の外部文書、又は他の情報源が参照されている本明細書では、これは一般に、本発明の特徴を論じるための文脈を提供することを目的とする。特に断りのない限り、そのような外部文書又はそのような情報源は、いかなる管轄においても、そのような文書又は情報源が先行技術であるか、又は当技術分野における一般的知識の一部を形成することを認めるものと解釈されるべきではない。
本発明は広義に上記で定義した通りであるが、当業者であれば、本発明はこれに限定されず、本発明は以下の記載が実施例を与える実施形態も含むことを理解し得る。
ここで、添付図面に関連して、ニューロモルフィックパーコレーティングネットワークの好ましい形態を単なる一例として説明する。
ニューロモルフィックパーコレーティングネットワークの一例を示す。 合体後の図1のネットワークを示す。 図1又は図2のネットワークで使用するためのパーコレーティング構造を製造するための方法を示す。 異なる分圧の大気及び合成空気で調製された試料のコンダクタンス及び形態の発現を示す。 異なる分圧の大気及び合成空気を使用する堆積後の試料のコンダクタンスの漸進的変化を示す。 最適な含水率が経時的に電圧掃引及び方形電圧パルスで刺激された、周囲空気で調製された試料の堆積後のコンダクタンスを示す。 準最適な含水率を伴う合成空気で調製された試料に関する堆積後電圧掃引を示す。 電流サージ保護の効果を示す。 最適な含水率を伴う合成空気で調製された試料における安定したスイッチング挙動を示す。 周囲空気で調製された試料におけるスイッチングデータを示す。 スイッチング事象のヒストグラムを示す。 コンダクタンスの刺激パルス幅に依存する変化を示す。 様々な幅のパルスにおけるスイッチング挙動の例を示す。 図6に示される試料の刺激電圧に依存するコンダクタンスデータを示す。 図6に示される試料に印加されるバイポーラ電圧掃引を示す。 現実世界の用途に適用されるパーコレーティングネットワークの一例を示す。 パーコレーティングネットワークの概略図を示す。 ゲート電極の配列の概略図を示す。 表面被覆率がパーコレーション閾値に近いがパーコレーション閾値未満である一実施形態におけるメモリスティブスイッチング事象の位置を示す。 印加された鋸歯状電圧に応じたナノ粒子のパーコレーティングシステムを通る電流を示す。 図20のシステムよりも小さいスイッチング確率を有するナノ粒子のパーコレーティングシステムを通る電流を示す。 スイッチング事象及びシステムコンダクタンスの数を時間の関数として示す。 一定電圧の印加によってもたらされる連続するスイッチング事象のアバランシェを示す。 図22のデータを線形水平スケールで示す。 図22に示される被覆率よりも高い被覆率におけるスイッチング事象及びシステムコンダクタンスの数を時間の関数として示す。 パラメータ値の所定範囲にわたる電圧ステップの数の関数としてコンダクタンスを比較する。 形成された原子ワイヤをその後にエレクトロマイグレーションによって切断できる可能性をモデルに含める影響を示す。 図27に示される被覆率よりも高い被覆率において形成された原子ワイヤをその後にエレクトロマイグレーションによって切断できる可能性をモデルに含める影響を示す。 一定電圧におけるコンダクタンス変化を示す。 低抵抗状態と高抵抗状態との間の概略的なメモリスティブスイッチングを示す。
原子スケール導電ワイヤに関して本明細書中で使用される「原子スケール」は、1〜5原子、好ましくは1〜3原子のワイヤの平均幅を表す。
本明細書中で使用される「被覆率」又は「表面被覆率」は、堆積された粒子によって覆われる基板の面積の割合を表す。
「パーコレーション閾値」は、システムにまたがる及び/又はシステム全体にわたる電気伝導を可能にする接続構造が存在するパーコレーション理論における利用可能なサイトの最小占有率である。
本明細書中で使用される「メモリスタ」は、2つのコンダクタンス状態、すなわち、入力の以前の履歴によりもたらされる任意の所定の時間における状態を示す電気デバイスを意味する。メモリスティブデバイスとしては、半導体マトリックス又は絶縁マトリックス(例えば、TiO中の酸素欠損)における不純物/欠陥の移動に基づくスイッチングデバイス、原子スイッチ(原子スケール銀ワイヤ又は銅ワイヤをマトリックス内に形成するためにAgS又はCuSの電気化学的還元に依存する原子スイッチ、又は、原子スケールワイヤがトンネルギャップ内に形成される(例えば、Sn又はAgワイヤ)原子スイッチ)、分子スイッチ、又は、例えばポリマー、インジウム亜鉛酸化物、及び、超電導体に基づく他のメモリスティブデバイスが挙げられるが、これらに限定されない。
本明細書中で使用される「ニューロモルフィック構造」は、脳の構造と似ている構造、特に、構造が脳に存在するニューロン及びシナプスで同定され得る要素の複雑なネットワークを備える構造、とりわけ、導電経路がシナプスを伴うニューロン及びメモリスティブスイッチング要素で同定される構造を意味する。
本明細書中で使用される「ニューロモルフィック挙動」は、脳のような特性を有するという意味をもち、特に、ニューロン要素の複雑なネットワーク内のシナプス要素のスイッチングに起因する電気入力に応じて電子デバイスの電気的特性が変化することを意味する。一例としては、フィードフォワード及び反復挙動(ANNの場合のように)、増強(本明細書中で定義される)、教師なし学習(シナプス重み/強度は自己調整)又は、RC(出力ノードのみの訓練された重み)が挙げられるが、これに限定されない。
本明細書中で使用される「増強」は、電気入力の結果としてネットワーク内に電気的な接続を形成して一対の接点間の導電率の増大或いはネットワーク内の1つ以上の経路に沿うシナプス/メモリスティブ要素の活性又は導電率の増大をもたらすことを意味する。
本明細書中で使用される「人工ニューラルネットワーク(ANN)」は、「シナプス」のネットワークを介して入力を出力にマッピングする訓練されて相互接続された「ニューロン」のネットワークである。ANNは、一般にソフトウェアで実施されるがそれに限定されず、また、シナプスは、一般にニューロン間の接続の「重み」を介して実施されるがそれに限定されない。
本明細書中で使用される「リザーバコンピューティング」(RC)は、明示的に訓練されないが代わりに時間に依存し得る態様で外部入力にしたがってそれらの値又は機能を独立に調整するシナプスをネットワーク(「リザーバ」)が含む人工的なニューラルネットワークに基づくコンピューティングを意味する。リザーバは複雑なネットワークであり、その動作は、例えばメモリスタであってもよいその構成要素及び内部接続性に「固有」のものである。必要に応じて、明示的な訓練は、ネットワークの縁にある「読み出し」シナプスによって達成される。
図1は、ニューロモルフィックパーコレーティングネットワーク100の一実施形態の平面図及び側面図をそれぞれ示す。更に詳しく図1に示されるように、ネットワークは基板102を含む。基板102には少なくとも2つの電気接点が設けられる。2つのそのような電気接点が104A及び104Bでそれぞれ示される。
基板102は、略平坦な表面を備えるように図1に示される。典型的な実施形態において、基板は、二酸化シリコン又は窒化シリコンの表面層でコーティングされるシリコンウェハの一部である。一実施形態において、基板102は、これに代えて又は加えて、実質的に湾曲した表面を備える。典型的な実施形態において、基板は、プラスチック又はガラス又は成形した表面を備える。様々な実施形態において、基板102は、非導電性、絶縁性、又は、半導電性である。一実施形態において、基板102は、1nm未満のRMS表面粗さを有する。
電気接点104は、一般に、基板上への金属の蒸着のステップを含むシャドーマスク又はリソグラフィプロセスによって定義される。一般に、NiCr又はTiなどの固着層が最初に蒸着され、その後、Auなどの不活性材料が蒸着される。
図1は、基板102上に分布される複数のナノ粒子を示す。ナノ粒子は、例えば106,108,110,112で示される。ナノ粒子は、電極104Aと電極104Bとの間の基板102上に分布されて示される。一実施形態では、ほぼ全てのナノ粒子が電極104A,104B間に位置される。一実施形態では、ナノ粒子の少なくとも一部が電極104A,104B間に位置される。
ネットワーク100はパーコレーション閾値を有する。パーコレーション理論は、無作為に占有されるサイトの接続構造の形成の理解を伴う。サイトの規則的な格子が存在する場合、これはサイトパーコレーションとして知られている。サイトの規則的な格子が存在しない場合、これは、連続体パーコレーションとして知られている。無作為に堆積されたナノ粒子のシステム(ナノ粒子が以前に堆積された粒子上に着くことができる)が連続パーコレーション理論(浸透/重合ディスクを備えるシステムについて記載する)によってうまく表されると仮定する。一実施形態では、パーコレーティングネットワーク100が本質的に二次元である。パーコレーティングネットワークの別の実施形態では、平坦な表面ではなく体積を占めるほぼ三次元である。
図1に示される実施形態では、ナノ粒子が基板102上に無作為に分布される。ナノ粒子106,108は、互いに直接に接続されてナノ粒子のグループの一部を形成するナノ粒子の例である。ナノ粒子108,110は、それらが異なるグループにあるため、互いに直接に接続されないナノ粒子の例である。
デバイスのニューロモルフィック特性を最適化するために、ナノ粒子の表面被覆率は、パーコレーション閾値の許容範囲内となるように選択される。一実施形態では、ネットワーク100のパーコレーション閾値が0.68の表面被覆率に等しい。一実施形態では、ナノ粒子の表面被覆率における許容範囲が0.40〜0.70の範囲を成す。一実施形態では、ナノ粒子の表面被覆率における許容範囲が0.50〜0.68の範囲を成す。一実施形態では、ナノ粒子の表面被覆率における許容範囲が0.55〜0.68の範囲を成す。一実施形態では、ナノ粒子の表面被覆率における許容範囲が0.62〜0.72の範囲を成す。
別の実施形態において、パーコレーション閾値は、物理システムの特性であり、他の値をとることができ、また、ナノ粒子の分布における許容範囲が±10%の範囲を成す。例えば、三次元システムの一実施形態において、パーコレーション閾値は、粒子間の相互作用に応じて0.15〜0.40の範囲内にあることが分かっている体積の部分占有率である。粒子の典型的な立方配置は、0.16〜0.20の閾値部分占有率を有し、また、許容範囲は約0.02であってもよい。
一実施形態において、ネットワーク100は、少なくとも一部がナノ粒子間又はナノ粒子のグループ間のギャップに位置される少なくとも1つのメモリスティブ要素を含む。図1は、例えば、ナノ粒子108とナノ粒子110との間に位置されるメモリスティブ要素116を示す。さもなければナノ粒子108,110は互いに直接に接続されない。しかしながら、メモリスティブ要素116は、ネットワーク100内の活性が高い少なくとも1つの持続的経路の形成を可能にするようになっている複数のメモリスティブ要素のうちの1つである。一実施形態において、経路は、該経路がネットワーク100内で電気的活性又は他の活性がない状態で所定位置にとどまる物理構造であるという意味で持続的である。一実施形態において、経路(複数の経路)は、それらのスイッチング速度又は切り換えられる可能性が高められるようにメモリスティブ要素の活性化が増大するという意味で持続的である。
一実施形態において、持続的経路は、原子スケール導電ワイヤの形態を成す複数のメモリスティブ要素を備える。原子スケールワイヤは、さもなければ互いに接続されないナノ粒子間又はナノ粒子のグループ間のそれぞれのギャップに少なくとも部分的に位置される。例えば、ナノ粒子108,110は、一実施形態では、複数の原子スケール導電ワイヤによって接続される。一実施形態では、ナノ粒子間又はナノ粒子のグループ間に複数のギャップが存在する。一実施形態では、少なくとも一部がギャップ内に位置される複数の原子スケールワイヤが存在する。
ナノ粒子又はナノ粒子のグループは、一実施形態では、ネットワーク内に経路を形成するように原子スケール導電ワイヤによって接続される。1つのそのような経路が118で示される。経路118は電気接点104A,104B間で延びる。一実施形態では、ネットワーク100が反復経路を含む。1つのそのような経路が120で示される。反復経路は電気接点104A,104B間で延びない。一実施形態において、ネットワーク100は、電極104A,104B間で延びる経路と、電極104A,104B間で延びない経路との組み合わせを含む。
一実施形態において、ナノ粒子は、実質的に金属であり、或いは、少なくとも酸化物の表面コーティングを伴う金属粒子である。一実施形態において、ナノ粒子はそれぞれ、スズ(Sn)、ビスマス(Bi)、金(Au)、銀(Ag)、鉛(Pb)、又は、銅(Cu)の粒子、或いは、これらの1つ以上の合金から形成される。一実施形態では、ナノ粒子がそれぞれ同じ材料から形成される。一実施形態では、ナノ粒子は、前述の材料のうちの2つ以上の合金から形成される。一実施形態では、合金が実質的に均質である。一実施形態において、ナノ粒子は、前述の材料のうちの2つ以上の異なる例から形成される。
一実施形態では、ナノ粒子の少なくとも一部が少なくとも部分的に酸化される。図1に示されるように、ナノ粒子112は薄い又は部分的な酸化物層114を示す。酸化物層114は、隣接するナノ粒子と合体できるナノ粒子112の能力を制限する。ナノ粒子の合体については以下で更に詳しく説明する。
一実施形態では、ナノ粒子がそれぞれ銀(Ag)粒子又は銅(Cu)粒子から形成される。これらのナノ粒子の少なくとも一部は少なくとも部分的に硫化される。この硫化は、付加的に又は酸化に代えて生じる。一実施形態では、ナノ粒子が少なくとも部分的に酸化される。他の実施形態では、ナノ粒子が少なくとも部分的に硫化される。更なる実施形態において、ナノ粒子は、少なくとも部分的に酸化されるとともに少なくとも部分的に硫化される。
図2は、図1の蒸着されたままのナノ粒子100のネットワークの合体によりもたらされる合体したニューロモルフィックパーコレーティングネットワーク200の一例を示す。堆積されるナノ粒子は合体して合成ナノ粒子を形成する。図2のより大きい粒子は、図1の粒子のグループの合体によりもたらされ、それにより、より大きなトンネルギャップを粒子間に残す。
一実施形態において、堆積されるナノ粒子の少なくとも一部は、基板102上に堆積されるときに5nm〜12nmの範囲のそれぞれの直径を有する。これらのサイズは、本明細書中及び特許請求の範囲においては堆積直径と称される。堆積された時点で、ナノ粒子が合体し、それにより、ナノ粒子のグループが互いに結合して融合する。これらの合成ナノ粒子の少なくとも一部は、5nm〜50nmの範囲のそれぞれの直径を有する。これらのサイズは、本明細書中及び特許請求の範囲においては合成直径と称される。
図2のナノ粒子は、図1のナノ粒子よりも大きいが、それらは互いから更に空間を隔てられる。これらの空間は、導電経路にギャップをもたらし得る。これは、更に、導電又はトンネル導電をもたらさない可能性があり、或いは、メモリスティブ要素の経路を介した導電をもたら可能性がある。一実施形態において、導電は、実質的に、メモリスティブ要素の持続的経路又は活性化経路を介してのみもたらされる。例えば、持続的経路202は、メモリスティブ要素204,206,208を介して形成される。
図3は、ニューロモルフィックパーコレーティングネットワーク製造のための方法300の一実施形態を示す。基板、例えば先に開示された基板102が用意される(302)。基板は真空チャンバ内に配置される(304)。ナノ粒子は、真空システム内の不活性ガス凝集によって生成される粒子のビームから堆積される(306)。粒子は、高真空チャンバ内の実質的に電気接点間で基板上に堆積される。粒子は、パーコレーション閾値308に達するまで堆積される。
本明細書中に記載される方法は、狭い堆積されたナノ粒子サイズ分布を与える。堆積されるナノ粒子材料、基板及び接点材料、堆積温度、環境条件(特に真空品質、湿度、及び、酸素濃度)、並びに、現場電子輸送測定値の適切な選択と組み合わせると、これは、パーコレーション閾値付近で、結果として生じる粒子表面被覆率にわたって正確な制御を可能にする。
一実施形態において、平均直径〜8.5nmのスズ(Sn)堆積ナノ粒子は、100μm×300μmの活性領域を伴って、薄いAu/NiCr電極(一般的には50nm未満の高さ)上に堆積される。Snナノ粒子は室温で堆積され、これは、表面原子が通常は合体を可能にする十分な移動度を有することを意味する。
また、無作為な空間位置で起こるこの合体プロセスは、パーコレーティング導電経路の累積数を効果的に増大させる及び減少させることができる。
合体の程度が高いと、〜20nmのサイズを有する粒子が形成される。パーコレーション閾値付近で平衡状態にある試料において、合体は、膜を通過する導電経路の損失をもたらし得る。これは、脆弱な接続部によって最初に結合される隣接する粒子が他の隣接粒子との合体に起因して引き離されるからである。
図4は、400において、ナノ粒子堆積中の分圧Pdepの増加に伴うコンダクタンスの発現の変化を示す。Pdepは、堆積チャンバ内への大気の制御された入口によって変えられる。時間tは、非ゼロコンダクタンス、すなわち、G≠0の出現を示す。特に、tは、ナノ粒子が存在しない場合の接点間の漏れコンダクタンスよりも高いコンダクタンスの出現を示す。
一実施形態では、圧力を変化させるためにニードルバルブを介した漏れ制御が使用される。分圧の増加は、一般に、より広範な発現をもたらす。すなわち、任意の所定のコンダクタンス値に達するには、非ゼロコンダクタンスの最初の観察後、より長い時間を要する。Pdep=10×10−6Torrにおける発現は、〜6×10−6Torrである堆積チャンバのベース圧力(BP)での〜10sと比べて1分にわたって続く。後述するように、この酸化手順は形態学的構造を安定化させる。
図4は、402において、同じ分圧(10×10−6Torr)をもたらすための乾燥合成空気の使用が周囲空気と比べて異なる発現特性及び試料安定性を生み出すことを示す。
分圧、したがって相対酸素含有量は、周囲空気及び合成空気のいずれにおいても類似しているが、発現は著しく異なり、合成空気を用いて行なわれる堆積はGのステップを示す。
図4は、404において、周囲空気を伴う400で示される試料の走査型電子顕微鏡写真を示す。
図4は、406において、合成空気を伴う402で先に示された試料の走査型電子顕微鏡写真を示す。408で示されるものは、膜中で断線をもたらす高電圧により引き起こされる膜の損傷である。
合成空気を伴う試料の下にある微細構造は、周囲空気中で堆積されたものと比べてより高いレベルの合体を示す。
これらの試料間の違いにおける1つの理由は、異なるタイプの空気中の相対湿度(大気の場合はRH〜80%、合成空気の場合はRH=0%)と、湿度が酸化プロセスに及ぼす影響である。404及び406の微細構造は非常に微妙な違いしか有さないが、これらの違いは非常に重要になる。これは、ナノ粒子システムがパーコレーション閾値付近で平衡状態にあり、また、構造中で利用できる電子伝導経路が、新たな原子スケールワイヤの形成及び切断にとって重要なトンネルギャップを含むからである。
図5は、500において、初期のG〜3GをもたらしたBPにおける堆積後の試料のコンダクタンスの漸進的変化を示す。Sn原子の高い移動度は、Gの継続する段階的又は離散的減少をもたらし、最終的にG→0となる。このことは、以前に利用可能であった各導電経路にギャップが存在することを意味する。これは、合体がパーコレーティング経路の消滅を誘発したことを示す。
このプロセスの全体にわたって印加される電圧バイアスは非常に小さい(20−100mV)。これらの小さい電圧は、試料の状態を監視するのに十分であるが、コンダクタンスの大きな変化をもたらさない。
図5は、502において、Pdep=10×10−6Torrの合成(乾燥)空気中で調製される試料を示す。これは、小さな電圧掃引が各接続経路でギャップの開放を急速に引き起こして再びG=0に至ることを示す。より高い電圧振幅は、経路の再接続を引き起こさない。
図5は、504において、同様の分圧の大気(Pdep=10×10−6Torr及びRH〜80%)で製造される試料を示す。試料は安定しており、また、コンダクタンスは、低いG値と高いG値との間で離散的なスイッチングを示す。そのような試料の微細構造は、SEM顕微鏡写真においていかなる溶融領域406も示さない。この試料は、三角電圧掃引下で複数のスイッチング事象を示す。その後の実験(図5及び以下で論じられる他のデータ参照)は、そのような試料が数か月間にわたって再現性のあるスイッチング挙動を示し得ることを示す。
図6は、高湿度(RH〜80%)大気中で製造される試料が数週間にわたる電圧掃引及び方形電圧パルスで刺激される結果を示す。そのような試料は、1か月を超える期間にわたって再現可能なスイッチング挙動を示す。
1日目、10日目、15日目、及び、40日目のスイッチング事象が600,602,604及び606にそれぞれ示される。コンダクタンスは複数のコンダクタンス状態間で切り換わるが、1−3Gの範囲にとどまる。複数の点でG→0が見られるが、印加される電界は、依然として1−3Gの範囲にあるコンダクタンスをもたらす再接続を誘発する。
周囲空気を用いて高湿度条件(RH≧ 80%)で製造される(10個を超える)試料が、このようにして2ヶ月に至る期間にわたって試験され、連続的で安定したスイッチングを示す。
高RHで調製される試料は、少なくとも2ヶ月間にわたって再現性のあるスイッチング挙動を示すように思われる。以下、RH≧ 60%の場合に、同様の安定性を示す特注の加湿器(バブラー)と組み合わせて乾燥合成空気を使用してより制御された環境で調製される試料について説明する。これらの試料はいずれも測定チャンバから取り出される前に9週間(>2ヶ月)にわたって安定したが、RH<50%で調製された試料はそのような安定性を示さなかった。
湿った周囲空気中で調製された試料は、デバイス用途にとって望ましいスイッチング挙動の長期再現性を示すように思われる。また、図7及び図8は、合成/乾燥空気中で調製される試料が同じ寿命を示さないことを示す。
以下には、含水率の影響に関するデータが開示され、これは、乾燥空気中へ十分な水分を導入して高RHの大気中で得られるものに匹敵する長期的な再現性のあるスイッチング挙動も達成する方法の説明につながる。
図7は、RH〜55%の準最適な含水率を伴う合成空気で調製される試料における蒸着後電圧掃引を示す。これらの試料は、インライン加湿器を用いて合成空気中で調製されるとともに、安定したコンダクタンススイッチングをもたらすために直列電流制限レジスタを必要とした。また、これらの試料は、数日間のみ安定したスイッチング挙動を示し、したがって、図6に示される試料よりも著しく安定性が低かった。このことは、それが湿気だけでなくスイッチング挙動を安定させるために必要な水分の重要な量でもあることを明確に示している。より高いRH(〜60%)を伴う合成空気で調製された更なる試料は、図10〜図15の場合と同様の極めて安定したスイッチング挙動を数か月間にわたって示す。
700には、合成空気中において最適含水率未満(RH≦55%)で調製された試料に関するコンダクタンスデータが示される。試料は初期電圧掃引では不安定であり、〜2VでG→0をもたらした。G↓事象により示されるネットワーク切断のみが存在する。測定後のSEM顕微鏡写真は、多数の溶融経路を示す。
702には、同一条件で作られた試料に関するコンダクタンスデータが示されるが、コンダクタンスデータは、試料と直列の電流制限1kΩレジスタを用いて測定される。試料は、より安定したコンダクタンススイッチング事象の存在を示す。すなわち、G↓事象及びG↑事象のいずれも数日間にわたって観察された。電流制限レジスタは接続の切断を防ぎ、また、スイッチング挙動が電圧掃引及びパルスと共に観察された。
RH〜55%の湿った合成空気で調製された試料は部分的にしか安定化されず、これは、これらのデバイスにおけるスイッチング挙動を安定させるための更なる方法を実証する機会を与える。図8及び図9は、デバイスと直列に電流制限レジスタ(1kΩ)を設けることによってスイッチング挙動が安定化されることを示す。実際に、この試料は数日間しか安定なスイッチングを示さなかった。
図8は、1kΩインラインレジスタの形態を成す電流サージ保護の重要性を示す。
酸化又は水分を伴うことなく調製された試料は、電流保護800の不存在下では電流サージ保護802を伴っても不安定である。0.1V(レジスタなし)及び1V(レジスタ付き)の印加時にはG→0である。乾燥酸素を用いて調製された試料における挙動は、レジスタを伴わない804では1Vで、レジスタを伴う806では3Vで、G→0のように僅かにより安定しているにすぎない。酸素及び部分湿度(〜55%)で調製される試料は、808及び810でそれぞれ示されるように、最も安定している。超安定コンダクタンススイッチングのためには、RH≧60%のより高い含水率が必要とされる。
図8は、酸化も水分も伴わずに調製された試料、酸化を伴うが水分を伴わないで調製された試料、並びに、酸化及び水分を伴って調製された試料の比較を、電圧ランプ中に試料と直列の電流制限レジスタを伴う場合及び伴わない場合の両方で示す。直列レジスタは、パーコレーティングネットワーク内の重大な接続部を通じて流れ得る電流を制限し、そのため、さもなければエレクトロマイグレーションに起因して生じるであろう原子スケールワイヤの切断を防止すると思われる。
図9は、最適含水率がRH≧60%の合成空気で調製された試料からの第1電圧掃引時の有望な安定したスイッチング挙動を示す。これらの2つの試料900,902は、インライン1kΩ電流制限レジスタを伴わずに9週間を超える間にわたってコンダクタンススイッチングを示す。
先に開示されたように、より高い含水率の周囲空気(RH≧80%)は、最も安定したスイッチング挙動を示す。55%の準最適なRH含有率を伴う合成空気は、部分的にしか安定しない。図20に示されるような合成空気で調製された試料に関して含水率を60%以上まで増加させると、試料が安定する。電圧掃引はインライン1kΩレジスタを用いて行なわれるが、レジスタを伴わないその後の掃引及び電圧パルスは、2ヶ月を超える間にわたって安定したスイッチングを示した。
以上、高湿度雰囲気中で酸化により安定化されるナノ粒子のパーコレーティングアセンブリにおける再現可能な長期スイッチング挙動の証拠が開示されるが、このことは、水分が酸化プロセスにとって重要であることを示している。更に、電流制限レジスタを設けることによって試料の寿命をのばすことができ、電流制限レジスタを設けなければ安定性が制限される。
図10は、Pdep=10×10−6Torr及びRH〜80%の周囲空気で調製された試料に関するスイッチングデータを示す。振幅の増大に伴う電圧掃引に応じたスイッチングが1000で示される。電圧掃引は、電圧又は時間に伴うスイッチング確率の変化に関する明確な情報を与えない。
固定振幅及び可変幅(2〜30秒)を伴う一連の方形電圧パルスに応じたスイッチングが1002で示される。コンダクタンス1006は、電圧パルスの印加に起因して生じるスイッチング事象に応じて変化するが、シーケンスの途中のフラットセクションで見られるような0.1Vの読み取り電圧に関しては不変のままである。1004には、|ΔG|≧0.1Gを伴うスイッチング事象が示される。この閾値は、データ内のノイズをフィルタで除去する。
1008には、パルス幅に大きく依存しない各パルスシーケンスにおけるスイッチング事象の総数が示される。しかしながら、1010に示されるように、より長いパルス幅では、パルス当たりのスイッチング事象の数が増加する。
1012には、測定シーケンス中の測定されたコンダクタンスのヒストグラムが示される。ヒストグラムは、2G付近で明確なピークを示す。棒グラフは実験データを表し、実線の曲線はガウシアンフィットを表す。
図10は、鋸歯状電圧入力及びパルス電圧入力の両方に応じて対象のスイッチング挙動を観察できることを示す。鋸歯状入力は、(電圧が連続的に変化しているため)スイッチング挙動の電圧依存性又は時間依存性のいずれかを明確に特定できないという欠点を有する。一方、方形パルスを用いることにより、スイッチング挙動のパルス幅及び電圧依存性の両方を調べることは容易である。
1008には、スイッチング事象の総数がほぼ一定であるとともにパルス幅に伴って単調に変化しないことが示される。パルスの総数により正規化されると、より長いパルスの場合には事象/パルスの数がかなり高く、30秒のパルス幅の場合にはパルスごとにほぼ1つの事象が存在することが明らかになる。
より短いパルスはG↑事象の確率を高めるが、次のG↑事象が発生し得る前にスイッチをリセットするためにG↓事象が必要とされる。更に、測定中の平均コンダクタンスは、1012に示されるように2G付近で強くピークに達する。実線の曲線は、実験データ点に対するガウシアンフィットである。これは、デバイスを通じたコンダクタンスが、〜2個の有効コンダクタンスチャネルを有する原子スケールワイヤの存在によって支配されており、既に公表された意図的に酸化されなかったネットワークにおける結果と一致することを示す。
図11は、1100において、図10のスイッチング事象のサイズのヒストグラムがG↑事象及びG↓事象の両方に関して|ΔG|=±0.3Gを明確に好むことを示す。実線は、度数分布に対するガウシアンフィットである。
ΔGのヒストグラムは、酸化された堆積ナノ粒子に関して強くピークに達している。この場合、コンダクタンスの増大及び減少のいずれも0.3Gに近いピークを示す。以下に開示されるように、これらの結果は、原子スケールワイヤが形成されて切断されている重要なサイトを取り囲む粒状パーコレーティング膜に起因する原子スケールワイヤと直列の抵抗の存在によって説明され得る。1002において、異なるパルス幅に関してスイッチング事象のヒストグラムが示され、これは、G↑事象及びG↓事象の大部分がより短いパルス幅に関して±0.3G付近に中心付けられることを示している。
1102に示されるように、コンダクタンスを減少させるスイッチング事象が0.3Gでヒストグラム中にピークを示すが、コンダクタンスの増大を引き起こすスイッチング事象が小さいパルス幅に関してのみ0.3Gでピークに達することは明らかである。より長いパルス幅においては、かなりの数のより大きなコンダクタンス変化があり、ヒストグラムは強くピークに達しない。
この挙動は、長いパルス中のエレクトロマイグレーションに起因する原子スケールワイヤの切断の結果であると理解され得る。電流が長時間にわたって印加されると、より多くのワイヤが切断され、このことは、次のパルスが印加されるときに新たなワイヤの形成に利用できるサイトがより多く存在することを意味する。したがって、20−30秒のより高いパルス幅では、効率的な接続部の切断が、大きなG↑事象の数の増大をもたらす。
一実施形態において、原子スケールワイヤは、電界駆動プロセスによって形成されてエレクトロマイグレーションによって切断されるSnワイヤから構成される。原子スケールワイヤは、2つの金属Snナノ粒子間のギャップを架橋する。原子スケールワイヤは、自立していてもよく、又は、周囲の酸化物層によって部分的に支持されていてもよく、或いは、粒子間に存在する酸化物のマトリックス中で全体的に支持されてもよい。
図12は、コンダクタンスの刺激周波数依存変化を示す。平均してより速いパルス(例えば2秒)がより長いパルスと比べてネットワーク中でより多くの接続部をもたらし、その結果、より高い平均コンダクタンス値がもたらされるように思われる。破線1200,1202は眼へのガイドである。このデータは、Pdep=10×10−6Torr及びRH〜55%の合成空気で調製された試料からのものである。
図12は、短いパルス(2s幅)がより長いパルスと比べてネットワーク中でより多くの接続部をもたらし、その結果、より高い平均コンダクタンス値がもたらされることを示す。図12は、3V及び4Vのパルス高さにおける実験データを示す。このデータは、ナノ粒子ネットワークにおける増強が刺激周波数に依存することを示す。そのような刺激周波数依存増強は、ニューロモルフィックシステムのうまく確立された痕跡である。
従前のAg−AgSシステムで形成される金属Agワイヤの安定性は、電圧パルスが急速に連続して印加されるときに高められ、これは哺乳動物の脳におけるLTPと同様である。
図13は、30s幅のパルスにおけるスイッチング挙動の例を1300で与え、2s幅のパルスにおけるスイッチング挙動の例を1302で与える。G↑事象は、パルスの前縁でほぼ排他的に発生するように見え、このことは、原子スケールワイヤの電界誘起形成がパルス長と比べて効果的に瞬時であるタイムスケールで起こるが、G↓事象が電流流れの数秒後に起こることを示しており、これは、エレクトロマイグレーションが原子スケールワイヤを切断するという考えと一致する。
1302には、電流が原子スケールワイヤを切断するのに十分長い間流れない短いパルスが示される。G↓事象はごく僅かである。したがって、コンダクタンスは高いままであり、このことは、利用可能なトンネルギャップの大部分(又はすべて)で原子スケールワイヤが形成されてしまったことを示しており、そのため、G↓事象が最初に発生しなければ付加的なワイヤを形成できない(更なるG↓事象が存在しない)。
1304には、ネットワークの状態を読み取る、設定する、及び、リセットするためのスキ−ム、又は、パルスエッジ誘起SET、すなわち、低電圧READと結合されるG↑及び高電流誘起RESET(G↓)によりネットワークコンダクタンスを調整するためのスキームが示される。SET/RESETを介して所望のネットワークコンダクタンスが確立されると、システムコンダクタンスは測定期間(少なくとも数週間)にわたって非常に安定する。
図14は、図6に記載される試料のコンダクタンスデータを示し、これは、これらのナノ粒子アセンブリにおける超安定コンダクタンススイッチングが最小電圧刺激の印加を必要とすることを示している。3Vパルスは非常に少ないスイッチング事象をもたらすが、4Vパルスは多数のスイッチング事象をトリガする。このことは、情報伝達のための生物学的脳における軸索イオンチャネルでの閾値活動潜在的要件を踏まえると分かる。
図14には、図6のデータ(周囲空気、Pdep=10×10−6Torr、RH〜80%)を得るために使用される試料に関する長い測定シーケンス中に取得されたデータの一部が示され、これは、スイッチングプロセスを活性化するために臨界電圧(又は同等に電界)が必要とされることを示している。この例では、振幅3Vを有する電圧パルスが殆どスイッチング事象を引き起こさないが、4Vパルスは非常に多くのスイッチング事象を引き起こす。臨界電界の存在は、原子スケールワイヤの電界誘起形成のモデルと一致する。
図15は、図6に記載される試料に印加される低速バイポーラ電圧掃引を示し、これはトンネリング挙動を示している。この挙動は、例えばポイント1500,1502,1504,1506における非線形電流−電圧(IV)特性から明らかである。連続する電圧掃引は、トンネルギャップが接点に急に移行してG→2Gとなる前にGを2桁増大させる。この新たに形成された接続は、その後、更なる電圧掃引下で安定し、予期される線形IV特性を示す。
図15に示される一連の測定値は、一連の電圧ランプに晒される際の図10に記載される試料と同様の試料のものである。試料は、最初に開回路(G=0)であるが、測定可能な電流が流れることができるようにするべく十分に小さいトンネルギャップの形成に対応するG〜0.01Gのコンダクタンスへの急激なジャンプを示す。
その後のランプは、約20分後に原子スケールワイヤがトンネルギャップを閉じるまで電界の影響下でトンネルギャップの狭窄に対応するコンダクタンスの安定した増大を引き起こし、それにより、コンダクタンスG〜2Gがもたらされる。ワイヤは、数回切断して再形成し、その後、低い最大電圧までランプに晒されると完全に安定するのが分かる。これらの結果は、先と同様に、原子スケールワイヤの電界誘起形成のモデルと一致するとともに、生物学的シナプスの重要な特徴である感覚記憶、短期記憶、及び、長期記憶を表すと解釈された原子スケールAgワイヤの形成のために既に公表されたデータと同様である。コンダクタンスの大規模な変化を伴う金属原子スケールワイヤのそのような形成及び消滅もまた、新規の抵抗ランダムアクセスメモリ(ReRAM)の候補として提案されてきた。
一実施形態において、個々のシナプスの感覚記憶、短期記憶、及び、長期記憶は、生物学的な神経系で生じるスパイクタイミング依存可塑性(STDP)と同様のプロセスを可能にする特性を与える際に重要である。図15に示されるトンネルギャップの制御された閉鎖は、特に複数の電圧入力(パルス)が急速に連続して印加されるときに原子スケールワイヤの電界駆動形成が起こりやすいように、1つ以上の個々のシナプス(メモリスティブ)要素の増感を示し、それにより、STDPに相当するプロセスが与えられる。
この増感は、個々のシナプス(メモリスティブ)要素の活性化に対応し、それにより、シナプス要素は、印加された電圧パルスに応じて切り換わる可能性がより高く、すなわち、スイッチング速度又はスイッチングの可能性が高められる。複数のシナプス要素の増感は、その後、システム全体にわたる経路の増感をもたらすとともに、印加電圧パルスに応じて増強及び反復性のような他のニューロモルフィック挙動の機会を与える。
図1から明らかなように、トンネルギャップで形成される各原子スケールワイヤは、複雑なネットワークにおいてその場所を占める。この複雑さは、リザーバコンピューティングや人工ニューラルネットワークのハードウェア実装などの用途のために必要とされるまさにそのものである。この複雑なネットワークの存在が個々の原子スケールワイヤの抵抗とは異なるデバイスに関する抵抗の測定につながる可能性がある。
複合ネットワークを形成するナノ粒子のグループの抵抗が小さい場合、ネットワーク全体において量子化された抵抗が観察され得る。この安定化された試料では、非整数コンダクタンス値及びΔGの非整数値が観察される。これは、複雑なネットワーク内における直列レジスタ又は並列レジスタのいずれか(又は両方)の存在の結果であるとして説明される。
定量化された抵抗値の測定は、ネットワークにおける無視できる直列抵抗と、必要とされる低い直列抵抗をもたらす特定の形態、すなわち、合体によって形成される個々のナノ粒子のサイズとの両方を必要とし、また、ナノ粒子間の接続性は、直列抵抗、したがって測定された抵抗値を制御する。
大きなスイッチング事象(大きなΔG)と定量化された抵抗(G=nG)の観察とを示すデバイスが対象にされるため、ネットワークの形態が必要な低い直列抵抗を与えることが望ましい。
ネットワークの形態を調整することにより、スイッチング事象が起こるときに生じるコンダクタンスステップ及びネットワークコンダクタンスを調整する可能性が存在する。スイッチング事象のサイズのこの制御は、それが例えばリザーバコンピューティング用途のためのリザーバにおける再現性レベルに関連付けられる可能性が高いため、一部の用途では有用となる見込みがある。
パーコレーティングデバイスは、導電経路の複雑なネットワークと見なされ得るとともに導体のネットワークとして回路内で表され得るナノ粒子のネットワークを備える。原子スケールワイヤがネットワーク内のどこかで形成される場合には、ワイヤが量子化されたコンダクタンスNGを有し、また、ネットワークの残りは、直列コンダクタンスαG及び並列コンダクタンスβGを備える等価回路であると見なされ得る。全てのコンダクタンスはG=2e/hの単位で表され、また、α及びβは任意の実数となり得る(Nは整数)。
原理的には、量子化された導体の周りの粒子の任意のネットワークは、この導体の組み合わせを伴う回路に減少され得る。ネットワークの測定されたコンダクタンスGに対するこのコンダクタンスの影響の実証が与えられる。図10〜図11で与えられるヒストグラムは、2GでGの強いピークを示し、また、コンダクタンスの変化のヒストグラムは0.3Gで強いピークを有する。
ネットワークの総コンダクタンスは以下の通りである。
G=α(N+β)/(α+β+N) (1)
量子化されたコンダクタンスは、N’=N+ΔNとなるように量子化された量ΔNだけ変化することができ、また、新たなコンダクタンスは、
G’=α(N’+β)/(α+β+N’) (2)
であり、それにより、コンダクタンスの変化は以下のようになる。
ΔG=G’−G=α2ΔN/[(α+β+N)(α+β+N+ΔN)] (3)
ベクトル(α、β、N、ΔN)は、考慮される必要がある全ての想定し得るパラメータを表す。
実験的にΔG〜1/3及びG〜2であるため、実験は、先の方程式の関連解をもたらし得る(α、β、N、ΔN)の値に強い制約を課す。我々は、N及びΔNが10未満の物理的に合理的な整数値に制限されるときにこれらの制約を満たすα及びβの値が2<α<5.5及びβ<10の範囲に限定されることを数値的に見出す。
これらの解決策は、実験的に観察される量子化導電とスイッチング事象後のコンダクタンスの明確な変化とを達成するためには、並列コンダクタンスが非常に高くなることができず、直列コンダクタンスが比較的狭い範囲に制限されることを示す。直列コンダクタンスの範囲は〜2−6kΩの直列抵抗の範囲に対応し、一方、並列抵抗は〜1kΩよりも大きくなければならない。興味深いスイッチング効果を示すパーコレーティングネットワークの測定された抵抗は、これらの範囲と一致するが、他のネットワーク、例えば他の材料又は他の形態のナノ粒子を含むネットワークでは、必要なコンダクタンスの範囲が異なり得ることが予期される。
α及びβはパーコレーティングネットワークの残りの部分の電気的特性を表すため、実際のデバイスの形態は、それがこれらの範囲内の直列抵抗及び並列抵抗を与えるようになっていなければならない。ナノ粒子のサイズ及びネットワークの形態は合体によって制御され、また、この分析に照らして、ナノ粒子の堆積中に導入された意図的な酸化プロセスの機能のうちの1つがネットワークの形態を制約して量子化された導電と興味深いスイッチング挙動とを観察できるようにすることであることは明らかである。
図16は、パターン認識、リザーバコンピューティング、又は、エコー状態システムなどの現実世界用途に適用される先に開示されたパーコレーティングネットワークの一例を示す。一実施形態では、少なくとも1つのパーコレーティングネットワークが標準的なCMOS集積回路に組み込まれる。
一実施形態において、〜20nmナノ粒子成分を含む100μm幅のニューロモルフィックネットワークは、ニューロモルフィックデバイスへの/からの入出力(I/O)信号を与える従来のCMOS回路に接続される。図16は、パーコレーティングネットワーク内のナノ粒子の接続されたグループを示す。
先に開示されたように、パーコレーティングネットワークは、メモリスティブスイッチング要素の複雑なネットワークを介して機能性を与える。一実施形態において、CMOS構成部品は、必要な電圧レベル及び必要な時間的性質を有する入力をネットワークに与えるために、入力信号及び出力信号を処理することが要求される。一例としては、用途に応じて、DCレベル、正弦波、及び/又は、電圧パルスが挙げられる。
リザーバコンピューティングなどの用途では、出力回路が例えば特定の分類タスクを達成するために出力信号の組み合わせを可能にする調整可能な出力重みを含むことが予期される。
図17は、接点/電極の配列によって取り囲まれるトンネリングギャップによって分離された多くの粒子グループを備えるパーコレーティングネットワークの概略図を示す。一実施形態において、接点/電極は、手元の計算タスクに応じて入力端子又は出力端子として定められる。
一実施形態では、デバイスへの入力が電圧パルスであり、出力が電流パルスである。信号のタイプが、異なる用途ごとに異なることが理解され得る。電極は、パーコレーティングネットワークと入力/出力回路との間の接続をもたらす。
図18は、1800において、ネットワークに容量結合されるように製造されるナノ粒子システムの下にあるゲート電極の配列の一実施形態を示す。一実施形態では、ゲート電極の配列がナノ粒子システムの上に位置される。
一実施形態において、配列は、パーコレーティングネットワークの電気伝導を変調するために使用される。これは、人工ニューラルネットワークの内部におけるシナプス重みを修正することに相当する。
1802には、付加的な電極がオーム結合されたときにネットワークへの入力として利用される一実施形態が示される。一実施形態では、付加的な電極が容量結合される。1つの用途は、特定の計算プロセスでネットワーク状態のエコーをフィードバックすることである。
一実施形態において、これらの代替的な入力電極への信号は、出力信号の(CMOS回路によってもたらされる)機能である。一実施形態において、これらの入力は、特定の計算タスク/データ処理タスク/パターン認識タスクで必要とされるフィードバック又は回帰性を与えるために使用される。
一実施形態では、図18のネットワークの上部及び下部に示される追加の接点が同様の目的のために使用される。
ゲート又は入力端子の配列を含む図18に示されるネットワークのための1つの用途は、パターン/画像処理用途の分野にあり、この用途では、例えば、ゲート又は入力の配列が光検出器の配列(例えばCCDチップ)に結合される場合がある。
一実施形態において、CCDチップなどのデバイスの出力は、デバイスの端子のうちの1つに入力される時系列にエンコードされる。前述のように、幾つかの実施形態における周囲のチップのCMOS回路は、対象の特定のタスクに必要とされる任意の適切な方法で出力信号を組み合わせるために使用される。一実施形態において、信号は、トレーニング手順によって決定される線形重みに比例して組み合わされる。
図16〜図18に示される電極の数は、パーコレーティングネットワークがその上に堆積されるチップを画定するために使用されるリソグラフィシステムの制限内で必要に応じて変更され得る。
一実施形態において、電極は、図16〜図18に示されるように明確な配列を成して配置される。一実施形態において、電極は、意図的に乱れたパターン又は他のパターンで配置される。
一実施形態では、電極のサイズが粒子の典型的なグループのサイズに相当するが、他の形態が予期され、例えば、ネットワーク内の多くのノードからの出力信号にわたって平均化するためにより大きな電極が必要とされてもよい。
先に開示されるものは、多層コンダクタンススイッチングのためのスズ−酸化スズナノ粒子の製造及び安定化のための特有の手法である。周囲空気中の湿気及び合成空気中の湿気を利用して、我々は、これらのパーコレーティングナノ粒子システムにおける超安定コンダクタンススイッチングを達成できることを示してきた。電圧掃引及びパルスの刺激は、原子スケールワイヤの形成及び消滅を制御し、それにより、試料コンダクタンスを変更する。より速いパルス(2s幅)の印加は、約0.3Gのコンダクタンスステップでより高いコンダクタンスへとシステムをバイアスする。
また、ニューロモルフィック及びリザーバコンピューティングの領域における又はANNの変形のハードウェア実装における実用的な用途のためにこれらの試料を現実世界チップアーキテクチャに組み込むスキームについても論じられる。
先に記載されるものは、数ヶ月にわたって再現可能なスイッチング挙動を可能にするために安定化され得るスイッチの複雑なネットワークを与えるナノ粒子のパーコレーティング膜の使用である。個々のスイッチング事象は、パーコレーティング膜中の多くのトンネルギャップのうちの1つの中の原子スケールワイヤの形成(又は切断)によって引き起こされ、それにより、試料コンダクタンス(G)の増加(減少)がもたらされる。これらはG↑(G↓)事象として標識化される。これらのネットワークは、人間の脳におけるシナプスのネットワークの学習挙動に類似する方法で増強を可能にするために必要とされる複雑さを有するようにコンピュータシミュレーションによって示されてきた。
これらのデバイスがデバイスコンダクタンス全体を変化させる多くのスイッチング事象を連続的に呈している場合、「安定性」は、デバイスが有用なコンダクタンス範囲内にとどまることを意味し、デバイスが固定コンダクタンスを有することを意味しない、ということが強調される。明らかに、この種の再現性及び安定性は、リザーバやニューロモルフィックコンピューティングのような現実世界用途にとって不可欠である。
先に開示されるものは、印加される電界が原子スケールワイヤの形成を引き起こすとともにその後に流れる大きな電流がエレクトロマイグレーションに起因して後にワイヤの切断を引き起こすことが想定されるネットワークに関する結果である。
この挙動はメモリスティブであると見なすことができ、また確かに、真にメモリスティブなデバイスをパーコレーティングネットワークに組み込むこともできる。例えば、Ag/AgS電気化学スイッチ、スイッチング分子、又は、標準的な酸化物メモリスタデバイスのいずれかをこれらのパーコレーティング構造に組み込むことが可能である。
パーコレーティングネットワークは、人間の脳内のニューロン及びシナプスに相当する接続及びスイッチの複雑なネットワークを与えることができる可能性を有する。
パーコレーティングネットワークは、多くのタイプの用途に適しているが、特に様々なタイプの人工ニューラルネットワークのハードウェアでの実装に適している。例えば、標準的なCMOS技術を使用して出力層を設けることにより、ネットワークは、エコー状態ネットワークなどのRCシステムの実装を可能にする。
導電パスの合体誘起の及びエレクトロマイグレーション誘起の分離に対する試料安定性は、堆積中のSnナノ粒子の酸化によって達成され得る。
酸化プロセスで使用される空気中の水分は、デバイスを安定させる上で極めて重要な役割を果たす。必要な相対湿度(RH)は>60%である。
外部直列抵抗は、デバイスを通じた電流の流れを制限し、したがって、エレクトロマイグレーションを防止できる。これは、酸化によって不十分に安定化されたデバイスの寿命を延ばす方法を与える。
これらの例では、コンダクタンスの増大(新たな原子スケールワイヤの形成を引き起こすスイッチング事象)が一般に印加電圧パルスの前縁で生じるが、コンダクタンスの減少(既存の原子スケールワイヤのエレクトロマイグレーション駆動切断によりもたらされるスイッチング事象)が数秒間の高電流の流れの後に生じることが分かる。最適化されたデバイスと測定手順とが場合によりGHz周波数にまで至るはるかに高速のスイッチングを示すことが予期される。
G↑事象は、印加電圧パルスの前縁でのみ観察され、電圧が一定であるパルス中には観察されない。このことは、電界の大きさだけでなく時間勾配もネットワーク内の接続の形成に関与していることを示している。
1パルス当たりのG↑事象の数は、入力電圧パルスの前縁でのみ生じるスイッチングONと一致する入力電圧パルスの長さとは無関係である。
原子スケールワイヤを形成する前に、パーコレーティング膜中のトンネルギャップの緩やかな閉鎖がトンネリングコンダクタンスの漸進的減少として観察される。トンネルギャップの電界放出誘起閉鎖及びその後の原子ワイヤの形成が、観察されるとともに、抵抗ランダムアクセスメモリ(ReRAM)として提案されてきた。
スイッチングを開始するには、一般に、閾値電圧が必要とされる。これは、原子スケールワイヤの形成を促進する電界誘起蒸発(EFIE)及び電界誘起表面拡散(EFISD)接続プロセスに必要な臨界電界に関連付けられる。
READ電圧として定められる印加電圧が低い(0.1V)場合、G↑事象もG↓事象も存在しない。
G↑(ON)事象及びG↓(OFF)事象の両方の大きさは±0.3G0付近に中心付けられ、我々は、これをナノ粒子膜における特定の明確な粒度/形態に関する要件と関連付ける。
パーコレーティングネットワークにおける重要なトンネルギャップと直列及び並列の抵抗(膜の残りの部分と関連する)は、スイッチング事象の観察されたサイズを決定する上で重要であることが分かる。
形態が直列抵抗を制御するため、形態が必要な範囲で直列抵抗をもたらすときにのみ量子化されたスイッチングが観察される。
前述のG↑事象及びG↓事象に加えて、有利な条件下では、ネットワークが同期スイッチングGレベルをも示し、すなわち、スイッチングは印加パルスと完全に同期している。
前述の実験は2sのパルス幅に制限されるが、エレクトロニクスの直接的修正によってパルスを少なくとも10倍速く、最終的にはGHz周波数で生成できることが予期される。原子スケールワイヤ形成のためのタイムスケールは、ナノ秒或いは更にはピコ秒ほどの短かさとなり得る。
先に開示されるものは酸化の使用である。硫化が、特にAgナノ粒子の酸化及びその硫化と同様の役割を果たすことが予期される。したがって、硫化は本発明の代替的な実施形態と見なされる。
パーコレーティングシステムのニューロモルフィック特性は、デバイス全体にわたる電気輸送の計算モデルによって実証される。1つの実施形態において、少なくとも1つのトンネルギャップにおける原子スケールワイヤの形成は、他のトンネルギャップにおけるその後のワイヤ形成のアバランシェをもたらし、その結果、入力に応じて生物学的神経系の接続性の増加を模倣するコンダクタンスの増大がもたらす。
他の実施形態では、パーコレーティングネットワークが他のメモリスティブ要素を含む。同様に、単一のメモリスティブ要素の活性化(すなわち、メモリスティブ要素がオン又はオフに切り換わる可能性が高くなる)は、ネットワークにわたる少なくとも1つの経路における一連のメモリスティブ要素の活性化をもたらす。特定の好ましい実施形態では、メモリスティブ要素が分子スイッチである。
個々のシナプスのSTP及びLTPと、ネットワークを通じた経路(例えば、ニューロン及びシナプス)の増強との間が区別される。「増強」という用語は、後者、すなわち、経路の増感を指す。ネットワークの増強は、シナプス接続のアバランシェによりもたらされる。
以下、シミュレーションの詳細の例について説明する。1つの実施形態は、200×200粒子直径のシステムサイズにおける重なり合うディスクのシミュレーションを含む。このサイズは、計算時間と有限サイズ効果との間の最良のトレードオフを与えるための試みにおいて選択される。ディスクは無作為の位置を有することができる。
図19は、表面被覆率pがパーコレーション閾値pに近いがパーコレーション閾値pの直ぐ下、すなわち、パーコレーション閾値未満である領域を概略的に示す。重なり合う粒子間の接続は無視できる抵抗を有すると仮定される。各ギャップにはコンダクタンスが割り当てられる。
=A exp(−βL)(4)
ここで、A及びβは定数であり、Lはギャップのサイズである(便宜上Aが1となるように選択され、β=100である。これが実験的状況の妥当なモデルを与えるからである)。
一実施形態において、ネットワークのコンダクタンスは、システムの両側の電極間の電圧差によって設定される境界条件を用いて、各ノードにおける電圧の値を求めることによって計算される。粒子は直径1の単分散であると仮定されるが、粒径が変化し得るようにすることがシステムのパーコレーティング特性に実質的影響を及ぼさないことはうまく確立されている。全ての距離(例えば、L、β)は、粒径の単位で測定される。
一実施形態において、スイッチングプロセスは、グループの各対間の最小ギャップを特定することによってシミュレートされる。選択された閾値よりも大きい電界を伴うこれらのギャップが特定され(ここではEth=0.9)[単位はボルト/ナノ粒子直径]、その後、これらのギャップが大きい導体(量子化されたコンダクタンスを有する原子スケールワイヤの形成を表してもよいGOhmic=10Ω−1)と確率P↑で置き換えられる。
このプロセスは、電界誘起表面拡散(EFISD)又は電界誘起蒸発(EFIE)のいずれかに起因して生じる原子ワイヤのトンネルギャップ内の形成をシミュレートするが、「オン」になるメモリスティブ要素を表すこともできる。確率P↑は、スイッチングプロセスの確率的性質を担う。
全てではないが、ほとんどのシミュレーションで、累積置換数N(すなわち、スイッチング事象)、並びにG及び電流の流れIが記録される。1つの実施形態において、焦点は、実験プロトコルとの一貫性のために電圧ランプに合わされる。DC印加電圧及び電圧パルスの影響も記録できることが分かる。
一実施形態のシミュレーションでは、コンダクタンスだけが増加し得る。そのようなシミュレーションは、Iが電流閾値Ith=0.1を超えるときにエレクトロマイグレーションによる原子スケールワイヤの切断に起因してコンダクタンスの減少も観察される実験状況の意図的な単純化である。エレクトロマイグレーションによりもたらされるコンダクタンスの減少を組み入れる実施形態のシミュレーションも以下に開示される。
接続の形成及び切断がいずれも可能であれば、2つのタイプの事象の相対的な確率によって決定されるある平均値付近のコンダクタンスの無作為なスイッチングが存在するのが分かる。単純化されたモデルは、ネットワークの増強、すなわち、システムのニューロモルフィック挙動をより明確に実証する。
図19は、黒点を用いて示されるスイッチング事象の位置を伴う重なり合うディスク(灰色)の200x200システムのマップを示す。電極(図示せず)は、システムの左端及び右端にある。Vmax=1V、p=0.55(左)、p=0.65(右)。
より高い被覆率では、粒子の接続されたグループのより大きいサイズは、グループ間のトンネル/スイッチング接合部(又はより一般的にはメモリスティブ要素)が少なく、スイッチングプロセス前のコンダクタンスがはるかに高い(最大8桁)ことを意味し、また、スイッチングが発生し得る場所が少なくなっていることも意味する。
図20は、Vmax=1V及びP↑=10%の印加鋸歯状電圧に応じてナノ粒子のパーコレーティングシステムを通る電流を示す。低い被覆率(p=0.55、2000に示される)においては、全ての電流の流れが小さいトンネリング導体を介しているため、初期コンダクタンスが低い(電圧ランプの最初のサイクル中にはこの線形スケールでは見えない)。
しかしながら、トンネリング導体が原子スケールワイヤを表す高いコンダクタンスに置き換えられるときに予期されるように、第2の電圧サイクル中に印加電圧の増大に応じて電流が増大するのが直ちに分かる。電圧ランプのその後のサイクルは、第5のサイクルの後にネットワークコンダクタンスが高コンダクタンスGOhmic及び飽和によって支配されるまで、電流の更なる増大を引き起こす。
より高い被覆率(p=0.65、2002で示される)では、有意な電流が直ちに観察され、コンダクタンスはより急速に飽和する。これは、トンネリングギャップが益々小さくなり、そのため、印加電圧が電界のより劇的な増加をもたらし、その結果、電圧ランプの第1のサイクル中に低電圧でさえより多くのスイッチング事象がもたらされるからである。
図21は、P↑=1%における同様の結果を示し、この場合、スイッチング確率がより小さいため、より多くの電圧サイクルが必要とされるが、最終的にコンダクタンスが再び飽和する。
図20及び図21は、時間に伴う電流の増大を明らかに示すが、大半の時間にわたって電流の流れが鋸歯状電圧波形をたどることは明らかである。すなわち、以下の全ての更なるプロットの場合のように、システムコンダクタンスG対Nの対数プロットにおいてニューロモルフィック挙動がより明確に示される。
図22は、p=0.55及びP↑=1,10及び80%において、置き換えられたトンネル接合の数(N)及びシステムコンダクタンス(G)を時間(電圧ステップの数、N)の関数として示す。
パネル2200,2206はVmax=0.5Vにおけるシミュレーションを示し、パネル2202,2208はVmax=1Vにおけるシミュレーションを示し、パネル2204,2210はVmax=5Vにおけるシミュレーションを示す。このコンダクタンスの増加は、生物学的ニューラルネットワークにおける増強を模倣する複雑なナノ粒子ネットワークにおける接続の形成に起因する。すなわち、N及びGの変化は、ネットワークの増強又は活性化のレベルを特徴付ける相補的な方法を与える。
図23は、一定電圧(1V)の印加によりもたらされる連続スイッチング事象のアバランシェを示す。スイッチング事象の位置(黒点)は、図22のパネル2202における導電率データに対応する、2300に示されるN=1、2302に示されるN=2000、及び、2304に示されるN=5500に関してp=0.55を伴う重なり合うディスク(灰色)の200×200システムの100×100サブセットにおいて示される。
図22のそれぞれの場合においては、P↑の増加が、置換数のより速い増加をもたらし、結果としてコンダクタンスのより速い増加をもたらすことは明らかである。曲線のそれぞれのセットごとに達せられる最大コンダクタンスは、最大Vmaxにおいて明確に最も高く、また、より高いVmaxでは、Ethを超えた時点で、最終的に接点間の一次導電経路上の最後のトンネリング導体が置き換えられるまで、N及びGの両方のほぼ指数関数的な初期増大が存在する。
図22における着色された点によってマーキングされるポイントは、オーム導体(充填サイト)に置き換えられるようになっているトンネルギャップ(空のサイト)を備えるパーコレーティングシステムのための新たなパーコレーション閾値に類似する電圧ステップの臨界数N を規定する。後に、Nが飽和するのは、関連するトンネルギャップの大部分が既に置き換えられてしまっているからであり、また、システム全体にわたる電圧分布が比較的均一であって新たにEthを超える機会が殆どないことをオームコンダクタンス経路の存在が意味するからである。
図24は、図22のパネル2204,2210からのデータを、G及びNの指数関数的な初期増大を強調する線形水平スケールで示すとともに、図4の明らかにS字状のコンダクタンス曲線が実際にほぼ指数関数的な領域とそれに続く飽和領域とから構成されることを示す。すなわち、Nが飽和しているため、Gが飽和する。
図25(p=0.65)は、図22と同様の一般的な傾向を示すが、図22と比べて劇的な導電率範囲の減少(Gスケールの変化)に留意されたい。重要な相違点は、被覆率がより高いため、それぞれの曲線ごとの初期コンダクタンスGminが図22の場合よりも桁違いに大きい(一方、最終的なコンダクタンスGmaxは僅かに高いだけである)という点である。
図26は、パラメータ値、すなわち、p=0.55,0.65、Vmax=1V(破線),5V(実線)、及び、P↑=1%,40%の範囲にわたってコンダクタンスを電圧ステップ数の関数として直接に比較する。右から左へ向かって:p=0.55、P↑=1%;p=0.55、P↑=40%;p=0.65、P↑=1%;p=0.65、P↑=40%である。明らかに、Gmin及びGmaxは、p=0.65の場合よりもp=0.55の方が小さいが、別の重要な相違点は、オーム経路を形成するために必要な置換数がp=0.55の場合に大きいという点である。
接続の形成確率及び最大印加電圧が増大する。これは、P↑及びVmaxの両方の増加が、接続の形成速度を増大させ、その結果、コンダクタンスの増加率も高められるからである。しかしながら、ランプ電圧に対する応答は、自明に時間(同等にN)に対応しない。すなわち、電圧が低下する期間では、接続の形成速度が制限される。
>N の場合、図24のデータ(及び図22及び図25のデータも)は、N<N の場合の指数関数的挙動とは明らかに異なるコンダクタンスにおけるべき乗則の挙動に従う。べき乗則領域は、接続された切り換え可能な要素の下層構造(それら自体が膜の下層にあるパーコレーティング構造によって与えられる)によって決定付けられる態様で成長するオームスパングループの存在によって定性的に説明され得る。
膜全体にわたる第1のオーム接続がN で形成された後、電圧の更なるサイクルは、残りのグループのサブセットを、コンダクタンスが水平状態にある飽和点に徐々に近づくスパングループに関連付ける。GOhmicレジスタをトンネリングギャップのネットワークに無作為に挿入することは、ある種の付加的なパーコレーションプロセス、すなわち、粒子のパーコレーティングネットワークの上の接続のパーコレーションである。
図27は、形成された原子ワイヤ(確率P↑=1%)がその後にエレクトロマイグレーションによって切断される可能性をモデルに含める効果を実証する。我々は、原子ワイヤ内の電流が閾値Ith=0.1を超えるときにワイヤが各電圧ステップで切断される明確な可能性P↓を有すると仮定する。ワイヤが切断されると、粒子間の当初のギャップが再び現れると仮定される。
2700(確率P↓=100%)では、電流閾値を超えないときにサイクルごとに電流の増加の形で明確なニューロモルフィック挙動が示される。一方、図27の2702の第1のサイクル中の原子ワイヤの形成は、(直列トンネルギャップの数がより少ないために)はるかに高い電流をもたらし、また、エレクトロマイグレーションはI>Ithのオーム導体を直ちに除去し始める。ワイヤが繰り返し形成して切断するにつれて動的平衡が得られ、また、その後のサイクルで流れる平均電流はほぼ一定である。
図28は、P↓=1%及びP=0.55(2800で示される)、p=0.60(2802で示される)、p=0.65(2804で示される)、及び、対応する電圧ランプ(2806で示される)のより現実的な場合を示す。図27の2700で示されるように、p=0.55(図28に2800で示される)の場合、サイクルごとにトンネル電流が増大するが、大きな直列抵抗は、エレクトロマイグレーションが無関係であることを意味する。
図28に2802及び2804で示されるより高い被覆率では、サイクルごとの電流の増大がより速くなり、また、最大電流及びコンダクタンスがpとともに増大する。最初にエレクトロマイグレーションは影響が限られるため、(比較的多数のサイクル後に)動的平衡が確立するのに幾らかの時間を要する。
この学習挙動は、ニューロモルフィックシステムの典型であり、メモリスティブ要素/シナプスの経路の増強が可能であることを実証する。この挙動は、ANNにおける反復接続/フィードフォワードメカニズムと関連付けられる挙動に非常に類似する。また、トンネリング形態における固有の非線形性(例えば、図27に2700で示される)は、リザーバ計算に必要な機能性と同様の機能性を与えるのに有用となり得る。
デバイス性能の最適化に関する更なる実施形態が以下に開示される。
ニューロモルフィックデバイスの実装は、一般に、特定の接点への入力がシステム内の異なる経路を増強する多接点形態を必要とする。このシナリオのバリエーションに関しては多くの可能性がある。
本明細書中に開示されるメモリスティブ要素は、(AgS又はCuSの電気化学的還元によって形成される)Ag原子スイッチ及びCu原子スイッチ並びに(ナノ粒子の化学官能基化による)スイッチング分子の使用を含む。
他の実施形態は、より複雑なスイッチング要素、ニューロン間の複数のシナプス、複数の電極、より洗練されたパルス入力、及び、反対の極性を有する複数の入力を含む。
一実施形態において、三次元システムは、隣接していない粒子グループ間の接続を形成する更なる機会を可能にする。2Dの場合と同様に、3Dパーコレーション閾値未満の(すなわち、0.15〜0.18の)体積占有は、堆積された粒子が球の無作為な充填に近づく3Dシステムにおいて最適なニューロモルフィック挙動をもたらす。パーコレーション閾値が粒子の形状及び配置に依存することが理解される。
一実施形態において、原子スケールワイヤなどのスイッチング要素は、複数のコンダクタンスレベルを与え、それにより、神経系細胞間の複数の接続、すなわち、入ってくる軸索からの刺激に対する応答を向上させるニューロンの同じ対間の複数のシナプスを形成できる生体系で達成される挙動と同様の付加的なタイプのニューロモルフィック挙動を可能にする。
以下には、ニューロモルフィック性能の最適化のための技術が開示される。
一実施形態において、原子ワイヤの幅は、時間の経過とともに又は反復入力に応じて変化する。そのような変化は、個々のシナプスのSTP及びLTPに対応する。コンダクタンスのそのような変動は、ネットワークに対する付加的なレベルの増強に寄与する可能性を有する。
ナノ粒子ネットワークにおける経路の活性化及び/又は増強は、研究されたすべての表面被覆率に関して生じるが、システムをまたぐために横切らなければならないトンネル接続の数が多いため、Gの変化は、粒子被覆率が低いシステムにおいてはより劇的である。p→pのように、粒子の接続されたグループのサイズが増大し、また、それらのグループがトンネルギャップを介してより多くの数の他のグループに接続されるため、ネットワークは、ある意味でより複雑であるが、Gの変化はより小さい。
臨界点に近いこの複雑さは、脳の機能にとって重要であると考えられる。開示された実施形態において、式4におけるGOhmic及びパラメータの値の選択は、システムが生体系の挙動を再現できる度合いを制限する。グループ間の複数の接続がいずれも可能であって望ましいことが分かる。
生物学的ニューロンに関するニューロモルフィックコンピューティングにおける実験では、増強を引き起こすために(ここで考慮される電圧ランプではなく)一連の電圧パルスを印加することが予期される。一連の電圧パルスを数値的に与えることは、電圧ステップの数ではなく(一定の高さを有する)電圧パルスの数としてNを解釈すべきであることを除き、一定の(すなわちDC)電圧に対するシステムの応答を記録することと同一である。したがって、シミュレーションは、一連の電圧パルスに応じて経路の増強が予期されることを示す(前述のSTDPの議論を参照)。
図29は、p=0.55,0.57,0.60,0.62,0.65における一定電圧(V=1V)でのコンダクタンス変化を示す。破線は、比較のためのランプ電圧からのものである。
結果は定性的には電圧ランプからの結果に(図22及び図25からのデータに対応する破線と比べて)非常に類似するが、下降ランプの効果が所定のシステムコンダクタンスを達成するために必要な時間を延ばすことであるのは明らかである−下降ランプ中にスイッチング事象は比較的稀である。
スイッチングが観察される実用的な電圧範囲は、ナノ粒子サイズ及びシステムサイズ並びに材料の選択に依存する。それにより、ナノ粒子システムにおいて、他のシステムで達成することが困難な増強レベルを制御可能に調整する機会が与えられる。ナノ粒子サイズ及びシステムサイズ並びに印加電圧は全て、観察されるであろうスイッチング挙動に影響を及ぼす実験的に制御可能なパラメータである。
スイッチングは、個々のナノギャップにおける局所的な電界に依存する。実験システムには、ナノ粒子サイズ又はシステムサイズを使用することによりスイッチングを調整して任意の所定の印加電圧において実際に存在する電界を調整する機会がある。加えて、EFIE及びEFISDは、異なる材料において異なる電界で生じる。
パーコレーティング膜のギャップに形成されて原子スケールワイヤの形成時に高導電状態に切り換わるトンネル接合は、酸化チタンデバイスのような他のタイプのメモリスタとは異なる挙動を成す。しかしながら、トンネルギャップは、デバイス履歴がその状態を決定するという点でメモリスティブである。スイッチングは、(電界の)明確な閾値で生じるが、他のメモリスタとは異なり、バイアス電圧の極性を単に反転させることによって元の低導電状態に切り換えることができない。
それにもかかわらず、先に示されるように、この種の「一回のみ」スイッチングは、ネットワーク及びスイッチング事象のカスケードの増強を可能にするのに十分な機能を与える。図30に概略的に示されるように、高コンダクタンス状態になった時点で、電流が十分に長い間にわたってある閾値を超えれば、低抵抗状態へのスイッチングが(エレクトロマイグレーションに起因して)行なわれる。高抵抗(トンネリング)状態でさえレジスタが依然として低Vにおいてオームの法則に従うことが想定される。
一実施形態では、低抵抗状態へのスイッチングが確率P↓で生じる確率的プロセスとしてモデリングされるが、原子ワイヤの形成後に続く緩慢な電圧ランプが最終的にデバイスを元のGlowへ切り換えさせることは明らかである[P↓=1%の場合、100回の電圧ステップ後、平均してデバイスがGlow状態になる]。
そのため、十分長い時間枠にわたって見た場合、Glowへのスイッチングは準決定論的に起こる。同様に、電圧がその後に同様の速度で下降されれば(図30の左下を指す矢印)、電圧がVthを超えたままの状態で、新たな原子スケールの形成に起因して高コンダクタンス状態への準決定論的な復帰が生じる。
したがって、1つの実施形態のプロトコルは、各スイッチング事象の後に、電圧が再び上昇することを要する。図30に概略的に示されるように、時計回りのヒステリシスループが生成される。通常、メモリスティブヒステリシスループは、I(V)プロット上の反時計回りの経路によって特徴付けられる。ヒステリシスループの方向は、必要な動作プロトコルの細部の一部を変える。
一実施形態において、ヒステリシスループは、閾値VthとIthとの相対的な位置に応じて時計回り又は反時計回りのいずれかである。伝統的なメモリスティブヒステリシスループを生成することができる。図30に示されるコンダクタンスの初期増大後、エレクトロマイグレーションを排除できるように電圧が減少されるとともに電流が減少される。
大きな負の電圧が印加され、それにより、接続を切断して高抵抗状態に戻すのに十分な電流が生成され、したがって、他のメモリスティブデバイスで観察されるものと同様の反時計回りのメモリスティブループが達成される。このプロトコルでは、大きな電圧パルスを使用して状態を切り換え、小さな(サブ閾値)電圧パルスを使用してデバイスの状態を読み取る。
他の実施形態は、パーコレーティング回路に基づくニューロモルフィックデバイスとAgSからAgへの又はCuSからCuへの電気化学的還元とを可能にする、硫化されるパーコレーティング銀及び銅ナノ粒子で製造されるデバイスを含む。一実施形態では、アゾベンゼン、ロタキサン、及び、他の分子スイッチなどのスイッチング分子が組み込まれる。そのようなハイブリッドパーコレーティング/分子システムは、より複雑な機能性を有する更なる新規な設計パラメータを開発できるようにする可能性を有する。
本発明の前述の説明はその好ましい形態を含む。添付の特許請求の範囲により規定される本発明の範囲から逸脱することなく、本発明に修正を加えることができる。

Claims (62)

  1. 少なくとも2つの電気接点を有する基板と、
    前記基板上に分布される複数のナノ粒子であって、前記ナノ粒子の少なくとも一部が前記少なくとも2つの電気接点のうちの少なくとも2つの間に位置され、前記ナノ粒子の表面被覆率がパーコレーション閾値の許容範囲内にある、複数のナノ粒子と、
    さもなければ互いに直接に接続されないナノ粒子又はナノ粒子のグループの間のギャップ内に少なくとも部分的に位置される少なくとも1つのメモリスティブ要素であって、前記メモリスティブ要素が活性の高い少なくとも1つの持続的経路を少なくとも部分的に与える、少なくとも1つのメモリスティブ要素と、
    を備えるニューロモルフィックパーコレーティングネットワーク。
  2. さもなければ互いに直接に接続されないナノ粒子又はナノ粒子のグループの間のそれぞれのギャップ内に少なくとも部分的に位置される複数のメモリスティブ要素を更に備える、請求項1に記載のネットワーク。
  3. 活性が高い少なくとも1つの前記持続的経路は、導電率が高い少なくとも1つの持続的経路を備える、請求項1又は2に記載のネットワーク。
  4. 活性が高い少なくとも1つの前記持続的経路は、そのスイッチング速度又はスイッチングの可能性が高められる複数のメモリスティブ要素を含む少なくとも1つの持続的経路を備える、請求項1から3のいずれか一項に記載のネットワーク。
  5. 活性が高い少なくとも1つの前記持続的経路は、少なくとも2つの電気接点のうちの2つの間にある、請求項1から4のいずれか一項に記載のネットワーク。
  6. 前記ナノ粒子の少なくとも一部は、前記ナノ粒子の合体の程度を制限するように少なくとも部分的に酸化される、請求項1から5のいずれか一項に記載のネットワーク。
  7. 前記ナノ粒子の少なくとも一部が導電性である、請求項1から6のいずれか一項に記載のネットワーク。
  8. 前記ナノ粒子の少なくとも一部が5nm〜50nmの範囲の合成直径を有する、請求項1から7のいずれか一項に記載のネットワーク。
  9. 前記ナノ粒子は、Sn、Bi、Au、Pb、Ag、Cu及びこれらのうちの1つ以上の合金を備えるグループのうちの1つ以上を備える、請求項1から8のいずれか一項に記載のネットワーク。
  10. 前記パーコレーション閾値が0.68を含み、前記ナノ粒子の表面被覆率における許容範囲が0.40〜0.70の範囲を含む請求項1から9のいずれか一項に記載のネットワーク。
  11. 前記ナノ粒子の前記分布における許容範囲が0.5〜0.68の範囲を含む請求項10に記載のネットワーク。
  12. 前記ナノ粒子の表面被覆率における許容範囲が0.55〜0.68の範囲を含む請求項10又は11に記載のネットワーク。
  13. 前記パーコレーション閾値が0.68を含み、前記ナノ粒子の表面被覆率における許容範囲が0.62〜0.72の範囲を含む請求項1から9のいずれか一項に記載のネットワーク。
  14. 前記少なくとも1つのメモリスティブ要素が少なくとも1つの原子スケール導電ワイヤを備える、請求項1から13のいずれか一項に記載のネットワーク。
  15. 前記原子ワイヤは、前記少なくとも2つの電気接点間に印加される電圧に応じて形成され、前記電圧は、電圧ランプ、電圧パルス、又は、一連の電圧パルスを備える、請求項14に記載のネットワーク。
  16. 前記原子ワイヤは、前記少なくとも2つの電気接点間に印加される電流に応じて形成される、請求項14に記載のネットワーク。
  17. 前記原子ワイヤは、電界駆動マイグレーション、電界駆動蒸発、電気化学的還元、及び/又は、電気化学的酸化に応じて形成される、請求項14に記載のネットワーク。
  18. 前記基板は、非導電性、絶縁性、又は、半導電性である、請求項1から17のいずれか一項に記載のネットワーク。
  19. 前記基板の少なくとも一部が略平坦な表面を備える、請求項1から18のいずれか一項に記載のネットワーク。
  20. 前記基板の少なくとも一部が実質的に湾曲した表面を備える、請求項1から18のいずれか一項に記載のネットワーク。
  21. 前記基板の少なくとも一部が1nm未満のRMS表面粗さを有する、請求項1から20のいずれか一項に記載のネットワーク。
  22. 前記メモリスティブ要素は、従前の低コンダクタンス状態を与えるトンネルギャップであるギャップと、高コンダクタンス状態を与える前記トンネルギャップ内の原子スケールワイヤとを備える、請求項1から21のいずれか一項に記載のネットワーク。
  23. 前記少なくとも1つのメモリスティブ要素は、Ag/AgS電気化学スイッチ、スイッチング分子、及び、標準的な金属酸化物メモリスタスイッチング要素デバイスを備えるグループのうちの1つ以上を備える、請求項1から22のいずれか一項に記載のネットワーク。
  24. 前記ナノ粒子が分子で官能化される、請求項1から23のいずれか一項に記載のネットワーク。
  25. 前記分子は、明確かつ別個の抵抗を有する2つの状態の間で切り換わることができる、請求項1から24のいずれか一項に記載のネットワーク。
  26. 前記分子は、アゾベンゼン、ロタキサン、及び、他の分子スイッチを備えるグループのうちの1つ以上備える、請求項25に記載のネットワーク。
  27. 前記ナノ粒子の少なくとも一部がAg粒子又はCu粒子を備えるとともに少なくとも部分的に硫化される、請求項1から26のいずれか一項に記載のネットワーク。
  28. 前記原子スケール導電ワイヤの少なくとも一部が原子スケールの銀ワイヤ又は銅ワイヤを備える、請求項27に記載のネットワーク。
  29. ニューロモルフィックパーコレーティングネットワークまたはその構成要素を製造する方法であって、
    少なくとも2つの電気接点を有する基板を用意するステップと、
    前記基板を真空チャンバ内に位置させるステップであり、前記真空チャンバが空気又は酸素の制御された分圧及び制御された相対湿度を有する、ステップと、
    前記基板上に複数のナノ粒子を堆積させるステップであり、前記ナノ粒子の少なくとも一部が前記少なくとも2つの電気接点のうちの少なくとも2つの間に位置され、前記ナノ粒子の表面被覆率がパーコレーション閾値の許容範囲内にあり、少なくとも1つのメモリスティブ要素がさもなければ互いに直接に接続されないナノ粒子又はナノ粒子のグループの間のギャップ内に少なくとも部分的に位置され、前記メモリスティブ要素が活性の高い少なくとも1つの持続的経路を少なくとも部分的に与える、ステップと、
    を備える方法。
  30. 前記真空チャンバ内の空気の圧力が1×10−6〜1×10−3Torrの範囲内である、請求項29に記載の方法。
  31. 前記真空チャンバ内の空気の圧力が5×10−6〜100×10−6Torrの範囲内である、請求項29に記載の方法。
  32. 前記真空チャンバ内の空気の圧力が10×10−6〜50×10−6Torrの範囲内である、請求項29に記載の方法。
  33. 前記真空チャンバ内の空気の相対湿度が30%よりも大きい、請求項29に記載の方法。
  34. 前記真空チャンバ内の空気の相対湿度が60%よりも大きい、請求項29に記載の方法。
  35. 前記ナノ粒子が蒸気又はビームによって前記基板上に堆積される、請求項29に記載の方法。
  36. 前記ナノ粒子は、不活性ガス凝集によって形成されて、前記基板に向けられるビーム中に同伴される、請求項35に記載の方法。
  37. 前記堆積されたナノ粒子が5〜50nmのサイズ範囲の直径を有する、請求項35に記載の方法。
  38. 前記堆積されたナノ粒子が5〜12nmのサイズ範囲の直径を有する、請求項35に記載の方法。
  39. 合成粒径が15〜50nmの範囲内である、請求項35に記載の方法。
  40. 前記ナノ粒子の必要な表面被覆率を達成するようにデバイスの電気コンダクタンスを監視するステップを更に備える、請求項29から39のいずれか一項に記載の方法。
  41. 前記表面被覆率をパーコレーション閾値の許容範囲内となるように制御するステップを更に備える、請求項29から40のいずれか一項に記載の方法。
  42. 前記許容範囲が前記パーコレーション閾値の10%を含む、請求項41に記載の方法。
  43. ナノ粒子ネットワークの形態は、スイッチングが起こるサイトと直列及び/又は並列な抵抗を与えるようになっている、請求項29に記載の方法。
  44. 前記直列抵抗が12kΩよりも小さい、請求項43に記載の方法。
  45. 前記直列抵抗が2〜6kΩの範囲内である、請求項43に記載の方法。
  46. 前記並列抵抗が1kΩよりも大きい、請求項43に記載の方法。
  47. 前記ニューロモルフィックネットワークの少なくとも一部を、電流制限デバイスを含む電気回路に接続するステップを更に備える、請求項29に記載の方法。
  48. 前記電流制限デバイスが直列抵抗を備える、請求項47に記載の方法。
  49. 前記直列抵抗が0.5〜10kΩの範囲内である、請求項48に記載の方法。
  50. 粒子及び/又は粒子のネットワークを安定化させるために粒子の少なくとも一部を不活性材料で少なくとも部分的に被覆するステップを更に備える、請求項29に記載の方法。
  51. 前記不活性材料が金属酸化物を備える、請求項50に記載の方法。
  52. 前記金属酸化物がAlを備える、請求項51に記載の方法。
  53. 前記電圧パルスによって前記メモリスティブ要素の幅を制御するステップを更に備える、請求項29から52のいずれか一項に記載の方法。
  54. 量子化されたコンダクタンスを達成するように前記電圧パルスによって前記メモリスティブ要素の幅を制御するステップを更に備える、請求項29から52のいずれか一項に記載の方法。
  55. 電圧ランプ又は電圧パルスに応じて前記メモリスティブ要素を形成するステップを更に備える、請求項29から52のいずれか一項に記載の方法。
  56. 一連の電圧パルスに応じて前記メモリスティブ要素を形成するステップを更に備える、請求項29から52のいずれか一項に記載の方法。
  57. 前記電圧パルスの振幅及び/又はパルス間の時間を制御することによって前記原子スケールワイヤを形成するステップを更に備える、請求項29から52のいずれか一項に記載の方法。
  58. 印加電圧が0.5〜10Vの範囲内である、請求項29から57のいずれか一項に記載の方法。
  59. 印加電圧が1〜5Vの範囲内である、請求項58に記載の方法。
  60. 印加電圧が30秒よりも小さい幅を有する電圧パルスである、請求項29から57のいずれか一項に記載の方法。
  61. 印加電圧が1〜10sの範囲内の幅を有する電圧パルスである、請求項60に記載の方法。
  62. 請求項29から61のいずれか一項に記載の方法によって形成されるニューロモルフィックパーコレーティングネットワーク。
JP2017568334A 2015-07-01 2016-07-01 ニューロモルフィックネットワーク Pending JP2018530145A (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
NZ70961815 2015-07-01
NZ709618 2015-07-01
NZ72064816 2016-05-30
NZ720648 2016-05-30
PCT/NZ2016/050108 WO2017003303A1 (en) 2015-07-01 2016-07-01 Neuromorphic network

Publications (1)

Publication Number Publication Date
JP2018530145A true JP2018530145A (ja) 2018-10-11

Family

ID=57609130

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017568334A Pending JP2018530145A (ja) 2015-07-01 2016-07-01 ニューロモルフィックネットワーク

Country Status (6)

Country Link
US (1) US11281968B2 (ja)
EP (1) EP3317224B1 (ja)
JP (1) JP2018530145A (ja)
KR (1) KR20180051487A (ja)
CN (1) CN108137312A (ja)
WO (1) WO2017003303A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022080229A1 (ja) * 2020-10-16 2022-04-21 国立大学法人 九州工業大学 3次元電気素子及びそれを備えた機械学習システム並びにそれぞれの製造方法
JP7321522B2 (ja) 2019-10-31 2023-08-07 国立研究開発法人物質・材料研究機構 連想・推定記憶素子およびその使用方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107039586B (zh) * 2017-03-22 2019-04-02 北京大学 一种支持非易失“与非”逻辑的三端忆阻器及实现方法
US11222255B2 (en) 2017-08-17 2022-01-11 Samsung Electronics Co., Ltd. Neuromorphic processing apparatus
US20200226447A1 (en) * 2019-01-14 2020-07-16 Tetramem Inc. Implementing hardware neurons using tunneling devices
CN110110854B (zh) * 2019-04-01 2022-04-22 南京邮电大学 一种基于边状态的深度神经网络测试充分性的方法
US11856877B2 (en) 2019-12-23 2023-12-26 The University Of Canterbury Electrical contacts for nanoparticle networks
CN111769194B (zh) * 2020-06-17 2022-05-17 北京航空航天大学 一种基于锯齿结构纳米线的柔性光电传感忆阻器
CN113437216B (zh) * 2021-07-06 2023-04-07 武汉理工大学 一种基于电子-离子混合导体的忆阻器及其制备方法
IT202100019277A1 (it) * 2021-07-21 2023-01-21 Torino Politecnico Dispositivo basato su nanofili per l’implementazione di un reservoir per una rete neurale

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100315153A1 (en) * 2009-06-12 2010-12-16 Nokia Corporation Apparatus and associated methods in relation to carbon nanotube networks

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7948271B1 (en) * 1999-03-29 2011-05-24 Hewlett-Packard Company Molecular wire crossbar logic (MWCL)
US6242324B1 (en) * 1999-08-10 2001-06-05 The United States Of America As Represented By The Secretary Of The Navy Method for fabricating singe crystal materials over CMOS devices
NZ513637A (en) * 2001-08-20 2004-02-27 Canterprise Ltd Nanoscale electronic devices & fabrication methods
JP2006519493A (ja) 2003-02-07 2006-08-24 ナノ クラスター デバイシス リミテッド テンプレートでクラスタが集合した線
US20080078441A1 (en) 2006-09-28 2008-04-03 Dmitry Poplavskyy Semiconductor devices and methods from group iv nanoparticle materials
US20100243472A1 (en) 2009-03-27 2010-09-30 Eui-Hyeok Yang High-throughput local oxidation nanolithographic process
KR102150053B1 (ko) * 2013-09-06 2020-08-31 고쿠리츠켄큐카이하츠호진 카가쿠기쥬츠신코키코 전극쌍, 그 제작 방법, 디바이스용 기판 및 디바이스

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100315153A1 (en) * 2009-06-12 2010-12-16 Nokia Corporation Apparatus and associated methods in relation to carbon nanotube networks

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
AVIZIENIS, AUDRIUS V. ET AL.: "Neuromorphic Atomic Switch Networks", PLOS ONE, vol. Vol. 7, Issue 8, e42772, JPN7020001325, 6 August 2012 (2012-08-06), pages 1 - 8, ISSN: 0004409295 *
SATTAR, ABDUL ET AL.: "Quantized Conductance and Switching in Percolating Nanoparticle Films", PHYSICAL REVIEW LETTERS, vol. 111, JPN7020001324, 27 September 2013 (2013-09-27), pages 136808 - 1, ISSN: 0004409294 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7321522B2 (ja) 2019-10-31 2023-08-07 国立研究開発法人物質・材料研究機構 連想・推定記憶素子およびその使用方法
WO2022080229A1 (ja) * 2020-10-16 2022-04-21 国立大学法人 九州工業大学 3次元電気素子及びそれを備えた機械学習システム並びにそれぞれの製造方法

Also Published As

Publication number Publication date
EP3317224A1 (en) 2018-05-09
EP3317224A4 (en) 2019-07-10
KR20180051487A (ko) 2018-05-16
EP3317224B1 (en) 2024-02-28
CN108137312A (zh) 2018-06-08
WO2017003303A1 (en) 2017-01-05
US11281968B2 (en) 2022-03-22
US20180197077A1 (en) 2018-07-12

Similar Documents

Publication Publication Date Title
JP2018530145A (ja) ニューロモルフィックネットワーク
Milano et al. Brain‐inspired structural plasticity through reweighting and rewiring in multi‐terminal self‐organizing memristive nanowire networks
Bose et al. Stable self-assembled atomic-switch networks for neuromorphic applications
US10741759B2 (en) Diffusive memristor and device for synaptic emulator
Chen et al. A CMOS-compatible electronic synapse device based on Cu/SiO2/W programmable metallization cells
Kornijcuk et al. Leaky integrate-and-fire neuron circuit based on floating-gate integrator
Kuncic et al. Neuromorphic nanowire networks: principles, progress and future prospects for neuro-inspired information processing
Chang et al. Building neuromorphic circuits with memristive devices
Hansen et al. Unsupervised Hebbian learning experimentally realized with analogue memristive crossbar arrays
Ilyas et al. Controllable resistive switching of STO: Ag/SiO2-based memristor synapse for neuromorphic computing
Minnai et al. Facile fabrication of complex networks of memristive devices
Ziegler et al. Memristive Hebbian plasticity model: Device requirements for the emulation of Hebbian plasticity based on memristive devices
Covi et al. Switching dynamics of Ag-based filamentary volatile resistive switching devices—Part I: Experimental characterization
JP6162822B2 (ja) 非対称メモリスタ
Fostner et al. Neuromorphic behavior in percolating nanoparticle films
Campbell et al. Pulse shape and timing dependence on the spike-timing dependent plasticity response of ion-conducting memristors as synapses
Li et al. Energy-efficient artificial synapses based on oxide tunnel junctions
Zhao et al. A compact model for drift and diffusion memristor applied in neuron circuits design
Sun et al. Physically transient memristive synapse with short-term plasticity based on magnesium oxide
Ye et al. Overview of memristor-based neural network design and applications
Ananthakrishnan et al. Water-based resistive switches for neuromorphic long-range connections
Papakonstantinopoulos et al. Highly flexible artificial synapses from SiO2-based conductive bridge memristors and Pt nanoparticles through a crack suppression technique
Rahmani et al. Demonstration of high-stable bipolar resistive switching and bio-inspired synaptic characteristics using PEDOT: PSS-based memristor devices
Ismail et al. Nano-crystalline ZnO memristor for neuromorphic computing: Resistive switching and conductance modulation
González-Cordero et al. Study of RTN signals in resistive switching devices based on neural networks

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7426

Effective date: 20180419

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20180419

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190627

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200526

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20201216