JP2018529026A - 洗浄方法 - Google Patents

洗浄方法 Download PDF

Info

Publication number
JP2018529026A
JP2018529026A JP2018515060A JP2018515060A JP2018529026A JP 2018529026 A JP2018529026 A JP 2018529026A JP 2018515060 A JP2018515060 A JP 2018515060A JP 2018515060 A JP2018515060 A JP 2018515060A JP 2018529026 A JP2018529026 A JP 2018529026A
Authority
JP
Japan
Prior art keywords
substrate
etching process
silicon
gas
processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018515060A
Other languages
English (en)
Inventor
クリストファー エス． オルセン，
クリストファー エス． オルセン，
ピーター ストーン，
ピーター ストーン，
トン−ファン クオ，
トン−ファン クオ，
ピン ハン シェ，
ピン ハン シェ，
マーノィ ヴェライカル，
マーノィ ヴェライカル，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2018529026A publication Critical patent/JP2018529026A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02046—Dry cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02046—Dry cleaning only
    • H01L21/02049—Dry cleaning only with gaseous HF
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052—Wet cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02293—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process formation of epitaxial layers by a deposition process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67167—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers surrounding a central transfer chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67184—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the presence of more than one transfer chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/6719—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the construction of the processing chambers, e.g. modular processing chambers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68742—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a lifting arrangement, e.g. lift pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本開示の実行形態は概して、基板表面にエピタキシャル堆積を行うための方法及び装置に関する。より具体的には、本開示の実行形態は概して、エピタキシャル堆積の前に表面処理を行う方法及び装置に関する。一実行形態では、基板を処理する方法が提供されている。本方法は、プラズマエッチング処理を使用することによってシリコン含有基板の表面をエッチングすることであって、プラズマエッチング処理において塩素ガスと不活性ガスを含む少なくとも１つのエッチング処理ガスが使用される、エッチングすることと、シリコン含有基板の表面にエピタキシャル層を形成することとを含む。【選択図】図１

Description

［０００１］本開示の実行形態は概して、基板表面にエピタキシャル堆積を行うための方法及び装置に関する。
［０００２］集積回路は、シリコン及び他の半導体基板の中及び上に形成される。単結晶シリコンの場合、基板は溶融シリコンの槽からインゴットを成長させ、次に固化したインゴットを鋸引きして複数のウエハを形成することによって作製される。次に、単結晶シリコンウエハにエピタキシャルシリコン層が形成され、ドープされうる又はドープされなくてよい欠陥のないシリコン層が形成されうる。エピタキシャルシリコン層からトランジスタ等の半導体デバイスが製造される。形成されたエピタキシャルシリコン層の電気特性は一般に、単結晶シリコン基板の特性よりも良好である。
［０００３］単結晶シリコンとエピタキシャルシリコン層の表面は、典型的なウエハ製造施設の環境条件に暴露されたときに汚染されやすい。例えば、エピタキシャル層の堆積の前に、単結晶シリコン表面に天然の酸化層が形成されうる。更に、周囲環境に存在する汚染物質が単結晶の表面に堆積しうる。単結晶シリコン表面上の天然の酸化層又は汚染物質の存在は、その後に単結晶の表面に形成されるエピタキシャル層の品質に悪影響を与える。現在の洗浄方法は、天然の酸化物及び汚染物質を単結晶シリコン表面からある程度は除去するが、それでも汚染物質の一部は残ってしまう。
［０００４］したがって、特にエピタキシャル堆積処理の実施の前に基板表面を洗浄する、基板表面を洗浄するための方法及び装置が必要である。
［０００５］本開示の実行形態は概して、基板表面にエピタキシャル堆積を行う方法及び装置に関する。更に具体的には、本開示の実行形態は概して、エピタキシャル堆積に先立って表面処理を行う方法及び装置に関する。一実行形態では、基板を処理する方法が提供される。本方法は、プラズマエッチング処理を使用することによって、シリコン含有基板の表面をエッチングすることを含み、プラズマエッチング処理において塩素ガスと不活性ガスを含む少なくとも１つのエッチング処理ガスが使用され、シリコン含有基板の表面にエピタキシャル層が形成される。不活性ガスは、アルゴン、ヘリウム又は両方から選択される。一実行形態では、プラズマエッチング処理には誘導結合プラズマエッチング処理が用いられる。一実行形態では、本方法は更に、シリコン含有基板の表面をエッチングする前に洗浄処理を行うことによって、シリコン含有基板の表面から酸化物を除去することを含む。一実行形態では、洗浄処理は、ＮＦ３／ＮＨ３プラズマベース処理、フッ化水素（「ＮＦ」）／ＮＨ３ベース処理、湿式ＨＦ処理、又はＮＦ３／ＮＨ３誘導結合プラズマ処理から選択される。一実行形態では、シリコン含有基板の表面のエッチング、及びシリコン含有基板の表面上のエピタキシャル層の形成は、基板を雰囲気に暴露することなく実施される。
［０００６］別の実行形態では、基板を処理する方法が提供される。本方法は、洗浄処理によって第１の基板処理領域に位置づけされたシリコン含有基板の表面から、酸化物を除去することを含む。洗浄処理は、湿式エッチング処理、第１のプラズマエッチング処理、及びスパッタエッチング処理から選択される。本方法は更に、第２のプラズマエッチング処理を使用することによって、第２の基板処理領域に位置づけされたシリコン含有基板の表面をエッチングすることを含み、プラズマエッチング処理において塩素ガスと不活性ガスを含む少なくとも１つのエッチング処理ガスが使用され、シリコン含有基板の表面にエピタキシャル層が形成される。不活性ガスは、アルゴン、ヘリウム又は両方から選択される。
［０００７］また別の実行形態では、基板を処理する方法が提供される。本方法は、プラズマエッチング処理を使用することによって、第１の処理チャンバの基板処理領域に位置づけされたシリコン含有基板の表面をエッチングすることを含み、プラズマエッチング処理において塩素ガスと不活性ガスを含む少なくとも１つのエッチング処理ガスが使用される。不活性ガスは、アルゴン、ヘリウム又は両方から選択される。本方法は更に、表面をエッチングしてエピタキシャル層を形成することと、第２の処理チャンバにおいてシリコン含有基板の表面にエピタキシャル層を形成することとの間に基板を雰囲気に暴露することなく、プラズマエッチング処理後にシリコン含有基板を第１の処理チャンバから第２の処理チャンバへ移送することを含む。
［０００８］上述の実行形態の特徴を詳細に理解しうるように、上記に簡単に要約された本開示のより具体的な説明が、実行形態を参照することによって得られ、一部の実行形態は、付随する図面に例示されている。しかし、本開示は他の等しく有効な実行形態も許容しうることから、付随する図面はこの開示の典型的な実行形態のみを例示し、したがって、実行形態の範囲を限定すると見なすべきではないことに留意されたい。
本開示の一実行形態に係る処理シーケンスを示すフロー図である。 本書に記載の実行形態に係る洗浄チャンバの断面図である。 本書に記載の実行形態に係る処理チャンバの断面図である。 本書に記載の実行形態に係る図１に示す処理シーケンスを完結するために使用可能な処理システムの概略上面図である。 本書に記載の実行形態に係る、図１に示す処理シーケンスを完結するために使用可能な別の処理システムの概略上面図である。 本書に記載の実行形態に係る、図１に示す処理シーケンスを完結するために使用可能な別の処理システムの概略上面図である。 本書に記載の実行形態に係る、図１に示す処理シーケンスを完結するために使用可能な別の処理システムの概略上面図である。
［００１６］理解を容易にするために、可能な場合には、図に共通する同一の要素を指し示すのに同一の参照番号を使用した。１つの実行形態の要素及び特徴は、具体的な記述がなくとも、他の実施形態に有益に組み込むことができることが企図されている。しかしながら、添付図面は、この開示の例示の実行形態のみを示しており、それゆえ、本開示の範囲を限定するとみなすべきではなく、本開示は、他の等しく有効な実行形態を認め得ることに留意されたい。
［００１７］以下の開示は概して、基板表面にエピタキシャル堆積を行うための方法及び装置の説明である。本開示の様々な実行形態を完全に理解できるように、以下の説明と図１〜７に特定の詳細が記載されている。様々な実行形態の説明を不必要にあいまいなものとしないように、基板のエピタキシャル堆積及び表面処理によく関連する既知の構造及びシステムを説明している他の詳細は、以下の開示には記載されていない。
［００１８］図面に示す詳細、寸法、角度、及び他の特徴の多くは、特定の実行形態を説明しているにすぎない。したがって、本開示の精神又は範囲から逸脱しない限り、他の実行形態は、他の詳細、構成要素、寸法、角度、及び特徴を有することができる。加えて、本開示の更なる実行形態は、以下に記載の詳細のうちの幾つかが欠けた状態でも実施することができる。
［００１９］処理前にシリコン含有表面に存在する天然の酸化層、及び処理中にシリコン含有表面を汚染する酸素汚染物質は、その後に堆積されるエピタキシャル層と最終的に形成されるデバイスの品質に影響を及ぼす。本開示の実行形態は、デバイス形成中に存在する天然の酸化物及び酸素汚染物質を低減するシステム及び方法を提供する。本開示の一実行形態では、改善されたエピタキシャル材料の堆積につながる、エピタキシャル堆積の前にシリコン含有基板を予洗浄する方法が提供される。真空移送を通して処理チャンバをクラスタ化することによって、雰囲気への暴露が低減し、これに対応して酸素汚染物質への暴露が低減することが発明者らによって発見されている。例えば、エッチングと堆積の間で真空状態を保ったまま、エピタキシャル堆積の前にシリコンの誘導結合プラズマ塩素エッチングを実施することで、酸素汚染物質への暴露が低減する。ある実行形態では、天然酸化物の除去処理（例：ＮＨ３／ＮＦ３を使用した容量結合プラズマ、ＮＨ３／ＮＦ３を使用した誘導結合プラズマ、化学酸化物の除去−無水ＨＦ＋ＮＨ３の熱的結合、又は水性ＨＦへの暴露）が実施され、その後シリコンエッチング処理（例：ＩＣＰ Ｈ２／Ｃｌ２シリコンエッチング）とエピタキシャル堆積処理が実施される。ほとんどの天然酸化物の除去処理は不安定であるため、雰囲気に暴露されるとシリコン含有表面に天然酸化物が再成長し始める。天然酸化物の除去チャンバをシリコンのエッチング及びエピタキシャル堆積とともにクラスタ化することは、酸素汚染物質の減少にもつながる。
［００２０］本書に記載の実行形態を、カリフォルニア州サンタクララのアプライドマテリアルズ社から入手可能なシステムを使用して行われうる洗浄、エッチング及び堆積処理に関連させて以下に説明する。これらの洗浄、エッチング及び堆積処理を実施することができる他のツールも、本書に記載の実行形態から恩恵を受けるように適合させることができる。更に、本書に記載の洗浄、エッチング及び堆積処理を可能にするいかなるシステムも、有利に使用可能である。本書に記載の装置の説明は例示であり、本書に記載の実行形態の範囲を限定するものとして理解あるいは解釈すべきでない。
［００２１］図１に、本開示の一実行形態に係る処理シーケンス１００を示す。オプションとして、処理シーケンス１００は工程１１０で開始される。工程１１０において、基板の表面上の天然酸化物が洗浄処理によって除去される。基板はシリコン含有材料を含むことができ、表面は例えばシリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）又はシリコンゲルマニウム合金（ＳｉＧｅ）等の材料を含むことができる。ある実行形態では、Ｓｉ、Ｇｅ、又はＳｉＧｅの表面は、その上に堆積した酸化層、例えば天然の酸化層を有しうる。基板は、その上にデバイスが形成される半導体基板であってよい。
［００２２］一実行形態では、工程１１０は第１の処理チャンバの処理領域内で実施される。一実行形態では、第１の処理チャンバは、雰囲気（例：真空環境）に基板を暴露することなく基板の移送を可能にするクラスタツールに位置づけされる。別の実行形態では、第１の処理チャンバは、基板の除去及び／又は移送において基板が雰囲気に暴露されるように、クラスタツールとは別になっている。
［００２３］基板に大きなダメージを与えることなく、基板から酸化物を除去するいずれかの適切な洗浄処理が使用されうる。適切な洗浄処理には、スパッタエッチング処理、プラズマエッチング処理、湿式エッチング処理、又はこれらの組み合わせが含まれる。例示の湿式エッチング処理には、フッ化水素酸（ＨＦ）を使用する湿式エッチング処理が含まれる。例示の洗浄処理には、ＮＦ３／ＮＨ３プラズマベース処理、高温フッ化水素酸（「ＨＦ］）／ＮＨ３ベース処理、湿式ＨＦ処理、又はＮＦ３／ＮＨ３誘導結合プラズマ処理が含まれる。
［００２４］一実行形態では、プラズマエッチング処理には、基板をＮＦ３及びＮＨ３のプラズマ副産物に同時に暴露することが伴う。プラズマエッチング処理は、容量結合プラズマ（ＣＣＰ）処理又は誘導結合プラズマ（ＩＣＰ）処理であってよい。一実行形態では、プラズマエッチング処理は、基板をＮＦ３及びＮＨ３のプラズマ副産物に同時に暴露することが伴う遠隔プラズマ支援ドライエッチング処理である。一例において、プラズマエッチング処理は、カリフォルニア州サンタクララのアプライドマテリアルズ社から入手可能なＳｉＣｏＮｉ（商標）エッチング処理と同様のものであってよい、又はこれを含みうる。ガス核種の遠隔プラズマ励起を使用する幾つかの構成では、プラズマによるダメージのない基板処理が可能である。遠隔プラズマエッチングは酸化ケイ素層に対して共形性及び選択性が高い場合があり、したがってシリコンが非結晶質であるか、結晶性であるか、あるいは多結晶であるかに関わらず、シリコンはすぐにはエッチングされない。遠隔プラズマ処理では一般に、基板材料が除去されるときに基板の表面に成長する固形副産物が生じる。固形副産物はその後、基板の温度が上昇した時に昇華を介して除去されうる。プラズマエッチング処理の結果、シリコン−水素（Ｓｉ−Ｈ）の化学結合を有する基板表面が得られる。プラズマ処理は、容量結合プラズマ処理又は誘導結合プラズマ処理であってよい。
［００２５］一実行形態では、プラズマエッチング処理は容量結合プラズマ（ＣＣＰ）処理である。一実行形態では、プラズマエッチング処理は、約１ｓｃｃｍから約２０ｓｃｃｍの範囲内、例えば約５ｓｃｃｍのＮＦ３流量、及び約５０ｓｃｃｍから約２００ｓｃｃｍの範囲内、例えば約１００ｓｃｃｍのＮＨ３流量を含みうる。一実行形態では、プラズマエッチング処理は更に、約１００ｓｃｃｍと約１０００ｓｃｃｍの間（例：約２００ｓｃｃｍと約５００の間；又は約３００ｓｃｃｍと約４００ｓｃｃｍの間）の範囲内の不活性ガス流量の不活性ガス（アルゴン、ヘリウム、又はアルゴンとヘリウムの両方）を含みうる。プラズマエッチング処理は、約１Ｔｏｒｒと約１０Ｔｏｒｒの間（例：約２Ｔｏｒｒと約５Ｔｏｒｒの間、約４Ｔｏｒｒと約５Ｔｏｒｒの間；又は約５Ｔｏｒｒ）の圧力で実施されうる。プラズマエッチング処理は、約２０ワットと約５０ワットの間（例：約２０ワットと約４０ワットの間；約２５ワットと約３５ワットの間、又は約３０ワット）のＲＦ電力設定で実施され得、ＮＦ３とＮＨ３とをイオン化するために用いられうる。次に、約５秒から約１００秒、例えば約６０秒の間、摂氏約１２０度以上の温度で基板をアニールすることによって、副産物が基板の表面から昇華しうる。フッ素ベース洗浄の他の実行形態では、プラズマ又は熱でＮＨ３ガスとＦ２又は無水ＨＦガスを反応させて、ＳｉＯ２天然酸化物をエッチングすることが伴う。ガス流量比の例は、摂氏１５度から摂氏１３０度（例：摂氏２０度から摂氏１００度）の温度における１：１と１：２０の間のフッ素ガスのＮＨ３ガスに対するガス流量比（１：１と１０：１の間のＮＦ３ガスのＮＨ３ガスに対するガス流量比；３：１と２０：１の間のＮＦ３ガスのＮＨ３ガスに対するガス流量比；又は３：１と１０：１の間のＮＦ３ガスのＮＨ３ガスに対するガス流量比）が挙げられる。
［００２６］別の実行形態では、プラズマエッチング処理は誘導結合プラズマ処理である。誘導結合プラズマエッチング処理は、約１ｓｃｃｍから約２０ｓｃｃｍの範囲内、例えば約５ｓｃｃｍのＮＦ３流量、及び約５０ｓｃｃｍから約２００ｓｃｃｍの範囲内、例えば約１００ｓｃｃｍのＮＨ３流量を含む。一実行形態では、誘導結合プラズマエッチング処理は更に、約５００ｓｃｃｍと約１００００ｓｃｃｍの間（例：約１０００ｓｃｃｍと約５０００の間；又は約１０００ｓｃｃｍと約２０００ｓｃｃｍの間）の範囲内の不活性ガス流量の不活性ガス（アルゴン、ヘリウム、又はアルゴンとヘリウムの両方）を含みうる。プラズマエッチング処理は、約１００ｍＴｏｒｒと約５００ｍＴｏｒｒの間（例：約２００ｍＴｏｒｒと約５００ｍＴｏｒｒの間、約４００ｍＴｏｒｒと約５００ｍＴｏｒｒの間；又は約５００ｍＴｏｒｒ）の圧力で実施される。プラズマエッチング処理は、約１００ワットと約５００ワットの間（例：約２００ワットと約４００ワットの間；約２５０ワットと約３５０ワットの間、又は約３００ワット）のＲＦ電力設定で実施され得、ＮＦ３とＮＨ３とをイオン化するために用いられうる。次に、約５秒から約１００秒、例えば約６０秒の間、摂氏約１２０度以上の温度で基板をアニールすることによって、副産物が基板の表面から昇華しうる。ガス流量比の例は、摂氏０度から摂氏５０度（例：摂氏２０度から摂氏４０度）の温度における１：１と１：２０の間のＮＦ３ガスのＮＨ３ガスに対するガス流量比（１：１と１０：１の間のＮＦ３ガスのＮＨ３ガスに対するガス流量比；３：１と２０：１の間のＮＦ３ガスのＮＨ３ガスに対するガス流量比；又は３：１と１０：１の間のＮＦ３ガスのＮＨ３ガスに対するガス流量比）が挙げられる。
［００２７］別の実行形態では、洗浄処理は、サーマルＮＨ３及び無水フッ化水素酸（ＨＦ）を用いた処理を含む化学的酸化物除去処理である。化学的酸化物除去処理は、約１００ｍＴｏｒｒと約２０００ｍＴｏｒｒの間（例：約２００ｍＴｏｒｒと約１０００ｍＴｏｒｒの間、約４００ｍＴｏｒｒと約５００ｍＴｏｒｒの間；又は約５００ｍＴｏｒｒ）の圧力で実施されうる。流量比の例は、摂氏０度から摂氏１００度（例：摂氏２０度から摂氏４０度）におけるＮＨ３ガスの無水ＨＦに対する流量比が１：１から１：１０の間（１：１から５：１の間のＮＨ３の無水ＨＦに対するガス流量比；又は１：１から２：１の間のＮＨ３の無水ＨＦに対するガス流量比）が挙げられる。一実行形態では、化学的酸化物除去処理は更に、約５００ｓｃｃｍと約１００００ｓｃｃｍの間（例：約１０００ｓｃｃｍと約５０００の間；又は約１０００ｓｃｃｍと約２０００ｓｃｍの間）の範囲内の不活性ガス流量の不活性ガス（アルゴン、ヘリウム、窒素又はそれらの組み合わせ）を含みうる。
［００２８］別の実行形態では、基板に湿式洗浄処理が施される。基板は、例えばＨＦ最終型洗浄液、オゾン水洗浄液、フッ化水素酸（ＨＦ）及び過酸化水素（Ｈ２Ｏ２）液、又は他の適切な洗浄液等の洗浄液の湿式洗浄処理を使用して洗浄されうる。洗浄液は加熱されうる。
［００２９］別の実行形態では、異なる洗浄処理を用いて基板表面を洗浄することができる。一実行形態では、処理チャンバ内にプラズマ含有Ａｒ及びＮＦ３が導入される。別の実行形態では、例えばシャワーヘッド等のガス分配プレートを通して、遠隔プラズマ含有Ｈｅ及びＮＦ３が処理チャンバ内に導入される。ＮＨ３は、別のガス入口を介してチャンバ内に直接注入されうる。
［００３０］一実行形態では、工程１１０の後に、第１の処理チャンバから基板が取り出され、工程１２０が実施される第２の処理チャンバに移送される。一実行形態では、第２の処理チャンバの処理領域内で工程１２０が実施される。一実行形態では、工程１１０及び工程１２０はいずれも同じ処理チャンバ内で実施される。一実行形態では、第２の処理チャンバはクラスタツールに位置づけされているため、基板を雰囲気（例：真空環境内）に暴露することなく、基板を移送することが可能になる。
［００３１］工程１２０において、シリコン含有基板からシリコンが除去される。いずれかの適切な処理を使用して、シリコン含有基板からシリコンを除去することができる。一実行形態では、シリコンエッチング処理を使用して、シリコン含有基板からシリコンが除去される。シリコンエッチング処理は、プラズマベースのエッチング処理であってよい。プラズマベースのエッチング処理は、容量結合プラズマ処理又は誘導結合プラズマ処理であってよい。一実行形態では、シリコンエッチング処理は、基板の表面を向上させる全面エッチング処理であってよい。
［００３２］プラズマベースのエッチング処理において、エッチング処理ガスがチャンバ内に導入される。エッチング処理ガスは、一又は複数のエッチング前駆体を含みうる。エッチング前駆体は、前駆体／ガス入口を通って基板処理領域内へ送られる。いくつかの実行形態では、エッチング前駆体を基板処理領域内に導入する前に混合しておくことができる。幾つかの実行形態では、各前駆体は基板処理領域内に別々に導入されうる。エッチング前駆体は、交流（ＡＣ）電力を一または複数の誘導コイルに加えることによって生じる誘導結合プラズマによって励起させることができる。エッチング前駆体は、ハロゲン含有前駆体、オプションの水素含有ガス、及びオプションの不活性ガスを含む。一実行形態では、ハロゲン含有前駆体は塩素ガスであり、水素含有ガスは水素であり、オプションの不活性ガスはアルゴン、ヘリウム、又はこの両方である。
［００３３］ハロゲン含有前駆体はハロゲンを含み、又は塩素、臭素、及びヨウ素からの少なくとも１つの元素を含みうる。ハロゲン含有前駆体は、塩素含有ガスであってよい。例示の塩素含有ガスは、二原子塩素（Ｃｌ２）を含む。不活性ガスは、アルゴン、ヘリウム、ネオン、キセノン等のうちの少なくとも１つを含みうる。幾つかの実行形態では、基板処理領域は本質的に、塩素、水素及び不活性ガス、塩素及び水素、ハロゲン及び不活性ガス、又は塩素、水素及びアルゴンからなっていてよい。「本質的」という語を含むことで、典型的な処理システムに必ず存在しうる他の元素濃度、及びシリコンエッチング処理に悪影響を及ぼさない低濃度が許容される。
［００３４］工程１２０は、基板の表面の処理及びエッチングに使用されるラジカルを生成するために、ハロゲン含有前駆体と、存在する場合、オプションの水素含有前駆体、及びオプションの不活性ガスにエネルギーを加えることを含む。プラズマは既知の技法（例：無線周波数励起、容量結合電力、誘導結合電力等）を使用して生成されうる。一実行形態では、エネルギーは誘導結合プラズマ電力供給ユニットを使用して加えられる。図３の断面に示す誘導コイルに電力が供給される。プラズマ電力は、約２５ワットと約２５００ワットの間（例：約５０ワットと約２０００ワットの間、約５０ワットと約５００ワットの間；約１００ワットと約４００ワットの間；又は約２００ワットと約３００ワットの間）であってよい。基板処理領域内の圧力は、約０．５ｍＴｏｒｒと約５００ｍＴｏｒｒの間（例：約２ｍＴｏｒｒと約２００ｍＴｏｒｒの間又は約５ｍＴｏｒｒと約１００ｍＴｏｒｒの間；又は約１０ｍＴｏｒｒと約５０ｍＴｏｒｒの間）であってよい。
［００３５］本書に記載の局所プラズマ又は遠隔プラズマのいずれかに適用されるＲＦ周波数は、実施形態において、約２００ｋＨｚ未満の低いＲＦ周波数、約１０ＭＨｚから１５ＭＨｚまでの高いＲＦ周波数、又は約１ＧＨｚ以上のマイクロ波周波数であり得る。
［００３６］ハロゲン含有前駆体の流れは更に、例えばＨｅ、Ｎ２、Ａｒ等の一または複数の比較的不活性のガスを含みうる。不活性ガスを使用して、プラズマ安定性、処理均一性等が改善されうる。アルゴンは、安定したプラズマの形成を助ける添加物として役立つ。処理均一性は概して、ヘリウムが含まれるときに上がる。これらの添加物は、本書全体の実施形態において存在する。異なるガスの流量及び流量比を使用して、エッチング速度とエッチング選択性を制御することができる。
［００３７］一実行形態では、ハロゲン含有前駆体（例：Ｃｌ２）は、約５０ｓｃｃｍ（標準立方センチメートル／分）と２ｓｌｍの間（例：約１００ｓｃｃｍと約１ｓｌｍの間；約１００ｓｃｃｍと５００ｓｃｃｍの間；約２００ｓｃｃｍと３００ｓｃｃｍの間）の流量で供給される。当業者は、処理チャンバの構成、基板のサイズ、形状寸法及びエッチングされる特徴のレイアウト等を含む幾つかの要因に応じて、他のガス及び／又は流れを使用することができることを認識するだろう。工程１２０に関しては、水素含有ガス（例：Ｈ２）は、約５０ｓｃｃｍ（標準立方センチメートル／分）と２ｓｌｍの間（例：約１００ｓｃｃｍと約１ｓｌｍの間；約１００ｓｃｃｍと５００ｓｃｃｍの間；約２００ｓｃｃｍと３００ｓｃｃｍの間）の流量で供給されうる。工程１２０に関しては更に、不活性ガス（例：ヘリウム）は、約５０ｓｃｃｍ（標準立方センチメートル／分）と２ｓｌｍの間（例：約１００ｓｃｃｍと約１ｓｌｍの間；約１００ｓｃｃｍと５００ｓｃｃｍの間；約２００ｓｃｃｍと３００ｓｃｃｍの間）の流量で供給されうる。工程１２０における基板の温度は、摂氏約−２０度と摂氏約２００度の間（例：摂氏約０度と摂氏約１００度の間；摂氏約２０度と摂氏約８０度の間）であってよい。
［００３８］一実行形態では、エッチング処理ガス内の塩素（Ｃｌ２）の容量濃度は、エッチング処理ガスの全容量の約１０％未満、又はより具体的には約５％未満であってよい、又は約１％未満にもなりうる。特定の実行形態では、エッチング処理ガス内の塩素の容量濃度は、エッチング処理ガスの全容量の約１％と約１０％の間である。
［００３９］一実行形態では、エッチング処理ガス内の水素（Ｈ２）の容量濃度は、エッチング処理ガスの全容量の約１０％未満、又は、より具体的には約５％未満であってよい、又は約１％未満にもなりうる。特定の実行形態では、エッチング処理ガス内の塩素の容量濃度は、エッチング処理ガスの全容量の約１％と約１０％の間である。
［００４０］一実行形態では、工程１２０の後に、第２の処理チャンバから基板が取り出され、工程１３０が実施される第３の処理チャンバへ移送される。一実行形態では、第３の処理チャンバの処理領域内で工程１３０が実施される。一実行形態では、第２の処理チャンバと第３の処理チャンバはいずれもクラスタツールに位置づけされ、これにより基板を雰囲気（例：真空環境内）に暴露することなく、第２の処理チャンバから第３の処理チャンバへ基板を移送することが可能になる。いかなる理論にも限定されるべきではないが、工程１２０の結果である塩素末端シリコン含有表面が雰囲気（例：酸素を含む環境）に５分間にわたって暴露されると、塩素末端表面における酸素量が１００倍増加すると考えられている。この結果、シリコン含有表面を雰囲気に暴露することなく、工程１２０及び１３０を実施することが好ましい。
［００４１］次に、工程１３０において、エピタキシャル層が基板の表面に堆積される。基板の表面には汚染物質が存在せず、その後基板の表面に形成されるエピタキシャル層の品質が向上する。一例では、エピタキシャル堆積は、摂氏８００度未満の温度で実施される選択的エピタキシャル堆積処理でありうる。この例では、温度は、過熱の場合に変形又は拡散しうる壊れやすい特徴に対してウエハの熱収支を制限するために、摂氏８００度を超えないように設定される。一実施形態では、エピタキシャル層は、高温化学気相堆積（ＣＶＤ）処理を使用して堆積される。この熱によるＣＶＤ処理では、例えばジクロロシラン、シラン、ジシラン、ゲルマン、塩化水素、又はそれらの組み合わせ等の処理ガスを使用して、エピタキシャル層が堆積される。処理温度は摂氏８００度未満であり、処理圧力は、５Ｔｏｒｒと６００Ｔｏｒｒの間である。工程１１０、１２０及び１３０が実施されると、インターフェースにおける汚染物質が削減され、形成されるエピタキシャル層には比較的欠陥がない。
［００４２］エピタキシャル層は、シリコン含有層、ゲルマニウム含有層、グループＩＩＩ−Ｖ、又はグループＩＶ物質であってよい。エピタキシャル層は２成分膜、３成分膜、又は４成分膜であってよい。例示のエピタキシャル層の材料は、非限定的に、シリコン、ゲルマニウム、ＧａＮ、ＡｌＮ、ＡｌＧａＮ、ＩｎＧａＮ、ＩｎＡｌＧａＮ、ＧａＡｓ、ＩｎｘＡｌ１−ｘＡｓ、ＩｎｘＧａ１−ｘＡｓ、ＩｎＡｓ、Ｇｅ、Ｓｉ１−ｘＧｅｘ、ＳｉＣ、Ｓｉ：Ｃ、Ｓｉ：ＣＰ、ＳｉＧｅ：Ｃ、ＳｉＧｅ：Ｂ、ＧｅＳｎ、ＧａＳｂ、ＧａＰ、ＩｎＰ、ＡｌＳｂ、ＡｌＰ、ＡｌＳｂＰ、ＭｏＳｅ２、Ｇｅ（１−ｘ）Ｓｎｘ、Ｓｉ（１−ｘ−ｙ）ＧｅｘＳｎｙ及びそれらの組み合わせを含み、用途に応じて、あるいは追加の特性（例：絶縁）のために変更するため、ｎ型ドーパント又はｐ型ドーパント要素でドーピングされていなくてよいあるいはドーピングされていてよく、上記において０＜ｘ、ｙ＞１及び０＜ｘ＋ｙ＜１である。幾つかの実行形態では、緩衝層は、ＡｌＮ、ＡｌＧａＮ、ＩｎＧａＮ、ＩｎＡｌＧａＮ、ＧａＡｓ、ＩｎＡｌＡｓ、Ｓｉ、Ｇｅ、Ｃ、Ｓｎ、ＳｉＧｅ、ＳｉＣ、ＧａＳｂ、ＡｌＳｂ、ＧａＰ、ＡｌＰ、ＩｎＰ、ＩｎＳｂ、ＺｎＯ、ＷＳｅ２、ＭｏＳｅ２、Ｇｅ（１−ｘ）Ｓｎｘ、Ｓｉ（１−ｘ−ｙ）ＧｅｘＳｎｙ及びそれらの組み合わせからなる群から選択される材料であり、上記において０＜ｘ、ｙ＜１及び０＜ｘ＋ｙ＜１である。エピタキシャル層は、いずれかの適切なエピタキシャル堆積技術を使用して堆積されうる。適切なエピタキシャル堆積技術は、金属有機化学気相成長（ＭＯＶＰＥ）法、ハイドライド気相成長（ＨＶＰＥ）法、原子層成長（ＡＬＥ）法及び／又はその他いずれかの適切な処理を含む。
［００４３］幾つかの実行形態では、エピタキシャル層はシリコンゲルマニウム（ＳｉＧｅ）層である。この堆積処理において、シリコン前駆体（例：ジクロロシラン）をキャリアガス（例：Ｈ２及び／又はＮ２）及びゲルマニウム源（例：ＧｅＨ４）とともに同時に処理チャンバに流入させる。シリコン前駆体の流量は、約５ｓｃｃｍから約１０００ｓｃｃｍの範囲内であってよい。シリコン前駆体の流量は、約１００ｓｃｃｍから約５００ｓｃｃｍの範囲内であってよい。キャリアガスの流量は、約１０００ｓｃｃｍから約６００００ｓｃｃｍの範囲内であってよい。キャリアガスの流量は、約１００００ｓｃｃｍから約２００００ｓｃｃｍの範囲内であってよい。ゲルマニウム源の流量は、約１０ｓｃｃｍから約２００ｓｃｃｍの範囲内であってよい。ゲルマニウム源の流量は、約５０ｓｃｃｍから約１００ｓｃｃｍの範囲内であってよい。処理チャンバは、約０．１Ｔｏｒｒから約２００Ｔｏｒｒ（例：約１０Ｔｏｒｒから約５０Ｔｏｒｒ；約２０Ｔｏｒｒ）の圧力に維持されうる。基板は、摂氏約４００度から摂氏約１０００度（例：摂氏約５００度から摂氏約６００度）の範囲内の温度に維持されうる。試薬混合物は熱駆動されて反応し、基板にシリコン化合物、すなわちシリコンゲルマニウム膜がエピタキシャル堆積される。この処理は、約１００Åから約３０００Åの範囲内の厚さを有するＳｉＧｅ層を形成するために遂行される。堆積速度は、約５０Å／分と約６００Å／分の間（例：約１００Å／分と約３００Å／分の間；約１５０Å／分）であってよい。ゲルマニウム濃度は、ＳｉＧｅ化合物の約１原子％から約７５原子％（例：約５０原子％から約７０原子％、約６５原子％）の範囲内である。
［００４４］シリコン源は通常、約４０ｓｃｃｍから約１０００ｓｃｃｍ（例：約２００ｓｃｃｍから約８００ｓｃｃｍ；約５００ｓｃｃｍから約６００ｓｃｃｍ）の範囲内の流量で処理チャンバに供給される。歪み緩和緩衝層の堆積に使用可能なシリコン源は、シラン、ハロゲン化シラン、オルガノシラン又はそれらの誘導体を含む。シランは、シラン（ＳｉＨ４）及び経験式ＳｉａＨ（２ａ＋２）を有する高級シラン、例えばジシラン（Ｓｉ２Ｈ６）、トリシラン（Ｓｉ３Ｈ８）及びテトラシラン（Ｓｉ４Ｈ１０）、及びその他を含む。ハロゲン化シランは、経験式Ｘ´ｂＳｉａＨ（２ａ＋２−ｂ）を有する化合物を含み、上記式ではＸ´が例えばヘクサクロロジシラン（Ｓｉ２Ｃｌ６）、テトラクロロシラン（ＳｉＣｌ４）、トリクロロシラン（Ｃｌ３ＳｉＨ）、ジクロロシラン（Ｃｌ２ＳｉＨ２）及びクロロシラン（ＣｌＳｉＨ３）等のＦ、Ｃｌ、Ｂｒ又はｌから個別に選択される。オルガノシランは、経験式ＲｂＳｉａＨ（２ａ＋２−ｂ）を有する化合物を含み、上記式では、Ｒは例えばメチルシラン（（ＣＨ３）ＳｉＨ３）、ジメチルシラン（（ＣＨ３）２ＳｉＨ２）、エチルシラン（（ＣＨ３ＣＨ２）ＳｉＨ３）、メチルジシラン（（ＣＨ３）Ｓｉ２Ｈ５）、ジメチルジシラン（（ＣＨ３）２Ｓｉ２Ｈ４）及びヘキサメチルジシラン（（ＣＨ３）６Ｓｉ２）等のメチル、エチル、プロピル又はブチルから個別に選択される。幾つかの実行形態では、シリコン源はシラン、ジクロロシラン及びジシランを含む。
［００４５］ゲルマニウム源ガスは、約５０ｓｃｃｍから約５００ｓｃｃｍ（例：約８０ｓｃｃｍから約２００ｓｃｃｍ；約９０ｓｃｃｍから約１５０ｓｃｃｍ；約１００ｓｃｃｍ）の流量で供給されうる。ゲルマニウム源ガスは、ゲルマン（ＧｅＨ４）、高級ゲルマン、又は例えば二塩化ゲルマニウム（ＧｅＣｌ２）、四塩化ゲルマニウム（ＧｅＣｌ４）、又はジクロロゲルマン（Ｃｌ２ＧｅＨ２）等の塩素化ゲルマニウム誘導体の一または複数を含みうる。高級ゲルマンは、例えばジゲルマン（Ｇｅ２Ｈ６）、トリゲルマン（Ｇｅ３Ｈ８）及びテトラゲルマン（Ｇｅ４Ｈ１０）等の経験式ＧｅｘＨ（２ｘ＋２）を有する化合物、及びその他を含む。
［００４６］キャリアガスは通常、約１ｓｌｍから約１００ｓｌｍ（例：約５ｓｌｍから約８０ｓｌｍ；約１０ｓｌｍから約４０ｓｌｍ；約２０ｓｌｍ）の範囲内の流量で処理チャンバの中に供給される。キャリアガスは、窒素（Ｎ２）、水素（Ｈ２）、アルゴン、ヘリウム又はそれらの組み合わせを含みうる。一実行形態では、不活性キャリアガスが使用される。不活性キャリアガスは、窒素、アルゴン、ヘリウム、又はそれらの組み合わせを含む。キャリアガスは、使用される一または複数の前駆体及び／又は堆積処理の処理温度に基づいて選択されうる。
［００４７］図２は、工程１１０を実施するように適合可能な処理チャンバ２００の概略断面図である。処理チャンバ２００は、洗浄チャンバであってよい。処理チャンバ２００は、熱ベース又はプラズマベースの酸化処理及び／又はプラズマ支援ドライエッチング処理の実施において特に有用でありうる。処理チャンバ２００は、チャンバ本体２１２、リッドアセンブリ２１４、及び支持体アセンブリ２１６を含む。リッドアセンブリ２１４は、チャンバ本体２１２の上端に配置され、支持体アセンブリ２１６は、チャンバ本体２１２内に少なくとも部分的に配置されている。処理チャンバ２００からガスを除去するために真空システムが使用されうる。真空システムは、チャンバ本体２１２内に配置された真空ポート２２１に連結された真空ポンプ２１８を含む。
［００４８］リッドアセンブリ２１４は、プラズマ領域又はその間の空洞を形成するように構成された少なくとも２つの並んだ構成要素を含む。第１の電極２２０は第２の電極２２２の上に垂直に配置され、プラズマ領域を限定している。第１の電極２２０は、例えば高周波（ＲＦ）電源等の電源２２４に接続され、第２の電極２２２は、接地又はソースリターンに接続され、第１の電極２２０と第２の電極２２２との間に静電容量が形成される。リッドアセンブリ２１４は、ブロッカプレート２２８及びガス分配プレート２３０を通して基板表面に洗浄ガスを供給するための一または複数のガス入口２２６も含む。洗浄ガスは、イオン化したフッ素、塩素、又はアンモニア等のエッチング液又はイオン化した活性ラジカル、又は例えばオゾン等の酸化剤であってよい。更に、処理チャンバ２００は、処理チャンバ２００内で処理を制御するためのコントローラ２０２を含む。
［００４９］支持体アセンブリ２１６は、処理中に基板２１０を支持する基板支持体２３２を含みうる。基板支持体２３２は、チャンバ本体２１２の底面に形成された、中心に位置する開口部を通って延びるシャフト２３６によってアクチュエータ２３４に連結されうる。アクチュエータ２３４は、シャフト２３６周囲からの真空漏れを防ぐベローズ（図示せず）によってチャンバ本体２１２にフレキシブルに密閉されうる。アクチュエータ２３４により、基板支持体２３２がチャンバ本体２１２内で処理位置と下方の移送位置との間で垂直に移動することが可能になる。移送位置は、チャンバ本体２１２の側壁内に形成されたスリットバルブの開口部の少し下である。
［００５０］基板支持体２３２は、処理が行われる基板を支持するための平坦な、又は実質的に平坦な表面を有する。基板支持体２３２は、シャフト２３６によってチャンバ本体２１２に連結されたアクチュエータ２３４によって、チャンバ本体２１２内で垂直に移動しうる。工程において、基板支持体２３２は、処理中の基板２１０の温度を制御するために、リッドアセンブリ２１４のごく接近した位置まで上げられうる。このようにして、基板２１０は、ガス分配プレート２３０から放射される放射物又は対流を介して加熱されうる。
［００５１］基板表面を洗浄するために、異なる洗浄処理を用いることができる。一実施形態では、例えばシャワーヘッド等のガス分配プレートを通して処理チャンバの中に遠隔プラズマ含有Ｈｅ及びＮＦ３が導入される。ＮＨ３は、別のガス入口を介してチャンバの中に直接注入される。
［００５２］処理シーケンス１００の一例では、洗浄処理（工程１１０）は、カリフォルニア州サンタクララのアプライドマテリアルズ社から入手可能なＳｉＣｏＮｉ（商標）洗浄チャンバ内で実施されうる。他の製造メーカーから入手可能なチャンバも、本書に記載の実行形態を実施するのに使用可能である。一実行形態では、工程１１０及び１２０の両方を単一の処理チャンバ、例えば図２〜３に示すチャンバのうちの１つで実施することができる。一実行形態では、工程１１０及び１２０はいずれも、ＳｉＣｏＮｉ（商標）洗浄チャンバ内で実施される。
［００５３］図３は、本書に記載の実行形態に係るプラズマ処理チャンバ３００の断面図である。図３に示すプラズマ処理チャンバ３００は、上部３２８と下部３３０とを含む。プラズマ処理チャンバ３００は、側壁３０５とリッドアセンブリ３１０とを有する。側壁３０５は、円筒形等の軸方向に対称な形状を有する。側壁３０５は、金属で形成されうる、軸方向に対称な（例：円筒状の）側方誘電ウインドウ３０６とチャンバライナ３０７を含む。プラズマ処理チャンバ３００内の基板支持体３１５は、リッドアセンブリ３１０に対向する、基板３２２を保持するための基板支持体表面３２１を有するペデスタル３２０と、ペデスタル３２０を支持するポスト３２５とを含む。リッドアセンブリ３１０、ペデスタル３２０、及び側壁３０５により、プラズマ処理チャンバ３００の処理領域３０１が限定される。ペデスタル３２０は、絶縁された内部電極３２４を含みうる。オプションとして、ポスト３２５を通って延びるケーブル３３２を介して絶縁された内部電極３２４に静電チャッキング（ＥＳＣ）電圧及び／又は高周波プラズマバイアス電力が供給されうる。ケーブル３３２は、絶縁された内部電極３２４への高周波バイアス供給装置として、高周波バイアス電源（高周波インピーダンス整合ネットワーク及び／又は高周波電力ジェネレータ等）に連結されうる。ケーブル３３２は、剛性（又は可撓性）でありうる同軸伝送回線として、又は可撓性同軸ケーブルとして配設されうる。
［００５４］プラズマソース電力は、コイルアンテナのセットによって処理領域３０１の中に誘導結合されている。コイルアンテナのセットは、全てが互いに同心円状に配置され、側壁３０５の対称軸と同軸である内側コイルアンテナ３４０、中間コイルアンテナ３５０、及びオプションの外側又は側方コイルアンテナ３６０を含む。リッドアセンブリ３１０は、内側及び中間コイルアンテナ３４０及び３５０により高周波プラズマソース電力が処理領域３０１の中に誘導結合される円盤状の誘電ウインドウを含む。円盤状の誘電ウインドウ３１２は側壁３０５と同軸であり、基板支持体表面３２１の平面と平行の円盤状面を有する。側方コイルアンテナ３６０は、側方誘電ウインドウ３０６を通して高周波プラズマソース電力を処理領域３０１に誘導結合させる。誘電ウインドウ３０６及び３１２はまとめて、ウインドウアセンブリと称されうる。
［００５５］チャンバライナ３０７は、下方チャンバ本体の円筒形側壁３７５と下方チャンバ本体の床３８０を含む下方チャンバ本体３７０内に囲い込まれている。下方チャンバ本体の円筒形側壁３７５及び下方チャンバ本体の床３８０は、排出領域３８１を取り囲んでいる。下方チャンバ本体の床３８０の真空ポンプ開口部３９５に真空ポンプ３９０が配置され、下方チャンバ本体の円筒形側壁３７５の対称軸に対して中心に置かれている。基板支持体３１５と同軸の格納壁３９６と、ペデスタル３２０と格納壁３９６の間に延びる可撓性ベローズ３９７とで、基板支持体３１５を内側中心空間３９８内に囲い込んでいる。内側中心空間３９８は、排出領域３８１及び処理領域３０１を含む、真空ポンプ３９０によって排出される領域から隔離されている。
［００５６］電力は、共通の高周波源から、あるいは高周波整合装置（高周波インピーダンス整合ネットワーク）３４２及び３４４等の異なる高周波源から供給されうる。第１の高周波ジェネレータでコイルアンテナのうちの２つを駆動し、第２の高周波ジェネレータと第２の高周波インピーダンス整合ネットワークで第３のコイルアンテナを駆動するために、デュアル出力を有する高周波インピーダンス整合ネットワークが採用されうる。あるいは、３つの高周波ジェネレータにより、３つのそれぞれの高周波インピーダンス整合ネットワークを通して３つのコイルアンテナを別々に駆動しうる。さらに別の実施形態では、単一の高周波電力ジェネレータによって、３つの出力を有する高周波インピーダンス整合ネットワークを通して３つのコイルアンテナ全てを駆動しうる。上記実施形態の幾つかの実行形態では、プラズマイオン密度のラジカル分布を制御するために、異なるコイルアンテナに付与される高周波電力レベルが別々に制御されうる。記載された実施形態には３つのコイルアンテナ３４０、３５０、及び３６０が含まれるが、他の実施形態には、記載された３つのコイルアンテナ３４０、３５０、及び３６０のうちの１つあるいは２つのみが含まれる場合がある。
［００５７］次に、工程１３０において、エッチング処理が実施された後に、本書に記載するように基板の表面にエピタキシャルシリコン層が形成されうる。基板の表面には汚染物質がないため、その後基板の表面に形成されるエピタキシャル層の品質が向上する。一例では、エピタキシャル堆積は、摂氏８００度未満の温度で実施される選択的エピタキシャル堆積処理であってよい。この例では、温度は、過熱の場合に変形又は拡散しうる壊れやすい特徴に対してウエハの熱収支を制限するために、摂氏８００度を超えないように設定される。一実施形態では、エピタキシャル層は、高温化学気相堆積（ＣＶＤ）処理を使用して堆積される。この高温ＣＶＤ処理では、例えばジクロロシラン、シラン、ジシラン、ゲルマン、塩化水素、又はそれらの組み合わせ等の処理ガスを使用して、エピタキシャル層が堆積される。処理温度は摂氏８００度未満であり、処理圧力は、５Ｔｏｒｒと６００Ｔｏｒｒの間である。工程１１０、１２０及び１３０が実施されると、インターフェースにおける汚染物質が削減され、形成されるエピタキシャル層には比較的欠陥がない。
［００５８］図４に、本開示の実行形態に係る図１に示す処理シーケンス１００を完結するために使用されうる処理システム４００を示す。処理システム４００の一例は、カリフォルニア州サンタクララのアプライドマテリアルズ社から入手可能なＥＮＤＵＲＡ（登録商標）システムである。図４に示すように、第１の移送チャンバ４０４には複数の処理チャンバ４０２が連結されている。第１の移送チャンバ４０４も、第１の対の処理チャンバ４０６に連結されている。第１の移送チャンバ４０４は、処理チャンバ４０６と処理チャンバ４０２との間で基板を移送するために中央に配置された移送ロボット（図示せず）を有する。処理チャンバ４０６は、基板を洗浄する（工程１１０）ための洗浄チャンバ４１４と、基板をエッチングする（工程１２０）ためのエッチングチャンバ４１６に連結された第２の移送チャンバ４１０に連結されている。洗浄チャンバ４１４は、図２に示す処理チャンバ２００と同様のものであってよい。エッチングチャンバ４１６は、図３に示すプラズマ処理チャンバ３００と同様のものであってよい。第２の移送チャンバ４１０は、ロードロックチャンバ４１２のセットと洗浄チャンバ４１４又はエッチングチャンバ４０６との間で基板を移送するために中央に配置された移送ロボット（図示せず）を有する。ファクトリインターフェース４２０は、ロードロックチャンバ４１２によって第２の移送チャンバ４１０に接続される。ファクトリインターフェース４２０は、ロードロックチャンバ４１２の反対側の一または複数のポッド４３０に連結されている。ポッド４３０は通常、クリーンルームからアクセス可能な正面開口式一体型ポッド（ＦＯＵＰ）である。
［００５９］工程において、基板は最初に洗浄チャンバ４１４に移送され、洗浄チャンバ４１４において基板表面から炭素又は炭化水素等の汚染物質を除去する、又は基板の表面に形成された酸化物を突破する、あるいはこの両方のために洗浄処理が実施される。洗浄処理は、図１の工程１１０に記載されている。次に基板は、工程１２０が実施されるエッチングチャンバ４１６に移送される。
［００６０］エッチングされた基板は次に、工程１３０に記載されるエピタキシャル堆積が実施される一または複数の処理チャンバ４０２に移送される。３つの工程１１０、１２０、１３０は全て同じ処理システム内で実施され、基板が様々なチャンバへ移送されるときに真空状態が途切れないため、汚染の可能性が低下し、堆積されるエピタキシャル膜の品質が向上する。
［００６１］図５は、本書に記載の実行形態に係る図１に示す処理シーケンスを完結するために使用されうる別の処理システム５００の概略上面図である。別の実行形態では、工程１１０は、エッチングチャンバ４１６と、一又は複数の処理チャンバ４０２とを含む処理システムの一部ではない処理チャンバ５０２内で実施される。図５に示すように、処理チャンバ５０２内で基板表面が洗浄される。基板は次に、洗浄チャンバ４１４のない処理システム４００である処理システム５００に移送される。基板は、工程１２０が実施されるエッチングチャンバ４１６に移送される。次に基板は、工程１３０が実施される処理チャンバ４０２のうちの少なくとも１つに移送される。
［００６２］図６は、本書に記載の実行形態に係る図１に示す処理シーケンスを完結するために使用可能な別の処理システム６００の概略上面図である。処理システム６００の一例は、カリフォルニア州サンタクララのアプライドマテリアルズ社から入手可能なＣＥＮＴＵＲＡ（登録商標）システムである。いずれかの便利な種類の移送ロボット６０４が、処理システム６００の移送チャンバ６０２内に配置される。２つのロードロックチャンバ６０６Ａ、６０６Ｂを有するロードロック６０６が、移送チャンバ６０２に連結される。移送チャンバ６０２には、複数の処理チャンバ６０８、６１０、６１２、６１４、６１６も連結される。複数の処理チャンバ６０８、６１０、６１２、６１４、６１６は、洗浄チャンバ、エッチングチャンバ及びエピタキシャル堆積チャンバ等の堆積チャンバのうちの少なくとも１つを含みうる。
［００６３］処理チャンバ６０８は、堆積の前に、基板を洗浄するように構成された洗浄チャンバであってよい（工程１１０）。処理チャンバ６０８は、アプライドマテリアルズ社のＳＩＣＯＮＩ（商標）Ｐｒｅｃｌｅａｎ処理を実施するように構成されうる。処理チャンバ６０８は、図２に示す処理チャンバ２００と同様のものであってよい。処理チャンバ６０８は、基板をエッチングするためのエッチングチャンバであってよい（工程１２０）。処理チャンバ６０８は、図３に示すプラズマ処理チャンバ３００と同様のものであってよい。処理チャンバ６１０、６１２、６１４は、エピタキシャル成長処理を実施することができるエピタキシャル堆積チャンバ等の材料堆積チャンバであってよい。
［００６４］上述した処理シーケンス１００を実施するために、処理システム６００が使用されうる。処理中に、処理されるべき基板が処理システム６００のポッド（図示せず）内に到着しうる。基板はファクトリインターフェースロボット（図示せず）によってポッドから真空互換性ロードロック６０６Ａ、６０６Ｂへ移送される。基板は次に、一般に真空状態に維持される移送チャンバ６０２内で移送ロボット６０４によって取り扱われる。移送ロボット６０４は次に、工程１１０に記載される洗浄のために基板を処理チャンバ６０８の中にロードする。移送ロボット６０４は次に、処理チャンバ６０８から基板を取り出して、工程１２０に記載されるエッチングのために基板を処理チャンバ６１６の中にロードする。移送ロボット６０４は次に処理チャンバ６０８から基板を取り出して、材料を堆積させるために基板を処理チャンバ６１０、６１２のどちらか利用可能な方にロードする。工程１３０に記載されるように、処理チャンバ６１０、６１２、及び６１４内の洗浄された基板にエピタキシャル層が成長しうる。
［００６５］図７は、本書に記載の実行形態に係る図１に示す処理シーケンスを完結するために使用されうる別の処理システム７００の概略図である。図７に示すように、処理システム７００は、処理チャンバ７１０、７２０、７３０が順番に配置された線形処理システムである。処理システム７００は、さまざまな処理チャンバの処理領域を通って基板を移動させることができる搬送システムを有する。一実行形態では、搬送システムは、基板を移送することができる一または複数のロボットを備える。別の実行形態では、搬送システムは、共通の搬送アーキテクチャを備える。共通の搬送アーキテクチャは、処理領域又は個別の処理領域を通って延び、ウェブ基板又は個別の基板のいずれかを搬送するように構成されたレールシステムを含みうる。
［００６６］処理チャンバ７１０は、基板を洗浄するための洗浄チャンバである（工程１１０）。処理チャンバ７１０は、図２に示す処理チャンバ２００と同様のものであってよい。処理チャンバ７２０は、基板をエッチングするためのエッチングチャンバである（工程１２０）。処理チャンバ７２０は、図３に示すプラズマ処理チャンバ３００と同様のものであってよい。処理チャンバ７３０は、材料を基板上に堆積させるためのエピタキシャル堆積チャンバである（工程１３０）。処理システム７００の他の構成要素は、便宜上図示していない。
［００６７］工程において、基板は最初に処理チャンバ７１０に移送され、処理チャンバ７１０において基板表面から炭素又は炭化水素等の汚染物質を除去する、基板の表面に形成された酸化物を突破する、又はこの両方のために洗浄処理が実施される。洗浄処理は、図１の工程１１０に記載されている。次に基板は、工程１２０が実施される処理チャンバ７２０に移送される。
［００６８］エッチングされた基板は次に処理チャンバ７３０に移送され、処理チャンバ７３０において、工程１３０に記載されるエピタキシャル堆積が実施される。３つの工程１１０、１２０、１３０は全て同じ処理システム内で実施され、基板が様々なチャンバへ移送されるときに真空状態が途切れないため、汚染の可能性が低下し、堆積されるエピタキシャル膜の品質が向上する。
［００６９］移送チャンバは処理中に、真空下に維持されうる及び／又は雰囲気を下回る圧力で維持されうる。移送チャンバの真空レベルは、対応する処理チャンバの真空レベルと一致するように調節されうる。例えば、基板を移送チャンバから処理チャンバへ（またはその逆へ）移送するときに、移送チャンバと処理チャンバは同じ真空レベルに維持されうる。その後、基板を移送チャンバからロードロックチャンバ又はバッチロードロックチャンバへ（またはその逆へ）移送するときに、ロードロックチャンバ又はバッチロードロックチャンバと処理チャンバの真空レベルが異なる場合があっても、移送チャンバの真空レベルは、ロードロックチャンバ又はバッチロードロックチャンバの真空レベルと一致させることができる。したがって、移送チャンバの真空レベルは調節可能である。特定の実行形態では、移送チャンバを不活性ガス、例えば窒素で再充填することが望ましい場合がある。一実行形態では、基板は９０％を上回るＮ２を有する雰囲気内で移送される。特定の実行形態では、基板は高純度ＮＨ３雰囲気内で移送される。一実施形態では、基板は９０％を上回るＮＨ３を有する雰囲気内で移送される。特定の実行形態では、基板は高純度Ｈ２雰囲気内で移送される。一実行形態では、基板は９０％を上回るＨ２を有する雰囲気内で移送される。
［００７０］処理シーケンス１００の工程１１０、１２０、１３０は、一連の単独型処理チャンバを使用して実施されうることを理解すべきである。独立型処理チャンバが使用される実行形態では、製造されたデバイスの性能への悪影響をある程度防止するために、工程間の待ち時間が管理される。待ち時間は一般に、製造されたデバイスの性能への悪影響をある程度防止するために、基板への第１の処理が完結した後に、基板への第２の処理が完結する前に基板が雰囲気又は他の汚染物質に暴露されうる時間として定義される。例えば、ある実行形態では、工程１１０、１２０、１３０のいずれかの間の待ち時間は、１時間と１２時間の間（例：８時間から１２時間の間；２時間から３時間の間）でありうる。
［００７１］独立型チャンバにおいて工程１１０、１２０、１３０が実施される実行形態では、基板は、不活性雰囲気（例：窒素雰囲気）が維持される別のキャリア（図示せず）に入れてチャンバ間を移送されうる。
［００７２］要約すると、本開示の恩恵の一部は、改善されたエピタキシャル材料のエピタキシャル堆積につながる、エピタキシャル堆積の前にシリコン含有基板を予洗浄する方法を提供することである。真空移送を通して処理チャンバをクラスタ化することによって、雰囲気への暴露が低減し、これに対応して酸素汚染物質への暴露が低減することが発明者らによって発見されている。例えば、エッチングと堆積の間で真空が途切れることなく、エピタキシャル堆積の前にシリコンの誘導結合プラズマ塩素エッチングを実施することで、酸素汚染物質への暴露が低減する。ある実行形態では、天然酸化物の除去処理が実施され、その後シリコンエッチング処理とエピタキシャル堆積処理が実施される。ほとんどの天然酸化物の除去処理は不安定であるため、雰囲気に暴露されるとシリコン含有表面に天然酸化物が再成長し始める。天然酸化物の除去チャンバをシリコンのエッチング及びエピタキシャル堆積とともにクラスタ化することは、酸素汚染物質の減少にもつながる。
［００７３］本開示の要素又はその例示的態様又は一または複数の実行形態を紹介する場合、冠詞「ａ」、「ａｎ」、「ｔｈｅ」、及び「ｓａｉｄ」は、１つ以上の要素が存在することを意味することが意図されている。
［００７４］以上の記述は本開示の実行形態を対象としているが、本開示の基本的な範囲から逸脱することなく本開示の他の実行形態及び更なる実行形態が考案されてよく、本開示の範囲は、下記の特許請求の範囲によって決定される。

Claims (15)

  1. 基板を処理する方法であって、
    プラズマエッチング処理を使用することによって、基板処理領域に位置づけされたシリコン含有基板の表面をエッチングすることであって、前記プラズマエッチング処理において塩素ガスと不活性ガスを含む少なくとも１つのエッチング処理ガスが使用される、エッチングすることと、
    前記シリコン含有基板の表面にエピタキシャル層を形成することであって、前記不活性ガスは、アルゴン、ヘリウム又は両方から選択される、形成することと
    を含む方法。
  2. 前記プラズマエッチング処理には誘導結合プラズマエッチング処理が用いられる、請求項１に記載の方法。
  3. 前記誘導結合プラズマエッチング処理は、交流（ＡＣ）電力を一または複数の誘導コイルに加えることによって誘導結合プラズマを形成することを含む、請求項２に記載の方法。
  4. 前記シリコン含有基板の表面をエッチングすることと、前記シリコン含有基板の表面上にエピタキシャル層を形成することは、前記基板を雰囲気に暴露することなく実施される、請求項１に記載の方法。
  5. 前記少なくとも１つのエッチング処理ガスは更に、水素ガスを含む、請求項１に記載の方法。
  6. 前記塩素ガスの容量濃度は、前記少なくとも１つのエッチング処理ガスの全容量の約１％と約１０％の間である、請求項１に記載の方法。
  7. 基板を処理する方法であって、
    洗浄処理によって第１の基板処理領域に位置づけされたシリコン含有基板の表面から酸化物を除去することであって、前記洗浄処理は、湿式エッチング処理、第１のプラズマエッチング処理、及びスパッタエッチング処理から選択される、除去することと、
    第２のプラズマエッチング処理を使用することによって、第２の基板処理領域に位置づけされた前記シリコン含有基板の表面をエッチングすることであって、前記プラズマエッチング処理において塩素ガスと不活性ガスを含む少なくとも１つのエッチング処理ガスが使用される、エッチングすることと、
    前記シリコン含有基板の表面にエピタキシャル層を形成することであって、前記不活性ガスは、アルゴン、ヘリウム又は両方から選択される、形成することと
    を含む方法。
  8. 前記洗浄処理は、前記第１のプラズマエッチング処理であり、前記第１のプラズマエッチング処理は、前記シリコン含有基板の表面をＮＦ３及びＮＨ３のプラズマ副産物に同時に暴露することを含む、請求項７に記載の方法。
  9. 前記第１のプラズマエッチング処理は、遠隔容量結合プラズマエッチング処理である、請求項８に記載の方法。
  10. 前記第１のプラズマエッチング処理は、誘導結合プラズマエッチング処理である、請求項８に記載の方法。
  11. 前記誘導結合プラズマエッチング処理は、交流（ＡＣ）電力を一または複数の誘導コイルに加えることによって誘導結合プラズマを形成することを含む、請求項１０に記載の方法。
  12. 前記シリコン含有基板の表面をエッチングすることと、前記シリコン含有基板の表面にエピタキシャル層を形成することは、前記基板を雰囲気に暴露することなく実施される、請求項７に記載の方法。
  13. 前記少なくとも１つのエッチング処理ガスは更に水素ガスを含む、請求項７に記載の方法。
  14. 前記塩素ガスの容量濃度は、前記少なくとも１つのエッチング処理ガスの全容量の約１％と約１０％の間である、請求項７に記載の方法。
  15. 基板を処理する方法であって、
    プラズマエッチング処理を使用することによって、第１の処理チャンバの基板処理領域に位置づけされたシリコン含有基板の表面をエッチングすることであって、プラズマエッチング処理において塩素ガスと不活性ガスを含む少なくとも１つのエッチング処理ガスが使用される、エッチングすることと、
    前記表面をエッチングすることと前記エピタキシャル層を形成することとの間に、前記基板を雰囲気に暴露することなく、前記プラズマエッチング処理後に前記シリコン含有基板を前記第１の処理チャンバから第２の処理チャンバへ移送することと、
    前記第２の処理チャンバにおいて、前記シリコン含有基板の表面にエピタキシャル層を形成することであって、前記不活性ガスは、アルゴン、ヘリウム又は両方から選択される、形成することと
    を含む方法。
JP2018515060A 2015-09-22 2016-09-13 洗浄方法 Pending JP2018529026A (ja)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
US201562222097P 2015-09-22 2015-09-22
US62/222,097 2015-09-22
US201562232810P 2015-09-25 2015-09-25
US62/232,810 2015-09-25
US15/259,489 US9870921B2 (en) 2015-09-22 2016-09-08 Cleaning method
US15/259,489 2016-09-08
PCT/US2016/051487 WO2017053126A1 (en) 2015-09-22 2016-09-13 Cleaning method

Publications (1)

Publication Number Publication Date
JP2018529026A true JP2018529026A (ja) 2018-10-04

Family

ID=58283092

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018515060A Pending JP2018529026A (ja) 2015-09-22 2016-09-13 洗浄方法

Country Status (5)

Country Link
US (3) US9870921B2 (ja)
JP (1) JP2018529026A (ja)
KR (1) KR20180045042A (ja)
TW (3) TWI671787B (ja)
WO (1) WO2017053126A1 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI671787B (zh) * 2015-09-22 2019-09-11 美商應用材料股份有限公司 清洗方法
KR20180070781A (ko) * 2016-12-16 2018-06-27 삼성전자주식회사 질화물 반도체 기판의 형성 방법 및 반도체 소자의 제조 방법
US20180261464A1 (en) * 2017-03-08 2018-09-13 Tokyo Electron Limited Oxide film removing method, oxide film removing apparatus, contact forming method, and contact forming system
CN107301967A (zh) * 2017-07-10 2017-10-27 武汉华星光电技术有限公司 干法蚀刻设备及蚀刻方法
KR20190006777A (ko) * 2017-07-11 2019-01-21 주식회사 유진테크 기판 처리 장치
US11164737B2 (en) * 2017-08-30 2021-11-02 Applied Materials, Inc. Integrated epitaxy and preclean system
JP6828674B2 (ja) * 2017-12-20 2021-02-10 株式会社Sumco クリーニング方法、シリコン単結晶の製造方法、および、クリーニング装置
US10720334B2 (en) 2018-07-20 2020-07-21 Asm Ip Holding B.V. Selective cyclic dry etching process of dielectric materials using plasma modification
US10720337B2 (en) * 2018-07-20 2020-07-21 Asm Ip Holding B.V. Pre-cleaning for etching of dielectric materials
US11605544B2 (en) 2020-09-18 2023-03-14 Applied Materials, Inc. Methods and systems for cleaning high aspect ratio structures
US11728383B2 (en) * 2020-09-25 2023-08-15 Applied Materials, Inc. Localized stressor formation by ion implantation
TW202235659A (zh) * 2021-01-18 2022-09-16 美商應用材料股份有限公司 選擇性SiGeSn:B沉積
KR20240029768A (ko) 2021-09-03 2024-03-06 어플라이드 머티어리얼스, 인코포레이티드 하나 이상의 압력 안정화 챔버들을 갖는 클러스터 툴들, 시스템들 및 방법들

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090017603A1 (en) * 2007-07-11 2009-01-15 Jusung Engineering Co., Ltd. Method of forming epitaxial layer
JP2009525611A (ja) * 2006-02-03 2009-07-09 アプライド マテリアルズ インコーポレイテッド エピタキシャル堆積プロセス及び装置
JP2012044157A (ja) * 2010-07-23 2012-03-01 Semiconductor Energy Lab Co Ltd Ｓｏｉ基板の作製方法及び半導体装置の作製方法
WO2012026241A1 (ja) * 2010-08-26 2012-03-01 株式会社日立国際電気 半導体装置の製造方法、及び基板処理装置
JP2014220387A (ja) * 2013-05-08 2014-11-20 東京エレクトロン株式会社 プラズマエッチング方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4579609A (en) 1984-06-08 1986-04-01 Massachusetts Institute Of Technology Growth of epitaxial films by chemical vapor deposition utilizing a surface cleaning step immediately before deposition
US6042654A (en) 1998-01-13 2000-03-28 Applied Materials, Inc. Method of cleaning CVD cold-wall chamber and exhaust lines
US6187682B1 (en) 1998-05-26 2001-02-13 Motorola Inc. Inert plasma gas surface cleaning process performed insitu with physical vapor deposition (PVD) of a layer of material
US7521000B2 (en) 2003-08-28 2009-04-21 Applied Materials, Inc. Process for etching photomasks
US20060011580A1 (en) * 2004-06-23 2006-01-19 Tokyo Electron Limited Plasma processing method and post-processing method
US20100273291A1 (en) 2009-04-28 2010-10-28 Applied Materials, Inc. Decontamination of mocvd chamber using nh3 purge after in-situ cleaning
US8501629B2 (en) 2009-12-23 2013-08-06 Applied Materials, Inc. Smooth SiConi etch for silicon-containing films
JP2012004272A (ja) 2010-06-16 2012-01-05 Sumitomo Electric Ind Ltd 炭化珪素半導体の洗浄方法および炭化珪素半導体の洗浄装置
US8741778B2 (en) 2010-12-14 2014-06-03 Applied Materials, Inc. Uniform dry etch in two stages
US9449794B2 (en) 2012-07-20 2016-09-20 Applied Materials, Inc. Symmetrical inductively coupled plasma source with side RF feeds and spiral coil antenna
KR101379701B1 (ko) * 2012-11-28 2014-04-01 한국표준과학연구원 기판 처리 장치 및 기판 처리 방법
US9064816B2 (en) 2012-11-30 2015-06-23 Applied Materials, Inc. Dry-etch for selective oxidation removal
US8801952B1 (en) 2013-03-07 2014-08-12 Applied Materials, Inc. Conformal oxide dry etch
KR102245729B1 (ko) 2013-08-09 2021-04-28 어플라이드 머티어리얼스, 인코포레이티드 에피택셜 성장 이전에 기판 표면을 사전 세정하기 위한 방법 및 장치
US9443728B2 (en) 2013-08-16 2016-09-13 Applied Materials, Inc. Accelerated relaxation of strain-relaxed epitaxial buffers by use of integrated or stand-alone thermal processing
US9190293B2 (en) 2013-12-18 2015-11-17 Applied Materials, Inc. Even tungsten etch for high aspect ratio trenches
TWI671787B (zh) * 2015-09-22 2019-09-11 美商應用材料股份有限公司 清洗方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009525611A (ja) * 2006-02-03 2009-07-09 アプライド マテリアルズ インコーポレイテッド エピタキシャル堆積プロセス及び装置
US20090017603A1 (en) * 2007-07-11 2009-01-15 Jusung Engineering Co., Ltd. Method of forming epitaxial layer
JP2012044157A (ja) * 2010-07-23 2012-03-01 Semiconductor Energy Lab Co Ltd Ｓｏｉ基板の作製方法及び半導体装置の作製方法
WO2012026241A1 (ja) * 2010-08-26 2012-03-01 株式会社日立国際電気 半導体装置の製造方法、及び基板処理装置
JP2014220387A (ja) * 2013-05-08 2014-11-20 東京エレクトロン株式会社 プラズマエッチング方法

Also Published As

Publication number Publication date
TWI671787B (zh) 2019-09-11
US20170084456A1 (en) 2017-03-23
US11087979B2 (en) 2021-08-10
US20180138038A1 (en) 2018-05-17
WO2017053126A1 (en) 2017-03-30
KR20180045042A (ko) 2018-05-03
TWI782220B (zh) 2022-11-01
US20190172712A1 (en) 2019-06-06
TW202307920A (zh) 2023-02-16
TW202004838A (zh) 2020-01-16
TW201721712A (zh) 2017-06-16
US9870921B2 (en) 2018-01-16
US10199221B2 (en) 2019-02-05
TWI817756B (zh) 2023-10-01

Similar Documents

Publication Publication Date Title
US11087979B2 (en) Cleaning method
US10861693B2 (en) Cleaning method
KR102619574B1 (ko) 딥 트렌치에서의 저온 선택적 에피택시를 위한 방법 및 장치
US20210010160A1 (en) Method and apparatus for precleaning a substrate surface prior to epitaxial growth
US10043667B2 (en) Integrated method for wafer outgassing reduction
US8207023B2 (en) Methods of selectively depositing an epitaxial layer
US20230377997A1 (en) Contact formation process for cmos devices

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190911

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200907

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200915

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201214

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210511

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20210810

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20211214