JP2018523363A - Method and system for converting LVDS video signals to DP video signals - Google Patents
Method and system for converting LVDS video signals to DP video signals Download PDFInfo
- Publication number
- JP2018523363A JP2018523363A JP2017561954A JP2017561954A JP2018523363A JP 2018523363 A JP2018523363 A JP 2018523363A JP 2017561954 A JP2017561954 A JP 2017561954A JP 2017561954 A JP2017561954 A JP 2017561954A JP 2018523363 A JP2018523363 A JP 2018523363A
- Authority
- JP
- Japan
- Prior art keywords
- lvds
- video signal
- signal
- conversion
- rgb
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
- H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
- H04N21/438—Interfacing the downstream path of the transmission network originating from a server, e.g. retrieving MPEG packets from an IP network
- H04N21/4382—Demodulation or channel decoding, e.g. QPSK demodulation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/79—Processing of colour television signals in connection with recording
- H04N9/87—Regeneration of colour television signals
- H04N9/8707—Regeneration of colour television signals using a demodulator and a remodulator, e.g. for standard conversion
Abstract
【課題】 本発明はLVDSビデオ信号をDPビデオ信号に変換する方法に関する。【解決手段】 本方法は、LVDSビデオ信号を受信して復調して、LVDS並列復調データおよびLVDSピクセルクロックを生成する工程と、LVDSビデオ復号制御信号に従ってLVDS並列復調データをビデオ復号して、LVDSビデオソースデータおよびLVDSビデオソース同期信号を生成する工程と、LVDSビデオ変換制御信号に従って、LVDSビデオソースデータとLVDSビデオソース同期信号をRGBビデオ信号に変換し、LVDSピクセルクロックに対応する周波数逓倍動作を行い、対応するRGBビデオピクセルクロックを生成する工程と、DPビデオ変換開始命令が受信された後、RGBビデオ信号をDPビデオ信号に変換する工程を含む。本発明は、LVDSビデオ信号の品質および画像データの妥当性を検出することができ、高い信頼性、誤判定がない、簡単な操作、高い検出効率、および低コストを特徴とする。【選択図】図５The present invention relates to a method for converting an LVDS video signal into a DP video signal. The method includes receiving and demodulating an LVDS video signal to generate LVDS parallel demodulated data and an LVDS pixel clock, video decoding the LVDS parallel demodulated data according to the LVDS video decoding control signal, and LVDS. The process of generating video source data and LVDS video source sync signal, and converting LVDS video source data and LVDS video source sync signal to RGB video signal according to LVDS video conversion control signal, and frequency multiplication corresponding to LVDS pixel clock And generating a corresponding RGB video pixel clock, and after receiving a DP video conversion start command, converting the RGB video signal to a DP video signal. The present invention can detect the quality of LVDS video signals and the validity of image data, and is characterized by high reliability, no erroneous determination, simple operation, high detection efficiency, and low cost. [Selection] Figure 5
Description
本発明は、DPビデオ信号の生成に関し、より詳細には、液晶モジュールの表示および検査の分野に属するLVDSビデオ信号をDPビデオ信号に変換する方法およびシステムに関する。 The present invention relates to the generation of DP video signals, and more particularly to a method and system for converting LVDS video signals belonging to the field of display and inspection of liquid crystal modules into DP video signals.
液晶表示モジュール（Liquid Crystal Display Module 以下、液晶モジュールと称する）は、液晶表示装置を正常に表示させるための重要な構成要素であり、液晶ディスプレイ、バックライトコンポーネント、表示処理チップおよび回路からなる。液晶モジュールは、精密な構造、複雑な製造工程および厳しい製造要件を有する。製造時の歩留まりを確保するためには、特殊な液晶モジュール検査装置を用いて各種の検査ビデオ信号を生成し、表示用の液晶モジュールに検査ビデオ信号を入力して表示効果を厳密かつ総合的に検査する。現在、テレビや表示器に用いられている通常の液晶モジュールの表示インタフェースや内部表示処理回路は、LVDS信号（Low Voltage Differential Signaling 低電圧差動信号）を用いて動作するが、既存の液晶モジュール検査装置もモジュール検査を行うためにLVDSビデオ信号を出力する。通常の液晶モジュールは製造時間が長く、大量生産されているため、モジュールの検査装置も広く使用されている。 A liquid crystal display module (hereinafter referred to as a liquid crystal module) is an important component for normally displaying a liquid crystal display device, and includes a liquid crystal display, a backlight component, a display processing chip, and a circuit. The liquid crystal module has a precise structure, a complicated manufacturing process and strict manufacturing requirements. In order to secure the production yield, various inspection video signals are generated using a special liquid crystal module inspection device, and the inspection video signals are input to the liquid crystal module for display, thereby strictly and comprehensively displaying the display effect. inspect. Currently, the display interface and internal display processing circuit of normal liquid crystal modules used in televisions and displays operate using LVDS signals (Low Voltage Differential Signaling). The device also outputs an LVDS video signal for module inspection. Since normal liquid crystal modules have a long manufacturing time and are mass-produced, module inspection devices are also widely used.
しかしながら、人々が液晶表示モジュールに対するより高い明瞭さとより現実的な表示効果を追求し続け、帯域幅伝送需要が大幅に増加すると、これらの帯域幅をサポートするために使用されるLVDSラインの数が大幅に増加し、高い生産コストと複雑さを有するため、通常の液晶モジュールはこれらの要求を次第に満たすことができなくなってきている。そのため、人々のニーズに対応するために、超高解像度と超高画素密度を備えた新しい液晶モジュールが存在しており、この液晶モジュールは、より高速な伝送速度、長い伝送距離、優れたEMI互換性、より良い価格優位性を有するDP信号インタフェース（Display Port ディスプレイインタフェース）を採用しており、それにより、DPインタフェースを備えた液晶モジュールは人気を得ている。 However, as people continue to pursue higher clarity and more realistic display effects for liquid crystal display modules and the bandwidth transmission demand increases significantly, the number of LVDS lines used to support these bandwidths Due to the significant increase and high production cost and complexity, ordinary liquid crystal modules are increasingly unable to meet these requirements. Therefore, in order to meet people's needs, there is a new liquid crystal module with ultra-high resolution and ultra-high pixel density, this liquid crystal module has higher transmission speed, longer transmission distance, excellent EMI compatibility The DP signal interface (Display Port display interface), which has superiority and better price advantage, has been adopted, and as a result, liquid crystal modules with DP interface are gaining popularity.
しかしながら、DP液晶モジュールの検査装置は、同じDP検査信号を出力する必要があるが、既存の通常の液晶モジュール検査装置はこの機能を有しておらず、一般的な液晶モジュールも、依然として製造され、検査装置は取り換えサイクルに入っても使用される。モジュールメーカーもDP液晶モジュールを製造している。投資を保護し、生産コストを削減するために、既存の設備を排除して、DPモジュール用の高価な専用検査装置を再購入することはない。短時間で低コストのDP液晶モジュールを大量生産し、歩留まりを確保するために、既存の一般的なモジュール検査装置を大規模に再利用している。 However, DP liquid crystal module inspection devices need to output the same DP inspection signal, but existing normal liquid crystal module inspection devices do not have this function, and general liquid crystal modules are still manufactured. The inspection device is also used when entering the replacement cycle. Module manufacturers also produce DP LCD modules. To protect investment and reduce production costs, existing equipment is eliminated and expensive dedicated inspection equipment for DP modules is not repurchased. In order to mass-produce low-cost DP liquid crystal modules in a short time and secure yield, existing general module inspection equipment is reused on a large scale.
従って、通常の液晶モジュール検査装置が、変換装置を介してDPモジュールを検査することができるように、LVDSビデオ信号をDPビデオ信号に変換することができる変換装置を開発する必要があり、同時に変換装置は、信頼性、統合性、効率性を備えるだけでなく、安価で操作も簡単である。 Therefore, it is necessary to develop a conversion device that can convert LVDS video signal into DP video signal so that normal LCD module inspection device can inspect DP module through conversion device, and at the same time convert The device is not only reliable, integrated and efficient, but also inexpensive and easy to operate.
本発明は、上述した従来技術の欠点を克服し、LVDSビデオ信号をDPビデオ信号に変換する方法およびシステムを提供することを目的とする。本発明は、LVDSビデオ信号の品質および画像データの妥当性を検出することができ、高い信頼性、誤判定がない、簡単な操作、高い検出効率、および低コストを特徴とする。 The present invention aims to overcome the above-mentioned drawbacks of the prior art and provide a method and system for converting an LVDS video signal to a DP video signal. The present invention can detect the quality of LVDS video signals and the validity of image data, and is characterized by high reliability, no erroneous determination, simple operation, high detection efficiency, and low cost.
本発明の目的を達成するための1つの技術的解決策は、LVDSビデオ信号をDPビデオ信号に変換する方法であって、以下の工程を含む。 One technical solution for achieving the object of the present invention is a method for converting an LVDS video signal into a DP video signal, which comprises the following steps.
LVDSビデオ信号を、シングルLINKモード、ダブルLINKモード、および4LINKモードのうちの1つとして送信し、RGBビデオ信号に変換する工程。 The process of transmitting an LVDS video signal as one of a single LINK mode, a double LINK mode, and a 4LINK mode and converting it into an RGB video signal.
DP変換構成命令およびDP変換開始命令に応じてDP変換のための構成および変換を制御する工程。 Controlling the configuration and conversion for DP conversion in response to the DP conversion configuration command and the DP conversion start command.
また、本発明は、LVDSビデオ信号をDPビデオ信号に変換するシステムを提供する。本システムは、以下を含む。 The present invention also provides a system for converting an LVDS video signal into a DP video signal. The system includes:
LVDSビデオ信号をRGBビデオ信号に変換するLVDSビデオ信号変換ユニット。 LVDS video signal conversion unit that converts LVDS video signals to RGB video signals.
DP変換構成命令およびDP変換開始命令に応じて、出力された周波数逓倍信号にDP変換の構成および変換を行い、DPビデオ信号を得るDPビデオ信号変換ユニット。 A DP video signal conversion unit that performs DP conversion configuration and conversion on an output frequency multiplied signal in accordance with a DP conversion configuration command and a DP conversion start command, and obtains a DP video signal.
更に、本発明は、LVDSビデオ信号をDPビデオ信号に変換する方法を提供する。本方法は、以下の工程を含む。 Furthermore, the present invention provides a method for converting an LVDS video signal to a DP video signal. The method includes the following steps.
LVDSビデオ信号をRGBビデオ信号に変換する工程。 The process of converting LVDS video signals to RGB video signals.
RGBビデオ信号に対してバッファリングおよび周波数逓倍処理を施し、処理信号を出力する工程。 A process of buffering and frequency multiplying the RGB video signal and outputting the processed signal.
DP変換構成命令とDP変換開始命令に応じて、出力周波数逓倍信号にDP変換のための構成および変換を行い、DPビデオ信号を得る工程。 A step of performing configuration and conversion for DP conversion on the output frequency multiplied signal in accordance with a DP conversion configuration command and a DP conversion start command to obtain a DP video signal.
更に、本発明は、LVDSビデオ信号をDPビデオ信号に変換するシステムを提供する。本システムは、以下を含む。 Furthermore, the present invention provides a system for converting LVDS video signals into DP video signals. The system includes:
LVDSビデオ信号をRGBビデオ信号に変換するLVDSビデオ信号変換ユニット。 LVDS video signal conversion unit that converts LVDS video signals to RGB video signals.
RGBビデオ信号に対してバッファリングおよび周波数逓倍処理を施して、処理信号を出力するバッファリングおよび周波数逓ユニット。 A buffering and frequency multiplication unit that performs buffering and frequency multiplication processing on RGB video signals and outputs processed signals.
DP変換構成命令とDP変換開始命令に応じて、出力周波数逓倍信号にDP変換のための構成および変更を行い、DPビデオ信号を得るDPビデオ信号変換ユニット。 A DP video signal conversion unit that obtains a DP video signal by performing a configuration and a change for the DP conversion to the output frequency multiplied signal according to a DP conversion configuration command and a DP conversion start command.
本発明は以下の利点を有する。 The present invention has the following advantages.
（1）本発明は、ビデオソースから生成された1lane、2laneおよび4laneのDPビデオ信号を検出することができる。本発明は設置後、異なるDP伝送特性、およびビデオ信号のカラースケール、伝送モード、符号化方法などの異なる特性に良好に適応する。 (1) The present invention can detect 1-lane, 2-lane and 4-lane DP video signals generated from a video source. After installation, the present invention is well adapted to different DP transmission characteristics and different characteristics such as video signal color scale, transmission mode, encoding method and so on.
（2）本発明は、ビデオソースから生成されたDPビデオ信号の電気的特性を検出することができ、DP電気パラメータ規格を入力することにより、本発明の比較後の検出結果を取得し、検出結果を出力して表示する。 (2) The present invention can detect the electrical characteristics of the DP video signal generated from the video source, obtain the detection result after comparison of the present invention by inputting the DP electrical parameter standard, and detect Output the result and display it.
（3）本発明は、ビデオソースから生成されたDPビデオ信号の画像データを検出し、各フレームの画像データをプリキャッシュし、元のビデオ画像と比較して、各ピクセルが正しく出力されるかどうかを判定する。各フレームの画像は検出される。 (3) The present invention detects the image data of the DP video signal generated from the video source, pre-caches the image data of each frame, and compares each pixel with the original video image to ensure that each pixel is output correctly. Determine if. An image of each frame is detected.
（4）本発明は、最高のDPビデオ解像度を検出することができ、高集積化、信頼性の高い作用、強い干渉防止能力を有するだけでなく、簡単な操作、経済性および実用性という利点を有する。本発明は、DP液晶モジュールの検出信頼性および効率を向上させ、装置コストおよび製造コストを低減するだけでなく、関連する表示装置の人気を更に向上させる。 (4) The present invention can detect the highest DP video resolution, has not only high integration, reliable operation, strong interference prevention ability, but also the advantages of simple operation, economy and practicality Have The present invention not only improves the detection reliability and efficiency of the DP liquid crystal module, reduces the device cost and manufacturing cost, but further increases the popularity of the related display device.
（5）FPGA（フィールドプログラマブルゲートアレイ）チップ、DDR（Double Date Rateダブルデートレート）メモリチップ、A/D（アナログ/デジタル）変換チップを用いて全ての機能を実現できる。これらのデバイスは一般的なチップであり、安定しており、実現が容易であり、安価であるだけでなく、様々な特殊チップの使用による複雑な設計、安定性の悪さ、設計コストなどの問題を回避する。 (5) All functions can be realized using an FPGA (field programmable gate array) chip, a DDR (Double Date Rate) memory chip, and an A / D (analog / digital) conversion chip. These devices are general chips, stable, easy to implement and inexpensive, as well as problems with complex design, poor stability, design cost, etc. due to the use of various special chips To avoid.
（6）本発明の各チャンネルのデータ伝送速度は、二倍の5.4Gbpsとなり、総帯域幅は最大21.6Gbpsとなり、表示解像度（Max 3840×2160 @ 60hz）、色深度、リフレッシュレート、マルチディスプレイ機能を大きく改善する。 (6) The data transmission speed of each channel of the present invention is doubled to 5.4Gbps, the total bandwidth is up to 21.6Gbps, display resolution (Max 3840 × 2160 @ 60hz), color depth, refresh rate, multi-display function Greatly improve.
（7）複数のストリームをサポートし、データラインだけを用いて複数の独立した非圧縮ビデオおよびオーディオストリームを送信することができる。 (7) Supports multiple streams and can send multiple independent uncompressed video and audio streams using only data lines.
（8）本発明は、双方向データ伝送をサポートし、USB2.0またはイーサネットデータを標準のDPデータラインで伝送することができる。 (8) The present invention supports bidirectional data transmission and can transmit USB 2.0 or Ethernet data over a standard DP data line.
（9）本発明は、デイジーチェーンリンクをサポートし、DP入力表示装置に入力データをコピーさせ、別のDPを介して他の表示装置にデータを出力させる。 (9) The present invention supports a daisy chain link, causes a DP input display device to copy input data, and causes another display device to output data via another DP.
以下、本発明の実施の形態について図面を参照して詳細に説明する。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
図１〜図３に示すように、本実施例のLVDSビデオ信号をDPビデオ信号に変換するシステムは、LVDSビデオ信号をRGBビデオ信号に変換するLVDSビデオ信号変換ユニットと、DPビデオ信号変換ユニット4と、ビデオ変換構成ユニット5を含む。LVDSビデオ信号変換ユニットは、LVDSビデオ信号受信ユニット1と、LVDSビデオ信号復号ユニット2と、RGBビデオ信号変換ユニット3を含む。
As shown in FIGS. 1 to 3, the system for converting an LVDS video signal into a DP video signal according to this embodiment includes an LVDS video signal conversion unit that converts an LVDS video signal into an RGB video signal, and a DP video
上記本実施例のLVDSビデオ信号をDPビデオ信号に変換するシステムの作動プロセスを図4に示し、以下の工程を含む。 FIG. 4 shows an operation process of the system for converting the LVDS video signal of the present embodiment into a DP video signal, which includes the following steps.
S100において、LVDSビデオ信号受信ユニット1は、LVDSビデオ信号を受信し、受信したLVDSビデオ信号を復調してLVDS並列復調データとLVDSピクセルクロックを生成する。本実施例のLVDSビデオ信号受信ユニット1は、LVDSビデオ信号インタフェース1-1、LVDSビデオ信号終端ブロック1-2、LVDSクロック信号復調ブロック1-3、LVDSデータ信号復調ブロック1-4、LVDS復調動的校正ブロック1-5を含む。LVDSビデオ信号終端ブロック1-2は、LVDSビデオ信号インタフェース1-1に接続され、LVDSクロック信号復調ブロック1-3およびLVDSデータ信号復調ブロック1-4は、LVDSビデオ信号終端ブロック1-2に接続され、LVDS復調動的校正ブロック1-5は、LVDSクロック信号復調ブロック1-3およびLVDSデータ信号復調ブロック1-4それぞれに接続されている。各ブロックの詳細な説明は次のとおりである。
In S100, the LVDS video
LVDSビデオ信号インタフェース1-1はLVDSビデオ信号を受信し、LVDSビデオ信号は、シングルLINK、ダブルLINKおよび4LINK のLVDSビデオ信号を含む。シングルLINKのLVDSビデオ信号は、LINK1が全てのビデオピクセルを伝送することを意味する。ダブルLINKのLVDSビデオ信号は、奇数ビデオピクセルおよび偶数ビデオピクセルをそれぞれ送信するLINK1およびLINK2の2つのリンクを意味する。4LINKのLVDSビデオ信号は、4つのリンクが、ビデオピクセルの順序に従って、LINK1、LINK2、LINK3、LINK4のビデオピクセルを順次送信することを意味する。本実施例のDPビデオ信号は、1Laneタイプ、2Laneタイプ、4LaneタイプのDP表示モジュールを含む。変換されるDPビデオ信号が4 LANEシングル全画面タイプのDP表示モジュールに出力される場合、LVDSビデオ信号は、シングルLINK、ダブルLINK、および4LINKのいずれかで送信される。変換されるDPビデオ信号が8LANE左右分割画面方式または8LANE奇偶数分割画面方式のDP液晶表示モジュールに出力される場合、LVDSビデオ信号は4LINKモードで伝送される。各リンクのLVDSビデオ信号には、LVDS受信クロックとLVDSデータを含む。LVDSデータはLVDSデータバスを介して送信される。LVDSデータバスには複数の信号線が含まれ、各信号線はシリアルコード信号を伝送する。LVDSビデオ信号インタフェース1-1は、LVDS伝送路インタフェースに接続することにより、LVDSビデオ信号を入力する。インタフェースは、本実施例が工業環境および商業環境に確実に適用されるように、工業用標準ホーンコネクタおよび小型高密度商用コネクタの2つの入力コネクタを含む。1つのコネクタにLVDS信号が入力される場合、インタフェースは自動的に対応するコネクタから信号を出力し、2つのコネクタの両方に信号が入力される場合、インタフェースはデフォルトにより、小型高密度商用コネクタから信号を出力する。 The LVDS video signal interface 1-1 receives an LVDS video signal, and the LVDS video signal includes single-link, double-link, and 4-link LVDS video signals. A single LINK LVDS video signal means that LINK1 transmits all video pixels. A double LINK LVDS video signal refers to two links, LINK1 and LINK2, that transmit odd and even video pixels, respectively. The 4LINK LVDS video signal means that the four links sequentially transmit LINK1, LINK2, LINK3, LINK4 video pixels according to the video pixel order. The DP video signal of the present embodiment includes 1Lane type, 2Lane type, and 4Lane type DP display modules. When the DP video signal to be converted is output to a 4 LANE single full screen type DP display module, the LVDS video signal is transmitted in one of single LINK, double LINK, and 4 LINK. When the DP video signal to be converted is output to a DP liquid crystal display module of 8LANE left / right split screen system or 8LANE odd-even split screen system, the LVDS video signal is transmitted in 4LINK mode. The LVDS video signal of each link includes an LVDS reception clock and LVDS data. LVDS data is transmitted via the LVDS data bus. The LVDS data bus includes a plurality of signal lines, and each signal line transmits a serial code signal. The LVDS video signal interface 1-1 inputs an LVDS video signal by connecting to the LVDS transmission line interface. The interface includes two input connectors, an industrial standard horn connector and a miniature high density commercial connector, to ensure that this embodiment is applied to industrial and commercial environments. When an LVDS signal is input to one connector, the interface automatically outputs a signal from the corresponding connector, and when a signal is input to both two connectors, the interface defaults to a small high-density commercial connector. Output a signal.
LVDSビデオ信号終端ブロック1-2は、LVDSビデオ信号インタフェース1-1で受信されたLVDSビデオ信号を終端処理した後、LVDS受信クロックおよびLVDSデータをLVDSクロック信号復調ブロック1-3およびLVDS信号復調ブロック1-4に送信する。終端動作は、LVDS終端抵抗整合、LVDS信号レベル整合、LVDS信号等化およびデエンファシス、信号バッファリングおよび再構成を含み、長距離伝送による信号歪みや減衰を補償するとともに、伝送干渉を低減して、受信したLVDS信号の品質を保証する。この終端処理で、LVDS信号を受信して瞬間的に強い放電によって発生する衝撃的な外乱を除去する前にESD（Electro Static Discharge 静電気放電）保護処理を行い、その後、伝送線ノイズを抑制して電磁干渉に対する耐性を向上させるために、コモンモードノイズフィルタリング処理を行う。信号を受信している間に、信号伝送による歪みを除去するために、終端インピーダンス整合プロセスが実行され、信号の付加的な干渉が更に除去される。同時に、信号は等化およびデエンファシス処理が施され、伝送損失による信号の減衰が解消される。次に、信号をバッファリングして増幅し、基準レベルで判断して高品質のLVDSビデオ信号を再生する。 The LVDS video signal termination block 1-2 terminates the LVDS video signal received by the LVDS video signal interface 1-1, and then converts the LVDS reception clock and LVDS data into the LVDS clock signal demodulation block 1-3 and the LVDS signal demodulation block. Send to 1-4. Termination operation includes LVDS termination resistance matching, LVDS signal level matching, LVDS signal equalization and de-emphasis, signal buffering and reconfiguration to compensate for signal distortion and attenuation due to long distance transmission and reduce transmission interference Assure the quality of the received LVDS signal. With this termination processing, ESD (Electro Static Discharge) protection processing is performed before LVDS signals are received and shocking disturbances caused by momentary strong discharge are removed, and then transmission line noise is suppressed. In order to improve resistance to electromagnetic interference, common mode noise filtering processing is performed. While receiving the signal, a termination impedance matching process is performed to remove distortion due to signal transmission to further remove additional interference of the signal. At the same time, the signal is subjected to equalization and de-emphasis processing to eliminate signal attenuation due to transmission loss. Next, the signal is buffered and amplified, and a high-quality LVDS video signal is reproduced by judging at the reference level.
LVDSクロック信号復調ブロック1-3は、LINK毎に受信したLVDS受信クロックを復調して、復調クロックおよび復調イネーブル信号を生成する。復調処理では、LVDS受信クロックを高速IOバッファを介してPLL（Phase Locked Loop 位相同期回路）に入力して、LVDS受信クロックの周波数にLVDSデータ信号周波数を乗算し、高速クロック変換処理を行ってLVDSデータと同じ周波数を有するLVDS復調クロックと、LVDS受信クロックと同じ周波数のLVDSピクセルクロックとLVDS復調ストローブ信号とを生成し、信号とデータを高速クロックネットワークに出力して、低遅延およびジッタ、強力な駆動能力を備えるようにして、LVDSデータの安定した信頼性の高い復調を確実に実行する。LVDS受信クロックにPLLが乗算されると、LVDS復調動的校正ブロック1-5からのクロックはキャリブレーション信号をデジッタし、PLLに供給されて動作上のアンチジッタ制御を実行し、入力ジッタの影響を受けない安定した周波数逓倍信号を生成して、復調動作が妨害されず、エラーフリーであることを保証する。 The LVDS clock signal demodulation block 1-3 demodulates the LVDS reception clock received for each LINK, and generates a demodulation clock and a demodulation enable signal. In the demodulation process, the LVDS receive clock is input to the PLL (Phase Locked Loop phase synchronization circuit) via the high-speed IO buffer, the LVDS receive clock frequency is multiplied by the LVDS data signal frequency, and high-speed clock conversion processing is performed. Generate LVDS demodulation clock with the same frequency as the data, LVDS pixel clock and LVDS demodulation strobe signal with the same frequency as the LVDS receive clock, and output the signal and data to a high-speed clock network with low delay and jitter, powerful Ensures stable and reliable demodulation of LVDS data by providing drive capability. When the LVDS receive clock is multiplied by the PLL, the clock from the LVDS demod dynamic calibration block 1-5 de-jitters the calibration signal and is fed into the PLL to perform operational anti-jitter control and the effects of input jitter A stable frequency-multiplied signal that is not affected is generated to ensure that the demodulation operation is not disturbed and error free.
LVDSデータ信号復調ブロック1-4は、各LINKの復調クロックと復調イネーブル信号により、対応するLINKのLVDSデータを並列データに復調し、同時にLVDS受信クロックをLVDSピクセルクロックに復調する。このプロセスは、LVDSシリアルデータバス上のデータの各ビットをそれぞれ独立して復調する工程を含む。LVDSデータ信号の各ビットは、低レイテンシ、低ジッタ高速信号ネットワークにバッファされ、データビットの半周期だけ遅延されるため、データ値はLVDS復調クロックにより、各LVDSデータビットの中央で正しくサンプリングされ、復調ストローブ信号に応じてシリアル化されたデータとなるように周期的に切り捨てられ、LVDSビデオソースピクセルクロックを用いて直列‐並列変換処理され、このビットLVDS信号の並列復調データ信号が得られ、トリガバッファによって出力されて、信号が安定し信頼できるものであることを確実にする。各LVDS信号線は同期して並列に復調され、すべての信号線が互いに干渉しないようにし、データの状態にかかわらず復調エラーにならないようにする。 The LVDS data signal demodulation block 1-4 demodulates the LVDS data of the corresponding LINK to parallel data and simultaneously demodulates the LVDS reception clock to the LVDS pixel clock by using the demodulation clock and demodulation enable signal of each LINK. This process includes independently demodulating each bit of data on the LVDS serial data bus. Each bit of the LVDS data signal is buffered in a low-latency, low-jitter high-speed signal network and delayed by half the data bit period, so the data value is correctly sampled in the middle of each LVDS data bit by the LVDS demodulation clock, Periodically rounded down to serialized data according to the demodulated strobe signal, serial-to-parallel converted using the LVDS video source pixel clock, resulting in a parallel demodulated data signal of this bit LVDS signal, trigger Output by the buffer to ensure that the signal is stable and reliable. Each LVDS signal line is synchronously demodulated in parallel to prevent all signal lines from interfering with each other and to prevent a demodulation error regardless of the data state.
LVDS復調クロックによってLVDSデータのビット値をサンプリングする場合、LVDS復調動的校正ブロック1-5からのデータは、校正信号をデジッタするとともに、入力ジッタの影響を受けない安定した信頼性の高い復調データを生成するために、動作上でアンチジッタ制御を同時に実行する。 When sampling the bit value of LVDS data using the LVDS demodulation clock, the data from the LVDS demodulation dynamic calibration block 1-5 de-jitters the calibration signal and is stable and reliable demodulated data that is not affected by input jitter. In order to generate, anti-jitter control is performed simultaneously on the operation.
データ入力の位相遅延プロセスは、LVDS復調動的校正ブロック1-5のLVDSデータストリーム位相校正信号によって常に制御される。復調クロックとLVDSデータの位相がずれると、半周期遅延したデータに基づいて、位相校正信号を位相ずれとは逆の遅延調整とすることで、データセンタは常にデータが正しくサンプリングされることを保証するために復調クロックのサンプリングエッジと位置が合わせられる。 The phase delay process of the data input is always controlled by the LVDS data stream phase calibration signal of the LVDS demodulation dynamic calibration block 1-5. If the phase of the demodulated clock and the LVDS data are out of phase, the data center ensures that the data is always sampled correctly by adjusting the phase calibration signal to the opposite delay to the phase based on the half-cycle delayed data. In order to do this, the sampling clock sampling edge is aligned with the position.
復調ストローブ信号は、シリアルデータを切り捨てながら、バイトアライメントを復調するために使用されるLVDS復調動的校正ブロック1-5のビットシフト校正信号によって制御され、分割された並列データのスタートビットは次のシリアルビットへ移動する。 The demodulated strobe signal is controlled by the bit shift calibration signal of the LVDS demod dynamic calibration block 1-5 used to demodulate byte alignment while truncating serial data, and the start bit of the divided parallel data is Move to serial bit.
LVDS復調動的校正ブロック1-5は、復調プロセスの間、リアルタイムでLVDS受信クロックおよびLVDSデータの直列化信号に対してそれぞれ動的校正を実行する。 The LVDS demodulation dynamic calibration block 1-5 performs dynamic calibration on the LVDS receive clock and the serialized signal of LVDS data, respectively, in real time during the demodulation process.
S200において、LVDSビデオ信号復号ユニット2は、LVDSビデオ復号制御信号に従って、LVDS並列復調データをビデオ復号し、LVDSビデオソースデータおよびLVDSビデオソース同期信号を生成する。本実施例のLVDSビデオ信号復号ユニット2は、LVDSビデオ同期バッファリングブロック2-1と、LVDSビデオ信号順序制御ブロック2-2と、LVDSビデオ同期信号復号ブロック2-3と、LVDSビデオデータ復号ブロック2-4を含む。各ブロックの詳細な説明は次のとおりである。
In S200, the LVDS video
LVDSビデオ同期バッファリングブロック2-1は、LINK1のLVDSピクセルクロックをグローバルクロックパスを介してLVDSビデオソースピクセルクロックに変換し、それぞれのLVDS並列復調データをDC-FIFO（First Input First Output 先入れ先出しキュー）に書き込み、各LINKの入力LVDSピクセルクロックを使用してキャッシングを行い、LVDSビデオソースのピクセルクロックを使用して1つずつ読み出して、同期データを作成し、送信中における信号間の遅延の不一致による読み取りエラーを回避する。キャッシュの深度は可能な限り大きくされているので、すべてのLINKには、それらの間の最大遅延を相殺するためにキャッシュするのに十分なデータがある。 The LVDS video synchronization buffering block 2-1 converts the LINK1 LVDS pixel clock to the LVDS video source pixel clock via the global clock path, and converts each LVDS parallel demodulated data to DC-FIFO (First Input First Output First In First Out Queue) , Cache using the input LVDS pixel clock of each LINK, read one by one using the pixel clock of the LVDS video source, create synchronization data, due to delay mismatch between signals during transmission Avoid read errors. Since the cache depth is as large as possible, all LINKs have enough data to cache to offset the maximum delay between them.
LVDSビデオ信号順序制御ブロック2-2は、LVDS奇偶数ピクセル逆制御信号を受信すると、2つのリンクのLINK1とLINK2のデータを交換し、LVDSビデオ信号順序制御信号を受信すると、４つのリンクをLINK1、LINK2、LINK3、LINK4の順番で整列させる。 When the LVDS video signal order control block 2-2 receives the LVDS odd even pixel reverse control signal, it exchanges the data of LINK1 and LINK2 of the two links, and when it receives the LVDS video signal order control signal, it links the four links to LINK1. , LINK2, LINK3, LINK4 in order.
LVDSビデオ同期信号復号ブロック2-3は、ビデオ変換構成ユニット5から受け取ったLVDSビデオ復号制御信号に従って同期して読み出された各LINKのLVDS並列復調データをLVDSビデオソース同期信号に復号し、LVDSビデオ復号制御信号のVESAおよびJEIDA伝送復号規格に準拠したLINK1のLVDSビデオソースピクセルクロックを用いて、順次ロジック動作モードで復号し、LVDSビデオソース同期信号を復元して出力し、同期信号は、ビデオ水平行同期信号（Hsync）、ビデオ垂直フィールド同期信号（Vsync）、ビデオデータ有効信号（DE）を含む。
The LVDS video synchronization signal decoding block 2-3 decodes the LVDS parallel demodulated data of each LINK read synchronously according to the LVDS video decoding control signal received from the video
LVDSビデオデータ復号ブロック2-4は、ビデオ変換構成ユニット5から受け取ったLVDSビデオ復号制御信号に従って同期して読み出された各LINKのLVDS並列復調データを復号し、各LINKのLVDSビデオソースデータ信号が復号される。
The LVDS video data decoding block 2-4 decodes the LVDS parallel demodulated data of each LINK read synchronously according to the LVDS video decoding control signal received from the video
S300において、RGBビデオ信号変換ユニット3は、LVDSビデオ変換制御信号に従ってLVDSビデオソースデータとLVDSビデオソース同期信号をRGBビデオ信号に変換して、変換後にDPビデオ変換開始信号をビデオ変換構成ユニット5に出力する。本実施例のRGBビデオ信号変換ユニット3は、RGBビデオ信号適応制御ブロック3-1と、RGBビデオクロック適応構成ブロック3-2と、RGBビデオクロック生成ブロック3-3と、RGBビデオクロック出力調整ブロック3-4と、シングルリンクモードRGBビデオ変換ブロック3-5と、ダブルリンクモードRGBビデオ変換ブロック3-6と、4リンクモードRGBビデオ変換ブロック3-7と、左右分割画面モードRGBビデオ変換ブロック3-8と、奇偶数分割画面モードRGBビデオ変換ブロック3-9と、RGBビデオ信号出力ブロック3-10を含むが、各ブロックの詳細な説明は以下の通りである。
In S300, the RGB video
RGBビデオ信号適応制御ブロック3-1は、LVDSビデオ変換制御信号に応じて、シングルLINKモード、ダブルLINKモード、4 LINKモードのいずれかで適合したRGBビデオクロック設定信号を生成し、RGBビデオクロック設定信号を、LVDSビデオソースピクセルクロックとともにRGBビデオクロック適応設定ブロック3-2に伝送する。LVDSビデオ変換制御信号に従ってRGB変換ブロックの各LINKのLVDSビデオソースデータ信号の選択信号を生成し、LVDSビデオソース同期信号ならびにRGBビデオクロックをシングルリンクモードRGBビデオ変換ブロック3-5、ダブルリンクモードRGBビデオ変換ブロック3-6、4リンクモードRGBビデオ変換ブロック3-7、左右分割画面モードRGBビデオ変換ブロック3-8、奇偶数分割画面モードRGBビデオ変換ブロック3-9に伝送し、LVDSビデオ同期信号を検出して水平解像度値を計算し、水平解像度値をシングルリンクモードRGBビデオ変換ブロック3-5に伝送する。 RGB video signal adaptive control block 3-1 generates an RGB video clock setting signal suitable for single LINK mode, double LINK mode, or 4 LINK mode according to the LVDS video conversion control signal, and sets the RGB video clock. The signal is transmitted to the RGB video clock adaptive setting block 3-2 together with the LVDS video source pixel clock. Generate LVDS video source data signal selection signal for each LINK of RGB conversion block according to LVDS video conversion control signal, LVDS video source sync signal and RGB video clock to single link mode RGB video conversion block 3-5, double link mode RGB Transmit to video conversion block 3-6, 4-link mode RGB video conversion block 3-7, left and right split screen mode RGB video conversion block 3-8, odd even split screen mode RGB video conversion block 3-9, LVDS video sync signal Is detected, the horizontal resolution value is calculated, and the horizontal resolution value is transmitted to the single link mode RGB video conversion block 3-5.
RGBビデオクロック適応構成ブロック3-2は、シングルLINKモード、ダブルLINKモード、および4LINKモードのいずれかで生成されたRGBビデオクロック構成信号に応じて、ローカルクロック信号によって、シングルLINKモード、ダブルLINKモード、および4LINKモードのいずれかの対応する構成パラメータおよびイネーブル信号を生成して、クロック生成ブロックに対して動的再構成動作を行う。RGBビデオクロック生成ブロック3-3は、構成クロックおよびイネーブル信号に応じてRGBビデオクロックを生成し、RGBビデオクロックをRGBビデオ信号適応制御ブロック3-1およびRGBビデオクロック出力調整ブロック3-4に伝送する。PLLは、動的再構成タイミングに従ってPLL構成パラメータを使用して再構成を行い、LVDSピクセルクロックに対応する周波数逓倍プロセスを実行する。シングルLINKモードとして構成されると、LVDSビデオソースピクセルクロックは、同じ周波数のRGBビデオピクセルクロック（以下、RGBクロックと呼ぶ）に変換される。ダブルLINKモードとして構成される場合、LVDSビデオソースピクセルクロックは、二倍の周波数のRGBビデオピクセルクロックに変換される。4LINKモードとして構成される場合、LVDSビデオソースピクセルクロックは四倍の周波数のRGBビデオピクセルクロックに変換される（このとき、4つのLINKはそれぞれ全画面の1/4の画像を送信する）。RGBビデオ信号が4LINKモードで左右分割画面モードまたは奇偶数分割画面モードに応じて変換されると、LVDSビデオソースピクセルクロックは、その二倍の周波数のRGBビデオピクセルクロックに変換される。結果として得られる周波数逓倍信号は、LVDSピクセルクロックと正確に同じ位相を有するように位相が調整され（LVDSデータが変換プロセスの後続の逐次的な論理演算中に正確かつ確実にサンプリングされることを保証し）、ジッタ処理を経て、次に、安定した非ウォブリングのグローバルクロックパスに入り、RGBビデオクロックが生成される。 RGB video clock adaptive configuration block 3-2 is based on RGB video clock configuration signal generated in either single LINK mode, double LINK mode, and 4LINK mode, depending on the local clock signal, single LINK mode, double LINK mode , And a corresponding configuration parameter and enable signal in any of the 4LINK modes are generated to perform a dynamic reconfiguration operation on the clock generation block. The RGB video clock generation block 3-3 generates an RGB video clock according to the configuration clock and the enable signal, and transmits the RGB video clock to the RGB video signal adaptive control block 3-1 and the RGB video clock output adjustment block 3-4. To do. The PLL reconfigures using PLL configuration parameters according to dynamic reconfiguration timing and performs a frequency multiplication process corresponding to the LVDS pixel clock. When configured as a single LINK mode, the LVDS video source pixel clock is converted to an RGB video pixel clock (hereinafter referred to as an RGB clock) having the same frequency. When configured as a double LINK mode, the LVDS video source pixel clock is converted to a double frequency RGB video pixel clock. When configured as 4LINK mode, the LVDS video source pixel clock is converted to a quadruple frequency RGB video pixel clock (at this time, each of the four LINKs transmits a quarter of the full screen image). When the RGB video signal is converted in the 4LINK mode according to the left / right split screen mode or the odd / even split screen mode, the LVDS video source pixel clock is converted to an RGB video pixel clock having twice the frequency. The resulting frequency-multiplied signal is phase adjusted to have exactly the same phase as the LVDS pixel clock (assuming that the LVDS data is accurately and reliably sampled during subsequent sequential logic operations of the conversion process. Guaranteed), and after jitter processing, then enters a stable non-wobbling global clock path to generate an RGB video clock.
RGBビデオソースデータ信号はRGBビデオクロックに同期しているので、RGBビデオクロック出力調整ブロック3-4は、入力されたRGBビデオクロックの位相を半クロックサイクル遅延させ、位相遅れ後のRGBビデオクロックは、RGB出力クロック信号として作用し、その有効エッジがRGBビデオソースデータの中央にあることを可能にすることにより、後続の変換動作において、RGBデータがクロックによって正確にサンプリングされることを保証し、その後、信号はデジッタ処理され、高速信号バッファリングコンポーネントを介してRGBビデオ信号出力ブロック3-10に出力され、出力クロックがより高い安定性とより良い信号品質を有することが保証される。 Since the RGB video source data signal is synchronized with the RGB video clock, the RGB video clock output adjustment block 3-4 delays the phase of the input RGB video clock by half a clock cycle, and the RGB video clock after the phase delay is Acts as an RGB output clock signal, allowing its effective edge to be centered in the RGB video source data, ensuring that the RGB data is accurately sampled by the clock in subsequent conversion operations; The signal is then de-jittered and output to the RGB video signal output block 3-10 via a high-speed signal buffering component to ensure that the output clock has higher stability and better signal quality.
LVDSビデオソース同期信号およびデータは、RGBクロックを使用してRGBビデオ同期信号およびデータに変換される。 DP液晶表示モジュールが4LANE全画面タイプの場合、シングルLINKモード、ダブルLINKモード、および4LINKモードのLVDSビデオ変換が、LINK変換モード制御信号に応じて個別に実行され、DP表示ブロックが8LANE分割画面タイプの場合、変換制御信号に応じて左右分割画面モードと奇偶数分割画面モードのビデオ変換が別々に行われる。 LVDS video source synchronization signals and data are converted to RGB video synchronization signals and data using an RGB clock. When the DP LCD module is a 4LANE full screen type, single LINK mode, double LINK mode, and 4LINK mode LVDS video conversion is performed separately according to the LINK conversion mode control signal, and the DP display block is 8LANE split screen type In this case, video conversion is separately performed in the left and right split screen mode and the odd and even split screen mode in accordance with the conversion control signal.
シングルリンクモードRGBビデオ変換ユニット3-5は、シングルLINKのLVDSビデオソース同期信号とLVDSビデオソースデータをRGBビデオ信号に変換して、RGBビデオ信号出力ブロック3-10に伝送する。 The single link mode RGB video conversion unit 3-5 converts the single LINK LVDS video source synchronization signal and LVDS video source data into an RGB video signal and transmits the RGB video signal to the RGB video signal output block 3-10.
ダブルリンクモードRGBビデオ変換ブロック3-6は、ダブルLINKのLVDSビデオソース同期信号とLVDSビデオソースデータをRGBビデオ信号に変換して、RGBビデオ信号出力ブロック3-10に伝送する。 The double link mode RGB video conversion block 3-6 converts the double LINK LVDS video source synchronization signal and LVDS video source data into an RGB video signal and transmits the RGB video signal to the RGB video signal output block 3-10.
4LINKモードRGBビデオ変換ブロック3-7は、4LINKのLVDSビデオソース同期信号とLVDSビデオソースデータをRGBビデオ信号に変換して、RGBビデオ信号出力ブロック3-10に伝送する。 The 4LINK mode RGB video conversion block 3-7 converts the 4LINK LVDS video source synchronization signal and LVDS video source data into an RGB video signal and transmits the RGB video signal to the RGB video signal output block 3-10.
左右分割画面モードRGBビデオ変換ユニット3-8は、4LINKのLVDSビデオソース同期信号とLVDSビデオソースデータを左半画面RGBビデオ信号および右半画面RGBビデオ信号に変換し、RGBビデオ信号出力ブロック3-10に送信する。左右分割画面モードを実行するためのビデオ変換処理は、左右分割画面モードRGBビデオ変換ユニット3-8が、「LINK1、LINK2、LINK3、LINK4」の形式で並列データを構成する4つのLINKのLVDSデータを作成し、入力されたLVDS同期信号に基づいて第1の完全なビデオラインが開始するタイミングを決定し、得られたライン解像度値に応じてLVDSクロックを用いてLINK並列データの前後をサンプリングし、左右の画面DC-FIFOにそれぞれサンプリングされたデータを書き込み、キャッシングを行う一方、キャッシュデータそれぞれは、二倍周波数RGBビデオクロックを用いて読み出され、左半画面RGBデータと右半画面RGBデータと同期信号とに分離されることにより、左半画面RGBビデオ信号と右半画面RGBビデオ信号を形成する。データの読み書きのスループットは同期信号の読み書きのスループットと等しいため、連続的かつ安定して変換動作を行うことができる。 Left and right split screen mode RGB video conversion unit 3-8 converts 4LINK LVDS video source sync signal and LVDS video source data into left half screen RGB video signal and right half screen RGB video signal, and RGB video signal output block 3- Send to 10. The video conversion processing to execute the left and right split screen mode is the four LINK LVDS data that the left and right split screen mode RGB video conversion unit 3-8 forms parallel data in the format of `` LINK1, LINK2, LINK3, LINK4 '' And determine when the first complete video line starts based on the input LVDS sync signal, and sample the LINK parallel data before and after using the LVDS clock according to the obtained line resolution value Write the sampled data to the left and right screen DC-FIFO and perform caching, while each cache data is read using double frequency RGB video clock, left half screen RGB data and right half screen RGB data Are separated into a sync signal and a left half screen RGB video signal and a right half screen RGB video signal. Since the data read / write throughput is equal to the synchronization signal read / write throughput, the conversion operation can be performed continuously and stably.
奇偶数分割画面モードRGBビデオ変換ユニット3-9は、4LINKのLVDSビデオソース同期信号およびLVDSビデオソースデータを、奇数ピクセルRGBビデオ信号および偶数ピクセルRGBビデオ信号に変換し、RGBビデオ信号出力ブロック3-10に送る。奇偶数分割画面モードを実行するためのビデオ変換プロセスでは、奇偶数分割画面モードRGBビデオ変換ブロック3-9が、4LINKのLVDSデータの中の2つの奇数ピクセルLINKおよび2つの偶数ピクセルLINKを検出し、LVDS同期信号、並列データを構成する2つの奇数および2つの偶数LINKデータを生成し、奇数ピクセルRGBビデオ信号および偶数ピクセルRGBビデオ信号を形成するために、並列データを前述のダブルLINKモード変換法に従い処理して、奇数ピクセルRGBビデオデータと偶数ピクセルRGBビデオデータを生成する。 Odd and even split screen mode RGB video conversion unit 3-9 converts 4LINK LVDS video source sync signal and LVDS video source data into odd pixel RGB video signal and even pixel RGB video signal, and RGB video signal output block 3- Send to 10. In the video conversion process to run the odd even split screen mode, the odd even split screen mode RGB video conversion block 3-9 detects two odd pixels LINK and two even pixels LINK in 4LINK LVDS data To generate two odd and two even LINK data composing LVDS synchronization signal, parallel data, and to form the odd pixel RGB video signal and even pixel RGB video signal, the parallel data is converted to double LINK mode as described above To generate odd pixel RGB video data and even pixel RGB video data.
RGBビデオ信号出力ブロック3-10は、RGB変換ブロック選択信号に応じて、対応するRGBビデオ信号を選択し、RGBビデオ信号をRGB出力クロックとともにDPビデオ信号変換ユニット4に伝送する。同期モード制御が発生すると、ビデオ同期信号は逆方向に動作し、RGB出力クロックの有効エッジとRGBデータのサンプリング中心の位相を比較し、出力クロックとデータに信号遅延成分により細かい遅延処理を行って位相差を除去し、出力クロックの有効エッジが常にデータのサンプリング中心にあるようにする。
The RGB video signal output block 3-10 selects a corresponding RGB video signal according to the RGB conversion block selection signal, and transmits the RGB video signal to the DP video
S400では、ビデオ変換構成ユニット5がDPビデオ変換開始命令を受信すると、DPビデオ信号変換ユニット4は、RGBビデオ信号をDPビデオ信号に変換し、DPビデオ信号をDP表示モジュールに送信する。本実施例のDPビデオ信号変換ユニット4は、DPレジスタブロック4-1と、左チャンネルDPビデオ信号変換ブロック4-2と、右チャンネルDPビデオ信号変換ブロック4-3と、DP液晶表示モジュール用コネクタ4-4を含み、各ブロックの詳細な説明は以下の通りである。
In S400, when the video
DPレジスタブロック4-1は、書き込まれたDPレジスタ命令に従って左チャンネルDPビデオ信号変換ブロック4-2および右チャンネルDPビデオ信号変換ブロック4-3を制御し、同時に、DP変換用の構成および動作を実行する。これらのDPレジスタ命令には、DP変換構成命令とDP変換開始命令が含まれる。 The DP register block 4-1 controls the left channel DP video signal conversion block 4-2 and the right channel DP video signal conversion block 4-3 according to the written DP register instruction, and at the same time, configures and operates the DP conversion. Run. These DP register instructions include a DP conversion configuration instruction and a DP conversion start instruction.
左チャンネルDPビデオ信号変換ブロック4-2は、RGBビデオ信号を受信し、RGBビデオ信号を左チャンネルDPビデオ信号に変換する構成変換動作を行い、変換された左チャンネルDPビデオ信号をDP液晶表示モジュールコネクタ4-4へ伝送し、DP変換構成命令をDPレジスタブロック4-1から受信すると、対応する構成変換動作が完了し、DPレジスタブロック4-1がDP表示モジュール初期化命令を受信すると、DP表示モジュール初期化命令は、DP液晶表示モジュールコネクタ4-4を介してDP表示モジュールに送信され、DPレジスタブロック4-1からDP変換開始命令を受信すると、変換動作を開始する。 Left channel DP video signal conversion block 4-2 receives an RGB video signal, performs a configuration conversion operation to convert the RGB video signal into a left channel DP video signal, and converts the converted left channel DP video signal into a DP liquid crystal display module When the data is transmitted to the connector 4-4 and the DP conversion configuration command is received from the DP register block 4-1, the corresponding configuration conversion operation is completed, and when the DP register block 4-1 receives the DP display module initialization command, The display module initialization command is transmitted to the DP display module via the DP liquid crystal display module connector 4-4, and when the DP conversion start command is received from the DP register block 4-1, the conversion operation is started.
右チャンネルDPビデオ信号変換ユニット4-3は、RGBビデオ信号を受信し、RGBビデオ信号を右チャンネルDPビデオ信号に変換する構成変換動作を行い、変換された右チャンネルDPビデオ信号をDP液晶表示モジュールコネクタ4-4へ伝送し、DP変換構成命令をDPレジスタブロック4-1から受信すると、対応する構成変換動作が完了し、DPレジスタブロック4-1がDP表示モジュール初期化命令を受信すると、DP表示モジュール初期化命令は、DP液晶表示モジュールコネクタ4-4を介してDP表示モジュールに送信され、DPレジスタブロック4-1からDP変換開始命令を受信すると、変換動作を開始する。 The right channel DP video signal conversion unit 4-3 receives an RGB video signal, performs a configuration conversion operation to convert the RGB video signal into a right channel DP video signal, and converts the converted right channel DP video signal into a DP liquid crystal display module When the data is transmitted to the connector 4-4 and the DP conversion configuration command is received from the DP register block 4-1, the corresponding configuration conversion operation is completed, and when the DP register block 4-1 receives the DP display module initialization command, The display module initialization command is transmitted to the DP display module via the DP liquid crystal display module connector 4-4, and when the DP conversion start command is received from the DP register block 4-1, the conversion operation is started.
変換ブロック選択信号がシングル、ダブル、または、4LINKモードである場合、そのRGBデータおよび同期信号（画面信号全体）は、2つの経路にコピーされて、DPビデオ信号変換ユニット4に出力される。左右分割画面変換モードが選択された場合には、左半分および右半分の画面データと、左半画面RGBビデオ信号と右半画面RGBビデオ信号がそれぞれ、左チャンネルDPビデオ信号変換ブロック4-2および右チャンネルDPビデオ信号変換ブロック4-3の同期信号に従って出力され、奇偶数分割画面変換モードが選択された場合には、奇数ピクセル並列データ、偶数ピクセル並列データおよび同期信号に従って、RGB奇数分割画面ビデオ信号およびRGB偶数分割画面ビデオ信号がそれぞれ、DPビデオ信号変換ユニット4に出力される。
When the conversion block selection signal is in the single, double, or 4LINK mode, the RGB data and the synchronization signal (the entire screen signal) are copied to the two paths and output to the DP video
DP液晶表示モジュールコネクタ4-4は、左チャンネルDPビデオ信号と右チャンネルDPビデオ信号を同時に受信し、DP表示モジュール6に接続されて、左チャンネルDPビデオ信号と右チャンネルDPビデオ信号をDP表示モジュールに送信する。
DP liquid crystal display module connector 4-4 receives left channel DP video signal and right channel DP video signal at the same time and is connected to
ビデオ変換構成ユニット5は、受信するLVDSビデオ信号の特性に応じて、LVDSビデオ信号の復号パラメータを設定し、LVDSビデオ復号制御信号を生成し、LVDSビデオ復号制御信号をLVDSビデオ信号復号ユニット2に送信し、LVDSビデオ変換パラメータを設定し、LVDSビデオ変換制御信号を生成し、LVDSビデオ変換制御信号をRGBビデオ信号変換ユニット3に送信し、DPビデオ変換構成パラメータを読み出し、DPビデオ信号変換ユニット4に対して、DP変換構成命令およびDP表示モジュール初期化命令を発行する。RGBビデオ信号変換ユニット3からDPビデオ変換開始信号を受信してDPビデオ変換開始命令を発行し、DPビデオ信号変換ユニット4に送信する。本実施例のビデオ変換構成ユニット5は、手動ディップスイッチ5-1と、JTAGインタフェース5-2と、DPビデオ変換構成ブロック5-3とを含む。各ブロックの詳細な説明は次のとおりである。
The video
手動ディップスイッチ5-1は、LVDSビデオ信号復号パラメータとLVDSビデオ変換パラメータを設定する。JTAGインタフェース5-2は、DPビデオ変換構成パラメータを受信する。 DPビデオ変換構成ブロック5-3は、LVDSビデオ信号復号パラメータをLVDSビデオ復号制御信号に変換し、LVDSビデオ信号復号ユニット2に送信し、LVDSビデオ変換パラメータをLVDSビデオ変換制御信号に変換し、RGBビデオ信号変換ユニット3に送信し、DPビデオ変換構成パラメータを読み出し、DPビデオ信号変換ユニット4に対してDP変換構成命令およびDP表示モジュール初期化命令を発行し、DPビデオ変換開始命令を生成し、RGBビデオ信号変換ユニット3がDPビデオ変換開始信号を受信した後、DPビデオ変換開始命令をDPビデオ信号変換ユニット4に送信する。
The manual dip switch 5-1 sets LVDS video signal decoding parameters and LVDS video conversion parameters. The JTAG interface 5-2 receives DP video conversion configuration parameters. DP video conversion building block 5-3 converts LVDS video signal decoding parameters into LVDS video decoding control signals and sends them to LVDS video
電源投入前に、ディップスイッチ5-1は、LVDSビデオ復号および変換構成用に設定され、電源投入後、DPビデオ変換構成ブロック5-3は、LVDSビデオ復号制御信号およびLVDSビデオ変換制御信号を、そのディップ状態に応じて生成し、JTAGインタフェース5-2からDPビデオ変換構成パラメータを読み出し、レジスタ命令の形式で、DPビデオ信号変換ユニット4に1つずつ書き込む。DP変換構成命令が最初に書き込まれる。DPビデオ信号変換ユニット4が設定を完了し、正常に動作することを確認した後、DP表示モジュール初期化命令が書き込まれる。各命令が書き込まれた後、そのレジスタの状態値が読み出されて、命令の実行が完了したことを確認した後、DPビデオ変換制御信号を受信すると、DP変換開始命令がレジスタに書き込まれ、DPビデオ変換動作が可能となる。
Before power-up, DIP switch 5-1 is set for LVDS video decoding and conversion configuration.After power-up, DP video conversion configuration block 5-3 sends LVDS video decoding control signal and LVDS video conversion control signal, Generated according to the dip state, reads the DP video conversion configuration parameters from the JTAG interface 5-2, and writes them to the DP video
本実施例の各機能ブロックは、FPGAで実現することができ、DPビデオ変換構成ブロック5-3は、従来のMCUによって実現することもできる。DPビデオ信号変換ユニット4は、DP信号の変換を達成するために、2つの専用DPブリッジチップを使用することによって実施することもできる。
Each functional block of the present embodiment can be realized by an FPGA, and the DP video conversion configuration block 5-3 can also be realized by a conventional MCU. The DP video
本実施例では、実施例１に基づき、バッファリングおよび周波数逓倍ユニット6を追加し、LVDSビデオ信号をDP1.2ビデオ信号に変換する場合を例に挙げて説明する。
In the present embodiment, a case where a buffering and
図5および図2に示すように、本実施例のLVDSビデオ信号をDP1.2ビデオ信号に変換するシステムは、LVDSビデオ信号変換ユニットと、バッファリングおよび周波数逓倍ユニットと、DP1.2ビデオ信号変換ユニットとを備える。 As shown in FIGS. 5 and 2, the system for converting the LVDS video signal of this embodiment into a DP1.2 video signal includes an LVDS video signal conversion unit, a buffering and frequency multiplication unit, and a DP1.2 video signal conversion. A unit.
LVDSビデオ信号変換ユニットは、LVDSビデオ信号をRGBビデオ信号に変換するために使用される。本実施例のLVDSビデオ信号をRGBビデオ信号に変換するプロセスは、「LVDSビデオ信号を4LANEのDPビデオ信号に変換する方法およびシステム」と称する中国特許公開番号「CN104966477A」のプロセスと同じであり得る。つまり、LVDSビデオ信号受信ユニット1と、LVDSビデオ信号復号ユニット2と、RGBビデオ信号変換ユニット3と、ビデオ変換構成ユニット5により、LVDSビデオ信号を変換してRGBビデオ信号を得るものであり、変換プロセスは従来技術であるので、ここでは説明しない。
The LVDS video signal conversion unit is used to convert an LVDS video signal into an RGB video signal. The process of converting the LVDS video signal to the RGB video signal of this embodiment can be the same as the process of the Chinese Patent Publication Number “CN104966477A” called “Method and System for Converting LVDS Video Signal to 4LANE DP Video Signal” . In other words, the LVDS video
本実施例のLVDSビデオ信号をDP1.2ビデオ信号に変換するシステムは、中国特許公開第CN104966477A号と比較して、得られたRGBに対して、バッファリングおよび周波数逓倍処理を行い、処理された信号を出力するバッファリングおよび周波数逓倍ユニット6を更に含む。バッファリングおよび周波数逓倍ユニット6は、左チャンネルRGBビデオ信号バッファリングおよび周波数逓倍ユニット6-1と、右チャンネルRGBビデオ信号バッファリングおよび周波数逓倍ユニット6-2と、RGBビデオ信号同期ユニット6-3を含む。左チャンネルRGBビデオ信号バッファリングおよび周波数逓倍ユニット6-1の入力は、RGBビデオ信号出力ブロック3-10に接続され、左チャンネルRGBビデオ信号バッファリングおよび周波数逓倍回路6-1の出力は、左チャンネルDP1.2ビデオ信号変換ブロック4-2に接続される。右チャンネルRGBビデオ信号バッファリングおよび周波数逓倍ユニット6-2の入力は、RGBビデオ信号出力ブロック3-10に接続され、右チャンネルRGBビデオ信号バッファリングおよび周波数逓倍ユニット6-2の出力は、右チャンネルDP1.2ビデオ信号変換ブロック4-3に接続される。左チャンネルDP1.2ビデオ信号変換ブロック4-2と右チャンネルDP1.2ビデオ信号変換ブロック4-3はそれぞれDP1.2表示モジュールコネクタに接続され、左チャンネルDP1.2ビデオ信号変換ブロック4-2と右チャンネルDP 1.2ビデオ信号変換ブロック4-3はそれぞれ、DP1.2レジスタブロック4-1にも接続されている。
The system for converting the LVDS video signal of this embodiment into a DP1.2 video signal was processed by performing buffering and frequency multiplication processing on the obtained RGB as compared with the Chinese Patent Publication No. CN104966477A. It further includes a buffering and
上記のシステムによって達成されるLVDSビデオ信号をDP1.2ビデオ信号に変換するプロセスは以下の通りである。 The process of converting the LVDS video signal achieved by the above system into a DP1.2 video signal is as follows.
1．LVDSビデオ信号をRGBビデオ信号に変換する工程については、従来技術であり、ここでは説明しない。 1． The process of converting an LVDS video signal into an RGB video signal is a conventional technique and will not be described here.
2、得られたRGBビデオ信号に対してバッファリングおよび周波数逓倍処理を施した後、処理信号を出力する。すなわち、左チャンネルRGBビデオ信号バッファリングおよび周波数逓倍ユニット6-1で、左チャンネルRGBビデオ信号に対してデータバッファリングおよびデータ逓倍処理を行い、左チャンネルデータおよびクロック周波数を改善する。 2. The obtained RGB video signal is subjected to buffering and frequency multiplication processing, and then a processed signal is output. That is, the left channel RGB video signal buffering and frequency multiplication unit 6-1 performs data buffering and data multiplication processing on the left channel RGB video signal to improve the left channel data and clock frequency.
右チャンネルRGBビデオ信号バッファリングおよび周波数逓倍ユニット6-2は、出力された右チャンネルRGBビデオ信号に対してデータバッファリングおよびデータ逓倍処理を行い、右チャンネルデータおよびクロック周波数を改善する。 The right channel RGB video signal buffering and frequency multiplication unit 6-2 performs data buffering and data multiplication processing on the output right channel RGB video signal to improve the right channel data and clock frequency.
RGBビデオ信号同期ユニット6-3は、得られた左チャンネルデータと、得られた右チャンネルデータとを同期させて、2つの経路のRGBデータ信号を同時に出力する。 The RGB video signal synchronization unit 6-3 synchronizes the obtained left channel data and the obtained right channel data, and simultaneously outputs RGB data signals of two paths.
出力周波数逓倍信号は、DP1.2変換構成命令およびDP1.2変換開始命令に応じたDP1.2変換のための構成および変換を行ってDP1.2ビデオ信号を得る。 The output frequency multiplication signal is configured and converted for DP1.2 conversion according to the DP1.2 conversion configuration command and the DP1.2 conversion start command to obtain a DP1.2 video signal.
DP1.2レジスタブロック4-1は、書き込まれたDP1.2レジスタ命令に従って、DP1.2変換のための構成および動作を制御する。 The DP1.2 register block 4-1 controls the configuration and operation for DP1.2 conversion according to the written DP1.2 register instruction.
左チャンネルDP1.2信号変換ブロック4-2は、左チャンネルRGBビデオ信号バッファリングおよび周波数逓倍ユニット6-1で同期された左チャンネルRGBビデオ信号を受信し、同期した左チャンネルRGBビデオ信号を左チャンネルDP1.2ビデオ信号に変換する構成および変換動作を行う。 The left channel DP1.2 signal conversion block 4-2 receives the left channel RGB video signal synchronized by the left channel RGB video signal buffering and frequency multiplication unit 6-1 and converts the synchronized left channel RGB video signal to the left channel. Performs configuration and conversion operation to convert to DP1.2 video signal.
右チャンネルDP1.2信号変換ブロック4-3は、右チャンネルRGBビデオ信号バッファリングおよび周波数逓倍ユニット6-2で同期された右チャンネルRGBビデオ信号を受信し、同期した右チャンネルRGBビデオ信号を右チャンネルDP1.2ビデオ信号に変換する構成および変換動作を行う。 Right channel DP1.2 signal conversion block 4-3 receives right channel RGB video signal synchronized by right channel RGB video signal buffering and frequency multiplication unit 6-2, and right channel RGB video signal synchronized to right channel Performs configuration and conversion operation to convert to DP1.2 video signal.
DP1.2表示モジュールコネクタ4-4は、得られた左チャンネルDP1.2ビデオ信号および右チャンネルDP1.2ビデオ信号を同時に受信し、左チャンネルDP1.2ビデオ信号および右チャンネルDP1.2ビデオ信号をDP表示モジュールに送信するために、DP表示モジュールに接続される。 DP1.2 display module connector 4-4 receives the obtained left channel DP1.2 video signal and right channel DP1.2 video signal simultaneously, and receives the left channel DP1.2 video signal and the right channel DP1.2 video signal. Connected to DP display module for transmission to DP display module.
本発明は、液晶モジュールの表示および検査の分野を含むが、これに限定されるものではないことに留意されたい。OLEDディスプレイモジュールやプラズマディスプレイモジュールなどのフラットパネルディスプレイモジュールの信号インタフェースは汎用性があるので、本発明は、OLEDディスプレイモジュールやプラズマディスプレイモジュールなどのフラットパネルディスプレイモジュールの表示や検査分野にも適用可能である。更に、フラットパネルディスプレイ示モジュールの信号インタフェース規格は頻繁に更新され、アップグレードされるので、本発明は、例えば、既存のDP1.0 / DP1.1 / DP1.2 / DP1.3インタフェース標準信号変換を含み、ビデオ電子規格協会によってその後にリリースされる新しいDPインタフェース標準信号と互換性があり、また、DPインタフェース標準信号は他のタイプの画像インタフェース標準信号と同様の効果を有する。 It should be noted that the present invention includes, but is not limited to, the field of liquid crystal module display and inspection. Since the signal interface of flat panel display modules such as OLED display modules and plasma display modules is versatile, the present invention can also be applied to the display and inspection fields of flat panel display modules such as OLED display modules and plasma display modules. is there. In addition, the signal interface standard of the flat panel display display module is frequently updated and upgraded, so the present invention, for example, replaces the existing DP1.0 / DP1.1 / DP1.2 / DP1.3 interface standard signal conversion. And is compatible with new DP interface standard signals that are subsequently released by the Video Electronics Standards Association, and DP interface standard signals have similar effects as other types of image interface standard signals.
本発明は、上述した実施形態に限定されるものではなく、本発明の技術的思想および構成、またはその教示の下で当業者が行ういくつかの改良、変更、改変、変形は、本発明の範囲内であると見なされる。 The present invention is not limited to the above-described embodiments. The technical idea and configuration of the present invention, or some improvements, changes, modifications, and variations made by those skilled in the art under the teaching of the present invention will not be limited to the present invention. Considered to be within range.
１ LVDSビデオ信号受信ユニット
１−１ LVDSビデオ信号インタフェース
１−２ LVDSビデオ信号受信終端ブロック
１−３ 4LINKのLVDSクロック信号復調ブロック
１−４ 4LINKのLVDSデータ信号復調ブロック
１−５ LVDS復調動的校正ブロック
２ LVDSビデオ信号復号ユニット
２−１ LVDSビデオ同期化およびバッファリングブロック
２−２ 4LINKのLVDSビデオ信号順序制御ブロック
２−３ LVDSビデオ同期信号復号ブロック
２−４ 4LINKのLVDSビデオデータ復号ブロック。
３ RGBビデオ信号変換ユニット
３−１ RGBビデオ信号適応制御ブロック
３−２ RGBビデオクロック適応構成ブロック
３−３ RGBビデオクロック生成ブロック
３−４ RGBビデオクロック出力調整ブロック
３−５ シングルリンクモードのRGBビデオ変換ブロック
３−６ ダブルリンクモードのRGBビデオ変換ブロック
３−７ 4リンクモードのRGBビデオ変換ブロック
３−８ 左右分割画面モードのRGBビデオ変換ブロック
３−９ 奇偶数分割画面モードのRGBビデオ変換ブロック
３−１０ RGBビデオ信号出力ブロック
４ DPビデオ信号変換ユニット
４−１ DPレジスタブロック
４−２ 左チャンネルDPビデオ信号変換ブロック
４−３ 右チャンネルDPビデオ信号変換ブロック
４−４ DP表示モジュールコネクタ
５ ビデオ変換構成ユニット
５−１ 手動ディップスイッチ
５−２ JTAGインタフェース
５−３ DPビデオ変換構成ブロック
６ バッファリングおよび周波数逓倍ユニット
６−１ 左チャンネルRGBビデオ信号バッファリングおよび周波数逓倍ユニット
６−２ 右チャンネルRGBビデオ信号バッファリングおよび周波数逓倍ユニット
６−３ RGBビデオ信号同期ユニット
1 LVDS video signal reception unit 1-1 LVDS video signal interface 1-2 LVDS video signal reception termination block 1-3 4LINK LVDS clock signal demodulation block 1-4 4LINK LVDS data signal demodulation block 1-5 LVDS demodulation
3 RGB Video Signal Conversion Unit 3-1 RGB Video Signal Adaptive Control Block 3-2 RGB Video Clock Adaptive Configuration Block 3-3 RGB Video Clock Generation Block 3-4 RGB Video Clock Output Adjustment Block 3-5 Single Link Mode RGB Video Conversion block 3-6 RGB video conversion block in double link mode 3-7 RGB video conversion block in 4 link mode 3-8 RGB video conversion block in left / right split screen mode 3-9 RGB video conversion block in odd / even split screen mode 3 -10 RGB video
Claims (14)
工程1：LVDSビデオ信号を受信し、受信されたLVDSビデオ信号を復調してLVDS並列復調データおよびLVDSピクセルクロックを生成する工程と、
工程2：LVDSビデオ復号制御信号とLVDSピクセルクロックに従って、LVDS並列復調データをビデオ復号して、LVDSビデオソースデータおよびLVDSビデオソース同期信号を生成する工程と、
工程3：LVDSビデオ変換制御信号に従って、LVDSビデオソースデータおよびLVDSビデオソース同期信号をRGBビデオ信号に変換する工程と、
工程4：DP変換構成命令およびDP変換開始命令に応じて、前記RGBビデオ信号に対してDP変換構成とDP変換動作を行い、DPビデオ信号を得る工程と
を含む方法。 A method for converting an LVDS video signal into a DP video signal, the method comprising:
Step 1: receiving an LVDS video signal, demodulating the received LVDS video signal to generate LVDS parallel demodulated data and an LVDS pixel clock;
Step 2: Video decoding LVDS parallel demodulated data according to LVDS video decoding control signal and LVDS pixel clock to generate LVDS video source data and LVDS video source synchronization signal;
Step 3: Converting the LVDS video source data and the LVDS video source synchronization signal into an RGB video signal according to the LVDS video conversion control signal;
Step 4: performing a DP conversion configuration and a DP conversion operation on the RGB video signal according to a DP conversion configuration command and a DP conversion start command to obtain a DP video signal.
LVDS受信クロックおよびLVDSデータを含むLVDSビデオ信号を受信する工程と、
受信されたLVDSビデオ信号に終端処理を行い、LVDS受信クロックおよびLVDSデータを出力する工程と、
復調クロックおよび復調イネーブル信号を生成するために、各LINKのLVDS受信クロックを復調する工程と、
各LINKの復調クロックおよび復調イネーブル信号によって、対応するLINKのLVDSデータをLVDS並列復調データに復調するとともに、LVDS受信クロックをLVDSピクセルクロックに復調する工程と、
を含む、請求項1に記載のLVDSビデオ信号をDPビデオ信号に変換する方法。 Step 1 includes
Receiving an LVDS video signal including an LVDS receive clock and LVDS data;
Terminating the received LVDS video signal and outputting an LVDS receive clock and LVDS data;
Demodulating the LVDS receive clock of each LINK to generate a demodulated clock and demodulated enable signal;
Demodulating the LVDS data of the corresponding LINK into LVDS parallel demodulated data by demodulating clock and demodulation enable signal of each LINK, and demodulating the LVDS receive clock to the LVDS pixel clock,
A method of converting an LVDS video signal according to claim 1 into a DP video signal.
LVDSピクセルクロックを、グローバルクロックパスを介して、LVDSビデオソースピクセルクロックに変換し、同時に、各LINKのLVDS並列復調データを、各LINKのLVDSピクセルクロックを使用して、キャッシングのためにDC-FIFOにそれぞれ同時に書き込み、前記LVDSビデオソースピクセルクロックを使用して1つずつ読み出して、同期データとする工程と、
LVDS奇偶数ピクセル逆転制御信号を受信すると、2つのリンクのLINK1とLINK2のデータを交換し、LVDSビデオ信号順序制御信号を受信すると、LINKS、LINK2、LINK3、LINK4の順に4つのリンクを配置し、
受信されたLVDSビデオ復号制御信号に従って、LVDSビデオソース同期信号に同期して読み出される各LINKのLVDS並列復調データを復号する工程と、
受信されたLVDSビデオ復号制御信号に従って、各LINKのLVDSビデオソースデータ信号に同期して読み出される各LINKのLVDS並列復調データを復号する工程と
を含む、請求項１に記載のLVDSビデオ信号をDPビデオ信号に変換する方法。 Step 2 includes
LVDS pixel clock is converted to LVDS video source pixel clock via global clock path, and at the same time, LVDS parallel demodulated data of each LINK is DC-FIFO for caching using LVDS pixel clock of each LINK Simultaneously writing to each of them, reading them one by one using the LVDS video source pixel clock, and providing synchronous data;
When the LVDS odd even pixel inversion control signal is received, the data of LINK1 and LINK2 of the two links are exchanged, and when the LVDS video signal sequence control signal is received, four links are arranged in the order of LINKS, LINK2, LINK3, LINK4,
Decoding the LVDS parallel demodulated data of each LINK read in synchronization with the LVDS video source synchronization signal according to the received LVDS video decoding control signal;
2. The LVDS video signal according to claim 1, comprising: decoding LVDS parallel demodulated data of each LINK read in synchronization with the LVDS video source data signal of each LINK in accordance with the received LVDS video decoding control signal. How to convert to a video signal.
前記LVDSビデオ変換制御信号に従って適合したRGBビデオクロック構成信号を生成する工程と、
前記RGBビデオクロック構成信号に従ってローカルクロック信号により対応する構成パラメータおよび構成イネーブル信号を生成する工程と、
前記構成クロックおよび構成イネーブル信号に従ってRGBビデオクロックを生成し、前記LVDSピクセルクロックに対応する周波数逓倍動作を実行する工程と、
シングルLINKモードとして構成された場合に、LVDSビデオソースピクセルクロックを、同じ周波数のRGBビデオピクセルクロックに変換する工程と、または、
ダブルLINKモードとして構成された場合に、LVDSビデオソースピクセルクロックを、二倍の周波数のRGBビデオピクセルクロックに変換する工程と、または、
4LINKモードとして構成された場合に、LVDSビデオソースピクセルクロックを、四倍の周波数のRGBビデオピクセルクロックに変換する工程と、
入力されたRGBビデオクロックの位相を半クロック周期だけ遅延させて、RGB出力クロック信号とする工程と、
シングルLINKのLVDSビデオソース同期信号およびLVDSビデオソースデータをRGBビデオ信号出力に変換する工程と、または、
ダブルLINKのLVDSビデオソース同期信号およびLVDSビデオソースデータをRGBビデオ信号出力に変換する工程と、または、
4LINKのLVDSビデオソース同期信号およびLVDSビデオソースデータをRGBビデオ信号出力に変換する工程と、または、
4LINKのLVDSビデオソース同期信号およびLVDSビデオソースデータを左半画面RGBビデオ信号および右半画面RGBビデオ信号の出力に変換する工程と、または、
4LINKのLVDSビデオソース同期信号およびLVDSビデオソースデータを、奇数ピクセルRGBビデオ信号および偶数ピクセルRGBビデオ信号に変換し、RGBビデオ信号出力を送信する工程と、
RGB変換ブロック選択信号に応じて対応するRGBビデオ信号を選択し、RGB出力クロック出力とともに選択されたRGBビデオ信号に対してDPビデオ信号変換を行う工程と
を含む、請求項３に記載のLVDSビデオ信号をDPビデオ信号に変換する方法。 Step 3 includes
Generating an RGB video clock configuration signal adapted according to the LVDS video conversion control signal;
Generating a corresponding configuration parameter and configuration enable signal by a local clock signal according to the RGB video clock configuration signal;
Generating an RGB video clock according to the configuration clock and the configuration enable signal, and performing a frequency multiplication operation corresponding to the LVDS pixel clock;
Converting the LVDS video source pixel clock to an RGB video pixel clock of the same frequency when configured as single LINK mode, or
Converting LVDS video source pixel clock to double frequency RGB video pixel clock when configured as double LINK mode, or
Converting the LVDS video source pixel clock to a quadruple frequency RGB video pixel clock when configured as 4LINK mode;
A step of delaying the phase of the input RGB video clock by a half clock period to obtain an RGB output clock signal;
Converting single LINK LVDS video source sync signal and LVDS video source data to RGB video signal output, or
Converting double LINK LVDS video source sync signal and LVDS video source data to RGB video signal output, or
Converting 4LINK LVDS video source sync signal and LVDS video source data to RGB video signal output, or
Converting the 4LINK LVDS video source synchronization signal and LVDS video source data to the output of the left half-screen RGB video signal and the right half-screen RGB video signal, or
Converting 4LINK LVDS video source synchronization signal and LVDS video source data into odd pixel RGB video signal and even pixel RGB video signal, and sending RGB video signal output;
4. The LVDS video according to claim 3, further comprising: selecting a corresponding RGB video signal according to the RGB conversion block selection signal and performing DP video signal conversion on the selected RGB video signal together with the RGB output clock output. A method of converting a signal into a DP video signal.
左チャンネルRGB周波数逓倍信号を受信し、左チャンネルRGB周波数逓倍信号に対して、前記DP変換構成命令およびDP変換開始命令に応じてDP変換構成およびDP変換動作を行い、左チャンネルDPビデオ信号を得る工程と、
右チャンネルRGB周波数逓倍信号を受信し、右チャンネルRGB周波数逓倍信号に対して、前記DP変換構成命令およびDP変換開始命令に応じてDP変換構成およびDP変換動作を行い、右チャンネルDPビデオ信号を得る工程と
を含む、請求項1に記載のLVDSビデオ信号をDPビデオ信号に変換する方法。 The DP conversion configuration instruction and the DP conversion start instruction are issued according to the written DP register instruction, and the step 4 includes
A left channel RGB frequency multiplied signal is received, and a left channel DP video signal is obtained by performing a DP conversion configuration and a DP conversion operation on the left channel RGB frequency multiplied signal according to the DP conversion configuration command and the DP conversion start command. Process,
A right channel RGB frequency multiplied signal is received and a right channel DP video signal is obtained by performing a DP conversion configuration and a DP conversion operation on the right channel RGB frequency multiplied signal according to the DP conversion configuration command and the DP conversion start command. The method of converting an LVDS video signal to a DP video signal according to claim 1 comprising the steps of:
プログラマブルロジックデバイスに設けられたLVDSビデオ信号変換ユニットおよびDPビデオ信号変換ユニットを備え、
前記LVDSビデオ信号変換ユニットは、LVDSビデオ信号をRGBビデオ信号に変換するように構成され、
前記DPビデオ信号変換ユニットは、DP変換構成命令およびDP変換開始命令に応じて、前記RGBビデオ信号のDP変換構成およびDP変換動作を行い、DPビデオ信号を得る
ことを特徴とするシステム。 A system for converting an LVDS video signal into a DP video signal, the system comprising:
Equipped with LVDS video signal conversion unit and DP video signal conversion unit provided in programmable logic device,
The LVDS video signal conversion unit is configured to convert an LVDS video signal to an RGB video signal;
The DP video signal conversion unit is configured to obtain a DP video signal by performing a DP conversion configuration and a DP conversion operation of the RGB video signal in response to a DP conversion configuration command and a DP conversion start command.
LVDSビデオ信号を受信し、受信したLVDSビデオ信号を復調してLVDS並列復調データおよびLVDSピクセルクロックを生成するLVDSビデオ信号受信ユニットと、
LVDSビデオ復号制御信号およびLVDSピクセルクロックに従って、LVDS並列復調データをビデオ復号して、LVDSビデオソースデータおよびLVDSビデオソース同期信号を生成するLVDSビデオ信号復号ユニットと、
LVDSビデオ変換制御信号に従って、LVDSビデオソースデータおよびLVDSビデオソース同期信号をRGBビデオ信号に変換するRGBビデオ信号変換ユニットと
を含む、請求項６に記載のLVDSビデオ信号をDPビデオ信号に変換するシステム。 The LVDS video signal conversion unit is
An LVDS video signal receiving unit that receives the LVDS video signal and demodulates the received LVDS video signal to generate LVDS parallel demodulated data and an LVDS pixel clock;
LVDS video signal decoding unit for video decoding the LVDS parallel demodulated data according to the LVDS video decoding control signal and the LVDS pixel clock to generate LVDS video source data and LVDS video source synchronization signal;
7. The system for converting an LVDS video signal into a DP video signal according to claim 6, comprising an RGB video signal conversion unit for converting LVDS video source data and LVDS video source synchronization signal into an RGB video signal according to the LVDS video conversion control signal. .
書き込まれたDPレジスタ命令に従って、前記DP変換構成命令およびDP変換開始命令を発行するDPレジスタブロックと、
左チャンネルRGB周波数逓倍信号を入力し、左チャンネルRGB周波数逓倍信号に対して、前記DP変換構成命令およびDP変換開始命令に応じたDP変換構成およびDP変換動作を行い、左チャンネルDPビデオ信号を得る左チャンネルDP信号変換ブロックと、
右チャンネルRGB周波数逓倍信号を入力し、右チャンネルRGB周波数逓倍信号に対して、前記DP変換構成命令およびDP変換開始命令に応じたDP変換構成およびDP変換動作を行い、右チャンネルDPビデオ信号を得る右チャンネルDP信号変換ブロックと、
左チャンネルDPビデオ信号および右チャンネルDPビデオ信号を同時に受信し、DP表示モジュールに接続されて、左チャンネルDPビデオ信号および右チャンネルDPビデオ信号をDP表示モジュールに送信するDP表示モジュールコネクタと
を含む、請求項６または７に記載のLVDSビデオ信号をDPビデオ信号に変換するシステム。 The DP video signal conversion unit includes:
A DP register block that issues the DP conversion configuration instruction and the DP conversion start instruction according to the written DP register instruction;
Left channel RGB frequency multiplied signal is input, and left channel RGB frequency multiplied signal is subjected to DP conversion configuration and DP conversion operation according to the DP conversion configuration command and DP conversion start command to obtain left channel DP video signal A left channel DP signal conversion block;
Right channel RGB frequency multiplied signal is input, and right channel RGB frequency multiplied signal is subjected to DP conversion configuration and DP conversion operation according to the DP conversion configuration command and DP conversion start command to obtain right channel DP video signal A right channel DP signal conversion block;
A DP display module connector that simultaneously receives a left channel DP video signal and a right channel DP video signal and is connected to the DP display module and transmits the left channel DP video signal and the right channel DP video signal to the DP display module; The system which converts the LVDS video signal of Claim 6 or 7 into DP video signal.
工程S1：LVDSビデオ信号をRGBビデオ信号に変換する工程と、
工程S2：前記RGBビデオ信号に対してデータバッファリングとデータ周波数逓倍処理を順次行い、RGB周波数逓倍信号を得る工程と、
工程S3：DP変換構成命令およびDP変換開始命令に応じて、前記RGB周波数逓倍信号に対してDP変換構成およびDP変換動作を行い、DPビデオ信号を得る工程と
を含むことを特徴とする方法。 A method for converting an LVDS video signal into a DP video signal, the method comprising:
Step S1: Converting an LVDS video signal to an RGB video signal;
Step S2: sequentially performing data buffering and data frequency multiplication processing on the RGB video signal to obtain an RGB frequency multiplication signal;
Step S3: performing a DP conversion configuration and a DP conversion operation on the RGB frequency multiplied signal in response to a DP conversion configuration command and a DP conversion start command to obtain a DP video signal.
S21）左チャンネルRGBビデオ信号に対してデータバッファリングおよびデータ周波数逓倍処理を順次行い、左チャンネルのデータ伝送速度およびクロック周波数を向上させ、同時に、右チャンネルRGBビデオ信号に対してデータバッファリングおよびデータ周波数逓倍処理を順次行い、右チャンネルのデータ伝送速度およびクロック周波数を向上させる工程と、
S22）左チャンネルデータと右チャンネルデータの同期処理を行い、左チャンネルRGB周波数逓倍信号および右チャンネルRGB周波数逓倍信号を得て、同期して送信する工程と
を含む、請求項９に記載のLVDSビデオ信号をDPビデオ信号に変換する方法。 The RGB video signal includes a left channel RGB video signal and a right channel RGB video signal, and the step S2 includes
S21) Data buffering and data frequency multiplication are sequentially performed on the left channel RGB video signal to improve the data transmission speed and clock frequency of the left channel, and at the same time, data buffering and data are performed on the right channel RGB video signal. A process of sequentially performing frequency multiplication processing to improve the data transmission speed and clock frequency of the right channel;
The LVDS video according to claim 9, further comprising: a step of performing synchronization processing of left channel data and right channel data to obtain a left channel RGB frequency multiplied signal and a right channel RGB frequency multiplied signal and transmitting them in synchronization. A method of converting a signal into a DP video signal.
左チャンネルRGB周波数逓倍信号を受信し、前記左チャンネルRGB周波数逓倍信号に対して、前記DP変換構成命令およびDP変換開始命令に応じてDP変換構成およびDP変換動作を行い、左チャンネルDPビデオ信号を得る工程と、同時に
右チャンネルRGB周波数逓倍信号を受信し、前記右チャンネルRGB周波数逓倍信号に対して、前記DP変換構成命令およびDP変換開始命令に応じてDP変換構成およびDP変換動作を行い、右チャンネルDPビデオ信号を得る工程と
を含む、請求項１０に記載のLVDSビデオ信号をDPビデオ信号に変換する方法。 The DP conversion configuration instruction and the DP conversion start instruction are issued according to the written DP register instruction, and the step S3 includes
The left channel RGB frequency multiplied signal is received, the left channel RGB frequency multiplied signal is subjected to DP conversion configuration and DP conversion operation according to the DP conversion configuration command and DP conversion start command, and the left channel DP video signal is Simultaneously receiving a right channel RGB frequency multiplied signal, performing DP conversion configuration and DP conversion operation on the right channel RGB frequency multiplied signal according to the DP conversion configuration command and DP conversion start command, A method for converting an LVDS video signal to a DP video signal according to claim 10, comprising: obtaining a channel DP video signal.
前記LVDSビデオ信号変換ユニットは、LVDSビデオ信号をRGBビデオ信号に変換するように構成され、
前記バッファリングおよび周波数逓倍ユニットは、RGBビデオ信号に対してデータバッファリングおよびデータ周波数逓倍処理を順次行ってRGB周波数逓倍信号を得るように構成され、
前記DPビデオ信号変換ユニットは、DP変換構成命令およびDP変換開始命令に応じて、RGB周波数逓倍信号に対してDP変換構成およびDP変換動作を行い、DPビデオ信号を得る
ことを特徴とするシステム。 A system for converting an LVDS video signal into a DP video signal, the system comprising an LVDS video signal conversion unit provided in a programmable logic device, a buffering and frequency multiplication unit, and a DP video signal conversion unit,
The LVDS video signal conversion unit is configured to convert an LVDS video signal to an RGB video signal;
The buffering and frequency multiplication unit is configured to sequentially perform data buffering and data frequency multiplication processing on the RGB video signal to obtain an RGB frequency multiplied signal,
The DP video signal conversion unit performs a DP conversion configuration and a DP conversion operation on an RGB frequency multiplied signal according to a DP conversion configuration command and a DP conversion start command to obtain a DP video signal.
左チャンネルRGBビデオ信号にデータバッファリングおよびデータ周波数逓倍処理を順次行い、左チャンネルのデータ伝送速度およびクロック周波数を向上させる左チャンネルRGBビデオ信号バッファリングおよび周波数逓倍ユニットと、
右チャンネルRGBビデオ信号にデータバッファリングおよびデータ周波数逓倍処理を順次行い、右チャンネルのデータ伝送速度およびクロック周波数を向上させる右チャンネルRGBビデオ信号バッファリングおよび周波数逓倍ユニットと、
左チャンネルデータと右チャンネルデータの同期処理を行い、左チャンネルRGB周波数逓倍信号と右チャンネルRGB周波数逓倍信号を得て、同期して送信するRGBビデオ信号同期ユニットと
を含む、請求項１２に記載のLVDSビデオ信号をDPビデオ信号に変換するシステム The RGB video signal includes a left channel RGB video signal and a right channel RGB video signal, and the buffering and frequency multiplying unit includes:
Left channel RGB video signal buffering and frequency multiplication unit for sequentially performing data buffering and data frequency multiplication processing on the left channel RGB video signal, and improving the data transmission speed and clock frequency of the left channel;
Right channel RGB video signal buffering and frequency multiplication unit that sequentially performs data buffering and data frequency multiplication processing on the right channel RGB video signal, and improves the data transmission speed and clock frequency of the right channel;
The RGB video signal synchronization unit according to claim 12, further comprising: an RGB video signal synchronization unit that performs synchronization processing of left channel data and right channel data, obtains a left channel RGB frequency multiplication signal and a right channel RGB frequency multiplication signal, and transmits the signals in synchronization. System to convert LVDS video signal to DP video signal
書き込まれたDPレジスタ命令に従って前記DP変換構成命令およびDP変換開始命令を発行するDPレジスタブロックと、
左チャンネルRGB周波数逓倍信号を受信し、左チャンネルRGB周波数逓倍信号に対して、DP変換構成命令およびDP変換開始命令に応じて、DP変換構成およびDP変換動作を行い、左チャンネルDPビデオ信号を得る左チャンネルDP信号変換ブロックと、
右チャンネルRGB周波数逓倍信号を受信し、右チャンネルRGB周波数逓倍信号に対して、DP変換構成命令およびDP変換開始命令に応じて、DP変換構成およびDP変換動作を行い、右チャンネルDPビデオ信号を得る右チャンネルDP信号変換ブロックと、
左チャンネルDPビデオ信号および右チャンネルDPビデオ信号を同時に受信するとともに、DP表示モジュールに接続されて、左チャンネルDPビデオ信号および右チャンネルDPビデオ信号をDP表示モジュールに送信するDP表示モジュールコネクタと
を含む、請求項１２に記載のLVDSビデオ信号をDPビデオ信号に変換するシステム。 The DP video signal conversion unit includes:
A DP register block that issues the DP conversion configuration instruction and the DP conversion start instruction according to the written DP register instruction;
Receives left channel RGB frequency multiplied signal, performs DP conversion configuration and DP conversion operation on left channel RGB frequency multiplied signal according to DP conversion configuration command and DP conversion start command, and obtains left channel DP video signal A left channel DP signal conversion block;
Receives the right channel RGB frequency multiplied signal, performs DP conversion configuration and DP conversion operation on the right channel RGB frequency multiplied signal according to the DP conversion configuration command and the DP conversion start command, and obtains the right channel DP video signal A right channel DP signal conversion block;
A DP display module connector for receiving a left channel DP video signal and a right channel DP video signal simultaneously and connected to the DP display module to transmit the left channel DP video signal and the right channel DP video signal to the DP display module; A system for converting the LVDS video signal according to claim 12 into a DP video signal.
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510365974.4 | 2015-06-29 | ||
| CN201510365974.4A CN105049773A (en) | 2015-06-29 | 2015-06-29 | Method of transforming LVDS video signal into DP video signal and system of transforming LVDS video signal into DP video signal |
| CN201510777335.9A CN105516632B (en) | 2015-11-13 | 2015-11-13 | LVDS vision signal is converted to the method and system of DP1.2 vision signal |
| CN201510777335.9 | 2015-11-13 | ||
| PCT/CN2016/087208 WO2017000849A1 (en) | 2015-06-29 | 2016-06-27 | Method and system for converting lvds video signal into dp video signal |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2018523363A true JP2018523363A (en) | 2018-08-16 |
| JP6574493B2 JP6574493B2 (en) | 2019-09-11 |
Family
ID=57607823
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2017561954A Active JP6574493B2 (en) | 2015-06-29 | 2016-06-27 | Method and system for converting LVDS video signals to DP video signals |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP6574493B2 (en) |
| KR (1) | KR102025026B1 (en) |
| WO (1) | WO2017000849A1 (en) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112004044B (en) * | 2020-09-02 | 2022-04-01 | 深圳市研盛芯控电子技术有限公司 | Digital-analog signal conversion integrated circuit |
| CN113573000A (en) * | 2021-07-27 | 2021-10-29 | 武汉帆茂电子科技有限公司 | Displayport HBR3 signal conversion device based on FPGA |
| CN114245201A (en) * | 2021-11-25 | 2022-03-25 | 湖南翰博薇微电子科技有限公司 | Video expansion screen display method, device, system, computer equipment and storage medium |
| CN115002383B (en) * | 2022-08-05 | 2022-10-28 | 广东欧谱曼迪科技有限公司 | SDI video signal processing system and method and signal isolation system |
| CN115882869B (en) * | 2022-12-09 | 2024-01-30 | 中国科学院长春光学精密机械与物理研究所 | Camera-Link decoding method based on signal time characteristics |
| CN115946632B (en) * | 2023-01-10 | 2023-08-18 | 润芯微科技(江苏)有限公司 | Multi-screen display central control entertainment system and display method |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010101976A (en) * | 2008-10-22 | 2010-05-06 | Lenovo Singapore Pte Ltd | Adapter for connecting display and display connection system |
| JP2010252317A (en) * | 2009-03-24 | 2010-11-04 | Kawasaki Microelectronics Inc | Communication system, data transmitter, and data receiver |
| CN204348298U (en) * | 2015-01-09 | 2015-05-20 | 苏州工业园区海的机电科技有限公司 | A kind of device LVDS vision signal being converted to EDP vision signal |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101420572B (en) * | 2007-10-24 | 2011-08-31 | 康佳集团股份有限公司 | Implementing method for function of DP interface and television set |
| CN102446477B (en) * | 2011-12-30 | 2013-11-20 | 武汉精测电子技术股份有限公司 | Liquid crystal module test device with display port (DP) interface and test method thereof |
| CN103475841B (en) * | 2013-09-25 | 2016-08-17 | 武汉精立电子技术有限公司 | LVDS video signal is converted to about 8LANE split screen MIPI video signal method |
| CN104575342B (en) * | 2014-12-30 | 2017-09-22 | 武汉精测电子技术股份有限公司 | Integral type liquid crystal module testing device |
| CN104575345B (en) * | 2015-01-15 | 2017-02-01 | 武汉精测电子技术股份有限公司 | OLED module test system and test method |
| CN105516632B (en) * | 2015-11-13 | 2019-04-30 | 武汉精测电子集团股份有限公司 | LVDS vision signal is converted to the method and system of DP1.2 vision signal |
| CN105049773A (en) * | 2015-06-29 | 2015-11-11 | 武汉精测电子技术股份有限公司 | Method of transforming LVDS video signal into DP video signal and system of transforming LVDS video signal into DP video signal |
-
2016
- 2016-06-27 KR KR1020187002656A patent/KR102025026B1/en active IP Right Grant
- 2016-06-27 JP JP2017561954A patent/JP6574493B2/en active Active
- 2016-06-27 WO PCT/CN2016/087208 patent/WO2017000849A1/en active Application Filing
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010101976A (en) * | 2008-10-22 | 2010-05-06 | Lenovo Singapore Pte Ltd | Adapter for connecting display and display connection system |
| JP2010252317A (en) * | 2009-03-24 | 2010-11-04 | Kawasaki Microelectronics Inc | Communication system, data transmitter, and data receiver |
| CN204348298U (en) * | 2015-01-09 | 2015-05-20 | 苏州工业园区海的机电科技有限公司 | A kind of device LVDS vision signal being converted to EDP vision signal |
Non-Patent Citations (3)
| Title |
|---|
| ""STDP4028 DisplayPort transmitter"", DATA BRIEF, vol. Rev 3, JPN6019009123, 15 September 2014 (2014-09-15), US, pages 1 - 8 * |
| ""STDP4028 DisplayPort transmitter"", DATASHEET, vol. Rev A, JPN7019000770, 3 March 2016 (2016-03-03), US, pages 1 - 43 * |
| 長野 英生 HIDEO NAGANO, 「高速ビデオ・インターフェース ＨＤＭＩ＆ＤＩＳＰＬＡＹＰＯＲＴのすべて」, vol. 第2版, JPN6019009121, 1 April 2014 (2014-04-01), JP, pages 255 - 300 * |
Also Published As
| Publication number | Publication date |
|---|---|
| KR102025026B1 (en) | 2019-09-24 |
| JP6574493B2 (en) | 2019-09-11 |
| KR20180021174A (en) | 2018-02-28 |
| WO2017000849A1 (en) | 2017-01-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6574493B2 (en) | Method and system for converting LVDS video signals to DP video signals | |
| KR101514413B1 (en) | Data transmission apparatus with information skew and redundant control information and method | |
| CN203574772U (en) | Device for converting single-LINK LVDS video signal into MIPI video signal | |
| CN104954723A (en) | Method and system for converting LVDS (low-voltage differential signaling) video signals into 1LANE DP (display port) video signals | |
| CN110581963B (en) | V-BY-ONE signal conversion method and device and electronic equipment | |
| CN105472288A (en) | Device and method for single-path to multiple-path conversion of V-BY-ONE video signals | |
| CN105491318A (en) | Device and method for single-path to multiple-path conversion of DP video signals | |
| CN103475843B (en) | The LVDS video signal of double LINK is converted to MIPI video signal method | |
| CN104967808A (en) | Method and system converting LVDS video signals to 2LANE DP video signals | |
| CN105049773A (en) | Method of transforming LVDS video signal into DP video signal and system of transforming LVDS video signal into DP video signal | |
| CN203504677U (en) | Device for converting LVDS video signal into MIPI video signal | |
| WO2017088242A1 (en) | Method for controlling start signal in timing controller integrated circuit, integrated circuit, and display panel | |
| CN203574773U (en) | Device for converting LVDS video signal into 8LANE left-and-ring split screen MIPI video signal | |
| CN105472287A (en) | Device and method for single-path to multiple-path conversion of single path of HDMI video signals | |
| CN203691524U (en) | Device for converting double LINKLVDS video signals to MIPI video signals | |
| CN104935859A (en) | Method and system for converting LVDS video signals into V-BY-ONE video signals suitable for 32 Lane | |
| CN104853133A (en) | Method and system for converting LVDS video signals into 8Lane V-BY-ONE video signals | |
| CN105025291A (en) | Method and device for generating TTL video signal | |
| CN204652546U (en) | For LVDS being converted to the system of V-BY-ONE vision signal | |
| CN104966477A (en) | Method and system for converting LVDS video signals to 4LANE DP video signals | |
| CN104902210A (en) | Method and system for converting LVDS (Low-Voltage Differential Signaling) video signal into video signal suitable for 16LaneV-By-ONE | |
| CN204732124U (en) | For LVDS vision signal being converted to the system of 16Lane V-BY-ONE vision signal | |
| CN204810422U (en) | System for be used for converting LVDS into 8LaneV -BY -ONE video signal | |
| CN203503282U (en) | Four-link device for converting LVDS video signal into MIPI video signal | |
| CN105516632B (en) | LVDS vision signal is converted to the method and system of DP1.2 vision signal |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180122 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190228 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190314 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190527 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190718 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190816 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6574493 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |