JP2018522352A - 適応型フェイルセーブパワーオン制御回路 - Google Patents

Abstract

回路は、電力を外部電源から受け取るための入力と、電力入力に結合され、調節された電圧を外部回路および電源制御回路それ自体に提供する電圧レギュレータと、接地と電圧レギュレータのイネーブル入力との間に結合される第1のスイッチとを含む。第1のスイッチの制御入力は、調節された電圧に結合され、その結果電圧レギュレータが、調節された電圧を提供するとき、第1のスイッチは、閉じられて、イネーブル入力を接地に結合し、電圧レギュレータをアクティブに保つ。第1のスイッチング回路は、電圧レギュレータの手動アクティブ化および非アクティブ化を提供し、第2のスイッチング回路は、電力入力が、電力供給状態になるときはいつでも、電圧レギュレータの自動アクティブ化を提供する。介在回路は、外部電源が継続して存在するにもかかわらず、第1のスイッチング回路が、第2のスイッチング回路を非アクティブにしているときは、それが電圧レギュレータをアクティブにするのを防止する。

Description

優先権主張
本出願は、2015年7月17日に出願された仮出願第62/193,745号の優先権を主張するものであり、その内容全体は、参照によりこれによって組み込まれる。

本開示は、適応型フェイルセーフパワーオン制御回路に関し、特に航空用ヘッドセットのための電力制御回路に関する。

米国特許第8,222,641号 米国特許第8,666,083号 米国特許第8,213,625号

電源制御回路は、電力を外部電源から受け取るための電力入力と、電力入力に結合され、調節された電圧を外部回路および電源制御回路それ自体に供給する電圧レギュレータと、接地と電圧レギュレータのアクティブロー・イネーブル入力との間に結合される第1の通常開の電気作動スイッチとを含む。第1のスイッチの制御入力は、調節された電圧に結合され、その結果電圧レギュレータが、調節された電圧を提供するとき、第1のスイッチは、閉じられて、電圧レギュレータのイネーブル入力を接地に結合し、電圧レギュレータをアクティブに保つ。第1の電力スイッチング回路は、電圧レギュレータの手動アクティブ化および非アクティブ化を提供し、第2の電力スイッチング回路は、電力入力が、電力供給状態になるときはいつでも、電圧レギュレータの自動アクティブ化を提供する。介在回路は、電力入力上に外部電源からの電力が継続して存在するにもかかわらず、第1の電力スイッチング回路が、電圧レギュレータを非アクティブにしているときは、第2の電力スイッチング回路が電圧レギュレータをアクティブにするのを防止する。

実施は、下記の事項の1つまたは複数を任意の組み合わせで含んでもよい。介在回路（intervening circuit）は、第2の通常開の電気作動スイッチを含んでもよく、第2のスイッチは、第2の電力スイッチング回路が、最初にアクティブにされるときは、第2の電力スイッチング回路によって閉じられ、調節された電圧が、第2の電力スイッチング回路に提供されるときは、第2の電力スイッチング回路によって開かれる。第2のスイッチは、電圧レギュレータのイネーブル入力と接地との間に接続され、制御入力は、第2の電力スイッチング回路の出力に結合される。

第1の電力スイッチング回路は、第1のノードにおける第4の通常閉の電気制御スイッチと第2のノードにおける電圧レギュレータのイネーブル入力との間に結合される第3の通常開の瞬時スイッチを含んでもよく、第4のスイッチは、第3のスイッチおよび第4のスイッチの両方が、閉じられるとき、電圧レギュレータのイネーブル入力が、接地に結合されて、電圧レギュレータをアクティブにするように、第3のスイッチの第1のノードを接地に結合し、制御回路は、第3のスイッチの第1のノードに結合される入力、第1のスイッチの制御入力に結合される出力、および接地への接続を有し、電圧レギュレータが、調節された電圧を提供するとき、第4のスイッチは、開かれて、第2のスイッチの第1のノードを接地から切り離し、制御回路は、第1のスイッチのゲートを接地に結合し、それにより第1のスイッチを開き、電圧レギュレータのイネーブル入力を接地から切り離すことによって電圧レギュレータを非アクティブにするように構成される。制御回路は、第3のスイッチが、閉じられ、調節された電圧が、存在するとき、電圧レギュレータを無効にしてもよい。調節された電圧が、存在するとき、第3のスイッチを閉じることは、制御回路の入力を電圧レギュレータのイネーブル入力に結合し、イネーブル入力は、制御回路が第1のスイッチを開くまで第1のスイッチによって接地に保持される。第4のスイッチは、調節された電圧によって電力供給されるバイアス電源からそのゲートに負電圧を受け取ると開くデプレッションモードの接合型電界効果トランジスタ(JFET)を含んでもよい。

第2の電力スイッチング回路は、電力入力、調節された電圧、接地、および介在回路への制御出力に結合されるラッチ回路を含んでもよく、電力が、最初に電力入力上で受け取られるとき、ラッチ回路は、電力入力からの電圧を制御出力に提供する第1の状態にラッチされ、調節された電圧が、その後に受け取られるとき、ラッチ回路は、制御出力を接地に接続する第2の状態にラッチされる。ラッチ回路は、第1の抵抗器を介して電力入力にかつ制御出力に接続されるゲート、第2の抵抗器を介して電力入力に接続されるドレイン、および接地に接続されるソースを有する第1のトランジスタと、第3のトランジスタを介して第1のトランジスタのドレインにかつ調節された電圧に接続されるゲート、制御出力に接続されるドレインおよび接地に接続されるソースを有する第2のトランジスタとを含んでもよく、電源電圧は、調節された電圧がない場合、第1のトランジスタおよび制御出力をアクティブにし、第1のトランジスタは、第3の抵抗器を通じて第2のトランジスタのゲートを接地に接続して、ラッチ回路を第1の状態に設定し、調節された電圧は、存在するときは、第2のトランジスタをアクティブにし、これにより第1のトランジスタのゲートおよび制御出力が接地に結合され、ラッチ回路を第2の状態に設定する。第1および第2のトランジスタは、金属酸化膜半導体電界効果トランジスタ(MOSFET)を含んでもよい。第2のスイッチは、電力入力とラッチ回路との間に挿入されてもよく、第2の電力スイッチング回路は、第2のスイッチが、閉じられるときにだけ、アクティブである。第2のスイッチは、金属酸化膜半導体電界効果トランジスタ(MOSFET)を含んでもよい。第1のスイッチは、金属酸化膜半導体電界効果トランジスタ(MOSFET)を含んでもよい。電池が、電圧レギュレータに接続されてもよく、電圧レギュレータは、電力入力上の電力の存在にかかわらず、有効であるとき、調節された電圧を提供する。

第1の電力スイッチング回路は、関連回路が、使用されていないとき、自動的に電圧レギュレータを非アクティブにするように構成されてもよい。第2の電力スイッチング回路は、電力入力、調節された電圧、接地、および介在回路への制御出力に結合されるラッチ回路を含んでもよく、その結果電力が、最初に電力入力上で受け取られるとき、ラッチ回路は、電力入力からの電圧を制御出力に提供する第1の状態にラッチされ、調節された電圧が、その後受け取られるとき、ラッチ回路は、制御出力を接地に接続する第2の状態にラッチされる。

一般に、一態様では、第3の音声入力と組み合わせるために第1の音声入力と第2の音声入力との間で選択するための音源選択回路は、第1の音声入力がアクティブであるとの指示を受け取る第1の入力と、第2の音声入力がアクティブであるとの指示を受け取る第2の入力と、第1または第2の音声入力が優先されるかどうかの指示を受け取る第3の入力と、第1の音声入力が第1のモードまたは第2のモードであるかどうかの指示を受け取る第4の入力と、第1の音声入力を音声出力に結合するように第1のスイッチを制御する第1の出力と、第2の音声入力を音声出力に結合するように第2のスイッチを制御する第2の出力とを含む。

実施は、下記の事項の1つまたは複数を任意の組み合わせで含んでもよい。第1のNANDゲートは、第1および第2の入力に接続される入力を有してもよく、第1および第2の両方の入力が、ローでない限り、出力ハイを作成し、第1の通常開のトランジスタは、第4の入力に結合されるゲート、および接地に結合されるソースを有してもよく、第2のNANDゲートは、抵抗器を介して電圧源に接続される入力と、第3の入力が、第1の音声入力が優先されることを指示するとき、開いているスイッチおよび第1のトランジスタを通じて第1のトランジスタのドレインに接続される入力の両方を有してもよく、第1のNORゲートは、第1のNANDゲートの出力に接続される第1の入力、および抵抗器を介して電圧源に接続される第2の入力を有してもよく、第2のNORゲートは、第1のNANDゲートの出力に接続される第1の入力、および第2のNANDゲートの出力に接続される第2の入力を有してもよく、第2の通常開のトランジスタは、第1のNORゲートの出力に結合されるゲート、接地に接続されるソース、および第1の出力に接続されるドレインを有してもよく、第3の通常開のトランジスタは、第2のNORゲートの出力に結合されるゲート、接地に接続されるソース、および第2の出力に接続されるドレインを有してもよい。第1の入力が、第1の抵抗器を介して第1の出力に接続され、第2の入力が、第2の抵抗器を介して第2の出力に接続されるとき、対応するNORゲートが、対応するトランジスタを閉じない限り、第1の入力は、第1の出力を直接制御し、第2の入力は、第2の出力を直接制御する。

優先順位付け回路は、第3の音声入力がしきい値を上回るかまたは下回るかを決定する優先順位付けアクティブ化回路と、3つの入力状態を有する優先スイッチとを含んでもよく、優先スイッチが、第1の状態にあるとき、優先順位付け回路は、第3の入力の状態にかかわらずイネーブル出力を提供し、優先スイッチが、第2の状態にあるとき、優先順位付け回路は、第3の入力がしきい値を下回るときだけイネーブル出力を提供し、優先スイッチが、第3の状態にあってもよいとき、優先順位付け回路は、イネーブル出力を提供しなくてもよい。第1および第2の出力は、それぞれの第1および第2のANDゲートを含んでもよく、第1および第2のANDゲートの各々は、その第1の入力において対応する第1または第2の入力イネーブル信号を受け取り、その第2の入力において優先順位付け回路からイネーブル出力を受け取り、その結果第1および第2のANDゲートは、優先順位付け回路がイネーブル出力を提供する場合に限り、それぞれの第1または第2のスイッチをアクティブにする。

上で述べられたすべての例および特徴は、任意の技術的に可能な方法で組み合わされてもよい。他の特徴および利点は、説明および請求項から明らかになるであろう。

回路図である。 回路図である。 回路図である。 回路図である。

［自動および手動電力制御］
航空機において使用するためのアクティブノイズ低減(ANR)ヘッドセットにおける共通問題は、ヘッドセットが、オンオフされなければならない、すなわち例えばANRシステムに関してもし何かがうまくいかないならば、パイロットまたは乗客が、それらをオフにすることができる必要があるということである。もしヘッドセットが、航空機から電力を受け取るとき、単に電源を入れるように構成されるならば、手動の電源オフ制御は、航空機が始動される次回にヘッドセットが電力供給するのを防止してもよい。内容全体が、参照によりここに組み込まれる、米国特許第8,222,641号、第8,666,083号、および第8,213,625号において述べられるように、いくつかのヘッドセットは、内部電池電力から動作しているとき、その電池を維持するために、それらが、ヘッドセットが使用されていないことを検出する、自動パワーオフ特徴を有する。手動オンオフ制御と同様に、自動オフ特徴は、自動オン特徴と競合する。この開示の1つの目標は、航空機無線で(またはすでに電力供給されている航空機無線に接続されるとき)パワーオンになり、手動オンオフ制御を提供し、手動および自動制御を互いに競合させないヘッドセットを提供することである。

この機能性を提供する回路は、図1に示される。電力管理回路100は、ヘッドセット104、ならびに電力管理回路それ自体の残りに電力を提供する電圧レギュレータ102を含む。ヘッドセットは、ボックス104によって表され、それは、ヘッドセットが、負荷を電圧レギュレータに提示し、電力管理回路と共通の接地を有することを簡単に示すように意図されている。電圧レギュレータ102は、電力を外部電源106、一般に航空機インターコムシステム(ICS)から受け取る。電圧レギュレータはオプションとして、ICSから切り離されるときまたはICSが動作電圧をヘッドセットに提供しない航空機内で電力を供給するために、電池108から電力を受け取ってもよい。

電力管理回路100は、介在回路150によって連結される2つの制御回路110および130を有し、その介在回路は、図1の例ではたまたま単一トランジスタである。制御回路110は、手動オンオフ制御を提供し、オプションとして自動オフ制御を提供する。それは、瞬時押しボタンスイッチ112、マイクロコントローラ114、トランジスタ116、抵抗器120、およびバイアス源124を含む。手動制御回路110は、電圧レギュレータ102のイネーブル入力152に接続され、調節された電圧V_CCを電圧レギュレータ出力154から受け取る。手動制御回路はまた、以下で述べられるトランジスタ158のゲートにも接続される。

トランジスタ116は、デプレッションモードJFET(接合型電界効果トランジスタ)などの、通常閉のトランジスタである。スイッチ112は、2つの端子112aおよび112bを有する。第1の端子は、電圧レギュレータのイネーブル入力152に接続され、もう一方のものは、トランジスタ116のドレインに接続される。スイッチ112が、押されるとき、これは、トランジスタ116を通じてイネーブル入力152を接地に結合して、イネーブル入力152をプルダウンし、電圧レギュレータ102をアクティブにする。いったんアクティブにされると、電圧レギュレータは、V_CC電圧を提供することを開始し、それは、プルアップ抵抗器156を通ってラッチトランジスタ158のゲートへ流れる。このトランジスタは、エンハンスメントモードMOSFETなどの、通常開のトランジスタである。そのゲートにおける正電圧は、トランジスタ158をアクティブにして、それを閉じ、イネーブル入力152を第2の点において接地に結合する。電圧レギュレータ自身の出力電圧は、そのイネーブル入力を制御するトランジスタを閉じた状態に保持しているので、これは、電圧レギュレータをオンにラッチする。

いったん電圧レギュレータが、V_CCを供給することを開始すると、バイアス源124は、通常閉のトランジスタ116をアクティブにして、それを開き、スイッチ112の第2の端子を接地から切り離すバイアス電圧を生成することを開始する。イネーブル入力はなお、トランジスタ158によってローに保持されるので、これは、スイッチ112をマイクロコントローラ114のための入力デバイスに転換する効果を有する。それを押さえるなどの、スイッチ112へのユーザからの入力に起因してか、または自動オフ機能を実施するソフトウエアもしくは他の入力(図示されず)に起因して、マイクロコントローラが、ヘッドセットをオフにすべきであると決定するとき、それは、その制御出力114aを接地に結合する。これは、トランジスタ158のゲートを接地にプルダウンして、そのトランジスタを非アクティブにし、電圧レギュレータのイネーブル入力152を接地から切り離し、電圧レギュレータをオフにする。いったん電圧レギュレータが、オフにされると、V_CC電圧はもはや、トランジスタ158を閉じた状態に保持するために利用できず(マイクロコントローラ114が、非アクティブにされた後でさえ)、それでそれは、再び有効になるまでオフのままであることになる。バイアス源124もまた、非アクティブにされることになり、トランジスタ116が閉じることを可能にし、押されたときに電圧レギュレータをオンに戻すようにスイッチ112のための制御回路をリセットする。

自動オン制御回路130は、オプションのアクティブ化スイッチ132、一対のトランジスタ134、136、および3つの抵抗器138、140、142を含む。制御回路は、外部電源106、調節されたV_CC電圧154(抵抗器160を介して)、および介在回路150の入力に接続される。初期状態では、電圧が、存在しないとき、両方のトランジスタ134、136は、非アクティブであり、従って開いている(それらのソースとドレインとの間に高インピーダンスを提供する)。電力が、最初に外部電源106から受け取られるとき(アクティブ化スイッチ132が閉じられると仮定する)、電流は、入力から抵抗器138および140を通って非アクティブなV_CC入力へ流れる。電圧レギュレータと制御回路との間の抵抗器160のために、これらの抵抗器は、分圧器とし動作して、たまたま外部電源によって供給される電圧の約半分である電圧を第2のトランジスタ136のゲートに置く。同時に、第1のトランジスタのゲートは、高インピーダンスを提示するので、外部入力の全電圧もまた、第3の抵抗器142を通じてそこに現れることになる。より大きい電圧が、第1のトランジスタ134のゲート上に展開するので、それは、第2のトランジスタ136より前にしきい値に達し、アクティブになることになる。第1のトランジスタ134が、アクティブにされるとすぐに、それは、抵抗器140を通じて第2のトランジスタ136のゲートを接地に結合して、そのゲート電圧がしきい値に達する前にそれがアクティブになるのを阻止する。

第1のトランジスタが、アクティブにされ、第2のトランジスタが、非アクティブにされるので、制御回路の出力は、接地への経路を有さず、第3の抵抗器142を通じて外部電圧に追随することになる。これは、電圧レギュレータのイネーブル入力152をプルダウンするために介在回路(以下で述べられる)をアクティブにして、調節された電圧出力154にV_CCを供給するために電圧レギュレータをアクティブにする。電圧レギュレータをオンにすることはまた、ラッチトランジスタ158、ならびに手動制御回路110の内部のマイクロコントローラ114、バイアス電源124、およびトランジスタ116にも電力を提供する。これは、電圧レギュレータをオンにラッチし、あたかもシステムが手動でオンにされたかのように、スイッチ112をマイクロコントローラへの入力として構成する。

自動オン制御回路の2つのトランジスタは、非計数型(un-clocked)フリップフロップまたはラッチ回路を実施する。電圧レギュレータからのV_CCの出現の後、第2のトランジスタ136のゲートにおける電圧は、そのしきい値を十分上回る、調節された電圧と外部電圧との間の中間点あたりまでプルアップされることになる。この点において、第2のトランジスタは、アクティブにされることになり、第1のトランジスタ134のゲートを接地に接続し、それを非アクティブにする。この逆は、制御回路の出力を接地に接続して、介在回路を非アクティブにする。電圧レギュレータは、今では手動制御回路によって有効な状態に保持されるので、介在回路を無効にすることは、それがシステムをオンにした後に自動オン制御回路をシステムから切り離す効果を有する。これは、ユーザまたはマイクロコントローラが、外部電力もまた除去された後(または自動オンアクティブ化スイッチ132が入れ直される)まで、自動オンシステムがそれをオンに戻すことなく、システムをオフにすることを可能にする。それは、たとえV_CCが、ヘッドセットがオフにされたので除去されるとしても、第2のトランジスタ136のゲートにおける分割外部電圧が、しきい値を上回るままであり、その結果トランジスタが、アクティブにされたままであり、第1のトランジスタのゲートを接地に直接接続し、外部電圧がトランジスタをそれらが介在回路をアクティブにした状態に戻すことを可能にしないからである。いったん外部電圧もまた、除去されると、両方のトランジスタは、それらのゲート電圧を失い、初期条件にリセットされる。

述べられたように、この例では、介在回路150は、MOSFETなどの、単一の通常開のトランジスタにすぎず、そのソースは、接地に接続され、そのドレインは、電圧レギュレータのイネーブル入力に接続される。自動オン制御回路130が、電圧をその出力に提供するとき、これは、トランジスタをアクティブにして、電圧レギュレータのイネーブル入力152を接地に結合する。調節されたV_CC電圧が、自動オン制御回路の状態をひっくり返すとき、介在回路トランジスタのゲートにおける電圧は、接地に行き、イネーブル入力を接地から切り離すが、しかしその時まで、イネーブル入力は、手動制御回路110によって接地に保持されている。

［音源管理］
いくつかの例では、ヘッドセットは、3つの別個の音源、すなわちインターコム(ICS)、ブルートゥース（登録商標）(BT)音声、および有線補助音声(AUX)のための入力を有する。加えて、BT音声は、通話音声(HFP、ハンズフリープロフィールに対して)かまたはステレオ音声(A2DP)を提供してもよい。もし2つ以上の音源が、一度に利用可能であるならば、システムは、それらを一緒に混ぜ合わせるか、または1つを他より優先することができる。いくつかのシステムは、より低い優先度の音声のボリュームを下げることを選択し、一方他のシステムは、それを完全に切り離すことを選択する。以下で述べられるシステムは、数度の優先順位付けを提供する。最初に、ICS音声が、すべての他の音源より優先され、決して切り離されない。ユーザ入力は、追加の音源が、ICSと混合され、ICSがアクティブであるときは沈黙させられ、または完全に遮断されるべきかどうかを決定する。第2のユーザ入力は、A2DPとAUXとの間で、もしそれらの両方が同時にアクティブであるならば、どちらが優先されるべきかを決定する。本システムは、この設定にかかわらず、HFPがAUXよりも優先すべきであると仮定するが、しかしこれはまた、変更されることもあり得る。

図2は、この優先順位付けスキームの第1の段階を示す。航空機ICS音声は、航空機コネクタ202において受け取られ、そこではステレオ/モノラルスイッチ204は、両方のイヤーカップへのモノラル信号の複製を可能にしてもよい。ICS音声は、途切れずにヘッドフォンコネクタ206まで通り抜ける。ブルートゥース（登録商標）音声システム208は、2つのBT音声信号を提供し、状態出力信号を提供する。AUXコネクタ210は、2つのAUX音声信号を提供する。BTおよびAUX音声は、ヘッドフォンコネクタ206に一対の二重極単投スイッチ212、214によって接続され、それらは次に、一対のANDゲート216、218によって制御される。ANDゲートは、ICS優先サブ回路220、および二次的優先サブ回路240の組み合わせによって制御される。

ICS優先サブ回路220では、優先スイッチ222は、3つの位置を有し、上部から下へそれらは、沈黙、混合、およびすべてオフである。すべてオフの位置では、スイッチ222は、BTシステムのイネーブル入力224を接地に接続して、BTシステムを無効にする。いくつかの例では、別個のBT電源が、存在してもよく、スイッチは、BTシステムを無効にするためにその電源のイネーブル入力を接地に接続してもよい。すべてオフの位置でのスイッチ222はまた、V_CCと優先モジュール228の出力との間の通常閉のスイッチ226も接地に接続して、そのスイッチを開く。中間の「混合」位置では、スイッチ222は、優先モジュール228のディスエーブル入力を接地に接続して、優先モジュールがBTかまたはAUX入力を切り離すのを阻止する。スイッチ226は、閉じたままにされて、プルアップ抵抗器230を通じてV_CC電力をサブシステムの出力232に接続し、それは、ANDゲート216、218の対に接続される。スイッチがBT電源イネーブル入力224を接地に接続しない状態では、それは、V_CCおよびプルアップ抵抗器によってプルアップされ、有効になる。最後に、下部の「沈黙」位置では、優先スイッチは、何にも接続されず、BT電源および優先モジュールは、有効になり、出力232は、V_CCおよび抵抗器230によってプルアップされる。このモードでは、もし優先モジュールが、ICSがアクティブであり、二次的音声が沈黙させられるべきであると決定するならば、それは、出力232をプルダウンし、両方のANDゲート222、224を非アクティブにし、両方のスイッチ226、228を開く。

ICS優先サブ回路が、ANDゲート216、218を無効にしていないと仮定すると、二次的優先サブ回路240は、BTまたはAUX音声のどちらが、ヘッドセットに渡されるかを制御するために一方を有効にし、もう一方を無効にする。Aux/BT優先スイッチ242は、2つのうちのどちらが優先するかを決定し、Aux検出回路244は、AUX入力がアクティブであるかどうかを決定する。BTシステム出力246は、BTがアクティブかどうかおよびそれがどのモードであるかをサブ回路240に直接伝える。二次的優先サブ回路240の動作は、図3においてより詳細に示される。

図3での回路は、Aux検出回路244からの入力AUX Act、ならびにBTシステムからの入力BT ActおよびHFP/A2DPを有する。回路の出力は、BT ONおよびAUX ONであり、それらは、図2の回路での対応するANDゲート216、218に接続する。Aux/BT優先スイッチ242は、明瞭にするために再度図示される。この回路では、2つの出力ラインは、対応するトランジスタ302、304のドレインに接続され、それらのトランジスタは、接地に接続されるそれらのソースを有する。出力はまた、プルアップ抵抗器306、308を介して、対応するAct入力にも接続される。論理ゲート310、312、314、および316は、対応するON出力ラインを無効にするためにトランジスタの片方またはもう一方をアクティブにするように構成される。もしトランジスタの1つが、アクティブでなく、対応するAct入力が、ハイであるならば、それは、対応するON出力をプルアップすることになる。

第1のゲート310は、NANDゲートであり、その入力は、2つのAct入力に結合され、その出力は、第2および第3のゲート312、314、すなわち両方のNORゲートの入力に結合される。第2のゲート312は、第4のゲート316、すなわち別のNANDゲートの出力に結合されるその第2の入力を有し、一方第3のゲートは、プルアップ抵抗器318を通じて電圧ハイV_LDOに結合されるその第2の入力を有する。第4のゲート316は、またプルアップ抵抗器318にも接続される両方の入力を有する。プルアップ抵抗器318に接続される3つの入力はまた、Aux/BTスイッチ242にも接続され、それを通じてトランジスタ320にも接続される。トランジスタ320は、MOSFETなどの、通常開のデバイスであり、トランジスタ320は、Aux/BTスイッチが閉じられるとき、そのスイッチを接地に接続する。トランジスタのゲートは、別の抵抗器322を介してHFP/A2DP入力246によって制御される。

表１は、図3の回路によって実施される論理を示す。入力は、AUX入力上に信号があることを示すAux Act、ブルートゥース（登録商標）についても同じことを示すBT Act、論理「1」によって示されるように、AUXが、ブルートゥース（登録商標）よりも優先されるとき、スイッチが、閉じられる、Aux/BT、および「0」が、現在のモードがHFPであることを示し、「1」が、現在のモードがA2DPであることを示す、HFP/A2DPである。表中の最初の5つの状態について、出力AUX ONおよびBT ONは、最初の2つの入力列をまねる。もしどちらの入力も、アクティブでないならば、両方の出力は、無効にされる。この場合には、NANDゲート310は、論理「1」を両方のNORゲート312および314に出力しており、それは次に、トランジスタ302および304を開くために論理「0」を出力するとしても、アクティビティ入力は、両方ともまた論理「0」でもあるので、両方の出力は、「0」のままである。もし1つの入力だけが、アクティブであるならば、その出力だけが、有効になる。この場合もやはり、NAND310は、論理「1」を出力することになり、それで両方のNORゲート312および314は、論理「0」を出力し、両方のトランジスタ302および304を開くが、しかしAux ActまたはBT Actの1つだけが、「1」であり、それで対応する出力だけが、「1」であることになる。

第3および第4の列は、両方の入力が、アクティブであるとき、重要である。この場合には、NAND310は、「0」を出力することになり、NORゲートの出力をそれらの他の入力の制御下に残す。HFP/A2DP入力が、BT接続がA2DPであることを示し、娯楽音声を意味する限り、Aux/BTスイッチが、制御し、もし閉であるならばAUXを有効にし、もし開であるならばBTを有効にする。すなわち、Aux/BTスイッチが、開いているとき、NORゲート314の入力およびNANDゲート316の両方の入力は、V_LDOおよび抵抗器318によってプルアップされる。これは、BT ONを有効にするためにNOR314出力を「0」にし(BT Auxは「1」にあるので)、一方NAND310からの「0」出力と組み合わされるNAND316による「0」出力は、NOR312出力を「1」にして、トランジスタ302を閉じ、AUX ON出力を接地する。Aux/BTスイッチが、閉じられるとき、それは、MOSFET320を通じてNORゲート314の入力およびNANDゲート318の両方の入力を接地に接続し、それでNORゲート314は、「1」を出力し、MOSFET304を通じてBT ON出力を接地し、NANDゲート316は、「1」を出力し、NOR312に「0」を出力させ、AUX Act「1」がAUX ONに「1」をもたらすことを可能にする。

しかしながら、もしHFP/A2DP入力が、HFPを示すならば、これは、MOSFET320を開き、Aux/BTスイッチを乗り越え、BT接続を有効にし、あたかもAux/BTスイッチが開いているかのような同じ方法でAux入力を無効にする。他の例では、単一のスイッチングデバイスが、使用されることもあり、その状態は、HFP/A2DPラインおよびAux/BT選好の状態の両方によって制御され、HFPモードかまたはBT選好が、スイッチを開く。この回路によって実施される論理のすべては、別法として反転論理ならびに対応するゲートおよびトランジスタのタイプを使用して実施されることもあり、それはまた、FPGA、マイクロコントローラ、マイクロプロセッサ、または類似のものなどの、プログラムされたデバイスに埋め込まれることもある。

図4は、図2からのAux検出回路244の一例を示す。この例では、高感度コンパレータ回路402が、AUX信号ライン上であるしきい値(ディスクリート回路素子によって決定される)を上回るピークの存在を検出し、信号が、しきい値を上回る内容を含む限り、パルスストリームを提供する。このパルスストリームは、再トリガ可能な単安定バイブレータ404に提供され、時定数は、進行中の音声内容を表すパルスが、出力AUX Actをハイに、例えば2.7秒保つことになるように設定される。音声が、ピークが出力を再トリガしないほど十分に長くしきい値を下回るままであるとき、AUX Act出力は、ローに低下することになる。これは、論理AUX Act信号を図3の回路に提供することができる回路の単なる一例であり、しきい値信号レベルおよび再トリガ時定数の両方が、ソフトウエアで設定されることもある、プログラムされたデジタルシグナルプロセッサなどの、任意の他の適切な音声信号検出スキームが、機能するということになる。

いくつかの実施が、述べられた。それにもかかわらず、追加の変更が、本明細書で述べられる発明概念の範囲から逸脱することなくなされてもよく、それに応じて、他の実施形態が、次の請求項の範囲内であることは、理解されよう。

100 電力管理回路
102 電圧レギュレータ
104 ヘッドセット
106 外部電源
108 電池
110 制御回路
112 スイッチ
112a 端子
112b 端子
114 マイクロコントローラ
114a 制御出力
116 トランジスタ
120 抵抗器
124 バイアス源
130 制御回路
132 スイッチ
134 トランジスタ
136 トランジスタ
138 抵抗器
140 抵抗器
142 抵抗器
150 介在回路
152 イネーブル入力
154 電圧レギュレータ出力、調節されたV_CC電圧
156 プルアップ抵抗器
158 トランジスタ
160 抵抗器
202 航空機コネクタ
204 ステレオ/モノラルスイッチ
206 ヘッドフォンコネクタ
208 ブルートゥース（登録商標）音声システム
210 AUXコネクタ
212 二重極単投スイッチ
214 二重極単投スイッチ
216 ANDゲート
218 ANDゲート
220 ICS優先サブ回路
222 優先スイッチ
224 イネーブル入力
226 スイッチ
228 優先モジュール、スイッチ
230 プルアップ抵抗器
232 サブシステムの出力
240 二次的優先サブ回路
242 Aux/BT優先スイッチ
244 Aux検出回路
246 BTシステム出力、HFP/A2DP入力
302 トランジスタ
304 トランジスタ
306 プルアップ抵抗器
308 プルアップ抵抗器
310 論理ゲート
312 論理ゲート
314 論理ゲート
316 論理ゲート
318 プルアップ抵抗器
320 トランジスタ
322 抵抗器
402 コンパレータ回路
404 再トリガ可能な単安定バイブレータ

Claims (20)

1. 電力を外部電源から受け取るための電力入力と、
   前記電力入力に結合され、調節された電圧を外部回路および電源制御回路それ自体に提供する電圧レギュレータと、
   接地と前記電圧レギュレータのアクティブロー・イネーブル入力との間に結合される電気作動される通常開の第1のスイッチであって、前記第1のスイッチの制御入力は、前記調節された電圧に結合され、その結果前記電圧レギュレータが、前記調節された電圧を提供するとき、前記第1のスイッチは、閉じられて、前記電圧レギュレータの前記イネーブル入力を接地に結合し、前記電圧レギュレータをアクティブに保つ、第1のスイッチと、
   前記電圧レギュレータの手動アクティブ化および非アクティブ化を提供する第1の電力スイッチング回路と、
   前記電力入力が電力供給状態になるときはいつでも前記電圧レギュレータの自動アクティブ化を提供する第2の電力スイッチング回路と、
   前記電力入力上に前記外部電源からの電力が継続して存在するにもかかわらず、前記第1の電力スイッチング回路が、前記電圧レギュレータを非アクティブにしているとき、前記第2の電力スイッチング回路が前記電圧レギュレータをアクティブにすることを防止する介在回路と、
   を備える、電源制御回路。
2. 前記介在回路は、電気作動される通常開の第2のスイッチを備え、前記第2のスイッチは、前記第2の電力スイッチング回路が、最初にアクティブにされるときは、前記第2の電力スイッチング回路によって閉じられ、調節された電圧が、前記第2の電力スイッチング回路に提供されるときは、前記第2の電力スイッチング回路によって開かれる、請求項1に記載の回路。
3. 前記第2のスイッチは、前記電圧レギュレータのイネーブル入力と接地との間に接続され、制御入力は、前記第2の電力スイッチング回路の出力に結合される、請求項2に記載の電源調節回路。
4. 前記第1の電力スイッチング回路は、
   第1のノードにおける電気制御される通常閉の第4のスイッチと第2のノードにおける前記電圧レギュレータのイネーブル入力との間に結合される通常開の瞬時スイッチである第3のスイッチであって、前記第4のスイッチは、前記第3のスイッチおよび前記第4のスイッチの両方が、閉じられるとき、前記電圧レギュレータの前記イネーブル入力が、接地に結合されて、前記電圧レギュレータをアクティブにするように、前記第3のスイッチの前記第1のノードを接地に結合する、第3のスイッチと、
   前記第3のスイッチの前記第1のノードに結合される入力、前記第1のスイッチの前記制御入力に結合される出力、および接地への接続を有する制御回路と、
   を備え、
   前記電圧レギュレータが、前記調節された電圧を提供するとき、前記第4のスイッチは、開かれて、前記第2のスイッチの前記第1のノードを接地から切り離し、
   前記制御回路は、前記第1のスイッチのゲートを接地に結合し、それにより前記第1のスイッチを開き、前記電圧レギュレータの前記イネーブル入力を接地から切り離すことによって前記電圧レギュレータを非アクティブにするように構成される、請求項3に記載の電源調節回路。
5. 前記制御回路は、前記第3のスイッチが、閉じられ、調節された電圧が、存在するとき、前記電圧レギュレータを無効にする、請求項4に記載の電源調節回路。
6. 調節された電圧が、存在するとき、前記第3のスイッチを閉じることは、前記制御回路の前記入力を前記電圧レギュレータの前記イネーブル入力に結合し、前記イネーブル入力は、前記制御回路が、前記第1のスイッチを開くまで、前記第1のスイッチによって接地に保持される、請求項5に記載の電源調節回路。
7. 前記第4のスイッチは、前記調節された電圧によって電力供給されるバイアス電源からそのゲートに負電圧を受け取ると開くデプレッションモード接合型電界効果トランジスタ(JFET)を備える、請求項4に記載の電源調節回路。
8. 前記第2の電力スイッチング回路は、
   前記電力入力、前記調節された電圧、接地、および前記介在回路への制御出力に結合されるラッチ回路を備え、
   電力が、最初に前記電力入力上で受け取られるとき、前記ラッチ回路は、前記電力入力からの電圧を前記制御出力に提供する第1の状態にラッチされ、
   前記調節された電圧が、その後受け取られるとき、前記ラッチ回路は、前記制御出力を接地に接続する第2の状態にラッチされる、請求項2に記載の電源調節回路。
9. 前記ラッチ回路は、
   第1の抵抗器を介して前記電力入力にかつ前記制御出力に接続されるゲート、第2の抵抗器を介して前記電力入力に接続されるドレイン、および接地に接続されるソースを有する第1のトランジスタと、
   第3のトランジスタを介して前記第1のトランジスタの前記ドレインにかつ前記調節された電圧に接続されるゲート、前記制御出力に接続されるドレイン、および接地に接続されるソースを有する第2のトランジスタと、
   を備え、
   前記電源電圧は、前記調節された電圧がない場合、前記第1のトランジスタおよび前記制御出力をアクティブにして、前記第1のトランジスタは、前記第3の抵抗器を通じて前記第2のトランジスタの前記ゲートを接地に接続し、前記ラッチ回路を前記第1の状態に設定し、
   前記調節された電圧は、存在するとき、前記第2のトランジスタをアクティブにし、これにより前記第1のトランジスタの前記ゲートおよび前記制御出力が接地に結合され、前記ラッチ回路を前記第2の状態に設定する、請求項8に記載の電源調節回路。
10. 前記第1および第2のトランジスタは、金属酸化膜半導体電界効果トランジスタ(MOSFET)を備える、請求項9に記載の電源調節回路。
11. 前記電力入力と前記ラッチ回路との間に挿入される第2のスイッチをさらに備え、前記第2の電力スイッチング回路は、前記第2のスイッチが閉じられるときにだけアクティブである、請求項8に記載の電源調節回路。
12. 前記第2のスイッチは、金属酸化膜半導体電界効果トランジスタ(MOSFET)を備える、請求項2に記載の電源調節回路。
13. 前記第1のスイッチは、金属酸化膜半導体電界効果トランジスタ(MOSFET)を備える、請求項1に記載の電源調節回路。
14. 前記電圧レギュレータに接続される電池をさらに備え、前記電圧レギュレータは、前記電力入力上の電力の存在にかかわらず有効であるときは前記調節された電圧を提供する、請求項1に記載の電源調節回路。
15. 前記第1の電力スイッチング回路は、関連回路が、使用されていないとき、自動的に前記電圧レギュレータを非アクティブにするように構成される、請求項1に記載の電源調節回路。
16. 前記第2の電力スイッチング回路は、
    前記電力入力、前記調節された電圧、接地、および前記介在回路への制御出力に結合されるラッチ回路を備え、
    電力が、最初に前記電力入力上で受け取られるときは、前記ラッチ回路は、前記電力入力からの電圧を前記制御出力に提供する第1の状態にラッチされ、
    前記調節された電圧が、その後受け取られるときは、前記ラッチ回路は、前記制御出力を接地に接続する第2の状態にラッチされる、請求項4に記載の電源調節回路。
17. 第3の音声入力と組み合わせるために第1の音声入力と第2の音声入力との間で選択するための音源選択回路であって、前記選択回路は、
    前記第1の音声入力がアクティブであるとの指示を受け取る第1の入力と、
    前記第2の音声入力がアクティブであるとの指示を受け取る第2の入力と、
    前記第1または第2の音声入力が優先されるかどうかの指示を受け取る第3の入力と、
    前記第1の音声入力が第1のモードまたは第2のモードであるかどうかの指示を受け取る第4の入力と、
    前記第1の音声入力を音声出力に結合するように第1のスイッチを制御する第1の出力と、
    前記第2の音声入力を音声出力に結合するように第2のスイッチを制御する第2の出力と、
    を備える、音源選択回路。
18. 前記第1および第2の入力に接続される入力を有し、第1および第2の両方の入力が、ローでない限り、出力ハイを作成する第1のNANDゲートと、
    前記第4の入力に結合されるゲートおよび接地に結合されるソースを有する通常開の第1のトランジスタと、
    抵抗器を介して電圧源に接続される入力と、前記第3の入力が、前記第1の音声入力が優先されることを示すとき、開いているスイッチおよび前記第1のトランジスタを通じて前記第1のトランジスタの前記ドレインに接続される入力の両方を有する第2のNANDゲートと、
    前記第1のNANDゲートの前記出力に接続される第1の入力、および前記抵抗器を介して前記電圧源に接続される第2の入力を有する第1のNORゲートと、
    前記第1のNANDゲートの前記出力に接続される第1の入力、および、前記第2のNANDゲートの前記出力に接続される第2の入力を有する第2のNORゲートと、
    前記第1のNORゲートの前記出力に結合されるゲート、接地に接続されるソース、および前記第1の出力に接続されるドレインを有する第2の通常開のトランジスタと、
    前記第2のNORゲートの前記出力に結合されるゲート、接地に接続されるソース、および前記第2の出力に接続されるドレインを有する第3の通常開のトランジスタと、
    をさらに備え、
    前記第1の入力は、第1の抵抗器を介して前記第1の出力に接続され、前記第2の入力は、第2の抵抗器を介して前記第2の出力に接続され、その結果、対応するNORゲートが、対応する前記トランジスタを閉じない限り、前記第1の入力は、前記第1の出力を直接制御し、前記第2の入力は、前記第2の出力を直接制御する、請求項17に記載の選択回路。
19. 前記第3の音声入力がしきい値を上回るかまたは下回るかを決定する優先順位付けアクティブ化回路と、
    3つの入力状態を有する優先スイッチと、
    を備える優先順位付け回路をさらに備え、
    前記優先スイッチが、第1の状態にあるときは、前記優先順位付け回路は、前記第3の入力の状態にかかわらずイネーブル出力を提供し、
    前記優先スイッチが、第2の状態にあるときは、前記優先順位付け回路は、前記第3の入力が前記しきい値を下回るときだけイネーブル出力を提供し、
    前記優先スイッチが、第3の状態にあるときは、前記優先順位付け回路は、前記イネーブル出力を提供しない、請求項17に記載の選択回路。
20. 前記第1および第2の出力は、それぞれの第1および第2のANDゲートを備え、前記第1および第2のANDゲートの各々は、その第1の入力において対応する第1または第2の入力イネーブル信号を受け取り、その第2の入力において前記優先順位付け回路から前記イネーブル出力を受け取り、その結果前記第1および第2のANDゲートは、前記優先順位付け回路が、前記イネーブル出力を提供する場合に限り、前記それぞれの第1または第2のスイッチをアクティブにする、請求項19に記載の選択回路。

Images