JP2018520586A - 位相シフタ/減衰器回路における状態変化の安定化 - Google Patents
位相シフタ/減衰器回路における状態変化の安定化 Download PDFInfo
- Publication number
- JP2018520586A JP2018520586A JP2017563949A JP2017563949A JP2018520586A JP 2018520586 A JP2018520586 A JP 2018520586A JP 2017563949 A JP2017563949 A JP 2017563949A JP 2017563949 A JP2017563949 A JP 2017563949A JP 2018520586 A JP2018520586 A JP 2018520586A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- circuit
- adjustment
- control word
- digital control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/16—Networks for phase shifting
- H03H11/20—Two-port phase shifters providing an adjustable phase shift
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/24—Frequency-independent attenuators
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/18—Networks for phase shifting
- H03H7/20—Two-port phase shifters providing an adjustable phase shift
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/24—Frequency- independent attenuators
- H03H7/25—Frequency- independent attenuators comprising an element controlled by an electric or magnetic variable
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
- H03K5/08—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K2005/00286—Phase shifter, i.e. the delay between the output and input pulse is dependent on the frequency, and such that a phase difference is obtained independent of the frequency
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Networks Using Active Elements (AREA)
Abstract
電子システムであって、位相状態を変化するとき前記システムが全体として挿入損失変化を僅かしか又は全く示さない、デジタル方式で選択可能位相シフタ回路及び挿入損失微調整回路、及び/又は、減衰状態を変化するとき前記システムが全体として位相への影響を僅かしか又は全く示さない、デジタル方式で選択可能減衰器回路及び位相微調整回路、を含む電子システム。該回路のために調整制御ワードを選択する方法が含まれる。
Description
[関連出願の参照]
本願は、参照されることによりその全体が本願明細書に組み込まれる米国特許出願番号14/752,353、2015年6月26日出願の優先権を主張する。
本願は、参照されることによりその全体が本願明細書に組み込まれる米国特許出願番号14/752,353、2015年6月26日出願の優先権を主張する。
[技術分野]
本発明は、電子回路に関し、特に、デジタル方式で選択可能な位相シフタ及び/又はデジタル方式で選択可能減衰器回路に関する。
本発明は、電子回路に関し、特に、デジタル方式で選択可能な位相シフタ及び/又はデジタル方式で選択可能減衰器回路に関する。
電子位相シフタ回路は、信号の送信位相角を変化させるために使用され、無線周波数(RF)信号を位相シフトさせるために一般的に使用される。近年の位相シフタ回路は、デジタル方式で制御され、したがってバイナリ制御ワードにより選択される位相状態の離散的セットを提供する。幾つかの位相シフタ回路は、バイナリ制御ワードにより選択される減衰状態の離散的セットを提供するデジタル方式で制御されるRF信号減衰器回路も含む。
図1は、選択可能減衰器回路104と入力/出力インタフェース106とに結合される選択可能位相シフタ回路102を含む従来技術の電子システム100のブロック図である。選択可能位相シフタ回路102及び選択可能減衰器回路104は、RF入力信号RF_Inを変更して、RF出力信号RF_Outを生成する。図示の実施形態は、例えば、レーダシステム、フェーズドアレイアンテナシステム、及びセルラ無線送信機及び受信機において有用であり得る。
入力/出力インタフェース106は、知られている方法で個々の回路にデジタル制御ワードを適用することにより、位相シフタ回路102における特定位相状態及び減衰器回路104における減衰状態のユーザ選択を可能にする。一例として、位相のための5ビット制御ワードは、選択可能位相シフタ回路102のために32個の位相状態のうちの1つを選択して良く、減衰のための4ビット制御ワードは、選択可能減衰器回路104のために16個の減衰状態のうちの1つを選択して良い。同様の回路の商用例は、Peregrine Semiconductor CorporationのPE46120モノリシック位相及び振幅コントローラ製品である。
理想的な位相シフタ回路は、全ての位相状態において低挿入損失及び等しい振幅(又は損失)を提供する。理想的な位相シフタ回路は、また、挿入損失に対する影響を伴わずに入力信号の位相のみを変更して、減衰と独立に動作すべきである。しかしながら、実際の位相シフタ回路は、選択された位相状態に依存する、固有の望ましくない挿入損失変動を有する。例えば、図2は、挿入損失変動(単位dB、約−5.8dBの目標値に対して測定され、点線200により示される)を位相選択状態選択の関数として(各状態は破線202上の点により示される)示すデジタル位相シフタ回路の1つのシミュレーションのグラフである。挿入損失変動は、異なる位相シフト回路コンポーネントが信号経路の中に又は外に切り換えられるときの位相シフタ回路内の内部コンポーネント及び経路差、並びに、バイナリコンポーネント間のインピーダンス差及び/又はRF信号の集約経路内のインピーダンス変化に起因する。
同様に、理想的な減衰器回路は、位相に対する影響を伴わずに入力信号の減衰のみを変更して、位相シフトと独立に動作すべきである。しかしながら、実際の減衰器回路は、選択された減衰状態に依存する望ましくない位相変動を生じることがある。
上述の問題は、状態選択ビット及び対応する内部相互作用の数が増大すると、特に深刻になる。
したがって、位相状態を変化するとき、挿入損失に対する影響を僅かしか又は全く示さない位相シフタ回路、及び該回路の位相状態を較正し及び選択する方法が必要である。また、位相状態を変化するとき、位相に対する影響を僅かしか又は全く示さない減衰器回路、及び該回路の減衰状態を較正し及び選択する方法が必要である。本発明は、これらの必要を解決する。
本発明は、デジタル方式で選択可能な位相シフタ回路及び挿入損失微調整回路を含む電子システムであって、該システムは全体として、位相状態を変化するとき挿入損失変動を僅かしか又は全く示さない、電子システム、並びに、そのようなシステムの位相状態を較正し及び選択する方法、を有する。本発明は、デジタル方式で選択可能な減衰器回路及び位相微調整回路を含む電子システムであって、該システムは全体として、減衰状態を変化するとき位相に対する影響を僅かしか又は全く示さない、電子システム、並びに、そのようなシステムの減衰状態を較正し及び選択する方法、を更に有する。本発明の範囲には、デジタル方式で選択可能な位相シフタ回路、デジタル方式で選択可能な減衰器回路、及びこれらの回路のいずれか又は両者に選択可能状態変化安定性を提供する微調整回路、も含まれる。
特に、デジタル方式で選択可能な位相シフタ回路を含む電子システム内の挿入損失変動を最小化するために、小さな選択可能な減衰器が、位相シフタ回路に結合される。選択された位相状態の間の挿入損失変動は、全ての位相状態に渡り挿入損失を実質的に等化するためにより良好な挿入損失を有する位相状態に小さな損失(減衰レベル)を選択的に追加することにより、最小化される。任意で、「負」減衰レベルを利用可能にするために、バイアスが全ての位相状態に適用されて良い。それにより、調整前位相状態挿入損失を調整後挿入損失目標値の近くに移動させるために、必要に応じて可変減衰量を可能にする。
同様に、デジタル方式で選択可能な減衰器回路を含む電子システム内の位相変動を最小化するために、小さな選択可能な位相シフタが、減衰器回路に結合される。選択された減衰状態の間の位相変動は、全ての減衰状態に渡り位相を実質的に等化するために、位相シフトを示す減衰状態に小さな位相調整を選択的に追加することにより最小化される。
較正処理は、各位相及び/又は減衰状態を、所望の補償減衰又は位相レベル(幾つかの場合にはゼロであって良い)にマッピングする。微調整回路の補償位相及び減衰設定は、該設定を対応する位相状態又は減衰状態制御ワードにマッピングされた固定値として符号化するルックアップテーブル(例えば、読み出し専用メモリ、又は設定可能スイッチ若しくはフューズ、又はハードコード金属層)に格納されて良い。さらに、本発明の幾つかの実施形態は、微調整回路により生成される調整レベルをユーザにより選択可能にプログラムできるようにする。
本発明の1又は複数の実施形態の詳細は、添付の図面及び以下の説明で説明される。本発明の他の特徴、態様及び利点は、説明、図面及び請求の範囲から明らかになる。
本発明は、デジタル方式で選択可能位相シフタ回路及び挿入損失微調整回路を含む電子システムであって、該システムは全体として、位相状態を変化するとき挿入損失に対する影響を僅かしか又は全く示さない、電子システム、並びに、そのようなシステムの位相状態を較正し及び選択する方法、を有する。
本発明は、減衰器回路及び位相微調整回路を含む電子システムであって、該システムは全体として、減衰状態を変化するとき位相に対する影響を僅かしか又は全く示さない、電子システム、並びに、そのようなシステムの減衰状態を較正し及び選択する方法、を更に有する。
特に、デジタル方式で選択可能位相シフタ回路を含む電子システム内の挿入損失変動を最小化するために、小さな選択可能な減衰器が、位相シフタ回路に結合される。選択された位相状態の間の挿入損失変動は、全ての位相状態に渡り挿入損失を実質的に等化するためにより良好な挿入損失を有する位相状態に小さな損失(減衰レベル)を選択的に追加することにより、最小化される。任意で、「負」減衰レベルを利用可能にするために、バイアスが全ての位相状態に適用されて良い。それにより、調整前位相状態挿入損失を調整後挿入損失目標値の近くに移動させるために、必要に応じて可変減衰量を可能にする。幾つかの実施形態では、選択された位相状態の間変動は、減衰調整ではなく小さな利得調整量を選択的に適用することにより補正されて良い。利得調整は、「負」減衰調整と考えられる。さらに、利得及び減衰調整の組合せが、このような位相変動を補正するために使用されて良い。
同様に、デジタル方式で選択可能減衰器回路を含む電子システム内の位相変動を最小化するために、小さな選択可能な位相シフタが、減衰器回路に結合される。選択された減衰状態の間の位相変動は、全ての減衰状態に渡り位相を実質的に等化するために、位相シフトを示す減衰状態に小さな位相調整を選択的に追加することにより最小化される。
較正処理は、各位相及び/又は減衰状態を、所望の補償減衰又は位相レベル(幾つかの場合にはゼロであって良い)にマッピングする。微調整回路の補償位相及び減衰設定は、該設定を対応する位相状態又は減衰状態制御ワードにマッピングされた固定値として符号化するルックアップテーブル(例えば、読み出し専用メモリ、又は設定可能スイッチ若しくはフューズ、又はハードコード金属層)に格納されて良い。さらに、本発明の幾つかの実施形態は、微調整回路により生成される調整レベルをユーザにより選択可能にプログラムできるようにする。
本発明の実施形態は、状態選択ビット及び対応する内部相互作用の数が増大すると、特に深刻になる。
<位相状態調整の実施形態>
図3は、本発明の位相状態調整実施形態300を示すブロック図である。図示の実施形態では、選択可能位相シフタ回路302は、RF入力信号RF_Inに結合され、選択可能位相シフタ回路302の出力は微調整回路304に結合される。微調整回路304の出力は、選択可能減衰器回路306に結合される。選択可能減衰器回路306の出力は、RF_In信号の変形された形式であるRF_Outである。
図3は、本発明の位相状態調整実施形態300を示すブロック図である。図示の実施形態では、選択可能位相シフタ回路302は、RF入力信号RF_Inに結合され、選択可能位相シフタ回路302の出力は微調整回路304に結合される。微調整回路304の出力は、選択可能減衰器回路306に結合される。選択可能減衰器回路306の出力は、RF_In信号の変形された形式であるRF_Outである。
選択可能位相シフタ回路302及び選択可能減衰器回路306は、両方とも、入力/出力インタフェース308からの対応する制御ワード線に結合される。入力/出力インタフェース308は、良く知られたシリアル周辺機器インタフェース(serial peripheral interface:SPI)シリアルバスにより、外部回路との通信のためのインタフェースとして機能する。位相状態及び減衰レベルは、このようなシリアルインタフェースを介して外部回路により指定されて良い。入力/出力インタフェース308は、選択可能位相シフタ回路302の位相状態及び選択可能減衰器回路306の減衰状態をそれぞれ選択するために、指定された状態及びレベルを、位相バス310及び減衰バス312により伝達される制御ワードに変換する。制御ワードの幅(例えば、4ビット、5ビット)は、設計選択事項である。
図示の実施形態は、調整制御回路314も含む。図示の調整制御回路314への1つの入力は、位相バス310からの位相制御ワードである。位相制御ワード値に応答して、調整制御回路314は、微調整回路304への対応するバス316上に、調整制御ワードを出力する。
図示の微調整回路304は、選択可能減衰レベルが非常に精細であることを除き、選択可能減衰器回路306と機能的に同様である。例えば、減衰レベルの8個の組合せ(ゼロ減衰を含む)のうちのいずれかの選択を可能にする3ビット調整制御ワードでは、図示の微調整回路304は、3つの精細減衰段階:0.05dB、0.1dB、及び0.2dBを有して良い(これに対し、標準的な選択可能減衰器回路306は、約0.5dBの最小減衰値を有する)。異なる選択位相状態により引き起こされる挿入損失の差は、通常、約0.5dBより小さい、標準的に全利用可能調整減衰の0.5dBより小さい減衰分解能(つまり、減衰ステップサイズ)を有する、通常、このような微細な値の何らかの組合せにより補償できることが分かっている。
より具体的な例として、3ビット調整制御ワードは、以下の表1による0.05dB、0.1dB、及び0.2dB減衰にマッピングされ制御できる。
[表1]
[表1]
「L−pad」型減衰器の減衰特性は当業者に良く知られている。「π」型減衰器又は「ブリッジT」型減衰器のような他の減衰器回路も使用できる。このような回路は、能動及び/又は受動コンポーネントの組合せを有して良い。小さな減衰量を導入する別の方法は、シャントスイッチ抵抗器を使用することである。図4Cは、調整段としての使用に適するシャントスイッチ抵抗減衰器回路332の概略図である。抵抗器R3及びスイッチSW3は図示のように接続される。減衰器回路332をオン(減衰モード)にするために、シャントスイッチSW3は、「オン」状態(例えば、バイナリ1)を有する対応する制御信号Sの受信に応答して、閉にされる。減衰器回路332をオフ(非減衰モード)にするために、シャントスイッチSW3は、「オフ」状態(例えば、バイナリ0)を有する対応する制御信号Sの受信に応答して、開にされる。従来知られているように、減衰モードでは、シャントスイッチ抵抗器は、基本的に少量の入力信号を消散し及び反射することにより少量の減衰を導入し、それにより、小さなインピーダンス不整合を引き起こす。
図4Aには調整段330a〜330nの2値加重セットが示されるが、線形「サーモメータ」型の減衰回路を含む他の加重方式が使用されて良い。さらに、調整段330a〜330nは直列接続として示されるが、「n」個の並列減衰器のうちの1又は複数を入力及び出力ポートの間の直列に切り換えることにより、同等の機能が達成できる。位相状態が変化するときの挿入損失の変化を相殺するために、微調整減衰レベルをRF信号経路の中に選択的に切り換えるために、種々のハイブリッド直列及び並列等価回路も使用できる。
代替の実施形態では、選択された位相状態の間変動は、減衰調整ではなく小さな利得調整量を選択的に適用することにより補正されて良い。利得調整は、「負」減衰調整と考えられる。さらに、利得(負減衰)及び減衰調整の組合せが、このような位相変動を補正するために使用されて良い。利得調整を使用する際の課題及びトレードオフは、妥当な線形性を維持する増幅段を設計すること、及びより大きな電流消費を扱うことを含む。にもかかわらず、利得(負減衰)調整の使用は、幾つかの用途に有用である場合がある。しかしながら、通常、正減衰(利得の形式で負減衰ではない)の利点は、線形性の劣化が少なく、電流消費が低いことである。
単純な形式では、調整制御回路314は、単に、位相バス310からの入力位相選択制御ワードを、微調整回路304への出力のための調整制御ワードにマッピングする。較正処理は、各位相状態を、所望の補償レベル(幾つかの場合にはゼロであって良い)にマッピングする。挿入損失微調整回路の補償減衰設定は、該設定を対応する位相状態制御ワードにマッピングされた固定値として符号化するルックアップテーブル(例えば、読み出し専用メモリ、又は設定可能スイッチ若しくはフューズ、又は金属層によりハードコードされた組合せ論理デコーダ)に格納されて良い。さらに、本発明の幾つかの実施形態は、挿入損失微調整回路により生成される減衰レベルをユーザにより選択可能にプログラムできるようにする。
図5は、調整制御回路314の一実施形態のブロック図である。対応する位相バス310により入力/出力インタフェース308から位相選択制御ワードを受信することに加えて、調整制御回路314は、同様に、直接制御バス320を介して位相選択制御ワードを受信し、モードセレクタ信号322(線又はバス)も受信する。位相バス310は、特定の位相選択制御ワードを、マッピングされた調整バス311により運ばれる対応する調整制御ワードにマッピングするルックアップテーブル324に結合される。直接制御バス320は、ユーザのシステムにより入力/出力インタフェース308を通じて、例えば動的にプログラムされる制御回路(図示しない)を通じて又は外部ルックアップテーブルから、提供された調整制御ワードを運ぶ。この特徴は、選択可能位相シフタ回路302(例えば、隣接回路、回路基板上のグランド面、等)への全ての影響を考慮するために、最終的なシステム構成で顧客が位相制御ワードを調整制御ワードにマッピングすることを望むとき、有用である。
モードセレクタ信号322は、バスマルチプレクサ326に結合され、ルックアップテーブル324からのマッピング調整バス311又は直接制御バス320を調整制御回路314の出力として選択する。幾つかの実施形態では、モードセレクタ信号322は、調整制御ワードへの位相制御ワードの「N」個のマッピングのうちの1つを選択するために、ルックアップテーブル324にも結合される(点線により示される)。したがって、例えば、ルックアップテーブル324が、入力制御ワードを出力制御ワードにマッピングする複数「ページ」(例えば8ページ)のメモリ位置を有する場合、外部プログラム制御の下で適切な幅(例えば3ビット)のモードセレクタ信号322により異なるページが選択され得る。この特徴は、種々の方法で有用である。例えば、選択可能位相シフタ回路302の動作は、特定の環境因子(例えば、周囲又は回路温度、集積回路製造処理変動)、システム構成、又は入力信号周波数に依存して変化することが知られていて良く、相応して、調整制御ワードへの入力位相選択制御ワードの異なるマッピングは、異なる時に又は異なる条件下で適切であって良い。
<調整制御ワードへの位相状態制御ワードのマッピング>
調整制御ワードへの位相制御ワードのマッピングは、同じ目的で、幾つかの方法により行われて良い。全ての位相状態に渡る挿入損失を実質的に等化するために、より良好な挿入損失を有する位相状態が、より粗悪な挿入損失を有する位相状態より多く減衰されるように、各位相状態の減衰量を選択する。
調整制御ワードへの位相制御ワードのマッピングは、同じ目的で、幾つかの方法により行われて良い。全ての位相状態に渡る挿入損失を実質的に等化するために、より良好な挿入損失を有する位相状態が、より粗悪な挿入損失を有する位相状態より多く減衰されるように、各位相状態の減衰量を選択する。
例えば、図6は、位相状態選択に応じた挿入損失変動を示す位相シフタ回路の1つのシミュレーションの第1グラフ602(調整前)、及び選択減衰量が適用された後の位相状態選択に応じた挿入損失の第2グラフ604(調整後)を示す。位相状態3(PS3)の調整前挿入損失量は、位相状態15(PS15)の挿入損失より少ない。したがって、調整前グラフ602を調整後グラフ604のように「平坦化」するために、位相状態3には位相状態15より多くの減衰が必要である。
通常、各位相状態選択のために必要な減衰量は、変化し、コンポーネント製造の較正段階中に経験的に決定される場合がある。例えば、本発明の集積回路の実施形態は、各位相状態における調整制御ワードの異なる値に対してテストでき、所望の挿入損失レベルを最も良好に達成する各位相状態における調整制御ワードの値が選択されルックアップテーブルに格納されて良い。テストの1つの効率的な方法は、バイナリ検索パターン(区間二分探索アルゴリズム)を適用することである。3ビット調整ワードでは、8個の可能な状態の中で最良の減衰レベルを見付けるために、中央値から開始して3回のテストが行われるだけで良い。例えば、先の表1を参照すると、テストは、バイナリ調整値「100」(本例では0.2dBに対応する)から開始し、現在値(例えば「100」)と次の適用可能値範囲との間の差の約半分だけテーブルの値を上へ又は下へ移動する。したがって、「100」の調整値が小さすぎる減衰である場合、「100」と「111」との間の半分の値(つまり「110」)をテストし、「100」が大きすぎる調整である場合、「110」と「100」との間の半分の値(つまり「101」)をテストする。
留意すべきことに、幾つかの調整前位相状態の挿入損失は、所望の目標値(例えば、図示の例では約−5.8dB)より悪くて良い。したがって、幾つかの実施形態では、このような位相状態の挿入損失を減少させる「負」減衰を適用することが望ましい場合がある。これは、「中程度の」減衰量(つまりバイアス)を全ての位相状態に適用する調整制御ワードビットの組合せを選択することにより達成できる。それにより、調整前位相状態挿入損失を調整後挿入損失目標値のより近くに移動させるために、必要に応じて可変減衰量を可能にする。例えば、先の表1を参照すると、全ての位相状態は、最初に0.15dBだけ減衰されて良い(本例では調整制御ワード値011)。したがって、各位相状態において生じる挿入損失を目標値のより近くに調整するために、より多くの又は少ない減衰が適用され得る。代替で、上記のように、小さな利得調整量が同じ目的のために使用されて良い。
図7Aは、挿入損失を等化するために必要な位相状態当たりの補償の程度を示す、位相状態選択及び頻度に応じた、調整前の減衰変動を示す位相シフタ回路の特定のシミュレーションのグラフセットである(グラフの線702a、704a、706a)。本図では(及び以下の図7Bでは)、挿入損失(単位dB)は、本例において2.8度〜87.2度の個々の位相シフトに対応する、個々の位相状態0〜31に対してプロットされる。図7Aの個々の周波数を表す各グラフの線702a、704a、706aは、位相状態をルックアップテーブル324の中の複数「ページ」の調整制御ワードにマッピングする1つの理由を説明する。つまり、異なる量の調整減衰量が、移動状態と同様に頻度に応じて適用され得る。
図7Bは、挿入損失を等化するために適用される位相状態当たりの補償の程度を示す、位相状態選択及び頻度に応じた、調整後の減衰変動を示す、図7Aと同じ位相シフタ回路のシミュレーションのグラフセットである(グラフの線702b、704b、706b)。より低い挿入損失を有する位相状態は、位相状態に渡る挿入損失応答を平坦化するために減衰される。本例では全ての位相状態に渡る挿入損失変動は除去されないが、このような変動は、図7Aに示す調整前グラフの線702a、704a、706aと比較して実質的に減少されている。例えば、2.5GHzでは、全ての位相状態に渡る挿入損失は約±0.05dBの範囲内である。
<代替の実施形態、及び一般的調整の実施形態>
本発明の概念は、多数の代替実施形態に拡張する。例えば、図3を参照すると、直列接続された選択可能位相シフタ回路302、微調整回路304、及び選択可能減衰器回路306は、任意の直列順序に再構成され得る。さらに、挿入損失変動を補償するために位相状態に応じて微調整を追加する概念は、微調整回路304の機能的に同等の並列回路の実施形態に拡張する。
本発明の概念は、多数の代替実施形態に拡張する。例えば、図3を参照すると、直列接続された選択可能位相シフタ回路302、微調整回路304、及び選択可能減衰器回路306は、任意の直列順序に再構成され得る。さらに、挿入損失変動を補償するために位相状態に応じて微調整を追加する概念は、微調整回路304の機能的に同等の並列回路の実施形態に拡張する。
さらに、上述の実施形態は、位相状態に応じた挿入損失変動を相殺するために、信号減衰を調整することに焦点を当てた。しかしながら、同じ概念は、減衰状態に応じて、位相変動を相殺するために信号位相を調整することに適用され得る。つまり、選択可能減衰器回路306に適用される減衰状態変化は、結果として、種々の減衰器回路コンポーネントがRF_InからRF_Outへの信号経路の中に及び外に切り換えられるとき、入力信号の位相を変化させる。したがって、減衰状態にマッピングされた調整制御ワード値により制御される精細な位相調整回路は、このような位相変動を相殺するために信号経路の中に選択的に切り換えられて良い。精細な位相調整回路は、正及び/又は負位相シフトを可能にできる。このような精細な位相調整回路は、設計選択事項であり、例えば、1又は複数の誘導性コンポーネントL、容量性コンポーネントC、又は能動及び受動コンポーネントの組合せを有する回路(例えば、米国特許第9024700B2号、名称「Method and Apparatus for Use in Digitally Tuning a Capacitor in an Integrated Circuit Device」、2015年5月5日発行、本発明の代理人に割り当てられ、該米国特許の教示は参照によりここに組み込まれる、に記載のデジタル可調キャパシタ回路)を含む組合せLC位相シフタを有して良い。通常、減衰微調整回路304について上述した方法と同様に、各減衰状態選択のために必要な位相調整量は、変化し、コンポーネント製造の較正段階中に経験的に決定される場合がある。しかしながら、位相調整量に対する微細な制御を有することは有用であり、通常、調整分解能の最少量(つまり、位相ステップサイズ)は、約2.8度位相以下であるべきである。
図8は、本発明のより一般的な位相及び減衰調整実施形態を示すブロック図である。第1選択可能コンポーネント802は、選択可能位相シフタ回路又は選択可能減衰回路であって良く、RF_InとRF_Outとの間のRF信号経路に結合される。第2選択可能コンポーネント806も、選択可能減衰器回路又は選択可能位相シフタ回路であって良く(しかし、第1選択可能コンポーネント802と反対の機能)、RF信号経路に結合される。微調整回路804も、RF信号経路に結合される。これらの3つのコンポーネント(802、804、806)は、任意の直列順序に再配置でき、機能的に同等な並列回路の実施形態が代用されて良い。
図3のように、入力/出力インタフェース308は、外部回路との通信のためのインタフェースとして機能する。入力/出力インタフェース308からのバス810、820は、状態制御ワードを第1選択可能コンポーネント802及び第2選択可能コンポーネント806に伝達する(それぞれに見合った、位相又は減衰状態制御ワード)。同様に、入力/出力インタフェース308からのバス814は、位相及び/又は減衰状態制御ワードを、調整制御回路314’に伝達する。調整制御回路314’も、モードセレクタ信号線又はバス322に結合される。任意で、直接制御バス320は、入力/出力インタフェースブロック308から調整制御回路314’へと結合されて良い。代替の実施形態では、これら3つのコンポーネント(802、804、806)は、完全に別個の制御インタフェースを通じて制御され、制御の観点からソフトウェアで「結び付けられる」だけで良い。したがって、別個に制御されるが同じ結果を与える複数の回路ブロックが存在して良い。
図3の調整制御回路314と同様に、調整制御回路314’は、特定の位相選択制御ワード及び/又は減衰選択制御ワードを対応する調整制御ワードにマッピングするルックアップテーブルを含む。存在する場合、直接制御バス320は、入力/出力インタフェース308を通じてユーザのシステムにより提供される調整制御ワードを伝達する。モードセレクタ信号線又はバス322は、調整制御回路314’がマッピングされた調整制御ワード又は直接調整制御ワードを出力するか否かを制御する。
微調整回路804は、調整制御ワード(マッピングされた又は直接)を受信し、減衰及び/又は位相の微調整を位相状態及び/又は減衰状態に応じて提供する。1つの回路ブロックとして示されるが、微調整回路804は、別個の減衰調整及び位相調整回路として実装されて良い。調整制御回路314’は、結合された減衰/位相微調整回路804に又は別個の減衰調整及び位相調整回路に結合される単一のルックアップテーブルと共に実装されて良い。代替で、調整制御回路314’は、減衰及び位相を調整制御ワードにマッピングする別個のルックアップテーブルと共に実装されて良い。該別個のルックアップテーブルは、結合された減衰/位相微調整回路804に又は別個の減衰調整及び位相調整回路に結合されて良い。
上述の他の実施形態におけるように、位相制御ワードの調整制御ワードへのマッピングは、全ての位相状態に渡る挿入損失を実質的に等化することを目的として、各位相状態の減衰量を選択するために、幾つかの方法で行われて良い。同様に、減衰制御ワードの調整制御ワードへのマッピングは、全ての減衰状態に渡る位相を実質的に等化することを目的として、各減衰状態の位相調整量を選択するために、幾つかの方法で行われて良い。
幾つかの実施形態では、何らかの理由で微調整により補正できない(例えば、範囲外)望ましくない状態を「スキップ」する必要があって良い。したがって、このような状態については、微調整回路304による調整が行われない。これは、例えば、調整制御回路314の中のルックアップテーブル324の適切なプログラミングにより、又はマッピング状態ロジックを調整制御回路314に追加することにより、達成されて良い。そうする際に、特定の位相又は減衰状態は、(それぞれ)減衰又は位相の相対的に増大したシフトを有し得る。しかしながら、挿入損失又は位相平坦性と共に、アプリケーションにとって最重要であり得る位相単調性が維持され得る。調整回路に埋め込まれるこのような特徴は、動作を自動化し、マクロシステムレベルでの外部ユーザプログラミングを回避する。追加の複雑性は、調整制御回路314が他の状態に影響する際の役割を果たし得ることである。
<方法>
本発明の別の態様は、選択可能位相シフタ回路において位相状態が変化するとき、挿入損失変動を補償する方法を含み、該方法は、全ての位相状態に渡り挿入損失を実質的に等化するために、より良好な挿入損失を有する位相状態がより粗悪な挿入損失を有する位相状態より多く減衰されるように、各々の位相状態について、減衰量を選択し適用するステップ、を含む。
本発明の別の態様は、選択可能位相シフタ回路において位相状態が変化するとき、挿入損失変動を補償する方法を含み、該方法は、全ての位相状態に渡り挿入損失を実質的に等化するために、より良好な挿入損失を有する位相状態がより粗悪な挿入損失を有する位相状態より多く減衰されるように、各々の位相状態について、減衰量を選択し適用するステップ、を含む。
上述の方法の別の態様は、全ての位相状態に基本減衰レベルを適用し、調整前位相状態挿入損失を調整後挿入損失に目標値に近付けるために、位相状態毎に調整減衰量を選択するステップ、を含む。
本発明の更に別の態様は、選択可能減衰器回路において減衰状態が変化するとき、位相変動を補償する方法を含み、該方法は、全ての減衰状態に渡り位相シフトを実質的に等化するために、各減衰状態について位相シフト量を選択し適用するステップ、を含む。
上述の方法の追加の態様は、適用位相及び/又は減衰制御ワードを調整制御ワードにマッピングするルックアップテーブルに調整値を格納するステップと、適用RF信号に位相及び/又は減衰の微調整を提供する微調整回路に、マッピングされた調整制御ワード又は外部供給された調整制御ワードを選択可能に出力するステップと、各位相状態又は減衰状態について減衰又は位相シフトレベルを実験的に比較することにより、格納するための調整制御ワードを選択し、該状態について、所望の挿入損失又は位相レベルを最も良好に達成する調整制御ワードを格納するステップと、バイナリ探索パターンにより調整制御ワードを選択しマッピングするステップと、を含む。
<実装>
当業者に直ちに明らかなように、本発明の種々の実施形態は、広範な仕様を満たすように実装できる。したがって、適切な成分値の選択は、設計選択事項である。本発明の種々の実施形態は、(MOSFET及びIGFET構造を含むがこれらに限定されない)任意の適切な集積回路(IC)技術で、又はハイブリッド若しくは個別回路形式で、実装されて良い。集積回路の実施形態は、標準的なバルクシリコン、SOI(silicon−on−insulator)、SOS(silicon−on−sapphire)、GaAs pHEMT、及びMESFETプロセスを含むがこれらに限定されない、任意の適切な基板及びプロセスを用いて製造されて良い。特定の仕様及び/又は実装技術(例えば、NMOS、PMOS又はCMOS)に依存して、電位が調整され又は電圧極性が反転されて良い。コンポーネント電圧、電流、及び電力処理能力は、装置サイズを調整することにより、より大きな電圧を扱うためにコンポーネントを「積み上げる」ことにより、及び/又はより大きな電流を扱うために複数のコンポーネントを並列に使用することにより、必要に応じて適応されて良い。
当業者に直ちに明らかなように、本発明の種々の実施形態は、広範な仕様を満たすように実装できる。したがって、適切な成分値の選択は、設計選択事項である。本発明の種々の実施形態は、(MOSFET及びIGFET構造を含むがこれらに限定されない)任意の適切な集積回路(IC)技術で、又はハイブリッド若しくは個別回路形式で、実装されて良い。集積回路の実施形態は、標準的なバルクシリコン、SOI(silicon−on−insulator)、SOS(silicon−on−sapphire)、GaAs pHEMT、及びMESFETプロセスを含むがこれらに限定されない、任意の適切な基板及びプロセスを用いて製造されて良い。特定の仕様及び/又は実装技術(例えば、NMOS、PMOS又はCMOS)に依存して、電位が調整され又は電圧極性が反転されて良い。コンポーネント電圧、電流、及び電力処理能力は、装置サイズを調整することにより、より大きな電圧を扱うためにコンポーネントを「積み上げる」ことにより、及び/又はより大きな電流を扱うために複数のコンポーネントを並列に使用することにより、必要に応じて適応されて良い。
本発明の多くの実施形態が記載された。本発明の精神及び範囲から逸脱することなく種々の変更を行うことができることが理解されるだろう。例えば、上述のステップ及び回路のうちの幾つかは、独立した順序であって良く、したがって、記載されたものと異なる順序で実行され又は配置され得る。以上に特定した方法に関して記載した種々の動作は、反復的に、直列又は並列的に実行することができる。理解されるべきことに、前述の記載は説明を目的としており、本発明の範囲を制限しない。本発明の範囲は、以下の請求の範囲により定められ、及び他の実施形態が請求の範囲に含まれる。
Claims (39)
- 無線周波数電子回路であって、
(a)適用位相状態デジタル制御ワードに応答して、適用無線周波数信号の位相を変更する位相シフタ回路と、
(b)前記位相シフタ回路に直列接続された微調整回路であって、前記微調整回路は、前記適用位相状態デジタル制御ワードにより選択された位相状態の間の挿入損失変動を実質的に等化するために前記適用位相状態デジタル制御ワードに応じて前記位相の変更された適用無線周波数信号の選択可能な減衰を提供する複数の選択可能減衰器回路を含む、微調整回路と、
を含む無線周波数電子回路。 - 前記複数の選択可能減衰器回路の前記減衰は、前記微調整回路に適用される調整デジタル制御ワードにより選択される、請求項1に記載の無線周波数電子回路。
- 前記微調整回路に結合され、前記微調整回路に調整デジタル制御ワードを適用する調整制御回路、を更に含む請求項2に記載の無線周波数電子回路。
- 前記調整制御回路は、前記適用位相状態デジタル制御ワードを少なくとも1つの調整デジタル制御ワードセットにマッピングするルックアップテーブルを含む、請求項3に記載の無線周波数電子回路。
- 前記調整制御回路は、外部ソースの調整デジタル制御ワードに結合され、前記ルックアップテーブル又は前記外部ソースの調整デジタル制御ワードのうちの1つから調整デジタル制御ワードを前記微調整回路に選択的に適用するマルチプレクサを更に含む、請求項4に記載の無線周波数電子回路。
- 前記適用位相状態デジタル制御ワードにより選択された位相状態の間の挿入損失変動を実質的に等化するために選択可能な減衰を提供することは、より粗悪な挿入損失を有する位相状態に適用される減衰レベルより大きな減衰レベルをより良好な挿入損失を有する位相状態に適用することを含む、請求項1に記載の無線周波数電子回路。
- 前記複数の選択可能減衰器回路により提供される前記減衰のステップサイズは、約0.5dBより少ない、請求項1に記載の無線周波数電子回路。
- 前記複数の選択可能減衰器回路は直列接続される、請求項1に記載の無線周波数電子回路。
- デジタル制御される無線周波数電子回路であって、
(a)適用減衰状態デジタル制御ワードに応答して、適用無線周波数信号を選択的に減衰する減衰器回路と、
(b)前記減衰器回路に直列接続された微調整回路であって、前記微調整回路は、前記適用減衰状態デジタル制御ワードにより選択された減衰状態の間の位相変動を実質的に等化するために前記適用減衰状態デジタル制御ワードに応じて前記減衰された適用無線周波数信号の選択可能な位相シフト調整を提供する複数の選択可能位相シフタ回路を含む、微調整回路と、
を含む無線周波数電子回路。 - 前記複数の選択可能位相シフタ回路の前記位相シフト調整は、前記微調整回路に適用される調整デジタル制御ワードにより選択される、請求項9に記載の無線周波数電子回路。
- 前記微調整回路に結合され、前記微調整回路に調整デジタル制御ワードを適用する調整制御回路、を更に含む請求項10に記載の無線周波数電子回路。
- 前記調整制御回路は、前記減衰状態デジタル制御ワードを少なくとも1つの調整デジタル制御ワードセットにマッピングするルックアップテーブルを含む、請求項11に記載の無線周波数電子回路。
- 前記調整制御回路は、外部ソースの調整デジタル制御ワードに結合され、前記ルックアップテーブル又は前記外部ソースの調整デジタル制御ワードのうちの1つから調整デジタル制御ワードを前記微調整回路に選択的に適用するマルチプレクサを更に含む、請求項12に記載の無線周波数電子回路。
- 前記複数の選択可能位相シフタ回路により提供される位相シフトのステップサイズは、約2.5度位相以下である、請求項9に記載の無線周波数電子回路。
- 前記適用位相状態デジタル制御ワードにより選択された位相状態の間の挿入損失変動を実質的に等化するために減衰を提供することは、より粗悪な挿入損失を有する位相状態に適用される減衰レベルより大きな減衰レベルをより良好な挿入損失を有する位相状態に適用することを含む、請求項9に記載の無線周波数電子回路。
- 前記複数の選択可能減衰器回路により提供される前記減衰のステップサイズは、約0.5dBより少ない、請求項15に記載の無線周波数電子回路。
- 適用無線周波数を変更する電子回路であって、
(a)(1)適用位相状態デジタル制御ワードに応答して適用無線周波数信号の位相を変更する位相シフタ回路、及び(2)適用減衰状態デジタル制御ワードに応答して前記適用無線周波数信号を選択的に減衰する減衰器回路、のうちの少なくとも1つと、
(b)前記位相シフタ回路及び前記減衰器回路のうちの少なくとも1つに直列接続された微調整回路であって、前記微調整回路は、(1)前記適用位相状態デジタル制御ワードにより選択された位相状態の間の挿入損失変動を実質的に等化するために、前記適用位相状態デジタル制御ワードに応じて前記位相の変更された適用無線周波数信号の選択可能な減衰調整を提供する複数の選択可能調整減衰器回路、及び(2)前記適用減衰状態デジタル制御ワードにより選択された減衰状態の間の位相変動を実質的に等化するために、前記適用減衰状態デジタル制御ワードに応じて前記減衰された適用無線周波数信号の選択可能な位相シフト調整を提供する複数の選択可能調整位相シフタ回路、のうちの少なくとも1つを有する、微調整回路と、
を含む電子回路。 - 前記微調整回路により提供される前記選択可能な減衰調整又は選択可能な位相シフト調整は、前記微調整回路に適用される調整デジタル制御ワードにより選択される、請求項17に記載の電子回路。
- 前記微調整回路に結合され、前記微調整回路に調整デジタル制御ワードを適用する調整制御回路、を更に含む請求項18に記載の電子回路。
- 前記調整制御回路は、前記適用位相状態デジタル制御ワード又は前記適用減衰状態デジタル制御ワードのうちの少なくとも1つを少なくとも1つの調整デジタル制御ワードセットにマッピングするルックアップテーブルを含む、請求項19に記載の電子回路。
- 前記調整制御回路は、外部ソースの調整デジタル制御ワードに結合され、前記ルックアップテーブル又は前記外部ソースの調整デジタル制御ワードのうちの1つから調整デジタル制御ワードを前記微調整回路に選択的に適用するマルチプレクサを更に含む、請求項20に記載の電子回路。
- 前記適用位相状態デジタル制御ワードにより選択された位相状態の間の挿入損失変動を実質的に等化するために選択可能な減衰調整を提供することは、より粗悪な挿入損失を有する位相状態に適用される減衰レベルより大きな減衰レベルをより良好な挿入損失を有する位相状態に適用することを含む、請求項17に記載の電子回路。
- 前記複数の選択可能調整減衰器回路により提供される前記減衰のステップサイズは、約0.5dBより少ない、請求項17に記載の電子回路。
- 前記複数の選択可能調整位相シフタ回路により提供される位相シフトのステップサイズは、約2.5度位相以下である、請求項17に記載の電子回路。
- 適用無線周波数信号の位相を変更する方法であって、
(a)適用位相状態デジタル制御ワードに応答して、前記適用無線周波数信号の前記位相を変更するステップと、
(b)前記適用位相状態デジタル制御ワードにより選択される位相状態の間の挿入損失変動を実質的に等化するために、前記適用位相状態デジタル制御ワードに応じて、複数の選択可能減衰器回路により、前記変更された無線周波数信号を選択的に減衰するステップと、
を含む方法。 - 選択可能位相シフタ回路において位相状態が変化するとき、挿入損失変動を補償する方法であって、全ての位相状態に渡り挿入損失を実質的に等化するために、より良好な挿入損失を有する位相状態がより粗悪な挿入損失を有する位相状態より多く減衰されるように、各々の位相状態について該位相状態に応じて、複数の選択可能減衰器回路により減衰量を選択し適用するステップ、を含む方法。
- 調整デジタル制御ワードを適用することにより前記減衰量を選択するステップ、を更に含む請求項26に記載の方法。
- 位相状態を調整デジタル制御ワードにマッピングするルックアップテーブルに、選択された調整デジタル制御ワードを格納するステップ、を更に含む請求項27に記載の方法。
- 調整デジタル制御ワードに対応する減衰レベルを前記選択可能位相シフタ回路の前記挿入損失と位相状態毎に実験的に比較することにより、格納するための調整デジタル制御ワードを選択し、所望の挿入損失レベルを最も良好に達成する位相状態毎の調整制御ワードを格納するステップ、
を更に含む請求項28に記載の方法。 - 減衰レベルを比較するステップは、バイナリ検索パターンで、調整デジタル制御ワードに対応する減衰レベルを適用するステップを含む、請求項29に記載の方法。
- 前記ルックアップテーブルからのマッピングされた調整デジタル制御ワード又は外部供給される調整デジタル制御ワードを、前記の適用される調整デジタル制御ワードとして選択的に出力するステップ、を更に含む請求項28に記載の方法。
- 全ての位相状態に基本減衰レベルを適用し、調整前位相状態挿入損失を調整後挿入損失に目標値に近付けるために、位相状態毎に調整減衰量を選択するステップ、を更に含む請求項26に記載の方法。
- 選択可能減衰器回路において減衰状態が変化するとき、位相変動を補償する方法であって、全ての減衰状態に渡り位相を実質的に等化するために、減衰状態毎に該減衰状態に応じて、調整デジタル制御ワードを適用することにより、複数の選択可能位相シフタ回路により、位相シフト量を選択し調整するステップ、を含む方法。
- 減衰状態を調整デジタル制御ワードにマッピングするルックアップテーブルに、選択された調整デジタル制御ワードを格納するステップ、を更に含む請求項33に記載の方法。
- 調整デジタル制御ワードに対応する位相シフト度合いを前記選択可能減衰器回路の位相シフトと減衰状態毎に実験的に比較することにより、格納するための調整デジタル制御ワードを選択し、所望の位相度合いを最も良好に達成する減衰状態毎の調整制御ワードを格納するステップ、
を更に含む請求項34に記載の方法。 - 位相度合いを比較するステップは、バイナリ検索パターンで、調整デジタル制御ワードに対応する位相シフト度合いを適用するステップを含む、請求項35に記載の方法。
- 前記ルックアップテーブルからのマッピングされた調整デジタル制御ワード又は外部供給される調整デジタル制御ワードを、前記の適用される調整デジタル制御ワードとして選択的に出力するステップ、を更に含む請求項34に記載の方法。
- (c)前記微調整回路に結合され、適用減衰状態デジタル制御ワードに応答して、前記適用無線周波数信号を選択的に減衰する減衰器回路、
を更に含む請求項1に記載の無線周波数電子回路。 - (c)前記微調整回路に結合され、適用位相状態デジタル制御ワードに応答して、前記適用無線周波数信号の位相を変更する位相シフタ回路、
を更に含む請求項9に記載の無線周波数電子回路。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US14/752,353 | 2015-06-26 | ||
US14/752,353 US9634650B2 (en) | 2015-06-26 | 2015-06-26 | State change stabilization in a phase shifter/attenuator circuit |
PCT/US2016/032559 WO2016209407A2 (en) | 2015-06-26 | 2016-05-13 | State change stabilization in a phase shifter/attenuator circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2018520586A true JP2018520586A (ja) | 2018-07-26 |
Family
ID=56551507
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017563949A Pending JP2018520586A (ja) | 2015-06-26 | 2016-05-13 | 位相シフタ/減衰器回路における状態変化の安定化 |
Country Status (6)
Country | Link |
---|---|
US (3) | US9634650B2 (ja) |
EP (1) | EP3314759B1 (ja) |
JP (1) | JP2018520586A (ja) |
KR (1) | KR102644775B1 (ja) |
CN (1) | CN107787555B (ja) |
WO (1) | WO2016209407A2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020178254A (ja) * | 2019-04-18 | 2020-10-29 | 株式会社東芝 | アンテナ装置 |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9634650B2 (en) | 2015-06-26 | 2017-04-25 | Peregrine Semiconductor Corporation | State change stabilization in a phase shifter/attenuator circuit |
US9917613B1 (en) | 2017-01-24 | 2018-03-13 | Psemi Corporation | Fine and coarse phase and amplitude control |
CN111543007A (zh) * | 2018-04-13 | 2020-08-14 | 华为技术有限公司 | 一种信号衰减网络和无线信号接收机 |
US10505511B1 (en) | 2018-06-20 | 2019-12-10 | Psemi Corporation | High resolution attenuator or phase shifter with weighted bits |
US10476157B1 (en) * | 2018-09-26 | 2019-11-12 | Qualcomm Incorporated | Turnable passive phase shifter |
US10715123B1 (en) | 2019-06-21 | 2020-07-14 | Psemi Corporation | Error correction for stepwise signal modification circuits |
CN110995377A (zh) * | 2019-12-09 | 2020-04-10 | 深圳市普威技术有限公司 | 一种信号衰减控制方法、装置及计算机可读存储介质 |
EP4191880A1 (en) * | 2021-12-01 | 2023-06-07 | Nxp B.V. | Phase shifter with controllable attenuation and method for controlling same |
Family Cites Families (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58134502A (ja) * | 1982-02-04 | 1983-08-10 | Mitsubishi Electric Corp | 半導体移相器 |
US4978932A (en) | 1988-07-07 | 1990-12-18 | Communications Satellite Corporation | Microwave digitally controlled solid-state attenuator having parallel switched paths |
US5548838A (en) * | 1994-07-07 | 1996-08-20 | American Nucleonics Corporation | Interference cancellation system employing a polar vector modulator |
JPH08162886A (ja) * | 1994-12-07 | 1996-06-21 | Kokusai Electric Co Ltd | 位相補償付き高周波用可変電子減衰器 |
US6104986A (en) | 1998-04-02 | 2000-08-15 | Ameramp, Lc | Continuously variable constant-attenuation phase shifter |
US6928106B1 (en) * | 1998-08-28 | 2005-08-09 | Broadcom Corporation | Phy control module for a multi-pair gigabit transceiver |
JP2000286659A (ja) * | 1999-03-31 | 2000-10-13 | Toshiba Lighting & Technology Corp | アッテネータ |
US7082171B1 (en) * | 1999-11-24 | 2006-07-25 | Parkervision, Inc. | Phase shifting applications of universal frequency translation |
US7248625B2 (en) * | 2002-09-05 | 2007-07-24 | Silicon Storage Technology, Inc. | Compensation of I-Q imbalance in digital transceivers |
GB0224911D0 (en) * | 2002-10-25 | 2002-12-04 | Council Cent Lab Res Councils | Tuneable phase shifter |
WO2006118184A1 (ja) * | 2005-04-28 | 2006-11-09 | Nec Corporation | 半導体装置 |
US8275071B2 (en) * | 2007-05-17 | 2012-09-25 | Harris Stratex Networks Operating Corporation | Compact dual receiver architecture for point to point radio |
EP3346611B1 (en) | 2008-02-28 | 2021-09-22 | pSemi Corporation | Method and apparatus for use in digitally tuning a capacitor in an integrated circuit device |
CN101465664B (zh) * | 2008-12-30 | 2012-10-10 | 摩比天线技术(深圳)有限公司 | 可变失配负载装置、射频装置以及驻波比和相位调节方法 |
KR101030050B1 (ko) | 2009-12-14 | 2011-04-21 | 한국과학기술원 | 낮은 위상 변동을 가지는 디지털 감쇠기 |
US8446200B2 (en) * | 2011-05-10 | 2013-05-21 | Samsung Electro-Mechanics | Systems and methods for a continuous, linear, 360-degree analog phase shifter |
US8988165B2 (en) | 2012-01-27 | 2015-03-24 | Freescale Semiconductor, Inc | Delay line phase shifter with selectable phase shift |
US8514007B1 (en) | 2012-01-27 | 2013-08-20 | Freescale Semiconductor, Inc. | Adjustable power splitter and corresponding methods and apparatus |
US9148144B1 (en) * | 2012-08-23 | 2015-09-29 | M/A-Com Technology Solutions Holdings, Inc. | Monolithic transmit/receive module driver including PIN driver |
US8933727B1 (en) * | 2012-08-23 | 2015-01-13 | M/A-Com Technology Solutions Holdings, Inc. | Monolithic transmit/receive module driver |
JPWO2014080586A1 (ja) | 2012-11-22 | 2017-01-05 | パナソニックIpマネジメント株式会社 | 可変利得増幅器、およびこれを備えたチューナシステム |
CN104617948B (zh) * | 2014-12-19 | 2018-01-02 | 中国电子科技集团公司第二十四研究所 | 有源幅相控制电路 |
US9634650B2 (en) | 2015-06-26 | 2017-04-25 | Peregrine Semiconductor Corporation | State change stabilization in a phase shifter/attenuator circuit |
-
2015
- 2015-06-26 US US14/752,353 patent/US9634650B2/en active Active
-
2016
- 2016-05-13 WO PCT/US2016/032559 patent/WO2016209407A2/en active Application Filing
- 2016-05-13 EP EP16744920.6A patent/EP3314759B1/en active Active
- 2016-05-13 CN CN201680034612.XA patent/CN107787555B/zh active Active
- 2016-05-13 KR KR1020177037732A patent/KR102644775B1/ko active IP Right Grant
- 2016-05-13 JP JP2017563949A patent/JP2018520586A/ja active Pending
-
2017
- 2017-03-17 US US15/462,702 patent/US9906208B2/en active Active
- 2017-12-12 US US15/839,676 patent/US10069481B2/en active Active
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020178254A (ja) * | 2019-04-18 | 2020-10-29 | 株式会社東芝 | アンテナ装置 |
JP7064467B2 (ja) | 2019-04-18 | 2022-05-10 | 株式会社東芝 | アンテナ装置 |
Also Published As
Publication number | Publication date |
---|---|
US20160380623A1 (en) | 2016-12-29 |
US20170302253A1 (en) | 2017-10-19 |
KR102644775B1 (ko) | 2024-03-08 |
US9906208B2 (en) | 2018-02-27 |
EP3314759B1 (en) | 2023-11-08 |
US10069481B2 (en) | 2018-09-04 |
EP3314759A2 (en) | 2018-05-02 |
WO2016209407A3 (en) | 2017-02-09 |
CN107787555A (zh) | 2018-03-09 |
CN107787555B (zh) | 2022-01-11 |
WO2016209407A2 (en) | 2016-12-29 |
US9634650B2 (en) | 2017-04-25 |
KR20180020999A (ko) | 2018-02-28 |
US20180212591A1 (en) | 2018-07-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10069481B2 (en) | State change stabilization in a phase shifter/attenuator circuit | |
US10062946B2 (en) | Reflection-based RF phase shifter | |
US10840889B2 (en) | Low loss reflective passive phase shifter using time delay element with double resolution | |
US9935614B2 (en) | Multi-state attenuator | |
US10211801B2 (en) | Hybrid coupler with phase and attenuation control | |
US7821315B2 (en) | Adjustable duty cycle circuit | |
US20130043962A1 (en) | Digital step attenuator utilizing thermometer encoded multi-bit attenuator stages | |
US10164633B2 (en) | On-chip impedance network with digital coarse and analog fine tuning | |
US20170331438A1 (en) | Method and apparatus for changing the gain of a radio frequency signal | |
US11322839B2 (en) | Method and apparatus for implementing reflection type phase shifters (RTPS) in a communication system | |
US10320411B1 (en) | High accuracy phase shift apparatus | |
US20190140622A1 (en) | Low Loss Reflective Passive Phase Shifter using Time Delay Element | |
US6646600B2 (en) | Phased array antenna with controllable amplifier bias adjustment and related methods | |
CN114008920A (zh) | 用于步进式信号修改电路的误差校正 | |
US10312885B2 (en) | Self-matching phase shifter/attenuator | |
KR102507903B1 (ko) | 다각도의 위상 천이가 가능한 위상 천이기 | |
US20230402997A1 (en) | High frequency variable attenuation circuit | |
US10680591B2 (en) | Programmable resistive delay | |
Gutkin et al. | A multi-octave microwave 6-bit true time delay with low amplitude and delay variation in 65 nm CMOS | |
EP4022769A1 (en) | Ultra-wideband attenuator with low phase variation and improved stability with respect to temperature variations |