KR102507903B1 - 다각도의 위상 천이가 가능한 위상 천이기 - Google Patents

다각도의 위상 천이가 가능한 위상 천이기 Download PDF

Info

Publication number
KR102507903B1
KR102507903B1 KR1020210015968A KR20210015968A KR102507903B1 KR 102507903 B1 KR102507903 B1 KR 102507903B1 KR 1020210015968 A KR1020210015968 A KR 1020210015968A KR 20210015968 A KR20210015968 A KR 20210015968A KR 102507903 B1 KR102507903 B1 KR 102507903B1
Authority
KR
South Korea
Prior art keywords
transistor
terminal
phase
phase shift
voltage
Prior art date
Application number
KR1020210015968A
Other languages
English (en)
Other versions
KR20220112429A (ko
Inventor
장성진
박창근
Original Assignee
숭실대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 숭실대학교 산학협력단 filed Critical 숭실대학교 산학협력단
Priority to KR1020210015968A priority Critical patent/KR102507903B1/ko
Publication of KR20220112429A publication Critical patent/KR20220112429A/ko
Application granted granted Critical
Publication of KR102507903B1 publication Critical patent/KR102507903B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/18—Networks for phase shifting
    • H03H7/185—Networks for phase shifting comprising distributed impedance elements together with lumped impedance elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/16—Networks for phase shifting
    • H03H11/20—Two-port phase shifters providing an adjustable phase shift
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/18—Networks for phase shifting
    • H03H7/20—Two-port phase shifters providing an adjustable phase shift

Landscapes

  • Networks Using Active Elements (AREA)

Abstract

본 발명은 다각도의 위상 천이가 가능한 위상 천이기에 관한 것이다. 본 발명에 따르면, 하이 또는 로우 레벨의 전압이 게이트에 인가되고, 제1단을 통해 입력 신호가 인가되며, 제2단을 통해 입력 신호와 위상이 동일한 신호 또는 위상 천이된 신호를 출력하는 제1 트랜지스터와, 제1단이 상기 제1 트랜지스터의 제1단 및 제2단에 각각 연결되고 제2단 간이 서로 연결된 한 쌍의 제1 인덕터와, 상기 제1 트랜지스터와 반대되는 로우 또는 하이 레벨의 전압이 게이트에 인가되고 제2단이 제1 전원과 연결된 제2 트랜지스터와, 제1단 및 제2단이 제2 트랜지스터의 제1단 및 제2단과 연결된 제2 인덕터, 및 제1단이 상기 한 쌍의 제1 인덕터의 제2단 간의 접점과 연결되고 제2단이 상기 제2 트랜지스터의 제1단과 제2 인턱터의 제1단 간의 접점과 연결되며, 제3단을 통해 제어 전압이 인가되는 가변 커패시터를 포함하며, 상기 제어 전압으로 조정되는 커패시턴스 값에 따라 상기 제1 트랜지스터의 입력 신호에 대한 출력 신호의 위상 천이 각도가 조절되는 위상 천이기를 제공한다.
본 발명에 따르면, 하나의 위상 천이기에서 다각도의 위상을 천이하여 출력할 수 있도록 하여, 전체 고주파 송수신단의 소형화를 달성할 수 있고, 가변 커패시터의 캐패시턴스 가변을 통해 위상의 미세 조정이 가능함에 따라 위상 오차를 줄일 수 있다.

Description

다각도의 위상 천이가 가능한 위상 천이기{Phase shifter capable of multiple angle phase shift}
본 발명은 다각도의 위상 천이가 가능한 위상 천이기에 관한 것으로서, 보다 상세하게는 하나의 위상 천이기에서 제어 신호에 따라 다각도의 위상을 출력하기 위한 위상 천이기에 관한 것이다.
도 1은 종래 기술에 의한 저역 통과 필터 구조를 사용한 위상 천이기의 회로도이다.
이러한 도 1는 두 개의 인턱터 사이에 한 개의 커패시터가 연결된 LCL 필터(L1-C1-L1) 구조를 갖는 위상 천이기를 나타낸다. 일반적으로 소자 특성 상 필터 구조는 위상 천이 기능을 갖는다. 도 1의 위상 천이기는 두 가지 모드(통과 모드, 위상 천이 모드)로 동작한다.
도 2는 도 1에 대한 통과 모드의 등가 회로를 설명한 도면이다.
도 2와 같이, 통과 모드의 경우, M1 트랜지스터는 켜지고 M2 트랜지스터는 꺼진다. 이때, M2 트랜지스터는 기생 캐패시터인 Cgd 와 Cgs, Cds에 의해 작은 기생 캐패시터로 동작하고, M2의 기생 캐패시터는 L2와 병렬 공진을 일으켜 매우 큰 임피던스가 된다. 여기서 C1과 201 지점이 직렬로 연결되어 있어, 202 지점에서 병렬로 접지까지 이어진 임피던스가 매우 커진다.
따라서, 통과 모드(M1: 턴 온, M2: 턴 오프)일 때의 도 1의 회로는 도 2의 우측 그림과 같이 Ron,M1과 2L1이 병렬로 연결된 형태로 등가화될 수 있다. 또한 이러한 등가 회로와 같이, 통과 모드에서는 입력 포트(IN)로 입력된 신호를 위상 천이 없이 그대로 통과시켜 출력한다. 즉, 출력 신호는 입력 신호와 동일 위상을 갖는다.
도 3은 도 1에 대한 위상 천이 모드의 등가 회로를 나타낸 도면이다.
도 3과 같이, 위상 천이 모드의 경우, 트랜지스터의 동작은 통과 모드와 반대로, M1 트랜지스터가 꺼지고 M2 트랜지스터는 켜진다. 이때, M2의 Ron 저항인 Ron,M2 저항이 L2에 비해 매우 작고, M1 트랜지스터는 꺼져 있다.
따라서, 이러한 위상 천이 모드(M1: 턴 오프, M2: 턴 온)에서 도 1의 회로는 도 3의 오른쪽 그림과 같이 저역통과 필터 회로로 등가화된다. 또한, 이러한 등과 회로와 같이, 위상 천이 모드에서는 입력 포트(IN)로 입력된 신호가 설정 각도(θ)로 위상 천이되어 출력 포트(OUT)로 출력된다.
결과적으로 도 1과 같은 위상 천이기의 구조의 경우, 통과 모드와 위상 천이 모드의 임피던스 차이에 의해 서로 다른 위상의 신호가 출력된다. 통과 모드에서는 입력 신호를 기준으로 위상 차가 없는 신호를 출력하고 위상 천이 모드에서는 미리 설계된 θ°의 위상차를 가진 신호가 출력된다.
그런데, 이러한 필터 구조의 위상 천이기는 구조상의 이유로 하나의 위상 천이기가 0°와 θ°의 두 가지의 위상을 출력할 수 밖에 없으며, 더욱 다양한 각도로 위상을 천이하기 위해서는 송·수신기에 수 개의 위상 천이기를 필요로 하므로, 전체 고주파 송·수신기의 크기가 매우 커지는 문제점이 존재한다.
또한 기존의 필터 구조의 위상 천이기의 경우 구조상의 이유, 혹은 PVT(Process, Voltage, Temperature) 변화에 따라 위상 오차가 발생하는 문제점이 있다.
본 발명의 배경이 되는 기술은 한국공개특허 제10-2019-0071972호(2019.06.25 공개)에 개시되어 있다.
본 발명은, 하나의 위상 천이기에서 제어 신호에 따라 다양한 각도의 위상을 출력할 수 있고 위상 오차를 줄일 수 있는 다각도의 위상 천이가 가능한 위상 천이기를 제공하는데 목적이 있다.
본 발명은, 다각도의 위상 천이가 가능한 위상 천이기에 있어서, 하이 또는 로우 레벨의 전압이 게이트에 인가되고, 제1단을 통해 입력 신호가 인가되며, 제2단을 통해 상기 입력 신호와 위상이 동일한 신호 또는 위상 천이된 신호를 출력하는 제1 트랜지스터와, 제1단이 상기 제1 트랜지스터의 제1단 및 제2단에 각각 연결되고 제2단 간이 서로 연결된 한 쌍의 제1 인덕터와, 상기 제1 트랜지스터와 반대되는 로우 또는 하이 레벨의 전압이 게이트에 인가되고 제1단이 제1 전원과 연결된 제2 트랜지스터와, 제1단 및 제2단이 제2 트랜지스터의 제1단 및 제2단과 연결된 제2 인덕터, 및 제1단이 상기 한 쌍의 제1 인덕터의 제2단 간의 접점과 연결되고 제2단이 상기 제2 트랜지스터의 제2단과 제2 인턱터의 제2단 간의 접점과 연결되며, 제3단을 통해 제어 전압이 인가되는 가변 커패시터를 포함하며, 상기 제어 전압으로 조정되는 커패시턴스 값에 따라 상기 제1 트랜지스터의 입력 신호에 대한 출력 신호의 위상 천이 각도가 조절되는 위상 천이기를 제공한다.
또한, 상기 가변 커패시터는 버랙터(varactor)로 구성될 수 있다.
또한, 상기 위상 천이기는, 상기 제1 및 제2 트랜지스터의 게이트에 인가되는 전압 레벨 및 상기 가변 커패시터에 인가되는 제어 전압 중 적어도 하나를 조절하여, 상기 제1 트랜지스터의 제2 단을 통하여 출력되는 출력 신호의 위상 천이 여부 및 위상 천이 각도 중 적어도 하나를 제어하는 제어부를 더 포함할 수 있다.
또한, 상기 제2 트랜지스터의 게이트의 전단에 연결되며, 하이 또는 로우 레벨의 전압을 입력받아 로우 또는 하이 레벨로 반전시켜 출력하는 인버터를 더 포함하며, 상기 제어부는, 하이 또는 로우 레벨의 설정 전압을 상기 제1 트랜지스터와 상기 인버터에 인가하여 상기 제1 및 제2 트랜지스터 중 어느 하나를 턴 온 시킬 수 있다.
또한, 상기 제어부는, 복수의 위상 천이 각도 별로 그에 대응하는 제어 전압 값을 기 저장한 정보 테이블로부터, 목표로 하는 타겟 위상 천이 각도에 매칭된 타겟 제어 전압 값을 선택하여 상기 가변 커패시터의 제어 전압으로 적용할 수 있다.
또한, 각 트랜지스터의 게이트에 인가되는 전압 레벨에 따라 상기 제1 및 제2 트랜지스터 중 어느 하나가 턴 온되되, 상기 제1 트랜지스터만 턴 온 되면 상기 제1 트랜지스터는 입력 신호로부터 위상 변화가 없는 신호를 출력하는 통과 모드로 구동하고, 상기 제2 트랜지스터만 턴 온 되면 상기 제어 전압에 의한 조정 커패시턴스 값에 대응하여 설정 각도로 위상 천이된 신호를 출력하는 위상 천이 모드로 구동할 수 있다.
또한, 상기 제1 트랜지스터 및 제2 트랜지스터의 게이트에 각각 하이 레벨의 전압 및 로우 레벨의 전압 인가 시 상기 통과 모드로 구동하고, 상기 제1 트랜지 스터 및 제2 트랜지스터의 게이트에 각각 로우 레벨의 전압 및 하이 레벨의 전압 인가 시 상기 위상 천이 모드로 구동할 수 있다.
본 발명에 따르면, 필터 구조의 위상 천이기의 캐패시터 대신 가변 커패시터를 사용하여 하나의 위상 천이기에서 제어 신호에 따라 다양한 각도로 위상을 천이하여 출력할 수 있도록 구현함으로써 전체 고주파 송수신단의 소형화를 달성할 수 있다.
아울러, 본 발명에 의하면, 가변 커패시터의 캐패시턴스 가변을 통해 위상의 미세 조정이 가능함에 따라 위상 오차를 줄일 수 있다.
도 1은 종래 기술에 의한 저역 통과 필터 구조를 사용한 위상 천이기의 회로도이다.
도 2는 도 1에 대한 통과 모드의 등가 회로를 설명한 도면이다.
도 3은 도 1에 대한 위상 천이 모드의 등가 회로를 나타낸 도면이다.
도 4는 본 발명의 실시예에 따른 위상 천이기의 구성을 나타낸 도면이다.
도 5는 도 4에 대한 통과 모드의 등가 회로를 나타낸 도면이다.
도 6은 도 4에 대한 위상 천이 모드의 등가 회로를 나타낸 도면이다.
도 7은 버랙터의 제어 전압과 커패시턴스 값 간의 관계를 예시적으로 나타낸 도면이다.
도 8은 버랙터의 제어 전압 크기에 따른 위상 천이 각도를 모의 실험한 결과를 나타낸 도면이다.
그러면 첨부한 도면을 참고로 하여 본 발명의 실시 예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시 예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 "전기적으로 연결"되어 있는 경우도 포함한다. 또한 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
본 발명은 빔포밍을 위한 고주파 송수신단의 위상 천이기를 구성함에 있어 하나의 위상 천이기에서 제어 신호에 따라 다양한 각도의 위상을 출력할 수 있는 회로 구조를 제안한다.
도 4는 본 발명의 실시예에 따른 위상 천이기의 구성을 나타낸 도면이다.
이러한 도 4는 본 발명의 하나의 예시를 보인 것으로, 집중 소자를 사용하는 필터 구조의 위상 천이기에 모두 적용 가능하며 T형 저역 통과 필터에 한정되지 않는다.
도 4에 도시된 것과 같이, 본 발명의 실시예에 따른 다각도의 위상 천이가 가능한 위상 천이기(100)는 제1 트랜지스터(M1), 한 쌍의 제1 인덕터(L1), 제2 트랜지스터(M2), 제2 인덕터(L2), 그리고 가변 커패시터(V1)를 포함한다.
제1 트랜지스터(M1)는 하이 또는 로우 레벨의 전압이 게이트로 인가된다. 이러한 제1 트랜지스터(M1)는 게이트로 하이(High) 레벨의 전압이 인가되면 턴 온되고, 로우(Low) 레벨의 전압이 인가되면 턴 오프될 수 있다.
제1 트랜지스터(M1)는 제1단(예: 소스단)을 통해 입력 신호(RFIN)가 인가되며, 제2단(예: 드레인단)을 통해서는 입력 신호와 위상이 동일한 신호 또는 위상 천이된 신호를 출력 신호(RFout)로 출력한다.
여기서, 전자의 경우는 입력 신호를 위상 천이 없이 통과시키는 통과 모드(Pass Mode)에 따른 것이고, 후자의 경우는 입력 신호를 설정 각도로 위상 천이하여 출력하는 위상 천이 모드(Phase Shift Mode)에 따른 것이다. 이때, 위상 천이 각도는 가변 커패시터(V1)의 커패시턴스 값에 의해 결정된다.
구동 모드는 트랜지스터(M1,M2)의 온오프 상태에 따라 결정된다. 두 트랜지스터 중 제1 트랜지스터(M1)만 턴 온된 경우 통과 모드로 구동하고, 제2 트랜지스터(M2)만 턴 온된 경우 위상 천이 모드로 구동 가능하다.
한 쌍의 제1 인덕터(L1)는 제1단이 제1 트랜지스터(M1)의 제1단(예: 소스단) 및 제1 트랜지스터(M1)의 제2단(예: 드레인단)에 각각 연결된 상태에서 서로 제2단 간이 연결되어 접점을 형성한다. 접점 부분에는 가변 커패시터(V1)의 일단이 연결된다.
제2 트랜지스터(M2)는 제1 트랜지스터(M1)와 반대되는 로우 또는 하이 레벨의 전압이 게이트에 인가된다. 제2 트랜지스터(M2) 또한 게이트로 하이 레벨의 전압이 인가되면 턴 온되고, 로우 레벨의 전압이 인가되면 턴 오프될 수 있다.
제2 트랜지스터(M2)의 제1단(예: 소스단)에는 제1 전원(예: GND)이 인가될 수 있다. 도시되지는 않았으나, 제1 트랜지스터(M1)의 제2단(예: 드레인단)은 제1 전원보다 높은 제2 전원(예: VDD)이 인가될 수 있다.
본 발명이 실시예에서 트랜지스터의 종류는 MOSFET(Metal Oxide Semiconductor Field Effect Transistor)를 예시한다. 물론 상기의 트랜지스터의 종류는 단지 하나의 실시예에 불과한 것으로서 다른 종류의 트랜지스터에 대해서도 적용될 수 있다.
제1 트랜지스터(M1)의 제1단 및 제2단은 제2 인덕터(L2)와 병렬 연결된다.
제2 인덕터(L2)는 그 양단인 제1단 및 제2단이 제2 트랜지스터의 제1단(예: 소스단) 및 제2단(예: 드레인단)과 연결된다.
가변 커패시터(V1)는 제1단이 한 쌍의 제1 인덕터(L1)의 제2단 간의 접점과 연결되어 있고, 제2단이 제2 트랜지스터(M2)의 제2단(예: 드레인단)과 제2 인턱터(L2)의 제2단 간의 접점과 연결된다.
그리고, 가변 커패시터(V1)는 제3단을 통해 제어 전압(Vv)이 인가된다. 제3단에 인가되는 제어 전압(Vv)의 크기에 따라 가변 커패시터(V1)의 커패시턴스 값이 조정된다. 가변 커패시터(V1)는 버랙터(varactor)로 구성될 수 있다.
이와 같은 도 1에 나타낸 위상 천이기(100)는 제어 전압(Vv)에 의해 조정되는 커패시턴스 값에 따라, 제1 트랜지스터(M1)의 입력 신호에 대한 출력 신호의 위상 천이 각도가 조절된다.
본 실시예에 따른 위상 천이기(100)는 제어부(110)를 추가로 포함할 수 있다.
제어부(110)는 제1 및 제2 트랜지스터(M1,M2)의 게이트에 인가되는 전압 레벨, 가변 커패시터(V1)에 인가되는 제어 전압 중에서 적어도 하나를 조절하여, 제1 트랜지스터(M1)의 제2단에 출력되는 출력 신호의 위상 천이 여부 및 위상 천이 각도 중 적어도 하나를 제어한다.
이때, 출력 신호의 위상 천이가 없는 경우는 통과 모드에 해당한다. 또한, 위상 천이가 있는 경우는 위상 천이 모드에 해당하며, 이때에는 가변 커패시터(V1)의 제어 전압(Vv) 즉, 커패시턴스 값에 따라 위상 천이 각도가 제어된다. 여기서 물론, 통과 모드의 경우 위상 천이 각도가 0도인 경우이고 위상 천이 모드의 경우 위상 천이 각도 값(θ)이 존재하는 경우를 나타낸다.
먼저 통과 모드를 설명하면, 제어부(110)는 제1 트랜지스터(M1)의 게이트에는 하이 레벨, 제2 트랜지스터(M2)의 게이트에는 로우 레벨의 전압을 인가(M1: 턴 온, M2: 턴 오프)하여, 제1 트랜지스터(M1)의 입력 신호를 위상 천이 없이 통과시키는 통과 모드로 동작시킨다.
반대로, 제어부(110)는 제1 트랜지스터(M1)의 게이트에는 로우 레벨, 제2 트랜지스터(M2)의 게이트에는 하이 레벨의 전압을 인가(M1: 턴 오프, M2: 턴 온)하여, 제1 트랜지스터(M1)의 입력 신호를 설정 각도로 위상 천이하여 출력하는 위상 천이 모드로 동작시킨다.
앞서 상술한 바와 같이, 위상 천이 모드에서는 가변 커패시터에 인가되는 제어 전압(Vv)에 따라 커패시턴스 값이 변경되고, 커패시턴스 값에 따라 위상 천이 각도 θ가 조절된다.
여기서, 제어부(110)에서 각 트랜지스터(M1,M2)에 서로 반대 레벨의 신호를 인가하기 위하여, 제2 트랜지스터(M2)의 게이트의 전단에는 인버터(INV)가 구비될 수 있다. 인버터(INV)는 하이 레벨(예: 1V) 또는 로우 레벨(예: 0V)의 전압을 입력받아 로우 레벨(예: 0V) 또는 하이 레벨(1V)로 반전시켜 출력한다.
이때, 제어부(110)는 하이 레벨 또는 로우 레벨의 설정 전압(Vg)을 제1 트랜지스터(M1)와 인버터(INV)에 인가하여, 제1 및 제2 트랜지스터(M1,M2) 중 어느 하나만 턴 온 시킨다.
만일, 설정 전압이 하이 레벨인 경우(예: Vg=1V)는 제1 트랜지스터(M1)만 턴 온되어 입력 신호로부터 위상 변화가 없는 신호를 출력하는 '통과 모드'로 구동 가능하고, 설정 전압이 로우 레벨(예: Vg=0V)인 경우에는 제2 트랜지스터(M2)만 턴 온되어, 가변 커패시터(V1)의 제어 전압(Vv)에 따라 설정 각도로 위상 천이된 신호를 출력하는 '위상 천이 모드'로 구동 가능하다.
즉, 제어부(110)는 설정 전압(Vg)을 하이 또는 로우 레벨로 조정하여 동작 모드(통과 모드 or 위상 천이 모드)를 선택 제어할 수 있으며, 아울러 위상 천이 모드에서는 가변 커패시터(V1)의 제어 전압(Vv)에 의한 커패시턴스 조정에 대응하여 위상 천이 각도를 원하는 각도로 조절할 수 있다.
이때, 제어부(110)는 복수의 위상 천이 각도 별로 그에 대응하는 제어 전압 값을 기 저장한 정보 테이블을 참조할 수 있다. 이러한 정보 테이블은 시뮬레이션 또는 반복 실험에 의해 의해 결정될 수 있다.
예를 들어, 목표로 하는 타겟 위상 천이 각도(예: 5.625°)가 결정된 경우, 제어부(110)는 타겟 위상 천이 각도(5.625°)에 매칭된 타겟 제어 전압 값을 정보 테이블에서 검색하고, 검색된 타겟 제어 전압 값을 가변 커패시터(V1)의 제어 전압으로 적용할 수 있다. 이때, 타겟 위상 각도는 제어부(110)에서 직접 결정할 수도 있지만 외부로부터 지령받은 값에 해당할 수 있다.
다음은 본 발명의 실시예에 따른 위상 천이기에서 통과 모드 및 위상 천이 모드의 동작 원리를 설명한다.
도 5는 도 4에 대한 통과 모드의 등가 회로를 나타낸 도면이다.
도 5와 같이, 통과 모드의 경우, M1은 켜지고 M2는 꺼진다. 이때, M2는 기생 캐패시터인 Cgd 와 Cgs, Cds에 의해 작은 기생 캐패시터로 동작하고, M2의 기생 캐패시터는 L2와 병렬 공진을 일으켜, 매우 큰 임피던스가 된다. 여기서 V1과 501 지점이 직렬로 연결되어 있어, 502 지점에서 병렬로 접지까지 이어진 임피던스가 매우 커진다.
따라서, 통과 모드(M1: 턴 온, M2: 턴 오프)일 때는 도 5의 우측 그림과 같이 Ron,M1과 2L1이 병렬로 연결된 형태로 등가화될 수 있다.
이에 따라, 위상 천이기(100)는 제1 트랜지스터(M1)의 입력 신호(RFIN)를 위상 천이 없이 그대로 통과시켜 위상 천이가 없는 신호를 출력 신호로 제공한다. 즉, 통과 모드에서 위상 천이기(100)의 출력 신호(RFOUT)는 입력 신호(RFIN)와 위상이 동일하다. 여기서 물론, 제1 트랜지스터(M1)의 제1단과 제2단은 곧 위상 천이기(100)의 신호 입출력단에 해당함을 알 수 있다.
도 6은 도 4에 대한 위상 천이 모드의 등가 회로를 나타낸 도면이다.
도 6과 같이, 위상 천이 모드의 경우, 통과 모드와는 반대로 M3은 꺼지고 M4는 켜진다. 이때, M2의 Ron 저항인 Ron,M2 저항이 L2에 비해 매우 작고, M1 트랜지스터는 꺼져 있다.
따라서, 위상 천이 모드(M1: 턴 오프, M2: 턴 온)일 때는 도 6의 우측 그림과 같이 2개의 L1과 1개의 커패시터로 구성된 T형의 LCL 저역통과 필터 구조의 회로로 등가화된다. 여기서 LCL 저역 통과 필터의 C는 가변 커패시터(버랙터) 소자(V1)로 대체된 것을 알 수 있다. 이때, 버랙터의 커패시터를 가변함으로써 임피던스가 바뀌게 되며 이를 통해 신호의 위상을 다양하게 조정할 수 있다.
이와 같이, 위상 천이 모드에서, 위상 천이기(100)는 제1 트랜지스터(M1)의 입력 신호(RFIN)의 위상을 설정 각도(θ) 만큼 위상 천이시켜 출력하게 되므로, 이 경우 출력 신호(RFOUT)는 입력 신호(RFIN)로부터 설정 각도만큼 위상이 천이된 신호에 해당한다. 이때 제어 전압에 따라 가변 커패시터(V1)의 커패시턴스 값이 조정되고 커패시턴스 값에 따라 위상 천이 각도가 결정된다.
도 7은 버랙터의 제어 전압과 커패시턴스 값 간의 관계를 예시적으로 나타낸 도면이다. 도 7에서 가로축은 동작 주파수, 세로축은 커패시턴스 값을 나타낸다.
도 7은 버랙터에 인가되는 제어 전압(Vv)을 0V에서 1V 까지 0.1V 씩 가변할 경우에 약 43 fF ~ 180 fF 범위에서 캐패시턴스가 조정된 것을 예시하고 있다. 이때 제어 전압(Vv)이 1V일 때 커패시턴스가 가장 낮고, 0V일 때 가장 높다. 따라서, 사용된 버랙터의 경우 제어 전압 Vv이 낮을수록 커패시턴스 값이 커지는 것을 알 수 있다.
도 8은 버랙터의 제어 전압 크기에 따른 위상 천이 각도를 모의 실험한 결과를 나타낸 도면이다.
이러한 도 8의 가로축은 동작 주파수를 나타내고 세로축은 위상 천이기(100)의 S21(degree) 특성을 나타낸다. 설계된 주파수 대역은 Ka-대역이며, Ka 대역을 포함한 모든 주파수 영역에서 설계가 가능하다.
도 8에서 검정색 선은 통과 모드일 때(Vg=1V)의 출력 신호의 위상 천이 각도로, 0°의 위상을 나타냄을 알 수 있다. 이러한 통과 모드의 경우 버랙터의 인가 전압 값과 무관하게 출력 신호가 입력 신호와 동일 위상(위상 천이 각도: 0도)을 갖는다.
도 8에서 나머지 선들은 위상 천이 모드일 때(Vg=0V)의 출력 신호의 위상 값으로, 바랙터의 인가 전압 VV를 0V 에서 1V 까지 0.1V 씩 가변한 결과를 나타낸다. 여기서 바랙터의 인가 전압 VV이 낮아질수록 커패시턴스 값은 높아지고 위상 천이 각도(입력 신호에 대한 출력 신호의 위상 차이)도 증가하는 것을 알 수 있다.
이러한 도 8의 경우 설명의 편의상 바랙터의 제어 전압 VV을 0.1V 각도로 조정하였을 때의 위상 천이 각도 양상을 나타낸 것으로 본 발명이 반드시 이에 한정되는 것은 아니며, 바랙터 제어 전압을 더욱 정밀하게 조절함으로써 보다 세밀한 위상 조정이 가능함은 물론이다.
이러한 본 발명의 경우 하나의 위상 천이기에서 제어 신호에 따라 다양한 각도의 위상을 출력할 수 있도록 구현함으로써, 두 개 이상의 위상 천이기의 역할을 하나의 위상 천이기에서 수행할 수 있으며, 다양한 각도 별로 다수 개의 위상 천이기를 마련할 필요가 없다는 장점을 갖는다.
따라서, 본 발명에 따르면, 위상 천이기를 구성하는 회로 수를 감소시킬 수 있고 전체 고주파 송수신단의 경량화 및 소형화를 달성할 수 있음은 물론, 버랙터의 캐패시턴스 가변을 통해 위상의 미세 조정이 가능함에 따라 위상 오차를 줄일 수 있다.
본 발명은 도면에 도시된 실시 예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
100: 위상 천이기 M1: 제1 트랜지스터
M2: 제1 트랜지스터 L1: 제1 인덕터
L2: 제2 인덕터 V1: 가변 커패시터
110: 제어부

Claims (7)

  1. 다각도의 위상 천이가 가능한 위상 천이기에 있어서,
    하이 또는 로우 레벨의 전압이 게이트에 인가되고, 제1단을 통해 입력 신호가 인가되며, 제2단을 통해 상기 입력 신호와 위상이 동일한 신호 또는 위상 천이된 신호를 출력하는 제1 트랜지스터;
    제1단이 상기 제1 트랜지스터의 제1단 및 제2단에 각각 연결되고 제2단 간이 서로 연결된 한 쌍의 제1 인덕터;
    상기 제1 트랜지스터와 반대되는 로우 또는 하이 레벨의 전압이 게이트에 인가되고 제1단이 제1 전원과 연결된 제2 트랜지스터;
    상기 제2 트랜지스터의 게이트의 전단에 연결되며, 하이 또는 로우 레벨의 전압을 입력받아 로우 또는 하이 레벨로 반전시켜 출력하는 인버터;
    제1단 및 제2단이 제2 트랜지스터의 제1단 및 제2단과 연결된 제2 인덕터;
    제1단이 상기 한 쌍의 제1 인덕터의 제2단 간의 접점과 연결되고 제2단이 상기 제2 트랜지스터의 제2단과 제2 인턱터의 제2단 간의 접점과 연결되며, 제3단을 통해 제어 전압이 인가되는 가변 커패시터; 및
    상기 제1 및 제2 트랜지스터의 게이트에 인가되는 전압 레벨을 조절하여 상기 제1 트랜지스터의 제2 단을 통하여 출력되는 출력 신호의 위상 천이 여부를 결정하고, 상기 가변 커패시터에 인가되는 제어 전압을 제어하여 상기 제어 전압에 의해 조정되는 커패시턴스 값에 따라 상기 제1 트랜지스터의 입력 신호에 대한 출력 신호의 위상 천이 각도를 조절하는 제어부를 포함하며,
    상기 제어부는,
    하이 또는 로우 레벨의 설정 전압을 상기 제1 트랜지스터와 상기 인버터에 동시 인가하는 방법으로 상기 제1 및 제2 트랜지스터 중 어느 하나만 턴 온 시키되,
    상기 제1 트랜지스터만 턴 온 되면, 상기 제1 트랜지스터는, 상기 입력 신호로부터 위상 변화가 없는 신호를 출력하는 통과 모드로 구동하고, 상기 제2 트랜지스터만 턴 온 되면, 상기 제1 트랜지스터는, 상기 제어 전압에 의한 조정 커패시턴스 값에 대응하여 상기 입력 신호로부터 설정 각도로 위상 천이된 신호를 출력하는 위상 천이 모드로 구동하는 위상 천이기.
  2. 청구항 1에 있어서,
    상기 가변 커패시터는 버랙터(varactor)로 구성된 위상 천이기.
  3. 삭제
  4. 삭제
  5. 청구항 1에 있어서,
    상기 제어부는,
    복수의 위상 천이 각도 별로 그에 대응하는 제어 전압 값을 기 저장한 정보 테이블로부터, 목표로 하는 타겟 위상 천이 각도에 매칭된 타겟 제어 전압 값을 선택하여 상기 가변 커패시터의 제어 전압으로 적용하는 위상 천이기.
  6. 삭제
  7. 청구항 1에 있어서,
    상기 제1 트랜지스터 및 제2 트랜지스터의 게이트에 각각 하이 레벨의 전압 및 로우 레벨의 전압 인가 시 상기 통과 모드로 구동하고,
    상기 제1 트랜지스터 및 제2 트랜지스터의 게이트에 각각 로우 레벨의 전압 및 하이 레벨의 전압 인가 시 상기 위상 천이 모드로 구동하는 위상 천이기.
KR1020210015968A 2021-02-04 2021-02-04 다각도의 위상 천이가 가능한 위상 천이기 KR102507903B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020210015968A KR102507903B1 (ko) 2021-02-04 2021-02-04 다각도의 위상 천이가 가능한 위상 천이기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210015968A KR102507903B1 (ko) 2021-02-04 2021-02-04 다각도의 위상 천이가 가능한 위상 천이기

Publications (2)

Publication Number Publication Date
KR20220112429A KR20220112429A (ko) 2022-08-11
KR102507903B1 true KR102507903B1 (ko) 2023-03-08

Family

ID=82803240

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210015968A KR102507903B1 (ko) 2021-02-04 2021-02-04 다각도의 위상 천이가 가능한 위상 천이기

Country Status (1)

Country Link
KR (1) KR102507903B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20240070074A (ko) * 2022-11-14 2024-05-21 삼성전자주식회사 위상 천이기, 위상 천이기를 포함하는 전자 장치 및 그 동작 방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6664870B2 (en) * 2001-10-30 2003-12-16 Raytheon Company Compact 180 degree phase shifter
KR102042120B1 (ko) * 2017-12-21 2019-11-27 경희대학교 산학협력단 가변 캐패시턴스를 이용한 위상 변위 장치 및 이를 이용한 무선 전력 전송시스템

Also Published As

Publication number Publication date
KR20220112429A (ko) 2022-08-11

Similar Documents

Publication Publication Date Title
US20110304409A1 (en) Phase shifter
KR101479802B1 (ko) 감소된 상호 변조 왜곡을 갖는 스위칭 디바이스
US20090278624A1 (en) Reflection-type phase shifter having reflection loads implemented using transmission lines and phased-array receiver/transmitter utilizing the same
US7764142B2 (en) Series connected bit phase shifter having first and second impedance adjusting circuits
US7724107B2 (en) Phase shifter having switchable signal paths where one signal path includes no shunt capacitor and inductor
US20130229216A1 (en) Signal duty cycle detector and calibration system
US20090243743A1 (en) Varactor bank switching based on anti-parallel branch configuration
US20120286888A1 (en) Switched Capacitor Array for Voltage Controlled Oscillator
JP2010233207A (ja) 高周波スイッチ回路及び半導体装置
JPH0349401A (ja) マイクロ波素子
TWI519073B (zh) 移位暫存器電路及其操作方法
US20130021111A1 (en) Transistor Switches With Single-Polarity Control Voltage
CN106716537B (zh) 具有并行延迟线和诸延迟线之间的内部开关的延迟电路、以及用于控制该延迟电路的方法和装备
KR102507903B1 (ko) 다각도의 위상 천이가 가능한 위상 천이기
US11190172B1 (en) Latch-based level shifter circuit with self-biasing
CN114070261A (zh) 一种w波段的高精度低插损低附加相移的数控衰减器
US5392010A (en) 90 degree phase shifter
JP2016208220A (ja) 可変減衰器
US10312885B2 (en) Self-matching phase shifter/attenuator
US6985049B2 (en) Switched coupler type digital phase shifter using quadrature generator
KR101721866B1 (ko) 위상 천이기 및 그 제어방법
US11637549B2 (en) Replica circuit and oscillator including the same
TWI482434B (zh) 切換式電容電路以及控制切換式電容電路的方法
JP6112307B2 (ja) バンドパスフィルタ
WO2022088445A1 (zh) 一种应用于射频集成电路的耦合式单刀双掷开关

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right