JP2018516520A - データパケット転送 - Google Patents

データパケット転送 Download PDF

Info

Publication number
JP2018516520A
JP2018516520A JP2018515343A JP2018515343A JP2018516520A JP 2018516520 A JP2018516520 A JP 2018516520A JP 2018515343 A JP2018515343 A JP 2018515343A JP 2018515343 A JP2018515343 A JP 2018515343A JP 2018516520 A JP2018516520 A JP 2018516520A
Authority
JP
Japan
Prior art keywords
destination
data packet
line card
port
vxlan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018515343A
Other languages
English (en)
Other versions
JP6426879B2 (ja
Inventor
ルイタオ シエ
ルイタオ シエ
シアンチアオ アオ
シアンチアオ アオ
ペン フェイ
ペン フェイ
Original Assignee
ニュー エイチ３シー テクノロジーズ カンパニー，リミティド
ニュー エイチ３シー テクノロジーズ カンパニー，リミティド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ニュー エイチ３シー テクノロジーズ カンパニー，リミティド, ニュー エイチ３シー テクノロジーズ カンパニー，リミティド filed Critical ニュー エイチ３シー テクノロジーズ カンパニー，リミティド
Publication of JP2018516520A publication Critical patent/JP2018516520A/ja
Application granted granted Critical
Publication of JP6426879B2 publication Critical patent/JP6426879B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L45/00—Routing or path finding of packets in data switching networks
    • H04L45/74—Address processing for routing
    • H04L45/745—Address table lookup; Address filtering
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/46—Interconnection of networks
    • H04L12/4633—Interconnection of networks using encapsulation techniques, e.g. tunneling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/46—Interconnection of networks
    • H04L12/4641—Virtual LANs, VLANs, e.g. virtual private networks [VPN]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/66—Arrangements for connecting between networks having differing types of switching systems, e.g. gateways
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L45/00—Routing or path finding of packets in data switching networks
    • H04L45/02—Topology update or discovery
    • H04L45/021—Ensuring consistency of routing table updates, e.g. by using epoch numbers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L45/00—Routing or path finding of packets in data switching networks
    • H04L45/74—Address processing for routing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/70—Virtual switches

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer Security & Cryptography (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

ＶＸＬＡＮゲートウェイのラインカードは、データパケットを受信し、データパケットがＬ３転送を行うものと特定すると、データパケットの宛先ＩＰアドレスの予め設定されたビット位置における値に基づいて、前記値にマッチングする１種類のファブリックボードのうちの１つを宛先ファブリックボードとして選択し、データパケットを宛先ファブリックボードに送信し、前記宛先ファブリックボードがデータパケットを受信した後、前記データパケットがＬ３転送を行うものと特定すると、ローカルに格納されたＡＲＰエントリの中からデータパケットの宛先ＩＰアドレスにマッチングするＡＲＰエントリを検索し、検索されたＡＲＰエントリにおける出力ポートに関連する第１宛先ラインカードと協働してデータパケットを転送するようにする。
【選択図】図１

Description

データセンターにおいて、ＶＸＬＡＮネットワーク内部の仮想マシン（ＶＭ：Ｖｉｒｔｕａｌ Ｍａｃｈｉｎｅ）にＬ３（レイヤー３）サービスを提供するには、ネットワークにＬ３ ＶＸＬＡＮゲートウェイを配置する必要がある。Ｌ３ ＶＸＬＡＮゲートウェイのＬ３ゲートウェイ機能により、ＶＸＬＡＮネットワーク内部のＶＭと外部のネットワークのデバイスとのＬ３通信、及びＶＸＬＡＮネットワーク内部のＶＭと他のＶＸＬＡＮネットワーク内部のＶＭとのＬ３通信が可能になる。
図１は、本発明で提供する方法のフローチャートである。 図２は、本発明で提供する一つの態様のＬ３ ＶＸＬＡＮゲートウェイによるデータパケット転送の模式図である。 図３は、本発明で提供するもう一つの態様のＬ３ ＶＸＬＡＮゲートウェイによるデータパケット転送の模式図である。 図４は、本発明で提供するさらにもう一つの態様のＬ３ ＶＸＬＡＮゲートウェイによるデータパケット転送の模式図である。 図５は、本発明で提供する装置の構成図である。 図６は、本発明で提供する図５に示す装置のハードウェア構成図である。
Ｌ３ ＶＸＬＡＮゲートウェイのＬ３ゲートウェイ機能を実現するために、Ｌ３ ＶＸＬＡＮゲートウェイのラインカード、ファブリックボードはいずれも、グローバル的なアドレス解決プロトコル（ＡＲＰ）エントリを格納する。１つのＡＲＰエントリは、１つのＶＭを代表する。大規模なデータセンターにおいて、ＶＭの数が非常に膨大であるため、ＡＲＰエントリの数も非常に膨大になってしまう。一方、Ｌ３ ＶＸＬＡＮゲートウェイにおけるラインカード、ファブリックボードのハードウェアリソースは限りがあり、ＡＲＰエントリ以外にも、ＭＡＣエントリ、ルーティングエントリ、ＶＸＬＡＮカプセル化のエントリ及びＶＸＬＡＮデカプセル化のエントリを格納する。このため、非常に膨大なＡＲＰエントリをメンテナンスするためのハードウェアリソースが足りないというデメリットが生じることになり、Ｌ３ ＶＸＬＡＮゲートウェイによるデータパケット転送に影響を与える。本発明では、ＡＲＰエントリをメンテナンスするためのハードウェアリソースが足りないというデメリットを回避するために、Ｌ３ ＶＸＬＡＮゲートウェイのラインカード、ファブリックボードについて以下のとおり規定する。
１）Ｌ３ ＶＸＬＡＮゲートウェイのファブリックボードをＮ種類（Ｎは１より大きい）に分け、同一の種類のファブリックボードは、同じＡＲＰエントリをローカルに格納し、異なる種類のファブリックボードは、異なるＡＲＰエントリをローカルに格納する。
ここで、各種類のファブリックボードに格納されたＡＲＰエントリは、Ｌ３ ＶＸＬＡＮゲートウェイの主制御ボードが、ラインカードからＡＲＰエントリの学習モードに似たモードに従って学習したＡＲＰエントリを別々に各種類のファブリックボードに配ったものである。そのうち、ＡＲＰエントリの違いは主に、ＡＲＰエントリにおける宛先ＩＰアドレスの予め設定されたビット位置における値が異なる点にある。ただし、ファブリックボードにおけるＡＲＰエントリの冗長性を確保するために、各種類のファブリックボードには少なくとも２つ以上のファブリックボードが含まれる。
本発明において、上記予め設定されたビット位置に含まれるビット（ｂｉｔ）の数Ｍは上記Ｎにより決められる。具体的には、２Ｍ≧Ｎの式により規定することができる。Ｍ個のビットの具体的な位置については、本発明において特に限定せず、予め配置してもよい。
本発明において、各種類のファブリックボードにローカルに格納されたＡＲＰエントリの数は必ずしも同一とは限らず、各種類のファブリックボードにローカルに格納されたＡＲＰエントリの数は異なってもよい。例えば、下記の例では、第１種類のファブリックボードに格納されたＡＲＰエントリは、第２種類のファブリックボード、第３種類のファブリックボードに格納されたＡＲＰエントリよりも多い。
以下、３つの例を挙げて、上記した「Ｌ３ ＶＸＬＡＮゲートウェイのファブリックボードをＮ種類（Ｎは１より大きい）に分け、同一の種類のファブリックボードは、同じＡＲＰエントリをローカルに格納し、異なる種類のファブリックボードは、異なるＡＲＰエントリをローカルに格納する」ことについて説明する。
１つの例において、Ｌ３ ＶＸＬＡＮゲートウェイのファブリックボードを２種類に分け、すなわち上記Ｎの値を２とする。２種類に分けられたファブリックボードを、それぞれ第１種類のファブリックボードと第２種類のファブリックボードと称する。
この例において、第１種類のファブリックボードは第１種類のＡＲＰエントリをローカルに格納し、第２種類のファブリックボードは第２種類のＡＲＰエントリをローカルに格納する。ここで、第１種類のＡＲＰエントリは、その中の宛先ＩＰアドレスの予め設定されたビット位置における値が奇数であり、第２種類のＡＲＰエントリは、その中の宛先ＩＰアドレスの予め設定されたビット位置における値が偶数である。
この例では、２種類のＡＲＰエントリを区別するために、上記式に従って、具体的に実施する際に予め設定されたビット位置として１ビットを含む例において、この１ビットは、例えば先頭の１ビットや最後の１ビット等、任意の１ビットであってもよい。予め設定されたビット位置が最後の１ビットである例において、エントリにおける宛先ＩＰアドレスの最後の１ビットの値が奇数（すなわち値＝１）であるＡＲＰエントリを第１種類のＡＲＰエントリとし、エントリにおける宛先ＩＰアドレスの最後の１ビットの値が偶数（すなわち値＝０）であるＡＲＰエントリを第２種類のＡＲＰエントリとする。
もう１つの例において、Ｌ３ ＶＸＬＡＮゲートウェイのファブリックボードを３種類に分け、すなわち上記Ｎの値を３とする。３種類に分けられたファブリックボードを、それぞれ第１種類のファブリックボードと第２種類のファブリックボードと第３種類のファブリックボードと称する。
この例において、第１種類のファブリックボードは第１種類のＡＲＰエントリをローカルに格納し、第２種類のファブリックボードは第２種類のＡＲＰエントリをローカルに格納し、第３種類のファブリックボードは第３種類のＡＲＰエントリをローカルに格納する。
この例では、３種類のＡＲＰエントリを区別するために、上記式に従って、具体的に実施する際に予め設定されたビット位置として２ビットを含む例において、この２ビットは、例えば先頭の２ビットや最後の２ビット、又は先頭の１ビット及び最後の１ビット等、任意の連続又は非連続の２ビットであってもよい。予め設定されたビット位置が最後の２ビットである例において、エントリにおける宛先ＩＰアドレスの最後の２ビットの値が００又は０１であるＡＲＰエントリを第１種類のＡＲＰエントリとし、エントリにおける宛先ＩＰアドレスの最後の２ビットの値が１０であるＡＲＰエントリを第２種類のＡＲＰエントリとし、エントリにおける宛先ＩＰアドレスの最後の２ビットの値が１１であるＡＲＰエントリを第３種類のＡＲＰエントリとする。
さらにもう１つの例において、Ｌ３ ＶＸＬＡＮゲートウェイのファブリックボードを２Ｍ種類に分け、すなわち上記Ｎの値を２Ｍ（Ｍは２より大きい）とする。２Ｍ種類に分けられたファブリックボードを、それぞれ第１種類のファブリックボード、第２種類のファブリックボード、…第２Ｍ種類のファブリックボードと称する。
この例において、第１種類のファブリックボードは第１種類のＡＲＰエントリをローカルに格納し、第２種類のファブリックボードは第２種類のＡＲＰエントリをローカルに格納し、このように類推していき、第２Ｍ種類のファブリックボードは第２Ｍ種類のＡＲＰエントリをローカルに格納する。
この例では、２Ｍ種類のＡＲＰエントリを区別するために、上記式に従って、具体的に実施する際に予め設定されたビット位置としてＭビットを含む例において、このＭビットは例えば先頭のＭビットや最後のＭビット、又は先頭のＭ／２ビット及び最後のＭ／２ビット等、任意の連続又は非連続のＭビットであってもよい。予め設定されたビット位置が最後のＭビットである例において、エントリにおける宛先ＩＰアドレスの最後のＭビットがいずれも０であるＡＲＰエントリを第１種類のＡＲＰエントリとし、エントリにおける宛先ＩＰアドレスの最後のＭビットのうち、最後の１ビットのみが１で、それ以外は０であるＡＲＰエントリを第２種類のＡＲＰエントリとし、このように類推していき、エントリにおける宛先ＩＰアドレスの最後のＭビットの値がいずれも１であるＡＲＰエントリを第２Ｍ種類のＡＲＰエントリとする。
２）Ｌ３ ＶＸＬＡＮゲートウェイの各種類のファブリックボードは同じルーティングエントリをローカルに格納する。
実際の応用において、ルーティングエントリの数は少なく、別々に分けて各種類のファブリックボードに配る必要がない。各種類のファブリックボードはいずれも完全でかつ同じルーティングエントリを格納することができる。
本発明の一例では、Ｌ３ ＶＸＬＡＮゲートウェイの各種類のファブリックボードにローカルに格納されているルーティングエントリには、出力ポートがホストアクセスポートであるルーティングエントリのみ含まれるように規定してもよい。
３）Ｌ３ ＶＸＬＡＮゲートウェイのラインカードは、ＭＡＣエントリ、ＶＸＬＡＮカプセル化のエントリ及びＶＸＬＡＮデカプセル化のエントリをローカルに格納し、ＡＲＰエントリ及びルーティングエントリは格納しない。
以上の規定から分かるように、本発明において、ＡＲＰエントリはＬ３ ＶＸＬＡＮゲートウェイのファブリックボードに別々に格納され、また、Ｌ３ ＶＸＬＡＮゲートウェイのファブリックボードは数少ないルーティングエントリの以外に、ＡＲＰエントリのみを格納する。このようにすることで、ＡＲＰエントリの数が非常に膨大であっても、ＡＲＰエントリとハードウェアリソースの競合が発生する他のエントリが少ないため、ＡＲＰエントリをメンテナンスするためのハードウェアリソースが足りないというデメリットはなくなる。
上記規定に基づいて、以下、本発明で提供する方法を説明する。
図１を参照する。図１は本発明で提供する方法のフローチャートである。このフローは上記Ｌ３ ＶＸＬＡＮゲートウェイに適用され、下記のステップを含む。
ステップ１０１において、Ｌ３ ＶＸＬＡＮゲートウェイのラインカードはデータパケットを受信する。
このステップ１０１においてＬ３ ＶＸＬＡＮゲートウェイのラインカードが受信するデータパケットとして、具体的に下記２つのケースがある。
ケース１では、Ｌ３ ＶＸＬＡＮゲートウェイのラインカードが、ＶＸＬＡＮカプセル化されていないデータパケットを受信する。
ケース２では、Ｌ３ ＶＸＬＡＮゲートウェイのラインカードが、ＶＸＬＡＮカプセル化されたデータパケットを受信する。この場合には、Ｌ３ ＶＸＬＡＮゲートウェイのラインカードは、受信したＶＸＬＡＮカプセル化されたデータパケットをＶＸＬＡＮデカプセル化する。ＶＸＬＡＮデカプセル化されたデータパケットが後の説明でいうデータパケットである。
上記のようにＬ３ ＶＸＬＡＮゲートウェイのラインカードに対して規定したエントリによれば、Ｌ３ ＶＸＬＡＮゲートウェイのラインカードにはＶＸＬＡＮデカプセル化のエントリが格納されている。これにより、上記ケース２において、受信したＶＸＬＡＮカプセル化されたデータパケットに対するＶＸＬＡＮデカプセル化は、Ｌ３ ＶＸＬＡＮゲートウェイのラインカードによって、ローカルに格納されているＶＸＬＡＮデカプセル化のエントリにより実現されることになる。
ステップ１０２において、Ｌ３ ＶＸＬＡＮゲートウェイのラインカードは、データパケットがＬ３転送を行うものと特定すると、データパケットの宛先ＩＰアドレスの予め設定されたビット位置における値に基づいて、前記値にマッチングする１種類のファブリックボードのうちの１つを宛先ファブリックボードとして選択する。
ここで、「Ｌ３ ＶＸＬＡＮゲートウェイのラインカードは、データパケットがＬ３転送を行うものと特定する」ことは、具体的に以下のように行われる。すなわち、データパケットの宛先ＭＡＣが自ゲートウェイのゲートウェイＭＡＣであるかどうかを判断する。Ｙｅｓの場合には、データパケットがＬ３転送を行うものと特定し、Ｎｏの場合には、データパケットがＬ３転送を行うものではないと特定する。
上記した各種類のファブリックボードに格納されたＡＲＰエントリによれば、上記の「値にマッチングする１種類のファブリックボード」とは、予め設定されたビット位置における値がデータパケットの宛先ＩＰアドレスの予め設定されたビット位置における値と同じである宛先ＩＰアドレスを有するという条件を満たすＡＲＰエントリをローカルに格納しているものをいう。例えば上記した例１では、データパケットの宛先ＩＰアドレスの予め設定されたビット位置における値が奇数（すなわち値＝１）である場合、第１種類のファブリックボードのうちの１つを宛先ファブリックボードとして選択し、データパケットの宛先ＩＰアドレスの予め設定されたビット位置における値が偶数（すなわち値＝０）である場合、第２種類のファブリックボードのうちの１つを宛先ファブリックボードとして選択する。例２、例３も同様の原理に従うもので、重複した説明を省略する。
本発明の一例として、本発明では、ラインカードにＡＣＬエントリを配置することによって、ステップ１０２における「データパケットの宛先ＩＰアドレスの予め設定されたビット位置における値に基づいて、前記値にマッチングする１種類のファブリックボードのうちの１つを宛先ファブリックボードとして選択する」ことを実現することができる。そのうち、ＡＣＬエントリのマッチング条件は、宛先ＩＰアドレスの予め設定されたビット位置における値である。ＡＣＬエントリの動作は、どの種類のファブリックボードを選択するかということで、負荷分散等の設定されたアルゴリズムに基づいて、この種類のファブリックボードの中から１つのファブリックボードを選択する。
ステップ１０３において、Ｌ３ ＶＸＬＡＮゲートウェイのラインカードは、データパケットを宛先ファブリックボードに送信する。
本発明の一例として、ステップ１０３において、Ｌ３ ＶＸＬＡＮゲートウェイのラインカードがデータパケットをＬ３ ＶＸＬＡＮゲートウェイの宛先ファブリックボードに円滑に送信することを確保するために、一実施形態では、データパケットに対して宛先ファブリックボードに転送するための内部カプセル化を行う。ここで、説明の便宜上、この内部カプセル化をファブリックボードプロキシカプセル化と略称する。このように、ステップ１０３においてラインカードがデータパケットをＬ３ ＶＸＬＡＮゲートウェイの宛先ファブリックボードに送信することは、下記のステップを含んでもよい。
ステップａ１において、データパケットをファブリックボードプロキシカプセル化する。
ここで、ファブリックボードプロキシカプセルは、宛先プロキシチップ識別子（ｃｈｉｐ ＩＤ）及び宛先プロキシポート識別子（ｐｏｒｔ）を含む。宛先プロキシｃｈｉｐ ＩＤは、ファブリックボードプロキシチップ識別子であり、宛先プロキシｐｏｒｔはファブリックボードプロキシポート識別子である。
本発明の一つの実例として、ファブリックボードプロキシチップ識別子は、予め配置され、ファブリックボードにテーブルのルックアップを実行してパケット転送を行うように指示するためのチップ識別子であってもよい。ファブリックボードプロキシポート識別子は、予め配置され、ファブリックボードにテーブルのルックアップを実行してパケット転送を行うように指示するためのポート識別子であってもよい。Ｌ３ ＶＸＬＡＮゲートウェイが複数のファブリックボードを備える場合、すべてのファブリックボードに上記ファブリックボードプロキシチップ識別子及びファブリックボードプロキシポート識別子が配置される。
ステップａ２において、自ラインカードにおける、宛先ファブリックボードに接続される相互接続ポートを介して、ファブリックボードプロキシカプセル化されたデータパケットをＬ３ ＶＸＬＡＮゲートウェイの宛先ファブリックボードに送信する。
上記ステップａ１及びステップａ２によって、Ｌ３ ＶＸＬＡＮゲートウェイのラインカードは、最終的にデータパケットをＬ３ ＶＸＬＡＮゲートウェイの宛先ファブリックボードに円滑に送信する。
ステップ１０４において、Ｌ３ ＶＸＬＡＮゲートウェイの前記宛先ファブリックボードは、Ｌ３ ＶＸＬＡＮゲートウェイのラインカードにより送信されたデータパケットを受信し、データパケットがＬ３転送を行うものと特定すると、ローカルに格納されたＡＲＰエントリの中からデータパケットの宛先ＩＰアドレスにマッチングするＡＲＰエントリを検索し、検索されたＡＲＰエントリにおける出力ポートに関連する第１宛先ラインカードと協働してデータパケットを転送する。
前述のステップ１０３で説明したファブリックボードプロキシカプセル化により、ステップ１０４においてＬ３ ＶＸＬＡＮゲートウェイの宛先ファブリックボードが受信したデータパケットは、ファブリックボードプロキシカプセル化されたものである。これにより、このステップ１０４において、「Ｌ３ ＶＸＬＡＮゲートウェイの宛先ファブリックボードは、データパケットがＬ３転送を行うものと特定する」ことは、下記のことを含む。
受信したデータパケットのファブリックボードプロキシカプセルのヘッダから、宛先プロキシｃｈｉｐ ＩＤ及び宛先プロキシｐｏｒｔを特定する。特定した宛先プロキシｃｈｉｐ ＩＤが上記ファブリックボードプロキシチップ識別子であり、宛先プロキシｐｏｒｔが上記ファブリックボードプロキシポート識別子である場合、データパケットがＬ３転送を行うものと特定し、データパケットのファブリックボードプロキシカプセル化を解除する。さもなければ、そのままファブリックボードプロキシカプセルの宛先プロキシｐｏｒｔに従って、受信したデータパケットを転送し続けばよい。これはファブリックボードによるパケット転送の方式に類似するため、詳細に説明しない。
ここで、一例として、具体的に実施する際に、ＡＲＰエントリは、宛先ＩＰアドレス、ＶＬＡＮ識別子、宛先ＭＡＣアドレス、ソースＭＡＣアドレス及び出力ポート等を含んでもよい。ＡＲＰエントリに含まれるものによれば、このステップ１０４においてデータパケットの宛先ＩＰアドレスにマッチングするＡＲＰエントリとは、データパケットの宛先ＩＰアドレスを含むＡＲＰエントリである。
一例として、ステップ１０４において、「Ｌ３ ＶＸＬＡＮゲートウェイの宛先ファブリックボードは、検索されたＡＲＰエントリにおける出力ポートに関連する第１宛先ラインカードと協働してデータパケットを転送する」ことは、ステップｂ１及びステップｂ２を含む。
ステップｂ１において、Ｌ３ ＶＸＬＡＮゲートウェイの宛先ファブリックボードは、データパケットのソースＭＡＣアドレスを自Ｌ３ ＶＸＬＡＮゲートウェイのゲートウェイＭＡＣアドレスに変更し、データパケットの宛先ＭＡＣアドレスを、検索されたＡＲＰエントリにおける宛先ＭＡＣアドレスに変更する。また、検索されたＡＲＰエントリにおける出力ポートの種類に応じて、変更後のデータパケットに対して内部カプセル化を行い、内部カプセル化されたデータパケットを、Ｌ３ ＶＸＬＡＮゲートウェイ中の、検索されたＡＲＰエントリにおける出力ポートに関連する第１宛先ラインカードに送信する。
本発明の一例として、ステップｂ１において、「検索されたＡＲＰエントリにおける出力ポートの種類に応じて、変更後のデータパケットに対して内部カプセル化を行う」ことは、下記のステップを含む。
ステップｃ１において、この検索されたＡＲＰエントリにおける出力ポートがホストアクセスポートであるか、それともネットワーク側ポートであるかを識別する。ホストアクセスポートである場合はステップｃ２に進み、ネットワーク側ポートである場合はステップｃ３に進む。
ステップｃ２において、Ｌ３ ＶＸＬＡＮゲートウェイにおいてこのホストアクセスポートが位置するラインカードが第１宛先ラインカードであると特定し、変更後のデータパケットに対して第１内部カプセル化を行い、第１内部カプセル化されたデータパケットをＬ３ ＶＸＬＡＮゲートウェイの第１宛先ラインカードに送信する。
ここで、第１内部カプセルは、第１宛先ｃｈｉｐ ＩＤ及び第１宛先ｐｏｒｔを含む。そのうち、第１宛先ｃｈｉｐ ＩＤは第１宛先ラインカードにおける、パケットを転送するためのチップの識別子であり、第１宛先ｐｏｒｔはこの検索されたＡＲＰエントリにおける出力ポートである。
ステップｃ３において、ネットワーク側ポートが単一の物理ポートである場合、この単一の物理ポートが宛先出力ポートであると特定する。また、ネットワーク側ポートが少なくとも２つの物理ポートを集約してなる集約ポートである場合には、集約ポートのうちの１つの物理ポートを宛先出力ポートとして選択する。そして、Ｌ３ ＶＸＬＡＮゲートウェイにおいて宛先出力ポートが位置するラインカードが第１宛先ラインカードであると特定し、変更後のデータパケットに対して第２内部カプセル化を行い、第２内部カプセル化されたパケットをＬ３ ＶＸＬＡＮゲートウェイの前記第１宛先ラインカードに送信する。
ここで、第２内部カプセルは、第２宛先ｃｈｉｐ ＩＤ、第２宛先ｐｏｒｔ、及び検索されたＡＲＰエントリにおけるＶＬＡＮ識別子（ＩＤ）を含む。第２宛先ｃｈｉｐ ＩＤはラインカードプロキシチップ識別子であり、第２宛先ｐｏｒｔはラインカードプロキシポート識別子である。Ｌ３ ＶＸＬＡＮゲートウェイ中のすべてのラインカードには、上記ラインカードプロキシチップ識別子及びラインカードプロキシポート識別子が配置される。
一例として、ステップｃ３において集約ポートから１つの物理ポートを選択する方法として、例えばランダムに１つを選択するか、あるいはハッシュアルゴリズム等の設定された選択方式に従って選択するなど複数種類の方式があり、本発明では特に限定しない。
ステップｂ２において、Ｌ３ ＶＸＬＡＮゲートウェイの第１宛先ラインカードは、Ｌ３ ＶＸＬＡＮゲートウェイの前記宛先ファブリックボードにより送信された内部カプセル化されたデータパケットを受信し、内部カプセルに応じて、内部カプセル化が解除されたデータパケットを転送する。
前述のステップｂ１で規定した、Ｌ３ ＶＸＬＡＮゲートウェイの宛先ファブリックボードがどのようにデータパケットをＬ３ ＶＸＬＡＮゲートウェイの第１宛先ラインカードに送信するかに応じて、このステップｂ２において、「Ｌ３ ＶＸＬＡＮゲートウェイの第１宛先ラインカードは、内部カプセルに応じて、内部カプセル化が解除されたデータパケットを転送する」ことは、ステップｄ１〜ステップｄ３を含むことができる。
ステップｄ１において、受信したデータパケットが第１内部カプセル化されたものである場合、ステップｄ２に進み、受信したデータパケットが第２内部カプセル化されたものである場合、ステップｄ３に進む。
ステップｄ２において、第１内部カプセルのヘッダから第１宛先ｃｈｉｐ ＩＤ及び第１宛先ｐｏｒｔを特定する。また、第１宛先ｃｈｉｐ ＩＤが自ラインカードにおける、パケットを転送するためのチップの識別子であり、かつ第１宛先ｐｏｒｔが自ラインカードにおけるホストアクセスポートの識別子である場合、受信したデータパケットの第１内部カプセル化を解除し、第１宛先ｐｏｒｔに対応するホストアクセスポートを介して転送する。
ステップｄ３において、第２内部カプセルのヘッダから第２宛先ｃｈｉｐ ＩＤ及び第２宛先ｐｏｒｔを特定する。また、特定した第２宛先ｃｈｉｐ ＩＤがラインカードプロキシチップ識別子であり、特定した第２宛先ｐｏｒｔがラインカードプロキシポート識別子である場合、データパケットの第２内部カプセルのヘッダからＶＬＡＮ ＩＤを特定し、データパケットの第２内部カプセル化を解除する。そして、予め設定されたＶＬＡＮ ＩＤとＶＮＩＤとのマッピング関係の中から、この特定したＶＬＡＮ ＩＤとマッピング関係を有するＶＮＩＤを検索し、自ラインカードのローカルに格納されたＭＡＣエントリの中から、デカプセル化されたデータパケットの宛先ＭＡＣアドレス及びこの検索されたＶＮＩＤにマッチングするＭＡＣエントリを検索し、検索されたＭＡＣエントリにおける出力ポートに基づいて、自ラインカードのローカルに格納されたＶＸＬＡＮカプセル化のエントリの中から対応するＶＸＬＡＮカプセル化のエントリを検索し、検索されたＶＸＬＡＮカプセル化のエントリ及び検索されたＶＮＩＤを用いて、デカプセル化されたデータパケットをＶＸＬＡＮカプセル化し、この検索されたＶＸＬＡＮカプセル化のエントリにおける出力ポートを介して送信する。
ここで、ＭＡＣエントリにおける出力ポートは、実質的にはネットワーク側ポート（具体的にはＶＸＬＡＮトンネルポート）である。ＭＡＣエントリにおける出力ポートがＶＸＬＡＮトンネルポートである場合、このＶＸＬＡＮトンネルポートは仮想的な概念である。本発明の一例として、このＶＸＬＡＮトンネルポートは、ＶＸＬＡＮトンネルカプセルのインデックスで表すことができる。例えば、ＶＸＬＡＮトンネルポートはＴｕｎｎｅｌ１である（Ｔｕｎｎｅｌ１はＶＸＬＡＮカプセルのインデックスである）。これにより、上記した「検索されたＭＡＣエントリにおける出力ポートに基づいて、自ラインカードのローカルに格納されたＶＸＬＡＮカプセル化のエントリの中から対応するＶＸＬＡＮカプセル化のエントリを検索する」ことは、実質的には、ＶＸＬＡＮカプセルのインデックスに基づいて、自ラインカードのローカルに格納されたＶＸＬＡＮカプセル化のエントリの中から対応するＶＸＬＡＮカプセル化のエントリを検索することであり、容易に実現される。
ここで、「ＶＸＬＡＮカプセル化のエントリ及びＶＮＩＤを用いて、デカプセル化されたデータパケットをＶＸＬＡＮカプセル化する」ことは、具体的に以下のように行われる。すなわち、検索されたＶＸＬＡＮカプセル化のエントリにおけるＶＸＬＡＮカプセル化情報を用いて、デカプセル化されたデータパケットに対してＶＸＬＡＮ外側ヘッダを付加し、検索されたＶＮＩＤを用いて、デカプセル化されたデータパケットに対してＶＸＬＡＮフィールド（実質的にはＶＮＩＤフィールドである）を付加する。ここで、ＶＸＬＡＮ外側ヘッダは少なくとも、外側イーサネット（ＥＴＨ）カプセルを含む。そのうち、外側イーサネット（ＥＴＨ）カプセルは少なくとも、外側ソースＭＡＣアドレスと、外側宛先ＭＡＣアドレスと、外側ソースＩＰアドレスと、外側宛先ＩＰアドレス等を含む。
本発明の一例として、ここで、「この検索されたＶＸＬＡＮカプセル化のエントリにおける出力ポートを介して送信する」ことは、例えば以下のように行われる。すなわち、この検索されたＶＸＬＡＮカプセル化のエントリにおける出力ポートを識別し、この出力ポートが単一の物理ポートである場合、直接にこの単一の物理ポートを介して送信する。その一方、この出力ポートが少なくとも２つの物理ポートを集約してなる集約ポートである場合には、集約ポートから１つの物理ポートを選択し、この選択された物理ポートを介して送信する必要がある。ただし、ここで、集約ポートから１つの物理ポートを選択する方法としては、ランダムに選択するのではなく、最終的に選択された物理ポートは、上記宛先ファブリックボードが第１宛先ラインカードを特定する際に選択された物理ポートと一致することを確保しなければならない。具体的に実施する際に、ラインカードが最終的に選択された物理ポートと、上記宛先ファブリックボードが第１宛先ラインカードを特定する際に選択された物理ポートとの一致性をどのように確保するかについて、本発明では特に限定せず、例えば、宛先ファブリックボードがハッシュ方式で物理ポートを選択し、第１宛先ラインカードも同様にハッシュ方式で物理ポートを選択するなど、複数種類の実施態様が可能である。
ここまで、図１に示すフローが完了する。
図１に示すフローから分かるように、本発明において、ＡＲＰエントリはＬ３ ＶＸＬＡＮゲートウェイのファブリックボードに別々に格納され、また、Ｌ３ ＶＸＬＡＮゲートウェイのファブリックボードは数少ないルーティングエントリの以外に、ＡＲＰエントリのみを格納する。このようにすることで、ＡＲＰエントリの数が非常に膨大であっても、ＡＲＰエントリとハードウェアリソースの競合が発生する他のエントリが少ないため、ＡＲＰエントリをメンテナンスするためのハードウェアリソースが足りないというデメリットを回避することができる。また、本発明において、Ｌ３ ＶＸＬＡＮゲートウェイのラインカードは、ＶＸＬＡＮカプセル化されていないデータパケットを受信したか、それともＶＸＬＡＮカプセル化されたデータパケットを受信したかを問わず、いずれもデータパケットの宛先ＩＰアドレスの予め設定されたビット位置における値に基づいて、Ｌ３ ＶＸＬＡＮゲートウェイの中から宛先ファブリックボードを特定し、データパケットをＬ３ ＶＸＬＡＮゲートウェイの宛先ファブリックボードに送信し、宛先ファブリックボードはＡＲＰエントリ検索によってＬ３プロキシ転送を実行する。これにより、Ｌ３ ＶＸＬＡＮゲートウェイのＬ３アクセス機能が最適化され、プロセス全体はＬ３ ＶＸＬＡＮゲートウェイ内部のみで実行されるため、帯域リソースの無駄使いは一切無く、パケットをワイヤスピードで転送するという目的を達成した。
ただし、上記ステップ１０３において、Ｌ３ ＶＸＬＡＮゲートウェイの宛先ファブリックボードは、データパケットの宛先ＩＰアドレスにマッチングするＡＲＰエントリが検索されなかった場合、さらに下記ステップｅ１〜ステップｅ３を実行する。
ステップｅ１において、ローカルに格納されたルーティングエントリの中からデータパケットの宛先ＩＰアドレスにマッチングするルーティングエントリを検索する。
上記のように規定されたＬ３ ＶＸＬＡＮゲートウェイのファブリックボードにおけるルーティングエントリによれば、ここで検索されたルーティングエントリにおける出力ポートはＬ３ ＶＸＬＡＮゲートウェイのローカルのホストアクセスポートである。
ステップｅ２において、この検索されたルーティングエントリにおける出力ポート（Ｌ３ ＶＸＬＡＮゲートウェイのローカルのホストアクセスポート）が位置するラインカードが第２宛先ラインカードであると特定する。また、データパケットのソースＭＡＣアドレスを自ゲートウェイのゲートウェイＭＡＣアドレスに変更し、データパケットの宛先ＭＡＣアドレスを、検索されたルーティングエントリにおける宛先ＭＡＣアドレスに変更し、変更後のデータパケットに対して第３内部カプセル化を行って、Ｌ３ ＶＸＬＡＮゲートウェイの第２宛先ラインカードに送信する。
ここで、第３内部カプセルは、第３宛先ｃｈｉｐ ＩＤ及び第３宛先ｐｏｒｔを含む。第３宛先ｃｈｉｐ ＩＤは前記第２宛先ラインカードにおける、パケットを転送するためのチップの識別子であり、第３宛先ｐｏｒｔはこの検索されたルーティングエントリにおける出力ポート（Ｌ３ ＶＸＬＡＮゲートウェイのローカルのホストアクセスポート）である。
ステップｅ３において、Ｌ３ ＶＸＬＡＮゲートウェイの第２宛先ラインカードは、Ｌ３ ＶＸＬＡＮゲートウェイの前記宛先ファブリックボードにより送信されたデータパケットを受信し、データパケットの第３内部カプセルのヘッダから第３宛先ｃｈｉｐ ＩＤ及び第３宛先ｐｏｒｔを特定する。また、前記第３宛先ｃｈｉｐ ＩＤが自ラインカードにおける、パケットを転送するためのチップの識別子であり、かつ第３宛先ｐｏｒｔが自ラインカードにおけるホストアクセスポートの識別子である場合、受信したデータパケットの第３内部カプセル化を解除し、第３宛先ｐｏｒｔに対応するホストアクセスポートを介して転送する。
ステップｅ１〜ステップｅ３によって、ルーティングエントリによるデータパケット転送が実現される。
以下、上記したＬ３ ＶＸＬＡＮゲートウェイのファブリックボードを２種類に分けた場合を例とし、３つの例で図１に示すフローを説明する。Ｌ３ ＶＸＬＡＮゲートウェイのファブリックボードを３種類以上に分ける場合も同様の原理に従って実現されるので、一々の説明は省略する。
図２に示すネットワーク構築を例にする。図２において、物理マシン（ＰＭ：Ｐｈｙｓｉｃａｌ Ｍａｃｈｉｎｅ）１〜ＰＭ５はＶＬＡＮ内のデバイスである。図２において、Ｌ３ ＶＸＬＡＮゲートウェイは、主制御ボード、ラインカード及びファブリックボードを含む。本願では、主制御ボードは、本発明の重点ではないので、図２に図示していない。図２は、例として、Ｌ３ ＶＸＬＡＮゲートウェイの２つのラインカード（ラインカード１、ラインカード２）と、４つのファブリックボード（ファブリックボード１〜ファブリックボード４）を示している。
そのうち、ラインカード１、ラインカード２は、ＭＡＣエントリ、ＶＸＬＡＮカプセル化のエントリ及びＶＸＬＡＮデカプセル化のエントリをローカルに格納している。
ファブリックボード１、ファブリックボード２は、第１種類のファブリックボードであり、第１種類のＡＲＰエントリをローカルに格納している。ファブリックボード３、ファブリックボード４は、第２種類のファブリックボードであり、第２種類のＡＲＰエントリをローカルに格納している。ファブリックボード１〜ファブリックボード４は、さらにルーティングエントリをローカルに格納している。
ＰＭ１がＰＭ２にアクセスすることを例にすると、以下のとおりである。
Ｌ３ ＶＸＬＡＮゲートウェイのラインカード１は、ポート１０を介して、ＶＬＡＮ内のＰＭ１により送信されたパケットを受信する。説明の便宜上、ここでは、受信したパケットをパケット０と称する。ラインカード１が受信したパケット０はＶＸＬＡＮカプセル化されていない。
ラインカード１は、パケット０がデータパケットであり、かつ宛先ＭＡＣアドレスが自Ｌ３ ＶＸＬＡＮゲートウェイのＭＡＣアドレスであることを発見すると、パケット０の宛先ＩＰアドレスの予め設定されたビット位置における値が奇数であるか、それとも偶数であるかを識別する。仮に偶数の場合、ファブリックボード３又はファブリックボード４を宛先ファブリックボードとして選択する。ここで、ラインカード１はファブリックボード３を宛先ファブリックボードとして選択したとする。
ラインカード１は、パケット０をファブリックボードプロキシカプセル化する。ファブリックボードプロキシカプセルにおける宛先プロキシｃｈｉｐ ＩＤは、ファブリックボードプロキシチップ識別子（図２では、ｃｈｉｐ０１を例とする）であり、ファブリックボードプロキシカプセルにおける宛先プロキシｐｏｒｔは、ファブリックボードプロキシポート識別子（図２では、Ｐｏｒｔ１を例とする）である。説明の便宜上、ここでは、ファブリックボードプロキシカプセル化されたパケット０をパケット１と称する。
ラインカード１は、ファブリックボード３に接続される相互接続ポートを介して、パケット１をファブリックボード３に送信する。
ファブリックボード３は、パケット１を受信し、パケット１のファブリックボードプロキシカプセルのヘッダから、宛先プロキシｃｈｉｐ ＩＤ及び宛先プロキシｐｏｒｔがそれぞれｃｈｉｐ０１及びＰｏｒｔ１であり、ちょうど順次にファブリックボードプロキシチップ識別子及びファブリックボードプロキシポート識別子であると識別すると、パケット１のファブリックボードプロキシカプセル化を解除する（すなわち、上記パケット０を復元する）。
ファブリックボード３は、ローカルに格納されたＡＲＰエントリの中からパケット０の宛先ＩＰアドレスにマッチングするＡＲＰエントリを検索し、パケット０のソースＭＡＣアドレスをＬ３ ＶＸＬＡＮゲートウェイのゲートウェイＭＡＣアドレスに変更し、パケット０の宛先ＭＡＣアドレスを、検索されたＡＲＰエントリにおける宛先ＭＡＣアドレスに変更する（図２では、検索されたＡＲＰエントリにおける宛先ＭＡＣアドレスが実質的にはＰＭ２のＭＡＣアドレスである）。説明の便宜上、ここでは、ソースＭＡＣアドレス、宛先ＭＡＣアドレスが変更されたパケット０をパケット２と称する。
ファブリックボード３は、検索されたＡＲＰエントリにおける出力ポートがホストアクセスポートであることを発見し、Ｌ３ ＶＸＬＡＮゲートウェイにおいてこのホストアクセスポートが位置するラインカードが第１宛先ラインカードであると特定する。説明の便宜上、ここで、第１宛先ラインカードはラインカード２であるとする。
ファブリックボード３は、パケット２に対して第１内部カプセル化を行う。説明の便宜上、ここでは、第１内部カプセル化されたパケット２をパケット３と称する。第１内部カプセルは、第１宛先ｃｈｉｐ ＩＤ及び第１宛先ｐｏｒｔを含む。そのうち、第１宛先ｃｈｉｐ ＩＤはラインカード２における、パケットを転送するためのチップの識別子であり、ここではＣｈｉｐ０２を例として説明する。第１宛先ｐｏｒｔはホストアクセスポートの識別子であり、ここではＰｏｒｔ２を例として説明する。
ファブリックボード３は、自ファブリックボード３におけるラインカード２に接続される相互接続ポートを介してパケット３をラインカード２に送信する。
ラインカード２は、ファブリックボード３により送信されたパケット３を受信し、パケット３の第１内部カプセルのヘッダから第１宛先ｃｈｉｐ ＩＤ及び第１宛先ｐｏｒｔを特定する。また、特定した第１宛先ｃｈｉｐ ＩＤが自ラインカードにおける、パケットを転送するためのチップの識別子Ｃｈｉｐ０２であり、かつ特定した第１宛先ｐｏｒｔが自ラインカードにおけるホストアクセスポートＰｏｒｔ２である場合、パケット３の第１内部カプセル化を解除する（すなわち、上記パケット２を復元する）。
ラインカード２はＰｏｒｔ２を介してパケット２を送信する。
最終的に、ＰＭ２はＰＭ１により送信されたパケットを受信する。すなわち、Ｌ３ ＶＸＬＡＮゲートウェイによって、ＶＬＡＮからＶＬＡＮへのデータパケット転送が実現される。
図３に示すネットワーク構築を例にする。図３において、ＶＭ０１〜ＶＭ０５はＶＸＬＡＮ内のデバイスであり、ＶＸＬＡＮのＶＮＩＤは１００であり、ＰＭ１〜ＰＭ５はＶＬＡＮ内のデバイスである。図３において、Ｌ３ ＶＸＬＡＮゲートウェイは、主制御ボード、ラインカード及びファブリックボードを含む。本願では、主制御ボードは、本発明の重点ではないので、図３に図示していない。図３は、例として、Ｌ３ ＶＸＬＡＮゲートウェイの２つのラインカード（ラインカード１、ラインカード２）と、４つのファブリックボード（ファブリックボード１〜ファブリックボード４）を示している。
そのうち、ラインカード１、ラインカード２は、ＭＡＣエントリ、ＶＸＬＡＮカプセル化のエントリ及びＶＸＬＡＮデカプセル化のエントリをローカルに格納している。
ファブリックボード１、ファブリックボード２は、第１種類のファブリックボードであり、第１種類のＡＲＰエントリをローカルに格納している。ファブリックボード３、ファブリックボード４は、第２種類のファブリックボードであり、第２種類のＡＲＰエントリをローカルに格納している。ファブリックボード１〜ファブリックボード４は、さらにルーティングエントリをローカルに格納している。
ＰＭ１がＶＭ０１にアクセスすることを例にすると、以下のとおりである。
Ｌ３ ＶＸＬＡＮゲートウェイのラインカード１は、ポート１０を介して、ＶＬＡＮ内のＰＭ１により送信されたパケットを受信する。説明の便宜上、ここでは、受信したパケットをパケット０と称する。ラインカード１が受信したパケット０はＶＸＬＡＮカプセル化されていない。
ラインカード１は、パケット０がデータパケットであり、かつ宛先ＭＡＣアドレスが自Ｌ３ ＶＸＬＡＮゲートウェイのＭＡＣアドレスであることを発見すると、パケット０の宛先ＩＰアドレスの予め設定されたビット位置における値が奇数であるか、それとも偶数であるかを識別する。仮に偶数の場合、ファブリックボード３又はファブリックボード４を宛先ファブリックボードとして選択する。ここで、ラインカード１はファブリックボード３を宛先ファブリックボードとして選択したとする。
ラインカード１は、パケット０をファブリックボードプロキシカプセル化する。ファブリックボードプロキシカプセルにおける宛先プロキシｃｈｉｐ ＩＤは、ファブリックボードプロキシチップ識別子であり（図３では、ｃｈｉｐ０１を例とする）、ファブリックボードプロキシカプセルにおける宛先プロキシｐｏｒｔは、ファブリックボードプロキシポート識別子（図３では、Ｐｏｒｔ１を例とする）である。説明の便宜上、ここでは、ファブリックボードプロキシカプセル化されたパケット０をパケット１と称する。
ラインカード１は、ファブリックボード３に接続される相互接続ポートを介して、パケット１をファブリックボード３に送信する。
ファブリックボード３は、パケット１を受信し、パケット１のファブリックボードプロキシカプセルのヘッダから、宛先プロキシｃｈｉｐ ＩＤ及び宛先プロキシｐｏｒｔがそれぞれｃｈｉｐ０１及びＰｏｒｔ１であり、ちょうど順次にファブリックボードプロキシチップ識別子及びファブリックボードプロキシポート識別子であると識別すると、パケット１のファブリックボードプロキシカプセル化を解除する（すなわち、上記パケット０を復元する）。
ファブリックボード３は、ローカルに格納されたＡＲＰエントリの中からパケット０の宛先ＩＰアドレスにマッチングするＡＲＰエントリを検索し、パケット０のソースＭＡＣアドレスをＬ３ ＶＸＬＡＮゲートウェイのゲートウェイＭＡＣアドレスに変更し、パケット０の宛先ＭＡＣアドレスを、検索されたＡＲＰエントリにおける宛先ＭＡＣアドレスに変更する（図３では、検索されたＡＲＰエントリにおける宛先ＭＡＣアドレスが実質的にはＶＭ０１のＭＡＣアドレスである）。説明の便宜上、ここでは、ソースＭＡＣアドレス、宛先ＭＡＣアドレスが変更されたパケット０をパケット２と称する。
ファブリックボード３は、検索されたＡＲＰエントリにおける出力ポートがネットワーク側ポートであることを発見する。このネットワーク側ポートが単一の物理ポートである場合、ファブリックボード３はこの単一の物理ポートを宛先出力ポートとして選択する。ここで、選択された物理ポートはポート２０であるとする。
ファブリックボード３は、Ｌ３ ＶＸＬＡＮゲートウェイにおいてポート２０が位置するラインカードが第１宛先ラインカードであると特定する。説明の便宜上、ここで、第１宛先ラインカードはラインカード２であるとする。
ファブリックボード３は、パケット２に対して第２内部カプセル化を行う。説明の便宜上、ここでは、第２内部カプセル化されたパケット２をパケット３と称する。第２内部カプセルは、第２宛先ｃｈｉｐ ＩＤ、第２宛先ｐｏｒｔ、及び検索されたＡＲＰエントリにおけるＶＬＡＮ識別子を含む。第２宛先ｃｈｉｐ ＩＤは、ラインカードプロキシチップ識別子である（図３では、ラインカードプロキシチップ識別子がＣｈｉｐ１２である場合を例として説明する）。第２宛先ｐｏｒｔは、ラインカードプロキシポート識別子である（図３では、ラインカードプロキシポート識別子がＰｏｒｔ１２である場合を例として説明する）。
ファブリックボード３は、自ファブリックボード３におけるラインカード２に接続される相互接続ポートを介してパケット３をラインカード２に送信する。
ラインカード２は、ファブリックボード３により送信されたパケット３を受信し、パケット３の第２内部カプセルのヘッダから第２宛先ｃｈｉｐ ＩＤ及び第２宛先ｐｏｒｔを特定する。また、特定した第２宛先ｃｈｉｐ ＩＤがラインカードプロキシチップ識別子Ｃｈｉｐ１２であり、かつ特定した第２宛先ｐｏｒｔがラインカードプロキシポート識別子Ｐｏｒｔ１２である場合、パケット３の第２内部カプセルのヘッダからパケット３カプセル化のＶＬＡＮ ＩＤを特定し、パケット３の第２内部カプセル化を解除する（すなわち、上記パケット２を復元する）。
ラインカード２は、予め設定されたＶＬＡＮ ＩＤとＶＮＩＤとのマッピング関係の中から、この特定したＶＬＡＮ ＩＤとマッピング関係を有するＶＮＩＤを検索し（実質的にはＶＸＬＡＮのＶＮＩＤ１００である）、自ラインカード２のローカルに格納されたＭＡＣエントリの中から、パケット２の宛先ＭＡＣアドレス及びこの検索されたＶＮＩＤにマッチングするＭＡＣエントリを検索し、検索されたＭＡＣエントリにおける出力ポートに基づいて、自ラインカード２のローカルに格納されたＶＸＬＡＮカプセル化のエントリの中から対応するＶＸＬＡＮカプセル化のエントリを検索し、検索されたＶＸＬＡＮカプセル化のエントリ及び検索されたＶＮＩＤ（実質的にはＶＸＬＡＮのＶＮＩＤ１００である）を用いて、パケット２をＶＸＬＡＮカプセル化する。説明の便宜上、ここでは、ＶＸＬＡＮカプセル化されたパケット２をパケット４と称する。ここで、「ラインカード２は、検索されたＶＸＬＡＮカプセル化のエントリ及び検索されたＶＮＩＤを用いて、パケット２をＶＸＬＡＮカプセル化する」ことは、具体的に以下のように行われる。すなわち、検索されたＶＸＬＡＮカプセル化のエントリにおけるＶＸＬＡＮカプセル化情報を用いて、パケット２に対してＶＸＬＡＮ外側ヘッダを付加し、検索されたＶＮＩＤ（図３では、ＶＸＬＡＮのＶＮＩＤ１００を例とする）を用いて、パケット２に対してＶＸＬＡＮフィールド（実質的にはＶＮＩＤフィールドである）を付加する。図３に示すパケット２のＶＸＬＡＮカプセルでは、ＶＸＬＡＮ外側ヘッダの外側ＥＴＨカプセルが、外側ソースＭＡＣアドレスと外側宛先ＭＡＣアドレスと外側ソースＩＰアドレスと外側宛先ＩＰアドレスとを含む場合を例とする。
ラインカード２は、検索されたＶＸＬＡＮカプセル化のエントリにおける出力ポートに基づいてパケット４を送信する。ここで、具体的に実現する際に、「ラインカード２は、検索されたＶＸＬＡＮカプセル化のエントリにおける出力ポートに基づいてパケット４を送信する」ことは、具体的に以下のように行われる。すなわち、この検索されたＶＸＬＡＮカプセル化のエントリにおける出力ポートを識別し、この識別された出力ポートは、実質的にはファブリックボード３により検索されたＡＲＰエントリにおける出力ポートである。上記のとおり、ファブリックボード３により検索されたＡＲＰエントリにおける出力ポートは単一の物理ポートであり、これにより、ここで識別されたＶＸＬＡＮカプセル化のエントリにおける出力ポートは単一の物理ポートである。このように、ラインカード２はこの単一の物理ポートを介してパケット４を直接に送信する。
最終的に、ＶＸＬＡＮのＶＭ０１はＰＭ１により送信されたパケットを受信する。すなわち、Ｌ３ ＶＸＬＡＮゲートウェイによって、ＶＬＡＮからＶＸＬＡＮへのデータパケット転送が実現される。
図４に示すネットワーク構築を例にする。図４において、ＶＭ０１〜ＶＭ０５は第１ＶＸＬＡＮ内のデバイスであり、第１ＶＸＬＡＮのＶＮＩＤは１００である。ＶＭ１１〜ＶＭ１５は第２ＶＸＬＡＮ内のデバイスであり、第２ＶＸＬＡＮのＶＮＩＤは２００である。図４において、Ｌ３ ＶＸＬＡＮゲートウェイは、第１ＶＸＬＡＮと第２ＶＸＬＡＮとの間に接続され、主制御ボード、ラインカード及びファブリックボードを含む。本願では、主制御ボードは、本発明の重点ではないので、図４に図示していない。図４は、例として、Ｌ３ ＶＸＬＡＮゲートウェイの２つのラインカード（ラインカード１、ラインカード２）と、４つのファブリックボード（ファブリックボード１〜ファブリックボード４）を示している。
そのうち、ラインカード１、ラインカード２は、ＭＡＣエントリ、ＶＸＬＡＮカプセル化のエントリ及びＶＸＬＡＮデカプセル化のエントリをローカルに格納している。
ファブリックボード１、ファブリックボード２は、第１種類のファブリックボードであり、第１種類のＡＲＰエントリをローカルに格納している。ファブリックボード３、ファブリックボード４は、第２種類のファブリックボードであり、第２種類のＡＲＰエントリをローカルに格納している。ファブリックボード１〜ファブリックボード４は、さらにルーティングエントリをローカルに格納している。
ＶＭ０１がＶＭ１１にアクセスすることを例にすると、以下のとおりである。
Ｌ３ ＶＸＬＡＮゲートウェイのラインカード１は、ポート１０を介して、第１ＶＸＬＡＮ内のＶＭ０１により送信されたパケットを受信する。説明の便宜上、ここでは、受信したパケットをパケット０と称する。ラインカード１が受信したパケット０は、第１ＶＸＬＡＮに対応するＶＸＬＡＮカプセル化されたものである。ＶＸＬＡＮカプセルは少なくとも、第１ＶＸＬＡＮのＶＮＩＤ１００及び第１ＶＸＬＡＮに対応するＶＸＬＡＮ外側ヘッダを含む（図４に示すパケット０のＶＸＬＡＮ外側ヘッダは外側ＥＴＨカプセルを含み、外側ＥＴＨカプセルは、外側ソースＭＡＣアドレスと外側宛先ＭＡＣアドレスと外側ソースＩＰアドレスと外側宛先ＩＰアドレスとを含むカプセルを例とする）。図４は、ＶＸＬＡＮカプセル化されたパケット０の構造を簡単に示している。
ラインカード１は、ＶＸＬＡＮカプセルのヘッダから外側宛先ＭＡＣアドレス及びＶＬＡＮ識別子を特定する。Ｌ３ ＶＸＬＡＮゲートウェイにこのＶＬＡＮ識別子に対応するＶＬＡＮが配置され、外側宛先ＭＡＣアドレスがＬ３ ＶＸＬＡＮゲートウェイのローカルの、このＶＬＡＮに対応するＬ３ポートＭＡＣアドレスである場合、パケット０をＶＸＬＡＮデカプセル化すると確定し、パケット０のＶＸＬＡＮカプセルのヘッダのＶＮＩＤ１００に基づいて、対応するＶＸＬＡＮデカプセル化のエントリを検索し、検索されたＶＸＬＡＮデカプセル化のエントリに基づいてパケット０をＶＸＬＡＮデカプセル化する。説明の便宜上、ここでは、ＶＸＬＡＮデカプセル化されたパケット０をパケット１と記する。
ラインカード１は、パケット１がデータパケットであり、かつ宛先ＭＡＣアドレスが自Ｌ３ ＶＸＬＡＮゲートウェイのＭＡＣアドレスであることを発見すると、パケット１の宛先ＩＰアドレスの予め設定されたビット位置における値が奇数であるか、それとも偶数であるかを識別する。仮に奇数の場合、ファブリックボード１又はファブリックボード２を宛先ファブリックボードとして選択する。ここで、ラインカード１はファブリックボード１を宛先ファブリックボードとして選択したとする。
ラインカード１は、パケット１をファブリックボードプロキシカプセル化する。ファブリックボードプロキシカプセルにおける宛先プロキシｃｈｉｐ ＩＤは、ファブリックボードプロキシチップ識別子であり（図４では、ｃｈｉｐ０１を例とする）、ファブリックボードプロキシカプセルにおける宛先プロキシｐｏｒｔは、ファブリックボードプロキシポート識別子（図４では、Ｐｏｒｔ１を例とする）である。説明の便宜上、ここでは、ファブリックボードプロキシカプセル化されたパケット１をパケット２と称する。
ラインカード１は、ファブリックボード１に接続される相互接続ポートを介して、パケット２をファブリックボード１に送信する。
ファブリックボード１は、パケット２を受信し、パケット２のファブリックボードプロキシカプセルのヘッダから、宛先プロキシｃｈｉｐ ＩＤ及び宛先プロキシｐｏｒｔがそれぞれｃｈｉｐ０１及びＰｏｒｔ１であり、ちょうど順次にファブリックボードプロキシチップ識別子及びファブリックボードプロキシポート識別子であると識別すると、パケット２のファブリックボードプロキシカプセル化を解除する（すなわち、上記パケット１を復元する）。
ファブリックボード１は、ローカルに格納されたＡＲＰエントリの中からパケット１の宛先ＩＰアドレスにマッチングするＡＲＰエントリを検索し、パケット１のソースＭＡＣアドレスをＬ３ ＶＸＬＡＮゲートウェイのゲートウェイＭＡＣアドレスに変更し、パケット１の宛先ＭＡＣアドレスを、検索されたＡＲＰエントリにおける宛先ＭＡＣアドレスに変更する（図４では、検索されたＡＲＰエントリにおける宛先ＭＡＣアドレスが実質的にはＶＭ１１のＭＡＣアドレスである）。説明の便宜上、ここでは、ソースＭＡＣアドレス、宛先ＭＡＣアドレスが変更されたパケット１をパケット３と称する。
ファブリックボード１は、検索されたＡＲＰエントリにおける出力ポートがネットワーク側ポートであることを発見する。このネットワーク側ポートが少なくとも２つの物理ポートを集約してなる集約ポートである場合、ファブリックボード１は集約ポートのうちの１つの物理ポートを宛先出力ポートとして選択する。ここで、選択された物理ポートはポート３０であるとする。
ファブリックボード１は、Ｌ３ ＶＸＬＡＮゲートウェイにおいてポート３０が位置するラインカードが第１宛先ラインカードであると特定する。説明の便宜上、ここで、第１宛先ラインカードはラインカード２であるとする。
ファブリックボード１は、パケット３に対して第２内部カプセル化を行う。説明の便宜上、ここでは、第２内部カプセル化されたパケット３をパケット４と称する。第２内部カプセルは、第２宛先ｃｈｉｐ ＩＤ、第２宛先ｐｏｒｔ、及び検索されたＡＲＰエントリにおけるＶＬＡＮ識別子を含む。第２宛先ｃｈｉｐ ＩＤは、ラインカードプロキシチップ識別子である（図４では、チップ識別子がＣｈｉｐ１２である場合を例として説明する）。第２宛先ｐｏｒｔは、ラインカードプロキシポート識別子である（図４では、仮想ポート識別子がＰｏｒｔ１２である場合を例として説明する）。
ファブリックボード１は、自ファブリックボード１におけるラインカード２に接続される相互接続ポートを介してパケット４をラインカード２に送信する。
ラインカード２は、ファブリックボード１により送信されたパケット４を受信し、パケット４の第２内部カプセルのヘッダから第２宛先ｃｈｉｐ ＩＤ及び第２宛先ｐｏｒｔを特定する。また、特定した第２宛先ｃｈｉｐ ＩＤがラインカードプロキシチップ識別子Ｃｈｉｐ１２であり、かつ特定した第２宛先ｐｏｒｔがラインカードプロキシポート識別子Ｐｏｒｔ１２である場合、パケット４の第２内部カプセルのヘッダからパケット４カプセルのＶＬＡＮ ＩＤを特定し、パケット４の第２内部カプセル化を解除する（すなわち、上記パケット３を復元する）。
ラインカード２は、予め設定されたＶＬＡＮ ＩＤとＶＮＩＤとのマッピング関係の中から、この特定したＶＬＡＮ ＩＤとマッピング関係を有するＶＮＩＤを検索し（実質的には第２ＶＸＬＡＮのＶＮＩＤ２００である）、自ラインカード２のローカルに格納されたＭＡＣエントリの中から、パケット３の宛先ＭＡＣアドレス及びこの検索されたＶＮＩＤにマッチングするＭＡＣエントリを検索し、検索されたＭＡＣエントリにおける出力ポートに基づいて、自ラインカード２のローカルに格納されたＶＸＬＡＮカプセル化のエントリの中から対応するＶＸＬＡＮカプセル化のエントリを検索し、検索されたＶＸＬＡＮカプセル化のエントリ及び検索されたＶＮＩＤ（実質的には第２ＶＸＬＡＮのＶＮＩＤ２００である）を用いて、パケット３をＶＸＬＡＮカプセル化する。説明の便宜上、ここでは、ＶＸＬＡＮカプセル化されたパケット３をパケット４と称する。ここで、「ラインカード２は、検索されたＶＸＬＡＮカプセル化のエントリ及び検索されたＶＮＩＤを用いて、パケット３をＶＸＬＡＮカプセル化する」ことは、具体的に以下のように行われる。すなわち、検索されたＶＸＬＡＮカプセル化のエントリにおけるＶＸＬＡＮカプセル化情報を用いて、パケット３に対してＶＸＬＡＮ外側ヘッダを付加し、検索されたＶＮＩＤ（図４では、第２ＶＸＬＡＮのＶＮＩＤ２００を例とする）を用いて、パケット３に対してＶＸＬＡＮフィールド（実質的にはＶＮＩＤフィールドである）を付加する。図４に示すパケット３のＶＸＬＡＮカプセルでは、ＶＸＬＡＮ外側ヘッダの外側ＥＴＨカプセルが、外側ソースＭＡＣアドレスと外側宛先ＭＡＣアドレスと外側ソースＩＰアドレスと外側宛先ＩＰアドレスとを含む場合を例とする。
ラインカード２は、検索されたＶＸＬＡＮカプセル化のエントリにおける出力ポートに基づいてパケット５を送信する。ここで、具体的に実施する際に、「ラインカード２は、検索されたＶＸＬＡＮカプセル化のエントリにおける出力ポートに基づいてパケット５を送信する」ことは、具体的に以下のように行われる。すなわち、この検索されたＶＸＬＡＮカプセル化のエントリにおける出力ポートを識別し、この識別された出力ポートは、実質的にはファブリックボード１により検索されたＡＲＰエントリにおける出力ポートである。上記のとおり、ファブリックボード１により検索されたＡＲＰエントリにおける出力ポートは少なくとも２つの物理ポートを集約してなる集約ポートであり、これにより、ここで識別されたＶＸＬＡＮカプセル化のエントリにおける出力ポートは集約ポートである。このように、ラインカード２は、ファブリックボードが宛先ポートを特定する方式に従って、識別された出力ポートから１つの物理ポートを選択することにより、最終的にラインカード２がパケット５を送信する物理ポートがファブリックボードにより選択された物理ポートと一致することを確保する。
最終的に、第２ＶＸＬＡＮのＶＭ１１はＶＭ０１により送信されたパケットを受信する。すなわち、Ｌ３ ＶＸＬＡＮゲートウェイによって、第１ＶＸＬＡＮから第２ＶＸＬＡＮへのパケット転送が実現される。
以上は、本発明で提供する方法を説明した。
以下、本発明で提供する装置を説明する。
図５を参照する。図５は本発明で提供するＶＸＬＡＮゲートウェイの構成図である。図５に示すように、このＶＸＬＡＮゲートウェイはラインカード及びファブリックボードを含んでもよい。
そのうち、前記ラインカードは、ラインカード処理手段を含み、
前記ラインカード処理手段は、データパケットを受信し、前記データパケットがＬ３転送を行うものと特定すると、データパケットの宛先ＩＰアドレスの予め設定されたビット位置における値に基づいて、前記値にマッチングする１種類のファブリックボードのうつの１つを宛先ファブリックボードとして選択し、データパケットを宛先ファブリックボードに送信する。前記値にマッチングする１種類のファブリックボードは、予め設定されたビット位置における値が前記データパケットの宛先ＩＰアドレスの予め設定されたビット位置における値と同じである宛先ＩＰアドレスを有するという条件を満たすＡＲＰエントリをローカルに格納しているものである。
前記ラインカード処理手段は、前記ラインカードがファブリックボードにより検索されたＡＲＰエントリにおける出力ポートに関連する第１宛先ラインカードである場合、ファブリックボードと協働してデータパケットを転送する。
前記ファブリックボードはファブリックボード処理手段を含む。ファブリックボード処理手段は、Ｌ３ ＶＸＬＡＮゲートウェイのラインカードにより送信されたデータパケットを受信し、データパケットがＬ３転送を行うものと特定すると、ローカルに格納されたＡＲＰエントリの中から、データパケットの宛先ＩＰアドレスにマッチングするＡＲＰエントリを検索し、検索されたＡＲＰエントリにおける出力ポートに関連する第１宛先ラインカードと協働してデータパケットを転送する。
前記ファブリックボード処理手段は、検索されたＡＲＰエントリにおける出力ポートに関連する第１宛先ラインカードと協働してデータパケットを転送することは、データパケットのソースＭＡＣアドレスを自Ｌ３ ＶＸＬＡＮゲートウェイのゲートウェイＭＡＣアドレスに変更し、データパケットの宛先ＭＡＣアドレスを、検索されたＡＲＰエントリにおける宛先ＭＡＣアドレスに変更し、検索されたＡＲＰエントリにおける出力ポートの種類に応じて、変更後のデータパケットに対して内部カプセル化を行い、内部カプセル化されたデータパケットを、Ｌ３ ＶＸＬＡＮゲートウェイ中の、検索されたＡＲＰエントリにおける出力ポートに関連する第１宛先ラインカードに送信することを含む。
前記ラインカード処理手段は、前記ラインカードがファブリックボードにより検索されたＡＲＰエントリにおける出力ポートに関連する第１宛先ラインカードである場合、ファブリックボードと協働してデータパケットを転送することは、Ｌ３ ＶＸＬＡＮゲートウェイの前記宛先ファブリックボードにより送信されたデータパケットを受信し、前記ファブリックボード処理手段により検索されたＡＲＰエントリにおける出力ポートに基づいてデータパケットを転送することを含む。
前記ファブリックボード処理手段は、検索されたＡＲＰエントリにおける出力ポートの種類に応じて、変更後のデータパケットに対して内部カプセル化を行うことは、以下のことを含む。
この検索されたＡＲＰエントリにおける出力ポートがホストアクセスポートであるか、それともネットワーク側ポートであるかを識別する。
ホストアクセスポートである場合、Ｌ３ ＶＸＬＡＮゲートウェイにおいて前記ホストアクセスポートが位置するラインカードが前記第１宛先ラインカードであると特定し、変更後のデータパケットに対して第１内部カプセル化を行い、第１内部カプセル化されたデータパケットをＬ３ ＶＸＬＡＮゲートウェイの前記第１宛先ラインカードに送信する。第１内部カプセルは、前記第１宛先ラインカードにおける、パケットを転送するためのチップの識別子である第１宛先チップ識別子ｃｈｉｐ ＩＤと、この検索されたＡＲＰエントリにおける出力ポートである第１宛先ポート識別子ｐｏｒｔとを含む。
ネットワーク側ポートである場合、前記ネットワーク側ポートが単一の物理ポートであれば、前記物理ポートが宛先出力ポートであると特定し、前記ネットワーク側ポートが少なくとも２つの物理ポートを集約してなる集約ポートであれば、前記集約ポートのうちの１つの物理ポートを宛先出力ポートとして選択し、Ｌ３ ＶＸＬＡＮゲートウェイにおいて宛先出力ポートが位置するラインカードが前記第１宛先ラインカードであると特定し、変更後のデータパケットに対して第２内部カプセル化を行い、第２内部カプセル化されたデータパケットをＬ３ ＶＸＬＡＮゲートウェイの前記第１宛先ラインカードに送信する。第２内部カプセルは、ラインカードプロキシチップ識別子である第２宛先ｃｈｉｐ ＩＤ、ラインカードプロキシポート識別子である第２宛先ｐｏｒｔ、及び検索されたＡＲＰエントリにおける仮想ローカルエリアネットワーク（ＶＬＡＮ）識別子ＩＤを含む。
前記ラインカード処理手段は、内部カプセルに応じて、内部デカプセル化が解除されたデータパケットを転送することは、以下のことを含む。
受信したデータパケットが第１内部カプセル化されたものである場合、第１内部カプセルのヘッダから第１宛先ｃｈｉｐ ＩＤ及び第１宛先ｐｏｒｔを特定し、第１宛先ｃｈｉｐ ＩＤが自ラインカードにおける、パケットを転送するためのチップの識別子であり、かつ第１宛先ｐｏｒｔが自ラインカードにおけるホストアクセスポートの識別子である場合、受信したデータパケットの第１内部カプセル化を解除し、第１宛先ｐｏｒｔに対応するホストアクセスポートを介して転送する。
受信したデータパケットが第２内部カプセル化されたものである場合、第２内部カプセルのヘッダから第２宛先ｃｈｉｐ ＩＤ及び第２宛先ｐｏｒｔを特定し、特定した第２宛先ｃｈｉｐ ＩＤがラインカードプロキシチップ識別子であり、特定した第２宛先ｐｏｒｔがラインカードプロキシポート識別子である場合、データパケットの第２内部カプセルのヘッダからＶＬＡＮ ＩＤを特定し、データパケットの第２内部カプセル化を解除し、予め設定されたＶＬＡＮ ＩＤとＶＮＩＤとのマッピング関係の中から、この特定したＶＬＡＮ ＩＤとマッピング関係を有するＶＮＩＤを検索し、自ラインカードのローカルに格納されたＭＡＣエントリの中から、デカプセル化されたデータパケットの宛先ＭＡＣアドレス及びこの検索されたＶＮＩＤにマッチングするＭＡＣエントリを検索し、検索されたＭＡＣエントリにおける出力ポートに基づいて、自ラインカードのローカルに格納されたＶＸＬＡＮカプセル化のエントリの中から対応するＶＸＬＡＮカプセル化のエントリを検索し、検索されたＶＸＬＡＮカプセル化のエントリ及び検索されたＶＮＩＤを用いて、デカプセル化されたデータパケットをＶＸＬＡＮカプセル化し、この検索されたＶＸＬＡＮカプセル化のエントリにおける出力ポートを介して送信する。
前記ファブリックボード処理手段は、ローカルに格納されたＡＲＰエントリの中からデータパケットの宛先ＩＰアドレスにマッチングするＡＲＰエントリが検索されなかった場合、さらに以下のステップを実行する。
ローカルに格納されたルーティングエントリの中からデータパケットの宛先ＩＰアドレスにマッチングするルーティングエントリを検索し、検索されたルーティングエントリにおける出力ポートはホストアクセスポートである。
Ｌ３ ＶＸＬＡＮゲートウェイにおいてこの検索されたルーティングエントリにおける出力ポートが位置するラインカードが第２宛先ラインカードであると特定し、データパケットのソースＭＡＣアドレスを自ゲートウェイのゲートウェイＭＡＣアドレスに変更し、データパケットの宛先ＭＡＣアドレスを、検索されたルーティングエントリにおける宛先ＭＡＣアドレスに変更し、変更後のデータパケットに対して第３内部カプセル化を行って、Ｌ３ ＶＸＬＡＮゲートウェイの前記第２宛先ラインカードに送信し、第３内部カプセルは、前記第２宛先ラインカードにおける、パケットを転送するためのチップの識別子である第３宛先ｃｈｉｐ ＩＤと、検索されたルーティングエントリにおける出力ポートである第３宛先ｐｏｒｔとを含む。
これに基づいて、前記ラインカード処理手段は、その位置するラインカードが前記第２宛先ラインカードである場合、さらにＬ３ ＶＸＬＡＮゲートウェイの前記宛先ファブリックボードにより送信されたデータパケットを受信し、データパケットの第３内部カプセルのヘッダから第３宛先ｃｈｉｐ ＩＤ及び第３宛先ｐｏｒｔを特定し、前記第３宛先ｃｈｉｐ ＩＤが自ラインカードにおける、パケットを転送するためのチップの識別子であり、かつ第３宛先ｐｏｒｔが自ラインカードのホストアクセスポートの識別子である場合、受信したデータパケットの第３内部カプセル化を解除し、第３宛先ｐｏｒｔに対応するホストアクセスポートを介して転送する。
ここまで、図５に示す装置の構成図が完成する。
本発明の一例として、本発明はさらに、図５に示すＶＸＬＡＮゲートウェイのハードウェア構成図を提供する。図６に示すように、このＶＸＬＡＮゲートウェイのハードウェア構成は、ラインカードとファブリックボードとを含んでもよい。
そのうち、ラインカードは、第１ＣＰＵ及び第１メモリを含んでもよい。
第１メモリは、ラインカード処理手段を格納するためのものである。
第１ＣＰＵは、ラインカード処理手段で実行する制御プログラムを格納し、前記第１メモリにおけるラインカード処理手段が上記した動作を実行するように制御する。前記第１メモリにおけるラインカード処理手段が実行する動作は、上記したようなラインカード処理手段が実行する動作であり、ここでは再び詳細に説明しない。
ファブリックボードは、第２ＣＰＵ及び第２メモリを含んでもよい。
第２メモリは、ファブリックボード処理手段を格納するためのものである。
第２ＣＰＵは、ファブリックボード処理手段で実行する制御プログラムを格納し、前記第２メモリにおけるファブリックボード処理手段が上記した動作を実行するように制御する。前記第２メモリにおけるファブリックボード処理手段が実行する動作は、上記したようなファブリックボード処理手段が実行する動作であり、ここでは再び詳細に説明しない。
ここまで、図６に示す装置のハードウェア構成図が完成する。

Claims (10)

  1. Ｌ３仮想拡張ローカルエリアネットワーク（ＶＸＬＡＮ）ゲートウェイによるデータパケットの転送方法であって、Ｌ３ ＶＸＬＡＮゲートウェイに用いられ、
    Ｌ３ ＶＸＬＡＮゲートウェイのラインカードは、データパケットを受信し、
    Ｌ３ ＶＸＬＡＮゲートウェイのラインカードは、前記データパケットがＬ３転送を行うものと特定すると、データパケットの宛先ＩＰアドレスの予め設定されたビット位置における値に基づいて、前記値にマッチングする１種類のファブリックボードのうちの１つを宛先ファブリックボードとして選択し、前記値にマッチングする１種類のファブリックボードは、予め設定されたビット位置における値が前記データパケットの宛先ＩＰアドレスの予め設定されたビット位置における値と同じである宛先ＩＰアドレスを有するという条件を満たすＡＲＰエントリをローカルに格納しているものであり、
    Ｌ３ ＶＸＬＡＮゲートウェイの前記ラインカードは、データパケットを宛先ファブリックボードに送信し、前記宛先ファブリックボードがＬ３ ＶＸＬＡＮゲートウェイのラインカードにより送信されたデータパケットを受信した後、前記データパケットがＬ３転送を行うものと特定すると、ローカルに格納されたＡＲＰエントリの中からデータパケットの宛先ＩＰアドレスにマッチングするＡＲＰエントリを検索し、検索されたＡＲＰエントリにおける出力ポートに関連する第１宛先ラインカードと協働してデータパケットを転送するようにすることを含むことを特徴とする、方法。
  2. 前記検索されたＡＲＰエントリにおける出力ポートに関連する第１宛先ラインカードと協働してデータパケットを転送することは、
    Ｌ３ ＶＸＬＡＮゲートウェイの前記宛先ファブリックボードは、データパケットのソースＭＡＣアドレスを自Ｌ３ ＶＸＬＡＮゲートウェイのゲートウェイＭＡＣアドレスに変更し、データパケットの宛先ＭＡＣアドレスを、検索されたＡＲＰエントリにおける宛先ＭＡＣアドレスに変更し、検索されたＡＲＰエントリにおける出力ポートの種類に応じて、変更後のデータパケットに対して内部カプセル化を行い、内部カプセル化されたデータパケットをＬ３ ＶＸＬＡＮゲートウェイ中の、検索されたＡＲＰエントリにおける出力ポートに関連する第１宛先ラインカードに送信し、
    Ｌ３ ＶＸＬＡＮゲートウェイの前記第１宛先ラインカードは、Ｌ３ ＶＸＬＡＮゲートウェイの前記宛先ファブリックボードにより送信された内部カプセル化されたデータパケットを受信し、内部カプセルに応じて、内部カプセル化が解除されたデータパケットを転送することを含むことを特徴とする、請求項１に記載の方法。
  3. 前記検索されたＡＲＰエントリにおける出力ポートの種類に応じて、変更後のデータパケットに対して内部カプセル化を行うことは、
    この検索されたＡＲＰエントリにおける出力ポートがホストアクセスポートであるか、それともネットワーク側ポートであるかを識別し、
    ホストアクセスポートである場合、Ｌ３ ＶＸＬＡＮゲートウェイにおいて前記ホストアクセスポートが位置するラインカードが前記第１宛先ラインカードであると特定し、変更後のデータパケットに対して第１内部カプセル化を行い、第１内部カプセル化されたデータパケットをＬ３ ＶＸＬＡＮゲートウェイの前記第１宛先ラインカードに送信し、第１内部カプセルは、前記第１宛先ラインカードにおける、パケットを転送するためのチップの識別子である第１宛先チップ識別子ｃｈｉｐ ＩＤと、この検索されたＡＲＰエントリにおける出力ポートの識別子である第１宛先ポート識別子ｐｏｒｔとを含み、
    ネットワーク側ポートである場合、前記ネットワーク側ポートが単一の物理ポートであれば、前記物理ポートが宛先出力ポートであると特定し、前記ネットワーク側ポートが少なくとも２つの物理ポートを集約してなる集約ポートであれば、前記集約ポートのうちの１つの物理ポートを宛先出力ポートとして選択し、Ｌ３ ＶＸＬＡＮゲートウェイにおいて宛先出力ポートが位置するラインカードが前記第１宛先ラインカードであると特定し、変更後のデータパケットに対して第２内部カプセル化を行い、第２内部カプセル化されたデータパケットをＬ３ ＶＸＬＡＮゲートウェイの前記第１宛先ラインカードに送信し、第２内部カプセルは、ラインカードプロキシチップ識別子である第２宛先ｃｈｉｐ ＩＤ、ラインカードプロキシポート識別子である第２宛先ｐｏｒｔ、及び検索されたＡＲＰエントリにおける仮想ローカルエリアネットワーク（ＶＬＡＮ）識別子ＩＤを含むことを特徴とする、請求項２に記載の方法。
  4. 前記内部カプセルに応じて、内部カプセル化が解除されたデータパケットを転送することは、
    受信したデータパケットが第１内部カプセル化されたものである場合、第１内部カプセルのヘッダから第１宛先ｃｈｉｐ ＩＤ及び第１宛先ｐｏｒｔを特定し、第１宛先ｃｈｉｐ ＩＤが自ラインカードにおける、パケットを転送するためのチップの識別子であり、かつ第１宛先ｐｏｒｔが自ラインカードにおけるホストアクセスポートの識別子である場合、受信したデータパケットの第１内部カプセル化を解除し、第１宛先ｐｏｒｔに対応するホストアクセスポートを介して転送し、
    受信したデータパケットが第２内部カプセル化されたものである場合、第２内部カプセルのヘッダから第２宛先ｃｈｉｐ ＩＤ及び第２宛先ｐｏｒｔを特定し、特定した第２宛先ｃｈｉｐ ＩＤがラインカードプロキシチップ識別子であり、特定した第２宛先ｐｏｒｔがラインカードプロキシポート識別子である場合、データパケットの第２内部カプセルのヘッダからＶＬＡＮ ＩＤを特定し、受信したデータパケットの第２内部カプセル化を解除し、予め設定されたＶＬＡＮ ＩＤとＶＮＩＤとのマッピング関係の中から、この特定したＶＬＡＮ ＩＤとマッピング関係を有するＶＮＩＤを検索し、自ラインカードのローカルに格納されたＭＡＣエントリの中から、デカプセル化されたデータパケットの宛先ＭＡＣアドレス及びこの検索されたＶＮＩＤにマッチングするＭＡＣエントリを検索し、検索されたＭＡＣエントリにおける出力ポートに基づいて、自ラインカードのローカルに格納されたＶＸＬＡＮカプセル化のエントリの中から対応するＶＸＬＡＮカプセル化のエントリを検索し、検索されたＶＸＬＡＮカプセル化のエントリ及び検索されたＶＮＩＤを用いて、デカプセル化されたデータパケットをＶＸＬＡＮカプセル化し、この検索されたＶＸＬＡＮカプセル化のエントリにおける出力ポートを介して送信することを含むことを特徴とする、請求項２に記載の方法。
  5. Ｌ３ ＶＸＬＡＮゲートウェイの前記宛先ファブリックボードは、ローカルに格納されたＡＲＰエントリの中からデータパケットの宛先ＩＰアドレスにマッチングするＡＲＰエントリが検索されなかった場合、
    ローカルに格納されたルーティングエントリの中からデータパケットの宛先ＩＰアドレスにマッチングするルーティングエントリを検索し、検索されたルーティングエントリにおける出力ポートはホストアクセスポートであり、
    Ｌ３ ＶＸＬＡＮゲートウェイにおいてこの検索されたルーティングエントリにおける出力ポートが位置するラインカードが第２宛先ラインカードであると特定し、データパケットのソースＭＡＣアドレスを自ゲートウェイのゲートウェイＭＡＣアドレスに変更し、データパケットの宛先ＭＡＣアドレスを、検索されたルーティングエントリにおける宛先ＭＡＣアドレスに変更し、変更後のデータパケットに対して第３内部カプセル化を行って、Ｌ３ ＶＸＬＡＮゲートウェイの前記第２宛先ラインカードに送信し、第３内部カプセルは、前記第２宛先ラインカードにおける、パケットを転送するためのチップの識別子である第３宛先ｃｈｉｐ ＩＤと、検索されたルーティングエントリにおける出力ポートの識別子である第３宛先ｐｏｒｔとを含み、
    Ｌ３ ＶＸＬＡＮゲートウェイの前記第２宛先ラインカードは、Ｌ３ ＶＸＬＡＮゲートウェイの前記宛先ファブリックボードにより送信されたデータパケットを受信し、データパケットの第３内部カプセルのヘッダから第３宛先ｃｈｉｐ ＩＤ及び第３宛先ｐｏｒｔを特定し、前記第３宛先ｃｈｉｐ ＩＤが自ラインカードにおける、パケットを転送するためのチップの識別子であり、かつ前記第３宛先ｐｏｒｔが自ラインカードにおけるホストアクセスポートの識別子である場合、受信したデータパケットの第３内部カプセル化を解除し、前記第３宛先ｐｏｒｔに対応するホストアクセスポートを介して転送する、というステップをさらに実行することを特徴とする、請求項１に記載の方法。
  6. 仮想拡張ローカルエリアネットワーク（ＶＸＬＡＮ）ゲートウェイであって、ラインカード及びファブリックボードを含み、
    前記ラインカードは、ラインカード処理手段を含み、
    前記ラインカード処理手段は、
    データパケットを受信し、前記データパケットがＬ３転送を行うものと特定すると、データパケットの宛先ＩＰアドレスの予め設定されたビット位置における値に基づいて、前記値にマッチングする１種類のファブリックボードのうちの１つを宛先ファブリックボードとして選択し、データパケットを宛先ファブリックボードに送信し、前記値にマッチングする１種類のファブリックボードは、予め設定されたビット位置における値が前記データパケットの宛先ＩＰアドレスの予め設定されたビット位置における値と同じである宛先ＩＰアドレスを有するという条件を満たすＡＲＰエントリをローカルに格納しているものであり、
    前記ラインカードがファブリックボードにより検索されたＡＲＰエントリにおける出力ポートに関連する第１宛先ラインカードである場合、ファブリックボードと協働してデータパケットを転送し、
    前記ファブリックボードは、ファブリックボード処理手段を含み、
    前記ファブリックボードが宛先ファブリックボードである場合、前記ファブリックボード処理手段は、ＶＸＬＡＮゲートウェイのラインカードにより送信されたデータパケットを受信し、データパケットがＬ３転送を行うものと特定すると、ローカルに格納されたＡＲＰエントリの中からデータパケットの宛先ＩＰアドレスにマッチングするＡＲＰエントリを検索し、検索されたＡＲＰエントリにおける出力ポートに関連する第１宛先ラインカードと協働してデータパケットを転送することを特徴とする、ＶＸＬＡＮゲートウェイ。
  7. 前記ファブリックボードが宛先ファブリックボードである場合、前記ファブリックボード処理手段は、検索されたＡＲＰエントリにおける出力ポートに関連する第１宛先ラインカードと協働してデータパケットを転送することは、
    データパケットのソースＭＡＣアドレスをＶＸＬＡＮゲートウェイのゲートウェイＭＡＣアドレスに変更し、データパケットの宛先ＭＡＣアドレスを、検索されたＡＲＰエントリにおける宛先ＭＡＣアドレスに変更し、検索されたＡＲＰエントリにおける出力ポートの種類に応じて、変更後のデータパケットに対して内部カプセル化を行い、内部カプセル化されたデータパケットをＶＸＬＡＮゲートウェイ中の、検索されたＡＲＰエントリにおける出力ポートに関連する第１宛先ラインカードに送信することを含み、
    前記ラインカード処理手段は、前記ラインカードがファブリックボードより検索されたＡＲＰエントリにおける出力ポートに関連する第１宛先ラインカードである場合、ファブリックボードと協働してデータパケットを転送することは、
    ＶＸＬＡＮゲートウェイの前記宛先ファブリックボードにより送信されたデータパケットを受信し、前記ファブリックボード処理手段により検索されたＡＲＰエントリにおける出力ポートに基づいてデータパケットを転送することを含むことを特徴とする、請求項６に記載のＶＸＬＡＮゲートウェイ。
  8. 前記ファブリックボード処理手段は、検索されたＡＲＰエントリにおける出力ポートの種類に応じて、変更後のデータパケットに対して内部カプセル化を行うことは、
    この検索されたＡＲＰエントリにおける出力ポートがホストアクセスポートであるか、それともネットワーク側ポートであるかを識別し、
    ホストアクセスポートである場合、ＶＸＬＡＮゲートウェイにおいて前記ホストアクセスポートが位置するラインカードが前記第１宛先ラインカードであると特定し、変更後のデータパケットに対して第１内部カプセル化を行い、第１内部カプセル化されたデータパケットをＶＸＬＡＮゲートウェイの前記第１宛先ラインカードに送信し、第１内部カプセルは、前記第１宛先ラインカードにおける、パケットを転送するためのチップの識別子である第１宛先チップ識別子ｃｈｉｐ ＩＤと、この検索されたＡＲＰエントリにおける出力ポートの識別子である第１宛先ポート識別子ｐｏｒｔとを含み、
    ネットワーク側ポートである場合、前記ネットワーク側ポートが単一の物理ポートであれば、前記物理ポートが宛先出力ポートであると特定し、前記ネットワーク側ポートが少なくとも２つの物理ポートを集約してなる集約ポートであれば、前記集約ポートのうちの１つの物理ポートを宛先出力ポートとして選択し、ＶＸＬＡＮゲートウェイにおいて宛先出力ポートが位置するラインカードが前記第１宛先ラインカードであると特定し、変更後のデータパケットに対して第２内部カプセル化を行い、第２内部カプセル化されたデータパケットをＶＸＬＡＮゲートウェイの前記第１宛先ラインカードに送信し、第２内部カプセルは、ラインカードプロキシチップ識別子である第２宛先ｃｈｉｐ ＩＤ、ラインカードプロキシポート識別子である第２宛先ｐｏｒｔ、及び検索されたＡＲＰエントリにおける仮想ローカルエリアネットワーク（ＶＬＡＮ）識別子ＩＤを含むことを特徴とする、請求項７に記載のＶＸＬＡＮゲートウェイ。
  9. 前記ラインカード処理手段は、内部カプセルに応じて、内部カプセル化が解除されたデータパケットを転送することは、
    受信したデータパケットが第１内部カプセル化されたものである場合、第１内部カプセルのヘッダから第１宛先ｃｈｉｐ ＩＤ及び第１宛先ｐｏｒｔを特定し、第１宛先ｃｈｉｐ ＩＤが自ラインカードにおける、パケットを転送するためのチップの識別子であり、かつ第１宛先ｐｏｒｔが自ラインカードにおけるホストアクセスポートの識別子である場合、受信したデータパケットの第１内部カプセル化を解除し、第１宛先ｐｏｒｔに対応するホストアクセスポートを介して転送し、
    受信したデータパケットが第２内部カプセル化されたものである場合、第２内部カプセルのヘッダから第２宛先ｃｈｉｐ ＩＤ及び第２宛先ｐｏｒｔを特定し、特定した第２宛先ｃｈｉｐ ＩＤがラインカードプロキシチップ識別子であり、特定した第２宛先ｐｏｒｔがラインカードプロキシポート識別子である場合、データパケットの第２内部カプセルのヘッダからＶＬＡＮ ＩＤを特定し、受信したデータパケットの第２内部カプセル化を解除し、予め設定されたＶＬＡＮ ＩＤとＶＮＩＤとのマッピング関係の中から、この特定したＶＬＡＮ ＩＤとマッピング関係を有するＶＮＩＤを検索し、自ラインカードのローカルに格納されたＭＡＣエントリの中から、デカプセル化されたデータパケットの宛先ＭＡＣアドレス及びこの検索されたＶＮＩＤにマッチングするＭＡＣエントリを検索し、検索されたＭＡＣエントリにおける出力ポートに基づいて、自ラインカードのローカルに格納されたＶＸＬＡＮカプセル化のエントリの中から対応するＶＸＬＡＮカプセル化のエントリを検索し、検索されたＶＸＬＡＮカプセル化のエントリ及び検索されたＶＮＩＤを用いて、デカプセル化されたデータパケットをＶＸＬＡＮカプセル化し、この検索されたＶＸＬＡＮカプセル化のエントリにおける出力ポートを介して送信することを特徴とする、請求項７に記載のＶＸＬＡＮゲートウェイ。
  10. 前記ファブリックボード処理手段は、ローカルに格納されたＡＲＰエントリの中からデータパケットの宛先ＩＰアドレスにマッチングするＡＲＰエントリが検索されなかった場合、
    ローカルに格納されたルーティングエントリの中からデータパケットの宛先ＩＰアドレスにマッチングするルーティングエントリを検索し、検索されたルーティングエントリにおける出力ポートはホストアクセスポートであり、
    ＶＸＬＡＮゲートウェイにおいてこの検索されたルーティングエントリにおける出力ポートが位置するラインカードが第２宛先ラインカードであると特定し、データパケットのソースＭＡＣアドレスを自ゲートウェイのゲートウェイＭＡＣアドレスに変更し、データパケットの宛先ＭＡＣアドレスを、検索されたルーティングエントリにおける宛先ＭＡＣアドレスに変更し、変更後のデータパケットに対して第３内部カプセル化を行って、Ｌ３ ＶＸＬＡＮゲートウェイの前記第２宛先ラインカードに送信し、第３内部カプセルは、前記第２宛先ラインカードにおける、パケットを転送するためのチップの識別子である第３宛先ｃｈｉｐ ＩＤと、検索されたルーティングエントリにおける出力ポートの識別子である第３宛先ｐｏｒｔとを含み、
    前記ラインカード処理手段は、その位置するラインカードが前記第２宛先ラインカードである場合、さらにＶＸＬＡＮゲートウェイの前記宛先ファブリックボードにより送信されたデータパケットを受信し、データパケットの第３内部カプセルのヘッダから第３宛先ｃｈｉｐ ＩＤ及び第３宛先ｐｏｒｔを特定し、前記第３宛先ｃｈｉｐ ＩＤが自ラインカードにおける、パケットを転送するためのチップの識別子であり、かつ第３宛先ｐｏｒｔが自ラインカードにおけるホストアクセスポートの識別子である場合、受信したデータパケットの第３内部カプセル化を解除し、第３宛先ｐｏｒｔに対応するホストアクセスポートを介して転送する、というステップをさらに実行することを特徴とする、請求項６に記載のＶＸＬＡＮゲートウェイ。
JP2018515343A 2015-06-04 2016-06-06 データパケット転送 Active JP6426879B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201510304025.5A CN106254256B (zh) 2015-06-04 2015-06-04 基于三层vxlan网关的数据报文转发方法和设备
CN201510304025.5 2015-06-04
PCT/CN2016/084884 WO2016192686A1 (zh) 2015-06-04 2016-06-06 数据报文转发

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2018200541A Division JP6581277B2 (ja) 2015-06-04 2018-10-25 データパケット転送

Publications (2)

Publication Number Publication Date
JP2018516520A true JP2018516520A (ja) 2018-06-21
JP6426879B2 JP6426879B2 (ja) 2018-11-21

Family

ID=57440094

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2018515343A Active JP6426879B2 (ja) 2015-06-04 2016-06-06 データパケット転送
JP2018200541A Active JP6581277B2 (ja) 2015-06-04 2018-10-25 データパケット転送

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2018200541A Active JP6581277B2 (ja) 2015-06-04 2018-10-25 データパケット転送

Country Status (5)

Country Link
US (1) US10333845B2 (ja)
EP (1) EP3282649B1 (ja)
JP (2) JP6426879B2 (ja)
CN (1) CN106254256B (ja)
WO (1) WO2016192686A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11516176B2 (en) 2020-03-04 2022-11-29 Fujitsu Limited Network management apparatus, network management system, and non-transitory computer-readable storage medium

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108259453B (zh) * 2017-05-31 2020-03-06 新华三技术有限公司 一种报文转发方法及装置
CN108259633B (zh) 2017-05-31 2020-05-12 新华三技术有限公司 实现管理报文三层通信的方法、系统及装置
CN107547395B (zh) * 2017-06-27 2020-12-04 新华三技术有限公司 一种报文传输方法、装置及机器可读存储介质
CN107547691B (zh) * 2017-09-29 2021-02-23 新华三技术有限公司 地址解析协议报文代理方法和装置
CN108092922B (zh) * 2017-12-19 2020-12-04 杭州迪普科技股份有限公司 一种接口板传输报文的方法和装置
CN109995659B (zh) 2017-12-29 2022-03-01 阿里巴巴集团控股有限公司 一种网络通信方法及装置
CN110401726B (zh) * 2018-04-24 2022-04-15 中兴通讯股份有限公司 地址解析协议报文的处理方法、装置及设备、存储介质
CN109617779B (zh) * 2018-12-19 2020-12-18 锐捷网络股份有限公司 基于vtep的路由表维护方法及装置
CN110768908B (zh) * 2019-10-21 2021-09-21 新华三信息安全技术有限公司 网络设备、主控板、报文传输方法及机器可读存储介质
CN113630300B (zh) * 2020-05-09 2023-08-08 华为技术有限公司 用于报文传输的方法和节点
CN113794615B (zh) * 2021-08-05 2023-04-25 新华三信息安全技术有限公司 一种报文转发方法及设备
CN114827077A (zh) * 2022-03-31 2022-07-29 中国电信股份有限公司 报文处理方法、装置、计算机可读存储介质及电子设备

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013164707A1 (en) * 2012-04-30 2013-11-07 International Business Machines Corporation Providing services to virtual overlay network traffic
WO2015053850A1 (en) * 2013-10-10 2015-04-16 AdaptiveApps, Inc. Adaptive overlay networking

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101267399B (zh) * 2008-04-24 2010-10-27 杭州华三通信技术有限公司 报文转发方法、报文转发设备及其上行接口板
CN101827038B (zh) * 2010-05-24 2013-12-11 杭州华三通信技术有限公司 分布式设备和分布式设备中报文转发的方法
CN102571587B (zh) * 2012-01-13 2014-11-12 大唐移动通信设备有限公司 报文转发方法和设备
JP2013164707A (ja) * 2012-02-10 2013-08-22 Eiji Suga 消耗品購入管理システム
US8923149B2 (en) * 2012-04-09 2014-12-30 Futurewei Technologies, Inc. L3 gateway for VXLAN
WO2013177289A1 (en) 2012-05-23 2013-11-28 Brocade Communications Systems, Inc. Layer-3 overlay gateways
US9210079B2 (en) * 2012-08-14 2015-12-08 Vmware, Inc. Method and system for virtual and physical network integration
JP6207046B2 (ja) * 2013-08-07 2017-10-04 菊地　秀雄 無線電力伝送システム
WO2015066840A1 (zh) 2013-11-05 2015-05-14 华为技术有限公司 一种网络地址转换设备及方法
CN103825976B (zh) * 2014-03-04 2017-05-10 新华三技术有限公司 分布式系统架构中的nat处理方法及装置
EP2966815A4 (en) * 2014-05-29 2016-04-13 Huawei Tech Co Ltd PACKET PROCESSING AND VXLAN GATEWAY
CN104283980B (zh) * 2014-10-09 2018-02-09 新华三技术有限公司 一种地址解析协议代答方法和装置
CN104639440B (zh) 2015-02-02 2017-11-14 新华三技术有限公司 一种在网络中实现三层转发并封装协议信息的方法和装置
CN106209636B (zh) * 2015-05-04 2019-08-02 新华三技术有限公司 从vlan至vxlan的组播数据报文转发方法和设备

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013164707A1 (en) * 2012-04-30 2013-11-07 International Business Machines Corporation Providing services to virtual overlay network traffic
WO2015053850A1 (en) * 2013-10-10 2015-04-16 AdaptiveApps, Inc. Adaptive overlay networking

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11516176B2 (en) 2020-03-04 2022-11-29 Fujitsu Limited Network management apparatus, network management system, and non-transitory computer-readable storage medium

Also Published As

Publication number Publication date
CN106254256B (zh) 2019-08-16
JP6581277B2 (ja) 2019-09-25
CN106254256A (zh) 2016-12-21
EP3282649A4 (en) 2018-04-25
WO2016192686A1 (zh) 2016-12-08
EP3282649A1 (en) 2018-02-14
JP6426879B2 (ja) 2018-11-21
US10333845B2 (en) 2019-06-25
JP2019033534A (ja) 2019-02-28
EP3282649B1 (en) 2019-08-07
US20180287942A1 (en) 2018-10-04

Similar Documents

Publication Publication Date Title
JP6581277B2 (ja) データパケット転送
US10541913B2 (en) Table entry in software defined network
JP5991424B2 (ja) パケット書換装置、制御装置、通信システム、パケット送信方法及びプログラム
US20150358232A1 (en) Packet Forwarding Method and VXLAN Gateway
JP6557415B2 (ja) Ｖｘｌａｎに用いられるパケット転送
US10193707B2 (en) Packet transmission method and apparatus
US9215171B2 (en) Hashing-based routing table management
JP6488426B2 (ja) マルチキャストデータパケット転送
CN108632145B (zh) 一种报文转发方法和叶子节点设备
JP6574054B2 (ja) パケット転送
JP6437693B2 (ja) マルチキャストデータパケット転送
JP6529660B2 (ja) マルチキャストデータパケット転送
JP5458038B2 (ja) フロースイッチ、フロー制御システムおよびフロー制御方法
WO2015113410A1 (zh) 数据包的处理方法与装置
CN105827495A (zh) Vxlan网关的报文转发方法和设备
TWI759571B (zh) 基於流表的資料傳送方法
JP6437692B2 (ja) パケット転送
JP6437694B2 (ja) パケット転送
JP6693141B2 (ja) パケット転送装置、パケット転送方法、および、プログラム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171204

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180925

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181025

R150 Certificate of patent or registration of utility model

Ref document number: 6426879

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250