JP2018511085A - 垂直ｐｎシリコン変調器 - Google Patents

垂直ｐｎシリコン変調器 Download PDF

Info

Publication number
JP2018511085A
JP2018511085A JP2017552888A JP2017552888A JP2018511085A JP 2018511085 A JP2018511085 A JP 2018511085A JP 2017552888 A JP2017552888 A JP 2017552888A JP 2017552888 A JP2017552888 A JP 2017552888A JP 2018511085 A JP2018511085 A JP 2018511085A
Authority
JP
Japan
Prior art keywords
region
doped
optical modulator
optical
junction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017552888A
Other languages
English (en)
Other versions
JP6564877B2 (ja
Inventor
ホンゼン・ウェイ
リ・ヤン
チェンファン・シュ
シャオ・アンディー・シェン
Original Assignee
ホアウェイ・テクノロジーズ・カンパニー・リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ホアウェイ・テクノロジーズ・カンパニー・リミテッド filed Critical ホアウェイ・テクノロジーズ・カンパニー・リミテッド
Publication of JP2018511085A publication Critical patent/JP2018511085A/ja
Application granted granted Critical
Publication of JP6564877B2 publication Critical patent/JP6564877B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/015—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on semiconductor elements with at least one potential jump barrier, e.g. PN, PIN junction
    • G02F1/025—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on semiconductor elements with at least one potential jump barrier, e.g. PN, PIN junction in an optical waveguide structure
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/015—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on semiconductor elements with at least one potential jump barrier, e.g. PN, PIN junction
    • G02F1/0151—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on semiconductor elements with at least one potential jump barrier, e.g. PN, PIN junction modulating the refractive index
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2252—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase
    • H01L21/2253—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase by ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3215—Doping the layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/015—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on semiconductor elements with at least one potential jump barrier, e.g. PN, PIN junction
    • G02F1/0151—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on semiconductor elements with at least one potential jump barrier, e.g. PN, PIN junction modulating the refractive index
    • G02F1/0152—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on semiconductor elements with at least one potential jump barrier, e.g. PN, PIN junction modulating the refractive index using free carrier effects, e.g. plasma effect

Abstract

導波路コアを含むシリコン導波路は、第２の正にドープされた（Ｐ２）領域に垂直に隣接する第１の正にドープされた（Ｐ１）領域を含む導波路コアを含む。Ｐ２領域はＰ１領域よりも強く正にドープされる。第１の負にドープされた（Ｎ１）領域は、第２の負にドープされた（Ｎ２）領域に垂直に隣接する。Ｎ２領域はＮ１領域よりも強く負にドープされる。Ｎ２領域及びＰ２領域は正−負（ＰＮ）接合を形成するように、垂直に隣接して配置される。Ｎ１領域、Ｎ２領域、Ｐ１領域及びＰ２領域は、垂直ＰＮ接合として配置され、電圧降下がＮ１領域、Ｎ２領域、Ｐ１領域及びＰ２領域に印加されるときに、陽イオンのＰ２領域を完全に欠乏させ、陰イオンのＮ２領域を完全に欠乏させるように構成される。

Description

本出願は、垂直ＰＮシリコン変調器に関し、２０１５年４月７日に出願された「Ｖｅｒｔｉｃａｌ ＰＮ Ｓｉｌｉｃｏｎ Ｍｏｄｕｌａｔｏｒ」と題する米国特許出願第１４／６８０８２３号の優先権を主張し、その全体が複製されているとしても、参照により本明細書に組み込まれている。
シリコンフォトニックデバイスは、光学及び／または電気光学システムにおいて、光波伝送のための光学媒体としてシリコンを採用する構成要素である。シリコン変調器は、そのような光波の位相を選択的に変更して、光学信号を生成するために採用される。例えば、導波路にわたる電圧降下を選択的に生成することによって、導波路の屈折率を選択的に変更することができる。屈折率の選択的な変更は、光の位相を変える（例えば、搬送波の速度を増加させる及び／または低下させる）ことにより、信号を波に変調するために採用することができる。シリコン変調器は、複数の設計制約と関連する。例えば、変調器を形成するためにドーピングが採用されうる。強くドーピングすると、変調器にわたる電気抵抗の低下を招く可能性があり、これは変調効率を大きくしうる。例えば、強くドーピングすると、変調器は出力効率がよくなり、状態を素早く切り替えることができ、小さな面積に実装可能となりうる。強くドーピングすると、光学信号の出力の低下（例えば、照度調節）をもたらす光学損失を招く可能性もあり、それによって、使用可能な光学信号を発生させる変調器の能力を低下させうる。特定のドーピング方式が、これらの制約に関して特定の結果を達成するために使用される。
１つの実施形態において、本開示は、導波路コアを含むシリコン導波路を含む光学変調器であって、導波路コアが、第２の正にドープされた（Ｐ２）領域に垂直に隣接する第１の正にドープされた（Ｐ１）領域であって、Ｐ２領域がＰ１領域よりも強く正にドープされた、Ｐ１領域及びＰ２領域と、第２の負にドープされた（Ｎ２）領域に垂直に隣接する第１の負にドープされた（Ｎ１）領域であって、Ｎ２領域がＮ１領域よりも強く負にドープされ、Ｎ２領域及びＰ２領域が垂直に隣接するように配置されて正負（ＰＮ）接合を形成する、Ｎ１領域及びＮ２領域と、少なくとも１つのカソードと、ＰＮ接合を介して導波路コアにわたってカソードと選択的かつ電気的に結合された少なくとも１つのアノードであって、カソードとアノードとの間に印加された電圧降下が、導波路コアの屈折率を変化させることによってＰＮ接合を通過する光学キャリアを変調する、少なくとも１つのアノードと、を含み、Ｐ２領域及びＮ２領域が、Ｐ１領域及びＮ１領域よりも大きな、屈折率変化に対する効果を有し、Ｐ１領域及びＮ１領域が、Ｐ２領域及びＮ２領域よりも小さな、光学キャリアの光学損失に対する影響を有するように、Ｐ２領域がＰ１領域よりも小さく、Ｎ２領域がＰ２領域よりも小さい、光学変調器を含む。
別の実施形態において、本開示は、導波路コアを含むシリコン導波路であって、導波路コアは、Ｐ２領域に垂直に隣接するＰ１領域を含み、Ｐ２領域はＰ１領域よりも強く正にドープされ、Ｎ１領域はＮ２領域に垂直に隣接し、Ｎ２領域はＮ１領域よりも強く負にドープされ、Ｎ２領域及びＰ２領域はＰＮ接合を形成するように、垂直に隣接して配置され、Ｎ１領域、Ｎ２領域、Ｐ１領域及びＰ２領域は、垂直ＰＮ接合として配置され、電圧降下がＮ１領域、Ｎ２領域、Ｐ１領域及びＰ２領域に印加されるときに、陽イオンのＰ２領域を完全に欠乏させ、陰イオンのＮ２領域を完全に欠乏させるように構成される。
別の実施形態において、本開示は、シリコンウェハのＮ１領域を表面ドープして、垂直に隣接するＮ２領域を形成する段階であって、Ｎ２領域がＮ１領域よりも強く負にドープされる、段階と、Ｐ２領域がＰ１領域よりも強く正にドープされ、Ｐ２領域及びＮ２領域が垂直な正−負（ＰＮ）接合の欠乏領域を形成する、その場ドープ成長を介して、Ｐ１領域及び垂直に隣接するＰ２領域をＮ２領域上に成長させる段階と、を含むプロセスによって製造された、光学変調器を含む。
これら及びその他の特徴は、添付する図面及び特許請求の範囲と併せて、以下の詳細な説明からより明確に理解されるであろう。
本開示のより完全な理解のために、添付した図面及び詳細な説明と併せて、以下の簡単な説明が参照され、同様の参照符号は同様の部分を表す。
垂直ＰＮ接合を有する光学変調器の実施形態の概略図である。 電圧降下のない光学変調器の実施形態の概略図である。 電圧降下のある光学変調器の実施形態の概略図である。 光学変調器の実施形態を通る光学伝送の概略図である。 光学変調器の実施形態にわたる電圧と静電容量のグラフである。 光学変調器の実施形態に関するπ（パイ）位相シフト電圧長（ＶｐｉＬ）のグラフである。 光学変調器の実施形態に関するパイ位相シフト電圧光学損失（ＶｐｉＬｏｓｓ）のグラフである。 光学変調器の実施形態に関するパイ位相シフト電圧静電容量（ＶｐｉＣ）のグラフである。 光学変調器の実施形態に関する変調速度のグラフである。 光学変調器の実施形態のドーピング等高線を示す。 光学変調器におけるＰＮ接合の実施形態のドーピングプロファイルを示す。 光学変調器の実施形態に関する製造プロセスを示す。 垂直ＰＮ接合を有する光学変調器の第２の実施形態の概略図である。 垂直ＰＮ接合及び水平ＰＮ接合を有する光学変調器の第３の実施形態の概略図である。 光学変調器の第３の実施形態を通る光学伝送の概略図である。 垂直ＰＮ接合を有する光学変調器の第４の実施形態の概略図である。 光学変調器の第４の実施形態を通る光学伝送の概略図である。 垂直ＰＮ接合を有する光学変調器の第５の実施形態の概略図である。 垂直ＰＮ接合を有する光学変調器の第６の実施形態の概略図である。 垂直ＰＮ接合を有する光学変調器の第７の実施形態の概略図である。 垂直ＰＮ接合を有する光学変調器の第８の実施形態の概略図である。
まず、１つまたは複数の実施形態の例示的な実施例が以下に示されるが、開示されるシステム及び／または方法は、現在知られているか、または存在している任意の数の技術を用いて実施可能でありうることは理解すべきである。本開示は、本明細書において図示され、説明される例示的な設計及び実施例を含む、以下に示された例示的な実施例、図面及び技術にいかなる態様においても制限されるべきではなく、等価な全範囲に基づいて添付された特許請求の範囲内で改良されうる。
シリコン変調器は、導波路コアのいくつかの部分に正（Ｐ）のドーピングをし、別の部分に負（Ｎ）のドーピングをすることによって製造されうる。Ｐ領域とＮ領域との接合は、ＰＮ接合と呼ばれる。欠乏モードでは、ＰＮ変調器は導波路の光学モードの屈折率を変化させるためにＰＮ接合において電荷を欠乏させることによって動作する。光学モードは、特定の光波を搬送する導波路の部分である。電荷を欠乏させることによって、例えば電圧を印加することによって、屈折率は増大し、キャリア密度が低下し、光学モードを通る光波の減速をもたらす。電圧が除去されると、屈折率は低下し、キャリア密度は増加し、光は光学モードを通ってより高速で移動することが可能になる。強くＰ及びＮをドープすることによって、電荷欠乏は急速に発生し、電気抵抗を低下させることができるが、光学損失をもたらす。
シリコン変調器を通過する光学信号の変調は、自由キャリアプラズマ効果に基づいて行われる。ＰＮ接合に電圧が印加されると、自由キャリアプラズマ効果に基づく欠乏幅（ｗ）は以下で表される。
ここで、ｗは欠乏幅（または高さ）であり、εは導波路１１０の誘電率であり、ｑは電子の電荷であり、Ｖは印加される電圧であり、φＢは導波路に関する拡散電位であり、ＮＤ及びＮＡは電子ドナー及びアクセプタの濃度である。欠乏幅及び屈折率は、印加される電圧の変化に基づいて変化する。欠乏領域と、本明細書では導波路コアとも呼ばれる光学導波路モードとが重畳すると、モード指数が変調される。欠乏領域は、電圧がＰＮ接合に印加されたときにすべての自由なイオンが欠乏する領域である。欠乏領域と光学モードとの間の重畳がより大きくなると、変調効率が高くなる。例示的なシリコン導波路について、導波路の幅が横電気モード（ＴＥモード）に関する高さよりも大きくなる場合、モード幅はモード高さよりも大きくなる。例えば、４５０ナノメートル（ｎｍ）の幅及び２２０ｎｍの高さを有するシリコン導波路について、ＴＥモードの幅は約１．９マイクロメートル（μｍ）であり、モード高さは約０．５μｍにすぎない。ＰＮ接合について、ドーピングレベル及び印加される逆電圧に応じて、欠乏幅は数１０ナノメートルから１００から２００ｎｍである。水平ＰＮ接合変調器に関して、欠乏と導波路モードとの間の重畳はずっと小さくなる。ＰＮ接合が垂直方向である場合、欠乏領域と光学モードとの間の重畳はより大きくなり、水平ＰＮ変調器よりも垂直ＰＮ変調器の変調効率の方が高くなる結果となる。
本明細書において、導波路のコアの中心において強くＰ及びＮでドープした小さな領域及び導波路コアの残りの部分についてより軽くＰ及びＮでドープしたより大きな領域を採用する垂直ＰＮ接合を開示する。光学モードの中心における強いＰ及びＮのドーピングは、変調効率に正の効果を有するが、領域が小さいため、光学損失にはほとんど寄与しない。軽くＰ及びＮでドープした、より大きな領域により、抵抗が低く、変調効率が高い（例えば電力の要求が小さく、高速状態切り替えが可能であり、接合長さの要求が小さい）大きな／幅の広いＰＮ接合が、より大きな軽くドープされたＰ及びＮ領域における軽いドーピングのために光学損失をより低くしたまま可能になる。強くドープされたＰ部分は、多層製造プロセスにおいて、強くドープされたＮ部分の上（または下）に配置されるため、垂直ＰＮ接合は垂直と考えられうる。強くドープされた部分は、その場成長及び／または表面ドーピングによって製造され、これは多段製造プロセスにおいて小さな強くドープされたＰＮ接合を形成するために、急峻なＰＮドーピングプロファイルを形成することができる。
図１は、垂直ＰＮ接合を有する光学変調器１００の実施形態の概略図である。図１は光学変調器１００の断面図を示しており、光学キャリアは光学変調器１００のプロファイルを横断して通過する（例えば、光学変調器１００を、ページの上方から下方へ、またはその反対に通過する）。図１は、本明細書でより完全に議論するように、光学変調器の領域間の輪郭をより明確にするためのシェーディングを用いている。光学変調器１００は、正にドープされた領域Ｐ１ １１１及びＰ２ １１２、並びに負にドープされた領域Ｎ２ １１３及びＮ１ １１４を含む垂直ＰＮ接合を有する導波路１１０を含む。Ｐ１ １１１、Ｐ２ １１２、Ｎ２ １１３及びＮ１ １１４は、導波路１１０の導波路コア１１８内に位置する。光学変調器１００はさらに、強く負にドープされた領域（Ｎ＋＋）１３３及び強く負にドープされた領域（Ｎ＋）１３１によって、垂直ＰＮ接合に電気的に接続されたカソード１４１を含む。光学変調器１００はさらに、強く正にドープされた領域（Ｐ＋＋）１２３及び強く正にドープされた領域（Ｐ＋）１２１によって垂直ＰＮ接合に電気的に結合されたアノード１４３を含む。導波路コアのエッジ１５１、１５３は、実質的にドープされていないままである。
導波路１１０は、材料の電気的特性を変調するために不純物を導入することによってドープされうる任意の半導体材料を含みうる。１つの実施形態において、導波路は、シリコン（Ｓｉ）、二酸化シリコン（ＳｉＯ２）、アルミニウム（Ａｌ）、それらの組み合わせ、並びに／または同様の電気的及び／もしくは化学的特性を有する材料を含む。導波路コア１１８は、レーザー光などの光学キャリアを伝導するように選択された導波路の一部である。光学キャリアを輸送する導波路コア１１８の部分は、導波路１１０の光学モードとも呼ばれうる。導波路コア１１８は、光学キャリアが導波路コア１１８を通して伝搬することができるように、選択された光学キャリア（例えば赤外光）に対して透明である。導波路コア１１８は、垂直ＰＮ接合を含む。ＰＮ接合は、電圧降下がＰＮ接合にわたって印加される場合に、屈折率などの光学キャリア透明度に関する導波路コア１１８の品質が変更されるように配置される。導波路コア１１８の特性を変更することによって、ＰＮ接合は、光学キャリアへの信号を変調することができるように、導波路コア１１８を通過する光を加速させ、または減速するために電圧を使用しうる。導波路コア１１８は図示の目的のために破線によって境界を示されているが、光学キャリアからの光は導波路コア１１８の中央から外側へ拡散し、その結果、光学キャリアに基づいて変化しうる、不明瞭な導波路コア１１８の境界となる。
導波路コア１１８内に位置するＰＮ接合は、Ｐ２ １１２及びＮ２ １１３を含む小さな強くドープされた中心部並びにＰ１ １１１及びＮ１ １１４を含む軽くドープされたエッジを有する急峻なプロファイルを含む。そのため、Ｐ２ １１２及びＮ２ １１３は、それぞれＰ１ １１１及びＮ１ １１４よりも強くドープされている。Ｐ２ １１２及びＮ２ １１３は、予測される印加される電圧に基づいて、予測される欠乏領域（例えば、前述の欠乏幅／高さ）にほぼ等しい高さを有するように選択される。具体的に、Ｐ２ １１２及びＮ２ １１３は、電圧がＰＮ接合に印加されると、Ｐ２ １１２が実質的に／完全に陽イオンが欠乏し、Ｎ２ １１３が実質的に／完全に陰イオンが欠乏するような高さを有するように選択される。例えば、Ｐ２ １１２及びＮ２ １１３は、併せて２０から５０ｎｍの高さを有しうる。Ｐ２ １１２及びＮ２ １１３の強いドーピング（例えば、欠乏領域）は、変調効率に大きな効果を有する。その一方、Ｐ１ １１１及びＮ１ １１４は、それぞれＰ２ １１２及びＮ２ １１３に垂直に隣接し、実質的に欠乏領域の外側に配置される。Ｐ１ １１１及びＮ１ １１４は、欠乏領域の外側に配置されるため、それらのドーピングは、Ｐ２ １１２及びＮ２ １１３に関するドーピングよりも軽くなりうる。さらに、ＰＮ接合全体のドーピングは、光学損失における悪影響を有する。ドーピングを導波路コア１１８の欠乏領域に集中させ、導波路コア１１８の欠乏領域の外側のドーピングを低減させることによって、ドーピングに関する光学損失を制限しつつ、変調効率が増大する。
アノード１４３及びカソード１４１は、ＰＮ接合を介して電気的に結合するように光学変調器１００に埋め込まれ、光学キャリアを変調することができるように、ＰＮ接合に印加される電圧を選択的に提供する。アノード１４３及びカソード１４１は、それぞれＰ＋＋ １２３及びＮ＋＋ １３３を介してＰＮ接合に電気的に結合され、これらはそれぞれ、接続点を提供し、電子流のための低抵抗結合を形成するように強くドープされる。Ｐ＋＋ １２３及びＮ＋＋ １３３は、Ｐ＋＋ １２３及びＮ＋＋ １３３の強いドーピングによる導波路コア１１８の光学損失の変更を軽減し、及び／または防ぐために、導波路コア１１８から離れて配置される。
Ｐ＋＋ １２３及びＮ＋＋ １３３は、それぞれＰ＋ １２１及びＮ＋ １３１を介してＰＮ接合に結合する。Ｐ＋ １２１及びＮ＋ １３１は、それぞれＰ＋＋ １２３とＮ＋＋ １３３との間の低抵抗の電気的結合、及びＰＮ接合を提供するような大きさにされ、ドープされる。Ｐ＋ １２１及びＮ＋ １３１は、導波路コア１１８のエッジに結合するため、Ｐ＋ １２１及びＮ＋ １３１は、光学損失に何らかの末梢効果を有しうる。従って、Ｐ＋ １２１及びＮ＋ １３１は、それぞれＰ＋＋ １２３及びＮ＋＋ １３３よりも軽くドープされる。しかし、Ｐ＋ １２１及びＮ＋ １３１は、ＰＮ接合に電流を伝導するために使用される。従って、Ｐ＋ １２１及びＮ＋ １３１は、それぞれＰ１ １１１及びＮ１ １１４よりも強くドープされ、より大きな変調効率を得られるような、より低い電気抵抗を促進する。
導波路１１０は、実質的にドープされないままであるエッジ１５１及び１５３を含む。具体的に、エッジ１５１及び１５３はＳｉＯ２を含み、誘電体として働きうる。光学変調器１００の構成は、電気的結合に不要なエッジ１５１及び１５３をもたらす。
導波路１１０は対称でないことに注意すべきである。そのため、導波路１１０は、Ｎ＋＋ １３３、Ｎ＋ １３１、Ｎ２ １１３及びＮ１ １１４を含む下部平板並びにＰ１ １１１、Ｐ２ １１２、Ｐ＋ １２１及びＰ＋＋ １２３を含む上部平板として見られうる。上部平板及び下部平板の形成は、エッジ１５１及び１５３の形成を可能にする。非対称導波路１１０の形成のための例示的なプロセスは、以下に図１２を参照してより完全に説明される。さらに、全ての領域の正及び負のドーピングは交換され、その結果、光学変調器１００の機能に変化をもたらすことなく極性を変化させうることに注意すべきである。
複数の方法が、急峻なＰＮ接合を形成するために採用されうる。第１の実施形態において、頂部シリコン層は、熱酸化によって約半分まで薄くされうる。軽くドープされた負の領域（例えばＮ１ １１４）がインプラントされ、次いで強い表面ドーピングが採用されて、薄く強くドープされた負の層（例えば、Ｎ２ １１３）を形成する。次いで、その場ドープ成長が採用されて、薄く強くドープされた正の層（例えばＰ２ １１２）及び軽くドープされた正の層（例えば、Ｐ１ １１１）を形成する。別の実施形態では、頂部シリコン層は、熱酸化によって特定の高さ（例えば約８０ｎｍ）まで薄くされる。次いで、軽いドーピングが採用されて、負の領域（例えばＮ１ １１４）を形成する。次いで、その場成長が採用されて、強くドープされた層（例えばＮ２ １１３及びＰ２ １１２）並びに軽くドープされた正の層（例えばＰ１ １１１）を形成する。どちらの実施形態も、急峻なＰＮ接合を生じる。シリコン成長の間の高温熱履歴を考慮すると、ドーパントはある程度の拡散を受けうる。
図２は、電圧降下を生じることのない光学変調器２００の実施形態の概略図である。図２は、光学キャリアが光学変調器２００のプロファイルを横切って通過するような光学変調器２００の断面図を示している。光学変調器２００は、光学変調器１００と実質的に同じ構成を有してもよく、図示されるように印加される電圧降下を生じない、光学変調器１００の特定の実施形態でありうる。光学変調器２００は、Ｐ１ １１１、Ｐ＋ １２１及びＰ＋＋ １２３に対応する上部平板２０１、Ｎ＋＋ １３３、Ｎ＋ １３１及びＮ１ １１４に対応する下部平板２０５、並びにＰ２ １１２及びＮ２ １１３に対応するＰＮ接合２１０を含む。光学変調器２００は、２１５ｎｍの厚さの導波路、９０ｎｍの厚さの上部平板２０１、９０ｎｍの厚さの下部平板２０５、及び５００ｎｍの厚さの導波路を含む。光学変調器２００に使用されるドーピングレベルは、Ｎ１＝２ｅ１７／センチメートル（ｃｍ）３、Ｐ１＝２ｅ１７／ｃｍ３、Ｎ２＝２ｅ１８／ｃｍ３、Ｐ２＝２ｅ１８／ｃｍ３、Ｎ＋＝８ｅ１８／ｃｍ３、及びＰ＋＝８ｅ１８／ｃｍ３である。Ｎ＋及びＰ＋は、導波路コアから０．８μｍ離れている。Ｐ２及びＮ２の厚さは３０ｎｍであり、接合幅は２０ｎｍである。上部平板２０１は点を打って示され、下部平板２０５は点を打たずに示されて、それぞれ正の電子アクセプタ領域及び負の電子ドナー領域を示す。光学変調器２００は、電圧変化がないことが、電子欠乏を生じさせるために採用されるため、欠乏のないＰＮ接合２１０を含む。従って、点を打った部分及び点を打っていない部分は、それぞれ上部平板２０１及び下部平板２０５にわたって実質的に均一である。
図３は、電圧降下、例えば−２ボルト（Ｖ）のバイアスを有する光学変調器３００の実施形態の概略図である。図３は、光学キャリアが光学変調器２００のプロファイルを横切って通過するような光学変調器３００の断面図を示している。光学変調器３００は、光学変調器２００と実質的に同様な特性を含みうる。光学変調器３００は、上部平板３０１及び下部平板３０５を含み、これらは実質的に上部平板２０１及び下部平板２０５と同様である。光学変調器３００は、活性欠乏領域を有するＰＮ接合２１０と実質的に同様なＰＮ接合３１０を含む。上部平板３０１は点を有して示され、下部平板３０５は点を有さずに示されて、それぞれ正の電子アクセプタ領域及び負の電子ドナー領域を示す。上部平板３０１と下部平板３０５との間のシェーディングは、導波路コアの中心を通って（例えばＮ２ １１３及びＰ２ １１２を通って）延設する欠乏領域を示しているが、光学モードの残りの部分には入らない。そのため、図２及び３は、欠乏領域の外側の領域が変調効率に顕著な影響を及ぼさずに光学損失に加わるため、欠乏領域の外側のドーピングを軽い状態に維持する一方、変調効率の増大を可能にする欠乏領域の実質的に全てと重なるＰＮ接合２１０及び３１０（例えばＮ２ １１３及びＰ２ １１２）を示す。
図４は、光学変調器４００の実施形態を通る光学伝達の概略図である。図４は、光学キャリア４１０が光学変調器４００のプロファイルを横切って通過するような光学変調器４００の断面図を示している。光学変調器４００は、光学変調器１００と実質的に同じ構成を含んでもよく、図示されるように光学キャリア４１０を伝搬する、光学変調器１００の特定の実施形態でありうる。光学キャリア４１０は、導波路コア４０１を通過してもよく、これは導波路コア１１８と実質的に同様であってもよく、第１の結合４０３及び第２の結合４０５に渡る電圧降下を印加することによって変調されてもよく、これはそれぞれＰ＋ １２１／Ｐ＋＋ １２３及びＮ＋ １３１／Ｎ＋＋ １３３と実質的に同様であってもよい。光学キャリア４１０は、光学キャリア４１０の強度に対応する点密度を有する点で示されている。図４に示されるように、光学キャリア４１０の大部分は、導波路コア４０１を通過し、少量の拡散光が、第１の結合４０３及び第２の結合４０５の上方／下方のドープされていない領域を通過する。そのため、ドープされていない領域を維持することは、光学損失の低下をサポートする。さらに、光学キャリア４１０の最も強い部分は、導波路コア４０１の中心（例えば、Ｐ２ １１２及びＮ２ １１３）を通過し、光学キャリア４１０の光の大部分も、導波路コア４０１の中心の周りを（例えばＰ１ １１１及びＮ１ １１４を通って）通過する。そのため、垂直ＰＮ接合の欠乏領域に隣接するドーピングの少ないプロファイルを維持することによって、光学キャリア４１０の大部分が、より軽くドープされた媒体に露出され、その結果、変調効率を犠牲にすることなく、光学損失を低くすることとなる。
図５は、光学変調器１００などの光学変調器の実施形態に渡る電圧と静電容量のグラフ５００である。電圧はボルト（Ｖ）で示され、静電容量はμｍ当たりのフェムトファラド（ｆＦ）で示される。光学変調器は半導体材料を含むため、電圧がＰＮ接合に印加されていない場合には、光学変調器はキャパシタのように働き、電圧が次第に印加されると、光学変調器はＰＮ接合にわたって電流を通過させ、より抵抗器のように働く。グラフ５００に示されるように、光学変調器１００などの構造は、ＰＮ接合にわたって０から３ボルトの間で印加することによって次第に静電容量を失い、そのため屈折率を変化させるように構成されてもよく、これは光学キャリアを印加される電圧に基づいて選択的に変調することを可能にする。
図６は、光学変調器１００などの光学変調器の実施形態に関する、パイ位相シフト電圧長（ＶｐｉＬ）のグラフ６００である。変調効率としても知られるＶｐｉＬは、光学キャリアにおけるパイ位相シフトを生じさせるのに必要なデバイス電圧印加長さである。ＶｐｉＬはセンチメートル（ｃｍ）当たりのボルトで示される。より高い電圧が採用されると、光学キャリア内にパイ位相シフトを生じさせることができるように、光学変調器の屈折率に十分に影響を与えるためにより大きなＶｐｉＬが必要である。そのため、より低い電圧が採用されると、光学変調器の長さは短くなることができ、より小型化することができるようになる。図示されるように、光学変調器は、０から３ボルトを採用した場合に光学キャリア内にパイシフトを生じさせる一方で、約０．３ｃｍから約５．５ｃｍの間の長さを採用することができる。
図７は、光学変調器１００などの光学変調器の実施形態に関する、パイ位相シフト電圧光学損失（ＶｐｉＬｏｓｓ）のグラフ７００である。ＶｐｉＬｏｓｓは、特定の電圧において光学キャリア内にパイの位相シフトを生じさせる場合に生じる光学損失の量である。ＶｐｉＬｏｓｓは、ボルト＊デシベル（ｄＢ）で示される。図７に示されるように、光学損失は、採用される電圧に応じて、１．８Ｖ＊ｄＢから２．７Ｖ＊ｄＢの間の範囲とすることができる。さらに、約０．５Ｖから約２．５Ｖの間を採用することによって、光学損失は約２．２Ｖ＊ｄＢより低く保たれうる。光学変調器の相対的に低い光学損失は、部分的に、導波路コア（例えばＰ１ １１１及びＮ１ １１４）のＰＮ接合の欠乏領域の周りの領域の軽いドーピングに基づく。
図８は、光学変調器１００などの光学変調器の実施形態に関する、パイ位相シフト電圧静電容量（ＶｐｉＣ）のグラフ８００である。ＶｐｉＣは、光学キャリアが特定の電圧でパイ位相シフトを受ける場合に生じる静電容量の量である。ＶｐｉＣは、Ｖ＊ピコファラド（ｐｆ）で示される。図８に示されるように、ＶｐｉＣは、光学変調器が約０．５ボルトから約２．５ボルトの間で動作している場合には約４．３Ｖ＊ｐｆ以下に維持されうる。光学変調器の相対的に低いＶｐｉＣは、部分的にアノード／カソードの結合（例えば、Ｐ＋ １２１、Ｐ＋＋ １２３、Ｎ＋ １３１、及びＮ＋＋ １３３）のより強いドーピングに基づく。
図９は、様々なドーピングプロファイルを有する光学変調器１００などの光学変調器の実施形態に関する変調速度のグラフ９００である。グラフ９００は、抵抗（Ｒ）、静電容量（Ｃ）、ヘルツ（Ｈｚ）で示される周波数のバイアス電圧に対する、光学変調器９０１、９０３及び９０５の変調速度を示している。ＲＣ応答時間は、電気的経路におけるドーピングレベルに影響された（例えば、Ｎ１ １１４、Ｐ１ １１１、Ｎ＋ １３１及びＰ＋ １２１のドーピング）。光学変調器９０１、９０３及び９０５は、ドーピングレベルに基づいて変化し、明確化の目的のために、それぞれ破線、実線及び点線で示される。外側エッジのドーピングレベルは、光学変調器９０１では７ｅ１７／ｃｍ３であり、光学変調器９０３では５ｅ１７／ｃｍ３であり、光学変調器９０５では２．５ｅ１７／ｃｍ３である。図９に示されるように、電圧バイアスが約０Ｖから約１．５Ｖの間で維持される場合、応答は３．６１０Ｈｚ以下に維持されうる。そのため、光学変調器９０１、９０３、及び９０５は、２５ギガヘルツ（ＧＨｚ）における伝送のために採用されうる。欠乏領域（例えばＮ２ １１３及びＰ２ １１２）のドーピングをより強くすることも、伝送速度を増加させる選択肢となる。さらに、Ｎ１ １１４及びＰ１ １１１のドーピングを軽くし、厚さを増大させることが、より低いＶｐｉＬｏｓｓを維持するために採用されうる。
図１０は、光学変調器１００などの光学変調器の実施形態のドーピング等高線１０００を示す。図１０は、光学キャリアが光学変調器１００１のプロファイルを横切って通過するような光学変調器１００１をミクロンの単位であらわした断面図を示している。光学変調器１００１は、導波路コア１１８と実質的に同様でありうる導波路コア４０１を含み、第１の結合１００３及び第２の結合１００５を介して電気的に結合されたＰＮ接合を含み、これらはＰ＋ １２１／Ｐ＋＋ １２３及びＮ＋ １３１／Ｎ＋＋ １３３とそれぞれ実質的に同様でありうる。図１０は、より明確にするために、変化するドーピングレベルを示すために図１と比較して拡大されていることに注意すべきである。そのようなドーピングレベルの変化は、点の密度の変化で示されている。図１０に示されるように、光学変調器１００１は、カソード及びアノードに向かってより強く、光学モードに向かってより軽いドーピングを含み、ＰＮ接合の中心において、帯状のより強いドーピングを含む。光学変調器１００１の実施形態は、二酸化シリコン（ＳｉＯ２）、シリコン（Ｓｉ）及び／またはアルミニウム（Ａｌ）を含むが、異なるまたは追加的な材料も採用されうる。図１０の実施形態において、光学変調器１００１は、５分間で摂氏９５０度（℃）の成長熱履歴を採用した。
図１１は、光学変調器１００などの光学変調器におけるＰＮ接合の実施形態のドーピングプロファイル１１００を示す。ドーピングプロファイル１１００は、光学変調器にわたって（例えば光学変調器１００にわたって左から右へ）ミクロンの単位で位置ごとにｃｍ３の絶対的な正味のドーピングで示されている。図１１に示されるように、ＰＮ接合は、０．４ミクロン近くのグラフの位置にみられるように、ドーピングに鋭い低下を有する急峻なプロファイルを採用する。鋭い低下は、低ドープ領域Ｐ １１１及びＮ１ １１４に対応する。
図１２は、光学変調器１００などの光学変調器の実施形態に関する製造プロセス１２００を示す。図１２は、光学キャリアが光学変調器のプロファイルを横切って通過するような製造段階における光学変調器の断面図を示している。製造プロセス１２００は、シリコン及び／または二酸化シリコンに基づく光学変調器の製造に焦点を絞っているが、同様の化学的特性を有する、例えば酸化アルミニウム、サファイア、ゲルマニウム、ガリウムヒ素、リン酸インジウム、並びにそれらの合金及び／または組み合わせなどの多くの半導体材料も採用されうる。そのような材料を採用することによる製造は、本開示の範囲内であると考えられる。さらに、光学変調器内の領域は、製造プロセス１２００の前に準備されるシリコン基部（例えばウェハ）を明確にするためにシェーディングを有して示されている。基部は、変調器を物理的に支持するための基板と、変調器の製造のための加工部と、基板を加工部から分離するためのｂｏｘと、を含む。製造プロセス１２００に先立って、基部、加工部およびｂｏｘはシリコン、二酸化シリコン、アルミニウムなどを含みうる。ｂｏｘ及び加工部は、例えば、エピタキシャル（Ｅｐｉ）成長で基板上に成長されうる。段階１２０１において、基部は、エッチング、成長、ドーピングが基部の目的としない領域に影響を及ぼさないようにするためのハードマスクＨＭで覆われる。ＨＭによって覆われない加工部の表面はエッチングされて凹部を形成する。そのようなエッチングは、ウェットエッチング、ドライエッチング、局所的熱酸化などを採用しうる。エッチングされた凹部は、表面ドーピングによって負にドープされてＮ１領域（例えば、Ｎ１ １１４）を形成する。段階１２０３において、エッチングされた凹部は、表面ドーピングによって負にドープされてＮ２領域（例えばＮ２ １１３）を形成する。段階１２０５において、Ｐ２領域（例えば、Ｐ２ １１２）及びＰ１領域（例えばＰ１ １１１）がその場成長、Ｅｐｉ成長、及び／または化学機械平坦化（ＣＭＰ）によって形成される。段階１２０７において、Ｐ１領域の余分な部分がＨＭとともに除去され、第２のＨＭがさらなる製造のために追加される。段階１２０９において、Ｐ１領域及びＰ２領域の一部がエッチングされ、ｂｏｘを延長するために二酸化シリコンなどの誘電体材料で充填される（例えば、ドープされていない導波路コアエッジ１５３）。必要に応じてＣＭＰが採用されうる。段階１２１１において、シリコンがＥｐｉ／その場成長によってｂｏｘ上に追加され、成長物はＣＭＰで研磨され、第２のＨＭが除去される。段階１２１３において、第３のＨＭが追加され、Ｐ１、Ｐ２、Ｎ２及びＮ１領域の部分がエッチングされる。Ｐ＋、Ｐ＋＋、Ｎ＋及びＮ＋＋ドーピングが行われて、Ｐ＋領域、Ｐ＋＋領域、Ｎ＋領域、及びＮ＋＋領域（例えば、それぞれＰ＋ １２１、Ｐ＋＋ １２３、Ｎ＋ １３１及びＮ＋＋ １３３）を形成する。次いで、第３のＨＭが除去される。段階１２１５において、エッチングされた領域が充填され、誘電体領域（例えば導波路コアエッジ１５１）を形成する。充填はまた、導波路を埋めるためにＰＮ接合の上に追加的なｂｏｘを形成する。アノード及びカソード（例えば、アノード１４３及びカソード１４１）がメタライゼーションで埋め込まれる。
図１３は、垂直ＰＮ接合を有する光学導波路１３００の第２の実施形態の概略図である。図１３は、光学キャリアが光学変調器１３００のプロファイルを横切って通過するような光学変調器１３００の断面図を示している。図１３は、光学変調器１３００の領域間の輪郭を明確にするためのシェーディングを採用する。光学変調器１３００は、カソード１３４１と、負にドープされた領域Ｎ＋＋ １３３３、Ｎ＋ １３３１、Ｎ１ １３１４及びＮ２ １３１３と、正にドープされた領域Ｐ２ １３１２、Ｐ１ １３１１、Ｐ＋ １３２１及びＰ＋＋ １３２３と、アノード１３４３と、導波路コアエッジ１３５１及び１３５３とを含み、これらは導波路１１０、カソード１４１、Ｎ＋＋ １３３、Ｎ＋ １３１、Ｎ１ １１４、Ｎ２ １１３、Ｐ２ １１２、Ｐ１ １１１、Ｐ＋ １２１、Ｐ＋＋ １２３、アノード１４３並びに導波路コアエッジ１５１及び１５３と、それぞれ実質的に同様でありうる。Ｐ１ １３１１は、Ｐ１ １３１１が図１３に示されるように下部１３１１ａと、下部１３１１ａから横方向に延設する上部１３１１ｂとを含むという点で、Ｐ１ １１１とは異なる。そのため、下部１３１１ａ及び上部１３１１ｂは、２つの別個の平板からなり、製造プロセスの別個の段階で形成されうる。下部１３１１ａの上方に上部１３１１ｂを延設させることによって、Ｐ＋ １３２１は、導波路コアからさらに遠く離れた位置にＰ＋ １３２１を配置することができるように、垂直にオフセットされうる。Ｐ＋ １３２１は、強いドーピングを含むので、導波路コアからＰ＋ １３２１を離しておくことは、変調効率及び／または変調周波数に対する潜在的なコストにおいて光学損失を低減しうる。
図１４は、垂直ＰＮ接合及び水平ＰＮ接合を有する光学変調器１４００の第３の実施形態の概略図である。図１４は、光学キャリアが光学変調器１４００のプロファイルを横切って通過するような光学変調器１４００の断面図を示している。図１４は、光学変調器１４００の領域の間の境界を明確にするためにシェーディングを採用している。光学変調器１４００は、カソード１４４１と、負にドープされた領域Ｎ＋＋ １４３３、Ｎ＋ １４３１、Ｎ１ １４１４及びＮ２ １４１３と、正にドープされた領域Ｐ２ １４１２、Ｐ１ １４１１、Ｐ＋ １４２１及びＰ＋＋ １４２３と、アノード１４４３と、導波路コアエッジ１４５１及び１４５３と、を含む導波路１４１０を含み、これらはそれぞれ、導波路１１０、カソード１４１、Ｎ＋＋ １３３、Ｎ＋ １３１、Ｎ１ １１４、Ｎ２ １１３、Ｐ２ １１２、Ｐ１ １１１、Ｐ＋ １２１、Ｐ＋＋ １２３、アノード１４３、並びに導波路コアエッジ１５１及び１５３と実質的に同様でありうるが、異なる構成で配置されている。具体的には、Ｐ＋ １４２１及びＰ＋＋ １４２３は、導波路１４１０の底部にドープされ、これによって、Ｐ＋ １４２１及びＰ＋＋ １４２３は、負の領域と共通の段階でドープ／成長可能になる。導波路の底部にＰ＋ １４２１及びＰ＋＋ １４２３をドープすることはまた、（例えば、エッジ１５３を形成するのに使用される）エッチングステップの省略を可能にしうる。その代わりに、エッジ１５４３はＰ＋ １４２１の上方に配置される。さらに、正にドープされた領域（Ｐ３）１４１５は、Ｐ１ １４１１、Ｐ２ １４１２、Ｎ１ １４１４、Ｎ２ １４１３及びＰ＋ １４２１と接触して配置される。特に、Ｐ３ １４１５をＮ１ １４１４とＰ＋ １４２１との間に配置すると、Ｐ３ １４１５はＮ１ １４１４とＰ＋ １４２１との間の静電容量を低減する機能を果たすことができる。Ｐ３ １４１５の存在は、Ｐ３ １４１５と、Ｎ１ １４１４と、Ｎ２ １４１３との間に追加的な側方ＰＮ接合を形成する。Ｐ３ １４１５の位置は、必要に応じて、関連する欠乏領域と導波路コア／光学モードとの間の重複を最大化することができるように、側方ＰＮ接合を導波路コアの中心近くに配置するようにシフトされうる。Ｐ３ １４１５のドーピングは、角度をつけたインプランテーションによって行われうる。Ｐ３ １４１５は、特定用途の必要性に基づいて、Ｐ２ １４１２と同様に強くドープされ、Ｐ１ １４１１と同様に軽くドープされ、またはＰ２ １４１２とＰ＋ １４２１の中間のレベルでドープされうる。
図１５は、光学変調器１５００の第３の実施形態を通る光学伝送の概略図である。図１５は、光学キャリア１５１０が光学変調器１５００のプロファイルを横切って通過するような光学変調器１５００の断面図を示している。光学変調器１５００は、光学変調器１４００と実質的に同じ構成を含み、図示されるように光学キャリア１５１０を伝搬する、光学変調器１４００の特定の実施形態でありうる。光学キャリア１５１０は導波路コア１５０１を通過し、これはＰ１ １４１１、Ｐ２ １４１２及びＮ２ １４１３を含みうる。導波路コア１５０１は、第１の結合平板１５０３及び第２の結合平板１５０５にわたって電圧降下を印加することによって変調され、これらは光学変調器１４００の導波路コア１５０１の外側に、それぞれ、Ｐ領域及びＮ領域を含みうる。光学キャリア１５１０は、光学キャリア１５１０の強度に対応する点密度を有する点で示される。図１５に示されるように、光学キャリア１５１０の最も強度の高い部分は、垂直及び水平ＰＮ接合（例えば、Ｐ２ １４１２、Ｎ２ １４１３及びＰ３ １４１５）の欠乏領域のエリア内で導波路コア１５０１の中心を通過する。さらに、光学キャリア１５１０の光の大部分も、導波路コア１５０１の中心の周囲を（例えば、Ｐ１ １４１１、Ｎ１ １４１４並びにエッジ１４５１及び１４５３を通って）通過する。そのため、ＰＮ接合の欠乏領域に隣接するドーピングの低減されたプロファイルを維持することによって、光学キャリア１５１０の多くの部分はより低ドープの媒体に露出され、その結果、変調効率を犠牲にすることなく光学損失を低減することができる。
図１６は、垂直ＰＮ接合を有する光学変調器１６００の第４の実施形態の概略図である。図１６は、光学キャリアが光学変調器１６００のプロファイルを横切って通過するような光学変調器１６００の断面図を示している。図１６は、光学変調器１６００の領域間の境界を明確にするためにシェーディングを採用する。光学変調器１６００は、カソード１６４１及び１６４２と、負にドープされた領域Ｎ＋＋ １６３３、Ｎ＋＋ １６３４、Ｎ＋ １６３１、Ｎ＋ １６３２、Ｎ１ １６１４及びＮ２ １６１３と、正にドープされた領域Ｐ２ １６１２、Ｐ１ １６１１、Ｐ＋＋ １６２３及びＰ＋＋ １６２５と、アノード１６４３と、導波路コアエッジ１６５１及び１６５３と、を含む導波路１６１０を含み、これらは導波路１１０、カソード１４１、Ｎ＋＋ １３３、Ｎ＋ １３１、Ｎ１ １１４、Ｎ２ １１３、Ｐ２ １１２、Ｐ１ １１１、Ｐ＋＋ １２３、アノード１４３並びに導波路コアエッジ１５１及び１５３とそれぞれ実質的に同様でありうるが、異なる構成に配置される。具体的には、光学変調器１６００は導波路１６１０の両端に配置され、２つのＮ＋＋ １６３３及び１６３４領域並びに２つのＮ＋領域１６３１及び１６３２を介して垂直ＰＮ接合に結合された２つのカソード１６４１及び１６４２を採用する。アノード１６４３はＰＮ接合の上方に配置され、２つのＰ＋＋領域１６２３及び１６２５を介して接合に結合される。Ｐ＋領域は省略される。Ｐ＋＋領域１６２３及び１６２５は、Ｐ１ １６１１に垂直に隣接し、導波路１６１０の誘電部によって離隔されたＰ＋＋ポールを形成する。Ｎ＋領域１６３２及び１６３１は、Ｎ１ １６１４と水平に隣接するＮ＋＋ポールを形成する。Ｐ＋＋ポール及びＮ＋＋ポールは、カソード１６３２及び１６４１とアノード１６４３との間の接続経路面積の増大に起因してＰＮ接合にわたるカソード１６４２及び１６４１とアノード１６４３との間の電気抵抗を低減する一方で、光学キャリアの光学損失における効果を最小化することができるように、導波路コアの外側に配置される。Ｐ＋＋ポール及びＮ＋＋ポールの幅が導波路１６１０の光学モードにおける光学損失に対するポールのドーピングの増大の効果を最小化するように選択される。
図１７は、光学変調器１７００の第４の実施形態を通過する光学伝送の概略図である。図１７は、光学キャリア１７１０が光学変調器１７００のプロファイルを横切って通過するような光学変調器１７００の断面図を示している。光学変調器１７００は光学変調器１６００と実質的に同じ構成を含み、図示されるように光学キャリア１７１０を伝搬する光学変調器１６００の特定の実施形態でありうる。光学キャリア１７１０は導波路コア１７０１を通過してもよく、これはＰ１ １６１１、Ｐ２ １６１２、Ｎ２ １６１３の部分及びＮ１ １６１４の部分を含みうる。導波路コア１７０１は、第１の結合１７０５（例えば、Ｐ＋＋ １６２５）、第２の結合１７０６（例えば、Ｐ＋＋ １６２３）、第３の結合１７０７（例えば、Ｎ＋ １６３１）及び第４の結合１７０９（例えば、Ｎ＋ １６３２）にわたって電圧降下を印加することによって変調され、これらは光学変調器１６００の水平及び垂直ポールと、それぞれ実質的に同様でありうる。光学キャリア１７１０は、光学キャリア１７１０の強度に対応する点密度を有する点で示されている。図１７に示されるように、光学キャリア１７１０の最も強度の高い部分は、垂直ＰＮ接合（例えば、Ｐ２ １６１２及びＮ２ １６１３）の欠乏領域のエリア内で導波路コア１７０１の中心を通過する。さらに、光学キャリア１７１０の光の大部分もまた、導波路コア１７０１の中心の周囲を（例えば、Ｐ１ １６１１、Ｎ１ １６１４並びにエッジ１６５１及び１６５３を通って）通過する。そのため、ＰＮ接合の欠乏領域に隣接する低減されたドーピングプロファイルを維持することによって、光学キャリア１７１０の大部分がより低ドープの媒体に露出され、その結果、変調効率を犠牲にすることなく、光学損失の低減を可能にする。
図１８は、垂直ＰＮ接合を有する光学変調器１８００の第５の実施形態の概略図である。図１８は、光学キャリアが光学変調器１８００のプロファイルを横切って通過するような光学変調器１８００の断面図を示している。図１８は、光学変調器１８００の領域間の境界を明確にするためにシェーディングを採用する。光学変調器１８００は、カソード１８４１及び１８４２と、負にドープされた領域Ｎ＋＋ １８３３、Ｎ＋＋ １８３４、Ｎ＋ １８３１、Ｎ＋ １８３２、Ｎ１ １８１４及びＮ２ １８１３と、正にドープされた領域Ｐ２ １８１２、Ｐ１ １８１１、Ｐ＋＋ １８２３及びＰ＋＋ １８２５と、アノード１８４３と、導波路コアエッジ１８５１及び１８５３とを含む導波路１８１０を含み、これらは、導波路１６１０、カソード１６４１及び１６４２、Ｎ＋＋ １６３３、Ｎ＋＋ １６３４、Ｎ＋ １６３１、Ｎ＋ １６３２、Ｎ１ １６１４、Ｎ２ １６１３、Ｐ２ １６１２、Ｐ１ １６１１、Ｐ＋＋１６２３及びＰ＋＋１６２５、アノード１６４３、並びに導波路コアエッジ１６５１及び１６５３と、それぞれ実質的に同様でありうる。光学変調器１８００において、Ｐ＋＋ １８２５、Ｐ＋＋ １８２３及びＰ１ １８１１によって形成されたＰ＋＋ポールは、Ｐ＋＋ １８２５及びＰ＋＋ １８２３を水平方向に拡張することによって幅を広げられる。従って、Ｐ１ １８１１の垂直な延長（例えば、ポール）もまた拡張されうる。そのため、Ｐ１ １８１１並びに／またはＰ＋＋領域１８２３及び１８２５のポールは、Ｐ１ １８１１の下部を含む平板から離隔された上部平板として見られうる。従って、Ｐ１ １８１１は、複数の段階で製造されうる。Ｐ＋＋ポールの幅を広くすると結合面積が増加し、これは今度は抵抗及び関連する静電容量効果を低減し、変調効率を増大させる。
図１９は、垂直ＰＮ接合を有する光学変調器の第６の実施形態の概略図である。図１９は、光学キャリアが光学変調器１９００のプロファイルを横切って通過するような光学変調器１９００の断面図を示している。図１９は、光学変調器１９００の領域間の境界を明確にするためにシェーディングを採用する。光学変調器１９００は、カソード１９４１及び１９４２と、負にドープされた領域Ｎ＋＋ １９３３、Ｎ＋＋ １９３４、Ｎ＋ １９３１、Ｎ＋ １９３２、Ｎ１ １９１４及びＮ２ １９１３と、正にドープされた領域Ｐ２ １９１２、Ｐ１ １９１１、Ｐ＋＋ １９２３及びＰ＋＋ １９２５と、アノード１９４３及び１９４４と、導波路コアエッジ１９５１及び１９５３と、を含む導波路を含み、これらは、導波路１６１０、カソード１６４１及び１６４２、Ｎ＋＋ １６３３、Ｎ＋＋ １６３４、Ｎ＋ １６３１、Ｎ＋ １６３２、Ｎ１ １６１４、Ｎ２ １６１３、Ｐ２ １６１２、Ｐ１ １６１１、Ｐ＋＋ １６２３及びＰ＋＋ １６２５、アノード１６４３、並びに導波路コアエッジ１６５１及び１６５３と、それぞれ実質的に同様でありうるが、構成が異なる。Ｐ＋領域１９２７は、Ｐ＋＋ １９２５とＰ１ １９１１との間に挿入され、Ｐ＋領域１９２９は、Ｐ＋＋ １９２３とＰ１ １９１１との間に挿入される。Ｐ＋ １９２７及びＰ＋ １９２９は、Ｐ＋ １２１と実質的に同様でありうる。Ｐ＋＋ １９２５及びＰ＋ １９２７は、Ｐ１ １９１１と隣接する第１の水平ポールを形成するように配置され、Ｐ＋＋ １９２３及びＰ＋ １９２９は、Ｐ１ １９１１に隣接する第２の水平ポールを形成するように配置される。アノード１９４３及び１９４４は、水平ポールを介してＰＮ接合に結合する。水平ポールは、Ｐ＋＋ １９２３及びＰ＋＋ １９２５を導波路コアからさらに遠く動かして、光学損失に対する効果を低減する効果を有する。Ｐ＋ １９２７及びＰ＋ １９２９を含めることはさらに、Ｐ＋＋ １９２３及びＰ＋＋ １９２５を導波路コアからさらに遠く動かすことをサポートする。複数のポールが、抵抗／静電容量を低減し、変調速度／効率を増大させるために採用される。水平ポールは、Ｐ１ １９１１の下部から離隔したパスに形成可能な離隔した平板として見られうる。
図２０は、垂直ＰＮ接合を有する光学変調器２０００の第７の実施形態の概略図である。図２０は、光学キャリアが光学変調器２０００のプロファイルを横切って通過するような光学変調器２０００の断面図を示している。図２０は、光学変調器２０００の領域間の境界を明確にするためにシェーディングを採用する。光学変調器２０００は、カソード２０４１及び２０４２と、負にドープされた領域Ｎ＋＋ ２０３３、Ｎ＋＋ ２０３４、Ｎ＋ ２０３１、Ｎ＋ ２０３２、Ｎ１ ２０１４及びＮ２ ２０１３と、正にドープされた領域Ｐ２ ２０１２、Ｐ１ ２０１１、Ｐ＋＋ ２０２３及びＰ＋＋ ２０２５と、アノード２０４３と、導波路コアエッジ２０５１及び２０５３と、を含む導波路２０１０を含み、これらは導波路１６１０、カソード１６４１及び１６４２、負にドープされた領域Ｎ＋＋ １６３３、Ｎ＋＋ １６３４、Ｎ＋ １６３１、Ｎ＋１６３２、Ｎ１ １６１４及びＮ２ １６１３、正にドープされた領域Ｐ２ １６１２、Ｐ１ １６１１、Ｐ＋＋ １６２３及びＰ＋＋ １６２５、アノード１６４３、並びに導波路コアエッジ１６５１及び１６５３と、それぞれ実質的に同様でありうる。導波路２０１０はさらに、Ｐ１ ２０１１とＰ＋＋ ２０２５の間に配置された正にドープされた領域Ｐ＋ ２０２７と、Ｐ１ ２０１１とＰ＋＋ ２０２３との間に配置された正にドープされた領域Ｐ＋ ２０２９とを、図１６に関して議論されたＰ＋＋ポールの一部として含む。Ｐ＋ ２０２７及び２０２９はそれぞれ、Ｐ＋ １２１と実質的に同様でありうる。Ｐ＋ ２０２７及び２０２９は、Ｐ＋＋ ２０２３及び２０２５よりも正のドーピングが軽く、Ｐ１ ２０１１よりも正のドーピングが強い。従って、Ｐ＋ ２０２７及び２０２９は、Ｐ＋＋ ２０２３及びＰ＋＋ ２０２５に関する周辺光学損失を低減しつつ、より大きな変調効率をもたらすような、より低い電気抵抗を促進するために、導波路コアのエッジにおいて電気抵抗の低減を提供する。
図２１は、垂直ＰＮ接合を有する光学変調器２１００の第８の実施形態の概略図である。図２１は、光学キャリアが光学変調器２１００のプロファイルを横切って通過するような光学変調器２１００の断面図を示している。図２１は、光学変調器２１００の領域間の境界を明確にするためにシェーディングを採用する。光学変調器２１００は、カソード２１４１及び２１４２と、負にドープされた領域Ｎ＋＋ ２１３３、Ｎ＋＋ ２１３４、Ｎ＋ ２１３１、Ｎ＋ ２１３２、Ｎ１ ２１１４及びＮ２ ２１１３と、正にドープされた領域Ｐ２ ２１１２、Ｐ１ ２１１１、Ｐ＋＋ ２１２３及びＰ＋＋ ２１２５と、アノード２１４３と、導波路コアエッジ２１５１及び２１５３と、を含む導波路２１１０を含み、これらは導波路１８１０、カソード１８４１及び１８４２、負にドープされた領域Ｎ＋＋ １８３３、Ｎ＋＋ １８３４、Ｎ＋ １８３１、Ｎ＋ １８３２、Ｎ１ １８１４及びＮ２ １８１３、正にドープされた領域Ｐ２ １８１２、Ｐ１ １８１１、Ｐ＋＋ １８２３及びＰ＋＋ １８２５、アノード１８４３並びに導波路コアエッジ１８５１及び１８５３と、それぞれ実質的に同様でありうる。導波路２１１０はさらに、Ｐ１ ２１１１とＰ＋＋ ２１２５との間に配置された正にドープされた領域Ｐ＋ ２１２７と、Ｐ１ ２１１１とＰ＋＋ ２１２３との間に配置された正にドープされた領域Ｐ＋ ２１２９とを、図１６及び１８に関して議論されたようなＰ＋＋ポールの一部として含む。Ｐ＋ ２１２７及び２１２９はそれぞれ、Ｐ＋ １２１と実質的に同様でありうる。Ｐ＋ ２１２７及び２１２９は、Ｐ＋＋ ２１２３及び２１２５よりも正のドーピングが軽く、Ｐ１ ２１１１よりも正のドーピングが強い。従って、Ｐ＋ ２１２７及び２１２９は、Ｐ＋＋ ２１２３及びＰ＋＋ ２１２５に関する周辺光学損失を軽減しつつ、より大きな変調効率をもたらす、より低い電気抵抗を促進するために、導波路コアのエッジにおいて電気抵抗の低減を提供する。
本開示においていくつかの実施形態が提供されたが、開示されたシステム及び方法は、本開示の思想または範囲を逸脱することなく、多くの別の具体的な形態に実施されうることは理解されうる。これらの例は、例示的なものであり限定的なものではないとして考えられるべきであり、本明細書に示された詳細に限定されるべきものとの意図ではない。例えば、様々な要素または構成要素が別のシステムと結合され、もしくは統合され、または特定の特徴が省略され、または実装されないことがありうる。
さらに、様々な実施形態において、個別的または別個のものとして説明され、図示された技術、システム及び方法は、本開示の範囲を逸脱することなくその他のシステム、モジュール、技術または方法と結合され、または統合されうる。互いに結合され、もしくは間接的に結合され、または連通するものとして図示され、または議論されたその他の事項は、何らかのインターフェース、デバイスまたは中間構成要素を通して、電気的に、機械的にまたはその他の方法で間接的に結合され、または連通しうる。変更、代用及び交換のその他の例は、当業者によって確認可能であり、本明細書に開示された思想及び範囲を逸脱することなくなされうる。
１００、２００、３００、４００、９０１、９０３、９０５、１００１、１３００、１４００、１５００、１６００、１７００、１８００、１９００、２０００、２１００ 光学変調器
１１０、１４１０、１６１０、１８１０、２０１０、２１１０ 導波路
１１１、１３１１、１４１１、１６１１、１８１１、１９１１、２０１１、２１１１ 正にドープされた領域Ｐ１
１１２、１３１２、１４１２、１６１２、１８１２、１９１２、２０１２、２１１２ 正にドープされた領域Ｐ２
１１３、１３１３、１４１３、１６１３、１８１３、１９１３、２０１３、２１１３ 負にドープされた領域Ｎ２
１１４、１３１４、１４１４、１６１４、１８１４、１９１４、２０１４、２１１４ 負にドープされた領域Ｎ１
１１８、４０１、１５０１、１７０１ 導波路コア
１２１、１３２１、１４２１、１９２７、１９２９、２０２７、２０２９、２１２７、２１２９ 正にドープされた領域Ｐ＋
１２３、１３２３、１４２３、１６２３、１６２５、１８２３、１８２５、１９２３、１９２５、２０２３、２０２５、２１２３、２１２５ 正にドープされた領域Ｐ＋＋
１３１、１３３１、１４３１、１６３１、１６３２、１８３１、１８３２、１９３１、１９３２、２０３１、２０３２、２１３１、２１３２ 負にドープされた領域Ｎ＋
１３３、１３３３、１４３３、１６３３、１６３４、１８３３、１８３４、１９３３、１９３４、２０３３、２０３４、２１３３、２１３４ 負にドープされた領域Ｎ＋＋
１４１、１３４１、１４４１、１６４１、１６４２、１８４１、１８４２、１９４１、１９４２、２０４１、２０４２、２１４１、２１４２ カソード
１４３、１３４３、１６４３、１８４３、１９４３、１９４４、２０４３、２１４３ アノード
１５１、１５３、１３５１、１３５３、１６５１、１６５３、１８５１、１８５３、１９５１、１９５３、２０５１、２０５３、２１５１、２１５３ 導波路コアのエッジ
２０１、３０１ 上部平板
２０５、３０５ 下部平板
２１０、３１０ ＰＮ接合
４０３、１００３、１７０５ 第１の結合
４０５、１００５、１７０６ 第２の結合
４１０、１５１０、１７１０ 光学キャリア
１２００ 製造プロセス
１４１５ 正にドープされた領域Ｐ３
１５０３ 第１の結合平板
１５０５ 第２の結合平板
１７０７ 第３の結合
１７０９ 第４の結合

Claims (25)

  1. 導波路コアを含むシリコン導波路を含む光学変調器であって、
    前記導波路コアが、
    第２の正にドープされた（Ｐ２）領域に垂直に隣接する第１の正にドープされた（Ｐ１）領域であって、前記Ｐ２領域が前記Ｐ１領域よりも強く正にドープされた、Ｐ１領域及びＰ２領域と、
    第２の負にドープされた（Ｎ２）領域に垂直に隣接する第１の負にドープされた（Ｎ１）領域であって、前記Ｎ２領域が前記Ｎ１よりも強く負にドープされ、前記Ｎ２領域及び前記Ｐ２領域が垂直に隣接するように配置されて正負（ＰＮ）接合を形成する、Ｎ１領域及びＮ２領域と、
    少なくとも１つのカソードと、
    前記ＰＮ接合を介して前記導波路コアにわたって前記カソードと選択的かつ電気的に結合された少なくとも１つのアノードであって、前記カソードと前記アノードとの間に印加された電圧降下が、前記導波路コアの屈折率を変化させることによって前記ＰＮ接合を通過する光学キャリアを変調する、少なくとも１つのアノードと、
    を含み、
    前記Ｐ２領域及び前記Ｎ２領域が、前記Ｐ１領域及び前記Ｎ１領域よりも大きな、屈折率変化に対する効果を有し、前記Ｐ１領域及び前記Ｎ１領域が、前記Ｐ２領域及び前記Ｎ２領域よりも小さな、前記光学キャリアの光学損失に対する影響を有するように、前記Ｐ２領域が前記Ｐ１領域よりも小さく、前記Ｎ２領域が前記Ｎ２領域よりも小さい、光学変調器。
  2. 前記Ｐ２領域が、前記電圧降下が前記カソードと前記アノードとの間に印加されたときに、前記Ｐ２領域が完全に陽イオンが欠乏するように選択された厚さを含む、請求項１に記載の光学変調器。
  3. 前記Ｎ２領域が、前記電圧降下が前記カソードと前記アノードとの間に印加されたときに、前記Ｎ２領域が完全に陰イオンが欠乏するように選択された厚さを含む、請求項２に記載の光学変調器。
  4. 前記Ｐ２領域がその場ドープ成長によって形成された、請求項１に記載の光学変調器。
  5. 前記Ｎ２領域がその場ドープ成長によって形成された、請求項１に記載の光学変調器。
  6. 前記Ｐ２領域が表面ドーピングによって形成された、請求項１に記載の光学変調器。
  7. 前記Ｎ２領域が表面ドーピングによって形成された、請求項１に記載の光学変調器。
  8. 前記導波路がさらに、
    前記Ｐ１領域に水平に隣接する第３の正にドープされた（Ｐ＋）領域であって、前記Ｐ＋領域が前記Ｐ１領域よりも強く正にドープされた、第３の正にドープされた（Ｐ＋）領域と、
    前記Ｎ１領域に水平に隣接する第３の負にドープされた（Ｎ＋）領域であって、前記Ｎ＋領域が前記Ｎ１領域よりも強く負にドープされた、第３の負にドープされた（Ｎ＋）領域と、を含み、
    前記Ｐ＋領域及び前記Ｎ＋領域が、前記Ｎ１領域、前記Ｎ２領域、前記Ｐ１領域、及び前記Ｐ２領域に対して前記光学キャリアの光学損失に対する影響を最小化し、前記Ｐ＋領域及び前記Ｎ＋領域が前記Ｎ１領域、前記Ｎ２領域、前記Ｐ１領域、及び前記Ｐ２領域に対して前記カソードと前記アノードとの間の電気抵抗を低減するように、前記Ｐ＋領域及び前記Ｎ＋領域が前記導波路コアの外側に配置された、請求項１に記載の光学変調器。
  9. 前記導波路がさらに、前記Ｐ１領域と前記Ｐ＋領域との間及び前記Ｎ１領域と前記Ｐ＋領域との間に配置された第４の正にドープされた（Ｐ３）領域を含み、前記Ｐ３領域及び前記Ｎ１領域が水平ＰＮ接合を形成する、請求項８に記載の光学変調器。
  10. 前記導波路がさらに、
    前記Ｐ１領域と垂直に隣接した複数の正にドープされた（Ｐ＋＋）ポールであって、前記Ｐ＋＋ポールが前記Ｐ１領域よりも強く正にドープされ、前記Ｐ＋＋ポールが前記導波路の誘電部によって離隔された、複数の正にドープされた（Ｐ＋＋）ポールと、
    前記Ｎ１領域と水平に隣接した複数の負にドープされた（Ｎ＋＋）領域であって、前記Ｎ＋＋領域が前記Ｎ１領域よりも強く負にドープされ、前記Ｎ＋＋領域が前記Ｎ１領域によって離隔された、複数の負にドープされた（Ｎ＋＋）領域と、を含み、
    前記Ｐ＋＋ポール及び前記Ｎ＋＋領域が、前記Ｎ１領域、前記Ｎ２領域、前記Ｐ１領域及び前記Ｐ２領域に対して前記光学キャリアの光学損失に対する影響を最小化し、前記Ｐ＋＋ポール及び前記Ｎ＋＋領域が前記Ｎ１領域、前記Ｎ２領域、前記Ｐ１領域及び前記Ｐ２領域に対して前記カソードと前記アノードとの間の電気抵抗を低減するように、前記Ｐ＋＋ポール及び前記Ｎ＋＋領域が前記導波路コアの外側に配置され、
    前記アノードが前記Ｐ＋＋ポールに垂直に隣接して直接結合され、
    前記少なくとも１つのカソードが各Ｎ＋＋領域に直接結合されたカソードを含む、請求項１に記載の光学変調器。
  11. 前記導波路がさらに、複数の正にドープされた（Ｐ＋）領域を含み、Ｐ＋領域が前記Ｐ＋＋ポールよりも軽く正にドープされ、前記Ｐ１領域よりも強く正にドープされるように、各Ｐ＋領域が前記Ｐ＋＋ポールの１つと前記Ｐ１領域との間に配置された、請求項１０に記載の光学変調器。
  12. 前記導波路がさらに、複数の負にドープされた（Ｎ＋）領域を含み、前記Ｎ＋領域が、前記Ｎ＋＋領域よりも軽く正にドープされ、前記Ｎ１領域よりも強く正にドープされるように、各Ｎ＋領域が前記Ｎ＋＋領域の１つと前記Ｎ１領域との間に配置された、請求項１０に記載の光学変調器。
  13. 前記導波路がさらに、
    前記Ｐ１領域に水平に隣接する複数の正にドープされた（Ｐ＋＋）ポールであって、前記Ｐ＋＋ポールが前記Ｐ１領域よりも強く正にドープされ、前記Ｐ＋＋ポールが前記Ｐ１領域によって離隔された、複数の正にドープされた（Ｐ＋＋）ポールと、
    前記Ｎ１領域に水平に隣接する複数の負にドープされた（Ｎ＋＋）領域であって、前記Ｎ＋＋領域が前記Ｎ１領域よりも強く負にドープされ、前記Ｎ＋＋領域が前記Ｎ１領域によって離隔された、複数の負にドープされた（Ｎ＋＋）領域と、を含み、
    前記少なくとも１つのアノードが、各Ｐ＋＋ポールに結合されたアノードを含み、
    前記少なくとも１つのカソードが、各Ｎ＋＋ポールに結合されたカソードを含み、
    前記Ｐ＋＋ポール及び前記Ｎ＋＋領域が前記Ｎ１領域、前記Ｎ２領域、前記Ｐ１領域及び前記Ｐ２領域に対して前記光学キャリアの光学損失における効果を最小化し、前記Ｐ＋＋ポール及び前記Ｎ＋＋領域が前記Ｎ１領域、前記Ｎ２領域、前記Ｐ１領域及び前記Ｐ２領域に対して前記カソードと前記アノードとの間の電気抵抗を低減するように、前記Ｐ＋＋ポール及び前記Ｎ＋＋領域が前記導波路コアの外側に配置された、請求項１に記載の光学変調器。
  14. 前記導波路がさらに、複数の正にドープされた（Ｐ＋）領域を含み、前記Ｐ＋領域が前記Ｐ＋＋ポールよりも軽く正にドープされ、前記Ｐ１領域よりも強く正にドープされるように、各Ｐ＋領域が、前記Ｐ＋＋ポールの１つの前記Ｐ１領域との間に配置された、請求項１３に記載の光学変調器。
  15. 前記導波路がさらに、複数の負にドープされた（Ｎ＋）ポールを含み、前記Ｎ＋ポールが前記Ｎ＋＋領域よりも軽く正にドープされ、前記Ｎ１領域よりも強く正にドープされるように、各Ｎ＋ポールが前記Ｎ＋＋領域の１つと前記Ｎ１領域との間に配置された、請求項１３に記載の光学変調器。
  16. シリコンウェハの第１の負にドープされた（Ｎ１）領域をドープして、垂直に隣接する第２の負にドープされた（Ｎ２）領域を形成する段階であって、前記Ｎ２領域が前記Ｎ１領域よりも強く負にドープされる、段階と、
    第１の正にドープされた（Ｐ１）領域と、前記Ｎ２領域に垂直に隣接する、垂直に隣接する第２の正にドープされた（Ｐ２）領域であって、前記Ｐ２領域が前記Ｐ１領域よりも強く正にドープされ、前記Ｐ２領域及び前記Ｎ２領域が垂直な正−負（ＰＮ）接合の欠乏領域を形成する、段階と、を含むプロセスによって製造された、光学変調器。
  17. 前記Ｎ１領域、前記Ｎ２領域、前記Ｐ１領域及び前記Ｐ２領域が、導波路コアの中心に配置され、
    前記プロセスがさらに、
    前記導波路コアの中心を取り囲む前記導波路コアの水平方向のエッジをエッチングする段階と、
    前記導波路コアのエッチングされた前記水平方向のエッジを二酸化シリコン（ＳｉＯ２）で充填する段階と、を含む、請求項１６に記載の光学変調器。
  18. 前記プロセスがさらに、
    少なくとも１つのエッチングされた前記水平方向のエッジに垂直方向に隣接するシリコン層を追加する段階と、
    前記ＰＮ接合への電気的接続をサポートするために前記シリコン層にドーピングを行う段階と、を含む、請求項１７に記載の光学変調器。
  19. 前記プロセスがさらに、前記カソードが第１の電気接続アームを介して前記垂直ＰＮ接合と電気的に連通し、前記アノードが第２の電気接続アームを介して前記垂直ＰＮ接合と電気的に連通するように、前記シリコンウェハにカソード及びアノードを埋め込む段階を含む、請求項１８に記載の光学変調器。
  20. 電圧が前記カソード及び前記アノードを介して前記ＰＮ接合にわたって印加されるときに、前記Ｐ２領域及び前記Ｎ２領域が、イオンの前記Ｐ２領域及び前記Ｎ２領域の完全な欠乏をサポートするような大きさとされる、請求項１９に記載の光学変調器。
  21. 光学変調器を製造するための方法であって、
    シリコンウェハの第１の負にドープされた（Ｎ１）領域をドープして、垂直に隣接する第２の負にドープされた（Ｎ２）領域を形成する段階であって、前記Ｎ２領域が前記Ｎ１領域よりも強く負にドープされる、段階と、
    第１の正にドープされた（Ｐ１）領域及び、前記Ｎ２領域に垂直に隣接する、垂直に隣接する第２の正にドープされた（Ｐ２）領域をドープする段階であって、前記Ｐ２領域が前記Ｐ１領域よりも強く正にドープされ、前記Ｐ２領域及び前記Ｎ２領域が、垂直な正−負（ＰＮ）接合の欠乏領域を形成する、段階と、を含む方法。
  22. 前記Ｎ１領域、前記Ｎ２領域、前記Ｐ１領域及び前記Ｐ２領域が、導波路コアの中心に配置され、
    前記プロセスがさらに、
    前記導波路コアの中心を取り囲む前記導波路コアの水平方向のエッジをエッチングする段階と、
    前記導波路コアのエッチングされた前記水平方向のエッジを二酸化シリコン（ＳｉＯ２）で充填する段階と、を含む、請求項２１に記載の方法。
  23. 前記プロセスがさらに、
    エッチングされた前記水平方向のエッジの少なくとも１つと垂直に隣接するシリコン層を追加する段階と、
    前記ＰＮ接合への電気的接続をサポートするために前記シリコン層をドーピングする段階と、を含む、請求項２２に記載の方法。
  24. 前記プロセスがさらに、カソード及びアノードを前記シリコンウェハに埋め込む段階を含み、前記カソードが第１の電気接続アームを介して前記垂直ＰＮ接合と電気的に連通し、前記アノードが第２の電気接続アームを介して前記垂直ＰＮ接合と電気的に連通する、請求項２３に記載の方法。
  25. 電圧が前記カソード及び前記アノードを介して前記ＰＮ接合にわたって印加されるときに、前記Ｐ２領域及び前記Ｎ２領域が、イオンの前記Ｐ２領域及び前記Ｎ２領域の完全な欠乏をサポートするような大きさにされる、請求項２４に記載の方法。
JP2017552888A 2015-04-07 2016-03-17 垂直ｐｎシリコン変調器 Active JP6564877B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/680,823 2015-04-07
US14/680,823 US9523870B2 (en) 2015-04-07 2015-04-07 Vertical PN silicon modulator
PCT/CN2016/076630 WO2016161882A1 (en) 2015-04-07 2016-03-17 Vertical pn silicon modulator

Publications (2)

Publication Number Publication Date
JP2018511085A true JP2018511085A (ja) 2018-04-19
JP6564877B2 JP6564877B2 (ja) 2019-08-21

Family

ID=57071758

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017552888A Active JP6564877B2 (ja) 2015-04-07 2016-03-17 垂直ｐｎシリコン変調器

Country Status (6)

Country Link
US (1) US9523870B2 (ja)
EP (2) EP3268805B1 (ja)
JP (1) JP6564877B2 (ja)
KR (1) KR101952800B1 (ja)
CN (1) CN107407829B (ja)
WO (1) WO2016161882A1 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9588298B2 (en) * 2015-06-04 2017-03-07 Elenion Technologies, Llc Edge coupler
US9891450B2 (en) * 2015-09-16 2018-02-13 Stmicroelectronics (Crolles 2) Sas Integrated electro-optic modulator
CN110431475B (zh) 2017-01-18 2023-09-19 新飞通光电公司 用于基于半导体的mzm调制器的相位匹配的光波传播和rf波传播的方法和装置
US10739622B2 (en) * 2018-12-28 2020-08-11 Juniper Networks, Inc. Integrated optoelectronic device with heater
US10845669B2 (en) * 2019-02-08 2020-11-24 Ii-Vi Delaware Inc. Vertical junction based silicon modulator
US11500157B1 (en) * 2019-03-22 2022-11-15 Ciena Corporation Silicon Selective Epitaxial Growth (SEG) applied to a Silicon on Insulator (SOI) wafer to provide a region of customized thickness
US11269201B2 (en) * 2019-04-19 2022-03-08 Source Photonics, Inc. Multi-layer p-n junction based phase shifter and methods of manufacturing and using the same
US11860417B2 (en) * 2019-09-09 2024-01-02 Cisco Technology, Inc. Precision spacing control for optical waveguides
US10852570B1 (en) 2019-10-16 2020-12-01 Inphi Corporation Dual-slab-layer low-loss silicon optical modulator
CN110955067B (zh) * 2019-12-12 2022-09-02 武汉邮电科学研究院有限公司 一种水平分层的脊形光波导器件的有源区结构及制造方法
US11428963B2 (en) * 2020-12-11 2022-08-30 Marvell Asia Pte Ltd. Methods to improve modulation efficiency in silicon optical modulator
GB2609183B (en) * 2021-05-10 2023-05-24 X Fab Global Services Gmbh Improved semiconducter light sensor
CN113376772A (zh) * 2021-06-23 2021-09-10 中国科学院上海微系统与信息技术研究所 一种基于锗硅电吸收调制器的硅光收发模块
CN114035348B (zh) * 2021-12-16 2023-10-03 武汉光谷信息光电子创新中心有限公司 微环调制器
US20230296831A1 (en) * 2022-03-15 2023-09-21 Hewlett Packard Enterprise Development Lp Hybrid metal oxide semiconductor capacitor with enhanced phase tuning

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006515082A (ja) * 2003-03-25 2006-05-18 シオプティカル インク． 高速シリコン・ベース電気光学変調器
US20100060970A1 (en) * 2008-09-06 2010-03-11 Sifotonics Technologies (Usa) Inc. Electro-optic silicon modulator
WO2011030593A1 (ja) * 2009-09-10 2011-03-17 日本電気株式会社 電気光学変調器
US20140248019A1 (en) * 2013-03-04 2014-09-04 Rwth Aachen University Electro-optical modulator based on carrier depletion or carrier accumulation in semiconductors with advanced electrode configuration

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US845018A (en) * 1906-02-05 1907-02-19 Trussell Hay Harvesting Machinery Company Hay rake and cocker.
US836398A (en) * 1906-03-16 1906-11-20 Eli Neild Machine for winding and spinning yarn.
US7711212B2 (en) 2007-09-21 2010-05-04 International Business Machines Corporation Junction field effect transistor geometry for optical modulators
US7747122B2 (en) 2008-09-30 2010-06-29 Intel Corporation Method and apparatus for high speed silicon optical modulation using PN diode
US8450186B2 (en) * 2009-09-25 2013-05-28 Intel Corporation Optical modulator utilizing wafer bonding technology
US8363986B2 (en) * 2010-03-10 2013-01-29 Mark Webster Dopant profile control for high speed silicon-based optical modulators
US9696567B2 (en) * 2014-01-29 2017-07-04 Futurewei Technologies, Inc. Interdigitated optical modulator

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006515082A (ja) * 2003-03-25 2006-05-18 シオプティカル インク． 高速シリコン・ベース電気光学変調器
US20100060970A1 (en) * 2008-09-06 2010-03-11 Sifotonics Technologies (Usa) Inc. Electro-optic silicon modulator
WO2011030593A1 (ja) * 2009-09-10 2011-03-17 日本電気株式会社 電気光学変調器
US20140248019A1 (en) * 2013-03-04 2014-09-04 Rwth Aachen University Electro-optical modulator based on carrier depletion or carrier accumulation in semiconductors with advanced electrode configuration

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
KIM, Y., TAKENAKA, M., AND TAKAGI, S.: "Simulation of carrier-depletion strained SiGe optical modulators with vertical p-n junction", 11TH INTERNATIONAL CONFERENCE ON GROUP IV PHOTONICS(GFP), JPN6018039131, 2014, pages 153 - 154, XP032689166, ISSN: 0003893197, DOI: 10.1109/Group4.2014.6961993 *
KU, K., AND LEE, M.M.: "High speed Si modulators with high modulation efficiency and low free carrier absorption by depletin", 2014 CONFERENCE ON LASERS AND ELECTRO-OPTICS(CLEO)-LASER SCIENCE TO PHOTONIC APPLICATIONS, JPN6018039128, 2014, pages 1 - 2, XP032708258, ISSN: 0003893196, DOI: 10.1364/CLEO_SI.2014.STh4M.3 *

Also Published As

Publication number Publication date
KR101952800B1 (ko) 2019-02-27
CN107407829A (zh) 2017-11-28
EP4050404A1 (en) 2022-08-31
CN107407829B (zh) 2020-04-21
JP6564877B2 (ja) 2019-08-21
US9523870B2 (en) 2016-12-20
US20160299363A1 (en) 2016-10-13
EP3268805B1 (en) 2022-05-11
KR20170131660A (ko) 2017-11-29
EP3268805A4 (en) 2018-03-14
EP3268805A1 (en) 2018-01-17
WO2016161882A1 (en) 2016-10-13

Similar Documents

Publication Publication Date Title
JP6564877B2 (ja) 垂直ｐｎシリコン変調器
US10133098B2 (en) MOS capacitor optical modulator with transparent conductive and low-refractive-index gate
US9632335B2 (en) Electro-optical modulator with a vertical capacitor structure
US8450186B2 (en) Optical modulator utilizing wafer bonding technology
US8741684B2 (en) Co-integration of photonic devices on a silicon photonics platform
US8532440B2 (en) Silicon-based electro-optic device
US8938134B2 (en) Hybrid optical modulator for photonic integrated circuit devices
US20150346520A1 (en) Optic modulator and method of manufacturing the same
US8538206B1 (en) Hybrid silicon electro-optic modulator
US10969546B2 (en) Electro-optic modulator with monocrystalline semiconductor waveguides
KR102353185B1 (ko) 개선된 광전류 균일성을 갖는 전자-흡수 변조기
US20240085628A1 (en) Precision spacing control for optical waveguides
GB2593354A (en) PN-junction phase modulator in a large silicon waveguide platform
CN110945413A (zh) 光学调制器以及制作光学调制器的方法
US20200411324A1 (en) Method of electrochemically processing a substrate and integrated circuit device
JP2017156454A (ja) 光変調器とその製造方法
US11874540B2 (en) Capacitor resonator modulator

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171116

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171116

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180926

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181005

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190107

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190701

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190729

R150 Certificate of patent or registration of utility model

Ref document number: 6564877

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250