CN107407829A - 垂直pn硅调制器 - Google Patents

垂直pn硅调制器 Download PDF

Info

Publication number
CN107407829A
CN107407829A CN201680018147.0A CN201680018147A CN107407829A CN 107407829 A CN107407829 A CN 107407829A CN 201680018147 A CN201680018147 A CN 201680018147A CN 107407829 A CN107407829 A CN 107407829A
Authority
CN
China
Prior art keywords
regions
doping
optical modulator
region
positive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201680018147.0A
Other languages
English (en)
Other versions
CN107407829B (zh
Inventor
魏红振
杨莉
徐千帆
沈晓安
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Publication of CN107407829A publication Critical patent/CN107407829A/zh
Application granted granted Critical
Publication of CN107407829B publication Critical patent/CN107407829B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/015—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on semiconductor elements with at least one potential jump barrier, e.g. PN, PIN junction
    • G02F1/025—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on semiconductor elements with at least one potential jump barrier, e.g. PN, PIN junction in an optical waveguide structure
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/015—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on semiconductor elements with at least one potential jump barrier, e.g. PN, PIN junction
    • G02F1/0151—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on semiconductor elements with at least one potential jump barrier, e.g. PN, PIN junction modulating the refractive index
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2252—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase
    • H01L21/2253—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase by ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3215—Doping the layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/015—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on semiconductor elements with at least one potential jump barrier, e.g. PN, PIN junction
    • G02F1/0151—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on semiconductor elements with at least one potential jump barrier, e.g. PN, PIN junction modulating the refractive index
    • G02F1/0152—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on semiconductor elements with at least one potential jump barrier, e.g. PN, PIN junction modulating the refractive index using free carrier effects, e.g. plasma effect

Abstract

一种硅波导(110)，包括波导芯(118)，其包括第一正掺杂区域(111)，该区域也称为P1区域，第一正掺杂(P1)区域垂直地邻近于第二正掺杂区域(112)，该区域也称为P2区域。P2区域(112)比P1区域(111)更重的正掺杂。第一负掺杂区域(114)，该区域也称为N1区域，垂直地邻近于第二负掺杂区域(113)，该区域也被称为N2区域。N2区域(113)比N1区域(114)更重的负掺杂。垂直邻近定位N2区域(113)和P2区域(112)以形成正‑负(PN)结。N1区域(114)、N2区域(113)、P1区域(111)以及P2区域(112)定位为垂直的PN结并且用于，当施加电压降穿过N1区域(114)、N2区域(113)、P1区域(111)以及P2区域(112)时，完全地耗尽P2区域(112)的正离子并且完全地耗尽N2区域(113)的负离子。

Description

垂直PN硅调制器
相关申请的交叉引用
本申请要求于2015年04月07日提交的申请号为14/680,823并且名称为“垂直PN硅调制器”的美国非临时专利申请的优先权，其全部内容在此通过引用如同复制一样并入本文。
关于联邦资助的研究或开发的声明
不适用。
参考缩微胶片附录
不适用。
背景技术
硅光子器件是采用硅作为用于在光学和/或电光学系统中传输光波的光学介质的部件。硅调制器被用来选择性改变这些光波的相位以生成光学信号。例如，通过在波导上选择性生成电压降，可以选择性改变波导的折射率。可以利用折射率的选择性改变来改变光线的相位(例如，增加和/或降低载波的速度)以将信号调制到波上。硅调制器与多个设计约束条件相关联。例如，可以采用掺杂来生成调制器。重掺杂可以导致调制器上的电阻的降低，从而可以导致更高的调制效率。例如，重掺杂可以允许调制器功率高效，开关状态快速，并且在小的区域中实施。重掺杂也可以导致光学损耗，光学损耗导致较低功率(例如，调光器)光学信号，从而降低了调制器用来生成有用光学信号的能力。根据这些约束，使用特定的掺杂方案来获得特定的结果。
发明内容
在一个实施例中，本公开包括一种光调制器，其包括硅波导，硅波导包括波导芯，包括第一正掺杂(P1)区域，第一正掺杂(P1)区域垂直地邻近于第二正掺杂(P2)区域，使得P2区域比P1区域更重的正掺杂，以及第一负掺杂(N1)区域垂直地邻近于第二负掺杂(N2)区域，使得N2区域比N1区域更重的负掺杂，其中，垂直邻近定位的N2区域和P2区域形成正-负(PN)结，至少一个阴极，以及至少一个阳极，阳极经由PN结选择性地电连接至波导芯的阴极，使得在阴极和阳极之间施加的电压降通过改变波导芯的折射率来调制通过PN结的光学载流子。其中，P2区域小于P1区域并且N2区域小于P2区域，使得对于折射率的变化，P2和N2区域具有比P1和N1区域更大的影响，并且使得对于光学载流子的光学损耗，P1和N1区域具有比P2和N2区域更小的影响。
在另一个实施例中，本公开包括硅波导，包括波导芯，波导芯包括P1区域，P1区域垂直地邻近于P2区域，使得P2区域比P1区域更重的正掺杂；以及N1区域，N1区域垂直地邻近于N2区域，使得N2区域比N1区域更重的负掺杂，其中，垂直地邻近定位N2区域和P2区域形成PN结，其中，N1区域、N2区域、P1区域以及P2区域定位为垂直的PN结并且用于当在对N1区域、N2区域、P1区域以及P2区域施加电压降时，完全地耗尽P2区域的正离子并且完全地耗尽N2区域的负离子。
在另一个实施例中，本公开包括一种光调制器，其制备工艺包括：表面掺杂硅晶圆的N1区域以生成垂直邻近的N2区域，使得N2区域比N1区域更重的负掺杂；以及通过原位掺杂生长来生长P1区域和在N2区域上垂直邻近的P2区域，使得P2区域比P1区域更重的正掺杂并且使得P2区域和N2区域形成垂直PN结的耗尽区。
结合附图和权利要求，将从下面的详细描述中更清楚地理解这些以及其他特征。
附图说明
为了更完整地了解本公开，现在结合附图和详细描述进行下述简要说明，其中相同的附图标记表示相同的部分。
图1是具有垂直PN结的光调制器的一实施例的示意图。
图2是不具有电压降的光调制器的一实施例的示意图。
图3是具有电压降的光调制器的一实施例的示意图。
图4是通过光调制器的一实施例进行光学传输的示意图。
图5是光调制器的一实施例的电压对电容的曲线图。
图6是用于光调制器的一实施例的π(Pi)相移电压长度(VpiL)的曲线图。
图7是用于光调制器的一实施例的Pi相移电压光学损耗(VpiLoss)的曲线图。
图8是用于光调制器的一实施例的Pi相移电压电容(VpiC)的曲线图。
图9是用于光调制器的一实施例的调制速度的曲线图。
图10示出了光调制器的一实施例的掺杂轮廓。
图11示出了在光调制器中的PN结的一实施例的掺杂分布。
图12示出了用于光调制器的一实施例的制备工艺。
图13是具有垂直PN结的光调制器的第二实施例的示意图。
图14是具有垂直PN结和水平PN结的光调制器的第三实施例的示意图。
图15是通过光调制器的第三实施例进行光学传输的示意图。
图16是具有垂直PN结的光调制器的第四实施例的示意图。
图17是通过光调制器的第四实施例进行光学传输的示意图。
图18是具有垂直PN结的光调制器的第五实施例的示意图。
图19是具有垂直PN结的光调制器的第六实施例的示意图。
图20是具有垂直PN结的光调制器的第七实施例的示意图。
图21是具有垂直PN结的光调制器的第八实施例的示意图。
具体实施方式
首先，应该明白，虽然下文提供了一个或者多个实施例的示意性实施方式，所公开的系统和/或方法可以使用现在已知或者存在的其他任何数量的技术实施。本公开绝不应限于下面示出的实施方式、附图以及技术，包括本文示出和描述的示例性设计和实施方式，但是可以在所附权利要求的范围以及其等同物的全部范围内进行修改。
可以通过正(P)掺杂波导芯的一些部分同时负(N)掺杂其他部分来生成硅调制器。P区域与N区域的结合处称为PN结。耗尽模式PN调制器通过耗尽在PN结处的电荷的操作来改变波导的光学模式的折射率。光学模式是波导的一部分，承载特定光波。通过耗尽电荷，例如通过施加电压，折射率增加并且载流子浓度降低，从而导致较慢的光波通过光学模式。当去除电压时，折射率降低并且载流子浓度增加，从而允许光更快速地移动通过光学模式。重P和N掺杂允许将电荷耗尽快速发生并且降低电阻，但是导致光学损耗。
基于自由载流子等离子体效应，执行光学信号穿过硅调制器的调制。当施加至PN结时，基于自由载流子等离子体效应的耗尽层宽度(w)可以描述为：
其中，w是耗尽层宽度(或者高度)，ε是波导110的介电常数，q是电荷，V是施加电压，是与波导相关联的内建电位，并且ND和NA是电子给体和受主浓度。耗尽层宽度和折射率基于施加电压的改变而改变。当光波导模式(本文也称为波导芯)与耗尽区重叠时，模式指标被调制。耗尽区是当对PN结施加电压时所有自由离子被耗尽的区域。在耗尽区和光学模式之间的更多重叠导致更高的调制效率。对于示例性硅波导，当横电波(TE)模式的波导宽度大于高度时，模式宽度大于模式高度。例如，对于具有450纳米(nm)宽度和220nm高度的硅波导，TE模式宽度是大约1.9微米(μm)而模式高度仅大约0.5μm。对于PN结，取决于掺杂水平和施加的反向电压，耗尽宽度从数十纳米至100到200nm。对于横向PN结调制器，在耗尽和波导模式之间的重叠小得多。然而，在当PN结处于垂直方向时，在耗尽区和光学模式之间的重叠大得多，从而导致用于垂直PN调制器的调制效率高于用于横向PN调制器的调制效率。
本文公开的垂直PN结在波导芯的中心处采用小区域的重P和N掺杂，同时对波导芯的其余部分采用较大的区域的较轻的P和N掺杂。在光学模式的中心处的重P和N掺杂在调制效率上具有正效应，但由于面积小，从而对光学损耗没有显著作用。大面积的轻P和N掺杂允许用于具有低电阻和高调制效率的大/宽PN结(例如，小功率需求、快速状态切换以及短结合长度需求)，同时由于轻掺杂处于较大轻P和N掺杂区域中，从而保持了较低的光学损耗。由于在多层制造工艺期间，重掺杂P部分放置在重掺杂N部分上方(或者下方)，垂直PN结可以被认为是垂直的。可以通过原位生长和/或表面掺杂生成重掺杂部分，重掺杂部分可以生成突变PN掺杂轮廓以在多级制造工艺期间生成小的高掺杂PN结。
图1是具有垂直PN结的光调制器100的一个实施例的示意图。图1示出了光调制器100的横截面图，使得光学载流子横向穿过光调制器100的轮廓(例如，从页面的上方到下方穿过光调制器100，反之亦然)。如本文更充分地讨论的，图1在光调制器100的多个区域间采用阴影清楚地描绘。光调制器100包括具有垂直PN结的波导110，垂直PN结包括正掺杂区域P1 111和P2 112，以及负掺杂区域N2 113和N1 114。P1 111、P2 112、N2 113以及N1 114定位在波导110的波导芯118中。光调制器100进一步包括阴极141，其通过重负掺杂区域(N++)133和重负掺杂区域(N+)131电连接至垂直PN结。光调制器100还包括阳极143，其通过重正掺杂区域(P++)123和重正掺杂区域(P+)121电连接至垂直PN结。波导芯边缘151和153基本上保持未掺杂。
波导110可以包括通过引入杂质来掺杂以调制材料的电性能的任何半导体材料。在一个实施例中，波导包括硅(Si)、二氧化硅(SiO2)、铝(Al)、其组合物，和/或具有相似电学和/或化学特性的材料。波导芯118是波导的一部分，被选择用以传导诸如激光的光学载流子。传输光学载流子的波导芯118的部分可以被称为波导110的光学模式。为了允许光学载流子通过波导芯118传播，波导芯118对于选择的光学载流子(例如，红外光)是透明的。波导芯118包括垂直PN结。对PN进行定位使得当在PN结上施加电压降时，改变与光学载流子透明度(例如折射率)相关的波导芯118的质量。为了调制进入光学载流子中的信号，通过改变波导芯118的性质，PN结可以施加电压以将穿过波导芯118的光线加速或者减速。应该注意，虽然为了说明目的，波导芯118被示出为以虚线界定，但是来自光学载流子的光线从波导芯118的中心向外扩散，导致不精确的波导芯118边界，其可以基于光学载流子发生变化。
在波导芯118中定位的PN结包括突变轮廓，其具有包括P2 112和N2 113的小的重掺杂中心以及包括P1 111和N1 114的轻掺杂边缘。如果这样，P2 112和N2 113分别比P1111和N1 114是更重的掺杂。基于预期的施加电压，P2 112和N2 113被选择以具有大约等于预期的耗尽区的高度(例如，如上面讨论的耗尽层宽度/高度)。具体地，P2 112和N2 113被选择以具有这样的高度，使得当向PN结施加电压时，P2 112基本上/完全地耗尽正离子并且N2 113基本上/完全地耗尽负离子。例如，P2 112和N2 113可以具有20-50nm的组合高度。P2112和N2 113(例如，耗尽区)的重掺杂对调制效率具有重大影响。同时，分别邻近于P2 112和N2 113垂直定位P1 111和N1 114，并且P1 111和N1 114基本上位于耗尽区的外侧。由于P1 111和N1 114定位在耗尽区的外侧，其掺杂可以低于P2 112和N2 113的掺杂。此外，整个PN结的掺杂在光学损耗上具有负效应。通过在波导芯118的耗尽区中集中掺杂并且降低了波导芯118的耗尽区的外侧的掺杂，增加了调制效率并且限制了与掺杂相关联的光学损耗。
阳极143和阴极141植入到光调制器100中以通过PN结电连接，并且选择性地对PN结提供施加的电压，以便调制光学载流子。阳极143和阴极141分别通过P++ 123和N++ 133电连接至PN结，其每个被重掺杂以提供连接点并且产生用于电流流动的低电阻连接。远离波导芯118定位P++ 123和N++ 133以减轻和/或防止P++ 123和N++ 133的重掺杂改变波导芯118的光学损耗。
P++ 123和N++ 133分别通过P+ 121和N+ 131连接至PN结。设计P+ 121和N+ 131的尺寸和掺杂以分别在P++ 123和PN结之间以及N++ 133和PN结之间提供低电阻电连接。由于P+ 121和N+ 131连接至波导芯118的边缘，P+ 121和N+ 131可以具有一些光学损耗上的周边效应。因此，相比P++ 123和N++ 133，P+ 121和N+ 131分别被更少地重掺杂。然而，采用P+121和N+ 131以将电流传导至PN结。因此，相比P1 111和N1 114，P+ 121和N+ 131分别被更重地掺杂，以促进较低电阻从而导致更好的调制效率。
波导110包括保持基本上未掺杂的边缘151和153。更具体地，边缘151和153可以包括SiO2并且可以用作介电质。光调制器100的配置导致边缘151和153不需要电连接。
应该注意，波导110是非对称的。这样，波导110可以看作下板和上板，其中，下板包括N++ 133、N+ 131、N2 113以及N1 114，上板包括P1 111、P2 112、P+ 121以及P++ 123。上板和下板的创建允许边缘151和153的创建。在下文中用于创建非对称波导110的示例性工艺将参考图12更加充分地讨论。此外，应该注意，不改变光调制器100的功能的情况下，可以交换所有区域的正掺杂和负掺杂导致极性的改变。
可以采用多个方法生成突变PN结。在第一实施例中，通过热氧化使顶部硅层减薄至大约一半。植入低掺杂负极区域(例如，N1 114)，并且随后采用高表面掺杂来形成薄的并且高掺杂的负极层(例如，N2 113)。随后，采用原位掺杂生长来生成薄的高掺杂负极层(例如，P2 112)和低掺杂负极层(例如，P1 111)。在另一实施例中，通过热氧化，使顶部硅层向下减薄至具体高度(例如，大约80nm)。随后，采用低掺杂以生成负极区域(例如，N1 114)。随后，采用原位生长来生成高掺杂层(例如，N2 113和P2 112)和低掺杂正极层(例如，P1111)。两个实施例都产生突变PN结。考虑到硅生长期间的高温热预算，该掺杂剂可以经历一些扩散。
图2是不具有电压降的光调制器200的一个实施例的示意图。图2示出了光调制器200的横截面图，这样光学载流子横向穿过光调制器200的轮廓。光调制器200可以包括基本上相同于光调制器100的配置，并且光调制器200可以是如示出的光调制器100在没有施加电压降情况下的具体实施例。光调制器200包括上板201、下板205以及PN结210，上板201对应于P1 111、P+ 121以及P++ 123，下板205对应于N++ 133、N+ 131以及N1 114，PN结210对应于P2 112和N2 113。光调制器200包括215nm厚度的波导、90nm厚度的上板201、90nm厚度的下板205以及50nm宽度的波导。在光调制器200中使用的掺杂水平是N1＝2e17/厘米(cm)3；P1＝2e17/cm3；N2＝2e18/cm3；P2＝2e18/cm3；n+＝8e18/cm3以及P+＝8e18/cm3。N+和P+距离波导芯0.8μm。P2和N2的厚度是30nm并且结点宽度是20nm。以点示出的上板201和没有点示出的下板205分别用以表示正电子受体和负电子给体区域。因为不采用电压降导致电子耗尽，光调制器200包括没有耗尽的PN结210。因此，在上板201和下板205上分别地画点和非画点基本上是均匀的。
图3是具有电压降(例如，具有2伏特(V)偏压)的光调制器300的一实施例的示意图。图3示出了光调制器300的横截面图，这样光学载流子横向地穿过光调制器200的轮廓。光调制器300可以包括基本上相似于光调制器200的特性。光调制器300包括可以基本上相似于上板201和下板205的上板301和下板305。光调制器300包括PN结310，其相似于具有活性耗尽区的PN结210。利用画点示出的上板301和没有用画点示出的下板305分别表示正电子受体和负电子给体区域。上板301和下板305之间的阴影表示通过波导芯的中心(例如，通过N2 113和P2 112)延伸但不伸入光学模式的其他区域的耗尽区。这样，图2和图3示出的PN结210和310(例如，N2 113和P2 112)基本上重叠所有耗尽区，从而允许用于提高调制效率，同时由于耗尽区的外侧区域在没有明显影响调制效率情况下增加光学损耗，因此保持耗尽区的外侧的较低掺杂。
图4是通过光调制器400的一实施例进行光学传输的示意图。图4示出了光调制器400的横截面图，这样光学载流子410横向地穿过光调制器400的轮廓。光调制器400可以包括基本上相同于光调制器100的配置，并且光调制器400可以是如示出的光调制器100传播光学载流子410的具体实施例。光学载流子410可以穿过波导芯401，波导芯401可以基本上相似于波导芯118，并且可以通过对第一连接403和第二连接405上施加电压降来调制波导芯401，第一连接403和第二连接405可以分别基本上相似于P+ 121/P++ 123和N+ 131/N++133。光学载流子410以画点方式示出，其点密度对应于光学载流子410强度。如图4中示出的，光学载流子410的大部分穿过波导芯401，少量的漫射光穿过第一连接403和第二连接405的上方/下方的未掺杂区域。这样，保持未掺杂区域支持降低的光学损耗。此外，虽然光学载流子410的最强烈部分穿过波导芯401的中心(例如，通过P2 112和N2 113)，光学载流子410的大部分光也穿过波导芯401的中心的周围(例如，通过P1 111和N1 114)。这样，通过保持邻近于垂直PN结的耗尽区的降低的掺杂轮廓，光学载流子410的明显部分暴露于较低掺杂介质，导致在不牺牲调制效率情况下的较低光学损耗。
图5是诸如光调制器100的光调制器的一实施例的电压对电容的曲线图500。电压以伏特(V)为单位示出，电容以每微米毫微微法(fF)为单位示出。由于光调制器包括半导体材料，当没有对PN结施加电压时，光调制器作用类似一个电容器并且随着逐渐地施加电压，光调制器将电流通过PN结并且光调制器的作用更像电阻器。如曲线图500所示，诸如光调制器100的结构可以配置为逐渐地失去电容，并且因此通过对PN结施加零至三伏特之间改变折射率，从而允许基于施加的电压选择性地调制光学载流子。
图6是用于诸如光调制器100的光调制器的一实施例的Pi相移电压长度(VpiL)的曲线图600。VpiL也称为调制效率，是在光学载流子中引起Pi相移所需的器件电压应用长度。VpiL以伏特每厘米(cm)为单位示出。随着采用更多的电压时，为了在光学载流子中引起Pi相移，需要更大的VpiL以充分影响光调制器的折射率。这样，如果采用更小的电压，光调制器的长度可以更短，从而允许用于增加小型化。如示出的，光调制器可以采用大约0.3cm至大约5.5cm之间的长度，同时当采用零至三伏特之间时，在光学载流子中引起Pi相移。
图7是用于诸如光调制器100的光调制器的一实施例的Pi相移电压光学损耗(VpiLoss)的曲线图700。VpiLoss是在具体电压处的光学载流子中导致Pi相移时发生的光学损耗的量。VpiLoss是以伏特*分贝(dB)为单位示出。如图7所示，根据所采用的电压，光学损耗可以在1.8V*dB至2.7V*dB之间的范围内。此外，通过采用大约0.5V至大约2.5V之间的电压，光学损耗可以保持在大约2.2V*dB以下。光调制器的相对低的光学损耗是部分基于波导芯(例如，P1 111和N1 114)中PN结的耗尽区周围区域的低掺杂区域。
图8是用于诸如光调制器100的光调制器的一实施例的Pi相移电压电容(VpiC)的曲线图800。VpiC是在具体电压处光学载流子经历Pi相移时发生的电容的量。VpiC是以V*微微法(pf)为单位示出。如图8所示，当光调制器在大约0.5伏特和大约2.5伏特之间的操作时，VpiC可以保持在大约4.3V*pf以下。光调制器的相对低的VpiC一部分基于阳极/阴极连接处(例如，P+ 121、P++ 123、N+ 131以及N++ 133)的较重的掺杂。
图9是用于诸如具有各种掺杂轮廓的光调制器100的光调制器的一实施例的调制速度的曲线图900。曲线图900示出了光调制器901、903以及905的电阻(R)电容(C)频率(以赫兹(Hz)为单位)对偏置电压的调制速度。通过电流路径(例如，N1 114、P1 111、N+ 131以及P+ 121的掺杂)的掺杂水平影响RC响应时间。光调制器901、903以及905基于掺杂水平而改变，并且为了清楚起见，分别用虚线、实线以及点线示出。用于光调制器901的外部边缘掺杂水平是7e17/cm3，用于光调制器903是5e17/cm3，并且用于光调制器905是2.5e17cm3。如图9中示出的，当电压偏置保持在大约0V和大约1.5V之间时，响应值可以保持在3.610Hz以下。这样，光调制器901、903以及905可以以25千兆赫兹(GHz)用于传输。耗尽区的较高掺杂(例如，N2 113和P2 112)也是可选的以增加传输速度。此外，可以采用N1 114和P1 111的较低掺杂和增加的厚度来保持较低的VpiLoss。
图10是诸如光调制器100的光调制器的一实施例的掺杂轮廓1000。图10以微米为单位示出了光调制器1001的横截面图，使得光学载流子横向地穿过光调制器1001的轮廓。光调制器1001包括波导芯401，其基本上相似于波导芯118，波导芯401包括通过第一连接1003和第二连接1005电连接的PN结，可以分别基本上相似于P+ 121/P++ 123和N+ 131/N++133。应当注意，对比于图1，图10被拉伸，以更清楚地示出掺杂的不同水平。这种变化的掺杂水平用不同密度的点画示出。如图10中示出的，光调制器1001包括朝向阴极和阳极的较重的掺杂，朝向光学模式具有较轻掺杂并且在PN结的中心处具有较重掺杂的条纹。虽然光调制器1001的实施例包括二氧化硅(SiO2)、硅(Si)和/或铝(Al)，也可以采用不同的或者附加的材料。在图10的实施例中，光调制器1001采用950摄氏度(℃)的生长热预算，并持续5分钟。
图11示出了诸如光调制器100的光调制器中的PN结的一实施例的掺杂轮廓1100。以穿过光调制器(例如，从左到右穿过光调制器100)的每微米位置上cm3中的绝对净掺杂示出掺杂轮廓1100。如图11中示出的，在图形的0.4微米附近的部分中可以看出，在掺杂中PN结采用了具有急剧下降的突变轮廓。急剧下降对应于低掺杂区域P1 111和N1 114。
图12示出了用于诸如光调制器100的光调制器的一实施例的制备工艺1200。图12示出了在制备阶段中光调制器的横截面图，使得光学载流子横向地穿过光调制器的轮廓。虽然制备工艺1200主要是基于光调制器的硅和/或二氧化硅的制备，可以采用具有相似化学性质的一些半导体材料，例如，氧化铝、蓝宝石、锗、砷化镓、磷化铟及其合金和/或其组合。采用这些材料的制造被认为在本公开的范围内。此外，光调制器中的区域已经用阴影示出，以阐明在制备工艺1200之前制备诸如晶圆的硅基。该基底包括用于物理地支撑调制器的衬底、用于调制器创建的工作部分以及用于将衬底从工作部分分离的盒子。在制备工艺1200之前，基底、工作部分以及盒子可以包括硅、二氧化硅、铝等。例如，盒子和工作部分可以通过外延(Epi)生长而生长在衬底上。在步骤1201中，用硬掩模(HM)覆盖基底以防止基底的非目标区域受到蚀刻、生长、掺杂影响。蚀刻未被HM覆盖的工作部分的表面以生成凹槽。这样的蚀刻可以采用湿法蚀刻、干法蚀刻、局部热氧化等。蚀刻凹槽通过表面掺杂负掺杂以生成N1区域(例如，N1 114)。在步骤1203中，通过表面掺杂对蚀刻凹槽进行负掺杂以生成N2区域(例如，N2 113)。在步骤1205中，通过原位生长、Epi生长和/或化学机械平坦化(CMP)生成P2区域(例如，P2 112)和P1区域(例如，P1 111)。在步骤1207中，沿着HM去除任何过量的P1区域并且添加第二HM用于进一步制造。在步骤1209中，蚀刻P1和P2区域的一部分并且填充诸如二氧化硅的介电材料，以延伸盒子(例如，未掺杂波导芯边缘153)。如果需要可以采用CMP。在步骤1211中，通过Epi/原位生长在盒子上方添加硅，通过CMP抛光生长，并且去除第二HM。在步骤1213中，添加第三HM并且蚀刻P1、P2、N2以及N1区域的一部分。执行P+、P++、N+以及N++掺杂以生成P+ 区域、P++ 区域、N+区域以及N++区域(例如，分别为P+ 121、P++123、N+ 131以及N++ 133)。然后去除第三HM。在步骤1215中，填充蚀刻区域以生成介电区域(例如，波导芯边缘151)。填充还在PN结上方生成附加的盒子以填好波导。通过金属化植入阳极和阴极(例如，阳极143和阴极141)。
图13是具有垂直PN结的光调制器1300的第二实施例的示意图。图13示出了光调制器1300的横截面图，使得光学载流子横向地穿过光调制器1300的轮廓。图13在光调制器1300的多个区域间采用阴影清楚地描绘。光调制器1300包括波导1310，波导1310包括阴极1341，负掺杂区域N++ 1333、N+ 1331、N1 1314以及N2 1313，正掺杂区域P2 1312、P1 1311、P+ 1321以及P++ 1323，阳极1343以及波导芯边缘1351和1353，这些可以分别基本上相似于波导110，阴极141，N++ 133、N+ 131、N1 114、N2 113、P2 112、P1 111、P+ 121、P++ 123，阳极143以及波导芯边缘151和153。P1 1311与P1 111不同之处在于，如图13所示，P1 1311包括下部1311a和从下部1311a横向地延伸的上部1311b。这样，下部1311a和上部1311b可以由两个分离板制成并且在制造工艺的分离步骤期间生成。通过将上部1311b延伸到下部1311a的上方，P+1321可以垂直偏移，以便P+1321位置远离波导芯。由于P+1321包括较重的掺杂，移动P+1321远离波导芯可以对调制效率和/或调制频率以潜在的成本降低光学损耗。
图14是具有垂直PN结和水平PN结的光调制器1400的第三实施例的示意图。图14示出了光调制器1400的横截面图，这样光学载流子横向地穿过光调制器1400的轮廓。图14在光调制器1400的多个区域间采用阴影清楚地描绘。光调制器1400包括波导1410，其包括阴极1441，负掺杂区域N++ 1433、N+ 1431、N1 1414以及N2 1413，正掺杂区域P2 1412、P11411、P+ 1421以及P++ 1423，阳极1443以及波导芯边缘1451和1453，这些可以分别基本上相似于波导110，阴极141，N++ 133、N+ 131、N1 114、N2 113、P2 112、P1 111、P+ 121、P++123，阳极143以及波导芯边缘151和153，但是以不同的配置中被定位。具体地，P+ 1421和P++ 1423被掺杂至波导1410的底部，从而允许在与负区域的共同步骤期间掺杂/生长P+ 1421和P++ 1423。掺杂P+ 1421和P++ 1423至波导的底部也可以允许省略蚀刻步骤(例如，用于生成边缘153)。而是将边缘1453定位在P+1421上方。此外，定位正掺杂区域(P3)1415与P11411、P2 1412、N1 1414、N2 1413以及P+ 1421相接触。具体地，在N1 1414和P+ 1421之间定位P3 1415，P3 1415可以起到减轻N1 1414和P+ 1421之间电子电容的作用。P3 1415的存在使得P3 1415与N1 1414以及N2 1413之间生成了附加的侧PN结。P3 1415的位置可以按照需要移动以在波导芯的中心附近放置侧PN结，以最大化在相关联的耗尽区和波导芯/光学模式之间的重叠。可以通过有角度植入来执行P3 1415的掺杂。基于特定应用的需求，P3 1415可以是相似于P2 1412的重掺杂、相似于P1 1411的轻掺杂或者以P2 1412和P+ 1421之间的过渡水平掺杂。
图15是通过光调制器1500的第三实施例进行光学传输的示意图。图15示出了光调制器1500的横截面图，这样光学载流子1510横向地穿过光调制器1500的轮廓。光调制器1500可以包括基本上相同于光调制器1400的配置，并且光调制器1500可以是如示出的光调制器1400传播光学载流子1510的具体实施例。光学载流子1510可以穿过波导芯1501，波导芯1501可以包括P1 1411、P2 1412以及N2 1413。通过穿过第一连接板1503和第二连接板1505施加电压降来调制波导芯1501，第一连接板1503和第二连接板1505可以分别包括位于光调制器1400的波导芯1501的外侧的P区域和N区域。光学载流子1510以画点方式示出，其点密度对应于光学载流子1510强度。如图15所示，光学载流子1510的最强烈部分穿过位于垂直和水平PN结(例如，P2 1412、N2 1413以及P3 1415)的耗尽区的区域中的波导芯1501的中心。此外，光学载流子1510的大部分光也穿过波导芯1501的中心的周围(例如，通过P11411、N1 1414以及边缘1451和1453)。这样，通过保持邻近于PN结的耗尽区的降低的掺杂轮廓，光学载流子1510的重要部分暴露于较低掺杂介质，导致在没有牺牲调制效率情况下较低的光学损耗。
图16是具有垂直PN结的光调制器1600的第四实施例的示意图。图16示出了光调制器1600的横截面图，这样光学载流子横向地穿过光调制器1600的轮廓。图16在光调制器1600的多个区域间采用阴影清楚地描绘。光调制器1600包括波导1610，其包括阴极1641和1642，负掺杂区域N++ 1633、N++ 1634、N+ 1631、N+ 1632、N1 1614以及N2 1613，正掺杂区域P2 1612、P1 1611、P++ 1623以及P++ 1625，阳极1643以及波导芯边缘1651和1653，这些可以分别基本上相似于波导110，阴极141、N++ 133、N+ 131、N1 114、N2 113、P2 112、P1111、P++ 123，阳极143以及波导芯边缘151和153，但是以不同的配置被定位。具体地，光调制器1600采用两个阴极1641和1642，被定位在波导1610的任一端上并且通过两个N++ 1633和1634区域和两个N+区域1631和1632连接到垂直PN结。阳极1643被定位在PN结上方并且通过两个P++ 区域1623和1625连接至所述结。省略了P+区域。P++ 区域 1623和1625创建了P++极，其垂直地邻近于P1 1611并且通过波导1610的介电部分分开。N+区域1632和1631创建了N++极，其水平地邻近于N1 1614。P++极和N++极定位于波导芯的外侧，以便具有对光学载流子的光学损耗最小的影响，同时由于阴极1642和1641与阳极1643之间的连接路径面积增加，减小了穿过PN结的阴极1642和1641与阳极1643之间的电阻。选择P++极和N++极的宽度以最小化波导1610的光学模式中极的增加掺杂对光学损耗的影响。
图17是通过光调制器1700的第四实施例进行光学传输的示意图。图17示出了光调制器1700的横截面图，这样光学载流子1710横向地穿过光调制器1700的轮廓。光调制器1700可以包括基本上相同于光调制器1600的配置，并且可以是如示出的光调制器1600传播光学载流子1710的具体实施例。光学载流子1710可以穿过波导芯1701，波导芯1701可以包括P1 1611的一部分、P2 1612、N2 1613以及N1 1614的一部分。通过穿过第一连接1705(例如，P++ 1625)、第二连接1706(例如，P++ 1623)、第三连接1707(例如，N+ 1631)以及第四连接1709(例如，N+ 1632)实施电压降来调制波导芯1701，其可以分别基本上相似于光调制器1600的水平和垂直极。光学载流子1710以画点方式示出，其点密度对应于光学载流子1710强度。如图17所示，光学载流子1710的最强烈部分穿过位于垂直PN结(例如，P2 1612和N21613)的耗尽区的区域中的波导芯1701的中心。此外，光学载流子1710的大部分光也穿过波导芯1701的中心的周围(例如，通过P1 1611、N1 1614以及边缘1651和1653)。这样，通过保持邻近于PN结的耗尽区的降低的掺杂轮廓，光学载流子1710的重要部分暴露于较低掺杂介质，导致在没有牺牲调制效率情况下较低的光学损耗。
图18是具有垂直PN结的光调制器1800的第五实施例的示意图。图18示出了光调制器1800的横截面图，这样光学载流子横向地穿过光调制器1800的轮廓。图18在光调制器1800的多个区域间采用阴影清楚地描绘。光调制器1800包括波导1810，其包括阴极1841和1842，负掺杂区域N++ 1833、N++ 1834、N+ 1831、N+ 1832、N1 1814以及N2 1813，正掺杂区域P2 1812、P1 1811、P++ 1823以及P++ 1825，阳极1843以及波导芯边缘1851和1853，这些可以分别基本上相似于波导1610，阴极1641和1642，N++ 1633、N++ 1634、N+ 1631、N+1632、N1 1614、N2 1613、P2 1612、P1 1611、P++ 1623以及P++ 1625，阳极1643以及波导芯边缘1651和1653。在光调制器1800中，通过水平地扩展P++ 1825和P++ 1823使得由P++1825、P++ 1823和P1 1811形成的P++极变宽。因此，也扩展了P1 1811的垂直延伸(例如，极)。这样，P1 1811的极和/或P++区域1823和1825可以看作从包括P1 1811的下部的板分离的上板。因此，可以在多个阶段制造P1 1811。变宽P++极增加了连接面积，进而降低了电阻和相关联的电容效应，并提高了调制效率。
图19是具有垂直PN结的光调制器1900的第六实施例的示意图。图19示出了光调制器1900横的截面图，这样光学载流子横向地穿过光调制器1900的轮廓。图19在光调制器1900的多个区域间采用阴影清楚地描绘。光调制器1900包括波导，其包括阴极1941和1942，负掺杂区域N++ 1933、N++ 1934、N+ 1931、N+ 1932、N1 1914以及N2 1913，正掺杂区域P21912、P1 1911、P++ 1923以及P++ 1925，阳极1943和1944以及波导芯边缘1951和1953，这些可以分别基本上相似于波导1610，阴极1641和1642，N++ 1633、N++ 1634、N+ 1631、N+1632、N1 1614、N2 1613、P2 1612、P1 1611、P++ 1623和P++ 1625，阳极1643以及波导芯边缘1651和1653，但是处于不同的配置中。P+区域1927被插入在P++ 1925和P1 1911之间并且P+区域1929被插入在P++ 1923和P1 1911之间。P+ 1927和P+ 1929可以基本上相似于P+121。定位P++ 1925和P+ 1927以形成邻近于P1 1911的第一水平极，并且定位P++ 1923和P+1929以形成邻近于P1 1911的第二水平极。阳极1943和1944通过水平极连接至PN结。水平极具有将P++ 1923和P++ 1925移动远离波导芯的效应以减小其对光学损耗的影响。包括P+1927和P+ 1929进一步支持P++ 1923和P++ 1925移动远离波导芯。采用多个极以减轻电阻/电容并且增加调制速度/效率。水平极可以看作是单独的板，可以在与P11911的下部分开的通路中制造该板。
图20是具有垂直PN结的光调制器2000的第七实施例的示意图。图20示出了光调制器2000的横截面图，这样光学载流子横向地穿过光调制器2000的轮廓。图20在光调制器2000的多个区域间采用阴影清楚地描绘。光调制器2000包括波导2010，其包括阴极2041和2042，负掺杂区域N++ 2033、N++ 2034、N+ 2031、N+ 2032、N1 2014以及N2 2013，正掺杂区域P2 2012、P1 2011、P++ 2023以及P++ 2025，阳极2043以及波导芯边缘2051和2053，这些可以分别基本上相似于波导1610，阴极1641和1642，负掺杂区域N++ 1633、N++ 1634、N+1631、N+ 1632、N1 1614、N2 1613，正掺杂区域P2 1612、P1 1611、P++ 1623以及P++ 1625，阳极1643以及波导芯边缘1651和1653。波导2010进一步包括定位在P1 2011和P++ 2025之间的正掺杂区域P+ 2027以及定位在P1 2011和P++ 2023之间的正掺杂区域P+ 2029，作为关于图16所讨论的P++极的一部分。P+ 2027和2029均可以基本上相似于P+ 121。P+ 2027和2029包括比P++ 2023和2025更少的正掺杂和比P1 2011更多的正掺杂。因此，P+ 2027和2029在波导芯的边缘处提供减小的电阻以促进更低的电阻，从而导致更高的调制效率，同时减轻了与P++ 2023和P++ 2025相关联的周边光学损耗。
图21是具有垂直PN结的光调制器2100的第八实施例的示意图。图21示出了光调制器2100的横截面图，这样光学载流子横向地穿过光调制器2100的轮廓。图21在光调制器2100的多个区域间采用阴影清楚地描绘。光调制器2100包括波导2110，其包括阴极2141和2142，负掺杂区域N++ 2133、N++ 2134、N+ 2131、N+ 2132、N1 2114以及N2 2113，正掺杂区域P2 2112、P1 2111、P++ 2123以及P++ 2125，阳极2143以及波导芯边缘2151和2153，这些可以分别基本上相似于波导1810，阴极1841和1842，负掺杂区域N++ 1833、N++ 1834、N+1831、N+ 1832、N1 1814以及N2 1813，正掺杂区域P2 1812、P1 1811、P++ 1823以及P++1825，阳极1843以及波导芯边缘1851和1853。波导2110进一步包括定位在P1 2111和P++2125之间的正掺杂区域P+ 2127以及定位在P1 2111和P++ 2123之间的正掺杂区域P+2129，作为关于图16和图18所讨论的P++极的一部分。P+ 2127和2129均可以基本上相似于P+ 121。P+ 2127和2129包括比P++ 2123和2125更少的正掺杂和比P1 2111更多的正掺杂。因此，P+ 2127和2129在波导芯的边缘处提供降低的电阻以促进较低的电阻，从而导致更好的调制效率，同时减轻了与P++ 2123和P++ 2125相关联的周边光学损耗。
虽然在本公开中已经提供了若干个实施例，可以理解，在不脱离本公开的精神或者范围的情况下，所公开的系统和方法可以由许多其他具体形式来实施。本示例应被认为是说明性的而不是限制性的，并且其意图不限于本文给出的细节。例如，可以将各种元件或部件组合或集成在另一系统中，或者某些特征可被省略或不被实施。
此外，在不脱离本公开的范围的情况下，在各种实施例中描述和示出的作为分立或单独的技术、系统和方法，可以与其他系统、模块、技术或方法组合或集成。示出或讨论的作为彼此连接或直接连接或通信的其他项目，可以通过一些接口、设备或中间部件间接连接或通信，无论是电气的、机械的还是其他性质的连接或通信。本领域技术人员在不脱离本文公开的精神和范围的情况下，可以做出改变、替换和另选的其他示例。

Claims (25)

1.一种光调制器，包括：
硅波导，所述硅波导包括波导芯，所述波导芯包括：
第一正掺杂(P1)区域，垂直地邻近于第二正掺杂(P2)区域，使得所述P2区域比所述P1区域更重的正掺杂；以及
第一负掺杂(N1)区域，垂直地邻近于第二负掺杂(N2)区域，使得所述N2区域比所述N1区域更重的负掺杂，其中，垂直邻近定位的所述N2区域和所述P2区域形成正-负(PN)结；
至少一个阴极；以及
至少一个阳极，穿过所述波导芯经由所述PN结选择性地电连接至所述阴极，使得在所述阴极和所述阳极之间施加的电压降通过改变所述波导芯的折射率来调制通过所述PN结的光学载流子，
其中，所述P2区域小于所述P1区域并且所述N2区域小于所述N1区域，使得对于折射率的变化，所述P2和N2区域具有比所述P1和N1区域更大的影响，并且使得对于所述光学载流子的光学损耗，所述P1和N1区域具有比所述P2和N2区域更小的影响。
2.根据权利要求1所述的光调制器，其中，所述P2区域包括选定的厚度，使得当在所述阴极和所述阳极之间施加所述电压降时，所述P2区域完全耗尽正离子。
3.根据权利要求2所述的光调制器，其中，所述N2区域包括选定的厚度，使得当在所述阴极和所述阳极之间施加所述电压降时，所述N2区域完全耗尽负离子。
4.根据权利要求1所述的光调制器，其中，通过原位掺杂生长形成所述P2区域。
5.根据权利要求1所述的光调制器，其中，通过原位掺杂生长形成所述N2区域。
6.根据权利要求1所述的光调制器，其中，通过表面掺杂形成所述P2区域。
7.根据权利要求1所述的光调制器，其中，通过表面掺杂形成所述N2区域。
8.根据权利要求1所述的光调制器，其中，所述波导进一步包括：
第三正掺杂(P+)区域，水平地邻近于所述P1区域，使得所述P+区域比所述P1区域更重的正掺杂；以及
第三负掺杂(N+)区域，水平地邻近于所述N1区域，使得所述N+区域比所述N1区域更重的负掺杂，
其中，所述P+区域和所述N+区域定位在所述波导芯的外侧，使得相对于所述N1区域、所述N2区域、所述P1区域以及所述P2区域，所述P+区域和N+区域对所述光学载流子的所述光学损耗具有最小化的影响，并且使得相对于所述N1区域、所述N2区域、所述P1区域以及所述P2区域，所述P+区域和所述N+区域降低了所述阴极和所述阳极之间的电阻。
9.根据权利要求8所述的光调制器，其中，所述波导进一步包括在所述P1区域和所述P+区域之间以及在所述N1区域和所述P+区域之间定位的第四正掺杂(P3)区域，使得所述P3区域和所述N1区域生成水平的PN结。
10.根据权利要求1所述的光调制器，其中，所述波导进一步包括：
多个正掺杂(P++)极，垂直地邻近于所述P1区域，使得所述P++极比所述P1区域更重的正掺杂，其中，所述P++极被所述波导的介电部分分开；以及
多个负掺杂(N++)区域，水平地邻近于所述N1区域，使得所述N++区域比所述N1区域更重的负掺杂，并且使得所述N++区域被所述N1区域分开，
其中，所述P++极和所述N++区域定位在所述波导芯的外侧，使得相对于所述N1区域、所述N2区域、所述P1区域以及所述P2区域，所述P++极和所述N++区域对所述光学载流子的所述光学损耗具有最小化的影响，并且使得相对于所述N1区域、所述N2区域、所述P1区域以及所述P2区域，所述P++极和所述N++区域减小所述阴极和所述阳极之间的电阻，
其中，所述阳极垂直地邻近于并且直接地连接至所述P++极，以及
其中，所述至少一个阴极包括直接连接至每个N++区域的阴极。
11.根据权利要求10所述的光调制器，其中，所述波导进一步包括多个正掺杂(P+)区域，每个P+区域定位在所述P++极中的一个和所述P1区域之间，使得所述P++极比所述P+区域更重的正掺杂并且所述P+区域比所述P1区域更重的正掺杂。
12.根据权利要求10所述的光调制器，其中，所述波导进一步包括多个负掺杂(N+)区域，每个N+区域定位在所述N++极中的一个和所述N1区域之间，使得所述N++区域比所述N+区域更重的正掺杂并且所述N+区域比所述N1区域更重的正掺杂。
13.根据权利要求1所述的光调制器，其中，所述波导进一步包括：
多个正掺杂(P++)极，水平地邻近于所述P1区域，使得所述P++极比所述P1区域更重的正掺杂，其中，所述P++极被所述P1区域分开；以及
多个负掺杂(N++)区域，水平地邻近于所述N1区域，使得所述N++区域比所述N1区域更重的负掺杂，并且使得所述N++区域被所述N1区域分开，
其中，所述至少一个阳极包括连接至每个P++极的阳极，
其中，所述至少一个阴极包括连接至每个N++区域的阴极，以及
其中，所述P++极和所述N++区域定位在所述波导芯的外侧，使得相对于所述N1区域、所述N2区域、所述P1区域以及所述P2区域，所述P++极和所述N++区域对所述光学载流子的所述光学损耗具有最小化的影响，并且使得相对于所述N1区域、所述N2区域、所述P1区域以及所述P2区域，所述P++极和所述N++区域减小所述阴极和所述阳极之间的电阻。
14.根据权利要求13所述的光调制器，其中，所述波导进一步包括多个正掺杂(P+)区域，每个P+区域定位在所述P++极的其中一个和所述P1区域之间，使得所述P++极比所述P+区域更重的正掺杂并且所述P+区域比所述P1区域更重的正掺杂。
15.根据权利要求13所述的光调制器，其中，所述波导进一步包括多个负掺杂(N+)极，每个N+极定位在所述N++极的其中一个和所述N1区域之间，使得所述N++区域比所述N+极更重的正掺杂并且所述N+极比所述N1区域更重的正掺杂。
16.一种光调制器，通过如下工艺制备：
掺杂硅晶圆的第一负掺杂(N1)区域以生成垂直邻近的第二负掺杂(N2)区域，使得所述N2区域比所述N1区域更重的负掺杂；以及
掺杂第一正掺杂(P1)区域和垂直邻近的第二正掺杂(P2)区域，所述第二正掺杂(P2)区域垂直地邻近于所述N2区域，使得所述P2区域比所述P1区域更重的正掺杂并且使得所述P2区域和所述N2区域形成垂直正-负(PN)结的耗尽区。
17.根据权利要求16所述的光调制器，其中，所述N1区域、N2区域、P1区域以及P2区域定位在波导芯的中心，并且其中，所述工艺进一步包括：
环绕所述波导芯的所述中心蚀刻所述波导芯的水平边缘；以及
采用二氧化硅(SiO2)填充所述波导芯的所述蚀刻的水平边缘。
18.根据权利要求17所述的光调制器，其中，所述工艺进一步包括：
垂直地邻近于至少一个所述蚀刻的水平边缘添加硅层；以及
掺杂所述硅层，以支持到所述PN结的电连接性。
19.根据权利要求18所述的光调制器，其中，所述工艺进一步包括在所述硅晶圆中植入阴极和阳极，使得所述阴极经由第一电连接臂与所述垂直PN结电连通并且所述阳极经由第二电连接臂与所述垂直PN结电连通。
20.根据权利要求19所述的光调制器，其中，设定所述P2区域和所述N2区域尺寸以在经由所述阴极和所述阳极穿过所述PN结施加电压时，支持所述P2区域和所述N2区域的离子完全耗尽。
21.一种用于制备光调制器的方法，所述方法包括：
掺杂硅晶圆的第一负掺杂(N1)区域以生成垂直邻近的第二负掺杂(N2)区域，使得所述N2区域比所述N1区域更重的负掺杂；以及
掺杂第一正掺杂(P1)区域和垂直邻近的第二正掺杂(P2)区域，所述第二正掺杂(P2)区域垂直地邻近于所述N2区域，使得所述P2区域比所述P1区域更重的正掺杂并且使得所述P2区域和所述N2区域形成垂直正-负(PN)结的耗尽区。
22.根据权利要求21所述的方法，其中，所述N1区域、N2区域、P1区域以及P2区域定位在波导芯的中心，并且其中，所述工艺进一步包括：
环绕所述波导芯的所述中心蚀刻所述波导芯的水平边缘；以及
采用二氧化硅(SiO2)填充所述波导芯的所述蚀刻的水平边缘。
23.根据权利要求22所述的方法，其中，所述工艺进一步包括：
垂直地邻近于至少一个所述蚀刻的水平边缘添加硅层；以及
掺杂所述硅层，以支持到达所述PN结的电连接性。
24.根据权利要求23所述的方法，其中，所述工艺进一步包括在所述硅晶圆中植入阴极和阳极，使得所述阴极经由第一电连接臂与所述垂直PN结电连通并且所述阳极经由第二电连接臂与所述垂直PN结电连通。
25.根据权利要求24所述的方法，其中，设定所述P2区域和所述N2区域尺寸以在经由所述阴极和所述阳极穿过所述PN结施加电压时，支持所述P2区域和所述N2区域的离子完全耗尽。
CN201680018147.0A 2015-04-07 2016-03-17 垂直pn硅调制器 Active CN107407829B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/680,823 2015-04-07
US14/680,823 US9523870B2 (en) 2015-04-07 2015-04-07 Vertical PN silicon modulator
PCT/CN2016/076630 WO2016161882A1 (en) 2015-04-07 2016-03-17 Vertical pn silicon modulator

Publications (2)

Publication Number Publication Date
CN107407829A true CN107407829A (zh) 2017-11-28
CN107407829B CN107407829B (zh) 2020-04-21

Family

ID=57071758

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680018147.0A Active CN107407829B (zh) 2015-04-07 2016-03-17 垂直pn硅调制器

Country Status (6)

Country Link
US (1) US9523870B2 (zh)
EP (2) EP3268805B1 (zh)
JP (1) JP6564877B2 (zh)
KR (1) KR101952800B1 (zh)
CN (1) CN107407829B (zh)
WO (1) WO2016161882A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110426868A (zh) * 2019-04-19 2019-11-08 索尔思光电股份有限公司 基于多层pn结的移相器及其制造和使用方法
CN110955067A (zh) * 2019-12-12 2020-04-03 武汉邮电科学研究院有限公司 一种水平分层的脊形光波导器件的有源区结构及制造方法
CN113376772A (zh) * 2021-06-23 2021-09-10 中国科学院上海微系统与信息技术研究所 一种基于锗硅电吸收调制器的硅光收发模块
CN114035348A (zh) * 2021-12-16 2022-02-11 武汉光谷信息光电子创新中心有限公司 微环调制器

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9588298B2 (en) * 2015-06-04 2017-03-07 Elenion Technologies, Llc Edge coupler
US9891450B2 (en) * 2015-09-16 2018-02-13 Stmicroelectronics (Crolles 2) Sas Integrated electro-optic modulator
CN110431475B (zh) 2017-01-18 2023-09-19 新飞通光电公司 用于基于半导体的mzm调制器的相位匹配的光波传播和rf波传播的方法和装置
US10739622B2 (en) * 2018-12-28 2020-08-11 Juniper Networks, Inc. Integrated optoelectronic device with heater
US10845669B2 (en) * 2019-02-08 2020-11-24 Ii-Vi Delaware Inc. Vertical junction based silicon modulator
US11500157B1 (en) * 2019-03-22 2022-11-15 Ciena Corporation Silicon Selective Epitaxial Growth (SEG) applied to a Silicon on Insulator (SOI) wafer to provide a region of customized thickness
US11860417B2 (en) * 2019-09-09 2024-01-02 Cisco Technology, Inc. Precision spacing control for optical waveguides
US10852570B1 (en) 2019-10-16 2020-12-01 Inphi Corporation Dual-slab-layer low-loss silicon optical modulator
US11428963B2 (en) * 2020-12-11 2022-08-30 Marvell Asia Pte Ltd. Methods to improve modulation efficiency in silicon optical modulator
GB2609183B (en) * 2021-05-10 2023-05-24 X Fab Global Services Gmbh Improved semiconducter light sensor
US20230296831A1 (en) * 2022-03-15 2023-09-21 Hewlett Packard Enterprise Development Lp Hybrid metal oxide semiconductor capacitor with enhanced phase tuning

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090290831A1 (en) * 2007-09-21 2009-11-26 International Business Machines Corporation Junction Field Effect Transistor Geometry for Optical Modulators
US20100060970A1 (en) * 2008-09-06 2010-03-11 Sifotonics Technologies (Usa) Inc. Electro-optic silicon modulator
US20100080504A1 (en) * 2008-09-30 2010-04-01 Yoel Shetrit Method and Apparatus for High Speed Silicon Optical Modulation Using PN Diode
US20140248019A1 (en) * 2013-03-04 2014-09-04 Rwth Aachen University Electro-optical modulator based on carrier depletion or carrier accumulation in semiconductors with advanced electrode configuration

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US845018A (en) * 1906-02-05 1907-02-19 Trussell Hay Harvesting Machinery Company Hay rake and cocker.
US836398A (en) * 1906-03-16 1906-11-20 Eli Neild Machine for winding and spinning yarn.
US6845198B2 (en) * 2003-03-25 2005-01-18 Sioptical, Inc. High-speed silicon-based electro-optic modulator
US9002144B2 (en) * 2009-09-10 2015-04-07 Nec Corporation Electro-optical modulator
US8450186B2 (en) * 2009-09-25 2013-05-28 Intel Corporation Optical modulator utilizing wafer bonding technology
US8363986B2 (en) * 2010-03-10 2013-01-29 Mark Webster Dopant profile control for high speed silicon-based optical modulators
US9696567B2 (en) * 2014-01-29 2017-07-04 Futurewei Technologies, Inc. Interdigitated optical modulator

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090290831A1 (en) * 2007-09-21 2009-11-26 International Business Machines Corporation Junction Field Effect Transistor Geometry for Optical Modulators
US20100060970A1 (en) * 2008-09-06 2010-03-11 Sifotonics Technologies (Usa) Inc. Electro-optic silicon modulator
US20100080504A1 (en) * 2008-09-30 2010-04-01 Yoel Shetrit Method and Apparatus for High Speed Silicon Optical Modulation Using PN Diode
US20140248019A1 (en) * 2013-03-04 2014-09-04 Rwth Aachen University Electro-optical modulator based on carrier depletion or carrier accumulation in semiconductors with advanced electrode configuration

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110426868A (zh) * 2019-04-19 2019-11-08 索尔思光电股份有限公司 基于多层pn结的移相器及其制造和使用方法
CN110426868B (zh) * 2019-04-19 2023-01-10 索尔思光电股份有限公司 基于多层pn结的移相器及其制造和使用方法
CN110955067A (zh) * 2019-12-12 2020-04-03 武汉邮电科学研究院有限公司 一种水平分层的脊形光波导器件的有源区结构及制造方法
CN113376772A (zh) * 2021-06-23 2021-09-10 中国科学院上海微系统与信息技术研究所 一种基于锗硅电吸收调制器的硅光收发模块
CN114035348A (zh) * 2021-12-16 2022-02-11 武汉光谷信息光电子创新中心有限公司 微环调制器
CN114035348B (zh) * 2021-12-16 2023-10-03 武汉光谷信息光电子创新中心有限公司 微环调制器

Also Published As

Publication number Publication date
KR101952800B1 (ko) 2019-02-27
EP4050404A1 (en) 2022-08-31
CN107407829B (zh) 2020-04-21
JP2018511085A (ja) 2018-04-19
JP6564877B2 (ja) 2019-08-21
US9523870B2 (en) 2016-12-20
US20160299363A1 (en) 2016-10-13
EP3268805B1 (en) 2022-05-11
KR20170131660A (ko) 2017-11-29
EP3268805A4 (en) 2018-03-14
EP3268805A1 (en) 2018-01-17
WO2016161882A1 (en) 2016-10-13

Similar Documents

Publication Publication Date Title
CN107407829A (zh) 垂直pn硅调制器
US8450186B2 (en) Optical modulator utilizing wafer bonding technology
US6709929B2 (en) Methods of forming nano-scale electronic and optoelectronic devices using non-photolithographically defined nano-channel templates
Seo et al. Low dimensional freestanding semiconductors for flexible optoelectronics: materials, synthesis, process, and applications
EP3070737A1 (en) Vertical Fin-FET semiconductor device
US10151941B2 (en) Optical modulation element, optical modulator, and manufacturing method of optical modulation element
EP2924738A1 (en) Method for manufacturing a iii-v gate all around semiconductor device
US8901533B2 (en) Semiconductor devices and methods of manufacturing the same
CN105934703A (zh) 具有纵向电容器结构的电光调制器
US9704101B2 (en) Method for operating an electronic state device by perturbating dangling bond electronic states
EP2870632A2 (en) Radial nanowire esaki diode devices and methods
CN110945413A (zh) 光学调制器以及制作光学调制器的方法
EP3462232B1 (en) Electro-absorption modulator
CN108899423A (zh) 一种高效的二维超晶格异质结光伏器件及其制备
US11139405B2 (en) Method for fabricating nanopillar solar cell using graphene
CN109638068A (zh) 嵌入式锗硅结构及其制造方法
CN102544275A (zh) 具有悬浮膜结构的应变锗器件及其制备方法
US20220244614A1 (en) Method for producing an electro-optical phase shifter based on ferroelectric materials
US20220357603A1 (en) Waveguide having doped pillar structures to improve modulator efficiency
US20230207397A1 (en) Transistor stacking by wafer bonding
US20220244581A1 (en) Electro-optic modulator
CN107546116A (zh) SiGe选择外延致Ge准直接带隙半导体材料及其制备方法
CN102738177B (zh) 一种基于SOI衬底的应变Si BiCMOS集成器件及制备方法
JP2007311545A (ja) 結晶シリコン素子及び結晶シリコン素子の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant