JP2018510505A - 薄型ＦＬＩアプリケーションのためのＣｕ表面仕上げ上のＺｎドープ半田 - Google Patents

薄型ＦＬＩアプリケーションのためのＣｕ表面仕上げ上のＺｎドープ半田 Download PDF

Info

Publication number
JP2018510505A
JP2018510505A JP2017544025A JP2017544025A JP2018510505A JP 2018510505 A JP2018510505 A JP 2018510505A JP 2017544025 A JP2017544025 A JP 2017544025A JP 2017544025 A JP2017544025 A JP 2017544025A JP 2018510505 A JP2018510505 A JP 2018510505A
Authority
JP
Japan
Prior art keywords
solder
imc
thickness
die
barrier layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017544025A
Other languages
English (en)
Inventor
フア、フェイ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of JP2018510505A publication Critical patent/JP2018510505A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/085—Material
    • H01L2224/08501—Material at the bonding interface
    • H01L2224/08503—Material at the bonding interface comprising an intermetallic compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11334—Manufacturing methods by local deposition of the material of the bump connector in solid form using preformed bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
    • H01L2224/11849—Reflowing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13023—Disposition the whole bump connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/13118—Zinc [Zn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/13686—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/206—Length ranges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/36—Material effects
    • H01L2924/365—Metallurgical effects
    • H01L2924/3651—Formation of intermetallics

Abstract

本発明の実施形態は、半導体デバイス、及び半導体デバイスを形成する方法を含む。一実施形態において、半導体デバイスは、１つ又は複数のダイコンタクトを有する半導体ダイを備える。実施形態は、ダイコンタクトのうちの１つ又は複数上のリフロー済み半田バンプを含む。一実施形態において、金属間化合物（ＩＭＣ）バリア層が、半田バンプとダイコンタクトとの間の界面に形成される。一実施形態において、ＩＭＣバリア層は、ＣｕＺｎのＩＭＣ及び／又はＣｕ５Ｚｎ８のＩＭＣである。

Description

［関連出願の相互参照］
本出願は、「薄型ＦＬＩアプリケーションのためのＣｕ表面仕上げ上のＺｎドープ半田」と題する、２０１５年４月３日に出願された米国仮特許出願第６２／１４２，９９７号の利益を主張し、その全内容が参照としてあらゆる目的のために本明細書に組み込まれる。
実施形態は、概して半導体デバイスに関する。より具体的には、実施形態は、半導体デバイスに用いられる半田に関する。
現行の鉛フリー半田によるソリューションは、いくつかの欠点を有している。例えば、スズ−銅半田（例えば、Ｓｎと０．７重量パーセントのＣｕ）、スズ−銀（例えば、Ｓｎと２．０から３．０重量パーセントの間のＡｇ）、及びＳＡＣ（Ｓｎと２〜４重量パーセントのＡｇ及び０．５〜１．０重量パーセントのＣｕ）のような鉛フリー半田では、半田接合部と銅バンプとの間の界面に金属間化合物（ＩＭＣ）（例えば、Ｓｎ−ＣｕのＩＭＣ）が形成されることになる。リフローの継続時間及び回数が増大するにつれ、半田接合部内のＩＭＣの厚さが増大する。加えて、高温ベーク及び熱サイクリングのような信頼性試験の間に、ＩＭＣの成長が起こることもある。具体的には、およそ２５μｍ以下の厚さを有する半田接合部では、ＩＭＣ層が半田接合部全体の厚さまで成長することがある。半田接合部にＩＭＣが存在することで、半導体デバイスの信頼性に悪影響が及ぶ。半田接合部内でＩＭＣが成長すると、半田接合部における応力が増大し、デバイスダイの積層ビア又はｌｏｗ Ｋ層間誘電体（ＩＬＤ）にクラック又は剥離が生じる。また、Ｓｎ−ＣｕのＩＭＣが急速に成長すると、基板上のパッドのメタラジーの消耗が加速する。ボンド・オン・トレース（ＢＯＴ）による第１階層インターコネクトの場合、基板上のトレースが、複数回のリフロー及びそれに続く信頼性試験の間に完全に消耗してしまうことがある。よって、デバイスオープンの失敗が生じることがある。
銅と半田接合部との間の界面でＩＭＣが成長する問題を解決するための現行のソリューションは、バリア層を用いるものである。例えば、銅パッドにニッケルめっきを施すと、ＩＭＣの成長が最小限になり得る。しかしながら、ニッケルの使用には環境及び健康上の重大な問題がある。さらに、バリア層を設けるために追加のめっき工程を含めると、全体的な生産コストが増大し、スループットが低下する。
Ｓｎ−Ｚｎ−Ｃｕ相図のうちＳｎの区画を示す。 本発明の実施形態に係る様々な半田系の正規化応力の値のグラフ図である。 １０分間のリフロー及び３０分間のリフロー後における、Ｓｎ１００半田と銅表面との間の界面の断面顕微鏡写真のペアである。 １０分間のリフロー及び３０分間のリフロー後における、０．２重量パーセントのＺｎを有するＳｎ半田と銅表面との間の界面の断面顕微鏡写真のペアである。 １０分間のリフロー及び３０分間のリフロー後における、０．６重量パーセントのＺｎを有するＳｎ半田と銅表面との間の界面の断面顕微鏡写真のペアである。 １０分間のリフロー及び３０分間のリフロー後における、２．０重量パーセントのＺｎを有するＳｎ半田と銅表面との間の界面の断面顕微鏡写真のペアである。 １０分間のリフロー及び３０分間のリフロー後における、０．７重量パーセントのＣｕを有するＳｎ半田と銅表面との間の界面の断面顕微鏡写真のペアである。 ０．４重量パーセントのＺｎを有するＳＡＣ半田と銅表面との間の界面の顕微鏡写真である。 １．５重量パーセントのＺｎを有するＳＡＣ半田と銅表面との間の界面の顕微鏡写真である。 様々なリフロー時間を経た様々な半田中に形成された金属間化合物の厚さのグラフである。 様々な厚さのＣｕ−ＺｎのＩＭＣが形成された場合の、半田の高さに対する半田中に必要なＺｎの最小濃度のグラフである。 本発明の一実施形態に係る、未リフローの半田バンプが各ダイコンタクト上に配置された半導体ダイの断面図である。 本発明の一実施形態に係る、半田バンプがリフローされてＩＭＣバリア層が形成された後の、図５Ａにおける半導体ダイの断面図である。 本発明の一実施形態に係る、ＩＭＣバリア層を含むリフロー済み半田バンプを有する１つ又は複数のデバイスを含むコンピューティングデバイスの模式図である。
本発明の実施形態は、半田接合部における金属間化合物の成長の制御を向上させた装置、及びそのような装置を形成する方法を提供する。以下の説明では、本発明の実施形態についての完全な理解を提供するべく、具体的な材料及び処理工程のような多数の具体的な詳細が記載されている。これらの具体的な詳細がなくとも本発明の実施形態が実施され得ることは、当業者には明らかであろう。その他の場合には、本発明の実施形態を不必要に不明瞭にすることのないよう、半導体ダイの集積回路のような周知の特徴は詳細には説明されていない。さらに、図面に示す様々な実施形態は、例示的に表したものであって、必ずしも縮尺通りに描かれていないことを理解されたい。
本発明の実施形態は、ダイ上のｌｏｗ−Ｋ層間誘電体（ＩＬＤ）及び積層ビアのクラックを防止する、第１階層インターコネクトにおける半田接合部及びチップ間取り付けに用いられる半田接合部に対する改善を可能とする。本発明の実施形態に係る半田接合部は、半田接合部における金属間化合物（ＩＭＣ）の成長を最小限にすることにより、ＩＬＤ及びスタックビアにクラックが生じるリスクを低下させる。上述したように、ｌｏｗ−Ｋ ＩＬＤを有するダイ上の銅バンプと鉛フリー半田（例えばＳｎ系半田）との間の界面には、リフロープロセスの間にＩＭＣが形成されることになる。Ｓｎ系半田の場合、半田と銅バンプとの間の界面は、Ｃｕ６Ｓｎ５及びＣｕ３ＳｎのＩＭＣの形成を引き起こし得る銅源を提供する。本発明の実施形態は、半田接合部と銅バンプとの間の界面にバリア層を生成する半田系を用いることにより、これらＩＭＣの形成を防止する。しかしながら、上述のニッケルめっき層のような従来のバリア層ソリューションとは異なり、本発明の実施形態は、半田の組成を利用することで、通常であればスズと銅との間に形成されるＩＭＣの成長速度よりも遅い成長速度を有するＩＭＣを選択的に形成する。
ここで図１を参照すると、スズ−亜鉛−銅の相図１００のうちスズの区画が示されている。図示のように、高Ｓｎ系半田をＣｕ表面上に半田付けする場合、領域１９０に形成されるＩＭＣはＣｕ６Ｓｎ５である。高Ｓｎ系半田にＺｎを添加した場合（例えば、高Ｓｎ系半田がおよそ０．６重量パーセント以上のＺｎを含む場合）、相図における位置が領域１９２及び１９４に移動し、ここで形成される最初のＩＭＣはＣｕ−Ｚｎ金属間化合物である。さらに、高Ｓｎ系半田中のＺｎの重量パーセントが増大した場合、相図における位置が領域１９６及び１９８に移動し、ここでＣｕ５Ｚｎ８のような高Ｚｎ含量ＩＭＣが形成される。従って、不要なＩＭＣ化合物Ｃｕ６Ｓｎ５は、溶融半田中のＺｎ含量がおよそ０．６重量パーセント未満である場合にのみ現れる。
ＣｕＺｎ及びＣｕ５Ｚｎ８のＩＭＣは、リフロープロセスの間にＣｕ−Ｓｎ系のＩＭＣよりも非常に遅く成長するので、これらの選択的な形成には利点がある。これらのＩＭＣはより遅く成長するので、半田接合部のより大部分にＩＭＣが存在しなくなる。例えば、厚さがおよそ２５μｍ以下の半田接合部では、リフロープロセスによって、全体がＩＭＣである接合部（すなわち、実質的に半田接合部の体積全体がＩＭＣにより形成されている半田接合部）が、現在用いられている半田中に生じることがある。一方、本発明の実施形態は、厚さがおよそ１０μｍ未満のＩＭＣバリア層を含み得る。本発明の特定の実施形態によれば、リフロー工程に応じて、ＩＭＣバリア層の厚さがさらに２μｍ未満となることもある。
半田接合部におけるＩＭＣの体積が増大すると、ＩＬＤに加えられる応力が増大する。図２は、様々な半田組成物について、半田を２６０℃でリフローした場合に生じる、ＩＬＤにかかる応力の正規化された値を示す。「塑性半田」と表記される第１のバーは、いかなるＩＭＣも含まない標準的な半田とみなされ、ゆえにこれを正規化値１とする。「弾性半田」と表記される第２のバーを作成するのに用いたモデル化において、モデル化された半田組成物は、「弾性半田」の接合部が２６０℃で溶融しない点を除き、「塑性半田」と同一の物理的性質を含む。よって、この半田は塑性変形をせず、弾性変形するのみである。このふるまいは、全体がＩＭＣで構成される半田接合部と実質的に類似する。図示のように、弾性半田は、１．５よりも大きいＩＬＤにかかる正規化応力を示し、ゆえにｌｏｗ Ｋ ＩＬＤのクラックをはるかに生じさせやすい。「低弾性率半田」と表記される、モデル化された第３の半田は、２６０℃で溶融及び塑性変形をしないという点で「弾性半田」に類似するが、「弾性半田」よりも低い弾性率でモデル化されている点で異なっている。図示のように、「弾性半田」に比べ、弾性率を低下させたことでＩＬＤにかかる応力も低下している。従って、半田が塑性変形しない場合でも、半田の弾性率を低下させることによってＩＬＤにかかる応力が減少し得ることが示されている。
Ｚｎを半田に含ませることで半田の硬度が増大することは理解されようが、Ｚｎ系のＩＭＣが界面に形成されることで、半田の残りの部分におけるＺｎの濃度が低下することも示されている。よって、Ｚｎを有するリフロー済み半田の弾性率は、リフロー前の弾性率ほど高くならない。Ｚｎは界面に移動してＩＭＣを形成するので、半田の非ＩＭＣ部分におけるＺｎの濃度が低下する。例えば、０．６重量パーセントのＺｎをＳｎ−Ｃｕ半田又はＳＡＣ１０５半田に添加する場合、リフロー後に半田の硬度が低下する。本発明の実施形態は理論によって束縛されるものではないが、現在、溶融半田中のＺｎは、半田と銅との界面へと移動してＩＭＣを形成すると考えられている。半田にＣｕも含まれている場合、さらにＣｕも界面へ移動すると考えられている。従って、半田接合部の非ＩＭＣ部分におけるＺｎ含量が低下すると、半田接合部が軟化することになる。ゆえに、この半田接合部の軟化により、ＩＬＤにかかる応力がより小さくなる。
半田接合部の非ＩＭＣ部分におけるＺｎ組成を低下させることによって硬度値の低下をもたらすことに加え、成長の遅いＩＭＣが形成されることで、銅と半田との界面における銅の消耗も低下する。銅の消耗の低下は、いくつかの利益を提供する。そのような利益の１つは、銅層（例えば、ＦＬＩ、バンプ、トレース等）の厚さを現行のデザインルールに比べて低下させることができるというものである。現在、ＦＬＩは、リフロープロセスの間における銅の欠乏に起因するクラックを防止するべく、厚さをおよそ１０μｍ以上とする必要がある。本発明の実施形態によれば、Ｚｎ−ＣｕのＩＭＣが形成されることで、Ｓｎ−ＣｕのＩＭＣが形成される場合に比べて銅の消耗が低下する。よって、本発明の実施形態によって形成されるＦＬＩは、およそ１０μｍ未満であってよい。いくつかの実施形態において、ＦＬＩはおよそ２μｍ未満の厚さで形成されてよい。銅の厚さを低下させることで、ＦＬＩの形成に用いられるめっきプロセスをより迅速に完了させることが可能となり、それによりスループットが増大しコストが低下する。さらに、銅の消耗を低下させることで、ＦＬＩにクラックが生じるリスクなしで追加のリフローを行うことが可能となり得る。例えば、本発明の実施形態は、ＦＬＩの厚さがおよそ２μｍ未満である場合、５回以上のリフローを含んでよい。上述したように、現在利用可能な半田を用いるＢＯＴアプリケーションでは、基板上のトレースの消耗によって、デバイスオープンの失敗のような問題も生じる。従って、本発明の実施形態は、銅の消耗を低下させので、トレースの厚さを低下させることも可能とする。このことは、上述のものと類似の利点（例えば、より薄いトレース、及びより多くの回数のリフローに耐える能力）を提供する。
図３Ａ〜３Ｅは、様々な半田組成物及びリフロー時間での、様々な半田組成物３６０と銅表面３７０との間の界面の断面顕微鏡写真である。各図は、同一の半田３６０についての２つの異なる顕微鏡写真を示す。第１の顕微鏡写真は、２５０℃で１０分間リフローを行った後に撮影した断面であり、第２の顕微鏡写真は、２５０℃で３０分間リフローを行った後に撮影した断面である。従って、各図は、形成されたＩＭＣ化合物、及び各ＩＭＣ化合物が成長する相対速度を示す。図３Ａ〜３Ｅに示す顕微鏡写真は、本来例示的なものであり、金属間化合物の成長に対する、Ｓｎ系半田中のＺｎ濃度による効果の概略的な図示を提供するものであることを理解されたい。リフロー温度、リフロー時間、組成、及び得られるＩＭＣ層の厚さは、本来例示的なものであり、本発明の実施形態は、そのような構成に限定されない。
図３Ａは、Ｓｎ１００半田３６０と銅３７０との間の界面の断面顕微鏡写真である。図３Ａの第１の顕微鏡写真に示されるように、Ｃｕ６Ｓｎ５及びＣｕ３ＳｎのＩＭＣが形成されている。Ｃｕ６Ｓｎ５のＩＭＣの最大厚さは半田３６０中へおよそ５．０７μｍ延びており、Ｃｕ３ＳｎのＩＭＣの厚さは半田３６０中へおよそ０．９０μｍ延びている。図示のように、Ｃｕ３ＳｎのＩＭＣは、実質的に一様な厚さを有し、半田３６０と銅３７０との間の界面に位置する。一方、Ｃｕ６Ｓｎ５のＩＭＣは、より大きな度合いのばらつきがある厚さを有し、Ｃｕ３ＳｎのＩＭＣの上方に形成されている。Ｃｕ６Ｓｎ５のＩＭＣは、ばらついた厚さの山及び谷を形成するので、このＩＭＣはより大きなばらつきがある厚さを有する。
図３Ａの第２の顕微鏡写真に示されるように、３０分間のリフロー後、Ｃｕ６Ｓｎ５のＩＭＣの最大厚さは半田３６０中へおよそ８．５１μｍ延びており、Ｃｕ３ＳｎのＩＭＣの厚さは半田系の中へおよそ１．６６μｍ延びている。Ｃｕ３ＳｎのＩＭＣは界面において比較的一様な厚さを保っており、Ｃｕ６Ｓｎ５のＩＭＣ領域では山と谷とが結合し始めている。従って、銅多量ＩＭＣであるＣｕ３Ｓｎが優先的に界面に形成されるが、これはＩＭＣが半田系の中のより深くに形成され続けることを防止するバリアとしては機能しない。
ここで図３Ｂを参照すると、０．２重量パーセントのＺｎを有するＳｎである半田３６０との間の界面の断面顕微鏡写真が示されている。図３Ｂの第１の顕微鏡写真に示されるように、Ｃｕ６Ｓｎ５及びＣｕ３ＳｎのＩＭＣが形成されている。Ｃｕ６Ｓｎ５のＩＭＣの最大厚さは半田３６０中へおよそ５．６２μｍ延びており、Ｃｕ３ＳｎのＩＭＣの厚さは半田３６０中へおよそ０．６１μｍ延びている。図示のように、Ｃｕ３ＳｎのＩＭＣは、実質的に一様な厚さを有し、半田３６０と銅３７０との間の界面に位置する。一方、Ｃｕ６Ｓｎ５のＩＭＣは、より大きな度合いのばらつきがある厚さを有し、Ｃｕ３ＳｎのＩＭＣの上方に形成されている。Ｃｕ６Ｓｎ５のＩＭＣは、ばらついた厚さの山及び谷を形成するので、このＩＭＣはより大きなばらつきがある厚さを有する。
図３Ｂの第２の顕微鏡写真に示されるように、３０分間のリフロー後、Ｃｕ６Ｓｎ５のＩＭＣの最大厚さは半田３６０中へおよそ１０．６１μｍ延びており、Ｃｕ３ＳｎのＩＭＣの厚さは半田系の中へおよそ１．０８μｍ延びている。Ｃｕ３ＳｎのＩＭＣは界面において比較的一様な厚さを保っており、Ｃｕ６Ｓｎ５のＩＭＣ領域では山と谷とが結合し始めている。従って、銅多量ＩＭＣであるＣｕ３Ｓｎが優先的に界面に形成されるが、これはＩＭＣが半田系の中のより深くに形成され続けることを防止するバリアとしては機能しない。
ここで図３Ｃを参照すると、０．６重量パーセントのＺｎを有するＳｎである半田３６０との間の界面の断面顕微鏡写真が示されている。図３Ｃの第１の顕微鏡写真に示されるように、Ｃｕ６Ｓｎ５のＩＭＣが形成されている。Ｃｕ６Ｓｎ５のＩＭＣの最大厚さは、半田３６０中へおよそ５．９２μｍ延びている。図示のように、Ｃｕ６Ｓｎ５のＩＭＣは、ばらついた厚さの山及び谷を形成するので、このＩＭＣは厚さにばらつきがある。さらに、図３Ａ及び３Ｂにおける第１の顕微鏡写真とは異なり、界面がＣｕ３ＳｎのＩＭＣ層を含んでいない。
図３Ｃの第２の顕微鏡写真に示されるように、３０分間のリフロー後、Ｃｕ６Ｓｎ５のＩＭＣの最大厚さは、半田３６０中へおよそ１０．９６μｍ延びている。加えて、リフロー時間を延長したことにより、厚さおよそ０．６４μｍのＣｕ３ＳｎのＩＭＣ層が生成されている。Ｃｕ３ＳｎのＩＭＣ層は、実質的に一様な厚さを有し、半田３６０と銅３７０との間の界面上に直接形成されている。前出の図面に類似して、３０分間のリフロー後では、Ｃｕ６Ｓｎ５のＩＭＣ層の山と谷とが結合し始めている。
ここで図３Ｄを参照すると、２．０重量パーセントのＺｎを有するＳｎである半田３６０との間の界面の断面顕微鏡写真が示されている。図３Ｄの第１の顕微鏡写真に示されるように、ＣｕＺｎのＩＭＣが形成されている。ＣｕＺｎのＩＭＣの厚さは、半田３６０中へおよそ２．２７μｍ延びている。ＣｕＺｎのＩＭＣ層の厚さは、界面にわたって実質的に一様である。
図３Ｄの第２の顕微鏡写真に示されるように、３０分間のリフロー後、ＣｕＺｎのＩＭＣの厚さは、半田３６０中へおよそ３．７３μｍ延びている。ＣｕＺｎのＩＭＣの厚さは、３０分間のリフロー後も、界面にわたって実質的に一様なままである。従って、半田３６０中に２．０重量パーセントのＺｎが存在することで、ＣｕＺｎのバリア層が優先的に銅３７０と半田３６０との間の界面に形成されることが可能となる。さらに、ＣｕＺｎのバリア層は、リフロー済み半田３６０の残りの箇所にＳｎ系ＩＭＣが形成されるのを阻止する。ＣｕＺｎのＩＭＣはＣｕ６Ｓｎ５のＩＭＣほど速く成長しないので、このＩＭＣの厚さもまた、およそ０．６重量パーセント未満のＺｎを有する他の半田組成物に対して減少する。
ここで図３Ｅを参照すると、０．７重量パーセントのＣｕを有するＳｎである半田３６０との間の界面の断面顕微鏡写真が示されている。図３Ｅの第１の顕微鏡写真に示されるように、Ｃｕ６Ｓｎ５及びＣｕ３ＳｎのＩＭＣが形成されている。Ｃｕ６Ｓｎ５のＩＭＣの最大厚さは半田３６０中へおよそ４．７８μｍ延びており、Ｃｕ３ＳｎのＩＭＣの厚さは半田３６０中へおよそ０．９０μｍ延びている。図示のように、Ｃｕ３ＳｎのＩＭＣは、実質的に一様な厚さを有し、半田３６０と銅３７０との間の界面に位置する。一方、Ｃｕ６Ｓｎ５のＩＭＣは、より大きな度合いのばらつきがある厚さを有し、Ｃｕ３ＳｎのＩＭＣの上方に形成されている。Ｃｕ６Ｓｎ５のＩＭＣは、ばらついた厚さの山及び谷を形成するので、このＩＭＣはより大きなばらつきがある厚さを有する。
図３Ｅの第２の顕微鏡写真に示されるように、３０分間のリフロー後、Ｃｕ６Ｓｎ５のＩＭＣの最大厚さは半田３６０中へおよそ７．９０μｍ延びており、Ｃｕ３ＳｎのＩＭＣの厚さは半田系の中へおよそ１．６３μｍ延びている。Ｃｕ３ＳｎのＩＭＣは界面において比較的一様な厚さを保っており、Ｃｕ６Ｓｎ５のＩＭＣ領域では山と谷とが結合し始めている。従って、銅多量ＩＭＣであるＣｕ３Ｓｎが優先的に界面に形成されるが、これはＩＭＣが半田系の中のより深くに形成され続けることを防止するバリアとしては機能しない。
ここで図３Ｆを参照すると、半田組成物３６０と銅３７０との間の界面の追加的な顕微鏡写真が示されている。図３Ｆにおいて、半田組成物は、０．４重量パーセントのＺｎを有するＳＡＣ半田である。図示のように、０．４重量パーセントのＺｎをＳＡＣ半田に添加しても、Ｃｕ３ＳｎのＩＭＣが界面に形成されること、又はＣｕ３ＳｎのＩＭＣ層の上方でＣｕ６Ｓｎ５のＩＭＣが成長することは防止されない。
ここで図３Ｇを参照すると、半田組成物３６０と銅３７０との間の界面の追加的な顕微鏡写真が示されている。図３Ｇにおいて、半田組成物は、１．５重量パーセントのＺｎを有するＳＡＣ半田である。図示のように、１．５重量パーセントのＺｎをＳＡＣ半田に添加することで、Ｃｕ−ＳｎのＩＭＣ層が成長しなくなる。代わりに、薄いＣｕ５Ｚｎ８のＩＭＣ層が銅３７０と半田３６０との間の界面上に直接形成される。
ここで図４Ａを参照すると、２５０℃での様々なリフロー時間を経た、銅表面と接触するリフロー済みの半田系における全金属間成長のグラフが示されている。図示のように、およそ５分間を下回るリフロー時間では、いくらかの量のＺｎを含む半田系（例えば、０．２重量パーセントのＺｎを有するＳｎ、０．６重量パーセントのＺｎを有するＳｎ、及び２．０重量パーセントのＺｎを有するＳｎ）は、ＩＭＣ成長の厚さが最小である。さらに、２．０重量パーセントのＺｎを有するＳｎのＩＭＣ成長は、あらゆる時間でのリフローを通してＩＭＣ成長の厚さが最小であり続けている。従って、実験的証拠が示すように、２．０重量パーセントのＺｎを有するＳｎでは、界面のＩＭＣ成長がうまく抑制され、一方およそ０．６重量パーセント未満のＺｎを有する半田組成物では、界面のＩＭＣ成長を抑制することができない。図１の相図と併せると、この実験的証拠は、Ｓｎ半田がおよそ０．６重量パーセントよりも大きい重量百分率のＺｎを有する場合、不要なＳｎ−ＣｕのＩＭＣが抑制され、より成長の遅いＺｎ−ＣｕのＩＭＣが優先的に形成されることを示している。従って、本発明の実施形態は、ＩＭＣが半田接合部全体に広がることを防止する、比較的薄いＩＭＣバリア層の形成を可能とする。
本発明の一実施形態によれば、Ｓｎ半田は、およそ２重量パーセント以上のＺｎを含んでよい。加えて、ドーピング元素（例えば、Ａｌ、Ａｇ、Ａｕ、Ｃｕ等）が半田に含まれてもよい。例えば、半田は、Ｓｎ−Ｘ重量％のＺｎ−Ｙの組成を有してよく、ここでＸは２から１０の間であり、Ｙはドーピング元素（例えば、Ａｌ、Ａｇ、Ａｕ、Ｃｕ等）である。
本発明の実施形態は、半田と銅との界面に十分な量のＺｎを提供するべく、Ｚｎの重量百分率を変更してもよい。
ここで図４Ｂを参照すると、本発明の一実施形態に係る、接合部の両方の界面にＣｕ−ＺｎのＩＭＣを提供するのに半田中に必要となる最小のＺｎの重量パーセントをプロットしたものが示されている。本明細書で用いる場合、半田全高（ｘ軸に沿って示す）とは、Ｃｕバンプにめっきされた半田の高さと基板上の半田の高さとの和を指す。一実施形態によれば、Ｃｕ−Ｚｎ半田がＣｕバンプにめっきされ、次いでこれが基板上のＣｕトレースに半田付けされ得る。追加的な実施形態は、Ｃｕ−Ｚｎ半田を基板のＣｕトレース上に加えることを含んでよい。いずれの実施形態においても、半田全高は、Ｃｕバンプ上の半田の高さと基板上の半田の高さとの和である。
図４Ｂにおいて、四角形で表示されるデータ点は厚さ１μｍのＣｕ−ＺｎのＩＭＣの形成を表し、ひし形で表示されるデータ点は厚さ２μｍのＣｕ−ＺｎのＩＭＣの形成を表し、三角形で表示されるデータ点は厚さ３μｍのＣｕ−ＺｎのＩＭＣの形成を表す。一実施形態によれば、そのようなＩＭＣの厚さは、アセンブリラインの終了時に得られるＩＭＣの厚さ（例えば１〜２μｍ）、及びチップ取り付けに続く２〜４回のリフロー後の厚さ（例えば２〜３μｍ）、及び温度サイクリング試験の後の厚さ（例えば約３μｍ）を表すものである。図示のように、半田全高は、Ｚｎの最小濃度に影響を及ぼす。例えば、半田全高が比較的高い半田接合部は、より低い最小Ｚｎ濃度を必要とする。より低い最小Ｚｎ濃度が必要となるのは、半田の体積の増大に起因して、界面から離れた箇所により多くの作用可能なＺｎが存在するためである。界面から離れた位置にあるＺｎは、リフローの間に界面に向かって移動して、Ｚｎ−ＣｕのＩＭＣを形成し得る。
基板上のＣｕパッドのサイズがＣｕバンプの直径と同一である実施形態において、半田中に必要となる最小Ｚｎ濃度は、Ｃｕバンプの直径又は基板上のＣｕパッドのサイズに依存しない。しかしながら、Ｃｕバンプ及び基板上のＣｕパッドについて異なるサイズを含む実施形態においては、実際の半田付け面が、必要となるＺｎの最小重量百分率に影響を及ぼす。例えば、界面の表面積を増大させると、Ｚｎ−ＣｕのＩＭＣを形成するべく銅と相互作用するのに利用可能なＺｎがより多く必要となる。よって、界面の表面積を増大させる場合、より高濃度のＺｎが必要となる。
ここで図５Ａ及び５Ｂにおける断面図を参照すると、本発明の一実施形態によって形成された半田接合部のリフロープロセスが示されている。図５Ａには、半導体ダイ５００が示されている。半導体ダイ５００は、１つ又は複数のダイコンタクト５１０を含んでよい。ダイコンタクト５１０は、半導体ダイ５００内のデバイス回路（不図示）への第１階層インターコネクト（ＦＬＩ）を提供するべく、１つ又は複数のＩＬＤ層、導電トレース、ビア、及び半田レジスト（不図示）を含むバックエンドオブライン（ＢＥＯＬ）スタック内に形成されてよい。ダイコンタクト５１０は、１つ又は複数の導電材料のスタックであってよく、有機表面保護材（ＯＳＰ）を含んでよい。一実施形態において、ダイコンタクト５１０の上面は銅である。
図５Ａに示されているように、未リフローの半田バンプ５３０が、ダイコンタクト５１０のうちの１つ又は複数上に配置されてよい。限定ではなく例として、半田バンプ５３０は、めっきプロセス、半田ボール取り付けプロセス、ペースト印刷プロセス、又はそれらに類するものによってダイコンタクト上に形成されてよい。一実施形態によれば、半田バンプ５３０は、バリア形成元素を含む半田組成物である。本明細書で用いる場合、バリア形成元素とは、１回又は複数回のリフロー工程の間に、成長の遅いＩＭＣ層がダイコンタクト５１０と半田バンプ５３０との間の界面に形成されるのを誘発する元素とする。
本発明の実施形態は、Ｓｎ系半田、Ａｇ系半田、ＳＡＣ半田、又はそれらに類するもののような半田組成物を含んでよい。そのような実施形態において、バリア形成元素はＺｎであってよい。例えば、半田バンプ５３０は、およそ０．６重量パーセント以上のＺｎを含むＳｎ系半田であってよい。追加的な実施形態において、Ｓｎ系半田中のＺｎの重量パーセントは、およそ０．６重量パーセントのＺｎから５．０重量パーセントのＺｎの間であってよい。別の実施形態において、Ｓｎ系半田中のＺｎの重量パーセントは、およそ１．０重量パーセントのＺｎから１０．０重量パーセントのＺｎの間であってよい。
本発明の実施形態は、半田接合部の厚さ及び／又はダイコンタクト５１０の表面積に基づいて、半田に添加するＺｎの重量百分率を決定することを含んでよい。界面にバリア層を形成するにはＺｎが必要なので、界面の表面全体にわたってバリア層を形成するのに十分な重量百分率のＺｎが半田中に存在する必要がある。例えば、比較的薄い半田接合部が比較的大きい表面積にわたって形成される場合、比較的厚い半田接合部が比較的小さい表面積にわたって形成される場合に比べ、より大きい重量百分率のＺｎが必要となる。後者の場合、より低い重量百分率のＺｎが用いられ得るとしても、半田の体積が増大することで、所望のＺｎ系ＩＭＣバリア層を形成するのに十分なＺｎ原子が提供されることになる。さらに、界面の表面積がより小さいので、バリア層を形成するのに必要なＺｎ原子がより少なくなる。ゆえに、半田中のＺｎの重量百分率が低下し得る。一実施形態において、半田中のＺｎの重量百分率は、１回又は複数回のリフロー工程の間にＣｕ６Ｓｎ５のＩＭＣが半田接合部に形成されるのを防止するのに必要な重量百分率よりも大きくなくてよい。従って、本発明の実施形態は、半田接合部の硬度を著しく増大させることなく、不要なＩＭＣの成長を最大限防ぐことを可能とする。
ここで図５Ｂを参照すると、半田バンプ５３０がリフローされる。一実施形態によれば、リフロープロセスにより、半田バンプ５３０とダイコンタクト５１０との間の界面にＩＭＣバリア層５３５が生成する。一実施形態において、ＩＭＣバリア層５３５はＺｎ−ＣｕのＩＭＣである。例えば、ＩＭＣバリア層５３５は、ＣｕＺｎ及び／又はＣｕ５Ｚｎ８のＩＭＣを含み得る。上述したように、ＩＭＣバリア層５３５の形成により、成長の速いＳｎ−ＣｕのＩＭＣの形成が実質的に防止される。一実施形態において、ＩＭＣバリア層５３５は、およそ２５μｍ未満の厚さＴまで半田接合部の中へ延びる。実施形態は、およそ１０μｍ未満の厚さＴまで半田接合部の中へ延びるＩＭＣバリア層５３５を含んでもよい。実施形態は、およそ６μｍ未満の厚さＴまで半田接合部の中へ延びるＩＭＣバリア層５３５を含んでもよい。従って、半田バンプ５３０の残りの箇所では、ＩＭＣが実質的に成長しない。半田バンプのＩＭＣが存在しない部分により、半導体ダイ５００のＩＬＤにかかる応力が低下することになり、ゆえにリフロー工程の間にＩＬＤにクラックが生じる可能性が低下する。
さらに、従来の半田組成物に比べてＩＭＣバリア層５３５の厚さが低下することで、半田接合部をより薄くすることが可能となる。例えば、半田接合部を１５μｍ未満とすることが可能となる。半田接合部の厚さは、半田レジストの厚さ、リフロー（例えばオーブンリフロー）の間におけるパッケージ及びダイのゆがみを低下させる必要性、又はそれらに類するもののような要因により制限され得る。ゆえに、本発明の実施形態に係る、完全にＩＭＣで構成される半田接合部を生成することなく半田接合部の厚さを最小限にする能力により、半田接合部の厚さをスケールダウンさせ続けることが可能となる。
図６は、本発明の一実装形態に係るコンピューティングデバイス６００を示す。コンピューティングデバイス６００は、ボード６０２を収容する。ボード６０２は、プロセッサ６０４及び少なくとも１つの通信チップ６０６を含むがこれらに限定されない、複数のコンポーネントを含んでよい。プロセッサ６０４は、ボード６０２と物理的かつ電気的に結合される。いくつかの実装形態において、少なくとも１つの通信チップ６０６も、ボード６０２と物理的かつ電気的に結合される。さらなる実装形態において、通信チップ６０６はプロセッサ６０４の一部である。
コンピューティングデバイス６００は、その用途に応じて、ボード６０２と物理的かつ電気的に結合されてもされなくてもよい他のコンポーネントを含んでよい。これら他のコンポーネントとしては、揮発性メモリ（例えば、ＤＲＡＭ）、不揮発性メモリ（例えば、ＲＯＭ）、フラッシュメモリ、グラフィックプロセッサ、デジタル信号プロセッサ、暗号プロセッサ、チップセット、アンテナ、ディスプレイ、タッチスクリーンディスプレイ、タッチスクリーンコントローラ、バッテリ、オーディオコーデック、ビデオコーデック、電力増幅器、全地球測位システム（ＧＰＳ）デバイス、コンパス、加速度計、ジャイロスコープ、スピーカ、カメラ、及び（ハードディスクドライブ、コンパクトディスク（ＣＤ）、デジタル多用途ディスク（ＤＶＤ）及びこれらと同様のもののような）大容量記憶デバイスが挙げられるが、これらに限定されない。
通信チップ６０６は、コンピューティングデバイス６００との間でのデータ転送のための無線通信を可能とする。「無線」という用語及びその派生語は、非固体媒体を通る変調電磁放射線を用いてデータを通信し得る、回路、デバイス、システム、方法、技法、通信チャネル等を説明するのに用いられてよい。この用語は、関連付けられた複数のデバイスが配線を全く含まないことを示唆するものではないが、いくつかの実施形態では全く含まないこともある。通信チップ６０６は、Ｗｉ−Ｆｉ（登録商標）（ＩＥＥＥ８０２．１１ファミリ）、ＷｉＭＡＸ（登録商標）（ＩＥＥＥ８０２．１６ファミリ）、ＩＥＥＥ８０２．２０、ロングタームエボリューション（ＬＴＥ）、Ｅｖ−ＤＯ、ＨＳＰＡ＋、ＨＳＤＰＡ＋、ＨＳＵＰＡ＋、ＥＤＧＥ、ＧＳＭ（登録商標）、ＧＰＲＳ、ＣＤＭＡ、ＴＤＭＡ、ＤＥＣＴ、Ｂｌｕｅｔｏｏｔｈ（登録商標）、これらの派生物、並びに、３Ｇ、４Ｇ、５Ｇ及びそれ以降のものとして指定される任意の他の無線プロトコルを含むがこれらに限定されない、複数の無線規格又はプロトコルのいずれかを実装してよい。コンピューティングデバイス６００は、複数の通信チップ６０６を含んでよい。例えば、第１の通信チップ６０６は、Ｗｉ−Ｆｉ（登録商標）及びＢｌｕｅｔｏｏｔｈ（登録商標）のような短距離無線通信専用であってよく、第２の通信チップ６０６は、ＧＰＳ、ＥＤＧＥ、ＧＰＲＳ、ＣＤＭＡ、ＷｉＭＡＸ（登録商標）、ＬＴＥ、Ｅｖ−ＤＯ及びその他のもののような長距離無線通信に専用であってよい。
コンピューティングデバイス６００のプロセッサ６０４は、プロセッサ６０４内にパッケージ化された集積回路ダイを含む。本発明のいくつかの実装形態において、プロセッサの集積回路ダイは、本発明の実装形態に係る、Ｚｎ系ＩＭＣのバリア層を含む第１階層インターコネクトを含むデバイスのような１つ又は複数のデバイスを含む。「プロセッサ」という用語は、レジスタ及び／又はメモリからの電子データを処理して、その電子データを、レジスタ及び／又はメモリに記憶され得る他の電子データに変換する、任意のデバイス又はデバイスの部分を指してよい。
通信チップ６０６も、通信チップ６０６内にパッケージ化された集積回路ダイを含む。本発明の別の実装形態によれば、通信チップの集積回路ダイは、本発明の実装形態に係る、Ｚｎ系ＩＭＣのバリア層を含む第１階層インターコネクトを含むデバイスのような１つ又は複数のデバイスを含む。
本発明の実施形態は、１つ又は複数のダイコンタクトを有する半導体ダイと、ダイコンタクトのうちの１つ又は複数上のリフロー済み半田バンプとを備え、金属間化合物（ＩＭＣ）バリア層が、半田バンプとダイコンタクトとの間の界面に形成される、半導体デバイスを含む。
本発明の追加的な実施形態は、リフロー済み半田バンプが、およそ０．６重量パーセント以上の重量百分率のＺｎを含む、半導体デバイスを含む。
本発明の追加的な実施形態は、Ｚｎの重量百分率が、およそ２．０重量パーセント以上である、半導体デバイスを含む。
本発明の追加的な実施形態は、Ｚｎの重量百分率が、およそ０．６重量パーセントから５．０重量パーセントの間である、半導体デバイスを含む。
本発明の追加的な実施形態は、ＩＭＣバリア層がＣｕＺｎを含む、半導体デバイスを含む。
本発明の追加的な実施形態は、ＩＭＣバリア層がＣｕ５Ｚｎ８を含む、半導体デバイスを含む。
本発明の追加的な実施形態は、ＩＭＣバリア層の厚さがおよそ１０μｍ未満である、半導体デバイスを含む。
本発明の追加的な実施形態は、ＩＭＣバリア層の厚さがおよそ６μｍ未満である、半導体デバイスを含む。
本発明の追加的な実施形態は、ダイコンタクトが銅である、半導体デバイスを含む。
本発明の追加的な実施形態は、有機表面保護材（ＯＳＰ）がダイコンタクトを覆って形成される、半導体デバイスを含む。
本発明の追加的な実施形態は、ダイコンタクトの厚さが５μｍ未満である、半導体デバイスを含む。
本発明の追加的な実施形態は、ダイコンタクトの厚さが２μｍ未満である、半導体デバイスを含む。
本発明の追加的な実施形態は、ダイコンタクトの厚さが２μｍ未満である、半導体デバイスを含む。
本発明の追加的な実施形態は、半田バンプが、第１階層インターコネクトである、半導体デバイスを含む。
本発明の実施形態は、半田インターコネクトを形成する方法であって、半導体ダイ上にダイコンタクトを形成する段階と、ダイコンタクト上に半田バンプを形成する段階であって、半田バンプが、バリア形成元素を含むＳｎ系半田である、段階と、半田をリフローする段階とを備え、バリア形成元素が、ダイコンタクトと反応して金属間化合物（ＩＭＣ）バリア層を形成する、方法を含む。
本発明の追加的な実施形態は、バリア形成元素がＺｎであり、ダイコンタクトがＣｕを含む、方法を含む。
本発明の追加的な実施形態は、ＩＭＣバリア層が、ＣｕＺｎ及び／又はＣｕ５Ｚｎ８を含む、方法を含む。
本発明の追加的な実施形態は、半田バンプが、Ｚｎがおよそ２重量パーセントから１０重量パーセントの間である組成を含む、方法を含む。
本発明の追加的な実施形態は、半田バンプがさらに、Ａｌ、Ａｕ、Ａｇ及びＣｕのうちの１つ又は複数を含む、方法を含む。
本発明の追加的な実施形態は、半田バンプをリフローする段階が、複数回のリフローを含む、方法を含む。
本発明の追加的な実施形態は、半田バンプをリフローする段階が、５回以上のリフローを含む、方法を含む。
本発明の追加的な実施形態は、ＩＭＣバリア層の厚さがおよそ１０μｍ未満である、方法を含む。
本発明の追加的な実施形態は、ダイコンタクトを形成する段階が、ダイコンタクトをおよそ５．０μｍ未満の厚さに形成する段階を含む、方法を含む。
本発明の実施形態は、１つ又は複数のダイコンタクトを有する半導体ダイと、ダイコンタクトのうちの１つ又は複数上のリフロー済み半田バンプとを備え、１つ又は複数のダイコンタクトが、厚さおよそ５μｍ未満であり、銅を含み、リフロー済み半田バンプが、およそ２重量パーセントから１０重量パーセントの間のＺｎを含むＳｎ系半田であり、Ｚｎの一部分が、ダイコンタクトからの銅と反応して、ＣｕＺｎ及び／又はＣｕ５Ｚｎ８を含む金属間化合物（ＩＭＣ）バリア層をリフロー済み半田バンプとダイコンタクトとの間の界面に形成する、半導体デバイスを含む。
追加的な実施形態は、ＩＭＣバリア層の厚さが１０μｍ未満であり、リフロー済み半田バンプの厚さが２５μｍ未満である、半導体デバイスを含む。
追加的な実施形態は、リフロー済み半田バンプがさらに、Ａｌ、Ａｕ、Ａｇ及びＣｕのうちの１つ又は複数を含む、半導体デバイスを含む。

Claims (25)

  1. １つ又は複数のダイコンタクトを有する半導体ダイと、
    前記１つ又は複数のダイコンタクトのうちの１つ又は複数上のリフロー済み半田バンプと
    を備え、
    金属間化合物（ＩＭＣ）バリア層が、前記半田バンプと前記ダイコンタクトとの間の界面に形成される、
    半導体デバイス。
  2. 前記リフロー済み半田バンプは、およそ０．６重量パーセント以上の重量百分率のＺｎを含む、請求項１に記載の半導体デバイス。
  3. Ｚｎの前記重量百分率は、およそ０．６重量パーセントから５．０重量パーセントの間である、請求項２に記載の半導体デバイス。
  4. Ｚｎの前記重量百分率は、およそ２．０重量パーセント以上である、請求項２または３に記載の半導体デバイス。
  5. 前記ＩＭＣバリア層はＣｕＺｎを含む、請求項１から４のいずれか一項に記載の半導体デバイス。
  6. 前記ＩＭＣバリア層はＣｕ５Ｚｎ８を含む、請求項１から５のいずれか一項に記載の半導体デバイス。
  7. 前記ＩＭＣバリア層は、厚さがおよそ１０μｍ未満である、請求項１から６のいずれか一項に記載の半導体デバイス。
  8. 前記ＩＭＣバリア層は、厚さがおよそ６μｍ未満である、請求項７に記載の半導体デバイス。
  9. 前記１つ又は複数のダイコンタクトは銅である、請求項１から８のいずれか一項に記載の半導体デバイス。
  10. 有機表面保護材（ＯＳＰ）が前記１つ又は複数のダイコンタクトを覆って形成される、請求項９に記載の半導体デバイス。
  11. 前記１つ又は複数のダイコンタクトは、厚さが５μｍ未満である、請求項１０に記載の半導体デバイス。
  12. 前記１つ又は複数のダイコンタクトは、厚さが２μｍ未満である、請求項１１に記載の半導体デバイス。
  13. 前記半田バンプは、第１階層インターコネクトである、請求項１から１２のいずれか一項に記載の半導体デバイス。
  14. 半田インターコネクトを形成する方法であって、
    半導体ダイ上にダイコンタクトを形成する段階と、
    前記ダイコンタクト上に半田バンプを形成する段階であって、前記半田バンプは、バリア形成元素を含むＳｎ系の半田である、段階と、
    前記半田をリフローする段階と
    を備え、
    前記バリア形成元素は、前記ダイコンタクトと反応して金属間化合物（ＩＭＣ）バリア層を形成する、
    方法。
  15. 前記バリア形成元素はＺｎであり、前記ダイコンタクトはＣｕを含む、請求項１４に記載の方法。
  16. 前記ＩＭＣバリア層は、ＣｕＺｎ及びＣｕ５Ｚｎ８のうちの少なくとも１つを含む、請求項１５に記載の方法。
  17. 前記半田バンプは、Ｚｎがおよそ２重量パーセントから１０重量パーセントの間である組成を含む、請求項１６に記載の方法。
  18. 前記半田バンプはさらに、Ａｌ、Ａｕ、Ａｇ及びＣｕのうちの１つ又は複数を含む、請求項１７に記載の方法。
  19. 前記半田バンプをリフローする段階は、複数回のリフローを含む、請求項１４から１８のいずれか一項に記載の方法。
  20. 前記半田バンプをリフローする段階は、５回以上のリフローを含む、請求項１９に記載の方法。
  21. 前記ＩＭＣバリア層は、厚さがおよそ１０μｍ未満である、請求項１４から２０のいずれか一項に記載の方法。
  22. 前記ダイコンタクトを形成する段階は、前記ダイコンタクトをおよそ５．０μｍ未満の厚さに形成する段階を含む、請求項１４から２１のいずれか一項に記載の方法。
  23. １つ又は複数のダイコンタクトを有する半導体ダイと、
    前記１つ又は複数のダイコンタクトのうちの１つ又は複数上のリフロー済み半田バンプと
    を備え、
    前記１つ又は複数のダイコンタクトは、厚さがおよそ５μｍ未満であり、銅を含み、
    前記リフロー済み半田バンプは、およそ２重量パーセントから１０重量パーセントの間のＺｎを含むＳｎ系半田であり、前記Ｚｎの一部分は、前記ダイコンタクトからの前記銅と反応して、ＣｕＺｎ及びＣｕ５Ｚｎ８のうちの少なくとも１つを含む金属間化合物（ＩＭＣ）バリア層を前記リフロー済み半田バンプと前記ダイコンタクトとの間の界面に形成する、
    半導体デバイス。
  24. 前記ＩＭＣバリア層は、厚さが１０μｍ未満であり、前記リフロー済み半田バンプは、厚さが２５μｍ未満である、請求項２３に記載の半導体デバイス。
  25. 前記リフロー済み半田バンプはさらに、Ａｌ、Ａｕ、Ａｇ及びＣｕのうちの１つ又は複数を含む、請求項２３または２４に記載の半導体デバイス。
JP2017544025A 2015-04-03 2016-04-01 薄型ＦＬＩアプリケーションのためのＣｕ表面仕上げ上のＺｎドープ半田 Pending JP2018510505A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201562142997P 2015-04-03 2015-04-03
US62/142,997 2015-04-03
PCT/US2016/025652 WO2016161339A1 (en) 2015-04-03 2016-04-01 Zn doped solders on cu surface finish for thin fli application

Publications (1)

Publication Number Publication Date
JP2018510505A true JP2018510505A (ja) 2018-04-12

Family

ID=57007406

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017544025A Pending JP2018510505A (ja) 2015-04-03 2016-04-01 薄型ＦＬＩアプリケーションのためのＣｕ表面仕上げ上のＺｎドープ半田

Country Status (6)

Country Link
US (1) US20180047689A1 (ja)
JP (1) JP2018510505A (ja)
KR (1) KR102510801B1 (ja)
CN (1) CN107408517B (ja)
TW (1) TWI688447B (ja)
WO (1) WO2016161339A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106356352A (zh) * 2016-10-27 2017-01-25 江苏科技大学 一种凸点下金属化层构件及制备方法
JP6439893B1 (ja) * 2018-05-25 2018-12-19 千住金属工業株式会社 ハンダボール、ハンダ継手および接合方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1185707C (zh) * 2002-06-17 2005-01-19 威盛电子股份有限公司 凸块底缓冲金属结构
JP4345487B2 (ja) * 2004-01-14 2009-10-14 セイコーエプソン株式会社 はんだペースト
US20050275096A1 (en) * 2004-06-11 2005-12-15 Kejun Zeng Pre-doped reflow interconnections for copper pads
JP2007103462A (ja) * 2005-09-30 2007-04-19 Oki Electric Ind Co Ltd 端子パッドと半田の接合構造、当該接合構造を有する半導体装置、およびその半導体装置の製造方法
US8143722B2 (en) * 2006-10-05 2012-03-27 Flipchip International, Llc Wafer-level interconnect for high mechanical reliability applications
JP2009054790A (ja) * 2007-08-27 2009-03-12 Oki Electric Ind Co Ltd 半導体装置
TWI359714B (en) * 2008-11-25 2012-03-11 Univ Yuan Ze Method for inhibiting the formation of palladium-n
US8395051B2 (en) * 2008-12-23 2013-03-12 Intel Corporation Doping of lead-free solder alloys and structures formed thereby
US20110303448A1 (en) * 2010-04-23 2011-12-15 Iowa State University Research Foundation, Inc. Pb-Free Sn-Ag-Cu-Al or Sn-Cu-Al Solder
US20120001336A1 (en) * 2010-07-02 2012-01-05 Texas Instruments Incorporated Corrosion-resistant copper-to-aluminum bonds
US9950393B2 (en) * 2011-12-23 2018-04-24 Intel Corporation Hybrid low metal loading flux
US8957323B2 (en) * 2012-05-10 2015-02-17 National Chiao Tung University Electrical connecting element having nano-twinned copper, method of fabricating the same, and electrical connecting structure comprising the same
US20140361070A1 (en) * 2013-06-05 2014-12-11 The Research Foundation For The State University Of New York Solder alloys
US20150151387A1 (en) * 2013-12-04 2015-06-04 Honeywell International Inc. Zinc-based lead-free solder compositions
US9646918B2 (en) * 2014-08-14 2017-05-09 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method

Also Published As

Publication number Publication date
US20180047689A1 (en) 2018-02-15
CN107408517B (zh) 2021-02-12
KR20170136504A (ko) 2017-12-11
TWI688447B (zh) 2020-03-21
WO2016161339A1 (en) 2016-10-06
CN107408517A (zh) 2017-11-28
KR102510801B1 (ko) 2023-03-17
TW201642992A (zh) 2016-12-16

Similar Documents

Publication Publication Date Title
US20240030086A1 (en) Bga stim package architecture for high performance systems
TWI515809B (zh) 無鉛焊料合金之摻雜及藉其形成之結構
US20110006415A1 (en) Solder interconnect by addition of copper
WO2019245693A1 (en) Electrical interconnections with improved compliance
JP2003303842A (ja) 半導体装置およびその製造方法
US20070158391A1 (en) Method for joining electronic parts finished with nickel and electronic parts finished with electroless nickel
JPWO2013132942A1 (ja) 接合方法、接合構造体およびその製造方法
KR20090035294A (ko) 아연 및 아연합금을 이용한 비아 및 그의 형성 방법, 그를3차원 다중 칩 스택 패키지 제조 방법
JP2008161881A (ja) 接合材料およびモジュール構造体
US20150371962A1 (en) Terminal structure, semiconductor device, and terminal forming method
JP6729331B2 (ja) 電子装置及び電子装置の製造方法
JP2018510505A (ja) 薄型ＦＬＩアプリケーションのためのＣｕ表面仕上げ上のＺｎドープ半田
TWI540015B (zh) Lead free solder ball
JP6699846B2 (ja) マイクロ電子構造体における相互接続パッドの表面仕上げ材
JP6455091B2 (ja) 電子装置及び電子装置の製造方法
US7560373B1 (en) Low temperature solder metallurgy and process for packaging applications and structures formed thereby
US20150247244A1 (en) Thin nib or cob capping layer for non-noble metallic bonding landing pads
KR102014690B1 (ko) 리버스 리플로우용 심재 및 반도체 패키지의 제조 방법
US9741676B1 (en) Tin-indium based low temperature solder alloy
US20190067176A1 (en) Void reduction in solder joints using off-eutectic solder
JP2015168007A (ja) ソルダーボール及びこれを含む回路基板
CN117546285A (zh) 用于细间距异构应用的第一级互连凸块下金属化部
JP2015188902A (ja) はんだ組成物、はんだペースト、はんだ接合構造、及び電子機器
US20150001706A1 (en) Systems and methods for avoiding protrusions in injection molded solder
JP2002313983A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190327

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200311

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200317

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200601

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210219

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20210817