JP2018502376A - 複数のコンピュートサブシステムを備えるチップ上のシステム - Google Patents
複数のコンピュートサブシステムを備えるチップ上のシステム Download PDFInfo
- Publication number
- JP2018502376A JP2018502376A JP2017528810A JP2017528810A JP2018502376A JP 2018502376 A JP2018502376 A JP 2018502376A JP 2017528810 A JP2017528810 A JP 2017528810A JP 2017528810 A JP2017528810 A JP 2017528810A JP 2018502376 A JP2018502376 A JP 2018502376A
- Authority
- JP
- Japan
- Prior art keywords
- compute subsystem
- network
- subsystem
- server
- soc
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015654 memory Effects 0.000 claims abstract description 223
- 238000012545 processing Methods 0.000 claims abstract description 68
- 238000000034 method Methods 0.000 claims description 37
- 230000001427 coherent effect Effects 0.000 claims description 22
- 230000002093 peripheral effect Effects 0.000 claims description 13
- 230000003213 activating effect Effects 0.000 claims description 3
- 238000007726 management method Methods 0.000 description 82
- 238000003860 storage Methods 0.000 description 71
- 238000004891 communication Methods 0.000 description 22
- 230000006870 function Effects 0.000 description 22
- 230000008569 process Effects 0.000 description 13
- 238000010586 diagram Methods 0.000 description 12
- 230000007246 mechanism Effects 0.000 description 11
- 230000006855 networking Effects 0.000 description 10
- 230000003287 optical effect Effects 0.000 description 9
- 238000005516 engineering process Methods 0.000 description 8
- 230000004044 response Effects 0.000 description 6
- 238000013500 data storage Methods 0.000 description 5
- 238000012986 modification Methods 0.000 description 5
- 230000004048 modification Effects 0.000 description 5
- 238000012546 transfer Methods 0.000 description 5
- 238000004590 computer program Methods 0.000 description 4
- 230000001133 acceleration Effects 0.000 description 3
- 238000004458 analytical method Methods 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 3
- 238000001816 cooling Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000007493 shaping process Methods 0.000 description 3
- 230000003068 static effect Effects 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000001413 cellular effect Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000003993 interaction Effects 0.000 description 2
- 238000013515 script Methods 0.000 description 2
- 230000003936 working memory Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000004883 computer application Methods 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 235000014510 cooky Nutrition 0.000 description 1
- 230000001186 cumulative effect Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000005055 memory storage Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000002085 persistent effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L47/00—Traffic control in data switching networks
- H04L47/70—Admission control; Resource allocation
- H04L47/78—Architectures of resource allocation
- H04L47/782—Hierarchical allocation of resources, e.g. involving a hierarchy of local and centralised entities
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
- G06F12/0811—Multiuser, multiprocessor or multiprocessing cache systems with multilevel cache hierarchies
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4027—Coupling between buses using bus bridges
- G06F13/4031—Coupling between buses using bus bridges with arbitration
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
- G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
- G06F15/7867—Architectures of general purpose stored program computers comprising a single central processing unit with reconfigurable architecture
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/10—Packet switching elements characterised by the switching fabric construction
- H04L49/109—Integrated on microchip, e.g. switch-on-chip
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L67/00—Network arrangements or protocols for supporting network services or applications
- H04L67/01—Protocols
- H04L67/10—Protocols in which an application is distributed across nodes in the network
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F2213/0038—System on Chip
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Computing Systems (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Sources (AREA)
- Multi Processors (AREA)
- Microcomputers (AREA)
Abstract
Description
[図7は、SoCを構成し起動するための一例の方法を示す。]
[図8及び図9は、本発明の実施形態を実施することができる特定の環境の例を示しており、以下のセクションは他の用途において検討されているため、所望であればこのセクションはざっと目を通すだけでも良い。この用途を検討する際、それらが、単にあなた方の実装形態だけでなく、様々な状況に適用し得るような態様を包含することを望んでいることを覚えておいて下さい]
複数のメモリリソースを備え、コンピュートサービスを提供するためのサーバコンピュートサブシステムと、
I/Oサブシステムと、複数のメモリリソースとを備え、ホストシステム及びサーバコンピュートサブシステムに関するネットワークトラフィックを管理するためのネットワークコンピュートサブシステムであって、I/Oサブシステムを介してサーバコンピュートサブシステム及びホストシステムと通信するネットワークコンピュートサブシステムと、 サーバコンピュートサブシステム及びネットワークコンピュートサブシステムに関するメモリリソースを管理するための管理コンピュートサブシステムとを備え、
SoCが、サーバコンピュートサブシステム及びネットワークコンピュートサブシステムの各々に関して外部メモリと通信することが可能なチップ上のシステム(SoC)。
コンピュートサービスを提供するためのサーバコンピュートサブシステムと、
ホストシステム及びサーバコンピュートサブシステムに関するネットワークトラフィックを管理するためのネットワークコンピュートサブシステムと、
サーバコンピュートサブシステム及びネットワークコンピュートサブシステムに関するリソースを管理するための管理コンピュートサブシステムとを備えるチップ上のシステム(SoC)。
SoCのネットワークコンピュートサブシステム及びサーバコンピュートサブシステムを起動し、サーバコンピュートサブシステムがコンピュートサービスを提供するように構成され、ネットワークコンピュートサブシステムが、ホストシステム及びサーバコンピュートサブシステムに関するネットワークトラフィックを管理するように構成されることと、
ネットワークコンピュートサブシステムのための処理及びメモリリソースの専用プールから1つまたは複数の専用の処理及びメモリリソースをネットワークコンピュートサブシステムに割り当てることによって、ネットワークコンピュートサブシステムのための専用の処理及びメモリリソースを構成することと、
サーバコンピュートサブシステムに関して利用可能な専用の処理及びメモリリソースから1つまたは複数の専用の処理及びメモリリソースをサーバコンピュートサブシステムに割り当てることによって、サーバコンピュートサブシステムのための専用の処理及びメモリリソースを構成することとを含み、
ネットワークコンピュートサブシステムがI/Oサブシステムを備え、サーバコンピュートサブシステムがI/Oサブシステムを介してホストシステムと通信する方法。
Claims (15)
- ホストシステムと通信するように構成されたチップ上のシステム(SoC)であって、前記SoCが、
コンピュートサービスを提供するためのサーバコンピュートサブシステムと、
前記ホストシステム及び前記サーバコンピュートサブシステムに関するネットワークトラフィックを管理するためのネットワークコンピュートサブシステムと、
前記サーバコンピュートサブシステム及び前記ネットワークコンピュートサブシステムに関するリソースを管理するための管理コンピュートサブシステムとを備える、チップ上のシステム(SoC)。 - 前記ネットワークコンピュートサブシステムが、I/Oサブシステムを備え、前記I/Oサブシステムが、前記サーバコンピュートサブシステムと通信するための第1のインターフェースと、前記ホストシステムと通信するための第2のインターフェースとを含む、請求項1に記載のSoC。
- 前記第1のインターフェース及び前記第2のインターフェースが周辺機器コンポーネント相互接続エクスプレス(PCIe)インターフェースである、請求項2に記載のSoC。
- 前記SoCが、外部メモリと通信するように構成され、前記ネットワークコンピュートサブシステムまたは前記サーバコンピュートサブシステムのみが前記外部メモリと通信することができるように、前記外部メモリが、前記ネットワークコンピュートサブシステムまたは前記サーバコンピュートサブシステムのいずれかから論理的または物理的に隔離される、先行請求項のいずれかに記載のSoC。
- 前記ネットワークコンピュートサブシステム及び前記サーバコンピュートサブシステムが各々その独自の専用メモリリソースを備える、先行請求項のいずれかに記載のSoC。
- 前記メモリリソースが、1つまたは複数のメモリコントローラ、レベル1キャッシュ、レベル2キャッシュまたはレベル3キャッシュを含む、請求項5に記載のSoC。
- 前記管理コンピュートサブシステムが、前記サーバコンピュートサブシステム及び前記ネットワークコンピュートサブシステムにメモリリソースを割り当てるように構成される、請求項5または6に記載のSoC。
- 前記管理コンピュートサブシステムが、ハードウェアまたはソフトウェア構成に基づいてメモリリソースを割り当てるように構成される、請求項5〜7のいずれかに記載のSoC。
- 前記サーバコンピュートサブシステムのための前記専用メモリリソースが、サーバコンピュートサブシステムコヒーレント相互接続ネットワークに通信可能に結合される、請求項5〜8のいずれかに記載のSoC。
- 前記ネットワークコンピュートサブシステムのための前記専用メモリリソースが、ネットワークコンピュートサブシステムコヒーレント相互接続ネットワークに通信可能に結合される、請求項5〜9のいずれかに記載のSoC。
- 前記SoCがさらに、前記サーバコンピュートサブシステム及び前記ネットワークコンピュートサブシステムによって共有される1つまたは複数のリソースを備える、先行請求項のいずれかに記載のSoC。
- 前記ネットワークコンピュートサブシステムが第1の電力ドメイン上にあり、前記サーバコンピュートサブシステムが第2の電力ドメイン上にある、先行請求項のいずれかに記載のSoC。
- 前記サーバコンピュートサブシステム及び前記ネットワークコンピュートサブシステムが、別個のリセットドメインにある、先行請求項のいずれかに記載のSoC。
- ホストシステムと通信するように構成されたシステムオンチップ(SoC)に関する方法であって、前記方法が、
前記SoCのネットワークコンピュートサブシステム及びサーバコンピュートサブシステムを起動し、前記サーバコンピュートサブシステムがコンピュートサービスを提供するように構成され、前記ネットワークコンピュートサブシステムが、前記ホストシステム及び前記サーバコンピュートサブシステムに関するネットワークトラフィックを管理するように構成されることと、
前記ネットワークコンピュートサブシステムのための処理及びメモリリソースの専用プールから1つまたは複数の専用の処理及びメモリリソースを前記ネットワークコンピュートサブシステムに割り当てることによって、前記ネットワークコンピュートサブシステムのための専用の処理及びメモリリソースを構成することと、
前記サーバコンピュートサブシステムに関して利用可能な専用の処理及びメモリリソースから1つまたは複数の専用の処理及びメモリリソースを前記サーバコンピュートサブシステムに割り当てることによって、前記サーバコンピュートサブシステムのための専用の処理及びメモリリソースを構成することとを含み、
前記ネットワークコンピュートサブシステムがI/Oサブシステムを備え、前記サーバコンピュートサブシステムが前記I/Oサブシステムを介して前記ホストシステムと通信する方法。 - 前記ネットワークコンピュートサブシステムをリセットせずに、前記サーバコンピュートサブシステムをリセットすることをさらに含む、請求項14に記載の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US14/578,004 | 2014-12-19 | ||
US14/578,004 US10523585B2 (en) | 2014-12-19 | 2014-12-19 | System on a chip comprising multiple compute sub-systems |
PCT/US2015/067156 WO2016100978A1 (en) | 2014-12-19 | 2015-12-21 | System on a chip comprising multiple compute sub-systems |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018502376A true JP2018502376A (ja) | 2018-01-25 |
JP6514330B2 JP6514330B2 (ja) | 2019-05-15 |
Family
ID=55182570
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017528810A Active JP6514330B2 (ja) | 2014-12-19 | 2015-12-21 | 複数のコンピュートサブシステムを備えるチップ上のシステム |
Country Status (5)
Country | Link |
---|---|
US (1) | US10523585B2 (ja) |
EP (1) | EP3234798B1 (ja) |
JP (1) | JP6514330B2 (ja) |
CN (1) | CN107111585B (ja) |
WO (1) | WO2016100978A1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2021052386A (ja) * | 2019-08-16 | 2021-04-01 | ウルトラソック、テクノロジーズ、リミテッドUltrasoc Technologies Limited | システムオンチップにおけるイベントメッセージのブロードキャスティング |
JP2021528929A (ja) * | 2018-07-04 | 2021-10-21 | グラフコアー リミテッドGraphcore Limited | データ通過ゲートウェイ |
Families Citing this family (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11023453B2 (en) * | 2015-01-29 | 2021-06-01 | Hewlett Packard Enterprise Development Lp | Hash index |
US10313217B2 (en) * | 2015-03-13 | 2019-06-04 | Samsung Electronics Co., Ltd. | System on chip (SoC) capable of sharing resources with network device and devices having the SoC |
US9658671B2 (en) * | 2015-09-28 | 2017-05-23 | Qualcomm Incorporated | Power-aware CPU power grid design |
US9910673B2 (en) * | 2016-04-19 | 2018-03-06 | Xiaolin Wang | Reconfigurable microprocessor hardware architecture |
US10445099B2 (en) | 2016-04-19 | 2019-10-15 | Xiaolin Wang | Reconfigurable microprocessor hardware architecture |
US10761938B2 (en) | 2016-09-30 | 2020-09-01 | Intel Corporation | System and method for granular reset management without reboot |
US11488004B2 (en) * | 2017-04-17 | 2022-11-01 | Cerebras Systems Inc. | Neuron smearing for accelerated deep learning |
WO2018193352A1 (en) | 2017-04-17 | 2018-10-25 | Cerebras Systems Inc. | Dataflow triggered tasks for accelerated deep learning |
US11232347B2 (en) | 2017-04-17 | 2022-01-25 | Cerebras Systems Inc. | Fabric vectors for deep learning acceleration |
US11249779B2 (en) * | 2017-09-01 | 2022-02-15 | Intel Corporation | Accelerator interconnect assignments for virtual environments |
US10573598B2 (en) * | 2017-09-28 | 2020-02-25 | Xilinx, Inc. | Integration of a programmable device and a processing system in an integrated circuit package |
CN110663036B (zh) * | 2017-12-04 | 2023-04-25 | 谷歌有限责任公司 | 使用片上系统的数据的同步处理 |
WO2020044152A1 (en) | 2018-08-28 | 2020-03-05 | Cerebras Systems Inc. | Scaled compute fabric for accelerated deep learning |
WO2020044208A1 (en) | 2018-08-29 | 2020-03-05 | Cerebras Systems Inc. | Isa enhancements for accelerated deep learning |
WO2020044238A1 (en) | 2018-08-29 | 2020-03-05 | Cerebras Systems Inc. | Processor element redundancy for accelerated deep learning |
CN111147927A (zh) * | 2018-11-06 | 2020-05-12 | 中国电信股份有限公司 | 视频响应系统和方法及智能网卡 |
US10817455B1 (en) * | 2019-04-10 | 2020-10-27 | Xilinx, Inc. | Peripheral I/O device with assignable I/O and coherent domains |
US11544009B2 (en) * | 2019-04-11 | 2023-01-03 | Black Sesame Technologies Inc. | Heterogeneous computation and hierarchical memory image sensing pipeline |
US11593140B2 (en) | 2019-06-28 | 2023-02-28 | Hewlett Packard Enterprise Development Lp | Smart network interface card for smart I/O |
US11669468B2 (en) | 2019-06-28 | 2023-06-06 | Hewlett Packard Enterprise Development Lp | Interconnect module for smart I/O |
US20200133649A1 (en) * | 2019-12-23 | 2020-04-30 | Intel Corporation | Processor controlled programmable logic device modification |
CN111488310B (zh) * | 2020-03-26 | 2023-07-07 | 北京中电华大电子设计有限责任公司 | 一种Soc系统中分组算法功能扩展适配结构及方法 |
TWI771828B (zh) * | 2020-12-16 | 2022-07-21 | 英業達股份有限公司 | 重置方法、重置裝置及智能網卡 |
US11675722B2 (en) | 2021-04-16 | 2023-06-13 | Apple Inc. | Multiple independent on-chip interconnect |
US11586476B2 (en) * | 2021-05-24 | 2023-02-21 | Nxp Usa, Inc. | Resource sharing in a multi-core system |
US11803471B2 (en) | 2021-08-23 | 2023-10-31 | Apple Inc. | Scalable system on a chip |
US20230229757A1 (en) * | 2022-01-18 | 2023-07-20 | Xilinx, Inc. | Hierarchical hardware-software partitioning and configuration |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010518472A (ja) * | 2007-02-06 | 2010-05-27 | インターナショナル・ビジネス・マシーンズ・コーポレーション | プロセッサ・システムにおいて命令レベルでのリソース割り当ての識別を可能にする方法および装置 |
JP2011238231A (ja) * | 2010-05-07 | 2011-11-24 | Samsung Electronics Co Ltd | システムオンチップ、それを含む装置、及び該システムオンチップの電力制御方法 |
JP2014038652A (ja) * | 2013-10-10 | 2014-02-27 | Canon Inc | 通信装置及びその制御方法、プログラム |
Family Cites Families (43)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6426846A (en) | 1987-07-23 | 1989-01-30 | Agency Ind Science Techn | Optical recording medium |
JP3365581B2 (ja) | 1994-07-29 | 2003-01-14 | 富士通株式会社 | 自己修復機能付き情報処理装置 |
JP2001290510A (ja) | 2001-02-05 | 2001-10-19 | Hitachi Ltd | 自動車用制御ユニット |
US6691192B2 (en) | 2001-08-24 | 2004-02-10 | Intel Corporation | Enhanced general input/output architecture and related methods for establishing virtual channels therein |
US8412915B2 (en) | 2001-11-30 | 2013-04-02 | Altera Corporation | Apparatus, system and method for configuration of adaptive integrated circuitry having heterogeneous computational elements |
JP2003316752A (ja) | 2002-04-25 | 2003-11-07 | Nec Corp | マルチプロセッサシステムおよびリソース割り当て方法 |
US20120173732A1 (en) | 2002-10-22 | 2012-07-05 | Sullivan Jason A | Systems and methods for providing resources and interactivity in computer systems |
US7162279B2 (en) * | 2002-12-20 | 2007-01-09 | Intel Corporation | Portable communication device having dynamic power management control and method therefor |
US7290260B2 (en) | 2003-02-20 | 2007-10-30 | International Business Machines Corporation | Dynamic processor redistribution between partitions in a computing system |
US7412588B2 (en) * | 2003-07-25 | 2008-08-12 | International Business Machines Corporation | Network processor system on chip with bridge coupling protocol converting multiprocessor macro core local bus to peripheral interfaces coupled system bus |
US7353362B2 (en) | 2003-07-25 | 2008-04-01 | International Business Machines Corporation | Multiprocessor subsystem in SoC with bridge between processor clusters interconnetion and SoC system bus |
WO2005022380A1 (ja) | 2003-08-29 | 2005-03-10 | Ipflex Inc. | データ処理装置 |
EP1690185A4 (en) | 2003-10-20 | 2007-04-04 | Rhode Island Education | UPPER MEMORY MEMORY STRUCTURE FOR STORAGE SERVERS |
US9264384B1 (en) * | 2004-07-22 | 2016-02-16 | Oracle International Corporation | Resource virtualization mechanism including virtual host bus adapters |
US7979862B2 (en) | 2004-12-21 | 2011-07-12 | Hewlett-Packard Development Company, L.P. | System and method for replacing an inoperable master workload management process |
JP4856983B2 (ja) | 2006-03-02 | 2012-01-18 | 株式会社日立製作所 | ストレージシステム及びスケジューリング方法 |
JP4786248B2 (ja) | 2005-08-09 | 2011-10-05 | 株式会社日立製作所 | ストレージシステムの構成管理装置及び構成管理方法 |
US8566479B2 (en) | 2005-10-20 | 2013-10-22 | International Business Machines Corporation | Method and system to allow logical partitions to access resources |
FR2898753B1 (fr) | 2006-03-16 | 2008-04-18 | Commissariat Energie Atomique | Systeme sur puce a controle semi-distribue |
US7783788B1 (en) * | 2006-04-28 | 2010-08-24 | Huawei Technologies Co., Ltd. | Virtual input/output server |
JP2008044581A (ja) | 2006-08-21 | 2008-02-28 | Land Works:Kk | ルーフキャリア |
US7624222B2 (en) | 2006-10-06 | 2009-11-24 | International Business Machines Corporation | South bridge system and method |
US7464448B2 (en) | 2006-10-12 | 2008-12-16 | Illinois Tool Works Inc. | Side-release buckle assembly |
US8082547B1 (en) | 2006-10-31 | 2011-12-20 | Hewlett-Packard Development Company, L.P. | Reallocating hardware resources among workloads in accordance with license rights |
US7797509B2 (en) | 2007-01-11 | 2010-09-14 | Netlogic Microsystems, Inc. | Systems and methods for utilizing an extended translation look-aside buffer having a hybrid memory structure |
US8103853B2 (en) * | 2008-03-05 | 2012-01-24 | The Boeing Company | Intelligent fabric system on a chip |
EP2323036A4 (en) | 2008-08-04 | 2011-11-23 | Fujitsu Ltd | MULTIPROCESSOR SYSTEM, ADMINISTRATION DEVICE FOR A MULTIPROCESSOR SYSTEM AND COMPUTER READABLE RECORDING MEDIUM IN WHICH AN ADMINISTRATIVE PROGRAM FOR A MULTIPROCESSOR SYSTEM IS RECORDED |
US9973446B2 (en) | 2009-08-20 | 2018-05-15 | Oracle International Corporation | Remote shared server peripherals over an Ethernet network for resource virtualization |
US9465771B2 (en) | 2009-09-24 | 2016-10-11 | Iii Holdings 2, Llc | Server on a chip and node cards comprising one or more of same |
WO2011150346A2 (en) | 2010-05-28 | 2011-12-01 | Laurich Lawrence A | Accelerator system for use with secure data storage |
US9075764B2 (en) | 2010-08-11 | 2015-07-07 | Apple Inc. | Multiprocessor system-on-a-chip for machine vision algorithms |
US8904115B2 (en) | 2010-09-28 | 2014-12-02 | Texas Instruments Incorporated | Cache with multiple access pipelines |
KR101863929B1 (ko) * | 2011-02-23 | 2018-06-01 | 엘지전자 주식회사 | 무선통신 시스템에서 m2m(machine to machine) 기기가 멀티캐스트 데이터 관련 정보를 송신 및 수신하는 방법과 이를 위한 장치 |
KR101855399B1 (ko) | 2011-03-24 | 2018-05-09 | 삼성전자주식회사 | 데이터 트래픽을 개선한 SoC 및 이의 동작 방법 |
JP5939740B2 (ja) * | 2011-04-11 | 2016-06-22 | インターナショナル・ビジネス・マシーンズ・コーポレーションInternational Business Machines Corporation | 動的にリソースを割り当てる方法、システム及びプログラム |
KR101949382B1 (ko) | 2012-04-04 | 2019-02-18 | 삼성전자주식회사 | 서비스 품질의 향상을 위한 시스템 온 칩 및 시스템 온 칩의 제어 방법 |
US8990455B1 (en) | 2012-06-21 | 2015-03-24 | Cypress Semiconductor Corporation | Offloading tasks from a central processing unit to peripheral function engines |
US8959402B2 (en) * | 2012-10-04 | 2015-02-17 | Qualcomm Incorporated | Method for preemptively restarting software in a multi-subsystem mobile communication device to increase mean time between failures |
US20140100837A1 (en) | 2012-10-08 | 2014-04-10 | Stefan Heinen | Integration verification system |
US8934377B2 (en) * | 2013-03-11 | 2015-01-13 | Netspeed Systems | Reconfigurable NoC for customizing traffic and optimizing performance after NoC synthesis |
US8959266B1 (en) | 2013-08-02 | 2015-02-17 | Intel Corporation | Dynamic priority control based on latency tolerance |
US9684597B1 (en) | 2014-08-07 | 2017-06-20 | Chelsio Communications, Inc. | Distributed cache coherent shared memory controller integrated with a protocol offload network interface card |
US10394731B2 (en) | 2014-12-19 | 2019-08-27 | Amazon Technologies, Inc. | System on a chip comprising reconfigurable resources for multiple compute sub-systems |
-
2014
- 2014-12-19 US US14/578,004 patent/US10523585B2/en active Active
-
2015
- 2015-12-21 WO PCT/US2015/067156 patent/WO2016100978A1/en active Application Filing
- 2015-12-21 CN CN201580069081.3A patent/CN107111585B/zh active Active
- 2015-12-21 EP EP15826246.9A patent/EP3234798B1/en active Active
- 2015-12-21 JP JP2017528810A patent/JP6514330B2/ja active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010518472A (ja) * | 2007-02-06 | 2010-05-27 | インターナショナル・ビジネス・マシーンズ・コーポレーション | プロセッサ・システムにおいて命令レベルでのリソース割り当ての識別を可能にする方法および装置 |
JP2011238231A (ja) * | 2010-05-07 | 2011-11-24 | Samsung Electronics Co Ltd | システムオンチップ、それを含む装置、及び該システムオンチップの電力制御方法 |
JP2014038652A (ja) * | 2013-10-10 | 2014-02-27 | Canon Inc | 通信装置及びその制御方法、プログラム |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2021528929A (ja) * | 2018-07-04 | 2021-10-21 | グラフコアー リミテッドGraphcore Limited | データ通過ゲートウェイ |
JP7322131B2 (ja) | 2018-07-04 | 2023-08-07 | グラフコアー リミテッド | データ通過ゲートウェイ |
JP2021052386A (ja) * | 2019-08-16 | 2021-04-01 | ウルトラソック、テクノロジーズ、リミテッドUltrasoc Technologies Limited | システムオンチップにおけるイベントメッセージのブロードキャスティング |
JP7326231B2 (ja) | 2019-08-16 | 2023-08-15 | シーメンス インダストリー ソフトウェア インコーポレイテッド | システムオンチップにおけるイベントメッセージのブロードキャスティング |
Also Published As
Publication number | Publication date |
---|---|
EP3234798B1 (en) | 2023-04-05 |
CN107111585A (zh) | 2017-08-29 |
WO2016100978A1 (en) | 2016-06-23 |
CN107111585B (zh) | 2020-06-05 |
EP3234798A1 (en) | 2017-10-25 |
US10523585B2 (en) | 2019-12-31 |
JP6514330B2 (ja) | 2019-05-15 |
US20160182398A1 (en) | 2016-06-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6514330B2 (ja) | 複数のコンピュートサブシステムを備えるチップ上のシステム | |
US10394731B2 (en) | System on a chip comprising reconfigurable resources for multiple compute sub-systems | |
JP7200078B2 (ja) | I/oステアリングエンジンを備えるシステムオンチップ | |
US10248607B1 (en) | Dynamic interface port assignment for communication transaction | |
JP6445710B2 (ja) | マルチモード・システム・オン・チップ | |
US10437492B1 (en) | Input/output adapter with offload pipeline for data copying | |
US10915486B1 (en) | Ingress data placement | |
US9459897B2 (en) | System and method for providing data analysis service in cloud environment | |
US9864701B1 (en) | Resource mapping for an input/output device | |
US10970118B2 (en) | Shareable FPGA compute engine | |
US9910813B1 (en) | Single function using multiple ports | |
CN108293047B (zh) | 由用户访问跨多个分布式计算网络的资源的系统和方法 | |
WO2017083313A1 (en) | Systems and methods for coordinating data caching on virtual storage appliances | |
US9836421B1 (en) | Standardized interface for network using an input/output (I/O) adapter device | |
US20230342496A1 (en) | Trust brokering and secure information container migration |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180628 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180717 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181015 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190325 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190411 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6514330 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20190426 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20190426 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |