JP2018501700A - コンポジット映像ブロードキャスト信号の品質の測定方法、装置及び記憶媒体 - Google Patents

Abstract

本発明は、コンポジット映像ブロードキャスト信号ＣＶＢＳの品質の測定方法を開示している。該方法は、予め記憶されている標準映像コードストリームをＣＶＢＳに変換し、前記ＣＶＢＳに対してアナログ−デジタル変換を行い、変換された信号内の水平及び垂直同期信号に基づいて、変換後の各行のＣＶＢＳに対応する数値をそれぞれ記憶し、記憶されている前記各行のＣＶＢＳに対応する数値に基づいて、前記ＣＶＢＳの品質を計算する。本発明はさらに、前記方法を実現する装置及び記憶媒体を同時に開示している。【選択図】図１

Description

本発明は、映像信号の性能試験技術分野に関し、特にコンポジット映像ブロードキャスト信号（ＣＶＢＳ：Ｃｏｍｐｏｓｉｔｅ Ｖｉｄｅｏ Ｂｒｏａｄｃａｓｔ Ｓｉｇｎａｌ）の品質の測定方法、装置及び記憶媒体に関する。

ＣＶＢＳ（色彩、映像、ブランキング、同期信号）は、複雑なコンポジット映像信号であり、多くの種類のアナログ電圧レベル、時間間隔、境界レートなどの指標が含まれている。現在、映像信号収集、記録及び処理システム、例えば、映像収集カード、画像記録機器及びテレビ追跡システムなどに関する研究試験も既に広がっている。

現在、ＣＶＢＳの品質に関する試験の自動化度が低いため、測定効果が良くない。現有の一部の高価な専用試験装置でも、試験中で依然として試験要員の設置と手動操作に頼られ、試験コストが高いだけではなく、人による誤差が混入することは避けられない。そのため、現在のデジタルセットトップボックス市場のニーズが高速成長している時期において、自動化、高効率、低コストの測定方法が求められる。

現在の技術問題を解決するため、本発明の実施例は、コンポジット映像ブロードキャスト信号の品質の測定方法、装置及び記憶媒体を提供している。

本発明の実施例は、ＣＶＢＳの品質の測定方法を提供し、該方法は、
予め記憶されている標準映像コードストリームをＣＶＢＳに変換することと、前記ＣＶＢＳに対してアナログ−デジタル変換を行い、変換された信号内の水平及び垂直同期信号（Ｌｉｎｅ−ｆｉｅｌｄ ｓｙｎｃｈｒｏｎｉｚａｔｉｏｎ ｓｉｇｎａｌ）に基づいて、変換後の各行のＣＶＢＳに対応する数値をそれぞれ記憶することと、記憶されている前記各行のＣＶＢＳに対応する数値に基づいて、前記ＣＶＢＳの品質を計算することと、を含む。

１つの実施例において、該方法はさらに、
前記ＣＶＢＳに対して、アナログ−デジタル変換並びに水平及び垂直同期信号の測位をそれぞれ行い、変換後の各行のＣＶＢＳに対応する数値並びに水平及び垂直同期信号をそれぞれ入手することを含む。

１つの実施例において、該方法はさらに、算出された前記ＣＶＢＳの品質を表示することを含む。

１つの実施例において、記憶されている前記各行のＣＶＢＳに対応する数値に基づいて、前記ＣＶＢＳの品質を計算することは、
ＣＶＢＳ測定標準に基づいて、記憶されている相応の行のＣＶＢＳに対応する数値を取り出し、前記取り出されたＣＶＢＳに対応する数値に基づいて、ＣＶＢＳの品質を計算することを含む。

本発明の実施例はさらに記憶媒体を提供し、該記憶媒体は１つのセットの命令を含み、前記命令を実行する場合、少なくとも１つのプロセッサに上記の操作を実行させる。

本発明の実施例はさらに、ＣＶＢＳの品質の測定装置を提供し、該装置は、
標準映像コードストリームを予め記憶するように構成される第１記憶モジュールと、
前記第１記憶モジュールで予め記憶されている標準映像コードストリームを被試験セットトップボックスに伝送し、アナログ−デジタル変換モジュールにより変換された信号内の水平及び垂直同期信号に基づいて、変換後の各行のＣＶＢＳに対応する数値をそれぞれ記憶し、記憶されている前記各行のＣＶＢＳに対応する数値に基づいて、前記ＣＶＢＳの品質を計算するように構成される実行モジュールと、
被試験セットトップボックスにより出力されたＣＶＢＳに対してアナログ−デジタル変換を行うように構成されるアナログ−デジタル変換モジュールと、
前記標準映像コードストリームをＣＶＢＳに変換して出力するように構成される被試験セットトップボックスと、
を含む。

１つの実施例において、前記装置はさらに、前記被試験セットトップボックスに出力されるＣＶＢＳに対して、水平及び垂直同期信号の測位を行い、水平及び垂直同期信号を入手するように構成される水平及び垂直同期信号測位モジュールを含む。

１つの実施例において、前記装置はさらに、算出された前記ＣＶＢＳの品質を表示するように構成される表示モジュールを含む。

ここで、前記実行モジュールは、
前記第１記憶モジュールに予め記憶されている標準映像コードストリームを、被試験セットトップボックスに伝送するように構成される送受信モジュールと、
アナログ−デジタル変換モジュールによって、変換された信号内の水平及び垂直同期信号に基づいて、変換後の各行のＣＶＢＳに対応する数値を第２記憶モジュールにそれぞれ記憶し、記憶されている前記各行のＣＶＢＳに対応する数値に基づいて、前記ＣＶＢＳの品質を計算するように構成される計算処理モジュールと、
変換後の各行のＣＶＢＳに対応する数値を記憶するように構成される第２記憶モジュールと、
を含む。

１つの実施例において、前記第２記憶モジュールはＲＡＭである。

１つの実施例において、前記ＲＡＭは画像の行と列の時間単位に従って分割される。

本発明の実施例に提供されているコンポジット映像ブロードキャスト信号の品質の測定方法、装置及び記憶媒体は、予め記憶されている標準映像コードストリームをＣＶＢＳに変換し、前記ＣＶＢＳに対してアナログ−デジタル変換を行い、変換された信号内の水平及び垂直同期信号に基づいて、変換後の各行のＣＶＢＳに対応する数値をそれぞれ記憶し、記憶されている前記各行のＣＶＢＳに対応する数値に基づいて、前記ＣＶＢＳの品質を計算する。本発明の実施例において、標準映像コードストリームを利用し、ＦＰＧＡをハードウェアのコアとして実現することが可能である。従来の試験方法と比較すると、試験環境のコストが低く、その機能を拡張しやすく、高速、簡単に全ての指標を一括的に試験することができ、計測器に対する人工的、複雑な操作は必要がなく、自動化試験の程度を大きく向上させ、さらに試験プロセスにおいて人工的な操作と試験計測器の調整が必要がないため、誤差の発生も減少されて、正確度が高まる。

本発明の実施例における前記コンポジット映像ブロードキャスト信号の品質の測定方法を実現するフローチャートである。 本発明の実施例における前記方法がＦＰＧＡを採用して実現する構成を示す図である。 本発明の実施例における前記コンポジット映像ブロードキャスト信号の品質の測定装置の構成を示す図である。 図３に示す装置内の実行モジュールの構成を示す図である。 ＣＶＢＳ映像信号のタイミング図である。 ＣＶＢＳ映像信号の電圧値が時間の勾配に伴って変化することを示す図である。 ＣＶＢＳ映像信号２Ｔ自乗正弦波を示す図である。 ＣＶＢＳ映像信号の振幅、周波数特性の利得変化を示す図である。 ＣＶＢＳ映像信号の色度／輝度の利得差と遅延差を示す図である。

図面（比例に基づいて描いているものとは限らない）において、似ている図面記号は異なる図面で似ている部品を描写することがある。異なるアルファベット接尾辞の似ている図面記号は、似ている部品の異なる例を示すことがある。図面は、限定する方式ではなく、例を通して本発明で記載されている各実施例を示す。

本発明の実施例において、予め記憶されている標準映像コードストリームをＣＶＢＳに変換し、前記ＣＶＢＳに対してアナログ−デジタル変換を行い、変換された信号内の水平及び垂直同期信号に基づいて、変換後の各行のＣＶＢＳに対応する数値をそれぞれ記憶し、記憶されている前記各行のＣＶＢＳに対応する数値に基づいて、前記ＣＶＢＳの品質を計算する。

以下、図面及び具体的な実施例に基づいて本発明をさらに詳しく説明する。

図１は、本発明の実施例における前記コンポジット映像ブロードキャスト信号の品質の測定方法を実現するフローチャートであり、図１に示すように、ステップ１０１〜１０３を含む。

ステップ１０１において、予め記憶されている標準映像コードストリームをＣＶＢＳに変換する。

ステップ１０２において、前記ＣＶＢＳに対してアナログ−デジタル変換を行い、変換された信号内の水平及び垂直同期信号に基づいて、変換後の各行のＣＶＢＳに対応する数値をそれぞれ記憶する。

ステップ１０３において、記憶されている前記各行のＣＶＢＳに対応する数値に基づいて、前記ＣＶＢＳの品質を計算する。

本発明の１つの実施例において、前記予め記憶されている標準映像コードストリームを被試験セットトップボックスに伝送し、前記被試験セットトップボックスによって前記標準映像コードストリームをＣＶＢＳに変換してもよい。

本発明の１つの実施例において、該方法はさらに、前記ＣＶＢＳに対してアナログ−デジタル変換並びに水平及び垂直同期信号の測位をそれぞれ行い、変換後の各行のＣＶＢＳに対応する数値並びに水平及び垂直同期信号をそれぞれ入手する。

ここで、より正確的、確実的に水平及び垂直同期信号を探し出すため、個別の水平及び垂直同期／行計数回路を採用し、前記水平及び垂直同期信号に対して測位を行うことができる。当然、ノイズ信号を考慮しない場合、水平及び垂直同期信号は直接にアナログ−デジタル変換後のＣＶＢＳにより入手することができる。

本発明の１つの実施例において、該方法はさらに、算出された前記ＣＶＢＳの品質を表示することを含む。

本発明の１つの実施例において、ステップ１０３で、前記記憶されている前記各行のＣＶＢＳに対応する数値に基づいて、前記ＣＶＢＳの品質を計算することは、
ＣＶＢＳ測定標準に基づいて、記憶されている相応の行のＣＶＢＳに対応する数値を取り出し、前記取り出されているＣＶＢＳに対応する数値に基づいて、ＣＶＢＳの品質を計算することを含む。

前記計算方法は、従来のＣＶＢＳ測定標準内の相応の公式に基づくものであり、詳しくは後続で説明する。

現在、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）内部のリソースが非常に豊富であるため、多くの機能モジュールが直接に生成、又は呼び出されることができる。そのため、本発明の実施例の主な機能はＦＰＧＡによって実現することができ、設計の難易度とコストを低減することができる。

本発明の実施例はさらに記憶媒体を提供し、該記憶媒体は１つのセットの命令を含み、前記命令を実行する場合、少なくとも１つのプロセッサに上記の操作を実行させる。

図２は、本発明の実施例における前記方法がＦＰＧＡを採用して実現する構成を示す図であり、図２に示すように、システムに電源を投入してから、ＦＰＧＡは外部のＥＥＰＲＯＭ１から標準映像コードストリーム、例えば、ＣＣＩＴＴＯ．３３コードストリーム（標準試験画像）を読み取り、イーサネットのインターフェースを介して被試験セットトップボックス４のイーサネットのインターフェースに出力する。被試験セットトップボックスは、該デジタル画像信号を受信してから、ＣＶＢＳを生成し、示されているＡ／Ｄ変換器５に伝送してデジタル−アナログ変換を行う。また、水平及び垂直同期／行計数回路６（ここで、ノイズ信号の干渉を考慮するため、前記水平及び垂直同期回路６を使用して、水平及び垂直同期信号に対して測位を行う）にも伝送し、ＦＰＧＡ２は、水平及び垂直同期／行計数回路６によって出力された水平及び垂直同期信号に基づいて、Ａ／Ｄ変換後の各行のＣＶＢＳに対応する数値（電圧値）の記憶アドレスを確定する。即ち、各行のＣＶＢＳに対応する数値をＲＡＭユニットに記憶するアドレスを確定する。その後、Ａ／Ｄ変換器５によって出力されたデータの大きさに基づいて、電圧信号の精確範囲及び該信号の時間軸上の位置情報を確定する（位置情報とＡＤ変換後の内部ＲＡＭに記憶されているアドレスが線形的にマッピングされている）。ＲＡＭに各行のＣＶＢＳに対応する電圧値があると、プロトコルによって規定された公式に基づいて、ＣＶＢＳの品質指標を計算することができる。また、１つの実施例において、最終的な計算結果は、シリアルポートを介して上位機器、又はＬＥＤディスプレイ３を選択して直観的に表示することができる。

本発明の実施例において、１つの行のＣＶＢＳのアナログ−デジタル変換後のデータが信号の出現の前後関係に従って、ＲＡＭアドレスに対応し、利点として、データ処理について、タイミング図だけを参照すれば、ＲＡＭユニットのアドレスを直観的に確定することができ、ロジックの設計難度を大きく低減することができる。行計数回路部分は、標準試験コードストリームから、指標試験に用いられる図面の所在行数を探し出すためである。

図３は、本発明の実施例における前記コンポジット映像ブロードキャスト信号の品質の測定装置の構成を示す図であり、図３に示すように、第１記憶モジュール３０１、実行モジュール３０２、アナログ−デジタル変換モジュール３０３及び被試験セットトップボックス３０４を含む。ここで、
前記第１記憶モジュール３０１は、メモリであっても良く、標準映像コードストリームを予め記憶するように構成される。

前記実行モジュール３０２は、前記第１記憶モジュールで予め記憶されている標準映像コードストリームを被試験セットトップボックスに伝送し、アナログ−デジタル変換モジュールにより変換された信号内の水平及び垂直同期信号に基づいて、変換後の各行のＣＶＢＳに対応する数値をそれぞれ記憶し、記憶されている前記各行のＣＶＢＳに対応する数値に基づいて、前記ＣＶＢＳの品質を計算するように構成される。

１つの実施例において、前記実行モジュール３０２は、記憶されている前記各行のＣＶＢＳに対応する数値に基づいて、前記ＣＶＢＳの品質を計算することは、
ＣＶＢＳ測定標準に基づいて、記憶されている相応の行のＣＶＢＳに対応する数値を取り出し、前記取り出されているＣＶＢＳに対応する数値に基づいて、ＣＶＢＳの品質を計算することを含む。

前記計算方法は、現行のＣＶＢＳ測定標準内の相応の公式に基づくものであり、詳しくは後続で説明する。

前記アナログ−デジタル変換モジュール３０３は、アナログ−デジタル変換器によって実現されても良く、前記被試験セットトップボックスによって出力されるＣＶＢＳに対して、アナログ−デジタル変換を行うように構成される。

前記被試験セットトップボックス３０４は、本発明の実施例に使用される場面の試験対象であり、前記標準映像コードストリームをＣＶＢＳに変換して出力するように構成される。

１つの実施例において、前記装置はさらに、水平及び垂直同期信号測位モジュール３０５を含み、前記被試験セットトップボックスによって出力されるＣＶＢＳに対して、水平及び垂直同期信号の測位を行い、水平及び垂直同期信号を入手するように構成される。

ここで、前記実行モジュール３０２及び水平及び垂直同期信号測位モジュール３０５は、中央処理ユニット（ＣＰＵ：Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）、デジタル信号プロセッサ（ＤＳＰ：Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）、又はフィールドプログラマブルゲートアレイ（ＦＰＧＡ：Ｆｉｅｌｄ−Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）によって実現される。

ここで、より正確的に、確実的に水平及び垂直同期信号を探し出すため、個別の水平及び垂直同期／行計数回路を採用し、前記水平及び垂直同期信号に対して測位を行うことができる。当然、ノイズ信号を考慮しない場合、水平及び垂直同期信号は直接にアナログ−デジタル変換後のＣＶＢＳにより入手することができる。

１つの実施例において、前記装置はさらに、算出された前記ＣＶＢＳの品質を表示するように構成される表示モジュール３０６を含む。

本発明の実施例において、標準映像コードストリームを利用し、ＦＰＧＡをハードウェアのコアとして実現することが可能である。従来の試験方法と比較すると、試験環境のコストが低く、その機能を拡張しやすく、高速、簡単に全ての指標を一括的に試験することができ、計測器に対する人工的、複雑な操作は必要がなく、自動化試験の程度を大きく向上させ、さらに試験プロセスにおいて人工的な操作と試験計測器の調整が必要がないため、誤差の発生も減少され、正確度が高まる。

１つの実施例において、図４に示すように、前記実行モジュール３０２は、送受信モジュール３０２１、計算処理モジュール３０２２及び第２記憶モジュール３０２３を含む。ここで、
前記送受信モジュール３０２１は、前記第１記憶モジュールに予め記憶されている標準映像コードストリームを、被試験セットトップボックスに伝送するように構成される。

前記計算処理モジュール３０２２は、アナログ−デジタル変換モジュールにより変換された信号内の水平及び垂直同期信号に基づいて、変換後の各行のＣＶＢＳに対応する数値を第２記憶モジュールにそれぞれ記憶し、記憶されている前記各行のＣＶＢＳに対応する数値に基づいて、前記ＣＶＢＳの品質を計算するように構成される。

前記第２記憶モジュール３０２３は、変換後の各行のＣＶＢＳに対応する数値を記憶するように構成される。

実際応用の場合、図２に示すように、前記第１記憶モジュール３０１はＥＥＰＲＯＭによって実現しても良く、標準のＣＣＩＴＴＯ．３３映像コードストリームを記憶し、それは標準の汎用のデータであり、これらの標準のデータは、図２内のＦＰＧＡ２を経由して、被試験セットトップボックス４に出力され、試験指標に使用される標準画像の基本ＣＶＢＳを生成する。前記ＥＥＰＲＯＭ内のデータは、ＦＰＧＡ内部に設置されているＩ^２Ｃインターフェースバスを介してＦＰＧＡにロジック出力する。

前記実行モジュール３０２は、ＦＰＧＡによって実現しても良く、該装置のコアな部分であり、データの送受信、データの記憶、データの処理、信号の品質指標の計算及び周辺機器のインターフェースに使用し、現在ＦＰＧＡ機器の内部のリソースが非常に豊富であるため、多くの機能モジュールが直接に生成、又は呼び出される。本発明の実施例はその内部リソースを十分に利用することができ、設計の難易度及びコストを低減することができる。

前記アナログ−デジタル変換モジュール３０３は、前記Ａ／Ｄ変換器によって実現しても良く、被試験セットトップボックスにより出力されたアナログＣＶＢＳ信号を受信し、それに対して高速、高精度のアナログ−デジタル変換、即ちＡ／Ｄ変換を行い、それの出力信号がデジタル信号であり、ＦＰＧＡ２でデータ処理を行うために用いられる。

ＡＤＣ変換レートの選択に関しては、現在多く使用されている標準画質ＰＡＬ規格を例として、画像の解像度が７６８×５７６、１秒当たり２５フレーム、垂直解像度が６２５であり（アクティブ行が５７６で、即ち実際に画像及び情報の伝送に用いられる行数が５７６行である）、行レート（線／秒）が２５×６２５＝１５６２５である。各行の持続時間が６４μｓであり、アクティブ行の持続時間が５２μｓである。これらのデータによれば、４０ｍｓ（１フレーム）の時間内に７６８×５７６個の画素を処理する必要があり、即ち約８３ｎｓで１つのアナログ量のＡＤ変換が完了するため、ＡＤＣの変換レートが１／８３＝１２．０４８ＭＳＰＳより低くしてはならない。ＰＡＬ規格の画素クロックから考えれば、それは約１３．５ＭＨｚであり、システム電力消費を削減しながら、サンプリング精度を確保するために、サンプリング定理によって算出したサンプリング信号が少なくとも２７ＭＨｚであり、画素クロックは、画素有効信号を同期させるためのものであり、各画素クロックが１つの画素の電圧値を出力する。

上記に説明した通り、本発明の実施例において、ＡＤＣの変換速度が２７ＭＳＰＳより低くしてはならない。ＡＤ９４３３は、１２ビット構成のモノリシックサンプリングＡ／Ｄ変換器であり、使用に便利で、該製品の変換レートが１２５ＭＳＰＳに達し、広帯域に適応するための設計を最適化している。

前記水平及び垂直同期信号測位モジュール３０５は、水平及び垂直同期／行計数回路によって実現することが可能であり、通常、実際の映像信号内にノイズが存在し、水平及び垂直同期信号を正確的、確実的に探し出すため、個別の水平及び垂直同期回路を使用しなければならない（ノイズ信号を考慮しない場合、理論上では、水平及び垂直同期信号が、ＣＶＢＳの波形特徴に基づいて、Ａ／Ｄ変換後のデジタル信号から測位することができる）、生成された水平及び垂直同期信号を、前記ＦＰＧＡ２内部のＲＡＭユニットの読み書きアドレスの測位信号とする。該水平及び垂直同期／行計数回路については、従来の回路であってもよく、ここで説明を省略する。

前記表示モジュール３０６は上位機／ＬＥＤディスプレイによって実現されても可能である。

また、前記図２には、ＦＰＧＡのメモリも設置され、即ち図内のＰＲＯＭ７である。システムに電源を投入してから、自動的にＦＰＧＡのダウンロードファイル、即ちＦＰＧＡ内のロジック（即ち、方法の全体フローにおけるＦＰＧＡより実施される相応操作）を、ＰＲＯＭからＦＰＧＡにダウンロードする。

本発明の実施例において、１つの線のＣＶＢＳのアナログ−デジタル変換後のデータが信号の出現の前後関係に従って、ＲＡＭアドレスに対応し、それによって、データ処理について、タイミング図だけを参照すれば、ＲＡＭユニットのアドレスを直観的に確定することができ、ロジックの設計難易度を大きく低減することができる。

上記に説明したように、本発明の実施例において、１つのフレームの画像内の信号のレベルの大きさ及び対応する画素を直観的に確定するため、ＦＰＧＡ内のＲＡＭを画像の行と列の時間単位に従って分割し、各ユニットの幅が１２ビットであっても良い。ＲＡＭ内の数値（即ち、信号レベル）の変化特徴及びＲＡＭアドレスに基づいて、試験信号のレベルの大きさ及びタイミング位置に容易にマッピングすることができ、それによって、試験すべきの各指標を計算することができる。以下、国家新聞出版広電総局のＣＶＢＳ映像試験指標に基づいて、ＣＶＢＳの各指標の自動的な試験方法を説明する。

映像出力の幅と映像同期の幅の測定については、下記の通りである。

まず、ＦＰＧＡはＥＥＰＲＯＭから標準試験コードストリームを読出し、イーサネットのインターフェースを介して、被試験セットトップボックスに出力し、被試験セットトップボックスはこのコードストリームデータを受信してから、行同期ヘッダ及びブランキングのレベルを加えて、Ｄ／Ａ変換を介して、ＣＶＢＳインターフェースで映像信号を出力する。本発明の実施例に記載されている試験システムは、このＣＶＢＳに対してＡ／Ｄ変換を行う場合、変換サイクルを３７．０３７ｎｓを設定し（即ち、変換レートが２７ＭＳＰＳである）、Ａ／Ｄ変換後のデータがＦＰＧＡ内部のＲＡＭに記憶され、該プロセスは後述のいくつの指標の試験において全て同様であり、相違点は行計数値だけ同じではないため、後述においてこの部分の内容を割愛して、「試験システムはメモリから標準試験コードストリームを読出し、被試験セットトップボックスによってＣＶＢＳを生成して出力する。」として略述する。

ＣＶＢＳ行信号のタイミング図（図５を参照）から分かるように、理想的な状況において、行計数が３６（試験画像の白色ストリップの中部を取る）に等しい場合、ＲＡＭ空間内の後部１４４０個のユニット内容は（説明の便宜上、本文内のデータは全て十進法である）ともに１４００であるはずであり（即ち、レベルは７００ｍｖである）、干渉をフィルタリングするために、実際結果として最後の１４４０個ユニットの内容の平均値を計算して映像出力の幅とすることができる。それに対して、映像同期の幅の計算は、ＲＡＭアドレスである２５からの１２８個のユニット内容の平均値を計算することになる。

輝度の非線形の測定については、下記の通りである。

試験システムはメモリから標準試験コードストリームを読出し、被試験セットトップボックスによってＣＶＢＳを生成して出力し、行計数が３６（中央の行番号の付近を選択する）である場合、理想的な状況において、ＲＡＭの後部の１４４０個のユニット内容は、上記勾配の時間と幅に従って変化され、図６に示すように、即ち２５０個のユニット毎に２８０（１４０ｍｖを表す）を増加する。干渉をフィルタリングするために、実際結果として２５０個のユニットの平均値であり、公式によれば、非線形度＝（Ａｍａｘ−Ａｍｉｎ）／Ａｍａｘ×１００％に従って、最終結果を算出する。

Ｋ係数の測定については、下記の通りである。

Ｋ係数は多くの定義があるが、通常、２Ｔ自乗正弦波歪み（Ｋ−２Ｔ）を使用して試験指標とする。そのタイミング、幅は図７を参照する。

該指標を試験する時に、試験システムはメモリから標準試験コードストリームを読出し、被試験セットトップボックスによってＣＶＢＳを生成して出力し、行計数が３６である場合、試験システムは、ＡＤ変換後に、図７のタイミング関係に基づいて、相関パラメータの所在のＲＡＭアドレス範囲を確定し、このアドレス範囲内（この時、ユニットアドレスは６４８前後のそれぞれ１５０個の記憶ユニットであり、合計は３０１個のユニットである）の数値を比較して、実際のＰ（即ち最大値）とａ（パルス底部の振幅で、図７において最小値である）を見つけ出し、Ｋ係数を算出する。

映像振幅、周波数特性の測定については、下記の通りである。

この指標の定義は、フィールド周波数（低周波数）からシステム公称であるカットオフ周波数（高周波）までの帯域範囲内で、チャネル入力と出力の間の、基準点周波数２５０ｋＨｚに対する利得変化であり、ｄＢを単位とし、図８を参照する。この２５０ｋＨｚ方形波信号は線同期信号の先端の１０．５μｓのところから開始し、該方形波信号の高域成分が豊富であり、チャネルのオーバーシュートの歪みを敏感に反映することができ、チャネルのトランジション特性および高周波パルスのトランジション歪みを測定するために用いられる。

周波数の選定は互いの整数倍関係をできるだけ回避し、互いの高調波により相互に影響し合うことが低減できる。サブキャリア４．４３Ｍを中間に設定し、チャネルによる影響を推定するのに便利である。６種類の周波数の正弦波の信号の利得を試験すれば良く、それらは、
０．５Ｍ、１．５Ｍ、２．５Ｍ、４．０Ｍ、４．８Ｍ及び５．８Ｍである。

試験方式は上記と同様に、即ち、試験システムはメモリから標準試験コードストリームを読出し、被試験セットトップボックスによってＣＶＢＳを生成して出力し、行計数が１５５である場合、１４４０個のＲＡＭユニットの中に、合計として６段周波数のＶｎがあり、ちょうど２４０個の記憶単位毎に、１つの周波数ポイントのＶｎを記憶し、２４０個のユニットの平均値をそれぞれ算出し、同様な方式でＶ０を算出する。Ｖ０と各周波数ポイントのＶｎを取得した後に、公式２０ＬＯＧ（Ｖｎ／Ｖ０）に従って、該信号の振幅、周波数特性を算出することができる。

なお、Ｖ０の選択について、プロトコル規定によれば振幅／映像特性を測定する場合、２５０ｋＨｚ信号の振幅値であるが、振幅／無線周波数特性を測定する場合、１．５ＭＨｚ正弦波の信号の振幅値である。

信号とノイズの比の測定については、下記の通りである。

通常、前記信号とノイズの比は直接に測定するわけではなく、ノイズ信号の振幅を測定して換算したものである。通常の方法は、試験対象であるモジュール（本文においてセットトップボックスである）に１つの標準信号に与えて、通常、０．７７５Ｖｒｍｓの時に、増幅器の出力振幅Ｖｓ（即ち行計数が６１である場合、ＲＡＭユニットの後部１４４０個のユニットの平均値）を記録してから、入力信号を停止し、この時の出力端で現すノイズ電圧を測定し、Ｖｎとして記憶してから、ＳＮＲ＝２０ＬＯＧ（Ｖｎ／Ｖｓ）に基づいて、信号とノイズの比を算出することができる。

輝度利得と輝度遅延の測定については、下記の通りである。

試験プロセスにおいて、標準の試験コードストリームを用いて、被試験セットトップボックスに出力し、セットトップボックスは、振幅と波形を確定する輝度成分を生成する標準コードストリームを用いて、色度のサブキャリアを変調してコンポジット信号を生成し、このコンポジット信号内に、輝度成分と色度成分の間が振幅と時間において確定した関係がある。試験では、この信号は、コーディング、Ｄ／Ａ及びフィルタドライブ回路を経由してから、出力した輝度信号と入力信号の間で、色度成分と輝度成分に全部振幅比の変化が現れ、色度／輝度利得差ΔＫと称する。それに対して、輝度成分と色度成分で包絡波形の相応部分を変調して、時間の関係上に差分が現れ、色度／輝度の遅延差Δτと称する。ΔＫ、Δτの正負の異なる組み合わせの変調信号波形は図９を参照する。

行計数が３６である場合、１０Ｔパルスを起動し、図９を参照し、１０Ｔパルス波形の底部の突起の幅、即ち０点からａ点までの電圧幅をＶａと記述し、凹幅、即ち０点からｂ点までの電圧幅をＶｂと記述し、０点からＭ点までの電圧幅をＶｍａｘと記述する。試験の中で、この３つのパラメータの確認方法は、下記の通りである。

Ｖｍａｘの確認について、区間内のＲＡＭユニット内の最大値を見つけ出すだけである。

Ｖａの確認について、区間内のＲＡＭユニット内の最小値を見つけ出すだけである。

Ｖｂの確認について、図９に示されているΔＫ、Δτの正負の組み合わせによれば分かるように、Ｖｂは、まず毎回のサンプリングデータの変化に基づいて、一連の低い位置で現れた小から大へ変化する変曲点を見つけ出してから、これらの変曲点の中から最大値を見つけ出せば、Ｖｂになる。そのため、本発明の実施例は具体的な方法を下記のように提供する。

ステップ１において、１つの「状態位置」を設置し、現在のサンプリングデータと前回のサンプリングデータと比較し、「上昇」であるか、それとも「下降」であるかを識別するために用いられる。現在サンプリングしたデータが前回のサンプリングデータより大きい場合、該状態位置が「上昇」であり、そうではない場合、「下降」である。

ステップ２において、１つの「候補変曲点」の記憶領域を設置し、全ての可能な変曲点のレベル値を記憶するために用いられる。現在サンプリングしたデータが前回のサンプリングデータより大きい、かつ更新前の「状態位置」が「下降」である場合、該データを「候補変曲点」の記憶領域に記憶し、現在サンプリングしたデータが前回のサンプリングデータより大きい、かつ更新前の「状態位置」が「上昇」である場合、該データを「候補変曲点」の記憶領域に記憶しない。

ステップ３において、「候補変曲点」の記憶領域内の数値が最大のものを見つけ、Ｖｂとする。

Ｖｍａｘ、ＶａおよびＶｂを取得した後に、色度／輝度の利得差ΔＫと色度／輝度の遅延差Δτの計算は下記の通りである。

例えば、Ｖｍａｘ＝７００ｍｖ、Ｖａ＝３５ｍｖ、Ｖｂ＝３４ｍｖである場合、次の通りである。

中国のテレビ規格において、映像帯域幅の上限はｆｃ＝６ＭＨｚであり、国際標準において、Ｔを自乗正弦波として定義し、Ｔが公称上限の逆数の半分である。そのため、前記Ｔ＝８３．３ｎｓである。

本発明の実施例において、変曲点を見つけ出してＶｂを確定することによって色度／輝度の利得差ΔＫと色度／輝度の遅延差Δτを計算する方式は、サンプリングの頻度の上がりの影響を受けなく、ある場合、サンプリングの精度を高めるため、サンプリング頻度を増加しても、「候補変曲点」の記憶領域の大きさを増大せず、ロジック設計規模と難易度も増大せず、増加したのはサンプリングの結果と前回サンプリング値との比較回数だけであり、そのため、この方式の拡張性と汎用性が良く、さらに、処理過程全体は、自動的にサンプリングして計算することによって完成しているため、人工で計測器の操作と波形の観察による主観誤差の混入が避けられる。

本発明の実施例において、データの記憶と識別において最適化と革新を行い、特に、色度／輝度の遅延、色度／輝度の利得指標の試験に用いられている重要過程変数の計算について、より簡単、確実な方法を提供している。また、１２ビットのアナログ−デジタル変換器を使用することによって、指標の試験精度を大きく向上させ、さらに全ての試験結果は一括的に自動的に表示、出力することができる。

当業者にとって、本発明の実施例が方法、システム、またはコンピュータ製品として提供することが可能であることは明らかである。従って、本発明は、ハードウエア実施例、ソフトウエア実施例、またはソフトウエアとハードウエアとを組み合わせる実施例の形式を採用して可能である。また、本発明は、コンピュータでの使用可能なプログラムコードを含むコンピュータでの使用可能な、１つまたは複数の記憶媒体（磁気ディスク装置と光記憶装置などを含むが、それに限らない。）上で、実施したコンピュータプログラム製品の形式を採用しても良い。

本発明は、本発明の実施例による方法、装置（システム）及びコンピュータプログラム製品のフローチャート及び／或いはブロック図を参照して記載されている。コンピュータプログラム命令によって、フローチャート及び／或いはブロック図の各々のフロー及び／或いはブロック、また、フローチャート及び／或いはブロック図中のフロー及び／或いはブロックとの結びつきを実現することを理解すべきである。これらのコンピュータプログラム命令を汎用コンピュータ、専用コンピュータ、埋め込みプロセッサ、またはその他のプログラム可能なデータ処理装置のプロセッサに提供して機器を作成し、コンピュータまたはその他のプログラム可能なデータ処理装置のプロセッサにより実行される命令を通して、フローチャートの１つまたは複数のフロー、及び／またはブロック図の１つのブロックまたは複数のブロックの中で指定された機能を実現するための装置を生成させることが可能である。

これらのコンピュータプログラム命令は、コンピュータまたはその他のプログラム可能なデータ処理装置に、特定の方式で動作させるコンピュータの読み取り可能な記憶装置に記憶してもよく、当該コンピュータの読み取り可能な記憶装置に記憶されている命令で命令装置を含む製品を生成させ、当該命令装置は、フローチャートの１つまたは複数のフロー、及び／またはブロック図の１つのブロックまたは複数のブロックで指定された機能を実現する。

これらのコンピュータプログラム命令は、コンピュータまたはその他のプログラム可能なデータ処理装置にインストールされてもよく、コンピュータで実現する処理を生成するように、コンピュータまたはその他のプログラム可能なデータ処理装置に、一連の操作ステップを実行させ、それによって、コンピュータまたはその他のプログラム可能なデータ処理装置で実行される命令は、フローチャートの１つまたは複数のフロー、及び／またはブロック図の１つのブロックまたは複数のブロックで指定された機能を実現するためのステップを提供する。

以上は本発明の好ましい実施例であるが、本発明の範囲を限定しない。

Claims (11)

1. コンポジット映像ブロードキャスト信号ＣＶＢＳの品質の測定方法であって、
   予め記憶されている標準映像コードストリームをＣＶＢＳに変換することと、
   前記ＣＶＢＳに対してアナログ−デジタル変換を行い、変換された信号内の水平及び垂直同期信号に基づいて、変換後の各行のＣＶＢＳに対応する数値をそれぞれ記憶することと、
   記憶されている前記各行のＣＶＢＳに対応する数値に基づいて、前記ＣＶＢＳの品質を計算することと、
   を含む、前記ＣＶＢＳの品質の測定方法。
2. 該方法はさらに、
   前記ＣＶＢＳに対して、アナログ−デジタル変換並びに水平及び垂直同期信号の測位をそれぞれ行い、変換後の各行のＣＶＢＳに対応する数値並びに水平及び垂直同期信号をそれぞれ入手すること、
   を含む、請求項１に記載のＣＶＢＳの品質の測定方法。
3. 該方法はさらに、
   算出された前記ＣＶＢＳの品質を表示すること、
   を含む、請求項１に記載のＣＶＢＳの品質の測定方法。
4. 前記記憶されている前記各行のＣＶＢＳに対応する数値に基づいて、前記ＣＶＢＳの品質を計算することは、
   ＣＶＢＳ測定標準に基づいて、記憶されている相応の行のＣＶＢＳに対応する数値を取り出し、前記取り出されたＣＶＢＳに対応する数値に基づいて、ＣＶＢＳの品質を計算すること、
   を含む、請求項１に記載のＣＶＢＳの品質の測定方法。
5. コンポジット映像ブロードキャスト信号ＣＶＢＳの品質の測定装置であって、
   標準映像コードストリームを予め記憶するように構成される第１記憶モジュールと、
   前記第１記憶モジュールに予め記憶されている標準映像コードストリームを被試験セットトップボックスに伝送し、アナログ−デジタル変換モジュールにより変換された信号内の水平及び垂直同期信号に基づいて、変換後の各行のＣＶＢＳに対応する数値をそれぞれ記憶し、記憶されている前記各行のＣＶＢＳに対応する数値に基づいて、前記ＣＶＢＳの品質を計算するように構成される実行モジュールと、
   被試験セットトップボックスにより出力されたＣＶＢＳに対してアナログ−デジタル変換を行うように構成されるアナログ−デジタル変換モジュールと、
   前記標準映像コードストリームをＣＶＢＳに変換して出力するように構成される被試験セットトップボックスと、
   を含む、前記ＣＶＢＳの品質の測定装置。
6. 前記装置はさらに、
   前記被試験セットトップボックスにより出力されるＣＶＢＳに対して、水平及び垂直同期信号の測位を行い、水平及び垂直同期信号を入手するように構成される水平及び垂直同期信号測位モジュール、
   を含む、請求項５に記載のＣＶＢＳの品質の測定装置。
7. 前記装置はさらに、
   算出された前記ＣＶＢＳの品質を表示するように構成される表示モジュール、
   を含む、請求項５に記載のＣＶＢＳの品質の測定装置。
8. 前記実行モジュールは、
   前記第１記憶モジュールに予め記憶されている標準映像コードストリームを、被試験セットトップボックスに伝送するように構成される送受信モジュールと、
   アナログ−デジタル変換モジュールによって変換された信号内の水平及び垂直同期信号に基づいて、変換後の各行のＣＶＢＳに対応する数値を第２記憶モジュールにそれぞれ記憶し、記憶されている前記各行のＣＶＢＳに対応する数値に基づいて、前記ＣＶＢＳの品質を計算するように構成される計算処理モジュールと、
   変換後の各行のＣＶＢＳに対応する数値を記憶するように構成される第２記憶モジュールと、
   を含む、請求項５に記載のＣＶＢＳの品質の測定装置。
9. 前記第２記憶モジュールはＲＡＭである、
   請求項８に記載のＣＶＢＳの品質の測定装置。
10. 前記ＲＡＭは画像の行と列の時間単位に従って分割される、
    請求項９に記載のＣＶＢＳの品質の測定装置。
11. 記憶媒体であって、
    １つのセットの命令が含まれ、
    前記命令を実行する場合、少なくとも１つのプロセッサに請求項１〜４のいずれか１項に記載のＣＶＢＳの品質の測定方法を実行するように構成される、前記の記憶媒体。