以下、本開示を実施するための形態(以下実施の形態とする)について説明する。なお、説明は以下の順序で行う。
1.第1の実施の形態(信号処理装置・撮像素子・撮像装置)
2.第2の実施の形態(撮像素子)
3.第3の実施の形態(撮像素子)
4.第4の実施の形態(撮像素子)
5.第5の実施の形態(撮像装置)
<1.第1の実施の形態>
<kTCノイズ>
近年、ビデオカメラやデジタルスチルカメラなどの撮像装置では、画像を撮像する撮像素子として、CCD(Charge Coupled Device)やCMOS(Complementary Metal Oxide Semiconductor)イメージセンサ(撮像素子)が用いられている。また、このような撮像素子の方式として単板方式が用いられる。
単板方式では、1画素毎に異なった色フィルタを配置する(一般にはRGB ベイヤ(Bayer)配列が広く用いられている)撮像素子が用いられる。例えば原色カラーフィルタを用いたベイヤ配列の場合、緑カラーフィルタ下の画素では、赤と青の光はカラーフィルタを透過しないので、光を効率的に利用することができない問題が存在する。また、周辺画素から足りない色情報を補完しカラー画像を作り出す処理(デモザイク処理)が必要で偽色が生じる問題が存在する。
これらの問題を解決するために、基板垂直方向(深さ方向)に色分離を行う撮像素子が期待されている。基板垂直方向(深さ方向)に色分離を行う撮像素子の画素構造としては、シリコンの深さ方向を用いて基板垂直方向に色分離を行う画素構造、光電変換膜を用いて基板垂直方向に色分離を行う画素構造、シリコンの深さ方向と光電変換膜の両方を用いて基板垂直方向に色分離を行う画素構造などが知られている。
基板垂直方向(深さ方向)に色分離を行う撮像素子を用いた撮像装置では、1画素あたり複数色(通常RGB 3色)の色情報を保持することができる。これは上記単板方式と比較し、光を効率的に利用できることから画素特性の向上と,デモザイク処理が必要ないので偽色が生じないことが見込まれる。
しかしながら、光電変換膜を用いて基板垂直方向に色分離を行う画素構造では、光電変換膜とフローティングディフュージョン(FD)とを金属で結線する必要がある。そのため完全空乏化できない問題が生じる。その結果として、kTCノイズが大きくかつkTCノイズを除去できないおそれがあった。
なお、特許文献1に記載の方法では、大きなkTCノイズを小さなkTCノイズに抑制することができるが、kTCノイズを十分に抑制することは困難であり、除去しきれないkTCノイズが撮像素子のRNノイズに悪影響を及ぼし、その撮像素子により得られる撮像画像の画質を低減させるおそれがあった。
<kTCノイズ対策>
そこで、信号処理装置において、入射光を光電変換する、完全空乏化されない単位画素のフローティングディフュージョンをリセットするシャッタ動作として単位画素のリセット信号がハイ(High)の状態において単位画素から読み出される第1の信号、シャッタ動作として単位画素のリセット信号がロー(Low)の状態において単位画素から読み出される第2の信号、単位画素のフローティングディフュージョンから光電変換により得られた電荷を読み出すリード動作として単位画素のリセット信号がロー(Low)の状態において単位画素から読み出される第3の信号、並びに、リード動作として単位画素のリセット信号がハイ(High)の状態において単位画素から読み出される第4の信号を、それぞれA/D変換するA/D変換部と、A/D変換部により第1の信号がA/D変換されて得られた第1のデジタルデータと、A/D変換部により第2の信号がA/D変換されて得られた第2のデジタルデータとを用いて相関二重サンプリングを行って第1の出力信号を生成し、A/D変換部により第3の信号がA/D変換されて得られた第3のデジタルデータと、A/D変換部により第4の信号がA/D変換されて得られた第4のデジタルデータとを用いて相関二重サンプリングを行って第2の出力信号を生成し、第1の出力信号および第2の出力信号を用いて相関二重サンプリングを行って第3の出力信号を生成する相関二重サンプリング処理部とを備えるようにする。
つまり、入射光を光電変換する、完全空乏化されない単位画素のフローティングディフュージョンをリセットするシャッタ動作として単位画素のリセット信号がハイ(High)の状態において単位画素から読み出される第1の信号をA/D変換し、シャッタ動作として単位画素のリセット信号がロー(Low)の状態において単位画素から読み出される第2の信号をA/D変換し、第1の信号がA/D変換されて得られた第1のデジタルデータと、第2の信号がA/D変換されて得られた第2のデジタルデータとを用いて相関二重サンプリングを行って第1の出力信号を生成し、単位画素のフローティングディフュージョンから光電変換により得られた電荷を読み出すリード動作として単位画素のリセット信号がロー(Low)の状態において単位画素から読み出される第3の信号をA/D変換し、リード動作として単位画素のリセット信号がハイ(High)の状態において単位画素から読み出される第4の信号をA/D変換し、第3の信号がA/D変換されて得られた第3のデジタルデータと、第4の信号がA/D変換されて得られた第4のデジタルデータとを用いて相関二重サンプリングを行って第2の出力信号を生成し、第1の出力信号および第2の出力信号を用いて相関二重サンプリングを行って第3の出力信号を生成するようにする。
このようにすることにより、画素信号に含まれるkTCノイズを十分に抑制することができる。したがって、信号処理装置は、画像データの画像の画質の低減を抑制することができる。
なお、この信号処理装置が、A/D変換部において得られた第1のデジタルデータ乃至第4のデジタルデータを記憶する記憶部をさらに備え、相関二重サンプリング処理部は、記憶部から読み出した第1のデジタルデータおよび第2のデジタルデータ、または、第3のデジタルデータおよび第4のデジタルデータを用いて相関二重サンプリングを行うようにしてもよい。このようにすることにより、信号処理装置は、シャッタ動作やリード動作のタイミングの間隔に対応することができるようになり、より任意のタイミングで相関二重サンプリングを行うことができるようになる。
また、この記憶部が、さらに、相関二重サンプリング処理部により生成された第1の出力信号を記憶し、相関二重サンプリング処理部は、生成した第2の出力信号と、記憶部から読み出した第1の出力信号とを用いて相関二重サンプリングを行うようにしてもよい。このようにすることにより、信号処理装置は、より任意のタイミングで相関二重サンプリングを行うことができるようになる。
なお、撮像素子において、入射光を光電変換する、完全空乏化されない単位画素と、単位画素のフローティングディフュージョンをリセットするシャッタ動作として単位画素のリセット信号がハイ(High)の状態において単位画素から読み出される第1の信号、シャッタ動作として単位画素のリセット信号がロー(Low)の状態において単位画素から読み出される第2の信号、単位画素のフローティングディフュージョンから光電変換により得られた電荷を読み出すリード動作として単位画素のリセット信号がロー(Low)の状態において単位画素から読み出される第3の信号、並びに、リード動作として単位画素のリセット信号がハイ(High)の状態において単位画素から読み出される第4の信号を、それぞれA/D変換するA/D変換部と、A/D変換部により第1の信号がA/D変換されて得られた第1のデジタルデータと、A/D変換部により第2の信号がA/D変換されて得られた第2のデジタルデータとを用いて相関二重サンプリングを行って第1の出力信号を生成し、A/D変換部により第3の信号がA/D変換されて得られた第3のデジタルデータと、A/D変換部により第4の信号がA/D変換されて得られた第4のデジタルデータとを用いて相関二重サンプリングを行って第2の出力信号を生成し、第1の出力信号および第2の出力信号を用いて相関二重サンプリングを行って第3の出力信号を生成する相関二重サンプリング処理部とを備えるようにしてもよい。
このようにすることにより、画素信号に含まれるkTCノイズを十分に抑制することができる。したがって、撮像素子は、画像データの画像の画質の低減を抑制することができる。
また、単位画素が、入射光を光電変換する光電変換部と、フローティングディフュージョンとが金属で結線されているようにしてもよい。このような場合、kTCノイズを十分に低減させることがより困難であるが、この場合も、本技術を適用することにより、画素信号に含まれるkTCノイズを十分に抑制することができる。
また、単位画素は、基板垂直方向に色分離を行う画素構造を有するようにしてもよい。その際、緑色を、有機光電変換膜を用いて色分離し、赤色および青色を、それぞれ、シリコンの深さによって色分離するようにしてもよいし、緑色、赤色、および青色を、それぞれ、シリコンの深さによって色分離するようにしてもよい。
なお、撮像装置において、被写体を撮像する撮像部と、撮像部による撮像により得られた画像データを画像処理する画像処理部とを備え、撮像部は、入射光を光電変換する、完全空乏化されない単位画素と、単位画素のフローティングディフュージョンをリセットするシャッタ動作として単位画素のリセット信号がハイ(High)の状態において単位画素から読み出される第1の信号、シャッタ動作として単位画素のリセット信号がロー(Low)の状態において単位画素から読み出される第2の信号、単位画素のフローティングディフュージョンから光電変換により得られた電荷を読み出すリード動作として単位画素のリセット信号がロー(Low)の状態において単位画素から読み出される第3の信号、並びに、リード動作として単位画素のリセット信号がハイ(High)の状態において単位画素から読み出される第4の信号を、それぞれA/D変換するA/D変換部と、A/D変換部により第1の信号がA/D変換されて得られた第1のデジタルデータと、A/D変換部により第2の信号がA/D変換されて得られた第2のデジタルデータとを用いて相関二重サンプリングを行って第1の出力信号を生成し、A/D変換部により第3の信号がA/D変換されて得られた第3のデジタルデータと、A/D変換部により第4の信号がA/D変換されて得られた第4のデジタルデータとを用いて相関二重サンプリングを行って第2の出力信号を生成し、第1の出力信号および第2の出力信号を用いて相関二重サンプリングを行って第3の出力信号を生成する相関二重サンプリング処理部とを備えるようにしてもよい。
このようにすることにより、画素信号に含まれるkTCノイズを十分に抑制することができる。したがって、撮像装置は、画像データの画像の画質の低減を抑制することができる。
<2.第2の実施の形態>
<撮像素子>
図1は、本技術を適用した撮像素子の主な構成例を示す図である。図1に示される撮像素子100は、例えば、CCD(Charge Coupled Device)やCMOS(Complementary Metal Oxide Semiconductor)のイメージセンサであり、被写体を撮像し、光電変換等を行って、被写体の撮像画像を画像データ(撮像画像データ)として外部に出力する素子である。
図1に示されるように、撮像素子100は、画素領域111、A/D変換部112、CDS(Correlated Double Sampling)処理部113、記憶部114、およびデータ出力部115を有する。
画素領域111は、外部からの光を受光し、光電変換して電気信号として出力する画素が設けられる領域である。画素領域111には、光電変換素子等を含む単位画素が、例えば行列状(アレイ状)等、所定のパターンで複数配置される。画素領域111に配置される単位画素の数(すなわち画素数)および配置のパターンは任意である。例えば、単位画素が行列状に配置される場合、その行数および列数も任意である。単位画素の構成については後述する。画素領域111の単位画素から読み出された電気信号は、A/D変換部112に供給される。
A/D変換部112は、画素領域111の単位画素から読み出された信号(アナログ信号)をA/D変換する。A/D変換部112は、複数のADC(Analog Digital Converter)(ADC112−1乃至ADC112−N(Nは任意の自然数))を有する。
ADC112−1乃至ADC112−Nのそれぞれには、画素領域111の互いに異なる単位画素が割り当てられている。例えば、画素領域111において単位画素が行列状に配置されている場合、ADC112−1乃至ADC112−Nのそれぞれに、互いに異なる列の単位画素が割り当てられるようにしてもよい。また、ADC112−1乃至ADC112−Nのそれぞれに、互いに異なる部分領域(エリア)の単位画素が割り当てられるようにしてもよい。
ADC112−1乃至ADC112−Nは、それぞれ、自身に割り当てられた単位画素から供給されるアナログ信号をA/D変換する。例えば、画素領域111にN列の単位画素が配置され、ADC112−1乃至ADC112−Nが、それぞれ、互いに異なる列の単位画素が割り当てられている場合、ADC112−1乃至ADC112−Nが、各列の単位画素から供給される信号をA/D変換することにより、A/D変換部112は、画素領域111の全ての単位画素から供給される信号をA/D変換することができる(つまり、1ピクチャ分の信号をA/D変換することができる)。
A/D変換部112(ADC112−1乃至ADC112−N)は、このようにA/D変換して得られた各単位画素に対応するデジタルデータを、順次、CDS処理部113に供給する。
CDS(Correlated Double Sampling)処理部113は、供給されるデジタルデータを用いて、相関二重サンプリング(CDS(Correlated Double Sampling)とも称する)を行う。CDS処理部113は、記憶部114を利用することにより、互いに異なるタイミングで供給される複数のデジタルデータを用いて相関二重サンプリング(CDS)を行う。例えば、CDS処理部113は、供給されるデジタルデータを記憶部114に記憶させ、所定のタイミングにおいてその記憶部114からデジタルデータを読み出して相関二重サンプリング(CDS)を行う。また、例えば、CDS処理部113は、相関二重サンプリング(CDS)の処理結果(出力信号)を記憶部114に記憶させ、所定のタイミングにおいて記憶部114からその処理結果(出力信号)を読み出して、再度相関二重サンプリング(CDS)を行い、新たな処理結果(出力信号)を得ることもできる。
CDS処理部113は、このようにして得られた相関二重サンプリング(CDS)の処理結果を、出力信号としてデータ出力部115に供給する。
記憶部114は、例えば、フラッシュメモリ、RAM(Random Access Memory)、SSD(Solid State Drive)等の半導体メモリやハードディスク等の、任意の記憶媒体を有し、CDS処理部113から供給されるデータを記憶する。また、記憶部114は、CDS処理部113からの要求に基づいて、記憶しているデータをCDS処理部113に供給する。
データ出力部115は、外部端子等を有し、CDS処理部113から供給される出力信号を、撮像素子100の外部に出力する。なお、その際、データ出力部115は、出力信号を所定の符号化方式で符号化してから出力するようにしてもよい。
また、撮像素子100は、センサ制御部121、垂直走査部122、および水平走査部123を有する。
センサ制御部121は、例えば、垂直走査部122、水平走査部123、およびCDS処理部113等の、撮像素子100内の各部の動作を制御する。
垂直走査部122は、センサ制御部121の制御に基づいて、画素領域111の各単位画素の動作を制御する。例えば、垂直走査部122は、各単位画素からの信号(例えば各単位画素において入射光が光電変換されて蓄積された電荷に相当する画素信号)の読み出しを制御する。
水平走査部123は、センサ制御部121の制御に基づいて、ADC112−1乃至ADC112−Nの動作(A/D変換や変換後のデータ転送等)を制御する。
つまり、センサ制御部121により制御される垂直走査部122および水平走査部123の制御によって、画素領域111の各単位画素から信号が読み出され、A/D変換される。
CDS処理部113は、センサ制御部121の制御に基づくタイミングで動作することにより、上述したようにA/D変換部112から順次供給される、各単位画素から読み出された信号に相当するデジタルデータに対して相関二重サンプリングを行う。
<単位画素構成>
図2は、図1の画素領域111に形成される単位画素の主な構成例を示す図である。図2に示されるように、単位画素130は、フォトダイオード(PD)131、フローティングディフュージョン(FD)、リセットトランジスタ132、増幅トランジスタ133、およびセレクトトランジスタ134を有する。
フォトダイオード(PD)131は、単位画素130に入射した光を受光し、その受光した光をその光量に応じた電荷量の光電荷(ここでは、光電子)に光電変換してその光電荷を蓄積する。フォトダイオード(PD)131のアノード電極は画素領域のグランド(GND)に接続され、カソード電極はフローティングディフュージョン(FD)に接続される。
リセットトランジスタ132は、フローティングディフュージョン(FD)の電位をリセットする。リセットトランジスタ132は、ドレイン電極が電源電位(VDD)に接続され、ソース電極がフローティングディフュージョン(FD)に接続される。また、リセットトランジスタ132のゲート電極には、リセットパルス(RST)が垂直走査部122(図1)からリセット線(図示せず)を介して与えられる。
増幅トランジスタ(AMP)133は、フローティングディフュージョン(FD)の電位変化を増幅し、電気信号(アナログ信号)として出力する。増幅トランジスタ133は、ゲート電極がフローティングディフュージョン(FD)に接続され、ドレイン電極が電源電位(VDD)に接続され、ソース電極がセレクトトランジスタ134のドレイン電極に接続されている。
セレクトトランジスタ134は、増幅トランジスタ133から供給される電気信号の垂直信号線(VSL)への出力を制御する。セレクトトランジスタ134は、ドレイン電極が増幅トランジスタ133のソース電極に接続され、ソース電極が垂直信号線(VSL)に接続されている。また、セレクトトランジスタ134のゲート電極には、選択パルス(SEL)が垂直走査部122(図1)から選択線(図示せず)を介して与えられる。
<画素配列>
画素領域111には、図2のような構成の単位画素130が、図3に示される例のように、行列状(アレイ状)に配置されている。
<画素構造>
また、単位画素130(フォトダイオード131)は、図4に示されるように、基板垂直方向(深さ方向)に色分離可能な、所謂、縦型分光構造を有する。なお、図4の例の構造において、単位画素130(フォトダイオード131)が、緑色を、有機光電変換膜を用いて色分離し、赤色および青色を、それぞれ、シリコンの深さによって色分離するようにしてもよい。また、単位画素130(フォトダイオード131)が、緑色、赤色、および青色を、それぞれ、シリコンの深さによって色分離するようにしてもよい。
<完全空乏化>
また、図2に示されるように、以上のような構造を有するフォトダイオード131(その有機光電変換膜)は、フローティングディフュージョン(FD)と金属で結線されており、そのため完全空乏化されない。したがって、その結果として、kTCノイズが大きく、かつ、従来の方法ではkTCノイズを十分に低減させることが困難であった。
<読み出し>
図5は、以上のような単位画素130からの信号読み出しの様子の例を説明するタイミングチャートである。
図5に示されるように、撮像素子100においては、各単位画素から、シャッタ動作およびリード動作において読み出しが行われる。シャッタ動作は、フローティングディフュージョン(FD)をリセットする動作であり、リード動作は、フローティングディフュージョン(FD)から光電変換により得られた電荷を読み出す動作である。図5に示されるように、各単位画素130において、シャッタ動作とリード動作は交互に行われる。つまり、シャッタ動作によりフローティングディフュージョンをリセットした後に光電変換されて蓄積された電荷に相当する信号が、リード動作によって読み出される。
<読み出し制御処理>
以上のような構成を有する単位画素130から、以上のような手順で信号を読み出す撮像素子100において、センサ制御部121は、以下のように読み出し制御処理を実行して各部を制御し、各単位画素から信号を読み出させる。図6のフローチャートを参照して、読み出し制御処理の流れの例を説明する。必要に応じて図7を参照して説明する。
読み出し制御処理が開始されると、センサ制御部121は、ステップS101において、シャッタ動作として、垂直走査部122を制御してリセット信号をH(High(ハイ))に設定させ、単位画素130を制御して、その状態でAZ(AutoZero:ランプ波とVSLの基準をあわせる)動作を行わせる。つまり、ステップS101において、垂直走査部122は、シャッタ動作対象の行であるシャッタ行の単位画素130に対して、リセット信号をHに設定する。また、そのシャッタ行の単位画素130の各部は、リセット信号がHの状態においてAZ動作を行い、信号の読み出しを行う。
ステップS102において、センサ制御部121は、水平走査部123を介してA/D変換部112を制御し、ステップS101の処理により各列の単位画素から読み出された信号をA/D変換させる。つまり、ステップS102において、A/D変換部112は、各列の単位画素から読み出された信号をA/D変換する。
これにより、図7の”A/D1(図7においては丸囲み数字で表されている)”の部分のA/D変換結果が得られる。
ステップS103において、センサ制御部121は、CDS処理部113を介して記憶部114を制御し、ステップS102の処理により得られたA/D変換結果のデジタルデータを記憶させる。つまり、ステップS103において、記憶部114は、供給されるデジタルデータ(ステップS102の処理により得られたA/D変換結果)を記憶する。
ステップS104において、センサ制御部121は、シャッタ動作として、垂直走査部122を制御してリセット信号をL(Low(ロー))に設定させ、単位画素130を制御して、その状態で信号の読み出しを行わせる。つまり、ステップS104において、垂直走査部122は、シャッタ行の単位画素130に対して、リセット信号をLに切り替える。また、そのシャッタ行の単位画素130の各部は、リセット信号がLの状態において信号の読み出しを行う。
ステップS105において、センサ制御部121は、水平走査部123を介してA/D変換部112を制御し、ステップS104の処理により各列の単位画素から読み出された信号をA/D変換させる。つまり、ステップS105において、A/D変換部112は、各列の単位画素から読み出された信号をA/D変換する。
これにより、図7の”A/D2(図7においては丸囲み数字で表されている)”の部分のA/D変換結果が得られる。
ステップS106において、センサ制御部121は、CDS処理部113を介して記憶部114を制御し、ステップS105の処理により得られたA/D変換結果のデジタルデータを記憶させる。つまり、ステップS106において、記憶部114は、供給されるデジタルデータ(ステップS105の処理により得られたA/D変換結果)を記憶する。
ステップS107において、センサ制御部121は、CDS処理部113を制御し、ステップS103およびステップS106において記憶部114に記憶させたA/D変換結果のデジタルデータを読み出させ、それらを用いて、シャッタ行についての相関二重サンプリング(CDS)を実行させる。つまり、ステップS107において、CDS処理部113は、ステップS103およびステップS106において記憶部114に記憶させたA/D変換結果のデジタルデータを読み出し、それらを用いて、シャッタ行についての相関二重サンプリング(CDS)を行う。この処理により、kTCノイズに相当するA/D変換結果(第1の出力信号)が得られる。
ステップS108において、センサ制御部121は、CDS処理部113を介して記憶部114を制御し、ステップS107の処理により得られたCDS結果(すなわち、kTCノイズに相当するA/D変換結果(第1の出力信号))を記憶させる。つまり、ステップS108において、記憶部114は、供給されたCDS結果(ステップS107の処理により得られた、kTCノイズに相当するA/D変換結果(第1の出力信号))を記憶する。
次に、ステップS109において、センサ制御部121は、リード動作として、垂直走査部122を制御してリセット信号をLに設定させ、単位画素130を制御して、その状態でAZ動作を行わせる。つまり、ステップS109において、垂直走査部122は、リード動作対象の行であるリード行の単位画素130に対して、リセット信号をLに設定する。また、そのリード行の単位画素130の各部は、リセット信号がLの状態においてAZ動作を行い、信号の読み出しを行う。
ステップS110において、センサ制御部121は、水平走査部123を介してA/D変換部112を制御し、ステップS109の処理により各列の単位画素から読み出された信号をA/D変換させる。つまり、ステップS110において、A/D変換部112は、各列の単位画素から読み出された信号をA/D変換する。
これにより、図7の”A/D3(図7においては丸囲み数字で表されている)”の部分のA/D変換結果が得られる。
ステップS111において、センサ制御部121は、CDS処理部113を介して記憶部114を制御し、ステップS110の処理により得られたA/D変換結果のデジタルデータを記憶させる。つまり、ステップS111において、記憶部114は、供給されるデジタルデータ(ステップS110の処理により得られたA/D変換結果)を記憶する。
ステップS112において、センサ制御部121は、リード動作として、垂直走査部122を制御してリセット信号をHに設定させ、単位画素130を制御して、その状態で信号の読み出しを行わせる。つまり、ステップS112において、垂直走査部122は、リード行の単位画素130に対して、リセット信号をHに切り替える。また、そのリード行の単位画素130の各部は、リセット信号がHの状態において信号の読み出しを行う。
ステップS113において、センサ制御部121は、水平走査部123を介してA/D変換部112を制御し、ステップS112の処理により各列の単位画素から読み出された信号をA/D変換させる。つまり、ステップS113において、A/D変換部112は、各列の単位画素から読み出された信号をA/D変換する。
これにより、図7の”A/D4(図7においては丸囲み数字で表されている)”の部分のA/D変換結果が得られる。
ステップS114において、センサ制御部121は、CDS処理部113を介して記憶部114を制御し、ステップS113の処理により得られたA/D変換結果のデジタルデータを記憶させる。つまり、ステップS114において、記憶部114は、供給されるデジタルデータ(ステップS113の処理により得られたA/D変換結果)を記憶する。
ステップS115において、センサ制御部121は、CDS処理部113を制御し、ステップS111およびステップS114において記憶部114に記憶させたA/D変換結果のデジタルデータを読み出させ、それらを用いて、リード行についての相関二重サンプリング(CDS)を実行させる。つまり、ステップS115において、CDS処理部113は、ステップS111およびステップS114において記憶部114に記憶させたA/D変換結果のデジタルデータを読み出し、それらを用いて、リード行についての相関二重サンプリング(CDS)を行う。この処理により、kTCノイズと所定の蓄積時間に応じて光電変換した電荷量に相当するA/D変換結果(第2の出力信号)が得られる。
ステップS116において、センサ制御部121は、CDS処理部113を介して記憶部114を制御し、ステップS108において記憶部114に記憶させたCDS結果(すなわち、kTCノイズに相当するA/D変換結果(第1の出力信号))を読み出し、そのCDS結果と、ステップS115の処理により得られたCDS結果(すなわち、kTCノイズと所定の蓄積時間に応じて光電変換した電荷量に相当するA/D変換結果(第2の出力信号))とを用いて、相関二重サンプリング(CDS)を実行させる。つまり、ステップS116において、CDS処理部113は、第1の出力信号を記憶部114から読み出し、第1の出力信号と第2の出力信号とを用いて相関二重サンプリング(CDS)を行う。例えば、CDS処理部113は、第2の出力信号から第1の出力信号を減算する。この処理により、kTCノイズが十分に抑制された、所定の蓄積時間に応じて光電変換した電荷量に相当するA/D変換結果(第3の出力信号)が得られる。
ステップS117において、センサ制御部121は、CDS制御部113を制御し、ステップS116において得られた第3の出力信号をデータ出力部115に供給し、撮像素子100の外部に出力させる。つまり、ステップS117において、データ出力部115は、CDS処理部113から供給される第3の出力信号を外部に出力する。
ステップS117の処理が終了すると、読み出し制御処理が終了する。
以上のように処理を実行することにより、撮像素子100(CDS処理部113)は、kTCノイズが十分に抑制された、所定の蓄積時間に応じて光電変換した電荷量に相当するA/D変換結果(第3の出力信号)を撮像画像データとして外部に出力することができる。したがって、撮像素子100は、kTCノイズ等による撮像画像の画質の低減を抑制することができる。
なお、以上においては、図2乃至図4等を参照して単位画素の構成、単位画素の配列、および画素構造等について説明したが、本技術は、任意の構成や構造を有し、任意のパターンで配列された単位画素から読み出された信号を処理する信号処理装置に適用することができる。つまり、本技術は、任意の構成や構造を有し、任意のパターンで配列された単位画素を有する撮像素子に適用することができる。したがって、本技術を適用する単位画素の構成、単位画素の配列、および画素構造等は、上述した例(図2乃至図4の例)に限定されない。
ただし、上述したように、完全空乏化することができない単位画素の場合、特にkTCノイズを十分に抑制することがより困難である。しかしながら、この場合であっても本技術を適用することにより、画素信号に含まれるkTCノイズを十分に抑制することができる。したがって、この場合、本技術を適用することにより、撮像素子は、画像データの画像の画質の低減を抑制することができ、より大きな効果を得ることができる。
<3.第3の実施の形態>
ところで、上述した第2の実施の形態における読み出し制御処理(図6、図7)では、フィードスルー(FT:Feed Through)による電圧変動を相関二重サンプリング(CDS)して、kTCノイズを取り出すため、読み出し時のフィードスルーの変化分も含めての読み出しが必要となる。そのため、Data相(D相)よりもReset相(R相)のほうが、フィードスルー分だけ電圧が上昇して、従来のA/D変換器を用いると、ランプ波形の基準信号(ランプ波)が、単位画素130から読み出された信号(VSL)から外れてしまい、正常にA/D変換することができないという現象が発生する場合がある。
この現象を回避するためには、緑色、赤色、および青色の色別にA/D変換器を用意するか、あるいは、有機光電変換膜の画素とフォトダイオードの画素の2系統にクランプ回路を搭載する必要があり、このような構成を採用した場合には、回路規模の増大と制御の複雑化を招くことになる。そのため、回路規模の増大と制御の複雑化を抑制しつつ、フィードスルーによる電圧変動の影響を回避できるようなA/D変換器が求められている。
このような要求を満たすために、上述した説明ではその詳細な内容の説明を省略していたが、第2の実施の形態における読み出し制御処理(図6、図7)においては、回路規模の増大と制御の複雑化を抑制しつつ、フィードスルーによる電圧変動の影響を抑えることで、A/D変換部112において、単位画素130から垂直信号線(VSL)を介して読み出される信号と、ランプ波形の基準信号(ランプ波)とを比較することで行われるA/D変換が正常に行われるようにしている。
そこで、以下、第3の実施の形態として、第2の実施の形態における読み出し制御処理(図6、図7)のより詳細な内容について説明する。
<撮像素子>
図8は、本技術を適用した撮像素子の主な構成例を示す図である。図8に示される撮像素子100は、CMOSイメージセンサ等であって、図1に示される撮像素子100と対応する部分については同一の符号が付してあり、その説明は適宜省略するものとする。すなわち、図8に示される撮像素子100においては、画素領域111と、A/D変換部112のより詳細な構成を示している。
画素領域111には、M×Nの行列状(M,Nは任意の自然数)に、単位画素130(M,N)が配置されている。画素領域111においては、行列状の画素配列に対して、行ごとに行制御線141−1乃至141−Mが画素行の画素の配列方向(図中の左右方向)に沿って形成され、列ごとに垂直信号線(VSL)142−1乃至142−Nが画素列の画素の配列方向(図中の上下方向)に沿って形成されている。
A/D変換部112は、画素領域111に行列状に配置された単位画素130から読み出されたアナログ信号をA/D変換する。A/D変換部112には、ADC112−1乃至ADC112−N(Nは任意の自然数)と、ランプ波形の基準信号(ランプ波(RAMP))を生成するためのDAC(Digital Analog Converter)151、クランプ制御部152、および、加算器153が設けられている。
DAC151は、センサ制御部121の制御に基づいて、ランプ波を生成し、出力信号として加算器153に供給する。クランプ制御部152は、センサ制御部121の制御に基づいて、DCレベル制御用の出力信号を生成し、加算器153に供給する。加算器153は、DAC151からの出力信号と、クランプ制御部152からの出力信号とを加算し、ランプ波形の基準信号(ランプ波(RAMP))として、ADC112−1乃至ADC112−Nに供給する。
ADC112−1においては、比較器161−1によって、1列目の単位画素130からVSL142−1を介して読み出されるアナログ信号(画素信号)の電圧レベルと、加算器153からの基準信号(所定の傾きで上昇または下降するランプ波(RAMP))の電圧レベルと比較される。このとき、カウンタ162−1では、カウンタラッチが動作している。そして、ADC112−1では、加算器153からの基準信号と、カウンタ162−1でのカウンタ値が一対一の対応を取りながら変化することで、VSL142−1を介して入力されたアナログ信号(画素信号)をデジタルデータに変換する。
すなわち、ADC112−1は、基準信号の電圧レベルの変化を、時間の変化に変換するものであり、その時間をある周期(クロック)でカウントすることで、デジタル値に変換している。ここでは、VSL142−1を介して入力されたアナログ信号(画素信号)と、加算器153からの基準信号が交わったとき、比較器161−1の出力が反転し、カウンタ162−1の入力クロックを停止して、A/D変換を完了させる。
ADC112−2乃至ADC112−Nにおいては、ADC112−1と同様に、比較器161−2乃至161−Nによって、VSL142−2乃至142−Nを介して入力されたアナログ信号(画素信号)と、加算器153からの基準信号とが比較され、カウンタ162−2乃至162−Nがカウンタラッチ動作をすることで、A/D変換が行われる。
ここで、クランプ制御部152は、センサ制御部121からのクランプ信号(CLPEN)に基づいて、DCレベル制御用の出力信号を生成し、加算器153に供給する。すなわち、クランプ制御部152は、シャッタ動作として単位画素130のリセット信号がハイ(High)の状態、および、リード動作として単位画素130のリセット信号がハイ(High)の状態において、DCレベル制御用の出力信号を生成する。そして、加算器153において、DAC151からの出力信号と、クランプ制御部152からの出力信号とが加算され、ランプ波形の基準信号(ランプ波(RAMP))が得られる。
このランプ波形の基準信号は、クランプしない場合と比べて、ダイナミックレンジが拡大されたものとなる。したがって、リセット信号がハイ(High)の状態、すなわち、フィードスルーによる電圧変動の影響が生じるR相(Reset相)のタイミングで、基準信号にクランプをかけるように制御して、基準信号のダイナミックレンジが拡大されるようにすることで、単位画素130からVSL142を介して読み出されるアナログ信号(画素信号)が、基準信号から外れることを抑制して、正常にA/D変換を行うことができる。
なお、クランプ制御部152には、クランプ量の調整値(クランプコード)を設定可能なレジスタが設けられている。センサ制御部121は、クランプ信号(CLPEN)を、クランプ制御部152に供給して、当該レジスタに、緑色、赤色、および青色の色別に、シャッタ行とリード行のそれぞれのタイミングで、独立してクランプ量の調整値を設定することができる。クランプ制御部152は、レジスタに設定されたクランプ量の調整値に基づいて、各色の各タイミングごとに、クランプ制御を行い、基準信号をクランプすることができる。その結果、色別のA/D変換器を用意したり、あるいは、クランプ回路を2系統搭載したりするなど、新たな回路を追加することなく、正確な読み出し制御処理を行うことができる。
<読み出し制御処理>
以上のような構成を有する撮像素子100(図8)において、単位画素130から信号を読み出すに際して、センサ制御部121は、以下のように読み出し制御処理を実行して各部を制御し、各単位画素130から信号を読み出させる。次に、図9のフローチャートを参照して、読み出し制御処理の流れの例を説明する。必要に応じて図10を参照して説明する。
読み出し制御処理が開始されると、ステップS201乃至S204においては、図6のステップS101乃至S103と同様に、シャッタ動作として、垂直走査部122を制御してリセット信号がH(High(ハイ))に設定され、そのシャッタ行の単位画素130の各部が、リセット信号がHの状態においてAZ動作を行い、信号の読み出しを行う。そして、A/D変換部112によって、ステップS201の処理により各列の単位画素130から読み出された信号のA/D変換が行われるが、リセット信号がハイ(High)の状態、すなわち、フィードスルーによる電圧変動の影響が生じるR相のタイミングとなるので、クランプ制御部152によるクランプ制御が行われ(S202)、DAC151からの出力信号にクランプがかけられる。
その結果、図10の点線A内に示すように、加算器153からの基準信号のダイナミックレンジが拡大され、各列の単位画素130から読み出された信号が、ランプ波形の基準信号から外れることなく、正常にA/D変換を行うことができる(S203)。これにより、図10の”A/D1(図10においては丸囲み数字で表されている)”の部分のA/D変換結果が得られる。そして、ステップS203の処理により得られたA/D変換結果のデジタルデータは、記憶部114に記憶される(S204)。
ステップS205乃至S207においては、図6のステップS104乃至S106と同様に、シャッタ動作として、垂直走査部122を制御してリセット信号がL(Low(ロー))に設定され、そのシャッタ行の単位画素130の各部が、リセット信号がLの状態において信号の読み出しを行う。そして、A/D変換部112が、ステップS205の処理により各列の単位画素130から読み出された信号をA/D変換する。
これにより、図10の”A/D2(図10においては丸囲み数字で表されている)”の部分のA/D変換結果が得られる。そして、ステップS206の処理により得られたA/D変換結果のデジタルデータは、記憶部114に記憶される(S207)。
ステップS208,S209においては、図6のステップS107,108と同様に、CDS処理部113が、ステップS204およびステップS207において記憶部114に記憶させたA/D変換結果のデジタルデータを読み出し、それらを用いて、シャッタ行についての相関二重サンプリング(CDS)を行う。この処理により、kTCノイズと、フィードスルー電圧に相当するA/D変換結果(第1の出力信号)が得られる。そして、ステップS208の処理により得られたCDS結果は、記憶部114に記憶される(S209)。
次に、ステップS210乃至S212においては、図6のステップS109乃至S111と同様に、リード動作として、垂直走査部122を制御してリセット信号がLに設定され、そのリード行の単位画素130の各部が、リセット信号がLの状態においてAZ動作を行い、信号の読み出しを行う。そして、A/D変換部112が、ステップS210の処理により各列の単位画素130から読み出された信号をA/D変換する。
これにより、図10の”A/D3(図10においては丸囲み数字で表されている)”の部分のA/D変換結果が得られる。そして、ステップS211の処理により得られたA/D変換結果のデジタルデータは、記憶部114に記憶させる(S212)。
ステップS213乃至S216においては、図6のステップS112乃至S114と同様に、リード動作として、垂直走査部122を制御してリセット信号がHに設定され、そのリード行の単位画素130の各部が、リセット信号がHの状態において信号の読み出しを行う。そして、A/D変換部112によって、ステップS213の処理により各列の単位画素130から読み出された信号のA/D変換が行われるが、リセット信号がハイ(High)の状態、すなわち、フィードスルーによる電圧変動の影響が生じるR相のタイミングとなるので、クランプ制御部152によるクランプ制御が行われ(S214)、DAC151からの出力信号にクランプがかけられる。
その結果、図10の点線B内に示すように、加算器153からの基準信号のダイナミックレンジが拡大され、各列の単位画素130から読み出された信号が、ランプ波形の基準信号から外れることなく、正常にA/D変換を行うことができる(S215)。これにより、図10の”A/D4(図10においては丸囲み数字で表されている)”の部分のA/D変換結果が得られる。そして、ステップS215の処理により得られたA/D変換結果のデジタルデータは、記憶部114に記憶される(S216)。
ステップS217においては、図6のステップS115と同様に、CDS処理部113が、ステップS212およびステップS216において記憶部114に記憶させたA/D変換結果のデジタルデータを読み出し、それらを用いて、リード行についての相関二重サンプリング(CDS)を行う。この処理により、kTCノイズと、フィードスルー電圧と、所定の蓄積時間に応じて光電変換した電荷量に相当するA/D変換結果(第2の出力信号)が得られる。
ステップS218,219においては、図6のステップS116,117と同様に、CDS処理部113が、ステップS209において記憶部114に記憶させたCDS結果(すなわち、kTCノイズとフィードスルー電圧に相当するA/D変換結果(第1の出力信号))を記憶部114から読み出し、そのCDS結果と、ステップS217の処理により得られたCDS結果(すなわち、kTCノイズと、フィードスルー電圧と、所定の蓄積時間に応じて光電変換した電荷量に相当するA/D変換結果(第2の出力信号))とを用いて、相関二重サンプリング(CDS)を行う。
例えば、CDS処理部113は、第2の出力信号から第1の出力信号を減算する。この処理により、kTCノイズが十分に抑制された、所定の蓄積時間に応じて光電変換した電荷量に相当するA/D変換結果(第3の出力信号)が得られる。ステップS218において得られた第3の出力信号は、データ出力部115に供給され、撮像素子100の外部に出力される(S219)。
ステップS219の処理が終了すると、図9の読み出し制御処理が終了する。
以上のように処理を実行することにより、撮像素子100(CDS処理部113)は、kTCノイズが十分に抑制された、所定の蓄積時間に応じて光電変換した電荷量に相当するA/D変換結果(第3の出力信号)を撮像画像データとして外部に出力することができる。したがって、撮像素子100は、kTCノイズ等による撮像画像の画質の低減を抑制することができる。
また、シャッタ動作として単位画素130のリセット信号がハイ(High)の状態、および、リード動作として単位画素130のリセット信号がハイ(High)の状態、すなわち、フィードスルーによる電圧変動の影響が生じるR相のタイミングにおいて、ランプ波形の基準信号(ランプ波(RAMP))にクランプをかけるように制御して、基準信号のダイナミックレンジが拡大(振幅が拡大)されるようにすることで、単位画素130からVSL142を介して読み出されるアナログ信号(画素信号)が、ランプ波形の基準信号から外れることを抑制して、正常にA/D変換を行うことができる。
なお、第3の実施の形態における読み出し制御処理(図9、図10)においては、縦型分光構造を有する単位画素130において色分離される緑色、赤色、および青色のうち、緑色が、有機光電変換膜を用いて色分離される場合における、緑色の画素の読み出し制御処理を例示している。
ただし、上述したように、クランプ制御部152には、緑色、赤色、および青色の色別(例えば、図10の緑色)に、シャッタ行とリード行のそれぞれのタイミング(例えば、図10の”A/D1”と”A/D3”のタイミング)で、独立してクランプ量の調整値を設定可能なレジスタが設けられているので、クランプ制御部152は、当該レジスタに設定されたクランプ量の調整値に基づいて、各色ごとに任意のタイミングで、クランプ制御を行い、基準信号をクランプすることができる。
その結果、例えば、緑色、赤色、および青色の色別のA/D変換器を用意してクランプ回路を搭載することなく、色別に、任意のタイミングで、クランプ制御を行うことができる。また、例えば、有機光電変換膜の画素とフォトダイオードの画素の2系統にクランプ回路を搭載することなく、特性の異なる画素についてのクランプ制御を行うことができる。
このように、クランプ制御部152に、クランプ量の調整値を設定可能なレジスタが設けられることで、色別のA/D変換器を用意してクランプ回路を搭載したり、有機光電変換膜の画素とフォトダイオードの画素の2系統にクランプ回路を搭載したりする必要がなくなるので、回路規模の増大を抑制するとともに、制御の複雑化を回避することができる。
<4.第4の実施の形態>
<撮像素子>
なお、本技術を適用する撮像素子が、互いに重畳される複数の半導体基板を有するようにしてもよい。
図11は、本技術を適用した撮像素子の一例の主な構成例を示す図である。図11に示される撮像素子300は、撮像素子100と同様に、被写体を撮像し、撮像画像のデジタルデータを得る素子である。図11に示されるように、撮像素子300は、互いに重畳される2枚の半導体基板(積層チップ(画素チップ301および回路チップ302))を有する。なお、この半導体基板(積層チップ)の数(層数)は、複数であればよく、例えば、3層以上であってもよい。
画素チップ301には、入射光を光電変換する光電変換素子を含む単位画素が複数並べられた画素領域311が形成されている。また、回路チップ302には、画素領域311から読み出された画素信号を処理する周辺回路が形成される周辺回路領域312が形成されている。
撮像素子300の回路構成は、撮像素子100(図1,図8)と同様である。すなわち、画素領域311は、画素領域111と同様の領域であり、画素領域111と同様に複数の単位画素130(図2)が形成される。また、周辺回路領域312には、周辺回路として、A/D変換部112、CDS処理部113、記憶部114、データ出力部115、センサ制御部121、垂直走査部122、および水平走査部123等が形成される。
上述したように画素チップ301および回路チップ302は、互いに重畳され、多層構造(積層構造)を形成する。画素チップ301に形成される画素領域311の各画素と回路チップ302に形成される周辺回路領域312の周辺回路は、ビア領域(VIA)313およびビア領域(VIA)314に形成される貫通ビア(VIA)等を介して互いに電気的に接続されている。
この撮像素子300のように、本技術を適用したA/D変換部112やCDS処理部113等の周辺回路は、画素領域311(画素領域111)と異なるチップに形成されるようにしてもよい。つまり、図1を参照して説明した撮像素子100の構成と実質的に同様の構成を形成することができるのであれば、それらがどのように形成されていてもよく、例えば、撮像素子100の全ての構成が一体として形成されていなくてもよい。すなわち、例えば、A/D変換部112やCDS処理部113等の周辺回路の一部若しくは全部が、画素領域111(の単位画素130)と異なるLSIとして形成されるようにしてもよい。さらに、周辺回路が複数のLSIに分散して形成されるようにしてもよい。
<5.第5の実施の形態>
<撮像装置>
なお、本技術は、撮像素子以外にも適用することができる。例えば、撮像装置のような、撮像素子を有する装置(電子機器等)に本技術を適用するようにしてもよい。図12は、本技術を適用した電子機器の一例としての撮像装置の主な構成例を示すブロック図である。図12に示される撮像装置600は、被写体を撮像し、その被写体の画像を電気信号として出力する装置である。
図12に示されるように撮像装置600は、光学部611、CMOSセンサ612、操作部614、制御部615、画像処理部616、表示部617、コーデック処理部618、および記録部619を有する。
光学部611は、被写体までの焦点を調整し、焦点が合った位置からの光を集光するレンズ、露出を調整する絞り、および、撮像のタイミングを制御するシャッタ等よりなる。光学部611は、被写体からの光(入射光)を透過し、CMOSセンサ612に供給する。
CMOSセンサ612は、入射光を光電変換して画素毎の信号(画素信号)をA/D変換し、CDS等の信号処理を行い、処理後の撮像画像データを画像処理部616に供給する。
操作部614は、例えば、ジョグダイヤル(商標)、キー、ボタン、またはタッチパネル等により構成され、ユーザによる操作入力を受け、その操作入力に対応する信号を制御部615に供給する。
制御部615は、操作部614により入力されたユーザの操作入力に対応する信号に基づいて、光学部611、CMOSセンサ612、画像処理部616、表示部617、コーデック処理部618、および記録部619の駆動を制御し、各部に撮像に関する処理を行わせる。
画像処理部616は、CMOSセンサ612により得られた撮像画像データを画像処理する。より具体的には、画像処理部616は、CMOSセンサ612から供給された撮像画像データに対して、例えば、混色補正や、黒レベル補正、ホワイトバランス調整、マトリックス処理、ガンマ補正、およびYC変換等の各種画像処理を施す。画像処理部616は、画像処理を施した撮像画像データを表示部617およびコーデック処理部618に供給する。
表示部617は、例えば、液晶ディスプレイ等として構成され、画像処理部616から供給された撮像画像データに基づいて、被写体の画像を表示する。
コーデック処理部618は、画像処理部616から供給された撮像画像データに対して、所定の方式の符号化処理を施し、得られた符号化データを記録部619に供給する。
記録部619は、コーデック処理部618からの符号化データを記録する。記録部619に記録された符号化データは、必要に応じて画像処理部616に読み出されて復号される。復号処理により得られた撮像画像データは、表示部617に供給され、その撮像画像データに対応する撮像画像が表示される。
以上のような撮像装置600のCMOSセンサ612として、上述した本技術を適用する。すなわち、CMOSセンサ612として、上述した実施の形態の撮像素子が用いられる。これにより、CMOSセンサ612は、画質の低減を抑制することができる。したがって撮像装置600は、被写体を撮像することにより、高画質な画像を得ることができる。
なお、本技術を適用した撮像装置は、上述した構成に限らず、他の構成であってもよい。例えば、デジタルスチルカメラやビデオカメラだけでなく、携帯電話機、スマートホン、タブレット型デバイス、パーソナルコンピュータ等の、撮像機能を有する情報処理装置であってもよい。また、他の情報処理装置に装着して使用される(若しくは組み込みデバイスとして搭載される)カメラモジュールであってもよい。
また、以上において、1つの装置(または処理部)として説明した構成を分割し、複数の装置(または処理部)として構成するようにしてもよい。逆に、以上において複数の装置(または処理部)として説明した構成をまとめて1つの装置(または処理部)として構成されるようにしてもよい。また、各装置(または各処理部)の構成に上述した以外の構成を付加するようにしてももちろんよい。さらに、システム全体としての構成や動作が実質的に同じであれば、ある装置(または処理部)の構成の一部を他の装置(または他の処理部)の構成に含めるようにしてもよい。
以上、添付図面を参照しながら本開示の好適な実施形態について詳細に説明したが、本開示の技術的範囲はかかる例に限定されない。本開示の技術分野における通常の知識を有する者であれば、特許請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、これらについても、当然に本開示の技術的範囲に属するものと了解される。
なお、本技術は以下のような構成も取ることができる。
(1) 入射光を光電変換する、完全空乏化されない単位画素のフローティングディフュージョンをリセットするシャッタ動作として前記単位画素のリセット信号がハイ(High)の状態において前記単位画素から読み出される第1の信号、前記シャッタ動作として前記単位画素の前記リセット信号がロー(Low)の状態において前記単位画素から読み出される第2の信号、前記単位画素の前記フローティングディフュージョンから光電変換により得られた電荷を読み出すリード動作として前記単位画素のリセット信号がロー(Low)の状態において前記単位画素から読み出される第3の信号、並びに、前記リード動作として前記単位画素の前記リセット信号がハイ(High)の状態において前記単位画素から読み出される第4の信号を、それぞれA/D変換するA/D変換部と、
前記A/D変換部により前記第1の信号がA/D変換されて得られた第1のデジタルデータと、前記A/D変換部により前記第2の信号がA/D変換されて得られた第2のデジタルデータとを用いて相関二重サンプリングを行って第1の出力信号を生成し、前記A/D変換部により前記第3の信号がA/D変換されて得られた第3のデジタルデータと、前記A/D変換部により前記第4の信号がA/D変換されて得られた第4のデジタルデータとを用いて相関二重サンプリングを行って第2の出力信号を生成し、前記第1の出力信号および前記第2の出力信号を用いて相関二重サンプリングを行って第3の出力信号を生成する相関二重サンプリング処理部と
を備える信号処理装置。
(2) 前記A/D変換部において得られた前記第1のデジタルデータ乃至前記第4のデジタルデータを記憶する記憶部をさらに備え、
前記相関二重サンプリング処理部は、前記記憶部から読み出した前記第1のデジタルデータおよび前記第2のデジタルデータ、または、前記第3のデジタルデータおよび前記第4のデジタルデータを用いて相関二重サンプリングを行う
(1)に記載の信号処理装置。
(3) 前記記憶部は、さらに、前記相関二重サンプリング処理部により生成された前記第1の出力信号を記憶し、
前記相関二重サンプリング処理部は、生成した前記第2の出力信号と、前記記憶部から読み出した前記第1の出力信号とを用いて相関二重サンプリングを行う
(1)または(2)に記載の信号処理装置。
(4)
前記シャッタ動作として前記単位画素のリセット信号がハイ(High)の状態、および、前記リード動作として前記単位画素の前記リセット信号がハイ(High)の状態において、前記A/D変換部における、前記単位画素から読み出される信号とランプ波形の基準信号とを比較することで行われるA/D変換が正常に行われるように、前記基準信号をクランプするクランプ制御部をさらに備える
(1)乃至(3)のいずれかに記載の信号処理装置。
(5) 入射光を光電変換する、完全空乏化されない単位画素のフローティングディフュージョンをリセットするシャッタ動作として前記単位画素のリセット信号がハイ(High)の状態において前記単位画素から読み出される第1の信号をA/D変換し、
前記シャッタ動作として前記単位画素の前記リセット信号がロー(Low)の状態において前記単位画素から読み出される第2の信号をA/D変換し、
前記第1の信号がA/D変換されて得られた第1のデジタルデータと、前記第2の信号がA/D変換されて得られた第2のデジタルデータとを用いて相関二重サンプリングを行って第1の出力信号を生成し、
前記単位画素の前記フローティングディフュージョンから光電変換により得られた電荷を読み出すリード動作として前記単位画素のリセット信号がロー(Low)の状態において前記単位画素から読み出される第3の信号をA/D変換し、
前記リード動作として前記単位画素の前記リセット信号がハイ(High)の状態において前記単位画素から読み出される第4の信号をA/D変換し、
前記第3の信号がA/D変換されて得られた第3のデジタルデータと、前記第4の信号がA/D変換されて得られた第4のデジタルデータとを用いて相関二重サンプリングを行って第2の出力信号を生成し、
前記第1の出力信号および前記第2の出力信号を用いて相関二重サンプリングを行って第3の出力信号を生成する
信号処理方法。
(6) 入射光を光電変換する、完全空乏化されない単位画素と、
前記単位画素のフローティングディフュージョンをリセットするシャッタ動作として前記単位画素のリセット信号がハイ(High)の状態において前記単位画素から読み出される第1の信号、前記シャッタ動作として前記単位画素の前記リセット信号がロー(Low)の状態において前記単位画素から読み出される第2の信号、前記単位画素の前記フローティングディフュージョンから光電変換により得られた電荷を読み出すリード動作として前記単位画素のリセット信号がロー(Low)の状態において前記単位画素から読み出される第3の信号、並びに、前記リード動作として前記単位画素の前記リセット信号がハイ(High)の状態において前記単位画素から読み出される第4の信号を、それぞれA/D変換するA/D変換部と、
前記A/D変換部により前記第1の信号がA/D変換されて得られた第1のデジタルデータと、前記A/D変換部により前記第2の信号がA/D変換されて得られた第2のデジタルデータとを用いて相関二重サンプリングを行って第1の出力信号を生成し、前記A/D変換部により前記第3の信号がA/D変換されて得られた第3のデジタルデータと、前記A/D変換部により前記第4の信号がA/D変換されて得られた第4のデジタルデータとを用いて相関二重サンプリングを行って第2の出力信号を生成し、前記第1の出力信号および前記第2の出力信号を用いて相関二重サンプリングを行って第3の出力信号を生成する相関二重サンプリング処理部と
を備える撮像素子。
(7) 前記単位画素は、前記入射光を光電変換する光電変換部と、前記フローティングディフュージョンとが金属で結線されている
(6)、(8)乃至(10)のいずれかに記載の撮像素子。
(8) 前記単位画素は、基板垂直方向に色分離を行う画素構造を有する
(6)、(7)、(9)(10)のいずれかに記載の撮像素子。
(9) 前記単位画素は、緑色を、有機光電変換膜を用いて色分離し、赤色および青色を、それぞれ、シリコンの深さによって色分離する
(6)乃至(8)、(10)のいずれかに記載の撮像素子。
(10) 前記単位画素は、緑色、赤色、および青色を、それぞれ、シリコンの深さによって色分離する
(6)乃至(9)のいずれかに記載の撮像素子。
(11) 被写体を撮像する撮像部と、
前記撮像部による撮像により得られた画像データを画像処理する画像処理部と
を備え、
前記撮像部は、
入射光を光電変換する、完全空乏化されない単位画素と、
前記単位画素のフローティングディフュージョンをリセットするシャッタ動作として前記単位画素のリセット信号がハイ(High)の状態において前記単位画素から読み出される第1の信号、前記シャッタ動作として前記単位画素の前記リセット信号がロー(Low)の状態において前記単位画素から読み出される第2の信号、前記単位画素の前記フローティングディフュージョンから光電変換により得られた電荷を読み出すリード動作として前記単位画素のリセット信号がロー(Low)の状態において前記単位画素から読み出される第3の信号、並びに、前記リード動作として前記単位画素の前記リセット信号がハイ(High)の状態において前記単位画素から読み出される第4の信号を、それぞれA/D変換するA/D変換部と、
前記A/D変換部により前記第1の信号がA/D変換されて得られた第1のデジタルデータと、前記A/D変換部により前記第2の信号がA/D変換されて得られた第2のデジタルデータとを用いて相関二重サンプリングを行って第1の出力信号を生成し、前記A/D変換部により前記第3の信号がA/D変換されて得られた第3のデジタルデータと、前記A/D変換部により前記第4の信号がA/D変換されて得られた第4のデジタルデータとを用いて相関二重サンプリングを行って第2の出力信号を生成し、前記第1の出力信号および前記第2の出力信号を用いて相関二重サンプリングを行って第3の出力信号を生成する相関二重サンプリング処理部と
を備える撮像装置。