JP2008103444A - 固体撮像装置及び撮像装置 - Google Patents

固体撮像装置及び撮像装置 Download PDF

Info

Publication number
JP2008103444A
JP2008103444A JP2006283335A JP2006283335A JP2008103444A JP 2008103444 A JP2008103444 A JP 2008103444A JP 2006283335 A JP2006283335 A JP 2006283335A JP 2006283335 A JP2006283335 A JP 2006283335A JP 2008103444 A JP2008103444 A JP 2008103444A
Authority
JP
Japan
Prior art keywords
capacitor
film
imaging device
solid
state imaging
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006283335A
Other languages
English (en)
Inventor
Ryoji Suzuki
亮司 鈴木
Fumihiko Koga
史彦 古閑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2006283335A priority Critical patent/JP2008103444A/ja
Publication of JP2008103444A publication Critical patent/JP2008103444A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

【課題】配置面積の縮小が容易で、かつ、不正入射光による電荷変動を防止して安定した動作を得ることができるキャパシタを提供する。
【解決手段】PolySi膜製のキャパシタを有し、このキャパシタの拡散領域部の遮光およびキャパシタの容量を増加させることを目的として、PolySi膜の周囲および拡散領域にメタルを配置して、PolySi-メタル容量を付加させる。キャパシタのPolySi膜の周囲に配置されたメタル膜とPolySi膜との間の容量により、キャパシタの単位面積あたりの容量を増加させる。同時にPolySi膜を覆うようにメタル膜を配置するので、キャパシタの遮光を行うことができ、基板で光電変換した電荷によって、キャパシタで保持している電荷が変動するのを防ぐ。
【選択図】図3

Description

本発明は、各種の被写体を撮像する固体撮像装置及び撮像装置に関し、特に画素の光電変換部で生成した信号電荷を画素信号に変換するための電荷電圧変換部を備えた固体撮像装置の構成に関する。
近年、CMOSイメージセンサに代表される増幅型の固体撮像装置の開発が活発化している。この増幅型固体撮像装置は、撮像部を構成する複数の画素毎に、光電変換部であるフォトダイオードと、このフォトダイオードで生成した信号電荷をFD(フローティングデフュージョン)に読み出す読み出しトランジスタと、このFDに読み出された信号電荷を画素信号に変換して垂直信号線に出力する増幅トランジスタと、FDの信号電荷をリセットするリセットトランジスタと、増幅トランジスタによる出力タイミングを選択する選択トランジスタ等を設けたものである。
また、この種のCMOSイメージセンサにおいて、画素列(カラム)毎に画素信号を一時的に蓄積してCDS回路により固有ノイズ除去等の処理を行う構成が実用されている(例えば特許文献1参照)。このCMOSイメージセンサでは、垂直信号線毎にキャパシタや負荷MOSトランジスタを設け、増幅トランジスタからの出力をキャパシタに順次蓄積し、後段のCDS回路に供給する。
この種のキャパシタとしては、一般にポリシリコン膜が用いられている。
図6及び図7は従来のポリシリコン膜製キャパシタの例を示しており、図6は断面図、図7は平面図である。
図6において、Si基板100の上層部にはN+拡散層101が形成されており、その上面にゲート酸化膜102を介してポリシリコン膜103が形成されている。
また、図7において、N+拡散層101とポリシリコン膜103は、それぞれビアプラグ(またはコンタクトプラグ)104、105を介してメタル配線106、107に接続され、これらメタル配線106、107を介して信号電荷が充放電されることにより、N+拡散層101とポリシリコン膜103とでキャパシタが構成されている。
特開2005−354568号公報
ところで、上述のようなCMOSイメージセンサでは、高解像度化(多画素化)と小型化の要求に伴って、画素の微細化が進んでいる。
しかし、画素の微細化を進めていくと、上述したカラム毎に設けられる負荷トランジスタ、キャパシタ、CDS回路等の各素子の配置スペースを確保することが困難となる。すなわち、1カラムの幅は単位画素のサイズで決定されるため、画素サイズの縮小に伴ってカラムの幅が減少し、各素子を効率よく配置することが困難になっている。
特に、ポリシリコン膜を用いたキャパシタに関しては、安定したアナログ動作を確保するためには容量を下げて回路を構成することが難しい。
そのため、一定の容量を確保したまま、カラム幅の縮小を実現するためには、キャパシタを縦に長く配置する必要が生じてくる。加えて、イメージセンサのカラム部に配置されるキャパシタは、信号電荷のサンプル・ホールド回路として動作するものが多く、キャパシタに直接照射された光によって、キャパシタに保持している信号電荷が変動すると、画像上に線状に現れる欠陥を発生させてしまう。このため、大面積のキャパシタをメタルで遮光する必要があり、カラム回路部の設計を困難にしている。
結果として、遮光能力を維持したままキャパシタを小さく設計することが困難となっており、イメージセンサの小型化を妨げる要因の1つとなっている。
なお、ここではカラム回路に配置されたキャパシタについて説明したが、遮光を必要とするキャパシタのサイズ縮小は、カラム部に配置されるものだけではなく、その他の回路部においても同様に求められている。
そこで本発明は、配置面積の縮小が容易で、かつ、不正入射光による電荷変動を防止して安定した動作を得ることができるキャパシタを備えた固体撮像装置及び撮像装置を提供することを目的とする。
上述の目的を達成するため、本発明の固体撮像装置は、複数の画素を形成した半導体基板と、前記半導体基板上に複数層の配線膜と絶縁膜を積層して形成される積層膜とを有し、前記半導体基板の上層部に形成される拡散層と、前記拡散層上に絶縁膜を介して配置されるポリシリコン膜と、前記ポリシリコン膜上に絶縁膜を介して配置され、前記ポリシリコン膜を覆う状態で形成されたメタル膜とを含むキャパシタを有することを特徴とする。
また本発明の撮像装置は、固体撮像装置を用いた撮像部と、前記撮像部を制御する制御部と、前記撮像部を操作する操作部とを有し、前記固体撮像装置は、複数の画素を形成した半導体基板と、前記半導体基板上に複数層の配線膜と絶縁膜を積層して形成される積層膜とを有し、前記半導体基板の上層部に形成される拡散層と、前記拡散層上に絶縁膜を介して配置されるポリシリコン膜と、前記ポリシリコン膜上に絶縁膜を介して配置され、前記ポリシリコン膜を覆う状態で形成されたメタル膜とを含むキャパシタを有することを特徴とする。
本発明の固体撮像装置及び撮像装置では、ポリシリコン膜とメタル膜の2重構造でキャパシタを構成したことから、従来のキャパシタに比して単位面積あたりの容量を増加させることができ、一定の容量値を維持したまま、キャパシタの面積を縮小することが可能となる。このため、キャパシタを画素信号の電荷保持手段に利用するような構成において、画素の微細化や装置の小型化に寄与できる。
また、下層のポリシリコン膜をメタル膜によって覆うように配置することにより、メタル膜によってキャパシタ部分の遮光を行うことができる。このため、半導体基板内での不正入射光による光電変換を防止でき、この不正に発生した電荷によって、キャパシタで保持している電荷が変動するのを防ぐことができる。
すなわち、本発明によれば、キャパシタ周辺における拡散領域の遮光と容量の付加を同時に実現することができ、固体撮像装置及び撮像装置に有用なキャパシタ構造を提供できる効果がある。
本発明の実施の形態に係る固体撮像装置及び撮像装置は、PolySi膜製のキャパシタを有し、このキャパシタの拡散領域部の遮光およびキャパシタの容量を増加させることを目的として、PolySi膜及び拡散領域の上層にメタルを配置して、PolySi-メタル容量を付加させる構成のものである。
このような固体撮像装置及び撮像装置においては、キャパシタのPolySi膜の上層に配置されたメタル膜とPolySi膜との間の容量により、キャパシタの単位面積あたりの容量を増加させることができる。これにより、一定の容量値を維持したまま、キャパシタの面積を縮小することが可能となる。
また、同時にPolySi膜を覆うようにメタル膜を配置するので、キャパシタの遮光を行うことができる。これにより基板で光電変換した電荷によって、キャパシタで保持している電荷が変動するのを防ぐことができる。
以下、本発明の具体的な実施の形態について図面を参照しつつ詳細に説明する。
図1は本発明の実施の形態に係る固体撮像装置の構成例を示す概略図である。この固体撮像装置は、例えばCMOSイメージセンサを構成するものであって、複数の画素1を二次元マトリクス状に配置した撮像領域2と、垂直選択駆動回路3と、列信号処理部4と、水平走査回路5と、タイミングジェネレータ6と、水平信号線7に出力された信号を処理する出力処理部8とを備えた構成となっている。
撮像領域2には複数の画素1とともに、各画素1の信号を垂直方向に読み出すための複数の垂直信号線(不図示)が形成されている。
また、各画素1には、光電変換部であるフォトダイオードと、このフォトダイオードで生成した信号電荷をFDに読み出す読み出しトランジスタと、このFDに読み出された信号電荷を画素信号に変換して垂直信号線に出力する増幅トランジスタと、FDの信号電荷をリセットするリセットトランジスタと、増幅トランジスタによる出力タイミングを選択する選択トランジスタ等が設けられている。
垂直選択駆動回路3は、撮像領域2の各画素1を一行ずつ選択して駆動するものである。撮像領域2の各画素1の信号は、一列毎に形成された垂直信号線を通して列信号処理部4に取り込まれる。列信号処理部4は、垂直信号線を通して取り込まれた各画素1の信号を処理するもので、例えば負荷MOSトランジスタとサンプルホールド・CDS(Correlated Double Sampling)回路を用いて構成される。
サンプルホールド・CDS回路は、画素列(カラム)毎に配線された各垂直信号線に対応して設けられ、水平走査方向に沿って並列に設けられている。そして、各垂直信号線によって出力される画素信号に基づいて、リセットレベルと信号レベルを順次サンプリングし、その差分を算出することにより、各画素間に固有に存在する特性のばらつき(リセットノイズ)を除去するCDS処理を行う。
そして、このサンプルホールド・CDS回路では、各画素信号を電荷の形で保持する電荷保持部が通常はPolySi膜によるキャパシタで構成されるが、本実施の形態では、このキャパシタの構造を改良することにより、小面積で十分な容量の電荷を保持できるようにした。なお、CDS回路及びキャパシタの具体的な構成例については後述する。
水平走査回路5は、各列の垂直信号線を通して読み出され、かつ列信号処理部4で処理された各画素1の信号を、水平方向に順に選択走査して水平信号線7に導くものである。この水平走査回路5は、例えば各列の垂直信号線に接続される複数の選択トランジスタと、当該複数の選択トランジスタを水平方向に順にオンするシフト回路とを用いて構成される。
タイミングジェネレータ6は、垂直選択駆動回路3、列信号処理部4及び水平走査回路5に対して、所定周期の基準クロックに基づいて各部の動作に必要な各種のパルス信号を供給するものである。
出力処理部8は、水平走査回路5によって水平信号線7に読み出された画素信号の出力処理を行うものである。この出力処理部8には、画素信号の増幅処理、選択処理、AGC(Auto Gain Control)処理、A/D(アナログ/デジタル)変換処理などが含まれる。
図2は本実施の形態に係る固体撮像装置のCDS回路の一例を示す説明図である。
このCDS回路は、図2(1)に示すように、上述した電荷保持部となるキャパシタ11と、このキャパシタ11の入力側に設けられるスイッチ12と、キャパシタ11の出力側(GND)に設けられるスイッチ13とを有し、キャパシタ11とスイッチ13との間に出力ノードを設けたものである。
また、このようなCDS動作は大きく分けて、図2(1)に示すリセットレベルサンプリング、図2(2)に示す切り替え、及び図2(3)に示す信号レベルサンプリングから成る。
まず、図2(1)において、キャパシタ11の出力側をクランプ(Vclmp)した状態で、画素側でリセット動作が行われた直後にスイッチ12をオンし、この段階で垂直信号線に現れた信号電荷をキャパシタ11にホールドし、リセットレベルVrstを取得する。
次に、図2(2)において、スイッチ12をオフした後、スイッチ13をオンし、キャパシタ11の出力側をGNDに落とすことにより、リセットレベルの電荷をキャパシタにホールドした状態で、図2(3)において、画素側で転送動作が行われた時点で、再度スイッチ12をオンし、信号レベルVsignalを再度サンプルする。
このような動作によって、リセットレベルと信号レベルの差分(Vout=Vrst−Vsignal+Vclmp)を抽出し、各画素に固有のリセットノイズを除去することができる。
しかし、このような動作において、リセットレベルのサンプル中、あるいはCDS後の信号レベルの読み出し時に、キャパシタに保持された電荷が変動すると、CDS処理によりノイズが発生する。
そこで本実施の形態では、キャパシタ11に、後述するようなPolySi膜とメタル膜とを組み合わせた構造を用いることにより、CDSの電荷変動を抑制した構造を提供するものである。
図3及び図4は本実施の形態によるキャパシタの例を示しており、図3は断面図、図4は平面図である。
図3において、Si基板20の上層部にはN+拡散層21が形成されており、その上面にゲート酸化膜22を介してポリシリコン膜23が形成されている。
また、ポリシリコン膜23の上には層間絶縁膜24が形成され、この層間絶縁膜24の上にメタル膜25が形成されている。
このメタル膜25は、ポリシリコン膜23の上面を覆う状態(すなわち、ポリシリコン膜23を上方から遮光した状態)で形成され、かつ、N+拡散層21にビアプラグ(またはコンタクトプラグ)26を介して接続されており、1つのメタル膜25によってキャパシタの電極とN+拡散層21の配線を兼用したものである。
また、図4において、ポリシリコン膜23は、ビアプラグ(またはコンタクトプラグ)27を介してメタル配線28に接続されている。なお、このメタル配線28の材料としては、アルミ配線や銅配線の他に、タングステン等の高融点金属配線を適宜選択できるものである。
このようなキャパシタでは、N+拡散層21とポリシリコン膜23の間、及びポリシリコン膜23とメタル膜25の間にキャパシタが構成され、二重構造により、小面積で容量の大きいキャパシタを構成できる。
また、メタル膜25が遮光膜として機能するため、図6に示した従来例に対して、ポリシリコン膜23及びN+拡散層21への不正入射光を防止でき、電荷変動を抑制できる。
以上のように、本例で採用するキャパシタでは、従来のポリシリコン膜製のキャパシタに、ポリシリコン膜とメタル膜の間のキャパシタを付加することで、単位面積あたりの容量値を増加させることができるため、小面積で大きい容量を確保することが可能となり、固体撮像装置の画素部の微細化に有効に対応できる。
また、1つのメタル膜で容量の拡大効果と遮光効果の2つの効果を実現でき、少ないメタル面積で効果的にキャパシタの容量値を増加させることができる。特に、上述した例では、従来のメタル配線を延長した一体構造でメタル膜を設けることから、メタル配線のパターン変更だけで、従来の製造工程をほとんど変更することなく実現できる。
また、上層のメタル膜がメタル配線領域まではみ出した状態で下層のポリシリコン膜を覆う構造であるため、より確実な遮光を実現できる。
なお、以上の例では、列信号処理部のCDS回路に設けられるキャパシタを例に説明したが、本発明は固体撮像装置の他のキャパシタにも同様に適用できるものである。また、本発明は必ずしもCMOSイメージセンサに限定されず、他の固体撮像装置にも適用できるものである。
また、固体撮像装置は1チップ上にCMOSイメージセンサ等を構成したものに限らず、撮像部と信号処理部や光学系がまとめてパッケージ化されたモジュールであってもよい。また、カメラシステムや携帯電話器に利用される装置であってもよい。なお、本発明では、CMOSイメージセンサの機能を単体で有する構成を固体撮像装置といい、固体撮像装置と他の要素(制御回路、操作部、表示部、さらにはデータ蓄積機能、通信機能等)と一体化された構成を撮像装置というものとする。
以下、本発明を適用した撮像装置の具体例を説明する。
図5は本例のCMOSイメージセンサを用いたカメラ装置の構成例を示すブロック図である。
図5において、撮像部310は、例えば図1に示したCMOSイメージセンサを用いて被写体の撮像を行うものであり、撮像信号をメイン基板に搭載されたシステムコントロール部320に出力する。
すなわち、撮像部310では、上述したCMOSイメージセンサの出力信号に対し、AGC(自動利得制御)、OB(オプティカルブラック)クランプ、CDS(相関二重サンプリング)、A/D変換といった処理を行い、デジタル撮像信号を生成して出力する。
なお、本例では、撮像部310内で撮像信号をデジタル信号に変換してシステムコントロール部320に出力する例について示しているが、撮像部310からアナログ撮像信号をシステムコントロール部320に送り、システムコントロール部320側でデジタル信号に変換する構成であってもよい。
また、撮像部310内での具体的な制御動作や信号処理等も従来から種々の方法が提供されており、本発明の撮像装置において特に限定しないことは勿論である。
また、撮像光学系300は、鏡筒内に配置されたズームレンズ301や絞り機構302等を含み、CMOSイメージセンサの受光部に被写体像を結像させるものであり、システムコントロール部320の指示に基づく駆動制御部330の制御により、各部を機械的に駆動してオートフォーカス等の制御が行われる。
また、システムコントロール部320には、CPU321、ROM322、RAM323、DSP324、外部インターフェース325等が設けられている。
CPU321は、ROM322及びRAM323を用いて本カメラ装置の各部に指示を送り、システム全体の制御を行う。
DSP324は、撮像部310からの撮像信号に対して各種の信号処理を行うことにより、所定のフォーマットによる静止画または動画の映像信号(例えばYUV信号等)を生成する。
外部インターフェース325には、各種エンコーダやD/A変換器が設けられ、システムコントロール部320に接続される外部要素(本例では、ディスプレイ330、メモリ媒体340、操作パネル部350)との間で、各種制御信号やデータをやり取りする。
ディスプレイ330は、本カメラ装置に組み込まれた例えば液晶パネル等の小型表示器であり、撮像した画像を表示する。なお、このようなカメラ装置に組み込まれた小型表示器に加えて、外部の大型表示装置に画像データを伝送し、表示できる構成とすることも勿論可能である。
メモリ媒体340は、例えば各種メモリカード等に撮影された画像を適宜保存しておけるものであり、例えばメモリ媒体コントローラ341に対してメモリ媒体を交換可能なものとなっている。メモリ媒体340としては、各種メモリカードの他に、磁気や光を用いたディスク媒体等を用いることができる。
操作パネル部350は、本カメラ装置で撮影作業を行うに際し、ユーザが各種の指示を行うための入力キーを設けたものであり、CPU321は、この操作パネル部350からの入力信号を監視し、その入力内容に基づいて各種の動作制御を実行する。
このようなカメラ装置に、本発明を適用することにより、固体撮像装置に設けたキャパシタ周辺における拡散領域の遮光と容量の付加を同時に実現することができ、画質の向上や装置の小型化等、高品位の撮像装置を提供できる。なお、以上の構成において、システムの構成要素となる単位デバイスや単位モジュールの組み合わせ方、セットの規模等については、製品化の実情等に基づいて適宜選択することが可能であり、本発明の撮像装置は、種々の変形を幅広く含むものとする。
また、本発明の固体撮像装置及び撮像装置において、撮像対象(被写体)としては、人や景色等の一般的な映像に限らず、偽札検出器や指紋検出器等の特殊な微細画像パターンの撮像にも適用できるものである。この場合の装置構成としては、図5に示した一般的なカメラ装置ではなく、さらに特殊な撮像光学系やパターン解析を含む信号処理系を含むことになり、この場合にも本発明の作用効果を十分発揮して、精密な画像検出を実現することが可能となる。
さらに、遠隔医療や防犯監視、個人認証等のように遠隔システムを構成する場合には、上述のようにネットワークと接続した通信モジュールを含む装置構成とすることも可能であり、幅広い応用が実現可能である。
本発明の実施の形態に係る固体撮像装置の構成例を示す概略図である。 図1に示す固体撮像装置のCDS回路の一例を示す説明図である。 図2に示すCDS回路のキャパシタの例を示す断面図である。 図2に示すCDS回路のキャパシタの例を示す平面図である。 図1に示すCMOSイメージセンサを撮像部に用いたカメラ装置の構成例を示すブロック図である。 従来のキャパシタの例を示す断面図である。 従来のキャパシタの例を示す平面図である。
符号の説明
1……画素、2……撮像領域、3……垂直選択駆動回路、4……列信号処理部、5……
水平走査回路、6……タイミングジェネレータ、7……水平信号線、8……出力処理部、11……キャパシタ、12、13……スイッチ、20……Si基板、21……N+拡散層、22……ゲート酸化膜、23……ポリシリコン膜、24……層間絶縁膜、25……メタル膜、26、27……ビアプラグ、28……メタル配線。

Claims (10)

  1. 複数の画素を形成した半導体基板と、前記半導体基板上に複数層の配線膜と絶縁膜を積層して形成される積層膜とを有し、
    前記半導体基板の上層部に形成される拡散層と、前記拡散層上に絶縁膜を介して配置されるポリシリコン膜と、前記ポリシリコン膜上に絶縁膜を介して配置され、前記ポリシリコン膜を覆う状態で形成されたメタル膜とを含むキャパシタを有する、
    ことを特徴とする固体撮像装置。
  2. 前記拡散層とメタル膜がプラグを介して接続されていることを特徴とする請求項1記載の固体撮像装置。
  3. 前記キャパシタは前記画素から読み出された電荷を保持する電荷保持手段を構成することを特徴とする請求項1記載の固体撮像装置。
  4. 前記電荷保持手段を構成するキャパシタは、各画素の信号電荷を取り出してサンプリングを行うCDS回路に設けられていることを特徴とする請求項3記載の固体撮像装置。
  5. 前記メタル膜はメタル配線と一体に形成されていることを特徴とする請求項1記載の固体撮像装置。
  6. 固体撮像装置を用いた撮像部と、前記撮像部を制御する制御部と、前記撮像部を操作する操作部とを有し、
    前記固体撮像装置は、
    複数の画素を形成した半導体基板と、前記半導体基板上に複数層の配線膜と絶縁膜を積層して形成される積層膜とを有し、
    前記半導体基板の上層部に形成される拡散層と、前記拡散層上に絶縁膜を介して配置されるポリシリコン膜と、前記ポリシリコン膜上に絶縁膜を介して配置され、前記ポリシリコン膜を覆う状態で形成されたメタル膜とを含むキャパシタを有する、
    ことを特徴とする撮像装置。
  7. 前記拡散層とメタル膜はプラグを介して接続されていることを特徴とする請求項6記載の撮像装置。
  8. 前記キャパシタは前記画素から読み出された電荷を保持する電荷保持手段を構成することを特徴とする請求項6記載の撮像装置。
  9. 前記電荷保持手段を構成するキャパシタは、各画素の信号電荷を取り出してサンプリングを行うCDS回路に設けられていることを特徴とする請求項8記載の撮像装置。
  10. 前記メタル膜はメタル配線と一体に形成されていることを特徴とする請求項5記載の撮像装置。
JP2006283335A 2006-10-18 2006-10-18 固体撮像装置及び撮像装置 Pending JP2008103444A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006283335A JP2008103444A (ja) 2006-10-18 2006-10-18 固体撮像装置及び撮像装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006283335A JP2008103444A (ja) 2006-10-18 2006-10-18 固体撮像装置及び撮像装置

Publications (1)

Publication Number Publication Date
JP2008103444A true JP2008103444A (ja) 2008-05-01

Family

ID=39437563

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006283335A Pending JP2008103444A (ja) 2006-10-18 2006-10-18 固体撮像装置及び撮像装置

Country Status (1)

Country Link
JP (1) JP2008103444A (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04154284A (ja) * 1990-10-17 1992-05-27 Sony Corp 固体撮像装置の駆動方法
JPH10229182A (ja) * 1997-02-14 1998-08-25 Nikon Corp 半導体集積回路の容量
JP2006032374A (ja) * 2004-07-12 2006-02-02 Sony Corp 固体撮像装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04154284A (ja) * 1990-10-17 1992-05-27 Sony Corp 固体撮像装置の駆動方法
JPH10229182A (ja) * 1997-02-14 1998-08-25 Nikon Corp 半導体集積回路の容量
JP2006032374A (ja) * 2004-07-12 2006-02-02 Sony Corp 固体撮像装置

Similar Documents

Publication Publication Date Title
US10115753B2 (en) Image sensor including pixels having plural photoelectric converters configured to convert light of different wavelengths and imaging apparatus including the same
JP4677258B2 (ja) 固体撮像装置及びカメラ
JP5082528B2 (ja) 固体撮像装置及び撮像装置
US8222682B2 (en) Photoelectric conversion apparatus and image pickup system using photoelectric conversion apparatus
JP6071315B2 (ja) 固体撮像装置および撮像装置
TWI504256B (zh) 固態成像裝置,其訊號處理方法,及電子設備
US7800041B2 (en) Solid-state imaging device and imaging apparatus
JP4609092B2 (ja) 物理情報取得方法および物理情報取得装置
US7808542B2 (en) Solid state imaging device containing multi-layered inner lenses and imaging apparatus
JP2009105358A (ja) 固体撮像素子及びこれを用いた電子カメラ
KR20120140608A (ko) 전자 기기 및 전자 기기의 구동 방법
JP2006262387A (ja) 固体撮像装置及びカメラ
JP4414901B2 (ja) カラー画像生成方法
JP2009089087A (ja) 固体撮像装置及び撮像装置
JP2001024948A (ja) 固体撮像装置及びそれを用いた撮像システム
JP4724414B2 (ja) 撮像装置、デジタルカメラ、及びカラー画像データ生成方法
JP4929584B2 (ja) 信号処理方法および信号処理装置並びに物理量分布検知のための半導体装置
JP2008236634A (ja) 固体撮像装置及び撮像装置
JP2007143067A (ja) 撮像装置及び撮像システム
JP2008103444A (ja) 固体撮像装置及び撮像装置
JP4479734B2 (ja) 固体撮像装置及び撮像装置
JP7439772B2 (ja) 撮像素子及び撮像装置
US20230362513A1 (en) Imaging sensor and imaging device
JP6798532B2 (ja) 撮像素子及び撮像装置
JP2008311493A (ja) 固体撮像素子およびその製造方法、固体撮像装置、電子情報機器

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20090817

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090925

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20091015

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120308

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120321

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120517

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121113