JP2018207141A - トラックアンドホールド回路 - Google Patents

Abstract

【課題】より広い範囲にわたる様々な周波数の入力クロック信号に対しても一定の精度が得られるトラックアンドホールド回路を提供することを目的とする。【解決手段】トラックアンドホールド回路１は、入力クロック信号を増幅するクロック信号増幅回路１５２と、クロック信号増幅回路１５２により増幅された入力クロック信号を所定の振幅に調整してサンプリングクロック信号を出力するクロック波形調整回路１５３と、アナログ入力信号を、クロック波形調整回路１５３によって出力されたサンプリングクロック信号の周波数でサンプリングするサンプリング回路３と、を有する。クロック信号増幅回路１５２は、入力クロック信号を、サンプリングクロック信号について予め定められている振幅よりも大きな振幅に増幅する。【選択図】 図１

Description

本発明は、トラックアンドホールド回路に関し、特にクロック信号の周波数が広範囲であるトラックアンドホールド回路に関する。

トラックアンドホールド回路は、アナログ信号をディジタル信号に変換するために使用される回路の一つである。トラックアンドホールド回路は、入力されるクロック信号のレベル（ＨｉｇｈまたはＬｏｗ）によってトラックモードとホールドモードの二つのモードが切り替わる。

トラックモードの場合は、入力された電圧信号をそのまま出力信号として出力する。ホールドモードの場合は、トラックモードからホールドモードに切り替わったタイミングに入力されていた電圧値を保持して出力し続ける。

トラックアンドホールド回路は、サンプルホールド回路とも称され、入力信号の周波数とクロック信号の周波数の大小関係により、オーバーサンプリングと、アンダーサンプリングに分けられる。例えば、非特許文献１には、入力信号の周波数より高い周波数でサンプリング出力するオーバーサンプリング方式のトラックアンドホールド回路が開示されている。

オーバーサンプリング方式のトラックアンドホールド回路においては、より高速なクロック信号をサンプリング部に伝達しなければならないことから、高速動作するクロック伝送回路が求められる。クロック伝送回路によって伝達されるクロック信号が特定の周波数のクロック信号である場合には、インダクタ等を用いたピーキングをかけることで帯域を延伸し、高速な信号であっても利得を上げ、伝送することができる（例えば、非特許文献１参照。）。

しかし、クロック伝送回路に入力される信号（以下、「入力クロック信号」という。）の周波数範囲が低速から高速までの広い範囲（例えば、１０ＧＨｚ〜４０ＧＨｚ）にわたる場合、従来のインダクタ等を用いたピーキングによる手法では、広い範囲で利得を上げること、つまり、サンプリング部へ入力されるクロック信号（以下、「サンプリングクロック信号」という。）の振幅を周波数によらず一定とすることが困難であった。

また、トラックモードとホールドモードのスイッチング動作においては、サンプリングクロック信号の振幅が一定であるだけでなく、サンプリングクロック信号の立ち上がり時間Ｔｒと立ち下がり時間Ｔｆが一定であることが必要である。

しかし、入力クロック信号の周波数によってサンプリングクロック信号の立ち上がり時間Ｔｒおよび立ち下がり時間Ｔｆが変動すると、アクイジション時間や、ドゥループレートといったトラックアンドホールド回路の性能が変化するため、トラックアンドホールド回路の精度が低下する問題があった。

Ｓ．Ｓｈａｈｒａｍｉａｎ， ｅｔ ａｌ， "Ａ４０−ＧＳａｍｐｌｅ／Ｓｅｃ Ｔｒａｃｋ ＆ Ｈｏｌｄ Ａｍｐｌｉｆｉｅｒ ｉｎ ０．１８ｕｍ ＳｉＧｅ ＢｉＣＭＯＳ Ｔｅｃｈｎｏｌｏｇｙ，" ＣＳＩＣＳ， ２００５．

本発明は、より広い範囲にわたる様々な周波数の入力クロック信号に対しても一定の精度が得られるトラックアンドホールド回路を提供することを目的とする。

上述した課題を解決するために、本発明に係るトラックアンドホールド回路において、入力信号を増幅した増幅信号を出力する第１の増幅回路と、前記増幅信号を所定の振幅としたサンプリングクロック信号を出力する第２の増幅回路と、アナログ入力信号を前記サンプリングクロック信号の周波数でサンプリングするサンプリング回路と、を備え、前記第１の増幅回路は、前記入力信号を前記サンプリングクロック信号の前記所定の振幅よりも大きな振幅に増幅することを特徴とする。

また、本発明に係るトラックアンドホールド回路において、前記第１の増幅回路は多段接続された複数の増幅器を含んでいてもよい。

また、本発明に係るトラックアンドホールド回路において、前記複数の増幅器は、初段の増幅器の利得が他の増幅器の利得より大きくてもよい。

また、本発明に係るトラックアンドホールド回路において、前記第１の増幅回路は、可変利得増幅回路を含んでいてもよい。

また、本発明に係るトラックアンドホールド回路において、前記初段の増幅器は、可変利得増幅器であってもよい。

また、本発明に係るトラックアンドホールド回路は、前記可変利得増幅回路の出力を監視し、一定の振幅が出力されるように前記可変利得増幅回路の利得を制御する自動利得制御回路をさらに備えていてもよい。

本発明によれば、第１の増幅回路をより負荷の小さい第２の増幅回路に接続し、入力クロック信号を予め定められたサンプリングクロック信号の振幅よりも大きな振幅に増幅してから、第２の増幅回路によってその予め定められた振幅となるよう調整することで、広い範囲にわたる様々な周波数の入力クロック信号に対しても一定の精度を保つことができる。

図１は、本発明の第１の実施の形態に係るトラックアンドホールド回路の構成例を示すブロック図である。 図２は、本発明の第１の実施の形態に係るクロック信号増幅回路とクロック波形調整回路の周波数特性を示す図である。 図３は、本発明の第１の実施の形態に係るクロック信号増幅回路の出力波形を示す図である。 図４は、本発明の第１の実施の形態に係るクロック波形調整回路の出力波形を示す図である。 図５は、本発明の第２の実施の形態に係るトラックアンドホールド回路の構成例を示すブロック図である。 図６は、本発明の第２の実施の形態に係るクロック信号増幅回路の周波数特性を示す図である。 図７は、本発明の第３の実施の形態に係るトラックアンドホールド回路の構成例を示すブロック図である。 図８は、本発明の第４の実施の形態に係るトラックアンドホールド回路の構成例を示すブロック図である。

以下、本発明の好適な実施の形態について、図１から図８を参照して詳細に説明する。各図について共通する構成要素には、同一の符号が付されている。

＜第１の実施の形態＞
本発明の第１の実施の形態に係るトラックアンドホールド回路１は、入力クロック信号を増幅するクロック信号増幅回路１５２と、クロック信号増幅回路１５２により増幅された入力クロック信号を所定の振幅に調整してサンプリングクロック信号を出力するクロック波形調整回路１５３と、アナログ入力信号を、クロック波形調整回路１５３によって出力されたサンプリングクロック信号の周波数でサンプリングするサンプリング回路３と、を有する。クロック信号増幅回路１５２は、入力クロック信号を、サンプリングクロック信号について予め定められている振幅よりも大きな振幅に増幅する。

トラックアンドホールド回路１は、例えば、アナログ信号をディジタル信号に変換するＡＤ変換器に用いられる。トラックアンドホールド回路１は、アナログ信号の離散化（サンプリング）を行い、ＡＤ変換が行われる一定期間において、サンプリングされたアナログ信号の電圧を保持し、ＡＤ変換中の誤差を防ぐ。

図１は、本発明の第１の実施の形態に係るトラックアンドホールド回路１の構成例を示すブロック図である。トラックアンドホールド回路１は、データ入力バッファ２と、サンプリング回路３と、出力バッファ４と、クロック伝送回路５とを備えている。

データ入力バッファ２には、アナログ信号が入力され、入力されたアナログ信号をサンプリング回路３に伝達する。データ入力バッファ２には、出力インピーダンスが低いものが用いられる。

サンプリング回路３は、ＦＥＴスイッチ等のスイッチと、保持容量（ホールドキャパシタ）とを含み、クロック伝送回路５から入力されるサンプリングクロック信号が高電位（“Ｈ”レベル）のときにはスイッチが導通して、データ入力バッファ２から伝達されたアナログ信号がそのまま出力バッファ４を介して出力される（トラックモード）。

また、入力されたサンプリングクロック信号が低電位（“Ｌ”レベル）のときには、スイッチが非導通となり、スイッチが“Ｈ”レベルから“Ｌ”レベルに切り替わる直前のアナログ入力信号の電圧レベルがホールドキャパシタで保持されて、その電圧レベルの信号が出力バッファ４を介して出力される（ホールドモード）。

出力バッファ４は、サンプリング回路３における各動作モードに応じて出力されるアナログ信号を、後段の比較器等の回路（図示しない）に出力する。出力バッファ４は、入力インピーダンスが大きいものが用いられる。

次に、クロック伝送回路５について説明する。クロック伝送回路５は、クロック入力バッファ１５１と、クロック信号増幅回路１５２（第１の増幅回路）と、クロック波形調整回路１５３（第２の増幅回路）とを有する。クロック伝送回路５は、入力クロック信号に基づいて、予め定められた振幅のサンプリングクロック信号を生成して、サンプリング回路３に入力する。クロック入力バッファ１５１には、広い範囲、例えば、１０ＧＨｚ〜４０ＧＨｚの範囲にわたる様々な周波数の入力クロック信号が入力されることが想定されている。

クロック信号増幅回路１５２は、高利得な増幅器であり、クロック入力バッファ１５１を介して入力された入力クロック信号を増幅する。クロック信号増幅回路１５２は、入力クロック信号を、予め定められたサンプリングクロック信号の振幅よりも大きい振幅に増幅する。

クロック波形調整回路１５３は、クロック信号増幅回路１５２よりも利得が低く、かつ、帯域が広く、入力クロック信号の様々な周波数をカバーできる増幅器である。クロック波形調整回路１５３は、クロック信号増幅回路１５２によって増幅された入力クロック信号の振幅を所定の振幅に調整してサンプリングクロック信号を生成し、サンプリング回路３に出力する。サンプリング回路３に入力されるサンプリングクロック信号の振幅は予め設定される値である。

次に、クロック信号増幅回路１５２とクロック波形調整回路１５３の特性および動作について説明する。図２は、第１の実施の形態に係るクロック信号増幅回路１５２とクロック波形調整回路１５３の周波数特性を示す図である。図３は、クロック信号増幅回路１５２の出力波形を示す図である。また、図４は、クロック波形調整回路１５３の出力波形を示す図である。

図２に示すように、クロック信号増幅回路１５２はクロック波形調整回路１５３の利得よりも高い利得を有する。一方、クロック波形調整回路１５３は、直流利得を、例えば０ｄＢと低くし、その分−３ｄＢ帯域を広げた増幅器である。本実施の形態では、単純化のため、所定の上限周波数（例えば、４０ＧＨｚ）において、クロック信号増幅回路１５２とクロック波形調整回路１５３はどちらも同じ−３ｄＢ帯域である場合について説明する。

また、図２に示すように、クロック信号増幅回路１５２の出力振幅は、クロック波形調整回路１５３の出力振幅と比べて、特に、入力クロック信号の周波数上限（例えば、４０ＧＨｚ）でのクロック波形調整回路１５３の損失分（−３ｄＢ）だけ大きな値となっている。なお、遮断周波数等の具体的な値は、トランジスタの耐圧等の様々なトレードオフで決定されるものである。

次に、クロック信号増幅回路１５２によって、予め定められたサンプリングクロック信号の振幅よりも大きな振幅に増幅された信号の出力は、図３に示すように、立ち上がり時間Ｔｒと立ち下がり時間Ｔｆとを有する台形波となる。

また、図３は、高い周波数の入力クロック信号（例えば、４０ＧＨｚ）が増幅された場合の出力信号と、低い周波数の入力クロック信号（例えば、２０ＧＨｚ）が増幅された場合の出力信号の波形をそれぞれ示している。クロック信号増幅回路１５２における、高い周波数の入力クロック信号に対する出力信号の振幅と、低い周波数の入力クロック信号に対する出力信号の振幅は同じ振幅となっている。

クロック信号増幅回路１５２における出力信号が台形波となるのは、クロック信号増幅回路１５２の利得が十分に高いと、入力クロック信号が、例えば、正弦波であったとしても、スルーレートが高くなり、出力される信号の振幅が一定の値に制限されるためである。

より詳細には、クロック信号増幅回路１５２がクロック波形調整回路１５３を介さず、サンプリング回路３に直接接続する場合、大きな負荷容量であるサンプリング回路３の影響で、クロック信号増幅回路１５２における帯域特性が悪化し、特に、高い周波数の入力クロック信号を十分に増幅できない。

本実施の形態のように、クロック信号増幅回路１５２の後段にクロック波形調整回路１５３が接続されることで、クロック信号増幅回路１５２における負荷が減少し、クロック信号増幅回路１５２の帯域特性の悪化を抑えることができる。よって、クロック信号増幅回路１５２は、高い周波数の入力クロック信号であっても十分に増幅することができる。

このような理由から、クロック信号増幅回路１５２における出力信号は台形波形となり、振幅は、入力クロック信号が高い周波数の場合であっても、低い周波数の入力クロック信号の出力信号の振幅と同じ振幅となる。

また、クロック信号増幅回路１５２から出力される台形波形における、立ち上がり時間Ｔｒと立ち下がり時間Ｔｆは、入力クロック信号の周波数によらず、一定となっている。立ち上がり時間Ｔｒと立ち下がり時間Ｔｆは、クロック信号増幅回路１５２の出力振幅、周波数特性、および帯域幅で決まる。

次に、図３と同じ条件におけるクロック波形調整回路１５３の出力信号の波形について説明する。図４に示すように、クロック波形調整回路１５３は、クロック信号増幅回路１５２から出力された信号の振幅を、予め定められたサンプリングクロック信号の振幅に調整する。クロック波形調整回路１５３における出力信号は、クロック信号増幅回路１５２の出力信号の振幅が減少した台形波形となる。

クロック波形調整回路１５３は、前述のとおり直流利得を０ｄＢと低くし、その分−３ｄＢ帯域を広げた増幅器である。クロック波形調整回路１５３の後段には、大きな負荷となるサンプリング回路３が接続されているため、クロック波形調整回路１５３においては、信号の高周波成分が減衰するが、出力振幅も下げている。そのため、クロック波形調整回路１５３による各出力信号の台形波形においては、クロック信号増幅回路１５２の出力信号における立ち上がり時間Ｔｒと立ち下がり時間Ｔｆが維持される。

以上説明したように、第１の実施の形態によれば、クロック伝送回路５の前段にクロック信号増幅回路１５２を設け、後段にクロック波形調整回路１５３を設ける。クロック信号増幅回路１５２の利得をクロック波形調整回路１５３の利得よりも高い利得として、クロック信号増幅回路１５２の出力振幅を後段のクロック波形調整回路１５３による出力振幅よりも大きくする。

また、より低い利得を有するクロック波形調整回路１５３をクロック伝送回路５の最終段に設けた上で、大きな負荷であるサンプリング回路３に接続する。そして、クロック波形調整回路１５３は、前段のクロック信号増幅回路１５２から入力される増幅信号の振幅を制限して、所定のサンプリングクロック信号の振幅となるようにする。

このような構成とすることで、トラックアンドホールド回路１において、入力クロック信号の周波数が広範囲であっても、一定の振幅、および一定の立ち上がり時間Ｔｒと立ち下がり時間Ｔｆを有するサンプリングクロック信号を生成することができる。その結果、トラックアンドホールド回路１の精度を向上させることが可能となる。

クロック信号増幅回路１５２において、高い利得と広帯域の両立を図る手段としては、例えば、インピーダンスピーキングを用いてもよい。また、クロック波形調整回路１５３の利得を下げて帯域を広げる手段としては、例えば、ソースディジェネピーキングを用いてもよい。

＜第２の実施の形態＞
次に、本発明の第２の実施の形態について説明する。図５は、本発明の第２の実施の形態に係るトラックアンドホールド回路１ａの構成例を示すブロック図である。図６は、クロック信号増幅回路１５２の周波数特性を示す図である。なお、以下の説明では、上述した第１の実施の形態と同じ構成については同一の符号を付し、その説明を省略する。

第１の実施の形態では、クロック信号増幅回路１５２を１段の増幅器で構成する場合について説明した。これに対し、第２の実施の形態では、クロック信号増幅回路１５２が多段増幅器で構成される。図５に示すように、クロック信号増幅回路１５２は、例えば、多段接続された３段の増幅器１５２Ａ、１５２Ｂ、１５２Ｃで構成される。

クロック信号増幅回路１５２は、高利得で広帯域な特性を有することが求められる。クロック信号増幅回路１５２における負荷容量は、大きな負荷であるサンプリング回路３に接続しているクロック波形調整回路１５３に比べると、減少する。しかし、使用されるデバイスのプロセスノードによって、１段あたりの利得や帯域には限界があることから、クロック信号増幅回路１５２を多段接続された増幅器１５２Ａ、１５２Ｂ、１５２Ｃで構成することで、十分に高い利得と帯域特性を有するクロック信号増幅回路１５２を得ることができる。

また、多段接続された増幅器１５２Ａ、１５２Ｂ、１５２Ｃにおいて、利得と帯域をそれぞれ同じ値とするのではなく、増幅器１５２Ａ、１５２Ｂ、１５２Ｃの順に徐々に利得が減少するように接続してもよい。より詳細には、１段目の増幅器１５２Ａが最も高い利得を有するように設定し、入力クロック信号について、一段目の増幅器１５２Ａを用いて、できるだけ台形波に近い波形となるように増幅する。そして、２段目の増幅器１５２Ｂ、さらに、３段目の増幅器１５２Ｃの順に信号のスルーレートを向上させていくと、増幅された信号の高周波成分は維持され、最終段の３段目の増幅器１５２Ｃほど高周波成分が残る。

このように多段接続された増幅器１５２Ａ、１５２Ｂ、１５２Ｃを有するクロック信号増幅回路１５２の周波数特性は、図６に示すように、後段の増幅器ほど利得が低くなり、また、後段の増幅器ほど帯域が広がっている。したがって、第２の実施の形態によれば、図２において説明したクロック信号増幅回路１５２の高利得および広帯域特性をより効率的に得ることができる。

＜第３の実施の形態＞
次に、本発明の第３の実施の形態について説明する。図７は、第３の実施の形態に係るトラックアンドホールド回路１ｂの構成例を示すブロック図である。なお、以下の説明では、上述した第１および第２の実施の形態と同じ構成については同一の符号を付し、その説明を省略する。

第３の実施の形態におけるトラックアンドホールド回路１ｂは、第１および第２の実施の形態とは異なり、クロック信号増幅回路１５２を可変利得増幅回路２５２で構成している。第１の実施の形態では、クロック信号増幅回路１５２の利得や帯域の関係を単純化して、平坦な周波数特性を前提とした。しかし、帯域を向上させるためにインダクタピーキング等を用いる場合、増幅器において平坦な周波数特性が得られないことがある。

この場合、クロック信号増幅回路１５２の波形ひずみが大きくなる影響で、クロック波形調整回路１５３により生成されるサンプリングクロック信号の振幅や立ち上がり時間Ｔｒ、立ち下がり時間Ｔｆにずれが生じて一定ではなくなることがある。

また、入力クロック信号の振幅が大きく変化するような場合、一定の利得を有するクロック信号増幅回路１５２では、同様に、波形ひずみがより大きくなるため、サンプリングクロック信号の振幅や立ち上がり時間Ｔｒ、立ち下がり時間Ｔｆにずれが生じて一定でなくなることがある。

このような場合に、クロック信号増幅回路１５２を可変利得増幅回路２５２で構成すれば、入力クロック信号の周波数や振幅に応じて、クロック信号増幅回路１５２の利得を調整することができる。さらに、クロック波形調整回路１５３から出力されるサンプリングクロック信号の振幅、および立ち上がり時間Ｔｒと立ち下がり時間Ｔｆが一定となる。

本実施の形態では、サンプリングクロック信号の振幅や立ち上がり時間Ｔｒと立ち下がり時間Ｔｆの調整において、サンプリングクロック信号を生成するクロック波形調整回路１５３によって直接的に調整を行う構成を採用していない。これは、クロック波形調整回路１５３の後段には、大きな負荷となるサンプリング回路３が接続されているため、クロック波形調整回路１５３が備える、信号の利得を下げて広帯域化を図る機能に加えてさらに別の機能を設けることは設計上困難であると考えられるためである。

また、第２の実施の形態で説明した、多段接続された複数の増幅器１５２Ａ、１５２Ｂ、１５２Ｃを有するクロック信号増幅回路１５２において、特に利得の大きな１段目の増幅器１５２Ａを可変利得増幅回路２５２で構成してもよい。これにより、入力クロック信号の周波数や振幅に応じて、１段目の増幅器１５２Ａ（可変利得増幅回路２５２）の利得を調整して大きな振幅に増幅し、２段目および３段目の増幅器１５２Ｂ、１５２Ｃによって、より効率的に高周波成分が維持された信号に増幅することが可能となる。

第３の実施の形態によれば、クロック信号増幅回路１５２を可変利得増幅回路２５２で構成するため、入力クロック信号の周波数や振幅に応じてクロック信号増幅回路１５２の利得が調整され、一定の振幅、および一定の立ち上がり時間Ｔｒと立ち下がり時間Ｔｆを有するサンプリングクロック信号が生成される。

＜第４の実施の形態＞
次に、本発明の第４の実施の形態について説明する。図８は、第４の実施の形態に係るトラックアンドホールド回路１ｃの構成例を示すブロック図である。なお、以下の説明では、上述した第１から第３の実施の形態と同じ構成については同一の符号を付し、その説明を省略する。

第４の実施の形態におけるトラックアンドホールド回路１ｃは、第３の実施の形態で説明したクロック信号増幅回路１５２を可変利得増幅回路２５２で構成する点において共通する。しかし、第１から第３の実施の形態とは異なり、可変利得増幅回路２５２の出力を監視し、一定の振幅となるようにフィードバック制御する自動利得制御（ＡＧＣ：Ａｕｔｏ Ｇａｉｎ Ｃｏｎｔｒｏｌ）回路１５４を追加した構成を有する。

第３の実施の形態で説明したトラックアンドホールド回路１ｂでは、可変利得増幅回路２５２の利得を、入力クロック信号の周波数や振幅に応じて予め設定する、又は、トラックアンドホールド回路１ｂの性能評価に基づいて調整を行う必要がある。しかし、第４の実施の形態においては、ＡＧＣ回路１５４によるフィードバック制御により、可変利得増幅回路２５２の振幅が一定となる。したがって、入力クロック信号の周波数や振幅によらず、より安定的に一定の振幅、および一定の立ち上がり時間Ｔｒと立ち下がり時間Ｔｆを有するサンプリングクロック信号が生成される。

本実施の形態では、可変利得増幅回路２５２の出力を分岐してＡＧＣ回路１５４の入力信号とする構成としている。これは、クロック波形調整回路１５３の出力を監視する構成とすると、クロック波形調整回路１５３における負荷がさらに大きくなり、周波数特性を劣化させる要因となる恐れがあるためである。

以上、本発明のトラックアンドホールド回路における実施の形態について説明したが、本発明は説明した実施の形態に限定されるものではなく、請求項に記載した発明の範囲において当業者が想定し得る各種の変形を行うことが可能である。

１、１ａ、１ｂ、１ｃ…トラックアンドホールド回路、２…データ入力バッファ、３…サンプリング回路、４…出力バッファ、５…クロック伝送回路、１５１…クロック入力バッファ、１５２…クロック信号増幅回路、１５２Ａ、１５２Ｂ、１５２Ｃ…増幅器、２５２…可変利得増幅回路、１５３…クロック波形調整回路、１５４…ＡＧＣ回路。

Claims (6)

1. 入力信号を増幅した増幅信号を出力する第１の増幅回路と、
   前記増幅信号を所定の振幅としたサンプリングクロック信号を出力する第２の増幅回路と、
   アナログ入力信号を前記サンプリングクロック信号の周波数でサンプリングするサンプリング回路と、
   を備え、
   前記第１の増幅回路は、前記入力信号を前記サンプリングクロック信号の前記所定の振幅よりも大きな振幅に増幅することを特徴とするトラックアンドホールド回路。
2. 前記第１の増幅回路は多段接続された複数の増幅器を含むことを特徴とする請求項１に記載のトラックアンドホールド回路。
3. 前記複数の増幅器は、初段の増幅器の利得が他の増幅器の利得より大きいことを特徴とする請求項２に記載のトラックアンドホールド回路。
4. 前記第１の増幅回路は、可変利得増幅回路を含むことを特徴とする請求項１に記載のトラックアンドホールド回路。
5. 前記初段の増幅器は、可変利得増幅器であることを特徴とする請求項３に記載のトラックアンドホールド回路。
6. 前記可変利得増幅回路の出力を監視し、一定の振幅が出力されるように前記可変利得増幅回路の利得を制御する自動利得制御回路をさらに備えることを特徴とする請求項４に記載のトラックアンドホールド回路。