JP2018206375A - プログラマブル命令のバッファリング - Google Patents
プログラマブル命令のバッファリング Download PDFInfo
- Publication number
- JP2018206375A JP2018206375A JP2018101271A JP2018101271A JP2018206375A JP 2018206375 A JP2018206375 A JP 2018206375A JP 2018101271 A JP2018101271 A JP 2018101271A JP 2018101271 A JP2018101271 A JP 2018101271A JP 2018206375 A JP2018206375 A JP 2018206375A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- instructions
- circuit
- processing pipeline
- buffers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000003139 buffering effect Effects 0.000 title description 2
- 239000000872 buffer Substances 0.000 claims abstract description 71
- 238000012545 processing Methods 0.000 claims abstract description 71
- 230000015654 memory Effects 0.000 claims abstract description 37
- 238000000034 method Methods 0.000 claims abstract description 12
- 238000012360 testing method Methods 0.000 claims description 9
- 230000004044 response Effects 0.000 claims description 5
- 238000009825 accumulation Methods 0.000 claims description 4
- 230000001360 synchronised effect Effects 0.000 claims 1
- 230000006870 function Effects 0.000 description 14
- 230000008569 process Effects 0.000 description 10
- 230000001934 delay Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000001960 triggered effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000013507 mapping Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000001575 pathological effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000011144 upstream manufacturing Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3867—Concurrent instruction execution, e.g. pipeline or look ahead using instruction pipelines
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/30076—Arrangements for executing specific machine instructions to perform miscellaneous control operations, e.g. NOP
- G06F9/30079—Pipeline control instructions, e.g. multicycle NOP
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/30076—Arrangements for executing specific machine instructions to perform miscellaneous control operations, e.g. NOP
- G06F9/30087—Synchronisation or serialisation instructions
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3802—Instruction prefetching
- G06F9/3814—Implementation provisions of instruction buffers, e.g. prefetch buffer; banks
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3836—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3867—Concurrent instruction execution, e.g. pipeline or look ahead using instruction pipelines
- G06F9/3869—Implementation aspects, e.g. pipeline latches; pipeline synchronisation and clocking
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Advance Control (AREA)
- Executing Machine-Instructions (AREA)
Abstract
Description
Claims (19)
- 実行すべき命令をメモリからフェッチするフェッチ回路を有する処理パイプラインと、
前記フェッチ回路によって前記メモリからフェッチされた命令を格納する1つ以上のバッファと、
プログラマブルトリガーに応答して、
前記1つ以上のバッファの下流にある前記処理パイプラインのストール可能箇所をストールさせ、
所定の開始命令から開始する或る数の命令を備えた命令バーストを前記1つ以上のバッファ内に蓄積し、
前記1つ以上のバッファ内に前記或る数の命令が蓄積されると、前記処理パイプラインの前記ストール可能箇所を再開させる
バッファ制御回路とを備える、データを処理する装置。 - 前記処理パイプラインが、
前記命令を実行する実行回路と、
前記フェッチ回路によって前記メモリからフェッチされた命令を、実行のために、前記実行回路に発行する発行回路とを備える、請求項1に記載の装置。 - 前記ストール可能箇所が前記発行回路を備える、請求項2に記載の装置。
- 前記プログラマブルトリガーが、
前記所定の開始命令をプログラマブルに指定する開始点パラメータ及び
前記或る数の命令をプログラマブルに指定するバースト長パラメータの少なくとも1つを備える、請求項1に記載の装置。 - 前記或る数が固定されたバースト長を備える、請求項1に記載の装置。
- 前記プログラマブルトリガーが、
前記命令バーストの開始をマークするヒント命令及び
前記命令バーストの終了をマークするヒント命令の少なくとも1つを実行することを含む、請求項1〜5のいずれか一項に記載の装置。 - 前記プログラマブルトリガーが、
プログラマブルフラグを構成レジスタ内に設定して、前記ストール、前記蓄積及び前記再開の動作を、実行すべき命令の流れの中の同期命令と同期して行うように、前記バッファ制御回路を準備することを含む、請求項1〜5のいずれか一項に記載の装置。 - 前記処理パイプラインが、前記フェッチ回路によってフェッチされた命令をデコードするデコード回路を備える、請求項1〜7のいずれか一項に記載の装置。
- 前記1つ以上のバッファが、前記フェッチ回路によってフェッチされた命令を、前記命令が前記フェッチ回路の下流にある前記処理パイプラインに供給される前に格納する、請求項1〜8のいずれか一項に記載の装置。
- 前記1つ以上のバッファが、前記デコード回路によってデコードされた命令を、前記命令が前記デコード回路の下流にある前記処理パイプラインに供給される前に格納する、請求項8に記載の装置。
- 前記1つ以上のバッファが、前記プログラマブルトリガーと関係なく、前記処理パイプラインの動作中に、命令の一時的な格納も行う、請求項1〜10のいずれか一項に記載の装置。
- 前記1つ以上のバッファが、前記フェッチ回路による、前記メモリから前記1つ以上のバッファへの前記命令バースト内の前記命令のフェッチのレイテンシと関係なく、決定的タイミングで、前記命令バースト内の命令を前記処理パイプラインに供給する、請求項1〜11のいずれか一項に記載の装置。
- 前記命令バーストが、前記装置内の障害をテストするための内蔵セルフテスト命令を備える、請求項1〜12のいずれか一項に記載の装置。
- 前記実行回路が前記命令バーストをアトミックに実行する、請求項1〜13のいずれか一項に記載の装置。
- 格納フォワーディング回路であって、
進行中のデータ書き込みの既定の書き込みデータを、前記既定の書き込みデータが前記メモリに書き込まれる前に、既定のメモリアドレスにバッファし、
前記データ書き込みがまだ進行中の間、前記格納フォワーディング回路内に格納された前記既定の書き込みデータによって、前記既定のアドレスの後続のデータ読み取りを処理する格納フォワーディング回路を備える、請求項1〜14のいずれか一項に記載の装置。 - 前記バッファ制御回路が、エスケープイベントを検出し、前記エスケープイベントが検出されると前記1つ以上のバッファ内への前記蓄積を停止させ、前記ストール可能箇所を再開させるエスケープ回路を備える、請求項1〜15のいずれか一項に記載の装置。
- 前記エスケープイベントが、
前記メモリから前記或る数の命令がフェッチされるのに要する時間が閾値時間を超えること及び
1つ以上のモニタイベントが発生していることの少なくとも1つを備える、請求項16に記載の装置。 - 実行すべき命令をメモリからフェッチするフェッチ手段を有する処理パイプラインと、
前記フェッチ手段によって前記メモリからフェッチされた命令を格納する1つ以上のバッファ手段と、
プログラマブルトリガーに応答して、
前記1つ以上のバッファ手段の下流にある前記処理パイプラインのストール可能箇所をストールさせ、
所定の開始命令から開始する或る数の命令を備えた命令バーストを前記1つ以上のバッファ手段内に蓄積し、
前記1つ以上のバッファ手段内に前記或る数の命令が蓄積されると、前記処理パイプラインの前記ストール可能箇所を再開させる
バッファ制御手段とを備える、データを処理する装置。 - 実行すべき命令をメモリからフェッチすることと、
プログラマブルトリガーに応答して、
1つ以上のバッファの下流にある処理パイプラインのストール可能箇所をストールさせ、
所定の開始命令から開始する或る数の命令を備えた命令バーストを、前記1つ以上のバッファ内に蓄積し、
前記1つ以上のバッファ内に前記或る数の命令が蓄積されると、前記処理パイプラインの前記ストール可能箇所を再開させることとを含む、データを処理する方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
GB201709064A GB2563384B (en) | 2017-06-07 | 2017-06-07 | Programmable instruction buffering |
GB1709064.8 | 2017-06-07 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018206375A true JP2018206375A (ja) | 2018-12-27 |
JP7211719B2 JP7211719B2 (ja) | 2023-01-24 |
Family
ID=59349786
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018101271A Active JP7211719B2 (ja) | 2017-06-07 | 2018-05-28 | プログラマブル命令のバッファリング |
Country Status (5)
Country | Link |
---|---|
US (2) | US10866810B2 (ja) |
EP (1) | EP3413191B1 (ja) |
JP (1) | JP7211719B2 (ja) |
KR (1) | KR102571928B1 (ja) |
GB (1) | GB2563384B (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2563384B (en) | 2017-06-07 | 2019-12-25 | Advanced Risc Mach Ltd | Programmable instruction buffering |
US11960404B2 (en) * | 2020-09-23 | 2024-04-16 | Advanced Micro Devices, Inc. | Method and apparatus for reducing the latency of long latency memory requests |
US11586439B2 (en) | 2020-10-20 | 2023-02-21 | Micron Technology, Inc. | Detecting infinite loops in a programmable atomic transaction |
US11693690B2 (en) | 2020-10-20 | 2023-07-04 | Micron Technology, Inc. | Method of completing a programmable atomic transaction by ensuring memory locks are cleared |
US12020062B2 (en) | 2020-10-20 | 2024-06-25 | Micron Technology, Inc. | Method of executing programmable atomic unit resources within a multi-process system |
US11436187B2 (en) | 2020-10-20 | 2022-09-06 | Micron Technology, Inc. | Method of notifying a process or programmable atomic operation traps |
US11740929B2 (en) | 2020-10-20 | 2023-08-29 | Micron Technology, Inc. | Registering a custom atomic operation with the operating system |
WO2023008008A1 (ja) * | 2021-07-30 | 2023-02-02 | 株式会社ソフトギア | 情報処理プログラム、情報処理装置及び情報処理方法 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06131178A (ja) * | 1990-06-29 | 1994-05-13 | Digital Equip Corp <Dec> | マルチプロセッサ又はパイプラインプロセッサシステムにおい てデータの完全性を確保する方法 |
JPH1115661A (ja) * | 1997-06-26 | 1999-01-22 | Toshiba Corp | Cpuの自己診断方法 |
JP2002149404A (ja) * | 2000-10-20 | 2002-05-24 | Texas Instr Inc <Ti> | マイクロプロセッサにおける連鎖ブレークポイントを設ける方法及び装置 |
WO2006112190A1 (ja) * | 2005-04-08 | 2006-10-26 | Matsushita Electric Industrial Co., Ltd. | プロセッサ |
JP2009110209A (ja) * | 2007-10-29 | 2009-05-21 | Panasonic Corp | 演算処理装置、プロセッサ、プログラム変換装置およびプログラム |
US20090198980A1 (en) * | 2008-01-31 | 2009-08-06 | International Business Machines Corporation | Facilitating processing in a computing environment using an extended drain instruction |
JP2011508309A (ja) * | 2007-12-20 | 2011-03-10 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | ロックされたオペレーションを実行するためのシステムおよび方法 |
Family Cites Families (48)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5021945A (en) * | 1985-10-31 | 1991-06-04 | Mcc Development, Ltd. | Parallel processor system for processing natural concurrencies and method therefor |
JP2748822B2 (ja) * | 1993-07-05 | 1998-05-13 | 日本電気株式会社 | 情報処理装置 |
US5884080A (en) * | 1996-11-26 | 1999-03-16 | International Business Machines Corporation | System and method for instruction burst performance profiling for single-processor and multi-processor systems |
US6370638B1 (en) * | 1997-11-21 | 2002-04-09 | Matsushita Electric Industrial Co., Ltd. | Apparatus and method of computer program control in computer systems using pipeline processing |
US6353805B1 (en) * | 1997-12-31 | 2002-03-05 | Intel Corporation | Apparatus and method for cycle accounting in microprocessors |
US6212603B1 (en) * | 1998-04-09 | 2001-04-03 | Institute For The Development Of Emerging Architectures, L.L.C. | Processor with apparatus for tracking prefetch and demand fetch instructions serviced by cache memory |
US6275924B1 (en) * | 1998-09-15 | 2001-08-14 | Texas Instruments Incorporated | System for buffering instructions in a processor by reissuing instruction fetches during decoder stall time |
US6230263B1 (en) * | 1998-09-17 | 2001-05-08 | Charles P. Ryan | Data processing system processor delay instruction |
US6859871B1 (en) * | 1998-10-19 | 2005-02-22 | Agere Systems Inc. | Method and apparatus for reducing power consumption in a pipelined processor |
US6691240B1 (en) * | 1999-12-30 | 2004-02-10 | Texas Instruments Incorporated | System and method of implementing variabe length delay instructions, which prevents overlapping lifetime information or values in efficient way |
US6671795B1 (en) * | 2000-01-21 | 2003-12-30 | Intel Corporation | Method and apparatus for pausing execution in a processor or the like |
US6629167B1 (en) * | 2000-02-18 | 2003-09-30 | Hewlett-Packard Development Company, L.P. | Pipeline decoupling buffer for handling early data and late data |
US7139898B1 (en) * | 2000-11-03 | 2006-11-21 | Mips Technologies, Inc. | Fetch and dispatch disassociation apparatus for multistreaming processors |
WO2002077799A1 (en) * | 2001-03-22 | 2002-10-03 | Infineon Technologies Ag | Program-controlled unit employing a stop instruction |
US7096347B2 (en) * | 2001-10-25 | 2006-08-22 | Moore Charles R | Processor and method of testing a processor for hardware faults utilizing a pipeline interlocking test instruction |
US20040186982A9 (en) * | 2002-02-06 | 2004-09-23 | Matthew Becker | Stalling Instructions in a pipelined microprocessor |
US6988187B2 (en) * | 2002-03-21 | 2006-01-17 | Sony Computer Entertainment Inc. | Counting instructions to skip in superscaler processor |
US7185177B2 (en) * | 2002-08-26 | 2007-02-27 | Gerald George Pechanek | Methods and apparatus for meta-architecture defined programmable instruction fetch functions supporting assembled variable length instruction processors |
GB2392742B (en) * | 2002-09-04 | 2005-10-19 | Advanced Risc Mach Ltd | Synchronisation between pipelines in a data processing apparatus |
US7065665B2 (en) * | 2002-10-02 | 2006-06-20 | International Business Machines Corporation | Interlocked synchronous pipeline clock gating |
US7380114B2 (en) * | 2002-11-15 | 2008-05-27 | Broadcom Corporation | Integrated circuit with DMA module for loading portions of code to a code memory for execution by a host processor that controls a video decoder |
US7475399B2 (en) * | 2004-01-13 | 2009-01-06 | International Business Machines Corporation | Method and data processing system optimizing performance through reporting of thread-level hardware resource utilization |
US7469334B1 (en) * | 2004-03-30 | 2008-12-23 | Sun Microsystems, Inc. | Method and apparatus for facilitating a fast restart after speculative execution |
US7257699B2 (en) * | 2004-07-08 | 2007-08-14 | Sun Microsystems, Inc. | Selective execution of deferred instructions in a processor that supports speculative execution |
US7657891B2 (en) * | 2005-02-04 | 2010-02-02 | Mips Technologies, Inc. | Multithreading microprocessor with optimized thread scheduler for increasing pipeline utilization efficiency |
US20070074007A1 (en) * | 2005-09-28 | 2007-03-29 | Arc International (Uk) Limited | Parameterizable clip instruction and method of performing a clip operation using the same |
US7490224B2 (en) * | 2005-10-07 | 2009-02-10 | International Business Machines Corporation | Time-of-life counter design for handling instruction flushes from a queue |
US7650487B2 (en) * | 2006-03-08 | 2010-01-19 | Sun Microsystems, Inc. | Method and structure for coordinating instruction execution in out-of-order processor execution using an instruction including an artificial register dependency |
US8683212B2 (en) * | 2006-10-06 | 2014-03-25 | Broadcom Corporation | Method and system for securely loading code in a security processor |
US7444501B2 (en) * | 2006-11-28 | 2008-10-28 | Qualcomm Incorporated | Methods and apparatus for recognizing a subroutine call |
US8627047B2 (en) * | 2008-02-15 | 2014-01-07 | International Business Machines Corporation | Store data forwarding with no memory model restrictions |
JP5431003B2 (ja) * | 2009-04-03 | 2014-03-05 | スパンション エルエルシー | リコンフィギュラブル回路及びリコンフィギュラブル回路システム |
US9086889B2 (en) * | 2010-04-27 | 2015-07-21 | Oracle International Corporation | Reducing pipeline restart penalty |
US20120023314A1 (en) * | 2010-07-21 | 2012-01-26 | Crum Matthew M | Paired execution scheduling of dependent micro-operations |
US10346173B2 (en) * | 2011-03-07 | 2019-07-09 | Oracle International Corporation | Multi-threaded instruction buffer design |
US9164690B2 (en) * | 2012-07-27 | 2015-10-20 | Nvidia Corporation | System, method, and computer program product for copying data between memory locations |
US9367471B2 (en) * | 2012-09-10 | 2016-06-14 | Apple Inc. | Fetch width predictor |
US11036505B2 (en) * | 2012-12-20 | 2021-06-15 | Advanced Micro Devices, Inc. | Store-to-load forwarding |
US10628163B2 (en) * | 2014-04-17 | 2020-04-21 | Texas Instruments Incorporated | Processor with variable pre-fetch threshold |
US9600286B2 (en) * | 2014-06-30 | 2017-03-21 | International Business Machines Corporation | Latent modification instruction for transactional execution |
US9417916B1 (en) * | 2014-11-02 | 2016-08-16 | Netronome Systems, Inc. | Intelligent packet data register file that prefetches data for future instruction execution |
JP6223637B2 (ja) * | 2015-05-29 | 2017-11-01 | 三菱電機株式会社 | シミュレーション装置及びシミュレーション方法及びシミュレーションプログラム |
US10175988B2 (en) * | 2015-06-26 | 2019-01-08 | Microsoft Technology Licensing, Llc | Explicit instruction scheduler state information for a processor |
US10719321B2 (en) * | 2015-09-19 | 2020-07-21 | Microsoft Technology Licensing, Llc | Prefetching instruction blocks |
US10002063B2 (en) * | 2015-10-20 | 2018-06-19 | International Business Machines Corporation | Monitoring performance of multithreaded workloads |
US20170139716A1 (en) * | 2015-11-18 | 2017-05-18 | Arm Limited | Handling stalling event for multiple thread pipeline, and triggering action based on information access delay |
CN106406814B (zh) * | 2016-09-30 | 2019-06-14 | 上海兆芯集成电路有限公司 | 处理器和将架构指令转译成微指令的方法 |
GB2563384B (en) | 2017-06-07 | 2019-12-25 | Advanced Risc Mach Ltd | Programmable instruction buffering |
-
2017
- 2017-06-07 GB GB201709064A patent/GB2563384B/en active Active
-
2018
- 2018-05-01 EP EP18170259.8A patent/EP3413191B1/en active Active
- 2018-05-09 US US15/974,769 patent/US10866810B2/en active Active
- 2018-05-28 JP JP2018101271A patent/JP7211719B2/ja active Active
- 2018-05-31 KR KR1020180062243A patent/KR102571928B1/ko active IP Right Grant
-
2020
- 2020-11-18 US US16/950,936 patent/US11579889B2/en active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06131178A (ja) * | 1990-06-29 | 1994-05-13 | Digital Equip Corp <Dec> | マルチプロセッサ又はパイプラインプロセッサシステムにおい てデータの完全性を確保する方法 |
JPH1115661A (ja) * | 1997-06-26 | 1999-01-22 | Toshiba Corp | Cpuの自己診断方法 |
JP2002149404A (ja) * | 2000-10-20 | 2002-05-24 | Texas Instr Inc <Ti> | マイクロプロセッサにおける連鎖ブレークポイントを設ける方法及び装置 |
WO2006112190A1 (ja) * | 2005-04-08 | 2006-10-26 | Matsushita Electric Industrial Co., Ltd. | プロセッサ |
JP2009110209A (ja) * | 2007-10-29 | 2009-05-21 | Panasonic Corp | 演算処理装置、プロセッサ、プログラム変換装置およびプログラム |
JP2011508309A (ja) * | 2007-12-20 | 2011-03-10 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | ロックされたオペレーションを実行するためのシステムおよび方法 |
US20090198980A1 (en) * | 2008-01-31 | 2009-08-06 | International Business Machines Corporation | Facilitating processing in a computing environment using an extended drain instruction |
Non-Patent Citations (1)
Title |
---|
ライアン, ボブ: "Pentiumに挑戦するCyrixのM1", 日経バイト 1994年3月1日号, vol. 第123号, JPN6022021486, pages 295 - 301, ISSN: 0004785759 * |
Also Published As
Publication number | Publication date |
---|---|
GB2563384A (en) | 2018-12-19 |
GB2563384B (en) | 2019-12-25 |
US20210089323A1 (en) | 2021-03-25 |
EP3413191A1 (en) | 2018-12-12 |
US20180357065A1 (en) | 2018-12-13 |
GB201709064D0 (en) | 2017-07-19 |
JP7211719B2 (ja) | 2023-01-24 |
KR102571928B1 (ko) | 2023-08-29 |
US11579889B2 (en) | 2023-02-14 |
US10866810B2 (en) | 2020-12-15 |
KR20180133794A (ko) | 2018-12-17 |
EP3413191B1 (en) | 2020-04-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11579889B2 (en) | Programmable instruction buffering for accumulating a burst of instructions | |
US8060730B2 (en) | Selective MISR data accumulation during exception processing | |
TWI626589B (zh) | 用以從預行再入的檢查點緩衝器 | |
US8234489B2 (en) | Set of system configuration registers having shadow register | |
US9250912B2 (en) | Fast index tree for accelerated branch prediction | |
JP2010526392A (ja) | システムおよびパイプラインプロセッサにおける条件命令実行の加速のためのローカル条件コードレジスタの使用方法 | |
US20060149931A1 (en) | Runahead execution in a central processing unit | |
US6760835B1 (en) | Instruction branch mispredict streaming | |
US20210294639A1 (en) | Entering protected pipeline mode without annulling pending instructions | |
US9400655B2 (en) | Technique for freeing renamed registers | |
US20200210198A1 (en) | Optimized Result Writeback and Mode Switching for CPUs with Software Controlled Pipeline Protection | |
JP7481328B2 (ja) | トランザクショナル・メモリのための装置及びデータ処理方法 | |
JP2008269390A (ja) | プロセッサ | |
US9983932B2 (en) | Pipeline processor and an equal model compensator method and apparatus to store the processing result | |
JPH11345121A (ja) | プログラム制御ユニット用の命令取り出し装置および方法 | |
US8352714B2 (en) | Executing watchpoint instruction in pipeline stages with temporary registers for storing intermediate values and halting processing before updating permanent registers | |
JP2536726B2 (ja) | マイクロプロセッサ | |
JP3798180B2 (ja) | プロセッサにおいて命令をバッファリングする方法およびシステム | |
JP5621232B2 (ja) | アウトオブオーダー実行プロセッサ | |
JP5718600B2 (ja) | 情報処理システム、および、情報処理方法 | |
CN111782272A (zh) | 一种vliw处理器中重复程序的执行控制方法及装置 | |
JP2007213415A (ja) | メモリ装置 | |
JP2000339185A (ja) | スーパースカラプロセッサ | |
JPH08328854A (ja) | パイプラインデ−タ処理装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210521 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220427 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220531 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220831 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20221220 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230112 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7211719 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |