JP2018198508A - Power semiconductor device and electric power conversion system - Google Patents

Power semiconductor device and electric power conversion system Download PDF

Info

Publication number
JP2018198508A
JP2018198508A JP2017102863A JP2017102863A JP2018198508A JP 2018198508 A JP2018198508 A JP 2018198508A JP 2017102863 A JP2017102863 A JP 2017102863A JP 2017102863 A JP2017102863 A JP 2017102863A JP 2018198508 A JP2018198508 A JP 2018198508A
Authority
JP
Japan
Prior art keywords
power semiconductor
substrate
semiconductor device
circuit board
heat sink
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017102863A
Other languages
Japanese (ja)
Other versions
JP6872976B2 (en
Inventor
規央 鈴木
Norihisa Suzuki
規央 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2017102863A priority Critical patent/JP6872976B2/en
Publication of JP2018198508A publication Critical patent/JP2018198508A/en
Application granted granted Critical
Publication of JP6872976B2 publication Critical patent/JP6872976B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

To provide a power semiconductor device capable of improving cooling efficiency in comparison with conventional ones and reducing an influence of noise on a control circuit, and an electric power conversion system in which a plurality of the power semiconductor devices are connected.SOLUTION: A power semiconductor device comprises: a first substrate 21 and a second substrate 22 which face each other, and extend in a vertical direction; and an electric power semiconductor element 1 which is vertical to each of the first substrate and the second substrate, and is arranged while being sandwiched between the first and second substrates. The electric power semiconductor element includes a main circuit terminal 11 combined to the first substrate, and a control circuit terminal 12 combined to the second substrate. Each of the first and second substrates forms a wall part of an air flowing path 7 in which air flows from a downstream to an upstream in the vertical direction to the electric power semiconductor element.SELECTED DRAWING: Figure 1A

Description

本発明は、電力半導体装置、及び複数の電力半導体装置を接続して構成される電力変換装置に関する。   The present invention relates to a power semiconductor device and a power conversion device configured by connecting a plurality of power semiconductor devices.

従来、電力半導体素子（パワーモジュール）を有する電力半導体装置において、電力半導体素子は、その主面を基板面に対して平行に配置して基板へ実装されていた（以下、横型実装と記す）。
しかしながら横型実装では、基板に占める電力半導体素子の実装面積が大きくなることから、電力半導体素子の主面を基板面に対して垂直に配置して実装を行う縦型実装の電力半導体装置も提案されている（例えば特許文献１）。 Conventionally, in a power semiconductor device having a power semiconductor element (power module), the power semiconductor element is mounted on a substrate with its main surface disposed parallel to the substrate surface (hereinafter referred to as horizontal mounting).
However, in the horizontal mounting, the mounting area of the power semiconductor element occupying the substrate becomes large. Therefore, a vertical mounting power semiconductor device in which the main surface of the power semiconductor element is arranged perpendicular to the substrate surface is also proposed. (For example, Patent Document 1).

特開２００４−１５２８５９号公報JP 2004-152859 A

一方、実装効率を改善した縦型実装の電力半導体装置においても、一つの基板上には様々な大きさの部品が実装されている。よって自然対流による風は、圧力損失が小さい低背部品が実装されている箇所に集中し、本来冷却が必要な大型の部品には、必ずしも十分な風量が供給できていない可能性がある。   On the other hand, in a vertically mounted power semiconductor device with improved mounting efficiency, components of various sizes are mounted on one substrate. Therefore, the wind due to natural convection concentrates on the place where low-profile parts with low pressure loss are mounted, and there is a possibility that a sufficient amount of air cannot be supplied to large parts that originally need to be cooled.

また、横型実装及び縦型実装を問わず、一つの基板に電力半導体素子を実装した場合、該基板には制御回路と主回路とが存在する。よって、電力半導体素子等における入、出力端子へ侵入するノイズ、及び主回路が発するノイズが、制御回路に影響を与える可能性もある。   Moreover, regardless of horizontal mounting or vertical mounting, when a power semiconductor element is mounted on one substrate, a control circuit and a main circuit exist on the substrate. Therefore, noise entering the output terminal of the power semiconductor element or the like and noise generated by the main circuit may affect the control circuit.

本発明は、このような問題点を解決するためになされたもので、従来に比べて冷却効率を向上させ、さらに制御回路へのノイズの影響を低減可能な電力半導体装置、及び、該電力半導体装置を複数接続した電力変換装置を提供することを目的とする。   The present invention has been made in order to solve such problems, and a power semiconductor device capable of improving the cooling efficiency and reducing the influence of noise on the control circuit as compared with the prior art, and the power semiconductor An object of the present invention is to provide a power conversion device in which a plurality of devices are connected.

上記目的を達成するため、本発明は以下のように構成する。
即ち、本発明の一態様における電力半導体装置は、互いに対面し、かつ鉛直方向に延在した第１基板及び第２基板と、上記第１基板及び上記第２基板のそれぞれに垂直で、かつ第１基板及び第２基板に挟まれ配置された電力半導体素子と、を備えた電力半導体装置であって、上記電力半導体素子は、その主面の周縁部において互いに対向する一方の周縁部には上記第１基板に接合される主回路用端子を有し、他方の周縁部には上記第２基板に接合される制御回路用端子を有し、上記第１基板及び上記第２基板は、上記電力半導体素子に対して鉛直方向における下から上へ流れる気流の通路壁部であることを特徴とする。 In order to achieve the above object, the present invention is configured as follows.
That is, the power semiconductor device according to an aspect of the present invention includes a first substrate and a second substrate that face each other and extend in a vertical direction, and are perpendicular to the first substrate and the second substrate, respectively. A power semiconductor device including a power semiconductor element sandwiched between a first substrate and a second substrate, wherein the power semiconductor element is disposed on one peripheral portion facing each other at a peripheral portion of a main surface thereof. A main circuit terminal bonded to the first substrate; a control circuit terminal bonded to the second substrate on the other peripheral edge; and the first substrate and the second substrate are connected to the power It is the passage wall part of the airflow which flows from the bottom to the top in the vertical direction with respect to the semiconductor element.

本発明の一態様における電力半導体装置によれば、第１基板及び第２基板は、電力半導体素子の主面に対して垂直に配置され、電力半導体素子を間に挟んで配置し、かつ、鉛直方向に延在する気流通路の壁部を形成する。よって、第１基板及び第２基板によって煙突効果が得られ、第１基板及び第２基板に実装した大型の部品に対し、自然対流による気流を効率よく供給することができ、従来に比べて部品の冷却効率を高めることができる。
これにより、部品の長寿命化が図られ、電力半導体装置における信頼性の向上を図ることが可能となる。 According to the power semiconductor device of one aspect of the present invention, the first substrate and the second substrate are disposed perpendicular to the main surface of the power semiconductor element, disposed with the power semiconductor element interposed therebetween, and vertically A wall portion of the airflow passage extending in the direction is formed. Therefore, the chimney effect is obtained by the first substrate and the second substrate, and the airflow by natural convection can be efficiently supplied to the large components mounted on the first substrate and the second substrate. The cooling efficiency can be increased.
As a result, the service life of the components can be extended, and the reliability of the power semiconductor device can be improved.

さらに、上記一態様における電力半導体装置によれば、電力半導体素子の主回路用端子と制御回路用端子とは、電力半導体素子の主面の周縁部において、互いに対向した周縁部にそれぞれ位置し、主回路用端子は第１基板に、制御回路用端子は第２基板に、それぞれ接合される。ここで第１基板と第２基板とは互いに対面して配置しており、電力半導体素子を間に挟んで互いに分離されている。したがって、制御回路と主回路とが同一基板に実装されている場合と比較すると、主回路が発するノイズ、及び主回路用端子から侵入するノイズが制御回路に与える影響を低減することが可能となる。
これにより、ノイズによって制御回路が例えば誤動作することを防止でき、電力半導体装置における信頼性の向上を図ることが可能となり、また、ノイズ対策を容易化することが可能となる。 Furthermore, according to the power semiconductor device according to the above aspect, the main circuit terminal and the control circuit terminal of the power semiconductor element are respectively positioned at the peripheral portions facing each other in the peripheral portion of the main surface of the power semiconductor element, The main circuit terminals are bonded to the first substrate, and the control circuit terminals are bonded to the second substrate. Here, the first substrate and the second substrate are arranged to face each other, and are separated from each other with the power semiconductor element interposed therebetween. Therefore, compared with the case where the control circuit and the main circuit are mounted on the same substrate, it is possible to reduce the influence of the noise generated by the main circuit and the noise entering from the main circuit terminal on the control circuit. .
As a result, it is possible to prevent the control circuit from malfunctioning due to noise, for example, to improve the reliability of the power semiconductor device, and to facilitate noise countermeasures.

実施の形態１における電力半導体装置の概略構成を示す斜視図である。1 is a perspective view showing a schematic configuration of a power semiconductor device in a first embodiment. 図１Ａに示すＡ−Ａ’部における電力半導体装置の断面図である。It is sectional drawing of the power semiconductor device in the A-A 'part shown to FIG. 1A. 図１Ａに示すＢ−Ｂ’部における電力半導体装置の断面図である。It is sectional drawing of the power semiconductor device in the B-B 'part shown to FIG. 1A. 実施の形態１−４に備わる電力半導体素子を示す平面図である。It is a top view which shows the power semiconductor element with which Embodiment 1-4 is equipped. 実施の形態１における複数の電力半導体装置の接続を示すと共に、実施の形態２における電力変換装置の一例を示す斜視図である。FIG. 5 is a perspective view illustrating an example of a power conversion device according to a second embodiment while showing connection of a plurality of power semiconductor devices according to the first embodiment. 図３に示す電力変換装置の他の例を示す斜視図である。It is a perspective view which shows the other example of the power converter device shown in FIG. 実施の形態３による電力半導体装置の一部を示す斜視図である。FIG. 10 is a perspective view showing a part of a power semiconductor device according to a third embodiment. 図５Ａに示すＡ−Ａ’部における電力半導体装置の断面図である。It is sectional drawing of the electric power semiconductor device in the A-A 'part shown to FIG. 5A. 実施の形態４による電力半導体装置の一部を示す斜視図である。FIG. 10 is a perspective view showing a part of a power semiconductor device according to a fourth embodiment. 図６Ａに示すＡ−Ａ’部における電力半導体装置の断面図である。It is sectional drawing of the electric power semiconductor device in the A-A 'part shown to FIG. 6A.

実施形態である電力半導体装置、及び、複数の電力半導体装置を接続した電力変換装置について、図を参照しながら以下に説明する。尚、各図において、同一又は同様の構成部分については同じ符号を付している。また、各図は各構成の概念を示したものであり、実物に正確に対応したものではない。さらに、以下の説明が不必要に冗長になるのを避け当業者の理解を容易にするため、既によく知られた事項の詳細説明及び実質的に同一の構成に対する重複説明を省略する場合がある。
また、以下の説明及び添付図面の内容は、特許請求の範囲に記載の主題を限定することを意図するものではない。 A power semiconductor device according to an embodiment and a power conversion device in which a plurality of power semiconductor devices are connected will be described below with reference to the drawings. In each figure, the same or similar components are denoted by the same reference numerals. Each figure shows the concept of each component, and does not correspond to the actual product accurately. Furthermore, in order to avoid the following description from being unnecessarily redundant and to facilitate understanding by those skilled in the art, a detailed description of already well-known matters and a redundant description of substantially the same configuration may be omitted. .
Further, the contents of the following description and the accompanying drawings are not intended to limit the subject matter described in the claims.

また、電力半導体素子は発熱量が大きく効率的な冷却が求められることから、以下の各実施形態では電力半導体素子を備えた電力半導体装置を例に採る。しかしながら、各実施形態に示す構成は、電力半導体素子に限定されず、通常電力を扱う半導体素子を備えた半導体装置に適用することも可能である。   In addition, since the power semiconductor element has a large calorific value and requires efficient cooling, each of the following embodiments takes a power semiconductor device including the power semiconductor element as an example. However, the configuration shown in each embodiment is not limited to a power semiconductor element, and can also be applied to a semiconductor device including a semiconductor element that handles normal power.

また、本書で記載する電力半導体素子とは、例えばＩＧＢＴ（Insulated Gate Bipolar Transistor）あるいはＭＯＳＦＥＴ（metal-oxide-semiconductor field-effect transistor）、ダイオード等であり、２００Ｖ以上、あるいは０．１ｋＷ以上の電力を扱う半導体素子が該当し、いわゆるパワーモジュールと呼ばれるような、チップを樹脂封止して形成した形態のものが相当する。   The power semiconductor element described in this document is, for example, an IGBT (Insulated Gate Bipolar Transistor), a MOSFET (metal-oxide-semiconductor field-effect transistor), a diode, or the like, and has a power of 200 V or more, or 0.1 kW or more. This corresponds to a semiconductor element to be handled, which is a so-called power module formed by sealing a chip with a resin.

実施の形態１．
図１Ａ、図１Ｂ、及び図１Ｃは、実施の形態１における電力半導体装置１０１を示している。該電力半導体装置１０１は、基本的構成部分として、電力半導体素子１と、第１基板の一例に相当する主回路基板２１と、第２基板の一例に相当する制御回路基板２２と、を備え、さらにケーシング３、ヒートシンク４、冷却装置の一例に相当するファン５を備えることができる。以下に、これらの構成部分について順次説明する。 Embodiment 1 FIG.
1A, 1B, and 1C show power semiconductor device 101 according to the first embodiment. The power semiconductor device 101 includes, as basic components, a power semiconductor element 1, a main circuit board 21 corresponding to an example of a first board, and a control circuit board 22 corresponding to an example of a second board, Furthermore, the casing 3, the heat sink 4, and the fan 5 equivalent to an example of a cooling device can be provided. Hereinafter, these components will be sequentially described.

電力半導体素子１は、例えば図２に示すような方形状のパッケージにて形成され、その厚み方向において互いに対向する主面１ａ、１ｂ（図１Ｂ）の周囲に周縁部を有し、互いに対向する、一方の周縁部１ｃには入力部１１ａ及び出力部１１ｂで構成される主回路用端子１１が突設され、他方の周縁部１ｄには制御回路用端子１２が突設されている。   The power semiconductor element 1 is formed, for example, in a rectangular package as shown in FIG. 2 and has peripheral portions around the main surfaces 1a and 1b (FIG. 1B) that face each other in the thickness direction, and face each other. A main circuit terminal 11 composed of an input part 11a and an output part 11b is projected from one peripheral part 1c, and a control circuit terminal 12 is projected from the other peripheral part 1d.

そして図１Ｂに示すように、主回路用端子１１は主回路基板２１に接合され、制御回路用端子１２は制御回路基板２２に接合される。その結果、主回路基板２１と制御回路基板２２とは、互いに対面して位置し、また、図１Ａ及び図１Ｃに示すＺ方向に相当する鉛直方向に沿って延在するように配向される。よって電力半導体素子１は、主回路基板２１及び制御回路基板２２のそれぞれに垂直で、かつ、主回路基板２１と制御回路基板２２とに挟まれて配置されることになる。   As shown in FIG. 1B, the main circuit terminal 11 is bonded to the main circuit board 21, and the control circuit terminal 12 is bonded to the control circuit board 22. As a result, the main circuit board 21 and the control circuit board 22 are positioned so as to face each other and are oriented so as to extend along the vertical direction corresponding to the Z direction shown in FIGS. 1A and 1C. Therefore, the power semiconductor element 1 is disposed perpendicular to the main circuit board 21 and the control circuit board 22 and sandwiched between the main circuit board 21 and the control circuit board 22.

図示を省略しているが、主回路基板２１には、制御回路以外の、主たる回路構成部分が実装され、図１Ｂに示すように、比較的大型で冷却を要する例えばコンデンサ６ａ，６ｂ等の電子部品も主回路基板２１に実装されている。尚、冷却が必要な大型部品としては、例えばトランスあるいはコイル等も相当する。一方の制御回路基板２２には、制御回路が実装されている。   Although not shown, main circuit components other than the control circuit are mounted on the main circuit board 21. As shown in FIG. 1B, the electronic circuits such as capacitors 6a and 6b that are relatively large and require cooling. Components are also mounted on the main circuit board 21. Note that, for example, a transformer or a coil corresponds to a large component that needs to be cooled. A control circuit is mounted on one control circuit board 22.

以下に説明する各実施の形態も含めて、省スペースの観点から、電力半導体素子１は、その主面１ａ，１ｂを鉛直方向（Ｚ方向）に沿って配向した形態にて主回路基板２１及び制御回路基板２２に取り付けられている。しかしながらこれに限定されず、電力半導体素子１は、鉛直方向（Ｚ方向）に対して直交する方向に主面１ａ，１ｂを配向した形態で主回路基板２１及び制御回路基板２２に取り付けられてもよい。この場合においても、主回路基板２１及び制御回路基板２２は、鉛直方向に沿って延在する。   From the viewpoint of space saving, including the embodiments described below, the power semiconductor element 1 has the main circuit board 21 and the main circuit board 21 in a form in which the main surfaces 1a and 1b are oriented along the vertical direction (Z direction). It is attached to the control circuit board 22. However, the present invention is not limited to this, and the power semiconductor element 1 may be attached to the main circuit board 21 and the control circuit board 22 with the main surfaces 1a and 1b oriented in a direction orthogonal to the vertical direction (Z direction). Good. Even in this case, the main circuit board 21 and the control circuit board 22 extend along the vertical direction.

以上のように配置された電力半導体素子１の一方の主面１ａには、放熱グリースを介してヒートシンク４がネジ留めされる。図１Ａに示すように、ヒートシンク４は、Ｘ方向において、主回路基板２１及び制御回路基板２２の一端側に配置されている。尚、Ｘ方向は、鉛直方向（Ｚ方向）に対して互いに直交するＸ，Ｙ方向の一方に相当する。また、本実施の形態１では、主回路基板２１及び制御回路基板２２とヒートシンク４とは、接続していない。
このようなヒートシンク４は、立設された複数のフィン４１を有し、また、本実施の形態１では各フィン４１間に空気を流がし強制空冷可能なように、フィン４１上にファン５が設けられている。ヒートシンク４及びフィン４１を冷却する冷却装置は、ファン５に限定されず、例えば水冷式のもの、半導体冷却素子を用いたもの等を用いることができる。 A heat sink 4 is screwed to one main surface 1a of the power semiconductor element 1 arranged as described above through heat radiation grease. As shown in FIG. 1A, the heat sink 4 is disposed on one end side of the main circuit board 21 and the control circuit board 22 in the X direction. The X direction corresponds to one of the X and Y directions orthogonal to the vertical direction (Z direction). In the first embodiment, the main circuit board 21 and the control circuit board 22 and the heat sink 4 are not connected.
Such a heat sink 4 has a plurality of fins 41 provided upright, and in the first embodiment, the fan 5 is placed on the fins 41 so that air can flow between the fins 41 and forced air cooling can be performed. Is provided. The cooling device for cooling the heat sink 4 and the fins 41 is not limited to the fan 5, and for example, a water-cooled type or a type using a semiconductor cooling element can be used.

尚、強制空冷に限定するものではなく、例えばファン５等の冷却装置を設けずに、自然空冷によるものでもよい。またフィン４１は、例えばカシメあるいはろう付け等によってヒートシンク４に接合されてもよいし、例えば押出成型あるいはアルミニウムダイキャスト等によってヒートシンク４と一体で成型されてもよい。
また、ヒートシンク４における冷却効果を高めるため、本実施の形態１では図１Ｂに示すように、ヒートシンク４は、Ｙ方向において、主回路基板２１及び制御回路基板２２の対面間隔を超える幅寸法を有するが、上記対面間隔よりも小さい幅寸法を有してもよい。 In addition, it is not limited to forced air cooling, For example, natural air cooling may be used without providing a cooling device such as the fan 5. The fin 41 may be joined to the heat sink 4 by caulking or brazing, for example, or may be integrally formed with the heat sink 4 by extrusion molding or aluminum die casting, for example.
In order to enhance the cooling effect of the heat sink 4, in the first embodiment, as shown in FIG. 1B, the heat sink 4 has a width dimension exceeding the facing distance between the main circuit board 21 and the control circuit board 22 in the Y direction. However, you may have a width dimension smaller than the said space | interval.

ケーシング３は、主回路基板２１と制御回路基板２２とで挟まれて位置する電力半導体素子１及びコンデンサ６ａ、６ｂ等を囲み、当該電力半導体装置１０１の筐体を構成する部材であり、鉛直壁３１、上部壁３２、下部壁３３を有する。
鉛直壁３１は、Ｚ方向（鉛直方向）に沿って延在し、主回路基板２１及び制御回路基板２２の他方側にて、ヒートシンク４に対面して配置されている。また図１Ｂに示すように、主回路基板２１及び制御回路基板２２は、固定部材の一例としてのリブ３５ａ，３５ｂによって鉛直壁３１に固定されている。他の固定部材として、レール、端子台等を用いることもできる。また、リブ３５ａ，３５ｂ等の固定部材は、主回路基板２１、制御回路基板２２、及び鉛直壁３１のいずれに設けられていてもよい。 The casing 3 is a member that surrounds the power semiconductor element 1 and the capacitors 6a and 6b, which are located between the main circuit board 21 and the control circuit board 22, and constitutes a casing of the power semiconductor device 101. 31, an upper wall 32, and a lower wall 33.
The vertical wall 31 extends along the Z direction (vertical direction), and is disposed facing the heat sink 4 on the other side of the main circuit board 21 and the control circuit board 22. As shown in FIG. 1B, the main circuit board 21 and the control circuit board 22 are fixed to the vertical wall 31 by ribs 35a and 35b as examples of fixing members. A rail, a terminal block, etc. can also be used as another fixing member. Further, the fixing members such as the ribs 35 a and 35 b may be provided on any of the main circuit board 21, the control circuit board 22, and the vertical wall 31.

上部壁３２及び下部壁３３は、電力半導体素子１及びコンデンサ６ａ、６ｂ等の、鉛直方向における上方及び下方に、互いに対面してそれぞれ位置する板状部材であり、Ｘ方向における端部にて、鉛直壁３１及びヒートシンク４にそれぞれ固定されている。
また上部壁３２及び下部壁３３は、当該上部壁３２及び下部壁３３を鉛直方向に貫通し気流を流すための複数の開口３６を有する。図１Ａでは、長方形状の開口３６を図示しているが、その形状及び個数は任意である。また、その配列状態についても、図示する格子状に限定されず任意であり、さらに上部壁３２及び下部壁３３における各開口３６が鉛直方向において同列上に配列されてもよいし、非同列状に配列されてもよい。
尚、以下の各実施の形態を含めて、ケーシング３は下部壁３３を有するが、下部壁３３は無くてもよい。 The upper wall 32 and the lower wall 33 are plate-like members positioned facing each other above and below in the vertical direction, such as the power semiconductor element 1 and the capacitors 6a and 6b, and at the end in the X direction, It is fixed to the vertical wall 31 and the heat sink 4 respectively.
Further, the upper wall 32 and the lower wall 33 have a plurality of openings 36 through which the air flows through the upper wall 32 and the lower wall 33 in the vertical direction. In FIG. 1A, although the rectangular opening 36 is illustrated, the shape and the number thereof are arbitrary. Further, the arrangement state is not limited to the lattice shape shown in the figure, and the openings 36 in the upper wall 32 and the lower wall 33 may be arranged in the same row in the vertical direction, or may not be in the same row. It may be arranged.
Although the casing 3 includes the lower wall 33 including the following embodiments, the lower wall 33 may not be provided.

以上説明した、主回路基板２１、制御回路基板２２、ケーシング３、及び開口３６等の構成によって、ケーシング３の内部には、図１Ｃに示すように、鉛直（Ｚ）方向に沿って煙突状の気流通路７が形成される。   With the configuration of the main circuit board 21, the control circuit board 22, the casing 3, and the opening 36 described above, the inside of the casing 3 has a chimney shape along the vertical (Z) direction as shown in FIG. 1C. An airflow passage 7 is formed.

従来の電力半導体装置では、基板上に実装される部品は、自然空冷、あるいは例えばファンによる積極的な空冷（強制空冷）がなされていた。自然空冷の場合、基板上に実装された部品の大きさがばらつく場合には、自然対流による風は、圧力損失が小さい低背部品が実装された箇所に集中する。よって、本来、冷却が必要な大型の部品、例えばコンデンサ等には十分な風量が供給できないという問題があった。   In a conventional power semiconductor device, components mounted on a substrate are subjected to natural air cooling or positive air cooling (forced air cooling) using, for example, a fan. In the case of natural air cooling, when the size of the components mounted on the substrate varies, the wind due to natural convection concentrates on the place where the low-profile component with low pressure loss is mounted. Therefore, there is a problem that a sufficient air volume cannot be supplied to a large part that needs to be cooled, such as a condenser.

これに対して本実施の形態１の構成によれば、主回路基板２１及び制御回路基板２２が、電力半導体素子１の主面１ａ，１ｂに対して垂直に配置され、かつ鉛直方向に沿って配向されており、さらに、複数の開口３６を有するケーシング３を設けた。これにより、上述のように、主回路基板２１、制御回路基板２２、及びケーシング３によって、気流通路７がケーシング３の内側に形成され、鉛直方向における下から上へ流れる気流による煙突効果が得られる。したがって、例えば大型のコンデンサ６ａ、６ｂ等に対しも、自然対流による風を効率よく供給することができ、従来に比べて冷却性能を高めることができる。その結果、例えばコンデンサ６ａ、６ｂを長寿命化することができ、当該電力半導体装置１０１の信頼性を従来よりも高めることが可能となる。   On the other hand, according to the configuration of the first embodiment, the main circuit board 21 and the control circuit board 22 are arranged perpendicular to the main surfaces 1a and 1b of the power semiconductor element 1 and along the vertical direction. An oriented casing 3 having a plurality of openings 36 is provided. Thus, as described above, the main circuit board 21, the control circuit board 22, and the casing 3 form the airflow passage 7 inside the casing 3, and the chimney effect by the airflow flowing from the bottom to the top in the vertical direction is obtained. . Therefore, for example, the natural convection wind can be efficiently supplied to the large capacitors 6a and 6b and the like, and the cooling performance can be improved as compared with the conventional case. As a result, for example, the capacitors 6a and 6b can have a long lifetime, and the reliability of the power semiconductor device 101 can be improved as compared with the conventional case.

また上述したように、電力半導体素子１の主回路用端子１１及び制御回路用端子１２は、電力半導体素子１の主面１ａ，１ｂの周縁部で、互いに対向する周縁部１ｃ及び周縁部１ｄに配置したことで、主回路基板２１と制御回路基板２２とを分離して配置することができる。
したがって、主回路と制御回路とが同一基板に実装されている場合と比較して、主回路から発せられるノイズ、及び入力部１１ａ、出力部１１ｂから侵入するノイズが、制御回路に与える影響を低減する効果が得られる。その結果、ノイズによって制御回路が誤動作することを防止でき、当該電力半導体装置１０１の信頼性をより高めることができる。また、ノイズ対策を容易化することもできる。 In addition, as described above, the main circuit terminal 11 and the control circuit terminal 12 of the power semiconductor element 1 are formed on the peripheral edge 1c and the peripheral edge 1d facing each other at the peripheral edges of the main surfaces 1a and 1b of the power semiconductor element 1. By arranging, the main circuit board 21 and the control circuit board 22 can be arranged separately.
Therefore, compared with the case where the main circuit and the control circuit are mounted on the same substrate, the influence of noise generated from the main circuit and noise entering from the input unit 11a and the output unit 11b on the control circuit is reduced. Effect is obtained. As a result, the control circuit can be prevented from malfunctioning due to noise, and the reliability of the power semiconductor device 101 can be further increased. In addition, noise countermeasures can be facilitated.

さらに、主回路基板２１と制御回路基板２２とを分離できるため、絶縁距離設計を簡易化でき、従来設計では絶縁距離として設けていた配線パターン間の空隙を削減することができる。よって、全体として基板を小型化できるという効果もある。   Furthermore, since the main circuit board 21 and the control circuit board 22 can be separated, the insulation distance design can be simplified, and the gap between the wiring patterns provided as the insulation distance in the conventional design can be reduced. Therefore, there is an effect that the size of the substrate can be reduced as a whole.

また、主回路基板２１と制御回路基板２２との分離化により、各基板へのはんだ付け工程を分けることができ、製造プロセスを簡易化することができる。例えば、主回路基板２１には、スルーホール部品のみを実装することで、リフロー工程が不要となり、製品のリードタイムを短くすることができる。一方、制御回路基板２２には面実装部品のみを実装することで、フロー工程が不要となり、面実装部品とスルーホール部品とが混在している基板の場合と比較して、はんだボールあるいははんだブリッジなどによる基板の歩留まり低下を抑制することができるという効果も得られる。   Further, by separating the main circuit board 21 and the control circuit board 22, the soldering process to each board can be separated, and the manufacturing process can be simplified. For example, by mounting only through-hole components on the main circuit board 21, no reflow process is required, and the product lead time can be shortened. On the other hand, by mounting only surface mount components on the control circuit board 22, a flow process is not required, and solder balls or solder bridges are used as compared with the case of a substrate in which surface mount components and through-hole components are mixed. The effect that the fall of the yield of a board | substrate by the above can be suppressed is also acquired.

上述したように本実施の形態１では、主回路用端子１１及び制御回路用端子１２は、はんだ付けによって主回路基板２１及び制御回路基板２２にそれぞれ実装しているが、プレスフィットによって実装してもよい。例えば、主回路用端子１１をはんだ付けにて実装し、制御回路用端子１２はプレスフィットにて実装することで、上述のようにはんだ付け工程を分けることができ、さらに、組立性の向上を図ることができる。   As described above, in the first embodiment, the main circuit terminal 11 and the control circuit terminal 12 are mounted on the main circuit board 21 and the control circuit board 22 by soldering, respectively. Also good. For example, the soldering process can be divided as described above by mounting the main circuit terminal 11 by soldering and the control circuit terminal 12 by press-fit, and further improve the assemblability. Can be planned.

本実施の形態１では、電力半導体素子１は、放熱グリースを介してヒートシンク４にネジ留めした構成であるが、これに限定されず、例えば放熱シート等の他の放熱部材を介してヒートシンク４に取り付けてもよい。
また、ヒートシンク４における電力半導体素子１の取り付け面を研磨することで、電力半導体素子１とヒートシンク４との間の接触熱抵抗を低減でき、さらに、ヒートシンク４から放射される輻射熱を低減することもできる。よって、ケーシング３の内側における各部品の温度上昇を防止する効果も得られる。 In the first embodiment, the power semiconductor element 1 has a configuration in which the power semiconductor element 1 is screwed to the heat sink 4 via heat radiation grease. However, the present invention is not limited to this. It may be attached.
Further, by polishing the mounting surface of the power semiconductor element 1 on the heat sink 4, the contact thermal resistance between the power semiconductor element 1 and the heat sink 4 can be reduced, and further, the radiant heat radiated from the heat sink 4 can be reduced. it can. Therefore, the effect which prevents the temperature rise of each component inside the casing 3 is also acquired.

実施の形態２．
図３及び図４には、実施の形態１における電力半導体装置１０１を複数台接続して構成した、本実施の形態２における電力変換装置２００を示している。
図３に示す電力変換装置２００−１は、複数の電力半導体装置１０１と、１台の制御装置２１０とを備え、それぞれの電力半導体装置１０１は、ヒートシンク４をＸ方向における一方側に配向してＹ方向へ並設され、制御装置２１０は、Ｙ方向における一方側に配置し、Ｙ方向の他方側には横板２２０が配置されている。
制御装置２１０は、各電力半導体装置１０１を制御する装置であり、表示及び操作器２１２と、外部接続端子２１４を有している。外部接続端子２１４は、端子台であってもよいし、コネクタであってもよい。
各電力半導体装置１０１、及び電力半導体装置１０１と制御装置２１０とは、例えばコネクタ、バスバー、あるいはワイヤーハーネス等の接続部材によって電気的に並列に接続されている。 Embodiment 2. FIG.
3 and 4 show a power conversion device 200 according to the second embodiment configured by connecting a plurality of power semiconductor devices 101 according to the first embodiment.
The power conversion device 200-1 shown in FIG. 3 includes a plurality of power semiconductor devices 101 and one control device 210, and each power semiconductor device 101 has the heat sink 4 oriented on one side in the X direction. Arranged in parallel in the Y direction, the control device 210 is arranged on one side in the Y direction, and a horizontal plate 220 is arranged on the other side in the Y direction.
The control device 210 is a device that controls each power semiconductor device 101, and includes a display / operation device 212 and an external connection terminal 214. The external connection terminal 214 may be a terminal block or a connector.
Each power semiconductor device 101, and the power semiconductor device 101 and the control device 210 are electrically connected in parallel by a connection member such as a connector, a bus bar, or a wire harness.

また、図４に示す電力変換装置２００−２のように、各電力半導体装置１０１は、それぞれのヒートシンク４同士がヒートシンク接合部２３０を介して熱伝導可能に結合して、隙間無く並列されてもよい。ヒートシンク接合部２３０として、一例として放熱グリース、放熱シート等の放熱部材が用いられる。また、隣接するヒートシンク４同士は、カシメ等によって、強固に結合されてもよい。   Further, as in the power conversion device 200-2 shown in FIG. 4, the power semiconductor devices 101 may be arranged in parallel without gaps, in which the heat sinks 4 are coupled to each other through the heat sink joints 230 so as to conduct heat. Good. As the heat sink joint 230, for example, a heat radiating member such as a heat radiating grease or a heat radiating sheet is used. Moreover, the adjacent heat sinks 4 may be firmly coupled by caulking or the like.

本実施の形態２における電力変換装置２００によれば、各電力半導体装置１０１は実施の形態１にて説明した効果を有すると共に、電力変換装置２００は、電力半導体装置１０１の台数の増減のみによって、変換できる電力の増減を行うことができる。   According to the power conversion device 200 in the second embodiment, each power semiconductor device 101 has the effect described in the first embodiment, and the power conversion device 200 can be obtained only by increasing or decreasing the number of power semiconductor devices 101. The power that can be converted can be increased or decreased.

また各電力半導体装置１０１は、同じ構成を有し構造に対称性がある。よって各電力半導体装置１０１を隣接して配列した場合でも、上述した煙突効果により均等な冷却がなされる。一方で、並列した各電力半導体装置１０１における温度特性のばらつき、あるいは回路の寄生インピーダンス等に起因して、各電力半導体装置１０１間では、変換される電力に差が生じる場合もある。このような場合には、ある電力半導体装置１０１にて、変換される電力が偏り発熱量が増えて、その電力半導体装置１０１の製品寿命が短くなってしまう可能性がある。
この場合、図４に示す電力変換装置２００−２のように、隣接するヒートシンク４間をヒートシンク接合部２３０を介して熱伝導可能に結合することで、各ヒートシンク４間の温度をバランスする。これにより、電力半導体装置１０１のいずれかに変換電力が偏ることを抑制することができる。その結果、電力変換装置２００の寿命を延ばし、信頼性の向上を図ることができる。 Each power semiconductor device 101 has the same configuration and is symmetrical in structure. Therefore, even when the power semiconductor devices 101 are arranged adjacent to each other, uniform cooling is achieved by the chimney effect described above. On the other hand, there may be a difference in power to be converted between the power semiconductor devices 101 due to variations in temperature characteristics of the parallel power semiconductor devices 101 or parasitic impedances of the circuits. In such a case, there is a possibility that the power to be converted in a certain power semiconductor device 101 is biased and the heat generation amount increases, and the product life of the power semiconductor device 101 is shortened.
In this case, as in the power conversion device 200-2 shown in FIG. 4, the adjacent heat sinks 4 are coupled through the heat sink joint 230 so as to be capable of conducting heat, thereby balancing the temperatures between the heat sinks 4. Thereby, it is possible to suppress the conversion power from being biased to any of the power semiconductor devices 101. As a result, the life of the power conversion device 200 can be extended and the reliability can be improved.

本実施の形態２における電力変換装置２００では、電力半導体装置１０１を用いているが、以下でさらに説明する、実施の形態３及び実施の形態４における電力半導体装置１０３、１０４を用いて電力変換装置を構成することもできる。   Although power semiconductor device 101 is used in power conversion device 200 according to the second embodiment, power conversion device using power semiconductor devices 103 and 104 according to the third and fourth embodiments, which will be further described below. Can also be configured.

実施の形態３．
図５Ａ及び図５Ｂは、実施の形態１における電力半導体装置１０１の変形例に相当する、実施の形態３における電力半導体装置１０３を示している。尚、図５Ａ及び図５Ｂでは、図示の簡略化、及び理解を容易にするため、ケーシング３及びファン５の図示を省略している。
実施の形態１における電力半導体装置１０１では、主回路基板２１及び制御回路基板２２とヒートシンク４とは、連結されていないが、実施の形態３の電力半導体装置１０３では、主回路基板２１及び制御回路基板２２とヒートシンク４とは、締結部を構成する一部品に相当するネジ１１２にて連結している。この点でのみ、電力半導体装置１０３は電力半導体装置１０１と相違する。 Embodiment 3 FIG.
5A and 5B show power semiconductor device 103 in the third embodiment, which corresponds to a modification of power semiconductor device 101 in the first embodiment. 5A and 5B, the casing 3 and the fan 5 are not shown in order to simplify the illustration and facilitate understanding.
In the power semiconductor device 101 in the first embodiment, the main circuit board 21 and the control circuit board 22 and the heat sink 4 are not connected, but in the power semiconductor device 103 in the third embodiment, the main circuit board 21 and the control circuit are connected. The board | substrate 22 and the heat sink 4 are connected with the screw | thread 112 corresponded to one component which comprises a fastening part. Only in this respect, the power semiconductor device 103 is different from the power semiconductor device 101.

主回路基板２１及び制御回路基板２２とヒートシンク４との接続のため、主回路基板２１及び制御回路基板２２は、Ｘ方向における一端側において、Ｚ方向における両端部に凸部２４を設け、該凸部２４にはネジ１１２用の穴２５を設けている。一方、ヒートシンク４は、凸部１１１に対応して２箇所に凹部４３を有する。またヒートシンク４は、ネジ１１２用の雌ねじを各凹部４３に有する。   In order to connect the main circuit board 21 and the control circuit board 22 and the heat sink 4, the main circuit board 21 and the control circuit board 22 are provided with convex portions 24 at both ends in the Z direction on one end side in the X direction. The portion 24 is provided with a hole 25 for the screw 112. On the other hand, the heat sink 4 has concave portions 43 at two locations corresponding to the convex portions 111. Further, the heat sink 4 has a female screw for the screw 112 in each recess 43.

尚、実施の形態１にて述べたように、冷却効果向上のためヒートシンク４は、主回路基板２１及び制御回路基板２２の対面間隔よりも大きい幅寸法を有している。凸部２４及び凹部４３は、この形態に対応して形成したものである。よって、ヒートシンク４の幅寸法が上記対面間隔よりも小さい場合には、例えば、凸部２４及び凹部４３を形成することなく、主回路基板２１及び制御回路基板２２のＸ方向における一端側をヒートシンク４に接合してもよい。   As described in the first embodiment, the heat sink 4 has a width dimension larger than the facing distance between the main circuit board 21 and the control circuit board 22 in order to improve the cooling effect. The convex part 24 and the recessed part 43 are formed corresponding to this form. Therefore, when the width dimension of the heat sink 4 is smaller than the facing distance, for example, one end side in the X direction of the main circuit board 21 and the control circuit board 22 is formed on the heat sink 4 without forming the convex portions 24 and the concave portions 43. You may join to.

実施の形態３における電力半導体装置１０３によれば、実施の形態１における電力半導体装置１０１が奏する効果に加えて、さらに以下の効果が得られる。
まず、主回路基板２１及び制御回路基板２２は、ヒートシンク４にネジ留めしたことで、主回路基板２１及び制御回路基板２２の耐振動性を向上させることができる。 According to power semiconductor device 103 in the third embodiment, in addition to the effects achieved by power semiconductor device 101 in the first embodiment, the following effects are further obtained.
First, the main circuit board 21 and the control circuit board 22 are screwed to the heat sink 4 so that the vibration resistance of the main circuit board 21 and the control circuit board 22 can be improved.

また、主回路基板２１及び制御回路基板２２をヒートシンク４に接合したことで、主回路基板２１及び制御回路基板２２自体をヒートシンク４によって冷却することが可能になる。これにより、実施の形態１にて説明した煙突効果による部品の冷却負担割合の低減を図ることができ、気流通路７に存在する例えばコンデンサ６ａ、６ｂ等の部品の温度上昇を防止あるいは低減することができる。その結果として、コンデンサ６ａ、６ｂ等の部品の長寿命化が可能であり、当該電力半導体装置１０３における製品信頼性の向上を図ることができる。   Further, since the main circuit board 21 and the control circuit board 22 are joined to the heat sink 4, the main circuit board 21 and the control circuit board 22 themselves can be cooled by the heat sink 4. Thereby, it is possible to reduce the cooling burden ratio of the components due to the chimney effect described in the first embodiment, and to prevent or reduce the temperature rise of components such as the capacitors 6a and 6b existing in the airflow passage 7. Can do. As a result, it is possible to extend the life of components such as the capacitors 6a and 6b, and to improve the product reliability in the power semiconductor device 103.

さらに、主回路基板２１及び制御回路基板２２におけるネジ１１２用の穴２５に、各基板における配線パターンを配置することで、ネジ１１２及びヒートシンク４を介して、主回路基板２１と制御回路基板２２とを電気的に接続することもできる。これにより、主回路基板２１と制御回路基板２２とにおいて、例えばグランド電位を共通化することができる。
尚、グランド電位の共通化に限定されず、一般的にヒートシンクは、アルミニウムで作製されインピーダンスが低いことから、５０Ａ以上の電流を通電するように構成することもできる。 Further, by arranging the wiring pattern on each board in the holes 25 for the screws 112 on the main circuit board 21 and the control circuit board 22, the main circuit board 21, the control circuit board 22, and the like are connected via the screws 112 and the heat sink 4. Can also be electrically connected. Thereby, for example, the ground potential can be shared between the main circuit board 21 and the control circuit board 22.
The heat sink is generally made of aluminum and has a low impedance, and can be configured to pass a current of 50 A or more.

本実施の形態３では、主回路基板２１及び制御回路基板２２とヒートシンク４とを接合する締結部として、ネジ１１２、凸部２４、凹部４３等を用いて構成したが、該構成に限定されず、一般的に２つの部材を接合するために適用可能な構成を用いることができる。 また本実施の形態３では、主回路基板２１及び制御回路基板２２の両方共、ヒートシンク４に機械的及び電気的に接続したが、いずれか一方のみをヒートシンク４に機械的及び電気的に接続してもよい。   In the third embodiment, the fastening portion that joins the main circuit board 21 and the control circuit board 22 and the heat sink 4 is configured using the screw 112, the convex portion 24, the concave portion 43, etc., but is not limited to this configuration. In general, a configuration applicable for joining two members can be used. In the third embodiment, both the main circuit board 21 and the control circuit board 22 are mechanically and electrically connected to the heat sink 4, but only one of them is mechanically and electrically connected to the heat sink 4. May be.

実施の形態４．
図６Ａ及び図６Ｂは、実施の形態３における電力半導体装置１０３の変形例に相当する、実施の形態４における電力半導体装置１０４を示す図である。尚、図６Ａ及び図６Ｂでは、図示の簡略化、及び理解を容易にするため、ケーシング３及びファン５の図示を省略している。
実施の形態３における電力半導体装置１０３では、主回路基板２１及び制御回路基板２２は、凸部２４を設けてヒートシンク４に連結しているが、フィン４１まで延在していない。これに対して実施の形態４の電力半導体装置１０４では、主回路基板２１及び制御回路基板２２は、Ｘ方向において、ヒートシンク４を越えてフィン４１の先端部４１ａに対応した位置まで延在している。この点でのみ、電力半導体装置１０４は電力半導体装置１０３と相違する。 Embodiment 4 FIG.
6A and 6B are diagrams showing power semiconductor device 104 in the fourth embodiment, which corresponds to a modification of power semiconductor device 103 in the third embodiment. 6A and 6B, the casing 3 and the fan 5 are not shown in order to simplify the illustration and facilitate understanding.
In the power semiconductor device 103 according to the third embodiment, the main circuit board 21 and the control circuit board 22 are connected to the heat sink 4 by providing the convex portions 24, but do not extend to the fins 41. On the other hand, in the power semiconductor device 104 of the fourth embodiment, the main circuit board 21 and the control circuit board 22 extend beyond the heat sink 4 to a position corresponding to the tip 41a of the fin 41 in the X direction. Yes. Only in this respect, the power semiconductor device 104 is different from the power semiconductor device 103.

詳しく説明すると、主回路基板２１及び制御回路基板２２は、凸部２４を介して、フィン４１の先端部４１ａの位置まで延在する拡張部２６をそれぞれ有する。拡張部２６は、図示するように、Ｘ及びＺ方向において、フィン４１と同形状を有する。よって、主回路基板２１及び制御回路基板２２の各拡張部２６は、それぞれの拡張部２６に隣接する各フィン４１−１との間に、鉛直方向（Ｚ方向）に延在する気流通路８を形成する。   More specifically, the main circuit board 21 and the control circuit board 22 each have an extended portion 26 that extends to the position of the tip end portion 41 a of the fin 41 via the convex portion 24. As shown in the drawing, the extended portion 26 has the same shape as the fin 41 in the X and Z directions. Therefore, each expansion part 26 of the main circuit board 21 and the control circuit board 22 has an airflow passage 8 extending in the vertical direction (Z direction) between each of the fins 41-1 adjacent to each expansion part 26. Form.

以上のような構成を有する、実施の形態４における電力半導体装置１０４によれば、実施の形態３における電力半導体装置１０３が奏する効果に加えて、さらに以下の効果が得られる。
実施の形態３における電力半導体装置１０３の構成では、ヒートシンク４をファン５によって強制空冷する場合、ヒートシンク４のフィン４１のうち、Ｙ方向において最も外側に位置する２つのフィン４１−１において、対向するフィンが存在しない外面４１ｂでは気流通路が形成されず自然空冷になる。 According to power semiconductor device 104 in the fourth embodiment having the above-described configuration, in addition to the effects exhibited by power semiconductor device 103 in the third embodiment, the following effects are further obtained.
In the configuration of power semiconductor device 103 in the third embodiment, when the heat sink 4 is forcibly air-cooled by fan 5, among fins 41 of heat sink 4, two fins 41-1 positioned on the outermost side in the Y direction face each other. On the outer surface 41b where no fins are present, no airflow passage is formed and natural air cooling is performed.

これに対して、実施の形態４における電力半導体装置１０４では、拡張部２６を有することで、フィン４１−１の外面４１ｂと拡張部２６との間にも気流通路８が形成される。これにより、ヒートシンク４の冷却性能をさらに向上させることができる。   On the other hand, in the power semiconductor device 104 in the fourth embodiment, the air flow passage 8 is also formed between the outer surface 41b of the fin 41-1 and the extended portion 26 by including the extended portion 26. Thereby, the cooling performance of the heat sink 4 can be further improved.

例えば図６Ｂに示すように、フィン４１−１の外面４１ｂに接するように、制御回路基板２２の拡張部２６に回路部品９ａ、９ｂを実装することで、回路部品９ａ、９ｂを気流通路８に配置することができ、空冷することが可能になる。
さらに、フィン４１−１と拡張部２６との間に、例えば放熱性樹脂を充填することにより、より効率的に回路部品９ａ、９ｂを冷却することができる。 For example, as illustrated in FIG. 6B, the circuit components 9 a and 9 b are mounted on the airflow passage 8 by mounting the circuit components 9 a and 9 b on the expansion portion 26 of the control circuit board 22 so as to contact the outer surface 41 b of the fin 41-1. It can be arranged and can be air-cooled.
Furthermore, the circuit components 9a and 9b can be cooled more efficiently by filling, for example, a heat-dissipating resin between the fin 41-1 and the extended portion 26.

図６Ｂでは、制御回路基板２２の拡張部２６にのみ回路部品９ａ、９ｂを図示しているが、主回路基板２１の拡張部２６にも、同様に、フィン４１−１との間隙に、強制空冷される回路部品を実装してもよい。   In FIG. 6B, the circuit components 9a and 9b are shown only in the extension portion 26 of the control circuit board 22. However, the extension portion 26 of the main circuit board 21 is similarly forced into the gap with the fin 41-1. Circuit components that are air-cooled may be mounted.

上述した各実施の形態を組み合わせた構成を採ることも可能であり、また、異なる実施の形態に示される構成部分同士を組み合わせることも可能である。   It is also possible to adopt a configuration in which the above-described embodiments are combined, and it is also possible to combine components shown in different embodiments.

１ 電力半導体素子、 １ａ，１ｂ 主面、 １ｃ、１ｄ 周縁部、
３ ケーシング、 ４ ヒートシンク、 ５ ファン、 ７、８ 気流通路、
１１ 主回路用端子、 １２ 制御回路用端子、 ２１ 主回路基板、
２２ 制御回路基板、 ２６ 拡張部、 ３６ 開口、 ４１ フィン、
１０１−１０４ 電力半導体装置、
２００−１、２００−２ 電力変換装置、
２１０ 制御装置、 ２３０ ヒートシンク接合部。 1 power semiconductor element, 1a, 1b main surface, 1c, 1d peripheral edge,
3 Casing, 4 Heat sink, 5 Fan, 7, 8 Airflow passage,
11 terminal for main circuit, 12 terminal for control circuit, 21 main circuit board,
22 control circuit board, 26 expansion part, 36 opening, 41 fin,
101-104 power semiconductor device,
200-1, 200-2 power conversion device,
210 controller, 230 heat sink joint.

Claims (7)

互いに対面し、かつ鉛直方向に延在した第１基板及び第２基板と、
上記第１基板及び上記第２基板のそれぞれに垂直で、かつ第１基板及び第２基板に挟まれ配置された電力半導体素子と、
を備えた電力半導体装置であって、
上記電力半導体素子は、その主面の周縁部において互いに対向する一方の周縁部には上記第１基板に接合される主回路用端子を有し、他方の周縁部には上記第２基板に接合される制御回路用端子を有し、
上記第１基板及び上記第２基板は、上記電力半導体素子に対して鉛直方向における下から上へ流れる気流の通路壁部である、
ことを特徴とする電力半導体装置。 A first substrate and a second substrate facing each other and extending in a vertical direction;
A power semiconductor element disposed perpendicular to each of the first substrate and the second substrate and sandwiched between the first substrate and the second substrate;
A power semiconductor device comprising:
The power semiconductor element has a main circuit terminal bonded to the first substrate at one peripheral portion facing each other at the peripheral portion of the main surface, and bonded to the second substrate at the other peripheral portion. Having a control circuit terminal,
The first substrate and the second substrate are passage wall portions of an airflow flowing from the bottom to the top in the vertical direction with respect to the power semiconductor element.
A power semiconductor device. 板材で構成され、上記第１基板及び上記第２基板のそれぞれに対して、垂直に延在しかつ鉛直方向において少なくとも上側に配置され、上記電力半導体素子を内側に収容するケーシングであって、当該ケーシングを鉛直方向に貫通し気流を通す開口を有するケーシングをさらに備える、請求項１に記載の電力半導体装置。   A casing made of a plate material, extending vertically with respect to each of the first substrate and the second substrate and arranged at least on the upper side in the vertical direction, and housing the power semiconductor element therein, The power semiconductor device according to claim 1, further comprising a casing having an opening that penetrates the casing in a vertical direction and allows an air flow to pass therethrough. 上記電力半導体素子は、鉛直方向に沿って上記主面が配向され、当該電力半導体素子における一方の主面に取り付けたヒートシンクをさらに備えた、請求項１又は２に記載の電力半導体装置。   The power semiconductor device according to claim 1, further comprising a heat sink attached to one main surface of the power semiconductor element, wherein the main surface is oriented along a vertical direction. 上記第１基板及び上記第２基板の少なくとも一方は、上記ヒートシンクと機械的及び電気的に接続されている、請求項３に記載の電力半導体装置。   The power semiconductor device according to claim 3, wherein at least one of the first substrate and the second substrate is mechanically and electrically connected to the heat sink. 上記第１基板及び上記第２基板は、上記ヒートシンクと機械的に接続され、かつ、当該ヒートシンクを越えて延在し上記ヒートシンクに立設しているフィンとの間に気流通路を形成する拡張部を有する、請求項３に記載の電力半導体装置。   The first substrate and the second substrate are mechanically connected to the heat sink, and extend to form an airflow path between the first substrate and the second substrate and the fins extending beyond the heat sink and standing on the heat sink. The power semiconductor device according to claim 3, comprising: 上記ヒートシンクの強制冷却を行う冷却装置をさらに備えた、請求項３から５のいずれか１項に記載の電力半導体装置。   The power semiconductor device according to claim 3, further comprising a cooling device that performs forced cooling of the heat sink. 請求項３から６のいずれか１項に記載の電力半導体装置と、
上記電力半導体装置と電気的に接続され上記電力半導体装置を制御する制御装置と、
複数の上記電力半導体装置が設けられ、各電力半導体装置におけるヒートシンク間に位置しヒートシンク同士を互いに熱伝導可能に結合する接合部と、
を備えたことを特徴とする電力変換装置。 The power semiconductor device according to any one of claims 3 to 6,
A control device that is electrically connected to the power semiconductor device and controls the power semiconductor device;
A plurality of the power semiconductor devices are provided, and a joint that is located between the heat sinks in each power semiconductor device and couples the heat sinks to each other so as to be able to conduct heat, and
A power conversion device comprising:
JP2017102863A 2017-05-24 2017-05-24 Power semiconductor device and power conversion device Active JP6872976B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017102863A JP6872976B2 (en) 2017-05-24 2017-05-24 Power semiconductor device and power conversion device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017102863A JP6872976B2 (en) 2017-05-24 2017-05-24 Power semiconductor device and power conversion device

Publications (2)

Publication Number Publication Date
JP2018198508A true JP2018198508A (en) 2018-12-13
JP6872976B2 JP6872976B2 (en) 2021-05-19

Family

ID=64663168

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017102863A Active JP6872976B2 (en) 2017-05-24 2017-05-24 Power semiconductor device and power conversion device

Country Status (1)

Country Link
JP (1) JP6872976B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022224648A1 (en) * 2021-04-23 2022-10-27 パナソニックＩｐマネジメント株式会社 Electronic circuit and electronic device equipped with same
WO2023199442A1 (en) * 2022-04-13 2023-10-19 三菱電機株式会社 Power conversion device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022224648A1 (en) * 2021-04-23 2022-10-27 パナソニックＩｐマネジメント株式会社 Electronic circuit and electronic device equipped with same
WO2023199442A1 (en) * 2022-04-13 2023-10-19 三菱電機株式会社 Power conversion device

Also Published As

Publication number Publication date
JP6872976B2 (en) 2021-05-19

Similar Documents

Publication Publication Date Title
US7898806B2 (en) Motor controller
US7190581B1 (en) Low thermal resistance power module assembly
KR101384426B1 (en) Base for power module
US9226430B2 (en) Power semiconductor module
JP5489911B2 (en) Semiconductor power module
US9478477B2 (en) Semiconductor device
US20170167480A1 (en) Electric compressor
US20110024896A1 (en) Power semiconductor device
JP5445377B2 (en) Power converter
WO2016132852A1 (en) Substrate unit
JP6872976B2 (en) Power semiconductor device and power conversion device
JP2008177324A (en) Semiconductor block
US20240042952A1 (en) Power conversion apparatus, connector-fixing structure and power-conversion-apparatus production method
JP6749428B2 (en) Power converter
JP6458131B2 (en) Air conditioner outdoor unit
JP5421951B2 (en) Semiconductor device
JP2015079773A (en) Cooling device of electronic component and heat source machine of refrigeration cycle device
JP3935100B2 (en) Semiconductor mounting structure
JP6503650B2 (en) Power converter cooling structure
US9622385B2 (en) Method of assembling a heat dissipating module of an electronic device
JP4578457B2 (en) Power module device
WO2022209953A1 (en) Electrical component and refrigeration device
JP2020047737A (en) Terminal board and semiconductor device
KR200358282Y1 (en) Terminal plate for Intelligent Power Module
JP5161192B2 (en) Power circuit wiring structure

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200207

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20201125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201201

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210105

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210323

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210420

R150 Certificate of patent or registration of utility model

Ref document number: 6872976

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250