JP2018174163A - Semiconductor sealing preform - Google Patents
Semiconductor sealing preform Download PDFInfo
- Publication number
- JP2018174163A JP2018174163A JP2017069478A JP2017069478A JP2018174163A JP 2018174163 A JP2018174163 A JP 2018174163A JP 2017069478 A JP2017069478 A JP 2017069478A JP 2017069478 A JP2017069478 A JP 2017069478A JP 2018174163 A JP2018174163 A JP 2018174163A
- Authority
- JP
- Japan
- Prior art keywords
- preform
- semiconductor
- layer
- sealing
- alloy
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 78
- 238000007789 sealing Methods 0.000 title claims abstract description 45
- 229910052802 copper Inorganic materials 0.000 claims abstract description 14
- 229910000765 intermetallic Inorganic materials 0.000 claims abstract description 12
- 239000000463 material Substances 0.000 claims abstract description 12
- 229910052718 tin Inorganic materials 0.000 claims abstract description 11
- 229910000881 Cu alloy Inorganic materials 0.000 claims abstract description 7
- 229910001128 Sn alloy Inorganic materials 0.000 claims abstract description 7
- 230000017525 heat dissipation Effects 0.000 claims abstract description 7
- 238000005538 encapsulation Methods 0.000 claims description 21
- 229910052751 metal Inorganic materials 0.000 claims description 15
- 239000002184 metal Substances 0.000 claims description 14
- 229910045601 alloy Inorganic materials 0.000 claims description 8
- 239000000956 alloy Substances 0.000 claims description 8
- 239000011358 absorbing material Substances 0.000 claims description 3
- 238000010030 laminating Methods 0.000 abstract description 3
- 229910052742 iron Inorganic materials 0.000 abstract description 2
- 229910052759 nickel Inorganic materials 0.000 abstract description 2
- 229910052709 silver Inorganic materials 0.000 abstract description 2
- 239000000843 powder Substances 0.000 description 10
- 238000004519 manufacturing process Methods 0.000 description 7
- 230000004907 flux Effects 0.000 description 6
- 238000002844 melting Methods 0.000 description 5
- 230000008018 melting Effects 0.000 description 5
- 238000005096 rolling process Methods 0.000 description 5
- 239000003566 sealing material Substances 0.000 description 5
- 229910000679 solder Inorganic materials 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 238000010304 firing Methods 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 239000007790 solid phase Substances 0.000 description 3
- 229910018082 Cu3Sn Inorganic materials 0.000 description 2
- 229910018471 Cu6Sn5 Inorganic materials 0.000 description 2
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000001704 evaporation Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 238000009703 powder rolling Methods 0.000 description 2
- 238000001878 scanning electron micrograph Methods 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 239000006096 absorbing agent Substances 0.000 description 1
- 238000004220 aggregation Methods 0.000 description 1
- 230000002776 aggregation Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 239000002041 carbon nanotube Substances 0.000 description 1
- 229910021393 carbon nanotube Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000000696 magnetic material Substances 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 239000002923 metal particle Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
- 229910000859 α-Fe Inorganic materials 0.000 description 1
Landscapes
- Laminated Bodies (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
Description
本発明は、半導体封止用プリフォームに関するものである。 The present invention relates to a preform for semiconductor encapsulation.
近年、SiC半導体素子の開発が進められている。SiC半導体素子はSi半導体素子に比較して絶縁破壊電界強度が高く、バンドギャップが広いため、大電力を制御するパワーデバイスとして注目されている。SiC半導体素子は、Si半導体素子の限界を超える150℃以上の高温においても動作が可能であり、理論的には500℃以上でも動作が可能とされている（特許文献１参照）。 In recent years, SiC semiconductor elements have been developed. SiC semiconductor devices are attracting attention as power devices that control high power because of their high breakdown field strength and wide band gap compared to Si semiconductor devices. The SiC semiconductor element can operate even at a high temperature of 150 ° C. or higher, which exceeds the limit of the Si semiconductor element, and theoretically, can operate even at 500 ° C. or higher (see Patent Document 1).
このようなパワーデバイスは、長時間にわたって高温動作状態が継続し、しかも、高温動作状態から低温停止状態へと大きな温度変動を伴うなど、過酷な環境下で使用される。したがって、半導体素子およびこれと接続される接続部材を有する半導体装置では、両者の接合を形成する接合部に対し、長期にわたり高い接合強度を維持するとともに、優れた耐熱性を要求される。 Such a power device is used in a harsh environment such that a high temperature operation state continues for a long time and a large temperature fluctuation occurs from a high temperature operation state to a low temperature stop state. Therefore, in a semiconductor device having a semiconductor element and a connection member connected to the semiconductor element, high bonding strength is required for a long period of time and excellent heat resistance is required for a bonding portion that forms the bonding between the two.
ところで、半導体素子は、その保護を図るため、ケースに収容されると共に、ケースの内部に充填された樹脂製封止材からなる封止層により封止された半導体装置の形態で使用される。 By the way, in order to protect the semiconductor element, the semiconductor element is housed in a case and used in the form of a semiconductor device sealed by a sealing layer made of a resin sealing material filled in the case.
現在、樹脂製封止材からなる封止層の耐熱温度は150℃以下に留まっており、SiC半導体素子の動作温度である150℃を超える高温になると、封止層が劣化して封止層に隙間が生じ、半導体装置の耐久性を確保する上で不利がある。そのため、現状では、SiC半導体素子を、その動作温度が封止層の耐熱温度を超えない範囲で使用せざるを得ず、SiC半導体素子の性能を充分に発揮する上で限界がある。 Currently, the heat-resistant temperature of the sealing layer made of resin sealing material remains below 150 ° C. When the temperature exceeds 150 ° C, which is the operating temperature of SiC semiconductor elements, the sealing layer deteriorates and the sealing layer There is a disadvantage in ensuring the durability of the semiconductor device. Therefore, at present, the SiC semiconductor element has to be used in a range where the operating temperature does not exceed the heat resistance temperature of the sealing layer, and there is a limit to fully exhibit the performance of the SiC semiconductor element.
さらに、樹脂製封止材に代わりに、Snを主体とするはんだ（Sn系はんだ）を金属封止材として用いる例がある。しかしながら、Sn系はんだは溶融温度がおよそ200〜230℃であるから、パワーデバイスの封止層として用いるには、耐熱性に不満が残る。 Furthermore, there is an example in which a solder mainly composed of Sn (Sn-based solder) is used as the metal sealing material instead of the resin sealing material. However, since Sn-based solder has a melting temperature of approximately 200 to 230 ° C., it remains unsatisfactory in heat resistance for use as a sealing layer for power devices.
また、Sn系はんだを用いた場合、高温動作状態が継続した場合や、高温動作状態から低温停止状態へと大きな温度変動を伴う過酷な環境下では、ボイドが発生し、製品の信頼性に支障を来す。 In addition, when Sn-based solder is used, voids are generated when the high-temperature operating state continues or in severe environments with large temperature fluctuations from the high-temperature operating state to the low-temperature stopped state, impairing product reliability. Come on.
本発明の課題は、耐熱性に優れた高信頼性及び高品質であり、さらに放熱機能を有する半導体封止用プリフォームを提供することである。 An object of the present invention is to provide a preform for semiconductor encapsulation having high heat resistance and high reliability and high quality, and further having a heat dissipation function.
上述した課題を解決するため、本発明に係る半導体封止用プリフォームは、金属または合金を主材としており、前記金属または合金は、SnまたはSn合金、CuまたはCu合金を含み、さらにCuとSnとの金属間化合物を少なくとも2重量％含有している。 In order to solve the above-mentioned problems, a preform for semiconductor encapsulation according to the present invention is mainly composed of a metal or an alloy, and the metal or alloy includes Sn or Sn alloy, Cu or Cu alloy, and further Cu and Contains at least 2% by weight of an intermetallic compound with Sn.
さらに、前記半導体封止用プリフォームは、熱伝導率の高い材料を有することにより、放熱機能を付加している。 Furthermore, the semiconductor sealing preform has a heat dissipation function by using a material having high thermal conductivity.
また、複数のプリフォームを積層して、半導体封止用多層プリフォームを作ることができる。前記半導体封止用多層プリフォームは、少なくとも第1層と第2層とを有し、前記第1層は、前記半導体封止用プリフォームから成り、前記第2層は、電磁波吸収材または電磁波反射材を有している。 Moreover, a plurality of preforms can be laminated to make a multilayer preform for semiconductor encapsulation. The multi-layer preform for semiconductor encapsulation has at least a first layer and a second layer, the first layer is composed of the preform for semiconductor encapsulation, and the second layer is an electromagnetic wave absorber or electromagnetic wave It has a reflective material.
以上述べたように、本発明によれば、耐熱性に優れた高信頼性及び高品質であり、さらに放熱機能を有する半導体封止用プリフォームを提供することができる。 As described above, according to the present invention, it is possible to provide a semiconductor sealing preform having high heat resistance and high reliability and high quality, and further having a heat dissipation function.
本明細書において、「金属」、「金属粒子」、「金属成分」、「Sn」、「Cu」というときは、金属元素単体のみならず、複数の金属元素を含む合金を含むこともある。 In this specification, the terms “metal”, “metal particle”, “metal component”, “Sn”, and “Cu” may include not only a single metal element but also an alloy containing a plurality of metal elements.
図１を参照して説明する。半導体封止用プリフォーム1は、第1層11から成る。第1層11は、金属または合金を主材としている。前記金属または合金は、SnまたはSn合金、及び、CuまたはCu合金を含んでいる。SnまたはSn合金と、CuまたはCu合金との重量の合計を100重量％としたとき、CuまたはCu合金は、1重量％から80重量％の範囲で含まれていることが好ましいが、これに限定されるものではない。さらに、SnとCuとの金属間化合物CuｘSnｙを、少なくとも2重量％含有している。 A description will be given with reference to FIG. The semiconductor sealing preform 1 includes a first layer 11. The first layer 11 is mainly made of metal or alloy. The metal or alloy includes Sn or Sn alloy and Cu or Cu alloy. When the total weight of Sn or Sn alloy and Cu or Cu alloy is 100% by weight, Cu or Cu alloy is preferably contained in the range of 1% by weight to 80% by weight. It is not limited. Furthermore, it contains at least 2% by weight of an intermetallic compound CuxSny of Sn and Cu.
上述したように、半導体封止用プリフォーム1は、SnまたはSn合金を含んでいるため、Snの融点である230℃前後で溶融し始める。溶融したSnはCuと固相拡散を起こし、金属間化合物CuｘSnｙを形成する。Cuは固相拡散するため、Cuの融点まで温度を上げる必要はない。そのため、基板や電子部品などに損傷を与えない温度で、封止層を形成することが可能である。半導体封止用プリフォーム1のCu含有量やCu粒子のサイズにもよるが、本実施形態においては、具体的には、およそ280℃で形成することができる。 As described above, since the semiconductor sealing preform 1 contains Sn or an Sn alloy, it starts to melt at around 230 ° C., which is the melting point of Sn. Molten Sn causes solid phase diffusion with Cu to form an intermetallic compound CuxSny. Since Cu diffuses in the solid phase, it is not necessary to raise the temperature to the melting point of Cu. Therefore, the sealing layer can be formed at a temperature that does not damage the substrate or the electronic component. Although depending on the Cu content of the semiconductor sealing preform 1 and the size of the Cu particles, in the present embodiment, specifically, it can be formed at about 280 ° C.
また、形成された封止層は、金属間化合物CuｘSnｙ（典型的にはCu３SnとCu６Sn５）を有している。Cu３Snの融点が約676℃、Cu６Sn５の融点が約415℃であるから、加熱溶融し、凝固した後の封止層の再溶融温度を引き上げることができる。 Further, the formed sealing layer has an intermetallic compound CuxSny (typically Cu3Sn and Cu6Sn5). Since the melting point of Cu3Sn is about 676 ° C and the melting point of Cu6Sn5 is about 415 ° C, the remelting temperature of the sealing layer after being melted by heating and solidifying can be raised.
例えば、SAC305（96.5％Sn-3.0％Ag-0.5％Cu）を加熱溶融したとき、溶融したSnは表面張力によって凝集し、丸まろうとする力が働く。そこへ加圧することで、溶融したSAC305は、その場に留まらずに、周辺へ流出してしまう。 For example, when SAC305 (96.5% Sn-3.0% Ag-0.5% Cu) is heated and melted, the melted Sn is agglomerated by the surface tension, and a force to round it works. By applying pressure there, the melted SAC 305 flows out to the surroundings without staying in place.
図２は、SAC305をペースト状にしてガラス板に塗布し、加熱した図である。aは130℃、bは249℃まで温度を上昇させた状態である。SAC305は、aの130℃の時、ガラス板一面に広がっている。しかし、bの249℃では溶融し、表面張力によって凝集している。このときに圧力を加えると、溶融したSAC305は流出してしまう。 FIG. 2 is a diagram in which SAC305 is applied in a paste form on a glass plate and heated. The temperature is raised to 130 ° C. and b is raised to 249 ° C. SAC305 spreads across the glass plate when a is 130 ° C. However, b melts at 249 ° C and aggregates due to surface tension. If pressure is applied at this time, the melted SAC 305 will flow out.
通常、Sn系のはんだを使うとき、溶融したSnの表面張力を抑え、濡れ性を向上させるため、フラックスを加えてペースト状にしたものを使用する。フラックスは、焼成時にガスとなって蒸発したり、焼成後に洗浄したりすることで除去される。
それに対して、フラックスを加えたプリフォームは、焼成時にフラックスが蒸発しにくい。また、フラックスがガスとなって蒸発した跡がボイドとなり、品質低下を招くこともある。
Normally, when using Sn-based solder, a paste made by adding flux is used in order to suppress the surface tension of molten Sn and improve wettability. The flux is removed by evaporating as a gas during firing or by washing after firing.
On the other hand, the preform added with the flux hardly evaporates the flux during firing. Further, the trace of evaporation of the flux as a gas becomes a void, which may cause a deterioration in quality.
しかし、半導体封止用プリフォーム1は、金属間化合物CuｘSnｙを含んでいる。そのため、溶融したSnの表面張力が低下する。また、金属間化合物CuｘSnｙが物理的な障害となり、溶融したSnの流動性を抑えられる。 However, the preform 1 for semiconductor encapsulation contains the intermetallic compound CuxSny. Therefore, the surface tension of molten Sn is lowered. Moreover, the intermetallic compound CuxSny becomes a physical obstacle, and the fluidity of molten Sn can be suppressed.
さらに、半導体封止用プリフォーム1は、Cuを含んでいる。そのため、溶融したSnの表面張力がさらに低下する。また、Cu粒子が溶融したSnの流出を物理的に妨げることに加え、溶融したSnは、接するCuとの固相拡散に消費されるため、Snの流動性はさらに抑えられる。 Furthermore, the preform 1 for semiconductor encapsulation contains Cu. Therefore, the surface tension of molten Sn further decreases. Moreover, in addition to physically preventing the outflow of Sn in which Cu particles are melted, the melted Sn is consumed for solid phase diffusion with Cu in contact therewith, so that the fluidity of Sn is further suppressed.
これまで述べてきたように、半導体封止用プリフォーム1は、溶融したSnの表面張力を抑えることができる。そのため、フラックスを加える必要がなく、ボイドの発生が低減する。また、溶融したSnの流動性を抑制し、目的の場所で封止層を形成することが可能である。 As described above, the semiconductor sealing preform 1 can suppress the surface tension of molten Sn. Therefore, it is not necessary to add flux, and the generation of voids is reduced. Moreover, it is possible to suppress the fluidity of molten Sn and form a sealing layer at a target location.
上述した通り、金属間化合物を含むこと、Cuを含むことによって、表面張力が低下する様子を、図３に示す。図３のa、b、cはそれぞれ下記の配合で、図９に示す製造方法（後述）で製造した半導体封止用プリフォームを、約240℃で焼成したときの状態を示している。
a：SAC305粉末。
b：金属間化合物をおよそ10〜20重量％含有させた、CuとSnの合金粉末。
c：SAC305粉末を30重量％、bに記載したCuとSnの合金粉末を35重量％、Cu粉末を35重量％、の割合で混合した粉末。
aのとき、溶融したSnが表面張力によって凝集している様子が見られる。それに対して、b、cのとき、溶融したSnの表面張力は低下し、凝集を防いでいる様子が見られる。
As described above, a state in which the surface tension is reduced by containing an intermetallic compound and Cu is shown in FIG. 3, a, b, and c each show the state when the semiconductor sealing preform manufactured by the manufacturing method shown in FIG.
a: SAC305 powder.
b: An alloy powder of Cu and Sn containing about 10 to 20% by weight of an intermetallic compound.
c: Powder obtained by mixing 30% by weight of SAC305 powder, 35% by weight of Cu and Sn alloy powder described in b, and 35% by weight of Cu powder.
When a, molten Sn is aggregated due to surface tension. On the other hand, when b and c, the surface tension of the melted Sn decreases, and it can be seen that aggregation is prevented.
また、半導体封止用プリフォーム1は、金属間化合物CuｘSnｙを含んでいる。SnとCuとの間に金属間化合物が存在することにより、SnとCuとが直接触れる面積が狭くなり、拡散速度が抑えられ、相互拡散の不均衡が緩和され、結果としてカーケンダルボイドの発生を抑制することができる。 The semiconductor sealing preform 1 contains an intermetallic compound CuxSny. Due to the presence of intermetallic compounds between Sn and Cu, the area where Sn and Cu are in direct contact with each other is narrowed, the diffusion rate is suppressed, and the imbalance in mutual diffusion is reduced, resulting in the generation of Kirkendall voids. Can be suppressed.
さらに、半導体封止用プリフォーム1は、熱伝導率の高い材料を有している。熱伝導率の高い材料は、具体的には、カーボンナノチューブ（3000 W・m-1・k-1）、Ag（420W・m-1・k-1）、Cu（398W・m-1・k-1）、Au（320 W・m-1・k-1）、Al（236 W・m-1・k-1）、Si（168 W・m-1・k-1）、Zn（117 W・m-1・k-1）、Ni（94 W・m-1・k-1）などが挙げられる。 Further, the semiconductor sealing preform 1 has a material having high thermal conductivity. Specifically, materials with high thermal conductivity include carbon nanotubes (3000 W · m-1 · k-1), Ag (420W · m-1 · k-1), Cu (398W · m-1 · k-1). -1), Au (320 W · m-1 · k-1), Al (236 W · m-1 · k-1), Si (168 W · m-1 · k-1), Zn (117 W)・ M-1 ・ k-1), Ni (94 W ・ m-1 ・ k-1), etc.
前記した熱伝導率の高い材料を有することにより、半導体封止用プリフォーム1は、放熱機能を付加することが可能である。 By having the above-described material having high thermal conductivity, the preform 1 for semiconductor encapsulation can be added with a heat dissipation function.
封止層の製造方法の一例を図４に示す。半導体素子の上に、半導体封止用プリフォーム1を置き、加熱・加圧して封止層を形成する。半導体封止用プリフォーム1は流動性が抑制されているため、周辺への流出がほとんどなく、目的の場所で封止層を形成することが可能である。
加熱する温度や時間などは、半導体封止用プリフォーム1の組成などにもよるが、本実施形態においては、徐々に温度を上げていき、約280℃で1〜20分保持した。
An example of the manufacturing method of the sealing layer is shown in FIG. A semiconductor sealing preform 1 is placed on the semiconductor element, and heated and pressurized to form a sealing layer. Since the semiconductor sealing preform 1 has suppressed fluidity, there is almost no outflow to the periphery, and a sealing layer can be formed at a target location.
Although the heating temperature and time depend on the composition of the preform 1 for semiconductor encapsulation, in this embodiment, the temperature is gradually increased and held at about 280 ° C. for 1 to 20 minutes.
上記製造方法によって製造される半導体装置の一例を、図５に示す。例えば、電子回路22がセンサ回路であるとき、封止層で固定してしまうとセンサ回路としての機能を失ってしまう。しかし、半導体封止用プリフォーム1を用いて封止層を形成することで、半導体素子下部への封止材の流入を防ぎ、空隙301を確保することができる。よって、従来技術より簡便にセンサ回路が作成でき、製造コストを抑えることができる。 An example of a semiconductor device manufactured by the above manufacturing method is shown in FIG. For example, when the electronic circuit 22 is a sensor circuit, if it is fixed with a sealing layer, the function as the sensor circuit is lost. However, by forming the sealing layer using the semiconductor sealing preform 1, it is possible to prevent the sealing material from flowing into the lower portion of the semiconductor element and to secure the gap 301. Therefore, a sensor circuit can be created more easily than in the prior art, and the manufacturing cost can be reduced.
図６は、上記製造方法によって製造される半導体装置の一例を、基板500に対して垂直に切った断面のSEM像である。連続的な封止層が形成されているのがわかる。また、半導体素子下部には、空隙301が確保されていることが確認できる。 FIG. 6 is an SEM image of a cross section taken perpendicularly to the substrate 500 of an example of the semiconductor device manufactured by the above manufacturing method. It can be seen that a continuous sealing layer is formed. Further, it can be confirmed that a gap 301 is secured at the lower part of the semiconductor element.
図７に、半導体封止用多層プリフォーム1aを示す。半導体封止用多層プリフォーム1aは、少なくとも第1層11と第2層12とを含んでいる。第1層11は、半導体封止用プリフォーム1から成り、第2層12は電磁波吸収材または電磁波反射材を含有している。 FIG. 7 shows a multilayer preform 1a for semiconductor encapsulation. The multi-layer preform 1a for semiconductor encapsulation includes at least a first layer 11 and a second layer 12. The first layer 11 is made of a semiconductor sealing preform 1, and the second layer 12 contains an electromagnetic wave absorbing material or an electromagnetic wave reflecting material.
前記電磁波吸収材は、具体的には、磁性材料の磁気損失によって電波を吸収する、フェライト、鉄、Niなどが挙げられる。また、前記電磁波反射材としては、Ag、Cu、Au、Al、Co、Zn、Ni、Snなどが挙げられる。 Specific examples of the electromagnetic wave absorbing material include ferrite, iron, and Ni that absorb radio waves due to magnetic loss of the magnetic material. Examples of the electromagnetic wave reflecting material include Ag, Cu, Au, Al, Co, Zn, Ni, and Sn.
図８は、本発明に係る半導体封止用多層プリフォーム1aの別の例を示す図である。用途や目的に応じて、複数nのプリフォーム（11、12、・・・・・1n）を積層することが可能である。様々な効果のあるプリフォームを積層することで、半導体封止用多層プリフォーム1a全体としての機能を向上させることが可能である。 FIG. 8 is a view showing another example of the semiconductor sealing multilayer preform 1a according to the present invention. A plurality of n preforms (11, 12,..., 1n) can be laminated according to the use and purpose. By laminating preforms having various effects, it is possible to improve the function as a whole of the multilayer preform 1a for semiconductor encapsulation.
本発明に係る半導体封止用プリフォーム1は、典型的には、金属粉末を圧延処理によってシート化する粉末圧延法によって得ることができる。粉末圧延法自体は種々知られており、本発明においては、それらの公知技術を適用することができる。図９は、適用可能な典型例を示している。図９において、対向する向きに回転R1、R2する圧延ローラー31，32の間に、金属粉末6を供給し、圧延ローラー31、32から金属粉末6に対して圧力を加えることで、半導体封止用プリフォーム1が得られる。半導体封止用プリフォーム1を積層して、さらに圧延することで、半導体封止用多層プリフォーム1aが得られる。プリフォーム各々の厚さや、半導体封止用プリフォーム全体の厚さは、用途や目的に応じて、適宜調整される。 The semiconductor sealing preform 1 according to the present invention can be typically obtained by a powder rolling method in which a metal powder is formed into a sheet by a rolling process. Various powder rolling methods are known, and those known techniques can be applied in the present invention. FIG. 9 shows a typical example that can be applied. In FIG. 9, the metal powder 6 is supplied between the rolling rollers 31 and 32 that rotate R1 and R2 in opposite directions, and pressure is applied to the metal powder 6 from the rolling rollers 31 and 32, thereby encapsulating the semiconductor. Preform 1 for use is obtained. By laminating and further rolling the preform 1 for semiconductor encapsulation, a multilayer preform 1a for semiconductor encapsulation is obtained. The thickness of each preform and the entire thickness of the preform for semiconductor encapsulation are appropriately adjusted according to the application and purpose.
以上、添付図面を参照して本発明を詳細に説明したが、本発明はこれらに限定されるものではなく、当業者であれば、その基本的技術思想および教示に基づき、種々の変形例を想到できることは自明である。 The present invention has been described in detail with reference to the accompanying drawings. However, the present invention is not limited to these, and various modifications can be made by those skilled in the art based on the basic technical idea and teachings. It is self-evident that you can think of it.
1 半導体封止用プリフォーム
1a 半導体封止用多層プリフォーム
11 第1層
12 第2層
1n 第n層
21 半導体素子
22 電子回路
23 端子
24 配線部
300 封止層
301 空隙
500 基板
501 接合部
6 金属粉末
1 Preform for semiconductor encapsulation
1a Multilayer preform for semiconductor encapsulation
11 Layer 1
12 Layer 2
1n nth layer
21 Semiconductor elements
22 Electronic circuit
23 terminals
24 Wiring section
300 Sealing layer
301 gap
500 substrates
501 joint
6 Metal powder
Claims (3)
前記金属または合金は、SnまたはSn合金、及び、CuまたはCu合金、及び、CuとSnとの金属間化合物を少なくとも2重量％含有し、
さらに、熱伝導率の高い材料を有することにより、放熱機能を付加した、
半導体封止用プリフォーム。 A preform for semiconductor encapsulation, which is mainly made of metal or alloy,
The metal or alloy contains at least 2 wt% of Sn or Sn alloy, Cu or Cu alloy, and an intermetallic compound of Cu and Sn,
Furthermore, by having a material with high thermal conductivity, added a heat dissipation function,
Preform for semiconductor encapsulation.
前記第1層は、請求項1に記載された半導体封止用プリフォームから成り、
前記第2層は、電磁波吸収材または電磁波反射材を含有する、半導体封止用多層プリフォーム。 A multilayer preform for semiconductor encapsulation having at least a first layer and a second layer,
The first layer is composed of a semiconductor sealing preform according to claim 1,
The second layer is a multilayer preform for encapsulating a semiconductor, containing an electromagnetic wave absorbing material or an electromagnetic wave reflecting material.
前記半導体素子に電気的に接続される配線部と、
を備える半導体装置であって、
前記封止層は、請求項1に記載された半導体封止用プリフォーム、または、請求項2に記載された半導体封止用多層プリフォームを用いて形成される、
半導体装置。
A semiconductor element;
A wiring portion electrically connected to the semiconductor element;
A semiconductor device comprising:
The sealing layer is formed using the preform for semiconductor sealing described in claim 1, or the multilayer preform for semiconductor sealing described in claim 2.
Semiconductor device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017069478A JP6156965B1 (en) | 2017-03-31 | 2017-03-31 | Preform for semiconductor encapsulation |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017069478A JP6156965B1 (en) | 2017-03-31 | 2017-03-31 | Preform for semiconductor encapsulation |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP6156965B1 JP6156965B1 (en) | 2017-07-05 |
| JP2018174163A true JP2018174163A (en) | 2018-11-08 |
Family
ID=59272870
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2017069478A Active JP6156965B1 (en) | 2017-03-31 | 2017-03-31 | Preform for semiconductor encapsulation |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6156965B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7014991B1 (en) | 2021-03-31 | 2022-02-02 | 千住金属工業株式会社 | Preform solder and its manufacturing method, and solder joint manufacturing method |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6622948B1 (en) | 2018-05-31 | 2019-12-18 | 太陽誘電株式会社 | Monitoring device, monitoring method, monitoring program, information processing device, and monitoring system |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002124533A (en) * | 2000-10-18 | 2002-04-26 | Toshiba Corp | Electrode material, semiconductor device and mounting device |
| JP2006203149A (en) * | 2004-12-24 | 2006-08-03 | Fujitsu Media Device Kk | Electronic component and its manufacturing method |
| WO2008026761A1 (en) * | 2006-09-01 | 2008-03-06 | Senju Metal Industry Co., Ltd. | Lid for functional part and process for producing the same |
| JP2011062736A (en) * | 2009-09-18 | 2011-03-31 | Sanyo Special Steel Co Ltd | Lead-free high-temperature solder material |
| JP2013172055A (en) * | 2012-02-22 | 2013-09-02 | Panasonic Corp | Coil component and manufacturing method thereof |
| WO2014168027A1 (en) * | 2013-04-09 | 2014-10-16 | 千住金属工業株式会社 | Solder paste |
-
2017
- 2017-03-31 JP JP2017069478A patent/JP6156965B1/en active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002124533A (en) * | 2000-10-18 | 2002-04-26 | Toshiba Corp | Electrode material, semiconductor device and mounting device |
| JP2006203149A (en) * | 2004-12-24 | 2006-08-03 | Fujitsu Media Device Kk | Electronic component and its manufacturing method |
| WO2008026761A1 (en) * | 2006-09-01 | 2008-03-06 | Senju Metal Industry Co., Ltd. | Lid for functional part and process for producing the same |
| JP2011062736A (en) * | 2009-09-18 | 2011-03-31 | Sanyo Special Steel Co Ltd | Lead-free high-temperature solder material |
| JP2013172055A (en) * | 2012-02-22 | 2013-09-02 | Panasonic Corp | Coil component and manufacturing method thereof |
| WO2014168027A1 (en) * | 2013-04-09 | 2014-10-16 | 千住金属工業株式会社 | Solder paste |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7014991B1 (en) | 2021-03-31 | 2022-02-02 | 千住金属工業株式会社 | Preform solder and its manufacturing method, and solder joint manufacturing method |
| JP2022155884A (en) * | 2021-03-31 | 2022-10-14 | 千住金属工業株式会社 | Preform solder and method for manufacture thereof, and solder joint manufacturing method |
| US11628520B2 (en) | 2021-03-31 | 2023-04-18 | Senju Metal Industry Co., Ltd. | Preform solder and method of manufacturing the same, and method of manufacturing solder joint |
| US11772204B2 (en) | 2021-03-31 | 2023-10-03 | Senju Metal Industry Co., Ltd. | Preform solder and method of manufacturing the same, and method of manufacturing solder joint |
Also Published As
| Publication number | Publication date |
|---|---|
| JP6156965B1 (en) | 2017-07-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Manikam et al. | Die attach materials for high temperature applications: A review | |
| Zhang et al. | Effects of rare earths on properties and microstructures of lead-free solder alloys | |
| JP6111764B2 (en) | Power module substrate manufacturing method | |
| JP4972503B2 (en) | Semiconductor power module | |
| JP6127833B2 (en) | Manufacturing method of joined body and manufacturing method of power module substrate | |
| JP3226213B2 (en) | Solder material and electronic component using the same | |
| JP4114597B2 (en) | Structure and forming method for electronic component package interconnection with lead-free solder | |
| JP5224430B2 (en) | Power semiconductor module | |
| JP4539980B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP6144440B1 (en) | Preform for semiconductor encapsulation | |
| JP2015065423A (en) | Joined body and substrate for power module | |
| Sharma et al. | Epoxy polymer solder pastes for micro-electronic packaging applications | |
| JP6156965B1 (en) | Preform for semiconductor encapsulation | |
| WO2014024271A1 (en) | High-temperature lead-free solder alloy | |
| JP2006066716A (en) | Semiconductor device | |
| JP5018250B2 (en) | Semiconductor device and manufacturing method thereof | |
| WO2021193420A1 (en) | Layered bonding material, semiconductor package, and power module | |
| TWI709201B (en) | Solder material and method for die attachment | |
| JP6848859B2 (en) | Solder alloy | |
| JP5723225B2 (en) | Bonding structure | |
| JP2006287064A (en) | Semiconductor device and its manufacturing method | |
| JP2009158725A (en) | Semiconductor device and die bonding material | |
| JP4822526B2 (en) | Zygote | |
| JP2007103462A (en) | Bonding structure of terminal pad and solder, semiconductor device having the same, and its manufacturing method | |
| JP2008091801A (en) | Semiconductor device, and its manufacturing method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170407 |
|
| A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20170407 |
|
| A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20170502 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170510 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170510 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170602 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170602 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6156965 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |