JP2018152376A - Die-bonding device and method of manufacturing semiconductor device - Google Patents

Die-bonding device and method of manufacturing semiconductor device Download PDF

Info

Publication number
JP2018152376A
JP2018152376A JP2017045283A JP2017045283A JP2018152376A JP 2018152376 A JP2018152376 A JP 2018152376A JP 2017045283 A JP2017045283 A JP 2017045283A JP 2017045283 A JP2017045283 A JP 2017045283A JP 2018152376 A JP2018152376 A JP 2018152376A
Authority
JP
Japan
Prior art keywords
die
substrate
recognition camera
image
surface inspection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017045283A
Other languages
Japanese (ja)
Other versions
JP6846958B2 (en
Inventor
英晴 小橋
Hideharu Kobashi
英晴 小橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fasford Technology Co Ltd
Original Assignee
Fasford Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fasford Technology Co Ltd filed Critical Fasford Technology Co Ltd
Priority to JP2017045283A priority Critical patent/JP6846958B2/en
Priority to TW108126750A priority patent/TWI725498B/en
Priority to TW107106093A priority patent/TWI671826B/en
Priority to KR1020180022904A priority patent/KR102100889B1/en
Priority to CN201810190819.7A priority patent/CN108573901B/en
Publication of JP2018152376A publication Critical patent/JP2018152376A/en
Application granted granted Critical
Publication of JP6846958B2 publication Critical patent/JP6846958B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67276—Production flow monitoring, e.g. for increasing throughput
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/67712—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations the substrate being handled substantially vertically
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Automation & Control Theory (AREA)
  • Die Bonding (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Dicing (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a technology capable of reducing defective fraction of products at a bonding step.SOLUTION: A die-bonding device comprises: an imaging device that images a die or a substrate for positioning the die or the substrate and performing appearance inspection; and a controller that controls the imaging device. The controller picks up a plurality of images of the die or the substrate by the imaging device, averages gray values of respective pixels of the plurality of picked-up images to generate an averaged image, generates a binarized image by a threshold of the averaged image, determines presence or absence of abnormalities by blob-labeling of the binarized image, and performs surface inspection.SELECTED DRAWING: Figure 17

Description

本開示はダイボンディング装置に関し、例えば外観検査機能を備えるダイボンディング装置に適用可能である。   The present disclosure relates to a die bonding apparatus and can be applied to, for example, a die bonding apparatus having an appearance inspection function.

半導体装置の製造工程の一部に半導体チップ（以下、単にダイという。）を配線基板やリードフレーム等（以下、単に基板という。）に搭載してパッケージを組み立てる工程があり、パッケージを組み立てる工程の一部に、半導体ウェハ（以下、単にウェハという。）からダイを分割（ダイシング）する工程と、分割したダイを基板の上に搭載するボンディング工程とがある。ボンディング工程に使用される製造装置がダイボンダ等のダイボンディング装置である。   As part of the manufacturing process of a semiconductor device, there is a process of assembling a package by mounting a semiconductor chip (hereinafter simply referred to as a die) on a wiring board, a lead frame or the like (hereinafter simply referred to as a substrate). In part, there are a process of dividing (dicing) a die from a semiconductor wafer (hereinafter simply referred to as a wafer) and a bonding process of mounting the divided die on a substrate. A manufacturing apparatus used in the bonding process is a die bonding apparatus such as a die bonder.

ダイボンディング装置は、はんだ、金メッキ、樹脂を接合材料として、ダイを基板または既にボンディングされたダイの上にボンディング（搭載して接着）する装置である。ダイを、例えば、基板の表面にボンディングするダイボンダにおいては、コレットと呼ばれる吸着ノズルを用いてダイをウェハから吸着してピックアップし、基板上に搬送し、押付力を付与すると共に、接合材を加熱することによりボンディングを行うという動作（作業）が繰り返して行われる。   The die bonding apparatus is an apparatus for bonding (mounting and bonding) a die onto a substrate or an already bonded die using solder, gold plating, or resin as a bonding material. For example, in a die bonder that bonds a die to the surface of a substrate, the die is adsorbed from the wafer using a suction nozzle called a collet, picked up, transported onto the substrate, imparts pressing force, and heats the bonding material. By doing so, the operation (work) of performing bonding is repeated.

特開２００８−９８３４８号公報JP 2008-98348 A

ウェハをダイシングしてダイを製造する場合には、ダイシング時の切削抵抗などによりダイに切断面から内部に延びるクラックや傷が発生することがある。また、ウェハの表面に貼付されるバックグラインディングテープからの糊残り等により異物が付着する場合がある。また、ダイに付着した異物がコレットを介して別のダイに付着する場合もある。すなわち、ボンディング工程前およびボンディング工程中に異物の付着等が発生する。
本開示の課題は、ボンディング工程における製品の不良率を低減することが可能な技術を提供することである。
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。 When a die is manufactured by dicing a wafer, cracks or scratches extending from the cut surface to the inside may occur due to cutting resistance during dicing. In addition, foreign matter may adhere due to adhesive residue or the like from the back grinding tape attached to the surface of the wafer. Moreover, the foreign material adhering to a die | dye may adhere to another die | dye through a collet. That is, foreign matter adheres before and during the bonding process.
The subject of this indication is providing the technique which can reduce the defect rate of the product in a bonding process.
Other problems and novel features will become apparent from the description of the specification and the accompanying drawings.

本開示のうち代表的なものの概要を簡単に説明すれば下記の通りである。
すなわち、ダイボンディング装置は、ダイまたは基板の位置決め、および外観検査を行うために前記ダイまたは基板を撮像する撮像装置と、前記撮像装置を制御する制御部と、を備える。前記制御部は、前記撮像装置によりダイまたは基板を複数枚撮像し、前記複数枚撮像した画像の各画素の濃淡値を平均化して平均化画像を生成し、前記平均化画像の閾値による２値化画像を生成し、前記２値化画像のブロブラべリングにより異常の有無を判定して表面検査を行う。 An outline of typical ones of the present disclosure will be briefly described as follows.
That is, the die bonding apparatus includes an imaging device that images the die or the substrate in order to perform positioning and appearance inspection of the die or the substrate, and a control unit that controls the imaging device. The control unit images a plurality of dies or substrates by the imaging device, averages the gray value of each pixel of the images captured by the plurality of images, generates an averaged image, and binaries based on a threshold of the averaged image A binarized image is generated, and surface inspection is performed by determining the presence or absence of abnormality by blobling of the binarized image.

上記ダイボンディング装置によれば、ボンディング工程における製品の不良率を低減することができる。   According to the die bonding apparatus, it is possible to reduce the defective rate of products in the bonding process.

実施例に係るダイボンダの構成を示す概略上面図The schematic top view which shows the structure of the die bonder which concerns on an Example 図１のダイボンダの概略構成とその動作を説明する図The figure explaining schematic structure and operation | movement of the die bonder of FIG. 図１のダイ供給部の構成を示す外観斜視図FIG. 1 is an external perspective view showing the configuration of the die supply unit of FIG. 図３のダイ供給部の主要部を示す概略断面図Schematic sectional view showing the main part of the die supply unit of FIG. 制御系の概略構成を示すブロック図Block diagram showing schematic configuration of control system ダイ供給部の光学系を説明するための図Diagram for explaining the optical system of the die supply unit 実施例に係る半導体製造装置におけるダイボンディング工程を説明するフローチャートFlowchart explaining the die bonding process in the semiconductor manufacturing apparatus according to the embodiment 表面検査で問題ありの場合の処理を説明するフローチャートFlow chart explaining processing when there is a problem in surface inspection 倣い動作を説明するためのフローチャートFlowchart for explaining copying operation ユニークな部分（選択領域）の例を示す図Diagram showing an example of a unique part (selected area) 連続着工動作を説明するためのフローチャートFlow chart for explaining the continuous construction operation 登録画像および類似画像の例を示す図Diagram showing examples of registered images and similar images パターンの位置関係からダイの中心を求める例を示す図The figure which shows the example which calculates | requires the center of die | dye from the positional relationship of a pattern 異常検出の手法を説明する図Diagram explaining anomaly detection method 異常部分が大きいカメラ画像の濃淡値を座標方向に１次元に示す図The figure which shows the gray value of the camera image with a large abnormal part one-dimensionally in the coordinate direction 異常部分が小さいカメラ画像の濃淡値を座標方向に１次元に示す図The figure which shows the gray value of the camera image with a small abnormal part one-dimensionally in the coordinate direction 実施例に係る表面検査を示すフローチャートFlowchart showing surface inspection according to the embodiment 異常部分の検出を説明する図Diagram explaining the detection of abnormal parts

実施形態に係るダイボンディング装置はダイボンディング前にダイおよび基板の表面検査を行うと共に、ダイボンディング後にダイおよび基板の表面検査を行う。これにより、製品の不良率を低減することができる。他の実施形態に係るダイボンディング装置はダイおよび／または基板の表面検査の感度を上げる。これにより、製品の不良率を低減することができる。   The die bonding apparatus according to the embodiment performs surface inspection of the die and the substrate before die bonding and also performs surface inspection of the die and the substrate after die bonding. Thereby, the defect rate of a product can be reduced. A die bonding apparatus according to another embodiment increases the sensitivity of surface inspection of a die and / or a substrate. Thereby, the defect rate of a product can be reduced.

以下、実施例および比較例について、図面を用いて説明する。ただし、以下の説明において、同一構成要素には同一符号を付し繰り返しの説明を省略することがある。なお、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。   Hereinafter, examples and comparative examples will be described with reference to the drawings. However, in the following description, the same components may be denoted by the same reference numerals and repeated description may be omitted. In order to clarify the description, the drawings may be schematically represented with respect to the width, thickness, shape, etc. of each part as compared to the actual embodiment, but are merely examples, and the interpretation of the present invention is not limited to them. It is not limited.

図１は実施例に係るダイボンダの概略を示す上面図である。図２は図１において矢印Ａ方向から見たときに、ピックアップヘッド及びボンディングヘッドの動作を説明する図である。   FIG. 1 is a top view schematically illustrating a die bonder according to an embodiment. FIG. 2 is a diagram for explaining the operation of the pickup head and the bonding head when viewed from the direction of arrow A in FIG.

ダイボンダ１０は、大別して、ダイ供給部１と、ピックアップ部２、中間ステージ部３と、ボンディング部４と、搬送部５、基板供給部６と、基板搬出部７と、各部の動作を監視し制御する制御部８と、を有する。Ｙ軸方向がダイボンダ１０の前後方向であり、Ｘ軸方向が左右方向である。ダイ供給部１がダイボンダ１０の手前側に配置され、ボンディング部４が奥側に配置される。   The die bonder 10 roughly divides the die supply unit 1, the pickup unit 2, the intermediate stage unit 3, the bonding unit 4, the transfer unit 5, the substrate supply unit 6, the substrate carry-out unit 7, and monitors the operation of each unit. And a control unit 8 for controlling. The Y-axis direction is the front-rear direction of the die bonder 10, and the X-axis direction is the left-right direction. The die supply unit 1 is disposed on the front side of the die bonder 10 and the bonding unit 4 is disposed on the back side.

まず、ダイ供給部１は基板Ｐに実装するダイＤを供給する。ダイ供給部１は、ウェハ１１を保持するウェハ保持台１２と、ウェハ１１からダイＤを突き上げる点線で示す突上げユニット１３と、を有する。ダイ供給部１は図示しない駆動手段によってＸＹ方向に移動し、ピックアップするダイＤを突上げユニット１３の位置に移動させる。   First, the die supply unit 1 supplies a die D to be mounted on the substrate P. The die supply unit 1 includes a wafer holding table 12 that holds the wafer 11 and a push-up unit 13 indicated by a dotted line that pushes up the die D from the wafer 11. The die supply unit 1 is moved in the XY directions by a driving means (not shown), and the die D to be picked up is moved to the position of the push-up unit 13.

ピックアップ部２は、ダイＤをピックアップするピックアップヘッド２１と、ピックアップヘッド２１をＹ方向に移動させるピックアップヘッドのＹ駆動部２３と、コレット２２を昇降、回転及びＸ方向移動させる図示しない各駆動部と、を有する。ピックアップヘッド２１は、突き上げられたダイＤを先端に吸着保持するコレット２２（図２も参照）を有し、ダイ供給部１からダイＤをピックアップし、中間ステージ３１に載置する。ピックアップヘッド２１は、コレット２２を昇降、回転及びＸ方向移動させる図示しない各駆動部を有する。   The pickup unit 2 includes a pickup head 21 that picks up the die D, a Y drive unit 23 of the pickup head that moves the pickup head 21 in the Y direction, and drive units (not shown) that move the collet 22 up and down, rotate, and move in the X direction. Have. The pickup head 21 has a collet 22 (see also FIG. 2) that holds the pushed-up die D at the tip, picks up the die D from the die supply unit 1, and places it on the intermediate stage 31. The pickup head 21 has driving units (not shown) that move the collet 22 up and down, rotate, and move in the X direction.

中間ステージ部３は、ダイＤを一時的に載置する中間ステージ３１と、中間ステージ３１上のダイＤを認識する為のステージ認識カメラ３２を有する。   The intermediate stage unit 3 includes an intermediate stage 31 on which the die D is temporarily placed and a stage recognition camera 32 for recognizing the die D on the intermediate stage 31.

ボンディング部４は、中間ステージ３１からダイＤをピックアップし、搬送されてくる基板Ｐ上にボンディングし、又は既に基板Ｐの上にボンディングされたダイの上に積層する形でボンディングする。ボンディング部４は、ピックアップヘッド２１と同様にダイＤを先端に吸着保持するコレット４２（図２も参照）を備えるボンディングヘッド４１と、ボンディングヘッド４１をＹ方向に移動させるＹ駆動部４３と、基板Ｐの位置認識マーク（図示せず）を撮像し、ボンディング位置を認識する基板認識カメラ４４とを有する。
このような構成によって、ボンディングヘッド４１は、ステージ認識カメラ３２の撮像データに基づいてピックアップ位置・姿勢を補正し、中間ステージ３１からダイＤをピックアップし、基板認識カメラ４４の撮像データに基づいて基板ＰにダイＤをボンディングする。 The bonding unit 4 picks up the die D from the intermediate stage 31 and bonds the die D on the transported substrate P or laminates the die D on the die already bonded on the substrate P. The bonding unit 4 includes a bonding head 41 having a collet 42 (see also FIG. 2) for attracting and holding the die D at the tip like the pickup head 21, a Y driving unit 43 for moving the bonding head 41 in the Y direction, and a substrate. It has a substrate recognition camera 44 that picks up an image of a P position recognition mark (not shown) and recognizes the bonding position.
With such a configuration, the bonding head 41 corrects the pickup position / orientation based on the imaging data of the stage recognition camera 32, picks up the die D from the intermediate stage 31, and the substrate based on the imaging data of the substrate recognition camera 44. Bond die D to P.

搬送部５は、一枚又は複数枚の基板Ｐ（図１では４枚）を載置した基板搬送パレット５１と、基板搬送パレット５１が移動するパレットレール５２とを具備し、並行して設けられた同一構造の第１、第２搬送部とを有する。基板搬送パレット５１は、基板搬送パレット５１に設けられた図示しないナットをパレットレール５２に沿って設けられた図示しないボールネジで駆動することによって移動する。
このような構成によって、基板搬送パレット５１は、基板供給部６で基板Ｐを載置し、パレットレール５２に沿ってボンディング位置まで移動し、ボンディング後、基板搬出部７まで移動して、基板搬出部７に基板Ｐを渡す。第１、第２搬送部は、互いに独立して駆動され、一方の基板搬送パレット５１に載置された基板ＰにダイＤをボンディング中に、他方の基板搬送パレット５１は、基板Ｐを搬出し、基板供給部６に戻り、新たな基板Ｐを載置するなどの準備を行なう。 The transport unit 5 includes a substrate transport pallet 51 on which one or a plurality of substrates P (four in FIG. 1) are placed, and a pallet rail 52 on which the substrate transport pallet 51 moves, and is provided in parallel. And the first and second transfer units having the same structure. The substrate transfer pallet 51 is moved by driving a nut (not shown) provided on the substrate transfer pallet 51 with a ball screw (not shown) provided along the pallet rail 52.
With such a configuration, the substrate transport pallet 51 places the substrate P on the substrate supply unit 6, moves to the bonding position along the pallet rail 52, moves to the substrate unloading unit 7 after bonding, and unloads the substrate. Pass the substrate P to the unit 7. The first and second transfer units are driven independently of each other, and while the die D is being bonded to the substrate P placed on one substrate transfer pallet 51, the other substrate transfer pallet 51 carries out the substrate P. Returning to the substrate supply unit 6, preparations such as mounting a new substrate P are made.

次に、ダイ供給部１の構成について図３および図４を用いて説明する。図３はダイ供給部の構成を示す外観斜視図である。図４はダイ供給部の主要部を示す概略断面図である。   Next, the configuration of the die supply unit 1 will be described with reference to FIGS. 3 and 4. FIG. 3 is an external perspective view showing the configuration of the die supply unit. FIG. 4 is a schematic cross-sectional view showing the main part of the die supply unit.

ダイ供給部１は、水平方向（ＸＹ方向）に移動するウェハ保持台１２と、上下方向に移動する突上げユニット１３と、を備える。ウェハ保持台１２は、ウェハリング１４を保持するエキスパンドリング１５と、ウェハリング１４に保持され複数のダイＤが接着されたダイシングテープ１６を水平に位置決めする支持リング１７と、を有する。突上げユニット１３は支持リング１７の内側に配置される。   The die supply unit 1 includes a wafer holding table 12 that moves in the horizontal direction (XY direction) and a push-up unit 13 that moves in the vertical direction. The wafer holder 12 includes an expand ring 15 that holds the wafer ring 14 and a support ring 17 that horizontally positions the dicing tape 16 that is held by the wafer ring 14 and to which a plurality of dies D are bonded. The push-up unit 13 is disposed inside the support ring 17.

ダイ供給部１は、ダイＤの突き上げ時に、ウェハリング１４を保持しているエキスパンドリング１５を下降させる。その結果、ウェハリング１４に保持されているダイシングテープ１６が引き伸ばされダイＤの間隔が広がり、突上げユニット１３によりダイＤ下方よりダイＤを突き上げ、ダイＤのピックアップ性を向上させている。ウェハ１１とダイシングテープ１６との間にダイアタッチフィルム（ＤＡＦ）１８と呼ばれるフィルム状の接着材料を貼り付けている。ダイアタッチフィルム１８を有するウェハ１１では、ダイシングは、ウェハ１１とダイアタッチフィルム１８に対して行なわれる。従って、剥離工程では、ウェハ１１とダイアタッチフィルム１８をダイシングテープ１６から剥離する。   The die supply unit 1 lowers the expand ring 15 holding the wafer ring 14 when the die D is pushed up. As a result, the dicing tape 16 held on the wafer ring 14 is stretched to widen the distance between the dies D, and the die D is pushed up from below the die D by the push-up unit 13 to improve the pick-up property of the die D. A film-like adhesive material called a die attach film (DAF) 18 is attached between the wafer 11 and the dicing tape 16. In the wafer 11 having the die attach film 18, dicing is performed on the wafer 11 and the die attach film 18. Therefore, in the peeling process, the wafer 11 and the die attach film 18 are peeled from the dicing tape 16.

ダイボンダ１０は、ウェハ１１上のダイＤの姿勢を認識するウェハ認識カメラ２４と、中間ステージ３１に載置されたダイＤの姿勢を認識するステージ認識カメラ３２と、ボンディングステージＢＳ上の実装位置を認識する基板認識カメラ４４とを有する。認識カメラ間の姿勢ずれ補正しなければならないのは、ボンディングヘッド４１によるピックアップに関与するステージ認識カメラ３２と、ボンディングヘッド４１による実装位置へのボンディングに関与する基板認識カメラ４４である。本実施例ではウェハ認識カメラ（第一撮像装置）２４を用いてダイＤの傷や異物を検出し、基板認識カメラ（第二撮像装置）４４を用いて基板Ｐおよび基板Ｐにボンディングされたダイの傷や異物を検出する。   The die bonder 10 includes a wafer recognition camera 24 that recognizes the posture of the die D on the wafer 11, a stage recognition camera 32 that recognizes the posture of the die D placed on the intermediate stage 31, and a mounting position on the bonding stage BS. And a substrate recognition camera 44 for recognition. It is the stage recognition camera 32 that is involved in the pickup by the bonding head 41 and the substrate recognition camera 44 that is involved in the bonding to the mounting position by the bonding head 41 that must correct the posture deviation between the recognition cameras. In this embodiment, the wafer D is detected using the wafer recognition camera (first image pickup device) 24, and the die D is bonded to the substrate P and the substrate P using the substrate recognition camera (second image pickup device) 44. Detects scratches and foreign objects.

制御系について図５を用いて説明する。図５は図１のダイボンダの制御系の概略構成を示すブロック図である。制御系８０は制御部８と駆動部８６と信号部８７と光学系８８とを備える。制御部８は、大別して、主としてＣＰＵ（Central Processor Unit）で構成される制御・演算装置８１と、記憶装置８２と、入出力装置８３と、バスライン８４と、電源部８５とを有する。記憶装置８２は、処理プログラムなどを記憶しているＲＡＭで構成されている主記憶装置８２ａと、制御に必要な制御データや画像データ等を記憶しているＨＤＤで構成されている補助記憶装置８２ｂとを有する。入出力装置８３は、装置状態や情報等を表示するモニタ８３ａと、オペレータの指示を入力するタッチパネル８３ｂと、モニタを操作するマウス８３ｃと、光学系８８からの画像データを取り込む画像取込装置８３ｄと、を有する。また、入出力装置８３は、ダイ供給部１のＸＹテーブル（図示せず）やボンディングヘッドテーブルのＺＹ駆動軸等の駆動部８６を制御するモータ制御装置８３ｅと、種々のセンサ信号や照明装置などのスイッチ等の信号部８７から信号を取り込み又は制御するＩ／Ｏ信号制御装置８３ｆとを有する。光学系８８には、ウェハ認識カメラ２４、ステージ認識カメラ３２、基板認識カメラ４４が含まれる。制御・演算装置８１はバスライン８４を介して必要なデータを取込み、演算し、ピックアップヘッド２１等の制御や、モニタ８３ａ等に情報を送る。   The control system will be described with reference to FIG. FIG. 5 is a block diagram showing a schematic configuration of a control system of the die bonder of FIG. The control system 80 includes a control unit 8, a drive unit 86, a signal unit 87, and an optical system 88. The control unit 8 broadly includes a control / arithmetic apparatus 81 mainly composed of a CPU (Central Processor Unit), a storage device 82, an input / output device 83, a bus line 84, and a power supply unit 85. The storage device 82 includes a main storage device 82a configured by a RAM that stores processing programs and the like, and an auxiliary storage device 82b configured by an HDD that stores control data and image data necessary for control. And have. The input / output device 83 includes a monitor 83a for displaying device status and information, a touch panel 83b for inputting operator instructions, a mouse 83c for operating the monitor, and an image capturing device 83d for capturing image data from the optical system 88. And having. The input / output device 83 includes a motor control device 83e that controls a drive unit 86 such as an XY table (not shown) of the die supply unit 1 and a ZY drive shaft of the bonding head table, and various sensor signals and illumination devices. And an I / O signal control device 83f that takes in or controls a signal from a signal unit 87 such as a switch. The optical system 88 includes a wafer recognition camera 24, a stage recognition camera 32, and a substrate recognition camera 44. The control / arithmetic unit 81 takes in necessary data via the bus line 84, calculates the data, and sends information to the control of the pickup head 21 and the like, the monitor 83a and the like.

制御部８は画像取込装置８３ｄを介してウェハ認識カメラ２４および基板認識カメラ４４で撮像した画像データを記憶装置８２に保存する。保存した画像データに基づいてプログラムしたソフトウェアにより、制御・演算装置８１を用いてダイＤおよび基板Ｐの位置決めを行う。制御・演算装置８１が算出したダイＤおよび基板Ｐの位置に基づいてソフトウェアによりモータ制御装置８３ｅを介して駆動部８６を動かす。このプロセスによりウェハ上のダイの位置決めを行い、ピックアップ部２およびボンディング部４の駆動部で動作させダイＤを基板Ｐ上にボンディングする。使用するウェハ認識カメラ２４および基板認識カメラ４４はグレースケール、カラー等であり、光強度を数値化する。   The controller 8 stores image data captured by the wafer recognition camera 24 and the substrate recognition camera 44 in the storage device 82 via the image capturing device 83d. Positioning of the die D and the substrate P is performed using the control / arithmetic unit 81 by software programmed based on the stored image data. Based on the position of the die D and the substrate P calculated by the control / calculation device 81, the drive unit 86 is moved by software via the motor control device 83e. The die is positioned on the wafer by this process, and the die D is bonded onto the substrate P by operating the pickup unit 2 and the driving unit of the bonding unit 4. The wafer recognition camera 24 and the substrate recognition camera 44 to be used are gray scale, color, etc., and digitize the light intensity.

次に、ウェハ認識カメラについて図６を用いて説明する。図６はウェハ供給部の光学系を説明するための図であり、ウェハ認識カメラおよびピックアップ対象のダイに画像撮影用の光を照射する照明部の配置を示している。ステージ認識カメラ３２および基板認識カメラ４４はウェハ認識カメラ２４と同様である。
ウェハ認識カメラ２４の撮像部ＩＤは鏡筒ＢＴの一端と接続され、鏡筒ＢＴの他端には対物レンズ（図示は省略）が取り付けられ、この対物レンズを通してダイＤの主面の画像を撮影する構成となっている。
撮像部ＩＤとダイＤとを結ぶ線上の鏡筒ＢＴとダイＤとの間には、面発光照明（光源）ＳＬ、ハーフミラー（半透過鏡）ＨＭを内部に備えた照明部ＬＤが配置されている。面発光照明ＳＬからの照射光は、ハーフミラーＨＭによって撮像部ＩＤと同じ光軸で反射され、ダイＤに照射される。撮像部ＩＤと同じ光軸でダイＤに照射されたその散乱光は、ダイＤで反射し、そのうちの正反射光がハーフミラーＨＭを透過して撮像部ＩＤに達し、ダイＤの映像を形成する。すなわち、照明部ＬＤは同軸落射照明（同軸照明）の機能を有する。 Next, the wafer recognition camera will be described with reference to FIG. FIG. 6 is a diagram for explaining the optical system of the wafer supply unit, and shows the arrangement of the illumination unit that irradiates the wafer recognition camera and the pickup target die with light for image capturing. The stage recognition camera 32 and the substrate recognition camera 44 are the same as the wafer recognition camera 24.
The imaging unit ID of the wafer recognition camera 24 is connected to one end of the lens barrel BT, and an objective lens (not shown) is attached to the other end of the lens barrel BT, and an image of the main surface of the die D is taken through this objective lens. It is the composition to do.
Between the lens barrel BT and the die D on the line connecting the imaging unit ID and the die D, an illumination unit LD including a surface emitting illumination (light source) SL and a half mirror (semi-transmissive mirror) HM is disposed. ing. The irradiation light from the surface emitting illumination SL is reflected by the half mirror HM on the same optical axis as that of the imaging unit ID and is applied to the die D. The scattered light irradiated to the die D with the same optical axis as the image pickup unit ID is reflected by the die D, and the regular reflection light of the light passes through the half mirror HM and reaches the image pickup unit ID to form an image of the die D. To do. That is, the illumination unit LD has a function of coaxial epi-illumination (coaxial illumination).

照明システムは同軸照明に限定されるものではなく、ドーム照明、斜光リング照明、斜光バー照明、透過照明等であってもよい。被写体によりこれらの照明の複数種による組み合わせでシステムを構築してもよい。光源色は単色以外に白等がある。光源は出力調節を線形変化にて行えるもの、例えばＬＥＤのパルス調光デューティーにて光量調節するものを用いる。   The illumination system is not limited to coaxial illumination, and may be dome illumination, oblique ring illumination, oblique bar illumination, transmitted illumination, or the like. A system may be constructed by combining a plurality of types of these illuminations depending on the subject. There are white light sources in addition to a single color. As the light source, one that can adjust the output by linear change, for example, one that adjusts the amount of light by the pulse dimming duty of the LED is used.

図７は実施例に係る半導体製造装置におけるダイボンディング工程を説明するフローチャートである。図８は表面検査で問題ありの場合の処理を説明するフローチャートである。
実施例のダイボンディング工程では、まず、制御部８は、ウェハ１１を保持しているウェハリング１４をウェハカセットから取り出してウェハ保持台１２に載置し、ウェハ保持台１２をダイＤのピックアップが行われる基準位置まで搬送する（ウェハローディング（工程Ｐ１））。次いで、制御部８は、ウェハ認識カメラ２４によって取得した画像から、ウェハ１１の配置位置がその基準位置と正確に一致するように微調整を行う。 FIG. 7 is a flowchart for explaining a die bonding process in the semiconductor manufacturing apparatus according to the embodiment. FIG. 8 is a flowchart for explaining processing when there is a problem in the surface inspection.
In the die bonding process of the embodiment, first, the control unit 8 takes out the wafer ring 14 holding the wafer 11 from the wafer cassette and places it on the wafer holding table 12, and the wafer holding table 12 is picked up by the die D. The wafer is transported to a reference position to be performed (wafer loading (process P1)). Next, the control unit 8 performs fine adjustment from the image acquired by the wafer recognition camera 24 so that the arrangement position of the wafer 11 exactly matches the reference position.

次に、制御部８は、ウェハ１１が載置されたウェハ保持台１２を所定ピッチでピッチ移動させ、水平に保持することによって、最初にピックアップされるダイＤをピックアップ位置に配置する（ダイ搬送（工程Ｐ２））。ウェハ１１は、予めプローバ等の検査装置により、ダイ毎に検査され、ダイ毎に良、不良を示すマップデータが生成され、制御部８の記憶装置８２に記憶される。ピックアップ対象となるダイＤが良品であるか、不良品であるかの判定はマップデータにより行われる。制御部８は、ダイＤが不良品である場合は、ウェハ１１が載置されたウェハ保持台１２を所定ピッチでピッチ移動させ、次にピックアップされるダイＤをピックアップ位置に配置し、不良品のダイＤをスキップする。   Next, the control unit 8 moves the wafer holding table 12 on which the wafer 11 is placed at a predetermined pitch and holds it horizontally to place the die D to be picked up first at the pickup position (die transfer). (Process P2)). The wafer 11 is inspected in advance for each die by an inspection device such as a prober, and map data indicating good or defective is generated for each die and stored in the storage device 82 of the control unit 8. Whether the die D to be picked up is a non-defective product or a defective product is determined based on the map data. When the die D is defective, the control unit 8 moves the wafer holding table 12 on which the wafer 11 is placed at a predetermined pitch, and arranges the die D to be picked up next at the pickup position. Die D is skipped.

制御部８は、ウェハ認識カメラ２４によってピックアップ対象のダイＤの主面（上面）を撮影し、取得した画像からピックアップ対象のダイＤの上記ピックアップ位置からの位置ずれ量を算出する。制御部８は、この位置ずれ量を基にウェハ１１が載置されたウェハ保持台１２を移動させ、ピックアップ対象のダイＤをピックアップ位置に正確に配置する（ダイ位置決め（工程Ｐ３））。   The control unit 8 images the main surface (upper surface) of the die D to be picked up by the wafer recognition camera 24, and calculates the amount of positional deviation from the pickup position of the die D to be picked up from the acquired image. The control unit 8 moves the wafer holding table 12 on which the wafer 11 is placed based on the positional deviation amount, and accurately places the die D to be picked up at the pick-up position (die positioning (process P3)).

次いで、制御部８は、ウェハ認識カメラ２４によって取得した画像から、ダイＤの表面検査を行う（工程Ｐ４）。ダイの表面検査（外観検査）の詳細については後述する。ここで、制御部８は、表面検査で問題があるかどうかを判定し（工程Ｐ４１）、ダイＤの表面に問題なしと判定した場合には次工程（後述する工程Ｐ９）へ進むが、問題ありと判定した場合には、全てのダイについて３つのオプションのいずれかの処理を行う（工程Ｐ４２）。   Next, the controller 8 performs a surface inspection of the die D from the image acquired by the wafer recognition camera 24 (process P4). Details of the die surface inspection (appearance inspection) will be described later. Here, the control unit 8 determines whether or not there is a problem in the surface inspection (process P41). If it is determined that there is no problem on the surface of the die D, the control unit 8 proceeds to the next process (process P9 described later). If it is determined that there is, one of the three options is processed for all the dies (process P42).

ケース１では表面画像を目視で確認し（工程Ｐ４３）、問題がある場合はスキップ処理し（工程Ｐ４５）、問題がない場合は次工程の処理を行う。スキップ処理は、ダイＤの工程Ｐ９以降をスキップし、ウェハ１１が載置されたウェハ保持台１２を所定ピッチでピッチ移動させ、次にピックアップされるダイＤをピックアップ位置に配置する。   In Case 1, the surface image is visually confirmed (process P43). If there is a problem, skip processing is performed (process P45). If there is no problem, the next process is performed. In the skip processing, the process after P9 of the die D is skipped, the wafer holding table 12 on which the wafer 11 is placed is moved by a predetermined pitch, and the die D to be picked up next is arranged at the pickup position.

ケース２では、エアー噴出しなどを行うクリーニング装置により、ダイＤのクリーニング処理（工程Ｐ４６）を行った後、ケース１の処理を行う。   In case 2, the cleaning of the air is performed on the die D (process P <b> 46) and then the process of case 1 is performed.

ケース３ではエアー噴出しなどを行うクリーニング装置により、ダイＤのクリーニング処理（工程Ｐ４７）を行った後、再度表面検査を行う（工程Ｐ４８）。表面検査で問題があるかどうかを判定し（工程Ｐ４９）、ダイＤの表面に問題なしと判定した場合には次工程（工程Ｐ９）へ進むが、問題ありと判定した場合には、全てのダイについてケース１または２のいずれかの処理を行う（工程Ｐ４Ａ）。   In case 3, after cleaning the die D (step P47) by a cleaning device that performs air ejection or the like, surface inspection is performed again (step P48). It is determined whether or not there is a problem in the surface inspection (process P49). If it is determined that there is no problem on the surface of the die D, the process proceeds to the next process (process P9). The processing of either case 1 or 2 is performed on the die (process P4A).

制御部８は、基板供給部６で基板Ｐを基板搬送パレット５１に載置する（基板ローディング（工程Ｐ５））。制御部８は、基板Ｐが載置された基板搬送パレット５１をボンディング位置まで移動させる（基板搬送（工程Ｐ６））。   The control unit 8 places the substrate P on the substrate transport pallet 51 by the substrate supply unit 6 (substrate loading (process P5)). The control unit 8 moves the substrate transport pallet 51 on which the substrate P is placed to the bonding position (substrate transport (process P6)).

基板認識カメラ４４にて基板を撮像して位置決めを行う（基板位置決め（工程Ｐ７））。   The substrate is imaged and positioned by the substrate recognition camera 44 (substrate positioning (process P7)).

次いで、制御部８は、基板認識カメラ４４によって取得した画像から、基板Ｐの表面検査を行う（工程Ｐ８）。基板表面検査の詳細については後述する。ここで、制御部８は、表面検査で問題があるかどうかを判定し（工程Ｐ４１）、基板Ｐの表面に問題なしと判定した場合には次工程（後述する工程Ｐ９）へ進むが、問題ありと判定した場合には、全ての基板について３つのオプションのいずれかの処理を行う（工程Ｐ４２）。   Next, the controller 8 performs a surface inspection of the substrate P from the image acquired by the substrate recognition camera 44 (process P8). Details of the substrate surface inspection will be described later. Here, the control unit 8 determines whether or not there is a problem in the surface inspection (process P41). If it is determined that there is no problem on the surface of the substrate P, the control unit 8 proceeds to the next process (process P9 described later). If it is determined that there is, one of the three options is performed for all the substrates (process P42).

ケース１（Case 1）では表面画像を目視で確認し（工程Ｐ４３）、問題がある場合はスキップ処理し（工程Ｐ４５）、問題がない場合は次工程の処理を行う。スキップ処理は、基板Ｐの該当タブへの工程ＰＡ以降をスキップし、基板着工情報に不良登録を行う。   In Case 1 (Case 1), the surface image is visually confirmed (process P43). If there is a problem, skip processing is performed (process P45). If there is no problem, the next process is performed. In the skip process, the process PA and subsequent steps for the corresponding tab of the substrate P are skipped, and defect registration is performed in the substrate start information.

ケース２（Case 2）では、エアー噴出しなどを行うクリーニング装置により、基板Ｐのクリーニング処理（工程Ｐ４６）を行った後、ケース１の処理を行う。   In Case 2 (Case 2), the cleaning of the substrate P is performed (step P46) by a cleaning device that performs air ejection or the like, and then the processing of Case 1 is performed.

ケース３（Case 3）ではエアー噴出しなどを行うクリーニング装置により、基板Ｐのクリーニング処理（工程Ｐ４７）を行った後、再度表面検査を行う（工程Ｐ４８）。表面検査で問題があるかどうかを判定し（工程Ｐ４９）、基板Ｐの表面に問題なしと判定した場合には次工程（工程Ｐ９）へ進むが、問題ありと判定した場合には、全ての基板についてケース１または２のいずれかの処理を行う（工程Ｐ４Ａ）。   In case 3 (Case 3), the substrate P is subjected to a cleaning process (process P47) by a cleaning device that performs air ejection or the like, and then a surface inspection is performed again (process P48). It is determined whether or not there is a problem in the surface inspection (process P49). If it is determined that there is no problem on the surface of the substrate P, the process proceeds to the next process (process P9). The substrate is processed in either case 1 or 2 (process P4A).

制御部８は、ピックアップ対象のダイＤを正確にピックアップ位置に配置した後、コレット２２を含むピックアップヘッド２１によってダイＤをダイシングテープ１６からピックアップし、中間ステージ３１に載置する（ダイハンドリング（工程Ｐ９））。制御部８は、中間ステージ３１に載置したダイの姿勢ずれ（回転ずれ）の検出をステージ認識カメラ３２にて撮像して行う。制御部８は、姿勢ずれがある場合は中間ステージ３１に設けられた旋回駆動装置（不図示）によって実装位置を有する実装面に平行な面で中間ステージ３１を旋回させて姿勢ずれを補正する。   The controller 8 accurately places the die D to be picked up at the pick-up position, then picks up the die D from the dicing tape 16 by the pick-up head 21 including the collet 22 and places it on the intermediate stage 31 (die handling (process P9)). The control unit 8 detects the posture deviation (rotational deviation) of the die placed on the intermediate stage 31 by imaging with the stage recognition camera 32. When there is a posture deviation, the control unit 8 rotates the intermediate stage 31 on a plane parallel to the mounting surface having the mounting position by a turning drive device (not shown) provided in the intermediate stage 31 to correct the posture deviation.

制御部８は、コレット４２を含むボンディングヘッド４１によって中間ステージ３１からダイＤをピックアップし、基板Ｐまたは既に基板Ｐにボンディングされているダイにダイボンディングする（ダイアタッチ（（工程ＰＡ））。   The control unit 8 picks up the die D from the intermediate stage 31 by the bonding head 41 including the collet 42, and performs die bonding to the substrate P or a die that has already been bonded to the substrate P (die attachment ((process PA)).

制御部８は、ダイＤをボンディングした後、そのボンディング位置が正確になされているかを検査する（ダイと基板の相対位置検査（工程ＰＢ））。このとき、後述するダイの位置合わせと同様にダイの中心と、タブの中心を求め、相対位置が正しいかを検査する。   After bonding the die D, the control unit 8 inspects whether the bonding position is accurately performed (inspection of relative position between the die and the substrate (process PB)). At this time, the center of the die and the center of the tab are obtained in the same manner as the die alignment described later, and it is inspected whether the relative position is correct.

次いで、制御部８は、基板認識カメラ４４によって取得した画像から、ダイＤおよび基板Ｐの表面検査を行う（工程ＰＣ）。ダイＤおよび基板Ｐの表面検査の詳細については後述する。ここで、制御部８は、表面検査で問題があるかどうかを判定し（工程Ｐ４１）、ダイＤがボンディングされた基板Ｐの表面に問題なしと判定した場合には次工程（後述する工程Ｐ９）へ進むが、問題ありと判定した場合には、全ての基板について３つのオプションのいずれかの処理を行う（工程Ｐ４２）。   Next, the control unit 8 performs surface inspection of the die D and the substrate P from the image acquired by the substrate recognition camera 44 (process PC). Details of the surface inspection of the die D and the substrate P will be described later. Here, the control unit 8 determines whether or not there is a problem in the surface inspection (process P41), and when it is determined that there is no problem on the surface of the substrate P to which the die D is bonded, the next process (process P9 described later). However, if it is determined that there is a problem, any one of the three options is performed for all the substrates (process P42).

ケース１では表面画像を目視で確認し（工程Ｐ４３）、問題がある場合はスキップ処理し（工程Ｐ４５）、問題がない場合は次工程の処理を行う。スキップ処理では、基板着工情報に不良登録を行う。   In Case 1, the surface image is visually confirmed (process P43). If there is a problem, skip processing is performed (process P45). If there is no problem, the next process is performed. In the skip processing, defect registration is performed in the substrate start information.

ケース２では、エアー噴出しなどを行うクリーニング装置により、基板Ｐのクリーニング処理（工程Ｐ４６）を行った後、ケース１の処理を行う。   In case 2, the cleaning process (step P46) of the substrate P is performed by a cleaning device that performs air ejection and the processing of case 1 is performed.

ケース３ではエアー噴出しなどを行うクリーニング装置により、基板Ｐのクリーニング処理（工程Ｐ４７）を行った後、再度表面検査を行う（工程Ｐ４８）。表面検査で問題があるかどうかを判定し（工程Ｐ４９）、基板Ｐの表面に問題なしと判定した場合には次工程（工程Ｐ９）へ進むが、問題ありと判定した場合には、全てのダイについてケース１または２のいずれかの処理を行う（工程Ｐ４Ａ）。   In case 3, the substrate P is cleaned (step P47) by a cleaning device that blows out air and the like, and then the surface inspection is performed again (step P48). It is determined whether or not there is a problem in the surface inspection (process P49). If it is determined that there is no problem on the surface of the substrate P, the process proceeds to the next process (process P9). The processing of either case 1 or 2 is performed on the die (process P4A).

なお、積層ボンディング製品の場合は各層においてケース１〜３のいずれかを実施する。   In the case of a laminated bonding product, one of cases 1 to 3 is performed in each layer.

以後、同様の手順に従ってダイＤが１個ずつ基板Ｐにボンディングする。１つの基板のボンディングが完了すると、基板搬送パレット５１を基板搬出部７まで移動して（基板搬送（工程ＰＤ））、基板搬出部７に基板Ｐを渡す（基板アンローディング（工程ＰＥ））。   Thereafter, the dies D are bonded to the substrate P one by one according to the same procedure. When bonding of one substrate is completed, the substrate transport pallet 51 is moved to the substrate unloading section 7 (substrate transport (process PD)), and the substrate P is transferred to the substrate unloading section 7 (substrate unloading (process PE)).

以後、同様の手順に従ってダイＤが１個ずつダイシングテープ１６から剥がされる（工程Ｐ９）。不良品を除くすべてのダイＤのピックアップが完了すると、それらダイＤをウェハ１１の外形で保持していたダイシングテープ１６およびウェハリング１４等をウェハカセットへアンローディングする（工程ＰＦ）。   Thereafter, the dies D are peeled off from the dicing tape 16 one by one according to the same procedure (step P9). When the pick-up of all the dies D excluding defective products is completed, the dicing tape 16 and the wafer ring 14 holding the dies D with the outer shape of the wafer 11 are unloaded to the wafer cassette (step PF).

なお、工程Ｐ４、Ｐ８、ＰＣのすべてを行わず、少なくとも一つを行うようにしてもよい。ダイボンディング直前で、ダイおよび／または基板の表面を検査することにより、製品不良発生率を低減することができる。ダイボンディング直後で、ダイおよび基板の表面を検査することにより、製品不良発生率を低減することができる。ダイボンディング直前でダイおよび基板の表面を検査し、ダイボンディング直後でダイおよび基板の表面を検査することにより、クラック等の不良の発生した工程が、ダイボンディング工程であるかどうかの区別をつけることができる。   Note that at least one of the processes P4, P8, and PC may be performed without performing all of the processes. By inspecting the surface of the die and / or substrate immediately before die bonding, the product defect occurrence rate can be reduced. By inspecting the surface of the die and the substrate immediately after the die bonding, the product defect occurrence rate can be reduced. By inspecting the surface of the die and the substrate immediately before the die bonding and inspecting the surface of the die and the substrate immediately after the die bonding, it is possible to distinguish whether the process in which a defect such as a crack occurs is a die bonding process. Can do.

ダイ位置決めの方法について図９〜１３を用いて説明する。図９は倣い動作を説明するためのフローチャートである。図１０はユニークな部分（選択領域）の例を示す図である。図１１は連続着工動作を説明するためのフローチャートである。図１２は登録画像および類似画像の例を示す図である。図１３はパターンの位置関係からダイの中心を求める例を示す図であり、図１３（Ａ）は登録画像であり、図１３（Ｂ）は位置合わせを行うダイの画像である。   The die positioning method will be described with reference to FIGS. FIG. 9 is a flowchart for explaining the copying operation. FIG. 10 is a diagram illustrating an example of a unique portion (selected region). FIG. 11 is a flowchart for explaining the continuous construction operation. FIG. 12 is a diagram showing examples of registered images and similar images. FIG. 13 is a diagram illustrating an example of obtaining the center of the die from the positional relationship of the patterns. FIG. 13A is a registered image, and FIG. 13B is an image of a die for alignment.

ダイ位置決めアルゴリズムは、主にテンプレートマッチングを用い、一般に知られている正規化相関式での演算とする。その結果を一致率とする。テンプレートマッチングはリファレンス学習の倣い動作と連続着工用動作がある。   The die positioning algorithm mainly uses template matching, and uses a generally known normalized correlation equation. The result is taken as the coincidence rate. Template matching includes a reference learning copying operation and a continuous construction operation.

まず、倣い動作について説明する。制御部８はリファレンスサンプルをピックアップ位置に搬送する（ステップＳ１）。制御部８はウェハ認識カメラ２４でリファレンスサンプルの画像ＰＣｒを取得する（ステップＳ２）。ダイボンダの操作者がヒューマンインタフェース（タッチパネル８３ｂやマウス８３ｃ）により画像内から、図１０に示すようなユニークな部分ＵＡを選択する（ステップＳ３）。制御部８は選択されたユニークな部分（選択領域）ＵＡとリファレンスサンプルとの位置関係（座標）を記憶装置８２に保存する（ステップＳ４）。制御部８は選択領域の画像（テンプレート画像）ＰＴを記憶装置８２に保存する（ステップＳ５）。基準となるワーク画像（登録画像）とその座標を記憶装置８２に保存する。   First, the copying operation will be described. The controller 8 transports the reference sample to the pickup position (Step S1). The control unit 8 acquires the image PCr of the reference sample with the wafer recognition camera 24 (Step S2). The operator of the die bonder selects a unique portion UA as shown in FIG. 10 from the image by the human interface (touch panel 83b or mouse 83c) (step S3). The control unit 8 stores the positional relationship (coordinates) between the selected unique portion (selected region) UA and the reference sample in the storage device 82 (step S4). The controller 8 stores the image (template image) PT of the selected area in the storage device 82 (step S5). A reference work image (registered image) and its coordinates are stored in the storage device 82.

登録画像を複数用意することで、図１３に示すように、検出した登録画像に一致する各位置との相対関係からダイの中心を算出し位置決めを行う。基板位置決めも基板のユニークな部分を用いてダイが搭載されるタブの中心位置を算出して行う。   By preparing a plurality of registered images, as shown in FIG. 13, the center of the die is calculated from the relative relationship with each position that matches the detected registered image, and positioning is performed. Substrate positioning is also performed by calculating the center position of the tab on which the die is mounted using a unique portion of the substrate.

次に、連続動作について説明する。制御部８は連続着工用に部材（製品用ウェハ）をピックアップ位置に搬送する（ステップＳ１１）。制御部８はウェハ認識カメラ２４で製品用ダイの画像ＰＣｎを取得する（ステップＳ１２）。図１０に示すように、制御部８は倣い動作で保存していたテンプレート画像ＰＴと製品用ダイの取得画像ＰＣｎとを比較し、最も類似した部分の画像ＰＴｎの座標を算出する（ステップＳ１３）。その座標とリファレンスサンプルで測定した座標とを比較し、製品用ダイの位置（画像ＰＴｎとテンプレート画像ＰＴとのオフセット）を算出する（ステップＳ１４）。
ダイ外観検査認識（クラックや異物、傷、ボイド等の異常検出）について図１４を用いて説明する。図１４は異常検出の手法を説明する図であり、図１４（Ａ）は２値化法を、図１４（Ｂ）は画像差分法を説明する図である。 Next, the continuous operation will be described. The control unit 8 conveys the member (product wafer) to the pickup position for continuous construction (step S11). The controller 8 acquires the product die image PCn with the wafer recognition camera 24 (step S12). As shown in FIG. 10, the control unit 8 compares the template image PT stored in the copying operation with the acquired image PCn of the product die, and calculates the coordinates of the image PTn of the most similar portion (step S13). . The coordinates and the coordinates measured with the reference sample are compared, and the position of the product die (the offset between the image PTn and the template image PT) is calculated (step S14).
Die appearance inspection recognition (detection of abnormalities such as cracks, foreign matter, scratches, and voids) will be described with reference to FIG. 14A and 14B are diagrams for explaining an abnormality detection method. FIG. 14A is a diagram for explaining a binarization method, and FIG. 14B is a diagram for explaining an image difference method.

ダイ表面上の異常検出は２値化や画像差分法などの手法を用いる。２値化法では、異物ＦＯおよびクラックＣＲがあるダイの画像ＰＣａの２値化を行った画像ＰＣ２を生成し、異常部分（異物ＦＯおよびクラックＣＲ）を検出する。画像差分法では、異物ＦＯおよびクラックＣＲがあるダイの画像ＰＣａと良品のダイの画像ＰＣｎとの差分をとった画像ＰＣａ−ｎを生成し、異物およびクラックを検出する。   Anomaly detection on the die surface uses a technique such as binarization or an image difference method. In the binarization method, an image PC2 obtained by binarizing the die image PCa having the foreign matter FO and the crack CR is generated, and an abnormal portion (foreign matter FO and crack CR) is detected. In the image difference method, an image PCa-n obtained by taking a difference between a die image PCa having a foreign matter FO and a crack CR and a non-defective die image PCn is generated, and foreign matter and cracks are detected.

上記の手法の課題について図１５、１６を用いて説明する。図１５は異常部分が大きいカメラ画像の濃淡値を座標方向に１次元に示す図である。図１６は異常部分が小さいカメラ画像の濃淡値を座標方向に１次元に示す図である。   The subject of said method is demonstrated using FIG. FIG. 15 is a diagram showing the gray value of a camera image having a large abnormal portion in a one-dimensional manner in the coordinate direction. FIG. 16 is a diagram showing the gray value of a camera image having a small abnormal portion in a one-dimensional manner in the coordinate direction.

２値化処理にしても、差分処理にしても、良品のときにそうあるべき画像に対して、濃淡の変化を検出することで異物または傷の有無を判断する。図１５に示すように異常部分の濃淡値が正常に対して大きく異なるときは、検出しやすい。しかし、図１６に示すように、異常部分の実際の面積が小さい場合や、異常部のそもそもの明度が正常部に近い場合は、その変化は小さくなる。明度変化が小さい（明度オフセットの少ない）画像の検査は、画像そのものが持つノイズによって判別が難しくなる。例えば異物の濃淡変化が小さければ、画像のランダムノイズに飲まれて、判断が難しくなってしまう。   Whether it is a binarization process or a difference process, the presence or absence of a foreign object or a flaw is determined by detecting a change in shading of an image that should be a good product. As shown in FIG. 15, it is easy to detect when the shade value of the abnormal part is greatly different from the normal value. However, as shown in FIG. 16, the change is small when the actual area of the abnormal part is small or when the lightness of the abnormal part is close to the normal part. Inspection of an image with a small change in lightness (with a small lightness offset) is difficult to distinguish due to noise of the image itself. For example, if the change in density of the foreign matter is small, it will be drunk by random noise in the image, making it difficult to judge.

実施例に係る異常部分の検出について図１７、１８を用いて説明する。図１７は実施例に係る表面検査を示すフローチャートである。図１８は異常部分の検出を説明する図であり、図１８（Ａ）は比較例、図１８（Ｂ）は実施例を示す図である。   The detection of the abnormal part according to the embodiment will be described with reference to FIGS. FIG. 17 is a flowchart showing the surface inspection according to the embodiment. 18A and 18B are diagrams for explaining the detection of an abnormal part. FIG. 18A shows a comparative example, and FIG. 18B shows an example.

ダイまたは基板（被写体）の傷や異物を検査する際に、被写体に対して複数枚の撮像を行う（ステップＳ２１）。複数枚の撮像した画像の各画素の濃淡値を平均化し、平均化画像を生成する（ステップＳ２２）。平均化画像を閾値で２値化した２値化画像を生成する（ステップＳ２３）。２値化画像のブロブラベリングによる異物の有無を判定する（ステップＳ２３）。   When inspecting a scratch or a foreign object on the die or the substrate (subject), a plurality of images are taken on the subject (step S21). The gray value of each pixel of a plurality of captured images is averaged to generate an averaged image (step S22). A binarized image obtained by binarizing the averaged image with a threshold value is generated (step S23). The presence / absence of a foreign substance by the blob labeling of the binarized image is determined (step S23).

被写体に対して１回の撮像（比較例）では、図１８（Ａ）に示すように、異物による濃淡変化が大きい場合は、検出可能であるが、異物による濃淡変化が小さい場合は、画像のランダムノイズに飲み込まれて判別が難しい。   In one imaging (comparative example) with respect to the subject, as shown in FIG. 18A, detection is possible when the change in shading due to the foreign matter is large, but when the change in shading due to the foreign matter is small, It is difficult to distinguish because it is swallowed by random noise.

実施例の平均化画像はランダムノイズを真値（被写体の濃淡の平均値）に近づける（ノイズを抑える）ことができる。ノイズの抑えられた平均化画像は１枚で処理する画像（比較例）よりランダムノイズが小さくなるため、濃淡変化の小さい異常（傷、異物）を判断することができる。図１８（Ｂ）に示すようにランダムノイズが抑えられると、判定閾値もより画像の平均値に近づけることができるため、結果として感度限界を改善することができる。   In the averaged image of the embodiment, random noise can be brought close to a true value (average value of the density of the subject) (noise can be suppressed). An averaged image with reduced noise has a smaller random noise than an image processed in a single sheet (comparative example), and therefore it is possible to determine an abnormality (scratch, foreign matter) with a small change in shading. When random noise is suppressed as shown in FIG. 18B, the determination threshold can be made closer to the average value of the image, and as a result, the sensitivity limit can be improved.

実施例によれば、傷、異物、ボイド、クラックなどのカメラで撮像可能な被写体（ダイおよび基板）の表面の異常を検出する感度限界を改善することができる。   According to the embodiment, it is possible to improve the sensitivity limit for detecting abnormalities on the surface of a subject (die and substrate) that can be imaged by a camera, such as a scratch, a foreign object, a void, and a crack.

複数回に分けて画像を取り込むことにより、陽炎や振動による濃淡や座標の変化も平均化するため、より検出する感度限界を改善することができる。   By capturing the image in multiple times, the density and the change in coordinates due to the heat and vibration are averaged, so that the sensitivity limit to be detected can be improved.

ランダムノイズの主な発生要因は光子ノイズ（フォトンノイズ）やＡ／Ｄ変換時のアンプによって、文字通りランダムに発生するノイズである。ランダムに発生するノイズは、その測定回数を増やし、平均化することで、値のふらつきを押さえ、本来測定したい値に近づけることができる。これにより、傷や異物などで発生した僅かな画像の変化を見分けやすくすることができる。   The main cause of random noise is photon noise (photon noise) or noise that is literally generated randomly by an amplifier during A / D conversion. By increasing the number of measurements and averaging the randomly generated noise, it is possible to suppress fluctuations in the value and bring it closer to the value that is originally desired to be measured. Thereby, it is possible to easily distinguish a slight image change caused by a scratch or a foreign object.

フォトンノイズは取り込み総光子数が多ければ、相対的なノイズ比は小さくなる。よって、露光時間を延ばすことも可能になる。しかし、ＣＣＤやＣＭＯＳセンサに代表されるデジタルカメラでの撮像で、露光時間を延ばすことは以下の問題を発生させる。
（ａ）暗電流ノイズ（固定パターンノイズ）の増大化を招き、かえって区別がつかなくなる。
（ｂ）外乱光の影響を受けてしまい、撮像環境への外乱光の影響を除去する必要がある。
実施例はこれらの問題を抑制することもできる。 If the total number of photons captured is large, the relative noise ratio becomes small. Therefore, it is possible to extend the exposure time. However, extending the exposure time in imaging with a digital camera represented by a CCD or CMOS sensor causes the following problems.
(A) Dark current noise (fixed pattern noise) is increased, making it indistinguishable.
(B) It is necessary to remove the influence of disturbance light on the imaging environment because of the influence of disturbance light.
The embodiment can also suppress these problems.

ダイボンディング直前で、ダイおよび／または基板を高感度で検査することにより、製品不良発生率をより低減することができる。ダイボンディング直後で、ダイおよび基板を高感度で検査することにより、製品不良発生率をより低減することができる。   By inspecting the die and / or the substrate with high sensitivity immediately before die bonding, the product defect occurrence rate can be further reduced. By inspecting the die and the substrate with high sensitivity immediately after die bonding, the product defect occurrence rate can be further reduced.

ダイボンディング直前直後で、ダイおよび基板を高感度で検査することにより、クラック等の不良の発生した工程が、ダイボンディング工程であるかどうかの区別をつけることができる。   By immediately inspecting the die and the substrate with high sensitivity immediately before die bonding, it is possible to distinguish whether the process in which a defect such as a crack has occurred is a die bonding process.

以上、本発明者によってなされた発明を実施形態および実施例に基づき具体的に説明したが、本発明は、上記実施形態および実施例に限定されるものではなく、種々変更可能であることはいうまでもない。   Although the invention made by the present inventor has been specifically described based on the embodiments and examples, the present invention is not limited to the above-described embodiments and examples, and various modifications can be made. Not too long.

例えば、実施例ではウェハ認識カメラでダイの表面を検査する例を説明したが、ステージ認識カメラでダイの表面を検査するようにしてもよい。
また、実施例では同軸照明は対物レンズ−ダイ間に配置するタイプについて説明したが、レンズ内挿入タイプであってもよい。
また、実施例ではダイ位置決め認識の後にダイ外観検査認識を行っているが、ダイ外観検査認識の後にダイ位置決め認識を行ってもよい。実施例では基板位置決め認識の後に基板外観検査認識を行っているが、基板外観検査認識の後に基板位置決め認識を行ってもよい。
また、実施例ではウェハの裏面にＤＡＦが貼付されているが、ＤＡＦはなくてもよい。この場合は、基板に接着剤を塗布する装置を備える。
また、実施例ではピックアップヘッドおよびボンディングヘッドをそれぞれ１つ備えているが、それぞれ２つ以上であってもよい。また、実施例では中間ステージを備えているが、中間ステージがなくてもよい。この場合、ピックアップヘッドとボンディングヘッドは兼用してもよい。
また、実施例ではダイの表面を上にしてボンディングされるが、ダイをピックアップ後ダイの表裏を反転させて、ダイの裏面を上にしてボンディングしてもよい。この場合、中間ステージは設けなくてもよい。この装置はフリップチップボンダという。 For example, in the embodiment, the example in which the surface of the die is inspected by the wafer recognition camera has been described. However, the surface of the die may be inspected by the stage recognition camera.
In the embodiment, the coaxial illumination is described as being disposed between the objective lens and the die, but it may be an in-lens insertion type.
In the embodiment, the die appearance inspection recognition is performed after the die positioning recognition. However, the die positioning recognition may be performed after the die appearance inspection recognition. In the embodiment, the substrate appearance inspection recognition is performed after the substrate positioning recognition. However, the substrate positioning recognition may be performed after the substrate appearance inspection recognition.
In the embodiment, DAF is affixed to the back surface of the wafer, but DAF is not necessary. In this case, a device for applying an adhesive to the substrate is provided.
In the embodiment, one pickup head and one bonding head are provided, but two or more may be provided. Moreover, although the intermediate stage is provided in the embodiment, the intermediate stage may not be provided. In this case, the pickup head and the bonding head may be combined.
Further, in the embodiment, the bonding is performed with the die surface facing up, but after picking up the die, the front and back surfaces of the die may be reversed and the bonding may be performed with the back surface of the die facing up. In this case, the intermediate stage may not be provided. This device is called a flip chip bonder.

１０・・・ダイボンダ
１・・・ウェハ供給部
Ｄ・・・ダイ
２・・・ピックアップ部
２４・・・ウェハ認識カメラ
ＩＤ・・・撮像部
ＬＤ・・・照明部
３・・・アライメント部
３１・・・中間ステージ
３２・・・ステージ認識カメラ
４・・・ボンディング部
４１・・・ボンディングヘッド
４２・・・コレット
４４・・・基板認識カメラ
５・・・搬送部
ＢＳ・・・ボンディングステージ
Ｐ・・・基板
８・・・制御部 DESCRIPTION OF SYMBOLS 10 ... Die bonder 1 ... Wafer supply part D ... Die 2 ... Pick-up part 24 ... Wafer recognition camera ID ... Imaging part LD ... Illumination part 3 ... Alignment part 31.・ ・ Intermediate stage 32 ・ ・ ・ Stage recognition camera 4 ・ ・ ・ Bonding part 41 ・ ・ ・ Bonding head 42 ・ ・ ・ Collet 44 ・ ・ ・ Substrate recognition camera 5 ・ ・ ・ Conveying part BS ・ ・ ・ Bonding stage P ・ ・・ Board 8 ... Control unit

Claims (16)

ダイまたは基板の位置決め、および外観検査を行うために前記ダイまたは基板を撮像する撮像装置と、
前記撮像装置を制御する制御部と、
を備え、
前記制御部は、前記撮像装置によりダイまたは基板を複数枚撮像し、前記複数枚撮像した画像の各画素の濃淡値を平均化して平均化画像を生成し、前記平均化画像の閾値による２値化画像を生成し、前記２値化画像のブロブラべリングにより異常の有無を判定して表面検査を行うダイボンディング装置。 An imaging device for imaging the die or substrate to perform die or substrate positioning and visual inspection;
A control unit for controlling the imaging device;
With
The control unit images a plurality of dies or substrates by the imaging device, averages the gray value of each pixel of the images captured by the plurality of images, generates an averaged image, and binaries based on a threshold of the averaged image A die bonding apparatus that generates a digitized image and performs surface inspection by determining the presence or absence of abnormality by blobling of the binarized image. 請求項１において、
さらに、前記ダイが貼り付けられたダイシングテープを保持するウェハリングを保持するウェハ供給部を備え、
前記撮像装置は前記ダイシングテープ上のダイを撮像するウェハ認識カメラであるダイボンディング装置。 In claim 1,
And a wafer supply unit for holding a wafer ring for holding a dicing tape to which the die is attached,
The imaging apparatus is a die bonding apparatus that is a wafer recognition camera that images a die on the dicing tape. 請求項２において、
前記制御部は前記ウェハ認識カメラによる前記ダイの位置決めの際に前記ダイの表面検査を行うダイボンディング装置。 In claim 2,
The control unit is a die bonding apparatus that performs surface inspection of the die when the die is positioned by the wafer recognition camera. 請求項１において、
さらに、前記基板または前記ダイを既にボンディングされているダイ上にボンディングするボンディングヘッドを備え、
前記撮像装置は前記基板を撮像する基板認識カメラであるダイボンディング装置。 In claim 1,
And a bonding head for bonding the substrate or the die onto a die that has already been bonded,
The imaging apparatus is a die bonding apparatus that is a substrate recognition camera that images the substrate. 請求項４において、
前記制御部は前記基板認識カメラによる前記基板の位置決めの際に前記基板の表面検査を行うダイボンディング装置。 In claim 4,
The control unit is a die bonding apparatus that performs surface inspection of the substrate when the substrate is positioned by the substrate recognition camera. 請求項４において、
前記撮像装置は前記ダイおよび前記基板を撮像する基板認識カメラであるダイボンディング装置。 In claim 4,
The imaging apparatus is a die bonding apparatus that is a substrate recognition camera that images the die and the substrate. 請求項６において、
前記制御部は前記基板認識カメラによる前記ダイと前記基板の相対位置を検査する際に前記ダイおよび前記基板の表面検査を行うダイボンディング装置。 In claim 6,
The control unit is a die bonding apparatus that performs surface inspection of the die and the substrate when the relative position between the die and the substrate is inspected by the substrate recognition camera. 請求項２乃至７のいずれか１つにおいて、さらに、
前記ダイをピックアップするピックアップヘッドと、
前記ピックアップされたダイが載置される中間ステージと、
前記中間ステージに載置されたダイを前記基板または既に前記基板にボンディングされたダイ上にボンディングするボンディングヘッドと、
を備えるダイボンディング装置。 The method according to any one of claims 2 to 7, further comprising:
A pickup head for picking up the die;
An intermediate stage on which the picked-up die is placed;
A bonding head for bonding a die placed on the intermediate stage onto the substrate or a die already bonded to the substrate;
A die bonding apparatus comprising: 半導体装置の製造方法は、
（ａ）ダイが貼付されたダイシングテープを保持するウェハリングホルダを準備する工程と、
（ｂ）第一撮像装置を用いて前記ダイの位置決めを行う工程と、
（ｃ）前記第一撮像装置を用いて前記ダイの表面検査を行う工程と、
を備え、
前記（ｃ）工程は、
（ｃ１）ダイを複数枚撮像する工程と、
（ｃ２）前記複数枚撮像した画像の各画素の濃淡値を平均化して平均化画像を生成する工程と、
（ｃ３）前記平均化画像の閾値による２値化画像を生成する工程と、
（ｃ４）前記２値化画像のブロブラべリングにより前記ダイの異常の有無を判定して表面検査を行う工程と、
を備える。 The manufacturing method of the semiconductor device is as follows:
(A) preparing a wafer ring holder for holding a dicing tape with a die attached thereto;
(B) positioning the die using the first imaging device;
(C) performing a surface inspection of the die using the first imaging device;
With
The step (c)
(C1) imaging a plurality of dies;
(C2) averaging the gray value of each pixel of the plurality of captured images to generate an averaged image;
(C3) generating a binarized image based on a threshold of the averaged image;
(C4) performing a surface inspection by determining the presence or absence of an abnormality of the die by blobling of the binarized image;
Is provided. 請求項９の半導体装置の製造方法において、さらに、
（ｄ）基板を準備する工程と、
（ｅ）第二撮像装置を用いて前記基板の位置決めを行う工程と、
（ｆ）前記第二撮像装置を用いて前記基板の表面検査を行う工程と、
を備え、
前記（ｆ）工程は、
（ｆ１）基板を複数枚撮像する工程と、
（ｆ２）前記複数枚撮像した画像の各画素の濃淡値を平均化して平均化画像を生成する工程と、
（ｆ３）前記平均化画像の閾値による２値化画像を生成する工程と、
（ｆ４）前記２値化画像のブロブラべリングにより前記基板の異常の有無を判定して表面検査を行う工程と、
を備える。 The method of manufacturing a semiconductor device according to claim 9, further comprising:
(D) preparing a substrate;
(E) a step of positioning the substrate using a second imaging device;
(F) performing a surface inspection of the substrate using the second imaging device;
With
The step (f)
(F1) a step of imaging a plurality of substrates;
(F2) generating an averaged image by averaging the gray value of each pixel of the plurality of captured images;
(F3) generating a binarized image based on a threshold of the averaged image;
(F4) a step of performing surface inspection by determining the presence or absence of abnormality of the substrate by blobling of the binarized image;
Is provided. 請求項１０の半導体装置の製造方法において、さらに、
（ｇ）前記ダイをピックアップする工程と、
（ｈ）前記ピックアップしたダイを前記基板または既にボンディングされたダイの上にボンディングする工程と、
（ｉ）前記第二撮像装置を用いて前記ダイと前記基板との相対位置を検査する工程と、
（ｊ）前記第二撮像装置を用いて前記ダイおよび前記基板の表面検査を行う工程と、
を備え、
前記（ｊ）工程は、
（ｊ１）ダイおよび基板を複数枚撮像する工程と、
（ｊ２）前記複数枚撮像した画像の各画素の濃淡値を平均化して平均化画像を生成する工程と、
（ｊ３）前記平均化画像の閾値による２値化画像を生成する工程と、
（ｊ４）前記２値化画像のブロブラべリングにより前記ダイおよび基板の異常の有無を判定して表面検査を行う工程と、
を備える。 The method of manufacturing a semiconductor device according to claim 10, further comprising:
(G) picking up the die;
(H) bonding the picked-up die onto the substrate or an already bonded die;
(I) inspecting a relative position between the die and the substrate using the second imaging device;
(J) performing a surface inspection of the die and the substrate using the second imaging device;
With
The step (j)
(J1) imaging a plurality of dies and substrates;
(J2) generating an averaged image by averaging the gray value of each pixel of the plurality of captured images;
(J3) generating a binarized image based on a threshold of the averaged image;
(J4) A step of performing surface inspection by determining the presence or absence of abnormality of the die and the substrate by blobling of the binarized image;
Is provided. 請求項１１の半導体装置の製造方法において、さらに、
（ｋ）前記ピックアップされたダイを中間ステージに載置する工程と、
を備える。 12. The method of manufacturing a semiconductor device according to claim 11, further comprising:
(K) placing the picked-up die on an intermediate stage;
Is provided. ダイが貼り付けられたダイシングテープを保持するウェハ供給部と、
前記ダイシングテープ上のダイを撮像するウェハ認識カメラと、
基板を撮像する基板認識カメラと、
前記ウェハ認識カメラおよび基板認識カメラを制御する制御部と、
前記ダイを前記基板にボンディングするボンディングヘッドと、
を備え、
前記制御部は、
前記ウェハ認識カメラにより前記ダイを撮像し前記ダイの位置決めを行い、
前記ウェハ認識カメラにより前記ダイを撮像し前記ダイの異常の有無を判定して表面検査を行い、
前記基板認識カメラにより前記基板を撮像し前記基板の位置決めを行い、
前記基板認識カメラにより前記基板を撮像し前記基板の異物の有無を判定して表面検査を行い、
前記基板認識カメラにより前記基板にボンディングされたダイと前記基板とを撮像し前記ダイと前記基板との位置関係の検査を行い、
前記基板認識カメラにより前記基板にボンディングされたダイと前記基板とを撮像し前記ダイおよび前記基板の異物の有無を判定して表面検査を行う
ダイボンディング装置。 A wafer supply unit for holding a dicing tape with a die attached thereto;
A wafer recognition camera for imaging a die on the dicing tape;
A substrate recognition camera for imaging the substrate;
A control unit for controlling the wafer recognition camera and the substrate recognition camera;
A bonding head for bonding the die to the substrate;
With
The controller is
Image the die with the wafer recognition camera and position the die,
Imaging the die with the wafer recognition camera and determining the presence or absence of abnormality of the die to perform surface inspection,
The board is imaged by the board recognition camera and the board is positioned,
Imaging the substrate by the substrate recognition camera, determining the presence or absence of foreign matter on the substrate, performing a surface inspection,
Imaging the die bonded to the substrate and the substrate by the substrate recognition camera to inspect the positional relationship between the die and the substrate,
A die bonding apparatus that performs surface inspection by imaging the die bonded to the substrate and the substrate by the substrate recognition camera and determining the presence of foreign matter on the die and the substrate. 請求項１３において、
前記制御部は、
前記ウェハ認識カメラにより前記ダイを複数枚撮像し、前記複数枚撮像した画像の各画素の濃淡値を平均化して平均化画像を生成し、前記平均化画像の閾値による２値化画像を生成し、前記２値化画像のブロブラべリングにより前記ダイの異物の有無を判定して表面検査を行い、
前記基板認識カメラにより前記基板を複数枚撮像し、前記複数枚撮像した画像の各画素の濃淡値を平均化して平均化画像を生成し、前記平均化画像の閾値による２値化画像を生成し、前記２値化画像のブロブラべリングにより前記基板の異物の有無を判定して表面検査を行い、
前記基板認識カメラにより前記基板にボンディングされたダイと前記基板とを複数枚撮像し、前記複数枚撮像した画像の各画素の濃淡値を平均化して平均化画像を生成し、前記平均化画像の閾値による２値化画像を生成し、前記２値化画像のブロブラべリングにより前記ダイおよび前記基板の異物の有無を判定して表面検査を行う
ダイボンディング装置。 In claim 13,
The controller is
The wafer recognition camera captures a plurality of the dies, averages the gray values of each pixel of the captured images, generates an averaged image, and generates a binarized image based on the threshold of the averaged image. The surface inspection is performed by determining the presence or absence of foreign matter on the die by blobling of the binarized image,
A plurality of the substrates are imaged by the substrate recognition camera, an averaged image is generated by averaging the gray values of each pixel of the captured images, and a binarized image based on a threshold of the averaged image is generated. The surface inspection is performed by determining the presence or absence of foreign matter on the substrate by blob labeling of the binarized image,
The substrate recognition camera captures a plurality of dies bonded to the substrate and the substrate, averages the gray value of each pixel of the captured image, generates an averaged image, and A die bonding apparatus that generates a binarized image based on a threshold value and performs surface inspection by determining the presence or absence of foreign matter on the die and the substrate by blobling of the binarized image. 半導体装置の製造方法は、
（ａ）ダイが貼付されたダイシングテープを保持するウェハリングホルダを準備する工程と、
（ｂ）ウェハ認識カメラを用いて前記ダイの位置決めを行う工程と、
（ｃ）前記ウェハ認識カメラを用いて前記ダイの表面検査を行う工程と、
（ｄ）基板を準備する工程と、
（ｅ）基板認識カメラを用いて前記基板の位置決めを行う工程と、
（ｆ）前記基板認識カメラを用いて前記基板の表面検査を行う工程と、
（ｇ）前記ダイをピックアップする工程と、
（ｈ）前記ピックアップしたダイを前記基板または既にボンディングされたダイの上にボンディングする工程と、
（ｉ）前記基板認識カメラを用いて前記ダイと前記基板との相対位置を検査する工程と、
（ｊ）前記基板認識カメラを用いて前記ダイおよび前記基板の表面検査を行う工程と、
を備える。 The manufacturing method of the semiconductor device is as follows:
(A) preparing a wafer ring holder for holding a dicing tape with a die attached thereto;
(B) positioning the die using a wafer recognition camera;
(C) performing a surface inspection of the die using the wafer recognition camera;
(D) preparing a substrate;
(E) positioning the substrate using a substrate recognition camera;
(F) performing a surface inspection of the substrate using the substrate recognition camera;
(G) picking up the die;
(H) bonding the picked-up die onto the substrate or an already bonded die;
(I) inspecting a relative position between the die and the substrate using the substrate recognition camera;
(J) performing a surface inspection of the die and the substrate using the substrate recognition camera;
Is provided. 請求項１５の半導体装置の製造方法において、
前記（ｃ）工程は、
（ｃ１）ダイを複数枚撮像する工程と、
（ｃ２）前記複数枚撮像した画像の各画素の濃淡値を平均化して平均化画像を生成する工程と、
（ｃ３）前記平均化画像の閾値による２値化画像を生成する工程と、
（ｃ４）前記２値化画像のブロブラべリングにより前記ダイの異常の有無を判定して表面検査を行う工程と、
を備え、
前記（ｆ）工程は、
（ｆ１）基板を複数枚撮像する工程と、
（ｆ２）前記複数枚撮像した画像の各画素の濃淡値を平均化して平均化画像を生成する工程と、
（ｆ３）前記平均化画像の閾値による２値化画像を生成する工程と、
（ｆ４）前記２値化画像のブロブラべリングにより前記基板の異常の有無を判定して表面検査を行う工程と、
を備え、
前記（ｊ）工程は、
（ｊ１）ダイおよび基板を複数枚撮像する工程と、
（ｊ２）前記複数枚撮像した画像の各画素の濃淡値を平均化して平均化画像を生成する工程と、
（ｊ３）前記平均化画像の閾値による２値化画像を生成する工程と、
（ｊ４）前記２値化画像のブロブラべリングにより前記ダイおよび基板の異常の有無を判定して表面検査を行う工程と、
を備える。 In the manufacturing method of the semiconductor device of Claim 15,
The step (c)
(C1) imaging a plurality of dies;
(C2) averaging the gray value of each pixel of the plurality of captured images to generate an averaged image;
(C3) generating a binarized image based on a threshold of the averaged image;
(C4) performing a surface inspection by determining the presence or absence of an abnormality of the die by blobling of the binarized image;
With
The step (f)
(F1) a step of imaging a plurality of substrates;
(F2) generating an averaged image by averaging the gray value of each pixel of the plurality of captured images;
(F3) generating a binarized image based on a threshold of the averaged image;
(F4) a step of performing surface inspection by determining the presence or absence of abnormality of the substrate by blobling of the binarized image;
With
The step (j)
(J1) imaging a plurality of dies and substrates;
(J2) generating an averaged image by averaging the gray value of each pixel of the plurality of captured images;
(J3) generating a binarized image based on a threshold of the averaged image;
(J4) A step of performing surface inspection by determining the presence or absence of abnormality of the die and the substrate by blobling of the binarized image;
Is provided.
JP2017045283A 2017-03-09 2017-03-09 Manufacturing method of die bonding equipment and semiconductor equipment Active JP6846958B2 (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2017045283A JP6846958B2 (en) 2017-03-09 2017-03-09 Manufacturing method of die bonding equipment and semiconductor equipment
TW108126750A TWI725498B (en) 2017-03-09 2018-02-23 Die-bonding device and manufacturing method of semiconductor device
TW107106093A TWI671826B (en) 2017-03-09 2018-02-23 Magnetizing device and method of manufacturing semiconductor device
KR1020180022904A KR102100889B1 (en) 2017-03-09 2018-02-26 Die bonding device and method of manufacturing semiconductor device
CN201810190819.7A CN108573901B (en) 2017-03-09 2018-03-08 Bare chip bonding apparatus and method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017045283A JP6846958B2 (en) 2017-03-09 2017-03-09 Manufacturing method of die bonding equipment and semiconductor equipment

Publications (2)

Publication Number Publication Date
JP2018152376A true JP2018152376A (en) 2018-09-27
JP6846958B2 JP6846958B2 (en) 2021-03-24

Family

ID=63576800

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017045283A Active JP6846958B2 (en) 2017-03-09 2017-03-09 Manufacturing method of die bonding equipment and semiconductor equipment

Country Status (4)

Country Link
JP (1) JP6846958B2 (en)
KR (1) KR102100889B1 (en)
CN (1) CN108573901B (en)
TW (2) TWI725498B (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112530821A (en) * 2019-09-19 2021-03-19 捷进科技有限公司 Chip mounting device and method for manufacturing semiconductor device
JP2021077687A (en) * 2019-11-06 2021-05-20 株式会社ディスコ Pickup device
JP7502108B2 (en) 2020-07-31 2024-06-18 ファスフォードテクノロジ株式会社 Die bonding apparatus and method for manufacturing semiconductor device

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111179243A (en) * 2019-12-25 2020-05-19 武汉昕竺科技服务有限公司 Small-size chip crack detection method and system based on computer vision
JP7436251B2 (en) * 2020-03-16 2024-02-21 ファスフォードテクノロジ株式会社 Die bonding equipment and semiconductor device manufacturing method
JP7437987B2 (en) * 2020-03-23 2024-02-26 ファスフォードテクノロジ株式会社 Die bonding equipment and semiconductor device manufacturing method
TWI786739B (en) * 2020-09-23 2022-12-11 日商捷進科技有限公司 Die bonding device and method for manufacturing semiconductor device
KR20220070981A (en) 2020-11-23 2022-05-31 세메스 주식회사 Die bonding method and die bonding apparatus
KR20220070982A (en) 2020-11-23 2022-05-31 세메스 주식회사 Die bonding method
KR102427897B1 (en) * 2020-12-03 2022-08-02 에스케이하이닉스 주식회사 method of treating semiconductor die
JP2023041413A (en) * 2021-09-13 2023-03-24 ファスフォードテクノロジ株式会社 Die bonding device and manufacturing method of semiconductor device
CN113866180A (en) * 2021-12-06 2021-12-31 晶芯成(北京)科技有限公司 Foreign matter detection method, semiconductor wafer detection method and system

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000068296A (en) * 1998-08-19 2000-03-03 Nichiden Mach Ltd Die bonder
JP2008066452A (en) * 2006-09-06 2008-03-21 Renesas Technology Corp Manufacturing method of semiconductor device
JP2008185479A (en) * 2007-01-30 2008-08-14 Toyota Motor Corp Method for judging flaw on processed surface
JP2008270278A (en) * 2007-04-16 2008-11-06 Nec Electronics Corp Semiconductor manufacturing apparatus, and manufacturing method of semiconductor device
JP2010164318A (en) * 2009-01-13 2010-07-29 Nippon Steel Corp Method and device for inspecting flaw
JP2015035548A (en) * 2013-08-09 2015-02-19 株式会社日立ハイテクインスツルメンツ Collet and die bonder
JP2015115504A (en) * 2013-12-12 2015-06-22 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． Semiconductor inspection method, semiconductor inspection device, and method of manufacturing semiconductor
KR20170026281A (en) * 2015-08-31 2017-03-08 파스포드 테크놀로지 주식회사 Die bonder, method of bonding, and manufacturing method of semiconductor device

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3111433B2 (en) * 1992-03-31 2000-11-20 オムロン株式会社 Image processing device
US6779159B2 (en) * 2001-06-08 2004-08-17 Sumitomo Mitsubishi Silicon Corporation Defect inspection method and defect inspection apparatus
US20040156539A1 (en) * 2003-02-10 2004-08-12 Asm Assembly Automation Ltd Inspecting an array of electronic components
AU2003252308A1 (en) * 2003-07-31 2005-02-15 Nec Machinery Corporation Method for recognizing work in die bonder and die bonder
JP4707605B2 (en) * 2006-05-16 2011-06-22 三菱電機株式会社 Image inspection method and image inspection apparatus using the method
JP4830772B2 (en) 2006-10-11 2011-12-07 ヤマハ株式会社 Inspection method of semiconductor chip
CN103258762B (en) * 2007-08-10 2016-08-03 株式会社尼康 Base Plate Lamination Device and method for bonding substrate
JP5815345B2 (en) * 2011-09-16 2015-11-17 ファスフォードテクノロジ株式会社 Die bonder and bonding method
JP2014060249A (en) * 2012-09-18 2014-04-03 Hitachi High-Tech Instruments Co Ltd Die bonder and die position recognition method
JP6132682B2 (en) 2013-07-01 2017-05-24 株式会社ディスコ Key pattern detection method
JP6276545B2 (en) * 2013-09-18 2018-02-07 ファスフォードテクノロジ株式会社 Die bonder
TWI567859B (en) * 2014-02-10 2017-01-21 新川股份有限公司 Monuting apparatus and offset correction method thereof
JP6400938B2 (en) * 2014-04-30 2018-10-03 ファスフォードテクノロジ株式会社 Die bonder and bonding method
JP6391378B2 (en) * 2014-09-10 2018-09-19 ファスフォードテクノロジ株式会社 Die bonder and bonding method

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000068296A (en) * 1998-08-19 2000-03-03 Nichiden Mach Ltd Die bonder
JP2008066452A (en) * 2006-09-06 2008-03-21 Renesas Technology Corp Manufacturing method of semiconductor device
JP2008185479A (en) * 2007-01-30 2008-08-14 Toyota Motor Corp Method for judging flaw on processed surface
JP2008270278A (en) * 2007-04-16 2008-11-06 Nec Electronics Corp Semiconductor manufacturing apparatus, and manufacturing method of semiconductor device
JP2010164318A (en) * 2009-01-13 2010-07-29 Nippon Steel Corp Method and device for inspecting flaw
JP2015035548A (en) * 2013-08-09 2015-02-19 株式会社日立ハイテクインスツルメンツ Collet and die bonder
JP2015115504A (en) * 2013-12-12 2015-06-22 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． Semiconductor inspection method, semiconductor inspection device, and method of manufacturing semiconductor
KR20170026281A (en) * 2015-08-31 2017-03-08 파스포드 테크놀로지 주식회사 Die bonder, method of bonding, and manufacturing method of semiconductor device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112530821A (en) * 2019-09-19 2021-03-19 捷进科技有限公司 Chip mounting device and method for manufacturing semiconductor device
CN112530821B (en) * 2019-09-19 2024-01-23 捷进科技有限公司 Chip mounting apparatus and method for manufacturing semiconductor device
JP2021077687A (en) * 2019-11-06 2021-05-20 株式会社ディスコ Pickup device
JP7502108B2 (en) 2020-07-31 2024-06-18 ファスフォードテクノロジ株式会社 Die bonding apparatus and method for manufacturing semiconductor device

Also Published As

Publication number Publication date
KR20180103701A (en) 2018-09-19
CN108573901B (en) 2022-03-29
KR102100889B1 (en) 2020-04-16
TWI671826B (en) 2019-09-11
TW201941316A (en) 2019-10-16
JP6846958B2 (en) 2021-03-24
CN108573901A (en) 2018-09-25
TW201903909A (en) 2019-01-16
TWI725498B (en) 2021-04-21

Similar Documents

Publication Publication Date Title
JP6846958B2 (en) Manufacturing method of die bonding equipment and semiconductor equipment
JP6685126B2 (en) Semiconductor manufacturing apparatus and semiconductor device manufacturing method
JP7102271B2 (en) Semiconductor manufacturing equipment and manufacturing method of semiconductor equipment
JP7225337B2 (en) Semiconductor manufacturing equipment and semiconductor device manufacturing method
JP7029900B2 (en) Manufacturing method of die bonding equipment and semiconductor equipment
JP7010633B2 (en) Semiconductor manufacturing equipment and methods for manufacturing semiconductor equipment
JP7082862B2 (en) Die bonding equipment, semiconductor equipment manufacturing method and semiconductor manufacturing system
KR102516586B1 (en) Die bonding apparatus and manufacturing method of semiconductor device
CN111725086B (en) Semiconductor manufacturing apparatus and method for manufacturing semiconductor device
JP2018152375A (en) Die-bonding device and method of manufacturing semiconductor device
TWI786739B (en) Die bonding device and method for manufacturing semiconductor device
TWI823297B (en) Die bonding device and method for manufacturing semiconductor device
JP7517922B2 (en) Die bonding apparatus and method for manufacturing semiconductor device
TW202345252A (en) Semiconductor manufacturing device, inspection device, and method for manufacturing semiconductor

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190829

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200727

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200923

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201028

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210224

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210302

R150 Certificate of patent or registration of utility model

Ref document number: 6846958

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250