JP7102271B2 - Semiconductor manufacturing equipment and manufacturing method of semiconductor equipment - Google Patents

Semiconductor manufacturing equipment and manufacturing method of semiconductor equipment Download PDF

Info

Publication number
JP7102271B2
JP7102271B2 JP2018133873A JP2018133873A JP7102271B2 JP 7102271 B2 JP7102271 B2 JP 7102271B2 JP 2018133873 A JP2018133873 A JP 2018133873A JP 2018133873 A JP2018133873 A JP 2018133873A JP 7102271 B2 JP7102271 B2 JP 7102271B2
Authority
JP
Japan
Prior art keywords
die
abnormality
semiconductor
manufacturing
image
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018133873A
Other languages
Japanese (ja)
Other versions
JP2020013841A (en
Inventor
英晴 小橋
浩二 保坂
由樹 松崎
Original Assignee
ファスフォードテクノロジ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ファスフォードテクノロジ株式会社 filed Critical ファスフォードテクノロジ株式会社
Priority to JP2018133873A priority Critical patent/JP7102271B2/en
Priority to TW108118365A priority patent/TWI729397B/en
Priority to KR1020190084154A priority patent/KR102219591B1/en
Priority to CN201910634442.4A priority patent/CN110729210B/en
Publication of JP2020013841A publication Critical patent/JP2020013841A/en
Application granted granted Critical
Publication of JP7102271B2 publication Critical patent/JP7102271B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10Measuring as part of the manufacturing process
    • H01L22/12Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67242Apparatus for monitoring, sorting or marking
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67092Apparatus for mechanical treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67121Apparatus for making assemblies not otherwise provided for, e.g. package constructions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67132Apparatus for placing on an insulating substrate, e.g. tape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67144Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/67712Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations the substrate being handled substantially vertically
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/67721Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations the substrates to be conveyed not being semiconductor wafers or large planar substrates, e.g. chips, lead frames
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6838Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping with gripping and holding devices using a vacuum; Bernoulli devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68721Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge clamping, e.g. clamping ring

Description

本開示は半導体製造装置に関し、例えばダイを認識するカメラを備えるダイボンダに適用可能である。 The present disclosure relates to semiconductor manufacturing equipment and is applicable to, for example, a die bonder including a camera that recognizes a die.

半導体装置の製造工程の一部に半導体チップ(以下、単にダイという。)を配線基板やリードフレーム等(以下、単に基板という。)に搭載してパッケージを組み立てる工程があり、パッケージを組み立てる工程の一部に、半導体ウェハ(以下、単にウェハという。)からダイを分割する工程(ダイシング工程)と、分割したダイを基板の上に搭載するボンディング工程とがある。ボンディング工程に使用される半導体製造装置がダイボンダである。 A part of the manufacturing process of a semiconductor device includes a process of mounting a semiconductor chip (hereinafter, simply referred to as a die) on a wiring board, a lead frame, etc. (hereinafter, simply referred to as a substrate) and assembling a package. Partly, there is a step of dividing a die from a semiconductor wafer (hereinafter, simply referred to as a wafer) (dying step) and a bonding step of mounting the divided die on a substrate. The semiconductor manufacturing equipment used in the bonding process is a die bonder.

ダイボンダは、はんだ、金メッキ、樹脂を接合材料として、ダイを基板または既にボンディングされたダイの上にボンディング(搭載して接着)する装置である。ダイを、例えば、基板の表面にボンディングするダイボンダにおいては、コレットと呼ばれる吸着ノズルを用いてダイをウェハから吸着してピックアップし、基板上に搬送し、押付力を付与すると共に、接合材を加熱することによりボンディングを行うという動作(作業)が繰り返して行われる。コレットは、吸着孔を有し、エアを吸引して、ダイを吸着保持する保持具であり、ダイと同程度の大きさを有する。 A die bonder is a device that uses solder, gold plating, or resin as a bonding material to bond (mount and bond) a die onto a substrate or a die that has already been bonded. In a die bonder that bonds a die to the surface of a substrate, for example, the die is sucked from a wafer using a suction nozzle called a collet, picked up, transported onto the substrate, a pressing force is applied, and the bonding material is heated. By doing so, the operation (work) of performing bonding is repeated. The collet is a holder having suction holes, sucking air, and sucking and holding the die, and has the same size as the die.

ダイシング工程において、ダイシング時の切削抵抗などによりダイに切断面から内部に延びるクラックが発生することがある。 In the dicing process, cracks extending inward from the cut surface may occur in the die due to cutting resistance during dicing.

特開2017-117916号公報JP-A-2017-117916

ダイ表面上の異常をカメラによる撮像で検出したとき、その異常がクラックなのか異物によるものなのかを、撮像画像で判断することは難しい。
本開示の課題は、異物とクラックとを区別して認識することが可能な技術を提供することである。
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
When an abnormality on the surface of the die is detected by imaging with a camera, it is difficult to judge from the captured image whether the abnormality is a crack or a foreign substance.
An object of the present disclosure is to provide a technique capable of distinguishing and recognizing foreign matter and cracks.
Other challenges and novel features will become apparent from the description and accompanying drawings herein.

本開示のうち代表的なものの概要を簡単に説明すれば下記の通りである。
すなわち、半導体製造装置は、ダイを撮像する撮像装置と、前記ダイを前記撮像装置の光学軸に対して45度よりも小さい角度で光を照射する第一状態と45度よりも大きい角度で光を照射する第二状態とを有する照明装置と、前記撮像装置および前記照明装置を制御する制御装置と、を備える。前記制御装置は、前記照明装置を前記第一状態にして前記撮像装置により前記ダイを撮像した第一画像と前記照明装置を前記第二状態にして前記撮像装置により前記ダイを撮像した第二画像とに基づいて、前記ダイ表面の異常を認識する。
The following is a brief overview of the representative ones of the present disclosure.
That is, the semiconductor manufacturing device includes an image pickup device that images a die, a first state in which the die is irradiated with light at an angle smaller than 45 degrees with respect to the optical axis of the image pickup device, and light at an angle larger than 45 degrees. A lighting device having a second state of irradiating the light, and a control device for controlling the image pickup device and the lighting device. The control device has a first image in which the lighting device is in the first state and the die is imaged by the imaging device, and a second image in which the lighting device is in the second state and the die is imaged by the imaging device. Based on the above, the abnormality on the die surface is recognized.

上記半導体製造装置によれば、異物とクラックとを区別して認識することができる。 According to the above-mentioned semiconductor manufacturing apparatus, foreign matter and cracks can be recognized separately.

図1はダイの異常を撮像した画像である。FIG. 1 is an image of an abnormality of the die. 図2は実施形態の異物とクラックとを区別する原理を説明する図であり、図2(A)はハイアングル照明の状態を示す図であり、図2(B)はローアングル照明の状態を示す図であり、図2(C)はハイアングル照明の状態における撮像画像を示す図であり、図2(D)はローアングル照明の状態における撮像画像を示す図である。2A and 2B are diagrams for explaining the principle of distinguishing between foreign matter and cracks in the embodiment, FIG. 2A is a diagram showing a state of high-angle illumination, and FIG. 2B is a diagram showing a state of low-angle illumination. 2 (C) is a diagram showing a captured image in a state of high-angle illumination, and FIG. 2 (D) is a diagram showing an captured image in a state of low-angle illumination. 図3は各検出した座標を比較する方法を説明する図であり、図3(A)はハイアングル照明による検出画像であり、図3(B)はローアングル照明による検出画像である。3A and 3B are views for explaining a method of comparing the detected coordinates, FIG. 3A is a detection image by high-angle illumination, and FIG. 3B is a detection image by low-angle illumination. 図4は画像差分方法を説明する図であり、図4(A)はハイアングル照明による検出画像であり、図4(B)はローアングル照明による検出画像であり、図4(C)は図4(A)の画像と図4(B)の画像の差分画像である。4A and 4B are diagrams for explaining an image difference method, FIG. 4A is a detection image by high-angle illumination, FIG. 4B is a detection image by low-angle illumination, and FIG. 4C is a diagram. It is a difference image of the image of 4 (A) and the image of FIG. 4 (B). 図5は異物とクラックとを区別して認識する表面検査のフローチャートである。FIG. 5 is a flowchart of a surface inspection for distinguishing and recognizing foreign matter and cracks. 図6は実施例のダイボンダの構成例を示す概略上面図である。FIG. 6 is a schematic top view showing a configuration example of the die bonder of the embodiment. 図7は図6において矢印A方向から見たときの概略構成を説明する図である。FIG. 7 is a diagram illustrating a schematic configuration when viewed from the direction of arrow A in FIG. 図8は図6のダイ供給部の構成を示す外観斜視図である。FIG. 8 is an external perspective view showing the configuration of the die supply portion of FIG. 図9は図8のダイ供給部の主要部を示す概略断面図である。FIG. 9 is a schematic cross-sectional view showing a main portion of the die supply portion of FIG. 図10はウェハ認識カメラの照明装置の配置を示す図である。FIG. 10 is a diagram showing the arrangement of the illumination device of the wafer recognition camera. 図11は図6のダイボンダの制御系の概略構成を示すブロック図である。FIG. 11 is a block diagram showing a schematic configuration of the control system of the die bonder of FIG. 図12は図6のダイボンダにおけるダイボンディング工程を説明するフローチャートである。FIG. 12 is a flowchart illustrating a die bonding process in the die bonder of FIG.

以下、実施形態および実施例について、図面を用いて説明する。ただし、以下の説明において、同一構成要素には同一符号を付し繰り返しの説明を省略することがある。なお、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。 Hereinafter, embodiments and examples will be described with reference to the drawings. However, in the following description, the same components may be designated by the same reference numerals and repeated description may be omitted. In addition, in order to clarify the explanation, the drawings may schematically represent the width, thickness, shape, etc. of each part as compared with the actual embodiment, but this is just an example, and the interpretation of the present invention is used. It is not limited.

まず、本願発明者が検討した技術について図1を用いて説明する。図1はダイの異常を撮像した画像である。 First, the technique examined by the inventor of the present application will be described with reference to FIG. FIG. 1 is an image of an abnormality of the die.

ダイ表面上の異常ABをカメラによる撮像で検出したとき、その異常ABがクラックなのか異物によるものなのかを、撮像画像で判断することは難しい。特に繊維状の異物とクラックはともに線形状となっているためである。 When an abnormal AB on the die surface is detected by imaging with a camera, it is difficult to determine from the captured image whether the abnormal AB is a crack or a foreign substance. This is because both the fibrous foreign matter and the crack have a linear shape.

カメラによる撮像画像でのクラック検査機能を設計する場合、その照明構成は「背景を明るくして見たいものを暗く写す」明視野方式と、「背景を暗くして、見たいものを明るく写す」暗視野方式がある。 When designing a crack inspection function for images captured by a camera, the lighting configuration is a bright field method that "makes the background bright and makes what you want to see dark" and "makes the background dark and makes what you want to see bright". There is a dark field method.

一般に微細な傷を検査する場合は暗視野のほうがよい。ダイ表面は鏡面に近く、暗視野による検査を行うには、斜光照明がよい。問題はその入射角の決定である。クラックの場合、斜光照明の入射角は光学系の軸にできるだけ近い(入射角をできるだけ0度に近づける)ほうがクラックを光らせやすい。これに対し、ダイ表面上の異物は比較的照明の入射角に依存せずに光らせることができる。実施形態ではこの性質を利用し、異物とクラックを区別する。 In general, dark field is better when inspecting fine scratches. The surface of the die is close to a mirror surface, and oblique illumination is preferable for dark field inspection. The problem is determining the angle of incidence. In the case of cracks, it is easier to illuminate the cracks when the incident angle of oblique light illumination is as close as possible to the axis of the optical system (the incident angle is as close to 0 degrees as possible). On the other hand, foreign matter on the surface of the die can be made to shine relatively independently of the incident angle of illumination. In the embodiment, this property is utilized to distinguish between foreign matter and cracks.

次に、実施形態の異物とクラックとを区別する原理について図2を用いて説明する。図2は実施形態の異物とクラックとを区別する原理を説明する図であり、図2(A)はハイアングル照明の状態を示す図であり、図2(B)はローアングル照明の状態を示す図であり、図2(C)はハイアングル照明の状態における撮像画像を示す図であり、図2(D)はローアングル照明の状態における撮像画像を示す図である。 Next, the principle of distinguishing between the foreign matter and the crack of the embodiment will be described with reference to FIG. 2A and 2B are diagrams for explaining the principle of distinguishing between foreign matter and cracks in the embodiment, FIG. 2A is a diagram showing a state of high-angle illumination, and FIG. 2B is a diagram showing a state of low-angle illumination. 2 (C) is a diagram showing a captured image in a state of high-angle illumination, and FIG. 2 (D) is a diagram showing an captured image in a state of low-angle illumination.

ここで、ハイアングルとは光学軸に対する入射角(θ)が45度未満(θ<45度)であり、ローアングルとは入射角(θ)が45度超(θ>45度)である。 Here, the high angle means that the incident angle (θ) with respect to the optical axis is less than 45 degrees (θ <45 degrees), and the low angle means that the incident angle (θ) is more than 45 degrees (θ> 45 degrees).

図2(A)(B)に示すように、撮像装置であるカメラCAおよび光学系OSをダイDの表面に対して垂直に配置する。すなわち、光学軸をダイDの表面に対して垂直にする。照明LEは光学軸に対して所定の角度でダイDに照射する。 As shown in FIGS. 2A and 2B, the camera CA and the optical system OS, which are image pickup devices, are arranged perpendicular to the surface of the die D. That is, the optical axis is perpendicular to the surface of the die D. The illumination LE irradiates the die D at a predetermined angle with respect to the optical axis.

図2(A)に示すように、照明LEをハイアングルにする(入射角(θ)を小さくする)と、図2(C)に示すように、クラックCRと異物FMの両方が光る。図2(B)に示すように、照明LEをローアングルにする(入射角(θ)を大きくする)と、図2(D)に示すように、異物FMのみが光る。 As shown in FIG. 2 (A), when the illumination LE is set to a high angle (the incident angle (θ) is reduced), both the crack CR and the foreign matter FM shine as shown in FIG. 2 (C). As shown in FIG. 2 (B), when the illumination LE is set to a low angle (increasing the incident angle (θ)), only the foreign matter FM shines as shown in FIG. 2 (D).

次に、異物部とクラック部の分離方法について図3を用いて説明する。図3は各検出した座標を比較する方法を説明する図であり、図3(A)はハイアングル照明による検出画像であり、図3(B)はローアングル照明による検出画像である。 Next, a method of separating the foreign matter portion and the crack portion will be described with reference to FIG. 3A and 3B are views for explaining a method of comparing the detected coordinates, FIG. 3A is a detection image by high-angle illumination, and FIG. 3B is a detection image by low-angle illumination.

図3(A)に示すように、ハイアングル照明による検出画像では、異物とクラックが検出される。図3(B)に示すように、ローアングル照明による検出画像では、異物のみが検出される。ハイアングル照明とローアングル照明とでは照明が異なるため、検出座標が同じになるとは限らない。そこで、近傍かどうかを判断するため、半径設定して同じものかを判断する。図3(B)の異常C´の中心座標の所定半径内に異常Cの中心座標が在る場合、異常Cと異常C´は同じもので、異物と判断する。異常A、Bはクラックと判断する。 As shown in FIG. 3A, foreign matter and cracks are detected in the detection image by high-angle illumination. As shown in FIG. 3B, only foreign matter is detected in the detection image by low-angle illumination. Since the illumination is different between high-angle illumination and low-angle illumination, the detection coordinates are not always the same. Therefore, in order to determine whether or not they are in the vicinity, the radius is set and it is determined whether they are the same. When the center coordinates of the abnormality C are within a predetermined radius of the center coordinates of the abnormality C'in FIG. 3B, the abnormality C and the abnormality C'are the same and are determined to be foreign substances. Abnormalities A and B are judged to be cracks.

次に、異物部とクラック部の別の分離方法である画像差分方法について図4を用いて説明する。図4は画像差分方法を説明する図であり、図4(A)はハイアングル照明による検出画像であり、図4(B)はローアングル照明による検出画像であり、図4(C)は図4(A)の画像と図4(B)の画像の差分画像である。 Next, an image difference method, which is another method for separating the foreign matter portion and the crack portion, will be described with reference to FIG. 4A and 4B are diagrams for explaining an image difference method, FIG. 4A is a detection image by high-angle illumination, FIG. 4B is a detection image by low-angle illumination, and FIG. 4C is a diagram. It is a difference image of the image of 4 (A) and the image of FIG. 4 (B).

図4(A)に示すように、ハイアングル照明による検出画像では、異物とクラックが検出される。図4(B)に示すように、ローアングル照明による検出画像では、異物のみが検出される。図4(B)の異常C´に膨張処理を行い、図4(A)のハイアングル照明の画像と差分を行う。図4(C)に示すように、残った部分があればクラックと判断する。よって、異常A、Bはクラックと判断する。 As shown in FIG. 4A, foreign matter and cracks are detected in the detection image by high-angle illumination. As shown in FIG. 4B, only foreign matter is detected in the detection image by low-angle illumination. An expansion process is performed on the abnormality C'in FIG. 4 (B), and a difference is performed from the image of the high-angle illumination shown in FIG. 4 (A). As shown in FIG. 4C, if there is a remaining portion, it is determined to be a crack. Therefore, the abnormalities A and B are judged to be cracks.

次に、実施形態の効果について説明する。カメラにて検出したこの線形状の異常がクラックであるならば、その大小にかかわらず不良品となる。しかし、異物であるならば、対象のダイは良品である可能性が高く、その場合、異物を取り除けば良品として生産することが可能である。これらを自動で区別することにより、都度、作業者を介在させる必要が無く、また自動で効率的な異物除去処理を行うことも可能になる。この動作フローについて図5を用いて説明する。図5は異物とクラックとを区別して認識する表面検査のフローチャートである。 Next, the effect of the embodiment will be described. If this linear abnormality detected by the camera is a crack, it is a defective product regardless of its size. However, if it is a foreign substance, the target die is likely to be a good product, and in that case, it is possible to produce it as a good product by removing the foreign substance. By automatically distinguishing between them, it is not necessary to intervene an operator each time, and it is possible to automatically and efficiently perform foreign matter removal processing. This operation flow will be described with reference to FIG. FIG. 5 is a flowchart of a surface inspection for distinguishing and recognizing foreign matter and cracks.

図2(A)のハイアングル照明および図2(B)のローアングル照明によりダイDの表面上を撮像して検査を行う(ステップS1)。図2(C)(D)に示すような異常があるかどうか判定する(ステップS2)。異常がない場合(NOの場合)はそのまま着工する(ステップS3)。異常がある場合(YESの場合)は図3の座標比較または図4の画像差分により、異常が異物かクラックを判断する(ステップS4)。クラックである場合は異常があったダイのピックアップ等の着工は行わず次のダイにスキップするか、エラーがあるとして停止する(ステップS5)。 The surface of the die D is imaged and inspected by the high-angle illumination of FIG. 2 (A) and the low-angle illumination of FIG. 2 (B) (step S1). It is determined whether or not there is an abnormality as shown in FIGS. 2C and 2D (step S2). If there is no abnormality (NO), the construction starts as it is (step S3). If there is an abnormality (YES), it is determined whether the abnormality is a foreign substance or a crack by comparing the coordinates in FIG. 3 or the image difference in FIG. 4 (step S4). In the case of a crack, the start of construction such as picking up the die having an abnormality is not performed, and the process is skipped to the next die or stopped because there is an error (step S5).

異物である場合はエア噴き付けまたは吸い取り等の異物除去処理を行い(ステップS6)、ダイ表面上を再検査する(ステップS7)。異常がない(良品判定された)場合はそのまま着工する(ステップS8)。異常判定された場合は再検査(異物除去処理)が所定回数に達しているどうかを判定する(ステップS9)。YESの場合は異常があったダイのピックアップ等の着工は行わず次のダイにスキップするか、エラーがあるとして停止する(ステップSA)。NOの場合はステップS6に戻る。 If it is a foreign substance, a foreign substance removal process such as air injection or suction is performed (step S6), and the surface of the die is re-inspected (step S7). If there is no abnormality (determined as a non-defective product), the construction starts as it is (step S8). If an abnormality is determined, it is determined whether the re-inspection (foreign matter removal process) has reached a predetermined number of times (step S9). If YES, the construction of the die with the abnormality is not started and the process is skipped to the next die or stopped because there is an error (step SA). If NO, the process returns to step S6.

異物かクラックかを判断できれば上記のようなアルゴリズムを組み込むことが可能となり、良品をスキップしてしまう確立が減る。また、不良品の再検査や異物除去処理を何度も行わなくて済み、生産効率がよくなる。すなわち、表面の異常に対し、異物かクラックかを判断できれば、良品を多く救済できるため、歩留まりを向上することが可能となる。また、製品異常の検出による装置停止を抑制することができるため、装置のMTBF(Mean Time Between Failures:平均故障間隔)を向上することが可能となる。 If it can be determined whether it is a foreign substance or a crack, it becomes possible to incorporate the above algorithm, and the probability of skipping a non-defective product is reduced. In addition, it is not necessary to re-inspect defective products and remove foreign substances many times, which improves production efficiency. That is, if it is possible to determine whether a foreign substance or a crack is caused by an abnormality on the surface, a large number of non-defective products can be relieved, and the yield can be improved. Further, since it is possible to suppress the device stop due to the detection of product abnormality, it is possible to improve the MTBF (Mean Time Between Failures) of the device.

なお、ダイ表面上の異常をカメラによる撮像で検出したとき、その異常が傷なのか異物によるものなのかを、撮像画像で判断することは難しいし、基板表面上の異常をカメラによる撮像で検出したとき、その異常が傷なのか異物によるものなのかを、撮像画像で判断することは難しい。実施形態ではダイ表面上の異物とクラックとを区別して認識しているが、ダイ表面に限定されるものではなく、例えばダイがボンディングされる基板やリードフレーム上の異物と傷を区別して認識させてもよいし、ダイ表面上の異物と傷を区別して認識させてもよい。 When an abnormality on the die surface is detected by imaging with a camera, it is difficult to judge from the captured image whether the abnormality is a scratch or a foreign substance, and the abnormality on the substrate surface is detected by imaging with a camera. At that time, it is difficult to judge from the captured image whether the abnormality is a scratch or a foreign substance. In the embodiment, foreign matter and cracks on the die surface are recognized separately, but the present invention is not limited to the die surface, and for example, foreign matter and scratches on the substrate or lead frame to which the die is bonded are recognized separately. Alternatively, foreign matter and scratches on the surface of the die may be recognized separately.

図6は実施例のダイボンダの構成を示す概略上面図である。図7は図6において矢印A方向から見たときの概略構成を説明する図である。 FIG. 6 is a schematic top view showing the configuration of the die bonder of the embodiment. FIG. 7 is a diagram illustrating a schematic configuration when viewed from the direction of arrow A in FIG.

ダイボンダ10は、大別して、一つ又は複数の最終1パッケージとなる製品エリア(以下、パッケージエリアPという。)をプリントした基板Sに実装するダイDを供給するダイ供給部1と、ピックアップ部2、中間ステージ部3と、ボンディング部4と、搬送部5、基板供給部6と、基板搬出部7と、各部の動作を監視し制御する制御部8と、を有する。Y軸方向がダイボンダ10の前後方向であり、X軸方向が左右方向である。ダイ供給部1がダイボンダ10の手前側に配置され、ボンディング部4が奥側に配置される。 The die bonder 10 is roughly divided into a die supply unit 1 for supplying a die D for mounting a product area (hereinafter, referred to as a package area P) which is one or a plurality of final packages on a printed circuit board S, and a pickup unit 2. , An intermediate stage unit 3, a bonding unit 4, a transport unit 5, a substrate supply unit 6, a substrate carry-out unit 7, and a control unit 8 that monitors and controls the operation of each unit. The Y-axis direction is the front-rear direction of the die bonder 10, and the X-axis direction is the left-right direction. The die supply unit 1 is arranged on the front side of the die bonder 10, and the bonding unit 4 is arranged on the back side.

まず、ダイ供給部1は基板SのパッケージエリアPに実装するダイDを供給する。ダイ供給部1は、ウェハ11を保持するウェハ保持台12と、ウェハ11からダイDを突き上げる点線で示す突上げユニット13と、を有する。ダイ供給部1は図示しない駆動手段によってXY方向に移動し、ピックアップするダイDを突上げユニット13の位置に移動させる。 First, the die supply unit 1 supplies the die D to be mounted in the package area P of the substrate S. The die supply unit 1 includes a wafer holding table 12 for holding the wafer 11, and a pushing unit 13 indicated by a dotted line for pushing the die D from the wafer 11. The die supply unit 1 is moved in the XY direction by a driving means (not shown), and the die D to be picked up is moved to the position of the push-up unit 13.

ピックアップ部2は、ダイDをピックアップするピックアップヘッド21と、ピックアップヘッド21をY方向に移動させるピックアップヘッドのY駆動部23と、コレット22を昇降、回転及びX方向移動させる図示しない各駆動部と、を有する。ピックアップヘッド21は、突き上げられたダイDを先端に吸着保持するコレット22(図7も参照)を有し、ダイ供給部1からダイDをピックアップし、中間ステージ31に載置する。ピックアップヘッド21は、コレット22を昇降、回転及びX方向移動させる図示しない各駆動部を有する。 The pickup unit 2 includes a pickup head 21 that picks up the die D, a Y drive unit 23 of the pickup head that moves the pickup head 21 in the Y direction, and each drive unit (not shown) that moves the collet 22 up / down, rotates, and moves in the X direction. , Have. The pickup head 21 has a collet 22 (see also FIG. 7) that attracts and holds the pushed-up die D to the tip, picks up the die D from the die supply unit 1, and places it on the intermediate stage 31. The pickup head 21 has drive units (not shown) that move the collet 22 up / down, rotate, and move in the X direction.

中間ステージ部3は、ダイDを一時的に載置する中間ステージ31と、中間ステージ31上のダイDを認識する為のステージ認識カメラ32を有する。 The intermediate stage unit 3 has an intermediate stage 31 on which the die D is temporarily placed, and a stage recognition camera 32 for recognizing the die D on the intermediate stage 31.

ボンディング部4は、中間ステージ31からダイDをピックアップし、搬送されてくる基板SのパッケージエリアP上にボンディングし、又は既に基板SのパッケージエリアPの上にボンディングされたダイの上に積層する形でボンディングする。ボンディング部4は、ピックアップヘッド21と同様にダイDを先端に吸着保持するコレット42(図7も参照)を備えるボンディングヘッド41と、ボンディングヘッド41をY方向に移動させるY駆動部43と、基板SのパッケージエリアPの位置認識マーク(図示せず)を撮像し、ボンディング位置を認識する基板認識カメラ44とを有する。
このような構成によって、ボンディングヘッド41は、ステージ認識カメラ32の撮像データに基づいてピックアップ位置・姿勢を補正し、中間ステージ31からダイDをピックアップし、基板認識カメラ44の撮像データに基づいて基板にダイDをボンディングする。
The bonding portion 4 picks up the die D from the intermediate stage 31 and bonds it on the package area P of the substrate S to be conveyed, or laminates it on the die already bonded on the package area P of the substrate S. Bond in shape. The bonding unit 4 includes a bonding head 41 having a collet 42 (see also FIG. 7) that attracts and holds the die D to the tip like the pickup head 21, a Y drive unit 43 that moves the bonding head 41 in the Y direction, and a substrate. It has a substrate recognition camera 44 that captures a position recognition mark (not shown) of the package area P of S and recognizes the bonding position.
With such a configuration, the bonding head 41 corrects the pickup position / orientation based on the image data of the stage recognition camera 32, picks up the die D from the intermediate stage 31, and bases the board based on the image data of the board recognition camera 44. Bond the die D to.

搬送部5は、基板Sを掴み搬送する基板搬送爪51と、基板Sが移動する搬送レーン52と、を有する。基板Sは、搬送レーン52に設けられた基板搬送爪51の図示しないナットを搬送レーン52に沿って設けられた図示しないボールネジで駆動することによって移動する。
このような構成によって、基板Sは、基板供給部6から搬送レーン52に沿ってボンディング位置まで移動し、ボンディング後、基板搬出部7まで移動して、基板搬出部7に基板Sを渡す。
The transport unit 5 has a substrate transport claw 51 that grips and transports the substrate S, and a transport lane 52 to which the substrate S moves. The substrate S moves by driving a nut (not shown) of the substrate transport claw 51 provided in the transport lane 52 with a ball screw (not shown) provided along the transport lane 52.
With such a configuration, the substrate S moves from the substrate supply unit 6 to the bonding position along the transfer lane 52, and after bonding, moves to the substrate unloading unit 7 and passes the substrate S to the substrate unloading unit 7.

制御部8は、ダイボンダ10の各部の動作を監視し制御するプログラム(ソフトウェア)を格納するメモリと、メモリに格納されたプログラムを実行する中央処理装置(CPU)と、を備える。 The control unit 8 includes a memory for storing a program (software) for monitoring and controlling the operation of each unit of the die bonder 10, and a central processing unit (CPU) for executing the program stored in the memory.

次に、ダイ供給部1の構成について図8、9を用いて説明する。図8は図6のダイ供給部の構成を示す外観斜視図である。図9は図8のダイ供給部の主要部を示す概略断面図である。 Next, the configuration of the die supply unit 1 will be described with reference to FIGS. 8 and 9. FIG. 8 is an external perspective view showing the configuration of the die supply portion of FIG. FIG. 9 is a schematic cross-sectional view showing a main portion of the die supply portion of FIG.

ダイ供給部1は、水平方向(XY方向)に移動するウェハ保持台12と、上下方向に移動する突上げユニット13と、を備える。ウェハ保持台12は、ウェハリング14を保持するエキスパンドリング15と、ウェハリング14に保持され複数のダイDが接着されたダイシングテープ16を水平に位置決めする支持リング17と、を有する。突上げユニット13は支持リング17の内側に配置される。 The die supply unit 1 includes a wafer holding table 12 that moves in the horizontal direction (XY direction) and a push-up unit 13 that moves in the vertical direction. The wafer holding table 12 has an expanding ring 15 for holding the wafer ring 14 and a support ring 17 for horizontally positioning the dicing tape 16 held on the wafer ring 14 and to which a plurality of dies D are adhered. The push-up unit 13 is arranged inside the support ring 17.

ダイ供給部1は、ダイDの突き上げ時に、ウェハリング14を保持しているエキスパンドリング15を下降させる。その結果、ウェハリング14に保持されているダイシングテープ16が引き伸ばされダイDの間隔が広がり、突上げユニット13によりダイD下方よりダイDを突き上げ、ダイDのピックアップ性を向上させている。なお、薄型化に伴いダイを基板に接着する接着剤は、液状からフィルム状となり、ウェハ11とダイシングテープ16との間にダイアタッチフィルム(DAF)18と呼ばれるフィルム状の接着材料を貼り付けている。ダイアタッチフィルム18を有するウェハ11では、ダイシングは、ウェハ11とダイアタッチフィルム18に対して行なわれる。従って、剥離工程では、ウェハ11とダイアタッチフィルム18をダイシングテープ16から剥離する。なお、以降では、ダイアタッチフィルム18の存在を無視して、説明する。 The die supply unit 1 lowers the expanding ring 15 holding the wafer ring 14 when the die D is pushed up. As a result, the dicing tape 16 held by the wafer ring 14 is stretched to widen the interval between the dies D, and the push-up unit 13 pushes up the die D from below the die D to improve the pick-up property of the die D. The adhesive that adheres the die to the substrate as it becomes thinner changes from a liquid to a film, and a film-like adhesive material called a die attach film (DAF) 18 is attached between the wafer 11 and the dicing tape 16. There is. In the wafer 11 having the die attach film 18, dicing is performed on the wafer 11 and the die attach film 18. Therefore, in the peeling step, the wafer 11 and the die attach film 18 are peeled from the dicing tape 16. In the following, the description will be made ignoring the existence of the die attach film 18.

ダイボンダ10は、ウェハ11上のダイDの姿勢を認識するウェハ認識カメラ24と、中間ステージ31に載置されたダイDの姿勢を認識するステージ認識カメラ32と、ボンディングステージBS上の実装位置を認識する基板認識カメラ44とを有する。認識カメラ間の姿勢ずれを補正しなければならないのは、ボンディングヘッド41によるピックアップに関与するステージ認識カメラ32と、ボンディングヘッド41による実装位置へのボンディングに関与する基板認識カメラ44である。本実施例ではウェハ認識カメラ24、ステージ認識カメラ32および基板認識カメラ44と共に後述する照明装置を用いてダイDの表面検査を行う。 The die bonder 10 has a wafer recognition camera 24 that recognizes the posture of the die D on the wafer 11, a stage recognition camera 32 that recognizes the posture of the die D mounted on the intermediate stage 31, and a mounting position on the bonding stage BS. It has a board recognition camera 44 for recognizing. It is the stage recognition camera 32 involved in the pickup by the bonding head 41 and the substrate recognition camera 44 involved in bonding to the mounting position by the bonding head 41 that must correct the posture deviation between the recognition cameras. In this embodiment, the surface of the die D is inspected by using the illumination device described later together with the wafer recognition camera 24, the stage recognition camera 32, and the substrate recognition camera 44.

次に、表面検査の照明について図10を用いて説明する。図10はウェハ認識カメラの照明装置の配置を示す図である。 Next, the lighting for surface inspection will be described with reference to FIG. FIG. 10 is a diagram showing the arrangement of the illumination device of the wafer recognition camera.

ウェハ認識カメラ24をウェハ11(ダイD)の表面に対して垂直に配置する。すなわち、光学軸をウェハ11(ダイD)の表面に対して垂直にする。照明LE1,LE2は斜光照明であり、光学軸に対して所定の角度でウェハ11(ダイD)に照射する。 The wafer recognition camera 24 is arranged perpendicular to the surface of the wafer 11 (die D). That is, the optical axis is perpendicular to the surface of the wafer 11 (die D). The illuminations LE1 and LE2 are oblique illuminations, and irradiate the wafer 11 (die D) at a predetermined angle with respect to the optical axis.

照明LE1は斜光照明であり、実施形態のハイアングル照明に対応し、入射角(θ1)は5~15度が好ましい。制御部8は照明LE1の点灯および消灯を制御することが可能であり、ハイアングル照明の場合は照明LE1を点灯し、ローアングル照明の場合は照明LE1を消灯する。これにより、図2(C)と同様に、クラックCRと異物FMの両方が光る。 The illumination LE1 is oblique illumination, corresponds to the high-angle illumination of the embodiment, and the incident angle (θ1) is preferably 5 to 15 degrees. The control unit 8 can control the lighting LE1 to be turned on and off. In the case of high-angle lighting, the lighting LE1 is turned on, and in the case of low-angle lighting, the lighting LE1 is turned off. As a result, both the crack CR and the foreign matter FM shine, as in FIG. 2C.

照明LE2は斜光照明であり、実施形態のローアングル照明に対応し、入射角(θ2)は75~85度が好ましい。制御部8は照明LE2の点灯および消灯を制御することが可能であり、ハイアングル照明の場合は照明LE2を消灯し、ローアングル照明の場合は照明LE2を点灯する。これにより、図2(D)と同様に、異物FMのみが光る。 The illumination LE2 is oblique illumination, corresponds to the low-angle illumination of the embodiment, and the incident angle (θ2) is preferably 75 to 85 degrees. The control unit 8 can control the lighting LE2 to be turned on and off. In the case of high-angle lighting, the lighting LE2 is turned off, and in the case of low-angle lighting, the lighting LE2 is turned on. As a result, only the foreign matter FM shines as in FIG. 2 (D).

ステージ認識カメラ32および基板認識カメラ44の照明装置もウェハ認識カメラ24の照明装置と同様である。 The lighting devices of the stage recognition camera 32 and the substrate recognition camera 44 are the same as the lighting devices of the wafer recognition camera 24.

次に、制御部8について図11を用いて説明する。図11は図6のダイボンダの制御系の概略構成を示すブロック図である。制御系80は制御部8と駆動部86と信号部87と光学系88とを備える。制御部8は、大別して、主としてCPU(Central Processor Unit)で構成される制御・演算装置81と、記憶装置82と、入出力装置83と、バスライン84と、電源部85とを有する。記憶装置82は、処理プログラムなどを記憶しているRAMで構成されている主記憶装置82aと、制御に必要な制御データや画像データ等を記憶しているHDDやSSD等で構成されている補助記憶装置82bとを有する。入出力装置83は、装置状態や情報等を表示するモニタ83aと、オペレータの指示を入力するタッチパネル83bと、モニタを操作するマウス83cと、光学系88からの画像データを取り込む画像取込装置83dと、を有する。また、入出力装置83は、ダイ供給部1のXYテーブル(図示せず)やボンディングヘッドテーブルのZY駆動軸等の駆動部86を制御するモータ制御装置83eと、種々のセンサ信号や照明装置などのスイッチ等の信号部87から信号を取り込み又は制御するI/O信号制御装置83fとを有する。光学系88には、ウェハ認識カメラ24、ステージ認識カメラ32、基板認識カメラ44が含まれる。制御・演算装置81はバスライン84を介して必要なデータを取込み、演算し、ピックアップヘッド21等の制御や、モニタ83a等に情報を送る。 Next, the control unit 8 will be described with reference to FIG. FIG. 11 is a block diagram showing a schematic configuration of the control system of the die bonder of FIG. The control system 80 includes a control unit 8, a drive unit 86, a signal unit 87, and an optical system 88. The control unit 8 is roughly divided into a control / arithmetic unit 81 mainly composed of a CPU (Central Processor Unit), a storage device 82, an input / output device 83, a bus line 84, and a power supply unit 85. The storage device 82 is an auxiliary device composed of a main storage device 82a composed of a RAM for storing a processing program and the like, and an HDD, an SSD or the like for storing control data, image data and the like necessary for control. It has a storage device 82b. The input / output device 83 includes a monitor 83a for displaying the device status and information, a touch panel 83b for inputting operator instructions, a mouse 83c for operating the monitor, and an image capture device 83d for capturing image data from the optical system 88. And have. Further, the input / output device 83 includes a motor control device 83e that controls a drive unit 86 such as an XY table (not shown) of the die supply unit 1 and a ZZ drive shaft of a bonding head table, various sensor signals, lighting devices, and the like. It has an I / O signal control device 83f that captures or controls a signal from a signal unit 87 such as a switch of the above. The optical system 88 includes a wafer recognition camera 24, a stage recognition camera 32, and a substrate recognition camera 44. The control / arithmetic unit 81 takes in necessary data via the bus line 84, calculates the data, controls the pickup head 21 and the like, and sends the information to the monitor 83a and the like.

制御部8は画像取込装置83dを介してウェハ認識カメラ24、ステージ認識カメラ32および基板認識カメラ44で撮像した画像データを記憶装置82に保存する。保存した画像データに基づいてプログラムしたソフトウェアにより、制御・演算装置81を用いてダイDおよび基板SのパッケージエリアPの位置決め、並びにダイDおよび基板Sの表面検査を行う。制御・演算装置81が算出したダイDおよび基板SのパッケージエリアPの位置に基づいてソフトウェアによりモータ制御装置83eを介して駆動部86を動かす。このプロセスによりウェハ上のダイの位置決めを行い、ピックアップ部2およびボンディング部4の駆動部で動作させダイDを基板SのパッケージエリアP上にボンディングする。使用するウェハ認識カメラ24、ステージ認識カメラ32および基板認識カメラ44はグレースケール、カラー等であり、光強度を数値化する。 The control unit 8 stores the image data captured by the wafer recognition camera 24, the stage recognition camera 32, and the substrate recognition camera 44 in the storage device 82 via the image acquisition device 83d. Using the software programmed based on the stored image data, the control / arithmetic unit 81 is used to position the package area P of the die D and the substrate S, and to inspect the surface of the die D and the substrate S. Based on the positions of the die D and the package area P of the substrate S calculated by the control / arithmetic unit 81, the drive unit 86 is moved by software via the motor control device 83e. By this process, the die on the wafer is positioned and operated by the drive unit of the pickup unit 2 and the bonding unit 4 to bond the die D onto the package area P of the substrate S. The wafer recognition camera 24, the stage recognition camera 32, and the substrate recognition camera 44 to be used are grayscale, color, or the like, and the light intensity is quantified.

次に、図12は図6のダイボンダにおけるダイボンディング工程を説明するフローチャートである。
実施例のダイボンディング工程では、まず、制御部8は、ウェハ11を保持しているウェハリング14をウェハカセットから取り出してウェハ保持台12に載置し、ウェハ保持台12をダイDのピックアップが行われる基準位置まで搬送する(ウェハローディング(工程P1))。次いで、制御部8は、ウェハ認識カメラ24によって取得した画像から、ウェハ11の配置位置がその基準位置と正確に一致するように微調整を行う。
Next, FIG. 12 is a flowchart illustrating a die bonding process in the die bonder of FIG.
In the die bonding step of the embodiment, first, the control unit 8 takes out the wafer ring 14 holding the wafer 11 from the wafer cassette and places it on the wafer holding table 12, and the wafer holding table 12 is picked up by the die D. It is conveyed to the reference position where it is performed (wafer loading (step P1)). Next, the control unit 8 makes fine adjustments so that the arrangement position of the wafer 11 exactly matches the reference position from the image acquired by the wafer recognition camera 24.

次に、制御部8は、ウェハ11が載置されたウェハ保持台12を所定ピッチでピッチ移動させ、水平に保持することによって、最初にピックアップされるダイDをピックアップ位置に配置する(ダイ搬送(工程P2))。ウェハ11は、予めプローバ等の検査装置により、ダイ毎に検査され、ダイ毎に良、不良を示すマップデータが生成され、制御部8の記憶装置82に記憶される。ピックアップ対象となるダイDが良品であるか、不良品であるかの判定はマップデータにより行われる。制御部8は、ダイDが不良品である場合は、ウェハ11が載置されたウェハ保持台12を所定ピッチでピッチ移動させ、次にピックアップされるダイDをピックアップ位置に配置し、不良品のダイDをスキップする。 Next, the control unit 8 arranges the first die D to be picked up at the pickup position by moving the wafer holding table 12 on which the wafer 11 is placed at a predetermined pitch and holding it horizontally (die transfer). (Step P2)). The wafer 11 is inspected in advance for each die by an inspection device such as a prober, and map data indicating good or bad is generated for each die and stored in the storage device 82 of the control unit 8. Whether the die D to be picked up is a non-defective product or a defective product is determined by the map data. When the die D is a defective product, the control unit 8 moves the wafer holding table 12 on which the wafer 11 is placed at a predetermined pitch, arranges the die D to be picked up next at the pickup position, and arranges the defective product. Die D is skipped.

制御部8は、ウェハ認識カメラ24によってピックアップ対象のダイDの主面(上面)を撮影し、取得した画像からピックアップ対象のダイDの上記ピックアップ位置からの位置ずれ量を算出する。制御部8は、この位置ずれ量を基にウェハ11が載置されたウェハ保持台12を移動させ、ピックアップ対象のダイDをピックアップ位置に正確に配置する(ダイ位置決め(工程P3))。 The control unit 8 photographs the main surface (upper surface) of the die D to be picked up by the wafer recognition camera 24, and calculates the amount of misalignment of the die D to be picked up from the pickup position from the acquired image. The control unit 8 moves the wafer holding table 12 on which the wafer 11 is placed based on this amount of misalignment, and accurately arranges the die D to be picked up at the pickup position (die positioning (step P3)).

次いで、制御部8は、ウェハ認識カメラ24によって取得した画像から、ダイDの表面検査を行う(工程P4)。制御部8は図5のステップS1~SAの処理を行う。ここで、制御部8は、ダイDの表面に問題なしと判定した場合には次工程(後述する工程P9)へ進むが、問題ありと判定した場合には、スキップ処理またはエラー停止する。スキップ処理は、ダイDの工程P9以降をスキップし、ウェハ11が載置されたウェハ保持台12を所定ピッチでピッチ移動させ、次にピックアップされるダイDをピックアップ位置に配置する。 Next, the control unit 8 inspects the surface of the die D from the image acquired by the wafer recognition camera 24 (step P4). The control unit 8 performs the processes of steps S1 to SA of FIG. Here, if the control unit 8 determines that there is no problem on the surface of the die D, the process proceeds to the next step (step P9 described later), but if it determines that there is a problem, the control unit 8 skips or stops with an error. In the skip process, steps P9 and subsequent steps of the die D are skipped, the wafer holding table 12 on which the wafer 11 is placed is moved by a predetermined pitch, and the die D to be picked up next is arranged at the pickup position.

制御部8は、基板供給部6で基板S搬送レーン52に載置する(基板ローディング(工程P5))。制御部8は、基板Sを掴み搬送する基板搬送爪51をボンディング位置まで移動させる(基板搬送(工程P6))。 The control unit 8 is placed on the substrate S transport lane 52 by the substrate supply unit 6 (board loading (process P5)). The control unit 8 moves the substrate transfer claw 51 that grabs and conveys the substrate S to the bonding position (board transfer (process P6)).

基板認識カメラ44にて基板を撮像して位置決めを行う(基板位置決め(工程P7))。 The board is imaged by the board recognition camera 44 and positioned (board positioning (process P7)).

次いで、制御部8は、基板認識カメラ44によって取得した画像から、基板SのパッケージエリアPの表面検査を行う(工程P8)。ここで、制御部8は、表面検査で問題があるかどうかを判定し、基板SのパッケージエリアPの表面に問題なしと判定した場合には次工程(後述する工程P9)へ進むが、問題ありと判定した場合には、表面画像を目視で確認するか、さらに高感度の検査や照明条件などを変えた検査を行い、問題がある場合はスキップ処理し、問題がない場合は次工程の処理を行う。スキップ処理は、基板SのパッケージエリアPの該当タブへの工程P10以降をスキップし、基板着工情報に不良登録を行う。 Next, the control unit 8 inspects the surface of the package area P of the substrate S from the image acquired by the substrate recognition camera 44 (step P8). Here, the control unit 8 determines whether or not there is a problem in the surface inspection, and if it is determined that there is no problem in the surface of the package area P of the substrate S, the process proceeds to the next step (step P9 described later), but there is a problem. If it is determined to be present, the surface image is visually confirmed, or a high-sensitivity inspection or an inspection with different lighting conditions is performed. If there is a problem, skip processing is performed, and if there is no problem, the next process is performed. Perform processing. In the skip process, steps P10 and subsequent steps to the corresponding tab in the package area P of the substrate S are skipped, and defects are registered in the substrate construction start information.

制御部8は、ダイ供給部1によってピックアップ対象のダイDを正確にピックアップ位置に配置した後、コレット22を含むピックアップヘッド21によってダイDをダイシングテープ16からピックアップし(ダイハンドリング(工程P9))、中間ステージ31に載置する(工程P10)。制御部8は、中間ステージ31に載置したダイの姿勢ずれ(回転ずれ)の検出をステージ認識カメラ32にて撮像して行う(ダイの位置検査(工程P11))。制御部8は、姿勢ずれがある場合は中間ステージ31に設けられた旋回駆動装置(不図示)によって実装位置を有する実装面に平行な面で中間ステージ31を旋回させて姿勢ずれを補正する。 The control unit 8 accurately arranges the die D to be picked up at the pickup position by the die supply unit 1, and then picks up the die D from the dicing tape 16 by the pickup head 21 including the collet 22 (die handling (step P9)). , Placed on the intermediate stage 31 (step P10). The control unit 8 detects the posture deviation (rotational deviation) of the die placed on the intermediate stage 31 with the stage recognition camera 32 (die position inspection (step P11)). When there is a posture deviation, the control unit 8 rotates the intermediate stage 31 on a surface parallel to the mounting surface having the mounting position by a turning drive device (not shown) provided on the intermediate stage 31 to correct the posture deviation.

制御部8は、ステージ認識カメラ32によって取得した画像から、ダイDの表面検査を行う(工程P12)。制御部8は図5のステップS1~SAの処理を行う。ここで、制御部8は、ダイDの表面に問題なしと判定した場合には次工程(後述する工程P13)へ進むが、問題ありと判定した場合には、スキップ処理またはエラー停止する。スキップ処理は、そのダイを図示しない不良品トレーなどに載置して、ダイDの工程P13以降をスキップし、ウェハ11が載置されたウェハ保持台12を所定ピッチでピッチ移動させ、次にピックアップされるダイDをピックアップ位置に配置する。 The control unit 8 inspects the surface of the die D from the image acquired by the stage recognition camera 32 (step P12). The control unit 8 performs the processes of steps S1 to SA of FIG. Here, if the control unit 8 determines that there is no problem on the surface of the die D, the process proceeds to the next step (step P13 described later), but if it determines that there is a problem, the control unit 8 skips or stops with an error. In the skip process, the die is placed on a defective tray (not shown), the steps P13 and subsequent steps of the die D are skipped, the wafer holding table 12 on which the wafer 11 is placed is moved by a predetermined pitch, and then the die is moved at a predetermined pitch. The die D to be picked up is placed at the pick-up position.

制御部8は、コレット42を含むボンディングヘッド41によって中間ステージ31からダイDをピックアップし、基板SのパッケージエリアPまたは既に基板SのパッケージエリアPにボンディングされているダイにダイボンディングする(ダイアタッチ(工程P13))。 The control unit 8 picks up the die D from the intermediate stage 31 by the bonding head 41 including the collet 42, and die-bonds the die D to the package area P of the substrate S or the die already bonded to the package area P of the substrate S (diatouch). (Step P13)).

制御部8は、ダイDをボンディングした後、そのボンディング位置が正確になされているかを検査する(ダイと基板の相対位置検査(工程P14))。このとき、後述するダイの位置合わせと同様にダイの中心と、タブの中心を求め、相対位置が正しいかを検査する。 After bonding the die D, the control unit 8 inspects whether the bonding position is accurate (relative position inspection between the die and the substrate (step P14)). At this time, the center of the die and the center of the tab are obtained in the same manner as the alignment of the die described later, and it is inspected whether the relative position is correct.

次いで、制御部8は、基板認識カメラ44によって取得した画像から、ダイDおよび基板Sの表面検査を行う(工程P15)。制御部8は図5のステップS1~SAの処理を行う。ここで、制御部8は、ダイDの表面に問題なしと判定した場合には次工程(後述する工程P9)へ進むが、問題ありと判定した場合には、スキップ処理またはエラー停止する。スキップ処理では、基板着工情報に不良登録を行う。 Next, the control unit 8 inspects the surfaces of the die D and the substrate S from the image acquired by the substrate recognition camera 44 (step P15). The control unit 8 performs the processes of steps S1 to SA of FIG. Here, if the control unit 8 determines that there is no problem on the surface of the die D, the process proceeds to the next step (step P9 described later), but if it determines that there is a problem, the control unit 8 skips or stops with an error. In the skip process, defects are registered in the board construction start information.

以後、同様の手順に従ってダイDが1個ずつ基板SのパッケージエリアPにボンディングする。1つの基板のボンディングが完了すると、基板搬送爪51で基板Sを基板搬出部7まで移動して(基板搬送(工程P16))、基板搬出部7に基板Sを渡す(基板アンローディング(工程P17))。 After that, the dies D are bonded to the package area P of the substrate S one by one according to the same procedure. When the bonding of one substrate is completed, the substrate S is moved to the substrate unloading portion 7 by the substrate transport claw 51 (board transport (process P16)), and the substrate S is passed to the substrate unloading portion 7 (board unloading (process P17). )).

以後、同様の手順に従ってダイDが1個ずつダイシングテープ16から剥がされる(工程P9)。不良品を除くすべてのダイDのピックアップが完了すると、それらダイDをウェハ11の外形で保持していたダイシングテープ16およびウェハリング14等をウェハカセットへアンローディングする(工程P18)。 After that, the dies D are peeled off from the dicing tape 16 one by one according to the same procedure (step P9). When the pickup of all the dies D except the defective products is completed, the dicing tape 16 and the wafer ring 14 and the like holding the dies D in the outer shape of the wafer 11 are unloaded to the wafer cassette (step P18).

クラックの表面検査は、ダイ位置認識を行う場所であるダイ供給部、中間ステージ、およびボンディングステージの少なくとも1か所で行ってもよいが、すべての箇所で行うのがより好ましい。ダイ供給部で行えば、早くクラックを検出することができる。中間ステージに行えば、ダイ供給部で検出できなかったクラックまたはピックアップ工程以降で発生したクラック(ボンディング工程よりも前に顕在化しなかったクラック)をボンディング前に検出することができる。また、ボンディングステージに行えば、ダイ供給部および中間ステージで検出できなかったクラック(ボンディング工程よりも前に顕在化しなかったクラック)またはボンディング工程以降で発生したクラックを、次のダイを積層するボンディング前に、または基板排出前に検出することができる。 The surface inspection of the crack may be performed at at least one place of the die supply part, the intermediate stage, and the bonding stage where the die position recognition is performed, but it is more preferable to perform the surface inspection at all the places. If it is done in the die supply section, cracks can be detected quickly. If the intermediate stage is performed, cracks that could not be detected in the die supply unit or cracks that occurred after the pick-up process (cracks that did not become apparent before the bonding process) can be detected before bonding. Further, if the bonding stage is performed, cracks that could not be detected in the die supply section and the intermediate stage (cracks that did not become apparent before the bonding process) or cracks generated after the bonding process are bonded by laminating the next die. It can be detected before or before the substrate is ejected.

以上、本発明者によってなされた発明を実施形態および実施例に基づき具体的に説明したが、本発明は、上記実施例および変形例に限定されるものではなく、種々変更可能であることはいうまでもない。 The invention made by the present inventor has been specifically described above based on the embodiments and examples, but the present invention is not limited to the above examples and modifications, and can be variously modified. Not to mention.

例えば、実施例ではハイアングル照明用斜光照明およびローアングル照明用斜光照明の二つを設けることを説明したが、一つの斜光照明を移動してハイアングル照明およびローアングル照明としてもよい。
また、ハイアングル照明は同軸照明を用い、ローアングル照明は斜光照明を用いるようにしてもよい。
For example, in the embodiment, it has been described that two oblique lighting for high-angle illumination and oblique illumination for low-angle illumination are provided, but one oblique illumination may be moved to provide high-angle illumination and low-angle illumination.
Further, coaxial illumination may be used for high-angle illumination, and oblique illumination may be used for low-angle illumination.

また、実施例ではダイ位置認識の後にダイ外観検査認識を行っているが、ダイ外観検査認識の後にダイ位置認識を行ってもよい。 Further, in the embodiment, the die appearance inspection recognition is performed after the die position recognition, but the die position recognition may be performed after the die appearance inspection recognition.

また、実施例ではウェハの裏面にDAFが貼付されているが、DAFはなくてもよい。 Further, in the embodiment, the DAF is attached to the back surface of the wafer, but the DAF may not be present.

また、実施例ではピックアップヘッドおよびボンディングヘッドをそれぞれ1つ備えているが、それぞれ2つ以上であってもよい。また、実施例では中間ステージを備えているが、中間ステージがなくてもよい。この場合、ピックアップヘッドとボンディングヘッドは兼用してもよい。 Further, in the embodiment, one pickup head and one bonding head are provided, but two or more of each may be provided. Further, although the intermediate stage is provided in the embodiment, the intermediate stage may not be provided. In this case, the pickup head and the bonding head may be used in combination.

また、実施例ではダイの表面を上にしてボンディングされるが、ダイをピックアップ後ダイの表裏を反転させて、ダイの裏面を上にしてボンディングしてもよい。この場合、中間ステージは設けなくてもよい。この装置はフリップチップボンダという。 Further, in the embodiment, the die is bonded with the front surface facing up, but after picking up the die, the front and back surfaces of the die may be inverted and the die may be bonded with the back surface facing up. In this case, the intermediate stage may not be provided. This device is called a flip chip bonder.

また、実施例ではボンディングヘッドを備えるが、ボンディングヘッドがなくてもよい。この場合は、ピックアップされたダイは容器等に載置される。この装置はピックアップ装置という。 Further, although the bonding head is provided in the embodiment, the bonding head may not be provided. In this case, the picked-up die is placed in a container or the like. This device is called a pickup device.

10・・・ダイボンダ
1・・・ダイ供給部
13・・・突上げユニット
2・・・ピックアップ部
24・・・ウェハ認識カメラ
3・・・アライメント部
31・・・中間ステージ
32・・・ステージ認識カメラ
4・・・ボンディング部
41・・・ボンディングヘッド
42・・・コレット
44・・・基板認識カメラ
5・・・搬送部
51・・・基板搬送爪
8・・・制御部
S・・・基板
BS・・・ボンディングステージ
D・・・ダイ
P・・・パッケージエリア
CA・・・カメラ
LE・・・照明
OS・・・光学系
10 ... Die bonder 1 ... Die supply unit 13 ... Push-up unit 2 ... Pickup unit 24 ... Wafer recognition camera 3 ... Alignment unit 31 ... Intermediate stage 32 ... Stage recognition Camera 4 ・ ・ ・ Bonding part 41 ・ ・ ・ Bonding head 42 ・ ・ ・ Collet 44 ・ ・ ・ Board recognition camera 5 ・ ・ ・ Transfer part 51 ・ ・ ・ Board transfer claw 8 ・ ・ ・ Control part S ・ ・ ・ Board BS・ ・ ・ Bonding stage D ・ ・ ・ Die P ・ ・ ・ Package area CA ・ ・ ・ Camera LE ・ ・ ・ Lighting OS ・ ・ ・ Optical system

Claims (17)

ダイを撮像する撮像装置と、
前記ダイを前記撮像装置の光学軸に対して45度よりも小さい角度で光を照射する第一状態と45度よりも大きい角度で光を照射する第二状態とを有する照明装置と、
前記撮像装置および前記照明装置を制御する制御装置と、
を備え、
前記制御装置は、
前記照明装置を前記第一状態にして前記撮像装置により前記ダイを撮像した第一画像と前記照明装置を前記第二状態にして前記撮像装置により前記ダイを撮像した第二画像とに基づいて、前記ダイの表面の異常を認識し、
前記第二画像で認識した異常を異物とし、前記第一画像で認識した異常のうち前記第二画像で認識した異常を除いたものをクラックと認識するよう構成される半導体製造装置。
An imaging device that captures the die and
A lighting device having a first state in which the die is irradiated with light at an angle smaller than 45 degrees with respect to the optical axis of the imaging device and a second state in which the die is irradiated with light at an angle larger than 45 degrees.
A control device that controls the image pickup device and the lighting device,
With
The control device
Based on the first image in which the lighting device is in the first state and the die is imaged by the imaging device and the second image in which the lighting device is in the second state and the die is imaged by the imaging device. Recognizing the abnormality on the surface of the die ,
A semiconductor manufacturing apparatus configured to treat an abnormality recognized in the second image as a foreign substance and to recognize an abnormality recognized in the first image excluding the abnormality recognized in the second image as a crack .
請求項1の半導体製造装置において、
前記照明装置は第一斜光照明と第二斜光照明を備え、
前記制御装置は、
前記第一斜光照明を点灯し、前記第二斜光照明を消灯することにより前記照明装置を前記第一状態にし、
前記第一斜光照明を消灯し、前記第二斜光照明を点灯することにより前記照明装置を前記第二状態にする半導体製造装置。
In the semiconductor manufacturing apparatus of claim 1,
The lighting device includes a first oblique light illumination and a second oblique light illumination.
The control device is
By turning on the first oblique light illumination and turning off the second oblique light illumination, the illuminating device is put into the first state.
A semiconductor manufacturing device that puts the lighting device into the second state by turning off the first oblique light illumination and turning on the second oblique light illumination.
請求項1の半導体製造装置において、
前記照明装置は一つの照明であり、
前記制御装置は、前記照明装置を移動することにより、前記照明装置を前記第一状態および前記第二状態にするよう構成される半導体製造装置。
In the semiconductor manufacturing apparatus of claim 1,
The lighting device is one type of lighting.
The control device is a semiconductor manufacturing device configured to bring the lighting device into the first state and the second state by moving the lighting device.
請求項の半導体製造装置において、
前記制御装置は、前記第二画像の異常部分の中心座標の所定半径内に前記第一画像の異常部分の中心座標がある場合、異常部分を異物と判断するよう構成される半導体製造装置。
In the semiconductor manufacturing apparatus of claim 1 ,
The control device is a semiconductor manufacturing device configured to determine the abnormal portion as a foreign substance when the center coordinates of the abnormal portion of the first image are within a predetermined radius of the center coordinates of the abnormal portion of the second image.
請求項の半導体製造装置において、
前記制御装置は、前記第二画像の異常部分を膨張処理して前記第一画像と差分処理し、残っている部分をクラックと判断するよう構成される半導体製造装置。
In the semiconductor manufacturing apparatus of claim 1 ,
The control device is a semiconductor manufacturing device configured to expand an abnormal portion of the second image, perform a difference process from the first image, and determine the remaining portion as a crack.
請求項1の半導体製造装置において、さらに、
前記ダイが貼り付けられたダイシングテープを保持するウェハリングホルダを有するダイ供給部を備え、
前記制御装置は前記撮像装置および前記照明装置を用いて前記ダイシングテープに貼り付けられた前記ダイを撮像するよう構成される半導体製造装置。
In the semiconductor manufacturing apparatus of claim 1, further
A die supply unit having a wafer ring holder for holding the dicing tape to which the die is attached is provided.
The control device is a semiconductor manufacturing device configured to image the die attached to the dicing tape by using the image pickup device and the lighting device.
請求項1の半導体製造装置において、さらに、
前記ダイを基板または既にボンディングされているダイ上にボンディングするボンディングヘッドを備え、
前記制御装置は前記撮像装置および前記照明装置を用いて前記基板またはダイ上にボンディングされたダイを撮像するよう構成される半導体製造装置。
In the semiconductor manufacturing apparatus of claim 1, further
A bonding head for bonding the die onto a substrate or a die that has already been bonded is provided.
The control device is a semiconductor manufacturing device configured to image a die bonded onto the substrate or die by using the image pickup device and the illumination device.
請求項1の半導体製造装置において、さらに、
前記ダイをピックアップするピックアップヘッドと、
前記ピックアップされたダイが載置される中間ステージと、
を備え、
前記制御装置は前記撮像装置および前記照明装置を用いて前記中間ステージの上に載置されたダイを撮像するよう構成される半導体製造装置。
In the semiconductor manufacturing apparatus of claim 1, further
A pickup head that picks up the die and
The intermediate stage on which the picked-up die is placed and
With
The control device is a semiconductor manufacturing device configured to image a die mounted on the intermediate stage by using the image pickup device and the lighting device.
請求項3の半導体製造装置において、
さらに、エア噴き付けまたは吸い取りを行う異物除去装置を備え、
前記制御装置は前記異常が前記異物であると判断する場合、前記異物除去装置により前記異物の除去処理を行うよう構成される半導体製造装置。
In the semiconductor manufacturing apparatus of claim 3,
In addition, it is equipped with a foreign matter removal device that blows or sucks air.
A semiconductor manufacturing device configured to remove the foreign matter by the foreign matter removing device when the control device determines that the abnormality is the foreign matter.
(a)請求項1乃至5の何れか1項の半導体製造装置を準備する工程と、
(b)ダイが貼付されたダイシングテープを保持するウェハリングホルダを搬入する工程と、
(c)基板を搬入する工程と、
(d)前記ダイをピックアップする工程と、
(e)前記ピックアップしたダイを前記基板または既に前記基板にボンディングされているダイ上にボンディングする工程と、
を含む半導体装置の製造方法。
(A) The step of preparing the semiconductor manufacturing apparatus according to any one of claims 1 to 5.
(B) The process of carrying in the wafer ring holder that holds the dicing tape to which the die is attached, and
(C) The process of bringing in the substrate and
(D) The process of picking up the die and
(E) A step of bonding the picked-up die onto the substrate or a die that has already been bonded to the substrate.
A method for manufacturing a semiconductor device including.
請求項10の半導体装置の製造方法において、
前記(d)工程は前記ピックアップされたダイを中間ステージに載置し、
前記(e)工程は前記中間ステージに載置されたダイをピックアップする半導体装置の製造方法。
In the method for manufacturing a semiconductor device according to claim 10,
In step (d), the picked-up die is placed on an intermediate stage, and the picked-up die is placed on an intermediate stage.
The step (e) is a method for manufacturing a semiconductor device that picks up a die mounted on the intermediate stage.
請求項10の半導体装置の製造方法において、さらに、
(g)前記(d)工程の前に、前記撮像装置および前記照明装置を用いて前記ダイの表面検査を行う工程を含む半導体装置の製造方法。
In the method for manufacturing a semiconductor device according to claim 10, further
(G) A method for manufacturing a semiconductor device, which comprises a step of inspecting the surface of the die using the imaging device and the lighting device before the step (d).
請求項10の半導体装置の製造方法において、さらに、
(h)前記(e)工程の後に、前記撮像装置および前記照明装置を用いて前記ダイの表面検査を行う工程を含む半導体装置の製造方法。
In the method for manufacturing a semiconductor device according to claim 10, further
(H) A method for manufacturing a semiconductor device, which comprises a step of performing a surface inspection of the die using the imaging device and the lighting device after the step (e).
請求項11の半導体装置の製造方法において、さらに、
(i)前記(d)工程の後であって前記(e)工程の前に、前記撮像装置および前記照明装置を用いて前記ダイの表面検査を行う工程を含む半導体装置の製造方法。
In the method for manufacturing a semiconductor device according to claim 11, further
(I) A method for manufacturing a semiconductor device, which comprises a step of inspecting the surface of the die using the imaging device and the lighting device after the step (d) and before the step (e).
請求項12の半導体装置の製造方法において、
前記(g)工程は、
(g1)前記ダイの表面上の異常があるかどうかを判断する工程と、
(g2)前記ダイの表面上に異常がある場合は、前記異常が異物かクラックかを判断する工程と、
(g3)前記異常が前記クラックの場合、スキップ処理またはエラー停止処理を行う工程と、
(g4)前記異常が前記異物の場合、異物除去処理を行う工程と、
を含む半導体装置の製造方法。
In the method for manufacturing a semiconductor device according to claim 12,
The step (g) is
(G1) A step of determining whether or not there is an abnormality on the surface of the die, and
(G2) When there is an abnormality on the surface of the die, a step of determining whether the abnormality is a foreign substance or a crack, and
(G3) When the abnormality is the crack, a step of performing skip processing or error stop processing and
(G4) When the abnormality is the foreign matter, the step of performing the foreign matter removal process and
A method for manufacturing a semiconductor device including.
請求項13の半導体装置の製造方法において、
前記(h)工程は、
(h1)前記ダイの表面上の異常があるかどうかを判断する工程と、
(h2)前記ダイの表面上に異常がある場合は、前記異常が異物かクラックかを判断する工程と、
(h3)前記異常が前記クラックの場合、スキップ処理またはエラー停止処理を行う工程と、
(h4)前記異常が前記異物の場合、異物除去処理を行う工程と、
を含む半導体装置の製造方法。
In the method for manufacturing a semiconductor device according to claim 13,
The step (h) is
(H1) A step of determining whether or not there is an abnormality on the surface of the die, and
(H2) When there is an abnormality on the surface of the die, a step of determining whether the abnormality is a foreign substance or a crack, and
(H3) When the abnormality is the crack, a step of performing a skip process or an error stop process and
(H4) When the abnormality is the foreign matter, the step of performing the foreign matter removal process and
A method for manufacturing a semiconductor device including.
請求項14の半導体装置の製造方法において、
前記(i)工程は、
(i1)前記ダイの表面上の異常があるかどうかを判断する工程と、
(i2)前記ダイの表面上に異常がある場合は、前記異常が異物かクラックかを判断する工程と、
(i3)前記異常が前記クラックの場合、スキップ処理またはエラー停止処理を行う工程と、
(i4)前記異常が前記異物の場合、異物除去処理を行う工程と、
を含む半導体装置の製造方法。
In the method for manufacturing a semiconductor device according to claim 14,
The step (i) is
(I1) A step of determining whether or not there is an abnormality on the surface of the die, and
(I2) When there is an abnormality on the surface of the die, a step of determining whether the abnormality is a foreign substance or a crack, and
(I3) When the abnormality is the crack, a step of performing a skip process or an error stop process and
(I4) When the abnormality is the foreign matter, the step of performing the foreign matter removal process and
A method for manufacturing a semiconductor device including.
JP2018133873A 2018-07-17 2018-07-17 Semiconductor manufacturing equipment and manufacturing method of semiconductor equipment Active JP7102271B2 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2018133873A JP7102271B2 (en) 2018-07-17 2018-07-17 Semiconductor manufacturing equipment and manufacturing method of semiconductor equipment
TW108118365A TWI729397B (en) 2018-07-17 2019-05-28 Semiconductor manufacturing device and manufacturing method of semiconductor device
KR1020190084154A KR102219591B1 (en) 2018-07-17 2019-07-12 Apparatus for manufacturing semiconductor and method of manufacturing semiconductor device
CN201910634442.4A CN110729210B (en) 2018-07-17 2019-07-12 Semiconductor manufacturing apparatus and method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018133873A JP7102271B2 (en) 2018-07-17 2018-07-17 Semiconductor manufacturing equipment and manufacturing method of semiconductor equipment

Publications (2)

Publication Number Publication Date
JP2020013841A JP2020013841A (en) 2020-01-23
JP7102271B2 true JP7102271B2 (en) 2022-07-19

Family

ID=69170034

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018133873A Active JP7102271B2 (en) 2018-07-17 2018-07-17 Semiconductor manufacturing equipment and manufacturing method of semiconductor equipment

Country Status (4)

Country Link
JP (1) JP7102271B2 (en)
KR (1) KR102219591B1 (en)
CN (1) CN110729210B (en)
TW (1) TWI729397B (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7239507B2 (en) 2020-01-30 2023-03-14 株式会社日立製作所 ALERT OUTPUT TIMING CONTROL DEVICE, ALERT OUTPUT TIMING CONTROL METHOD, ALERT OUTPUT TIMING CONTROL PROGRAM
JP7373436B2 (en) * 2020-03-09 2023-11-02 ファスフォードテクノロジ株式会社 Die bonding equipment and semiconductor device manufacturing method
JP7437987B2 (en) 2020-03-23 2024-02-26 ファスフォードテクノロジ株式会社 Die bonding equipment and semiconductor device manufacturing method
JP2022026730A (en) 2020-07-31 2022-02-10 ファスフォードテクノロジ株式会社 Manufacturing methods of die bonding device and semiconductor device
JP2022182232A (en) 2021-05-28 2022-12-08 ファスフォードテクノロジ株式会社 Method for manufacturing die bonding device and semiconductor device
TW202345252A (en) 2022-01-06 2023-11-16 日商捷進科技有限公司 Semiconductor manufacturing device, inspection device, and method for manufacturing semiconductor

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020093812A1 (en) 2001-01-12 2002-07-18 Electroglas, Inc. Method and apparatus for illuminating projecting features on the surface of a semiconductor wafer
JP2008270278A (en) 2007-04-16 2008-11-06 Nec Electronics Corp Semiconductor manufacturing apparatus, and manufacturing method of semiconductor device
JP2010223964A (en) 2010-04-26 2010-10-07 Hitachi Ltd Apparatus and method for defect inspection
JP2017117916A (en) 2015-12-24 2017-06-29 ファスフォードテクノロジ株式会社 Semiconductor manufacturing device, and method of manufacturing semiconductor device

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57132044A (en) * 1981-02-10 1982-08-16 Hitachi Metals Ltd Discriminating method of surface defect
JPS6157837A (en) * 1984-08-30 1986-03-24 Toshiba Corp Inspecting device for outer appearance
JPH061183B2 (en) * 1985-10-03 1994-01-05 株式会社日立製作所 Defect inspection method and apparatus
JPH07151693A (en) * 1993-11-30 1995-06-16 Electroplating Eng Of Japan Co Appearance inspection method and appearance inspection apparatus used for the method
JP2000162141A (en) * 1998-11-27 2000-06-16 Hitachi Ltd Defect inspecting device and method
JP2001118899A (en) * 1999-10-19 2001-04-27 Mitsubishi Electric Corp Inspection apparatus for foreign object and pattern defect
JP2003098111A (en) * 2000-09-21 2003-04-03 Hitachi Ltd Method for inspecting defect and apparatus therefor
US6864971B2 (en) * 2001-03-27 2005-03-08 Isoa, Inc. System and method for performing optical inspection utilizing diffracted light
TW589723B (en) * 2001-09-10 2004-06-01 Ebara Corp Detecting apparatus and device manufacturing method
WO2003028089A1 (en) * 2001-09-19 2003-04-03 Olympus Optical Co., Ltd. Semiconductor wafer inspection system
JP4878907B2 (en) * 2006-05-08 2012-02-15 三菱電機株式会社 Image inspection apparatus and image inspection method using the image inspection apparatus
KR100863341B1 (en) * 2008-03-28 2008-10-15 와이즈플래닛(주) Particle inspection system of fpd and wafer using of repetition image
KR20090126066A (en) * 2008-06-03 2009-12-08 삼성테크윈 주식회사 Apparatus for illuminating for inspection of printed circuit board and apparatus for inspecting the same
US20150294449A1 (en) * 2014-04-15 2015-10-15 Texas Instruments Incorporated Detect edge chip
JP6705668B2 (en) * 2016-03-11 2020-06-03 ファスフォードテクノロジ株式会社 Die bonding apparatus and semiconductor device manufacturing method
SG11201900112TA (en) * 2016-07-05 2019-02-27 Canon Machinery Inc Defect detection device, defect detection method, wafer, semiconductor chip, semiconductor device, die bonder, bonding method, semiconductor manufacturing method, and semiconductor device manufacturing method

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020093812A1 (en) 2001-01-12 2002-07-18 Electroglas, Inc. Method and apparatus for illuminating projecting features on the surface of a semiconductor wafer
JP2008270278A (en) 2007-04-16 2008-11-06 Nec Electronics Corp Semiconductor manufacturing apparatus, and manufacturing method of semiconductor device
JP2010223964A (en) 2010-04-26 2010-10-07 Hitachi Ltd Apparatus and method for defect inspection
JP2017117916A (en) 2015-12-24 2017-06-29 ファスフォードテクノロジ株式会社 Semiconductor manufacturing device, and method of manufacturing semiconductor device

Also Published As

Publication number Publication date
KR20200008953A (en) 2020-01-29
KR102219591B1 (en) 2021-02-25
CN110729210A (en) 2020-01-24
TW202006849A (en) 2020-02-01
CN110729210B (en) 2023-09-26
TWI729397B (en) 2021-06-01
JP2020013841A (en) 2020-01-23

Similar Documents

Publication Publication Date Title
JP7102271B2 (en) Semiconductor manufacturing equipment and manufacturing method of semiconductor equipment
JP6846958B2 (en) Manufacturing method of die bonding equipment and semiconductor equipment
JP6685126B2 (en) Semiconductor manufacturing apparatus and semiconductor device manufacturing method
JP7029900B2 (en) Manufacturing method of die bonding equipment and semiconductor equipment
CN108364880B (en) Semiconductor manufacturing apparatus and method for manufacturing semiconductor device
JP7225337B2 (en) Semiconductor manufacturing equipment and semiconductor device manufacturing method
JP7010633B2 (en) Semiconductor manufacturing equipment and methods for manufacturing semiconductor equipment
JP7082862B2 (en) Die bonding equipment, semiconductor equipment manufacturing method and semiconductor manufacturing system
JP2022098312A (en) Die bonding device and manufacturing method of semiconductor device
JP7437987B2 (en) Die bonding equipment and semiconductor device manufacturing method
KR102304880B1 (en) Semiconductor manufacturing apparatus and method for manufacturing semiconductor device
TWI823297B (en) Die bonding device and method for manufacturing semiconductor device
JP2023100562A (en) Semiconductor manufacturing device, inspection device, and method for manufacturing semiconductor
JPH07193398A (en) Automatic assembly/mounting device and its method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210528

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220322

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220323

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220511

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220621

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220706

R150 Certificate of patent or registration of utility model

Ref document number: 7102271

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150