JP2018148552A - 半導体スイッチング装置のゲート電流を制御する回路 - Google Patents

半導体スイッチング装置のゲート電流を制御する回路 Download PDF

Info

Publication number
JP2018148552A
JP2018148552A JP2018028322A JP2018028322A JP2018148552A JP 2018148552 A JP2018148552 A JP 2018148552A JP 2018028322 A JP2018028322 A JP 2018028322A JP 2018028322 A JP2018028322 A JP 2018028322A JP 2018148552 A JP2018148552 A JP 2018148552A
Authority
JP
Japan
Prior art keywords
switching device
semiconductor switching
current
circuit
gate current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018028322A
Other languages
English (en)
Other versions
JP6513245B2 (ja
Inventor
セカール コンダパリ ラーマチャンドラ
Sekhar Kondapalli Ramachandra
セカール コンダパリ ラーマチャンドラ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of JP2018148552A publication Critical patent/JP2018148552A/ja
Application granted granted Critical
Publication of JP6513245B2 publication Critical patent/JP6513245B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16Modifications for eliminating interference voltages or currents
    • H03K17/161Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F29/00Variable transformers or inductances not covered by group H01F21/00
    • H01F29/14Variable transformers or inductances not covered by group H01F21/00 with variable magnetic bias
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/081Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
    • H03K17/0812Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit
    • H03K17/08122Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit in field-effect transistor switches
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/081Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
    • H03K17/0812Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit
    • H03K17/08128Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit in composite switches
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16Modifications for eliminating interference voltages or currents
    • H03K17/161Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
    • H03K17/163Soft switching
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16Modifications for eliminating interference voltages or currents
    • H03K17/168Modifications for eliminating interference voltages or currents in composite switches

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Power Conversion In General (AREA)
  • Electronic Switches (AREA)

Abstract

【課題】本開示は、半導体スイッチング装置のゲート電流を制御する回路および方法を開示する。
【解決手段】回路は、半導体スイッチング装置のゲート端子に接続される電流制御可変インダクタと、フィードバック制御回路とを備える。フィードバック制御回路は、時間に対するゲート電流の瞬時変化率を計算する差分モジュールと、基準電圧を発生する基準発生器と、半導体スイッチング装置のゲート電流を制御するために可変インダクタのインダクタンスの値を制御する制御部とを備える。
【選択図】図3

Description

本開示は半導体スイッチング装置に関する。特に、限定はしないが、本開示は、半導体スイッチング装置の最適動作のために半導体スイッチング装置のゲート電流を調整するフィードバック制御回路を開示する。
半導体スイッチング装置では、電界効果トランジスタ(FET:Field Effect Transistor)または金属酸化物半導体電界効果トランジスタ(MOSFET:Metal Oxide Semiconductor-FET)、絶縁ゲートバイポーラトランジスタ(IGBT:Insulated Gate Bipolar Transistor)、バイポーラ接合トランジスタ(BJT:Bipolar Junction Transistor)などが一定DC源から裁断波(chopped wave)を得るのに一般的に用いられた。チョッピングするプロセスの際、スイッチング装置では、スイッチングする方法によっては電磁気(EM:electromagnetic)ノイズ問題と熱暴走問題との両方が生じやすい。ゲート端子電圧および電流の制御は、どの半導体装置でもスイッチングする一般的な方法である。一般的に、スイッチング装置を高速でオンオフするのに高い変化率のゲートトリガ電流が推奨される。高い変化率の電流(ゲート回路と主回路との両方)は、半導体スイッチング装置に関連する誘導性回路および容量性回路と相互作用し、回路の電磁ノイズを引き起こす。国際的な基準によれば、EMノイズ(導電性のノイズおよび放射性のノイズ)は所定の限度内になければならない。ノイズレベルを下げるためには、オン時間およびオフ時間を長くしてスイッチング装置を動作させなければならない。
しかしながら、長いオン時間およびオフ時間で半導体スイッチング装置を動作させると、スイッチングロスが大きい熱挙動が生じる。スイッチングロスが大きいと、スイッチ熱暴走問題が生じる。
したがって、EMノイズと熱暴走問題とのトレードオフが存在することは明らかである。通常のシステムでは、EMノイズを加減するか、半導体スイッチング装置の熱問題を低減するかのいずれかに対処している。
図1Aは、半導体スイッチング装置のゲート電流の振幅を制御する通常の回路を示す。図1Aでは、CGSは、半導体スイッチング装置のゲート端子およびソース端子の静電容量を指す。コンデンサCGSの電圧は半導体スイッチング装置のオン時間およびオフ時間を決定する。CGSを非常に高速で充電すると、EMノイズ問題が起こり、熱挙動低速スイッチングでは、オン期間およびオフ期間が長くなり、スイッチ熱暴走問題が生じる。
図1Bは、半導体スイッチング装置のゲート電流を制御する通常の回路を示す。図1Bでは、インダクタが半導体スイッチング装置の入力ゲート端子に配置されている。インダクタを用いてゲート電流を調整することができることで、半導体スイッチング装置の長いオンオフ期間を操作することができ、これにより、電磁ノイズ問題を低減することができるが、熱問題が起こる場合がある。ただし、インダクタンスの値は個々の回路に応じて変わる。インダクタンスの値は個々の回路について計算しなければならない。したがって、図1Bの回路では、半導体スイッチング装置に関連する異なる回路に利用することができる共通の解決手段が提供されない。
この背景技術の項で開示されている知識は、本発明の一般的な背景の理解を容易にするためのものにすぎず、この知識が当業者にとって既知である先行技術を形成することの自認または示唆の任意の形態としてとらえるべきではない。
一実施形態では、本開示は、半導体スイッチング装置のゲート電流を制御する回路を開示する。回路は、半導体スイッチング装置のゲート端子に接続される電流制御可変インダクタと、フィードバック制御回路とを備える。フィードバック制御回路は、時間に対するゲート電流の瞬時変化率を計算する差分モジュールと、基準信号を発生する基準発生器と、半導体スイッチング装置のゲート電流を制御するために可変インダクタのインダクタンスの値を制御する制御部とを備える。
一実施形態では、本開示は、半導体スイッチング装置のゲート電流を制御する方法を開示する。方法は、ゲート電流を、電流制御可変インダクタを通じて半導体スイッチング装置のゲート端子に提供することを含む。時間に対するゲート電流の瞬時変化率を、基準パラメータおよび測定パラメータに基づいて基準電圧を発生させること、ならびに、誤差信号に基づいて電流を発生することによって可変インダクタのインダクタンス値を調整すること、により、ゲート電流の瞬時変化率を求め、このゲート電流の瞬時変化率と基準電圧とに基づいて誤差信号を計算し、これにより、半導体スイッチング装置のゲート電流を制御する。
上記概要は例示にしかすぎず、何らかに限定することを意図しない。上記の例示態様、実施形態および特徴に加えて、さらなる態様、実施形態および特徴が図面および以下の詳細な説明を参照することによって明らかになる。
本開示の新規の特徴および特性は添付の特許請求の範囲に示されている。ただし、例示実施形態の以下の詳細な説明を参照することで、添付の図面とともに読めば、開示自体、ならびに使用の好ましい様式、さらなる目的およびその利点がよりよく理解される。1つ以上の実施形態が例のみとして添付の図面に関して以下記載されている。添付の図面では、同様の参照符号は同様の要素を表す。添付の図面は以下の通りである。
半導体スイッチング装置のゲート電流を制御する通常の回路を示す。 半導体スイッチング装置のゲート電流を調整するインダクタを有する通常の回路を示す。 本開示のいくつかの実施形態に係る、半導体スイッチング装置のゲート電流を制御する回路を示す。 本開示のいくつかの実施形態に係る、半導体スイッチング装置のゲート電流を制御するためのフィードバック制御回路の実現例を示す。 本開示のいくつかの実施形態に係る、半導体スイッチング装置のゲート電流を制御するための基準電圧を発生する典型的な回路を示す。 本開示のいくつかの実施形態に係る、半導体スイッチング装置のゲート電流を制御する方法ステップを示す典型的なフローチャートを示す。 本開示のいくつかの実施形態に係る、半導体スイッチング装置の最適動作点を示すグラフを示す。
本主題の原理を具体化する例示システムの概念図を本明細書の任意のブロック図が表すことは、当業者により理解される。同様に、任意のフローチャート、フロー図、状態遷移図、疑似コードなどが様々なプロセスを表し、これらのプロセスが、コンピュータ可読媒体において実質的に表現され、コンピュータまたはプロセッサによって、このようなコンピュータまたはプロセッサが明確に示されているか否かにかかわらず、実行され得ることも理解される。
本明細書では、「典型的な(exemplary)」という語は、「例、事例または図示例として用いられる」を意味するのに、本明細書で用いられる。「典型的な」として本明細書で記載される本主題の任意の実施形態または実現例は、必ずしも他の実施形態よりも好ましいか、有効であると解釈されるべきであるというわけではない。
本開示には様々な修正および代替形態が可能であるが、その特定の実施形態が図面に例として示されており、以下に詳細に記載されている。しかしながら、開示されている特定の形態に限定することを意図しない。それどころか、開示が開示の範囲に含まれるすべての修正例、均等物および代替例をカバーすることになるのは当然である。
「備える(comprises)」、「備える(comprising)」またはこれらの語の、その他のバリエーションは非排他的包含をカバーすることを意図している。したがって、列挙された構成要素またはステップを備える仕組み、装置または方法は、これらの構成要素またはステップのみを含むのではなく、明確に列挙されていないか、このような仕組みまたは装置または方法に特有である他の構成要素またはステップを含んでもよい。言い換えると、「備える」の前に記載されるシステムまたは装置中の1つ以上の要素については、別段制約を受けることなく、システムまたは装置中の他の要素または別の要素の存在を排除しない。
本開示の複数の実施形態は、半導体スイッチング装置のゲート電流を制御する回路に関する。回路は時間に対するゲート電流の瞬時変化率を計算する。さらに、回路は、可変インダクタのどのインダクタンス値を調整するかに基づいて基準電圧を発生する。調整された可変インダクタにより電流が生成され、したがって、ゲート電流が調整される。調整ゲート電流を用いて半導体スイッチング装置を最適に動作させる。
図2は、半導体スイッチング装置のゲート電流を制御する回路を示す。この回路は、信号発生器200、ゲート抵抗R、電圧源VCC、抵抗R、可変インダクタLVAR、フィードバック制御回路201、半導体スイッチング装置202、コンデンサCGS、コンデンサCGDおよびコンデンサCDSを備える。半導体スイッチング装置202は、ゲート端子、ソース端子およびドレイン端子を有する。ゲート端子は可変インダクタLVARおよびゲート抵抗Rを通じて信号発生器200に接続されている。ゲート抵抗Rを流れる電流がIで示されている。電流Iは半導体スイッチング装置202のゲート端子まで流れる。フィードバック制御回路201は、電流Iを集めて、時間に対する電流Iの瞬時変化率の値を計算する。さらに、フィードバック制御回路201は基準電流IREFを発生する。基準電流IREFにより可変インダクタLVARのインダクタンスの値を調整することで、ゲート電流Iを変更する。変更されたゲート電流を調整ゲート電流IGRと呼ぶ。調整ゲート電流IGRにより半導体スイッチング装置202を最適に動作させる。
一実施形態では、半導体スイッチング装置202は、電界効果トランジスタ(FET)、金属酸化物半導体電界効果トランジスタ(MOSFET)および接合型電界効果トランジスタ(J−FET)、絶縁ゲートバイポーラトランジスタ(IGBT)、バイポーラ接合トランジスタ(BJT)を含んでもよいが、これらに限定されない。
図3は、本開示のいくつかの実施形態に係る、半導体スイッチング装置のゲート電流を制御するためのフィードバック制御回路201の実現例を示す。フィードバック制御回路201は、電流源301、制御回路302、差分モジュール303および基準発生器304を備える。電流源301は、可変インダクタLVARの補助巻線306に接続されている。補助巻線306は、補助巻線306に印加される電流に基づいて可変インダクタLVARの1次巻線305で電流を誘導する。1次巻線305で誘導される電流はゲート電流Iを制御するために用いられる。1次巻線305から出力される電流が調整ゲート電流IGRである。差分モジュール303は半導体スイッチング装置202のゲート端子からゲート電流Iを得る。さらに、差分モジュール303は時間に対するゲート電流Iの瞬時変化率を計算する。時間に対するゲート電流Iの瞬時変化率は、本開示において本明細書ではdI/dtと表される場合がある。その後、差分モジュール303はdI/dtを制御回路302に提供する。また、基準発生器304は基準電圧を発生して、基準電圧を制御回路302に提供する。
基準発生器304は基準電圧VREFを提供する。基準電圧VREFは、回路の基準電磁ノイズ401と、半導体スイッチング装置の基準熱挙動403との関数である。基準電磁ノイズ401および基準熱挙動403は、装置をその最適レベルで動作させる場合の値である。
以下、基準発生器304の回路がより詳細に示されている図4を参照する。基準発生器304は、基準電磁ノイズ401、基準熱挙動403、ノイズ判断モジュール(図に示されていない)からの測定電磁ノイズ402、および挙動判断モジュール(図に示されていない)からの測定熱挙動404を受ける。基準発生器304は、第1の和ブロック405、第2の和ブロック406、第1の比例・積分・微分(PID)コントローラ407、第2のPIDコントローラ408および演算増幅器(オペアンプ)409を備える。測定電磁ノイズ402および測定熱挙動404は、半導体スイッチング装置202および図2の回路のノイズ測定値を含んでもよい。第1の和ブロック405は、基準電磁ノイズ401信号と、ノイズ判断モジュールからの測定電磁ノイズ402信号とを受ける。さらに、第1の和ブロック405は、基準電磁ノイズ401信号と測定電磁ノイズ402信号との間の誤差eを決定する。同様に、第2の和ブロック406は、基準熱挙動403と測定熱挙動404との間の誤差eを決定する。本明細書では、基準電磁ノイズ401および基準熱挙動403は、半導体スイッチング装置を最適レベルで動作させるのに必要な基準パラメータを指す。一実施形態では、基準電磁ノイズ401はノイズ判断モジュールによって計算され、基準熱挙動403は挙動判断モジュールによって計算される。さらに、第1のPIDコントローラ407は、eを受けて、測定電磁ノイズ402信号が基準電磁ノイズ401信号と同程度になるのに必要な補正量を決定し、第1の補正信号cが第1のPIDコントローラ407によって発生させられる。同様に、第2のPIDコントローラ408は、eを受けて、測定熱挙動404信号が基準熱挙動403信号と同程度になるのに必要な補正量を決定し、第2の補正信号cが第2のPIDコントローラ408によって発生させられる。さらに、第1のPIDコントローラ407および第2のPIDコントローラ408は、第1の補正信号cおよび第2の補正信号cをオペアンプ409にそれぞれ提供する。オペアンプ409は差動アンプとして運用される。一実施形態では、第1の補正信号cはオペアンプ409に対して反転端子で提供され、第2の補正信号cはオペアンプ409の非反転端子に提供される。オペアンプ409は、第1の補正信号と第2の補正信号との差に相当する出力基準電圧VREFを生成する。さらに、基準電圧VREFは制御回路302に提供される。基準電圧VREFは、以下で与えられる式1を用いて計算される。
REF=−(c)(R/R)+(c)((R+R)/R)(R/(R+R))…(1)
式中、
およびR=入力抵抗
=フィードバック抵抗
=グランド抵抗
図3を参照して、制御回路302は基準電圧VREFとdI/dtとを比較して、基準電圧VREFとdI/dtとの差を判断する。差電圧はVと示される場合がある。一実施形態では、Vは、dI/dtが基準電圧VREFと同程度になるのに必要な電圧の補正量を示す。さらに、制御回路302は、可変インダクタに印加する、Vに対応する基準電流IREFの値を判断する。一実施形態では、基準電流IREFは可変インダクタLVARの補助巻線306に印加される。制御回路302はIREFの値を電流源301に提供する。電流源301は基準電流IREFを発生して基準電流IREFを補助巻線306に提供する。補助巻線306と1次巻線305とは共通のコア上に巻回されている。したがって、補助巻線306は1次巻線305で電流を誘導する。したがって、1次巻線305の誘導電流により、可変インダクタLVARのインダクタンスの値が調整される。インダクタンスが変更されることより、可変インダクタLVARを流れる電流Iの変化が引き起こされる。可変インダクタLVARを流れる変化した電流が、調整ゲート電流IGRである。調整ゲート電流IGRにより、半導体スイッチング装置202のゲート端子が最適に制御される。
図5は、本開示のいくつかの実施形態に係る、半導体スイッチング装置202のゲート電流を制御する方法を示すフローチャートを示す。
図5に示されているように、方法500は、半導体スイッチング装置202のゲート電流を制御する1つ以上のステップを備えてもよい。方法500は、コンピュータ実行可能指示に関して一般的に記載することができる。通常、コンピュータ実行可能指示は、特定の機能を発揮するか、特定の抽象データ型をインプリメントするルーチン、プログラム、オブジェクト、コンポーネント、データ構造、プロシージャ、モジュールおよび関数を含むことができる。
方法500が記載されている順序は、限定として解釈することを意図しておらず、記載されている方法ブロックの任意の数を任意の順序で組み合わせて方法を実施することができる。さらに、本明細書に記載されている主題の精神および範囲から逸脱しない限りにおいて、個々のブロックを方法から削除してもよい。さらにまた、任意の適当なハードウェア、ソフトウェア、ファームウェアまたはこれらの組み合わせで方法を実施することができる。
ステップ501で、信号発生器200は、可変インダクタLVARを通じてゲート電流Iを半導体スイッチング装置202のゲート端子に提供する。ステップ501では、信号発生器200は、半導体スイッチング装置202のゲート端子を動作させるために電流Iを発生する。
ステップ502で、差分モジュール303はdI/dtを計算する。差分モジュール303は半導体スイッチング装置202のゲート端子からのゲート電流Iを計算する。さらに、差分モジュール303は、時間に対するゲート電流Iが変化する率を判断する。
ステップ503で、基準発生器304は基準電圧VREFを発生する。基準発生器304に基準電磁ノイズ401信号および基準熱挙動403信号が提供される。さらに、基準発生器304はノイズ判断部および挙動判断部から測定電磁ノイズ402信号および測定熱挙動404信号をそれぞれ受ける。その後、第1の和モジュール405は基準電磁ノイズ401信号と測定電磁ノイズ402信号との間の誤差eを決定する。その後、第1のPIDコントローラはeを受けて第1の補正信号cを発生する。同様に、第2の和モジュール406は基準熱挙動403信号との間の誤差eを判断する。その後、第2のPIDコントローラ408はeを受けて第2の補正信号cを発生する。さらに、第1の補正信号cおよび第2の補正信号cは、オペアンプ409に提供される。オペアンプ409は差分アンプとして構成されている。したがって、オペアンプ409は第1の補正信号cと第2の補正信号cとの差を出力する。オペアンプ409の出力が基準電圧VREFである。
ステップ504で、制御回路302は、基準発生器304から基準電圧VREFを受け、差分モジュール303からdI/dtを受ける。さらに、制御回路302は基準電圧VREFとdI/dtとを比較して差電圧Vを判断する。Vは、dI/dtが基準電圧VREFと同程度になるのに必要な電圧の補正量を示す。さらに、制御回路302は、可変インダクタLVARの補助巻線306に印加する、電圧の補正に対応する基準電流IREFの値を決定する。制御回路302はIREFの値を電流源301に提供する。電流源301は基準電流IREFを発生して基準電流IREFを補助巻線306に提供する。補助巻線306のIREFは1次巻線305で電流を誘導する。したがって、1次巻線305の誘導電流により、可変インダクタLVARのインダクタンスの値が調整される。調整により、ゲート電流Iの変化が引き起こされる。ゲート電流Iの変化が調整ゲート電流IGRである。調整ゲート電流IGRは、半導体スイッチング装置202を最適に動作させるために半導体スイッチング装置202のゲート端子に提供される。
図6は、本開示のいくつかの実施形態に係る半導体スイッチング装置202の最適動作点を示すグラフを示す。グラフは、縦軸の測定電磁ノイズ402および測定熱挙動404と横軸のdI/dtとを備える。グラフは、dI/dtに対する測定電磁ノイズ402および測定熱挙動404の変化を示す。線601は測定熱挙動404を表し、線602は測定電磁ノイズ402を表す。グラフから、dI/dtが増加するにしたがって、測定電磁ノイズ402の値が増加し、測定熱挙動404の値が減少することが明らかである。したがって、半導体スイッチング装置202を最適点で動作させなければならない。603は、半導体スイッチング装置202を動作させる最適点を示す。603で、測定電磁ノイズ402と測定熱挙動404とがバランスし、これらは基準電磁ノイズ401および基準熱挙動403とみなされる。このようにして、調整ゲート電流IGRによって最適点603で半導体スイッチング装置202を動作させる。一実施形態では、最適結果を生じさせるために、半導体スイッチング装置202を最適点603の周囲で動作させてもよい。
一実施形態では、ゲート電流Iを連続的にモニタすることによって最適点603を動的に計算することができる。この実施形態では、フィードバック制御回路201は予め定められた期間、ゲート電流Iを取得してモニタし、最適点603を計算してもよい。
「一実施形態(an embodiment)」、「実施形態(embodiment)」、「複数の実施形態(embodiments)」、「1つ以上の実施形態(one or more embodiments)」、「いくつかの実施形態(some embodiments)」および「一実施形態(one embodiment)」の語は、別段明確に記載されない限り、「1つ以上の発明の1つ以上の(ただし、すべてとは限らない)実施形態」を意味する。
「含む(including)」、「備える(comprising)」、「有する(having)」およびこれらの語のバリエーションは、別段明確に記載されない限り、「含むが、これに限定されない」ことを意味する。
項目の列挙されたリストは、別段明確に記載されない限り、項目の一部または全部が互いに排他的であることを意味しない。「一つの(a)」、「一つの(an)」および「前記(the)」の語は、別段明確に記載されない限り、「1つ以上」を意味する。
いくつかの構成要素が互いに通信する一実施形態の記載は、このようなすべての構成要素を必要とすることを意味しない。それどころか、任意に選択できる様々な構成要素が記載されており、本発明の多種多様な可能な実施形態が示されている。
単一の装置または物品が本明細書に記載されている場合、1つ以上の装置/物品(これらが協働するか否かは問わない)を単一の装置/物品の代わりに用いてもよいことは容易に理解される。同様に、1つ以上の装置または物品(これらが協働するか否かは問わない)が本明細書に記載されている箇所では、単一の装置/物品を1つ以上の装置または物品の代わりに用いてもよいこと、または、示されている数の装置またはプログラムの代わりに異なる数の装置/物品を用いてもよいことは容易に理解される。装置の機能および/または特徴を、これの代わりに、このような機能/特徴を有するようには明確に記載されていない1つ以上の他の装置によって、具体化してもよい。このように、本発明の他の実施形態は装置それ自体を含む必要はない。
図5の図示動作は、特定の順序で起こる特定のイベントを示す。別の複数の実施形態では、特定の動作を異なる順序で実行してもよいし、修正してもよいし、除去してもよい。さらに、複数のステップを上記のロジックに加えてもよく、この場合でも記載されている実施形態に矛盾しない。さらに、本明細書に記載されている動作は逐次的に行ってもよいし、特定の動作を並列に処理してもよい。またさらに、動作を単一の処理部によって実行してもよいし、分散した処理部によって実行してもよい。
一実施形態では、本開示は、可変インダクタのインダクタンスの値を調整することによって、最適点で半導体スイッチング装置を動作させる回路を開示する。
一実施形態では、ユーザ要求に基づいて半導体スイッチング装置を動作させるための最適点を選択するためのユーザ自由度が本開示により提供される。
一実施形態では、最適点の動的な計算のための方法および回路が本開示により提供される。したがって、最適点は変更されてもよく、変更された最適点で動作するように半導体スイッチング装置を調節してもよい。
一実施形態では、電磁ノイズおよび熱挙動を低減する方法および回路が本開示により提供される。
一実施形態では、本開示で開示されている回路を既存の回路と組み合わせることができる。したがって、本開示の回路では追加コストはかからない。
最後に、本明細書で用いられる言葉は主に読みやすさと教示の目的で選択されており、本発明の主題を叙述する、すなわち限定するようには選択されていない。したがって、発明の範囲が、この詳細な説明によってではなく、本明細書に基づく出願について発行される任意の請求項によって限定されることを意図している。したがって、本発明の実施形態の開示は、以下の特許請求の範囲に示されている本発明の範囲を説明する(ただし、限定はしない)ことを意図している。
様々な態様および実施形態が本明細書で開示されているが、他の態様および実施形態が当業者には明らかである。本明細書に開示される様々な態様および実施形態は説明のためのものであり、限定することを意図せず、真の範囲および精神が以下の特許請求の範囲によって示されている。
200 信号発生器
201 フィードバック制御回路
202 半導体スイッチング装置
301 電流源
302 制御回路
303 差分モジュール
304 基準発生器
305 1次巻線
306 補助巻線
401 基準電磁ノイズ
402 測定電磁ノイズ
403 基準熱挙動
404 測定熱挙動
405 第1の和モジュール
406 第2の和モジュール
407 第1のPIDコントローラ
408 第2のPIDコントローラ
409 オペアンプ

Claims (12)

  1. 電源と半導体スイッチング装置のゲート端子との間に接続される電流制御可変インダクタと、
    フィードバック制御回路と
    を備える、前記半導体スイッチング装置のゲート電流を制御する回路であって、
    前記フィードバック制御回路は、
    時間に対するゲート電流の瞬時変化率を感知する差分モジュールであって、前記ゲート電流を前記半導体スイッチング装置の前記ゲート端子から受ける、差分モジュールと、
    基準パラメータおよび測定パラメータに基づいて基準信号を発生する基準発生器と、
    誤差信号に基づいて電流を発生することによって前記可変インダクタのインダクタンス値を調整する制御回路であって、前記ゲート電流の前記瞬時変化率と前記基準電圧とに基づいて前記誤差信号を計算し、これにより、前記半導体スイッチング装置の前記ゲート電流を制御する制御回路とを備える、回路。
  2. 前記基準パラメータは、前記回路の電磁(EM)ノイズと前記半導体スイッチング装置の熱挙動との少なくとも1つである、請求項1に記載の回路。
  3. 前記測定パラメータは、前記回路の電磁(EM)ノイズと前記半導体スイッチング装置の熱挙動との少なくとも1つである、請求項1に記載の回路。
  4. 前記回路からの前記EMノイズを判断するノイズ判断部と、前記半導体スイッチング装置の挙動を判断する挙動判断部とをさらに備える請求項3に記載の回路。
  5. 前記基準パラメータは前記半導体スイッチング装置の動作の最適領域を示す、請求項1に記載の回路。
  6. 前記フィードバック制御回路は前記誤差信号に基づいて前記電流を発生する電流源を備える、請求項1に記載の回路。
  7. 半導体スイッチング装置のゲート電流を制御する方法であって、
    ゲート電流を電流制御可変インダクタを通じて前記半導体スイッチング装置のゲート端子に提供することと、
    時間に対する前記ゲート電流の瞬時変化率を感知することであって、前記ゲート電流を前記半導体スイッチング装置の前記ゲート端子から受ける、感知することと、
    基準パラメータおよび測定パラメータに基づいて基準信号を発生することと、
    誤差信号に基づいて電流を発生することによって前記可変インダクタのインダクタンス値を調整することであって、前記ゲート電流の前記瞬時変化率と前記基準電圧とに基づいて前記誤差信号を計算し、これにより、前記半導体スイッチング装置の前記ゲート電流を制御する、調整することと
    を含む、方法。
  8. 前記基準パラメータは、前記回路の電磁(EM)ノイズと前記半導体スイッチング装置の熱挙動との少なくとも1つである、請求項7に記載の方法。
  9. 前記測定パラメータは、前記回路の電磁(EM)ノイズと前記半導体スイッチング装置の熱挙動との少なくとも1つである、請求項7に記載の方法。
  10. 前記回路から前記EMノイズを判断することがノイズ判断部によって実行され、前記半導体スイッチング装置の挙動を判断することが挙動判断部によって実行される、請求項7に記載の方法。
  11. 前記基準パラメータは前記半導体スイッチング装置の動作の最適領域を示す、請求項7に記載の方法。
  12. フィードバック制御回路は前記誤差信号に基づいて前記電流を発生する電流源を備える、請求項7に記載の方法。
JP2018028322A 2017-03-02 2018-02-20 半導体スイッチング装置のゲート電流を制御する回路 Expired - Fee Related JP6513245B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
IN201741007398 2017-03-02
IN201741007398 2017-03-02

Publications (2)

Publication Number Publication Date
JP2018148552A true JP2018148552A (ja) 2018-09-20
JP6513245B2 JP6513245B2 (ja) 2019-05-15

Family

ID=63355444

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018028322A Expired - Fee Related JP6513245B2 (ja) 2017-03-02 2018-02-20 半導体スイッチング装置のゲート電流を制御する回路

Country Status (2)

Country Link
US (1) US10187051B2 (ja)
JP (1) JP6513245B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6653285B2 (ja) * 2017-03-21 2020-02-26 矢崎総業株式会社 スイッチング制御装置
DE102018221538A1 (de) * 2018-12-12 2020-06-18 Bühler Motor GmbH Schutzschaltung eines Elektromotors mit einer einphasigen Wicklung, elektrische Kreiselpumpe und Ölnebelabscheider mit einer derartigen Schutzschaltung

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11298308A (ja) * 1998-04-14 1999-10-29 Jidosha Denki Kogyo Co Ltd 負荷駆動回路
JP2000022511A (ja) * 1998-07-01 2000-01-21 Mitsubishi Electric Corp パワートランジスタ制御回路
JP2004159418A (ja) * 2002-11-06 2004-06-03 Canon Inc スイッチング電源装置
JP2013110684A (ja) * 2011-11-24 2013-06-06 Denso Corp スイッチング素子の駆動回路

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8054110B2 (en) * 2009-01-20 2011-11-08 University Of South Carolina Driver circuit for gallium nitride (GaN) heterojunction field effect transistors (HFETs)
US8120457B2 (en) 2010-04-09 2012-02-21 Delta Electronics, Inc. Current-controlled variable inductor
US8456201B2 (en) * 2011-07-06 2013-06-04 Eaton Corporation Energy-recycling resonant drive circuits for semiconductor devices
US8717085B2 (en) * 2011-08-26 2014-05-06 International Rectifier Corporation Power saving resonant gate driver and related method
WO2015029363A1 (ja) * 2013-08-27 2015-03-05 パナソニックIpマネジメント株式会社 ゲート駆動回路
KR101551066B1 (ko) 2014-03-03 2015-09-07 현대자동차주식회사 차량용 모터 구동 장치
US9584117B1 (en) * 2016-03-21 2017-02-28 Toyota Motor Engineering & Manufacturing North America, Inc. Hybrid resonant driver for sic MOSFET
US9998110B2 (en) * 2016-11-04 2018-06-12 Infineon Technologies Austria Ag System and method for variable impedance gate driver

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11298308A (ja) * 1998-04-14 1999-10-29 Jidosha Denki Kogyo Co Ltd 負荷駆動回路
JP2000022511A (ja) * 1998-07-01 2000-01-21 Mitsubishi Electric Corp パワートランジスタ制御回路
JP2004159418A (ja) * 2002-11-06 2004-06-03 Canon Inc スイッチング電源装置
JP2013110684A (ja) * 2011-11-24 2013-06-06 Denso Corp スイッチング素子の駆動回路

Also Published As

Publication number Publication date
US20180254776A1 (en) 2018-09-06
US10187051B2 (en) 2019-01-22
JP6513245B2 (ja) 2019-05-15

Similar Documents

Publication Publication Date Title
JP2006197795A5 (ja)
GB2517761A (en) Dead-time selection in power converters
JP2018148552A (ja) 半導体スイッチング装置のゲート電流を制御する回路
CN109539503B (zh) 基于房间热负荷的制热温度补偿控制方法、空调以及计算机可读存储介质
US9735721B2 (en) Rotary drive system, method for controlling an inverter and associated computer program
GB2510658A (en) A thermal controller for semiconductor power switching devices
JP2019052855A (ja) 熱抵抗測定装置及び熱抵抗測定方法
CN103813556B (zh) 电磁加热装置及其功率控制方法和功率控制系统
KR101864622B1 (ko) 스위칭 모듈 구동 회로
JP2017085820A (ja) 電源装置、電源回路の制御方法及びプログラム
CN112889015B (zh) 用以改进开关模式电力供应器的安全操作区的方法及设备
US7219507B1 (en) Configurable, nonlinear fan control for system-optimized autonomous cooling
JP7109728B2 (ja) 電力制御装置及び電力制御方法
US9231525B2 (en) Compensating a two stage amplifier
CN112752959B (zh) 功率半导体开关元件的温度测量
JP5507417B2 (ja) 電源装置
JP2005500794A (ja) 温度依存性電流感知素子を有する回路用熱補償方法及び装置
AU2016427864A1 (en) Method for calibrating a power control loop of an induction hob
JP2010288033A (ja) Pwm制御ソレノイド駆動装置および半導体集積回路装置
US20160020720A1 (en) Drive control system and drive control method
US20160349775A1 (en) Current detection device and method for sensing an electrical current
CN107918434B (zh) 功率放大电路的偏置电流产生电路
RU179908U1 (ru) Регулируемый стабилизатор мощности
US10944348B2 (en) Method and apparatus for characterisation of a three phase induction motor
KR100712840B1 (ko) 유도가열 조리기기 및 그의 전류 제어방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190130

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190319

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190326

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190409

R150 Certificate of patent or registration of utility model

Ref document number: 6513245

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees