JP2018148449A - 撮像装置及び撮像装置の制御方法 - Google Patents

Abstract

【課題】信号処理回路が受信する制御信号と信号の時間方向の変動を補償することができる撮像装置を提供することを課題とする。【解決手段】撮像装置は、撮像基板（２０１）と、回路基板（２００）とを有し、前記撮像基板は、各々が光電変換により画素信号を生成する複数の画素（２０２）と、第１の信号処理回路（２０６）とを有し、前記回路基板は、タイミング回路（２０５）と、第２の信号処理回路（２０８）とを有し、前記タイミング回路は、第１の制御信号を前記撮像基板に送信し、第２の制御信号を前記撮像基板を介して前記第２の信号処理回路に送信し、前記第１の信号処理回路は、前記タイミング回路から受信した第１の制御信号を基に、前記画素の画素信号を基に処理し、第１の信号を前記回路基板に送信し、前記第２の信号処理回路は、前記撮像基板から受信した第２の制御信号を基に、前記第１の信号処理回路から受信した第１の信号を基に処理する。【選択図】図２

Description

本発明は、撮像装置及び撮像装置の制御方法に関する。

近年、デジタルスチルカメラやデジタルビデオカメラ等、撮像素子を用いて撮像し、撮像画像をデジタルデータとして保存することができる撮像装置が広く普及している。このような撮像装置に用いる撮像素子としては、ＸＹアドレス方式で各画素信号を読み出すＣＭＯＳ（Complementary Metal Oxide Semiconductor）型イメージセンサ（以下ＣＭＯＳセンサという）がある。ＣＭＯＳセンサは、画素信号のランダムアクセスが可能である点や、読み出しが高速で、高感度、低消費電力といった特徴がある。また、画素において光電変換した信号電荷を、列回路において信号処理を実施してから出力するため、同一基板上に画素と列回路を配置した撮像素子が一般的である。そして、列回路にＡＤ（Analog Digital）変換回路を備えた場合においても、光電変換を実施し、アナログ信号を扱う画素とＡＤ変換回路以後のデジタル信号を扱うロジック回路が、同一基板上に配置されることになる。このため、撮像素子の基板面積が増加し、それが実装面積の増大につながるという課題が発生する。さらに、特性を向上させる場合においても、画素とロジック回路では、製造する設計ルールや製造プロセスが異なるため、同一基板上に配置した場合、最適な設計ルールや製造プロセスを適用しにくいという課題もある。

これに対して、画素とロジック回路を異なる半導体基板に配置して積層構造により接続する方法をとっているＣＭＯＳセンサが知られている（例えば、特許文献１参照）。しかし、ロジック回路を含む半導体基板からの制御信号を用いて、画素を含む半導体基板において撮像を制御し、画素の出力信号をロジック回路を含む半導体基板に戻す構成となっている。そのため、基板間をまたぐ制御信号や画素の出力信号に電気的な変動が発生しやすいという課題がある。こうした電気的な変動を低減する方法としては、基板間をまたぐ信号の出力側に安定化のためのバッファを設けるという方法が知られている（例えば、特許文献２参照）。

特開２０１１−１５９９５８号公報 特開２０１３−０９０３０５号公報

このように、画素とロジック回路を異なる半導体基板に配置したＣＭＯＳセンサにおいては、基板間をまたぐ信号に電気的な変動が発生しやすいという課題がある。しかしながら、特許文献２の方法では、振幅方向のノイズには有効であるが、基板間をまたぐ制御信号や、画素の信号をＡＤ変換回路を構成する比較器の反転信号を用いて基板間を接続する場合の時間方向の変動に対しては効果がない。

本発明の目的は、信号処理回路が受信する制御信号と信号の時間方向の変動を補償することができる撮像装置及び撮像装置の制御方法を提供することである。

本発明の撮像装置は、第１の半導体基板と、第２の半導体基板とを有し、前記第１の半導体基板は、各々が光電変換により画素信号を生成する複数の画素と、第１の信号処理回路とを有し、前記第２の半導体基板は、タイミング回路と、第２の信号処理回路とを有し、前記タイミング回路は、第１の制御信号を前記第１の半導体基板に送信し、第２の制御信号を前記第１の半導体基板を介して前記第２の信号処理回路に送信し、前記第１の信号処理回路は、前記タイミング回路から受信した第１の制御信号を基に、前記画素の画素信号を基に処理し、第１の信号を前記第２の半導体基板に送信し、前記第２の信号処理回路は、前記第１の半導体基板から受信した第２の制御信号を基に、前記第１の信号処理回路から受信した第１の信号を基に処理する。

本発明によれば、第２の信号処理回路が受信する第２の制御信号と第１の信号の時間方向の変動を補償することができる。

第１の実施形態に係る撮像装置の構成例を示す図である。 第１の実施形態に係る撮像素子の構成例を示す図である。 第１の実施形態に係る撮像素子の構成例を示す図である。 第１の実施形態に係る撮像素子の動作を示す図である。 第２の実施形態に係る撮像素子の動作を示す図である。 第２の実施形態の変形例に係る撮像素子の動作を示す図である。 第３の実施形態に係る参照信号発生回路の構成例を示す図である。 第３の実施形態に係る撮像素子の動作を示す図である。 第３の実施形態の変形例に係る参照信号発生回路の構成例を示す図である。

（第１の実施形態）
図１は、本発明の第１の実施形態に係る撮像装置の構成例を示す図である。撮像装置は、デジタルスチルカメラ、デジタルビデオカメラの他、スマートフォン、タブレット、工業用カメラ、医療用カメラ等に適用可能である。撮像装置は、光学系（光学鏡筒）１１、撮像素子１２、信号処理部１３、圧縮伸張部１４、同期制御部１５、操作部１６、画像表示部１７及び画像記録部１８を有する。

光学系１１は、被写体を結像させるためのレンズ、ズームや合焦を行うためのレンズ駆動機構、メカニカルシャッタ機構、及び絞り機構等を有する。光学系１１の可動部は、同期制御部１５からの制御信号に基づいて駆動される。撮像素子１２は、ＸＹアドレス方式のＣＭＯＳセンサであり、同期制御部１５からの制御信号に応じて、露光、信号読み出し、リセット等の撮像動作を実施する。そして、撮像素子１２は、アナログデジタル変換回路によるアナログデジタル変換を経て、デジタル化された画像信号を出力する。信号処理部１３は、同期制御部１５の制御の下で、撮像素子１２から入力されるデジタル化された画像信号に対して、各種信号処理を施す。圧縮伸張部１４は、同期制御部１５の制御の下で動作し、信号処理部１３で信号処理された画像信号に対して圧縮符号化処理を実施したり、同期制御部１５から供給された静止画像の符号化データを伸張復号化処理する。また、圧縮伸張部１４は、動画像の圧縮符号化／伸張復号化処理を実行してもよい。

同期制御部１５は、例えば、ＣＰＵ（Central Processing Unit）、ＲＯＭ（Read Only Memory）、及びＲＡＭ（Random Access Memory）等を有するマイクロコントローラである。同期制御部１５は、ＲＯＭ等に記憶されたプログラムを実行することにより、この撮像装置の各部を統括的に制御する。操作部１６は、例えばシャッタレリーズボタン等の各種操作キーやレバー、ダイヤル等を有し、ユーザによる入力操作に応じた制御信号を同期制御部１５に出力する。画像表示部１７は、液晶表示器（ＬＣＤ：Liquid Crystal Display）等の表示デバイスと、これに対するインタフェース回路等を有する。画像表示部１７は、同期制御部１５から供給された画像信号から表示させるための画像信号を生成し、この信号を表示デバイスに供給して画像を表示させる。画像記録部１８は、例えば、可搬型の半導体メモリ等からなる記録媒体が接続され、圧縮伸張部１４により圧縮符号化された画像データファイルを同期制御部１５から入力して記録媒体に記憶する。また、画像記録部１８は、同期制御部１５からの制御信号を基に指定されたデータを読み出し、同期制御部１５に出力する。

次に、本実施形態における撮像装置の制御方法について説明する。撮像素子１２は、画像信号を信号処理部１３にフレーム毎に順次出力する。信号処理部１３は、撮像素子１２からの画像信号に対して信号処理を施す。同期制御部１５は、信号処理部１３により信号処理された画像信号をカメラスルー画像の信号として、画像表示部１７に供給する。これにより、画像表示部１７は、カメラスルー画像を表示し、ユーザは表示画像を見て画角合わせを行うことが可能となる。この状態で、操作部１６のシャッタレリーズボタンが押下されると、撮像素子１２は、同期制御部１５の制御により、１フレーム分の画像信号を信号処理部１３に出力する。信号処理部１３は、入力した１フレーム分の画像信号に対して信号処理を施す。同期制御部１５は、信号処理部１３の処理後の画像信号を圧縮伸張部１４に供給する。圧縮伸張部１４は、入力された画像信号を圧縮符号化する。同期制御部１５は、圧縮伸張部１４により生成された符号化データを画像記録部１８に供給する。これにより、画像記録部１８は、撮像された静止画像のデータファイルを記録する。

一方、画像記録部１８に記録された静止画像のデータファイルを再生する場合には、同期制御部１５は、操作部１６からの操作入力に応じて、選択されたデータファイルを画像記録部１８から読み出し、圧縮伸張部１４に供給する。圧縮伸張部１４は、そのデータファイルに対して伸張復号化処理を実行する。同期制御部１５は、その復号化された画像信号を画像表示部１７に供給する。これにより、画像表示部１７は、静止画像を再生表示する。

また、動画像を記録する場合には、撮像素子１２は、フレーム単位の動画像を信号処理部１３に出力する。信号処理部１３は、動画像を処理する。同期制御部１５は、その処理された動画像を圧縮伸張部１４に供給する。圧縮伸張部１４は、その動画に対して圧縮符号化処理を施す。同期制御部１５は、圧縮伸張部１４により生成された動画像の符号化データを順次画像記録部１８に転送する。画像記録部１８は、動画像の符号化データをデータファイルとして記録する。また、同期制御部１５は、画像記録部１８から動画像のデータファイルを読み出して圧縮伸張部１４に供給する。圧縮伸張部１４は、動画像のデータファイルに対して伸張復号化処理を行う。同期制御部１５は、その伸張復号化処理された動画像を画像表示部１７に供給する。画像表示部１７は、その動画像を表示する。

図２は、本実施形態に係る撮像素子１２の構成例を示す図である。撮像素子（ＣＭＯＳセンサ）１２は、撮像基板（第１の半導体基板）２０１と回路基板（第２の半導体基板）２００を有する。ここで、撮像基板（第１の半導体基板）２０１と回路基板（第２の半導体基板）２００は、互いに積層される積層構造により構成されてもかまわない。回路基板２００は、デコーダ２０４、タイミング回路２０５、カウンタ２０８、水平走査回路２０９、及び出力回路２１０を有する。撮像基板２０１は、画素部２０２、垂直駆動回路２０３、比較器２０６、及び参照信号発生回路２０７を有する。画素部２０２は、２次元行列状に配列された複数の画素を有し、光電変換により画像信号を生成する。ここで、回路基板２００のロジック回路を動作させる電圧をロジック電圧とし、撮像基板２０１の画素部２０２を動作させる電圧を画素電圧とすると、画素電圧の方がロジック電圧よりも高い電圧を必要とする。

タイミング回路２０５は、同期制御部１５からの制御信号に基づいて、撮像素子１２の各部の動作に必要な各種のクロック信号や制御信号等を出力する。そして、タイミング回路２０５は、画素部２０２を制御する同期信号、電子シャッタタイミング信号、信号読み出しタイミング信号等の画素制御信号をデコーダ２０４に送信する。デコーダ２０４は、タイミング回路２０５から受信する画素制御信号を基に、水平画素行を選択して、露光や信号読み出し、リセット等の画素の動作に必要なタイミングを生成し、画素制御信号として垂直駆動回路２０３に送信する。ここで、垂直駆動回路２０３に送信する画素制御信号は、回路基板２００から撮像基板２０１に送信されるため、ロジック電圧のままか、あるいは、ロジック電圧と画素電圧の間となる遷移電圧となる。

垂直駆動回路２０３は、デコーダ２０４から送信された画素制御信号を、画素を駆動可能な画素電圧に変換する。この時、垂直駆動回路２０３は、画素制御信号をロジック電圧から画素電圧に昇圧するとともに、選択した水平画素行を同時に動作させるために電流駆動能力も増幅させる。画素部２０２は、画素電圧に変換された画素制御信号により、水平画素行毎に画素信号を読み出し、比較器２０６に出力する。

タイミング回路２０５は、画素制御信号とは別に、信号処理制御信号を撮像基板２０１の参照信号発生回路２０７に送信する。参照信号発生回路２０７は、信号処理制御信号を基に比較器２０６に出力するランプ波状の参照信号を発生する。この参照信号は、比較器２０６の制御信号といってよい。この時に発生させるランプ波状の参照信号は、画素信号の振幅より大きい必要があるため、ロジック電圧で実現できない場合は、画素電圧を用いて生成する。

比較器２０６は、信号処理回路であり、画素部２０２の画素信号と参照信号発生回路２０７の参照信号の比較結果をカウンタ２０８に出力する。例えば、入力される画素信号と参照信号の大小関係が逆転した時に、比較器２０６は、ハイレベルからローレベルに出力信号を変化させることで、比較結果を出力する。ここで、比較器２０６がカウンタ２０８に出力する比較結果信号は、撮像基板２０１から回路基板２００に出力されるため、画素電圧のままでもよいが、画素電圧からロジック電圧に降圧するか、あるいは、ロジック電圧と画素電圧の間となる遷移電圧となる。

この時、参照信号発生回路２０７は、タイミング回路２０５から受信した信号処理制御信号を回路基板２００のカウンタ２０８に信号処理制御信号２２１として戻して制御する。カウンタ２０８は、信号処理回路であり、回路基板２００に戻された信号処理制御信号２２１を基にカウントを開始し、比較器２０６からの比較結果信号がハイレベルからローレベルに変化すると、カウントを停止させ、その時のカウント値を保持する。この時のカウント値が、デジタル化した画素信号となっている。

水平走査回路２０９は、タイミング回路２０５に制御され、カウンタ２０８に保持されているデジタル化された画素信号を所定の順番で出力回路２１０に転送するように、カウンタ２０８を制御する。出力回路２１０は、デジタル化された行単位の画素信号を信号処理部１３へ出力する。このように、図２においては、比較器２０６及びカウンタ２０８から構成されるアナログデジタル変換回路は、ランプ波の参照信号を用いて、画素部２０２の画素信号をアナログからデジタルに変換していることになる。

図３は、本実施形態に係る撮像素子１２の構成例を示す図である。なお、図３においては、図２と同じ符号を用いて撮像素子１２の構成を説明する。アナログデジタル変換回路は、各列の比較器２０６とカウンタ２０８を有する。画素部２０２は、２次元行列状に配列された複数の画素Ｐ（１，１）、Ｐ（１，２）、・・・、Ｐ（２，１）、Ｐ（２，２）、・・・（以下、画素Ｐという）を有する。複数の画素Ｐは、各々が光電変換により画素信号を生成し、行単位で、各列の列信号線２１４に画素信号を出力する。画素列は、例えば画素Ｐ（１，１）、Ｐ（２，１）の列であり、共通に接続される列信号線２１４により、列毎に対応する比較器２０６の比較器の１つに接続される。例えば、１行１列目の画素Ｐ（１，１）から列信号線２１４に読み出された画素信号と参照信号発生回路２０７が発生させたランプ波の参照信号は、１列目の比較器２０６に入力される。各列の比較器２０６は、それぞれ、各列のカウンタ２０８に比較結果を出力する。各列のカウンタ２０８は、参照信号発生回路２０７から受信する信号処理制御信号２２１によりカウントを開始し、それぞれ、各列の比較器２０６の出力信号がハイレベルからローレベルに変化すると、その時のカウント値を保持する。

画素Ｐ（１，１）を含む１行目の画素信号のアナログデジタル変換が終了した後、水平走査回路２０９は、列毎のカウンタ２０８に保持されているデジタル化された画素信号を、所定の順番で出力回路２１０に転送する。以上の動作を行毎に繰り返すことで、画素部２０２に配列されている複数の画素Ｐを所定の順番で読み出すことができる。

ここで、撮像基板２０１には、画素部２０２、比較器２０６、及び参照信号発生回路２０７が配置されている。回路基板２００には、カウンタ２０８、水平走査回路２０９、及び出力回路２１０が配置されている。回路基板２００のカウンタ２０８は、撮像基板２０１の参照信号発生回路２０７から送信される信号処理制御信号２２１により制御されている。各列のアナログデジタル変換回路は、各列の垂直信号線２１４に接続される各列の比較器２０６とカウンタ２０８の組み合わせであり、各列の列信号処理回路でもあり、画素Ｐの画素信号をアナログからデジタルに変換する。

図４（ａ）〜（ｃ）は、本実施形態に係る撮像素子１２の動作を示す図である。なお、図４（ａ）〜（ｃ）においては、撮像素子１２の動作、特に比較器２０６とカウンタ２０８の組み合わせで実施されるアナログデジタル変換の動作について説明する。図４（ａ）は、１つの比較器２０６の動作を示す。図４（ｂ）は、図４（ａ）の比較器２０６に接続されるカウンタ２０８を用いた参考例の動作を示す。図４（ｃ）は、図４（ａ）の比較器２０６に接続されるカウンタ２０８を用いた本実施形態の動作を示す。

まず、図４（ａ）において、マスタクロックＭｃｋは、タイミング回路２０５が生成し、撮像素子１２全体の同期をとるためのクロックである。ランプ波クロック（参照信号クロック）ｐＲｅＣＬは、タイミング回路２０５が生成し、参照信号発生回路２０７を制御する信号処理制御信号の１つであるクロックである。タイミング回路２０５は、ランプ波クロック（参照信号クロック）ｐＲｅＣＬを撮像基板２０１の参照信号発生回路２０７に送信する。例えば、ランプ波クロックｐＲｅＣＬは、時刻ｔ０１からｔ０６までの１６クロックとなっている。また、参照信号発生回路２０７は、マスタクロックＭｃｋに同期するランプ波クロックによって動作し、ランプ波状の参照信号ｐＲｅｆを生成する。ランプ波クロックｐＲｅＣＡは、タイミング回路２０５が生成したランプ波クロックｐＲｅＣＬを、回路基板２００のタイミング回路２０５から撮像基板２０１の参照信号発生回路２０７に送信されたランプ波クロックである。時刻ｔ０１からｔ０２までが、ランプ波クロックｐＲｅＣＬを回路基板２００から撮像基板２０１へ送信した時に発生した遅延量であり、ランプ波クロックｐＲｅＣＡは、その遅延を受けて、時刻ｔ０２からｔ０７までの１６クロックとなっている。ここで、回路基板２００及び撮像基板２０１間の遅延量は、本来アナログ量であるため、クロックに同期するわけではないが、本実施形態では、説明の簡略化のためクロックに同期した状態、あるいは、一番近いクロックのタイミング位置に丸めた状態で示す。

参照信号ｐＲｅｆは、参照信号発生回路２０７が生成したランプ波の参照信号である。参照信号発生回路２０７内のデジタルアナログ変換回路は、タイミング回路２０５から受信したランプ波クロックｐＲｅＣＡのクロック毎に、順次増加する電圧を発生させて、ランプ波の参照信号ｐＲｅｆを生成する。このため、参照信号発生回路２０７は、撮像基板２０１へ送信されたランプ波クロックｐＲｅＣＡのクロック期間である時刻ｔ０２からｔ０７までの間にランプ波形状の参照信号ｐＲｅｆを生成している。なお、参照信号ｐＲｅｆは、ランプ波に限定されず、階段状にレベルが変化する波形等でもよく、時間に対してレベルが変化する参照信号であればよい。参照信号発生回路２０７は、ランプ波クロック（参照信号クロック）ｐＲｅＣＡを基に参照信号ｐＲｅｆのレベルを変化させる。

画素信号Ａｓｉｇは、列信号線２１４に読み出された画素信号の電圧であり、ランプ波の参照信号ｐＲｅｆに重ねて表示している。比較結果信号ｐＣｏｍＡは、撮像基板２０１にある比較器２０６の比較結果信号である。撮像基板２０１の比較器２０６は、画素信号Ａｓｉｇと参照信号ｐＲｅｆを比較し、比較結果信号ｐＣｏｍＡを回路基板２００のカウンタ２０８に送信する。比較結果信号ｐＣｏｍＡは、画素信号Ａｓｉｇと参照信号ｐＲｅｆの交点となる時刻ｔ０４において、ハイレベルからローレベルに変化する。この時、参照信号ｐＲｅｆのランプ波形状の開始である時刻ｔ０２から、画素信号Ａｓｉｇと参照信号ｐＲｅｆの交点となる時刻ｔ０４までの６クロックが、この画素信号Ａｓｉｇのデジタル信号値となる。

比較結果信号ｐＣｏｍＬは、比較器２０６が生成した比較結果信号ｐＣｏｍＡを、撮像基板２０１の比較器２０６から回路基板２００のカウンタ２０８に送信した比較結果信号である。時刻ｔ０４からｔ０５までが、比較結果信号ｐＣｏｍＡを撮像基板２０１から回路基板２００へ送信した時に発生した遅延量であり、比較結果信号ｐＣｏｍＬは、その遅延を受けて、出力タイミングが時刻ｔ０５となっている。

図４（ｂ）において、カウンタクロックｐＣｎＣＬは、タイミング回路２０５が生成し、カウンタ２０８を制御する信号処理制御信号の１つである。また、カウンタ２０８は、マスタクロックＭｃｋに同期するカウンタクロックによって動作し、カウンタクロックｐＣｎＣＬの入力に応じてカウント値をカウントアップする。図４（ｂ）では、カウンタクロックｐＣｎＣＬは、時刻ｔ０１からｔ０６までの１６クロックとなっているので、１６階調の範囲を表現可能である。カウンタ２０８は、１６階調を表現するカウント値として０〜１５を用いることにする。また、カウンタクロックｐＣｎＣＬは、タイミング回路２０５からカウンタ２０８まで回路基板２００内だけの経路２２２（図２）を通って送信されているので、遅延は発生していないものとする。

カウンタクロックｐＣｎＣＬの入力により、カウンタ２０８は、時刻ｔ０１からカウントを開始する。この時、図４（ａ）において、時刻ｔ０５は、カウンタ２０８に送信された比較器２０６の比較結果信号ｐＣｏｍＬの比較結果の反転タイミングであるので、カウンタ２０８は、時刻ｔ０５でカウントを停止するとともに、その時のカウント値ＣｎＤａｔを保持する。これにより、時刻ｔ０１からｔ０５までの１０クロックが、この時のカウント値ＣｎＤａｔとなり、１０階調目を示すデジタル画素信号の値となる。しかしながら、図４（ａ）の比較器２０６の比較結果において、画素信号Ａｓｉｇの信号値は６クロックであるので、回路基板２００及び撮像基板２０１間の信号伝達の遅延を考慮しない場合は、４クロックの誤差が生じてしまうことになる。

次に、図４（ｃ）において、カウンタクロックｐＣｎＣＬ１は、図４（ｂ）のカウンタクロックｐＣｎＣＬと同様に、タイミング回路２０５が生成し、カウンタ２０８を制御する信号処理制御信号の１つである。タイミング回路２０５は、カウンタクロックｐＣｎＣＬ１を撮像基板２０１の参照信号発生回路２０７に送信する。カウンタ２０８は、図４（ｂ）と同じく、マスタクロックＭｃｋに同期するカウンタクロックによって動作する。カウンタクロックｐＣｎＣＬ１は、時刻ｔ０１からｔ０６までの１６クロックとなっているので、１６階調の範囲を表現可能である。

カウンタクロックｐＣｎＣＡは、タイミング回路２０５が生成したカウンタクロックｐＣｎＣＬ１を、回路基板２００のタイミング回路２０５から撮像基板２０１の参照信号発生回路２０７に送信したカウンタクロックである。時刻ｔ０１からｔ０２までが、カウンタクロックｐＣｎＣＬ１を回路基板２００から撮像基板２０１へ送信した時に発生した遅延量であり、カウンタクロックｐＣｎＣＡは、その遅延を受けて、時刻ｔ０２からｔ０７までの１６クロックとなっている。この時の遅延により、回路基板２００から撮像基板２０１へ送信した時のランプ波クロックｐＲｅＣＡの遅延を相殺することになる。

カウンタクロックｐＣｎＣＬ２は、参照信号発生回路２０７が受信したカウンタクロックｐＣｎＣＡを、撮像基板２０１の参照信号発生回路２０７から回路基板２００のカウンタ２０８に経路２２１を介して送信したカウンタクロックである。参照信号発生回路２０７は、タイミング回路２０５から受信したカウンタクロックｐＣｎＣＡを回路基板２００のカウンタ２０８に送信する。カウンタ２０８は、参照信号発生回路２０７からカウンタクロックｐＣｎＣＬ２を受信する。すなわち、タイミング回路２０５は、カウンタクロックｐＣｎＣＬ１を撮像基板２０１を介してカウンタ２０８に送信する。カウンタ２０８は、撮像基板２０１を介してタイミング回路２０５からカウンタクロックｐＣｎＣＬ２を受信する。時刻ｔ０２からｔ０３までが、カウンタクロックｐＣｎＣＡを撮像基板２０１から回路基板２００へ送信した時に発生した遅延量であり、カウンタクロックｐＣｎＣＬ２は、その遅延を受けて、時刻ｔ０３からｔ０８までの１６クロックとなっている。この時の遅延により、撮像基板２０１から回路基板２００へ送信した時の比較結果信号ｐＣｏｍＬの遅延を相殺することになる。

カウンタ２０８は、カウンタクロックｐＣｎＣＬ２に同期して、時刻ｔ０３からカウントを行う。この時、図４（ａ）における比較器２０６の比較結果信号ｐＣｏｍＬの反転結果の出力タイミングが時刻ｔ０５となっているので、カウンタ２０８は、時刻ｔ０５でカウントを停止するとともに、その時のカウント値ＣｎＤａｔを保持する。すなわち、カウンタ２０８は、比較器２０６の出力信号ｐＣｏｍＬが反転するまでのカウント値を保持する。これにより、時刻ｔ０３からｔ０５までの６クロックが、画素信号Ａｓｉｇのカウント値ＣｎＤａｔとなり、６階調目を示すデジタル画素信号の値となる。

画素信号Ａｓｉｇの信号値は、図４（ａ）の比較器２０６の比較結果信号から６クロック（すなわち、６階調目）となっているので、回路基板２００及び撮像基板２０１間の信号伝達の遅延を考慮したことにより、誤差の発生を抑えていることがわかる。また、図４（ａ）〜（ｃ）においては、ランプ波クロックｐＲｅＣＬとカウンタクロックｐＣｎＣＬ１は、別々の信号として説明したが、相互に同じ波形の信号となっている。そこで、タイミング回路２０５がランプ波クロックｐＲｅＣＬのみを両者の共通の信号として生成し、撮像基板２０１に送信してランプ波を発生するランプ波クロックｐＲｅＣＡとして参照信号発生回路２０７に出力する。同時に、タイミング回路２０５は、ランプ波クロックｐＲｅＣＬを撮像基板２０１を介して回路基板２００に送信し、カウンタ２０８を制御するカウンタクロックｐＣｎＣＬ２としてカウンタ２０８に送信する。これにより、回路基板２００から撮像基板２０１に送信する信号の本数を減らすことができる。

以上のように、アナログデジタル変換回路は、撮像基板２０１の比較器２０６と回路基板２００のカウンタ２０８を有する。回路基板２００のタイミング回路２０５は、信号処理制御信号を生成し、その信号処理制御信号を撮像基板２０１の参照信号発生回路２０７に送信して比較器２０６を制御する。撮像基板２０１の参照信号発生回路２０７は、信号処理制御信号を回路基板２００のカウンタ２０８に送信してカウンタ２０８を制御する。これにより、アナログデジタル変換回路は、回路基板２００及び撮像基板２０１間の制御信号の遅延と撮像基板２０１から回路基板２００に送信される比較器２０６の反転比較結果信号の遅延を相殺させることができる。本実施形態によれば、回路基板２００及び撮像基板２０１間をまたぐ比較器２０６の比較結果信号の時間方向の変動を抑えることが可能となる。また、回路基板２００から撮像基板２０１に送信された信号処理制御信号を、参照信号発生回路２０７の制御信号とカウンタ２０８の制御信号に共通に用いることで、回路基板２００から撮像基板２０１に送信する信号処理制御信号の本数を減らすことができる。

（第２の実施形態）
次に、図１から図３に加えて、図５（ａ）〜（ｃ）を参照して、本発明の第２の実施形態について説明する。なお、本実施形態では、撮像装置の基本的な構成と動作及び撮像素子１２の基本的な構成と動作は、第１の実施形態と同様であるので、同じ図及び符号を用いて説明する。

図５（ａ）〜（ｃ）は、本実施形態に係る撮像素子１２の動作を示す図である。なお、図５（ａ）〜（ｃ）においては、図４（ａ）〜（ｃ）と同じ撮像素子１２の動作、特に比較器２０６とカウンタ２０８の組み合わせで実施されるアナログデジタル変換回路の動作について説明する。本実施形態の参照信号発生回路２０７は、マスタクロックＭｃｋに同期するクロックによって動作し、ランプ波状の参照信号ｐＲｅｆを生成する。また、本実施形態のカウンタ２０８は、マスタクロックＭｃｋに同期するクロックによって動作し、クロックの入力に応じてカウント値をカウントアップする。この時、参照信号発生回路２０７及びカウンタ２０８は、クロックによる回路動作の動作・非動作を制御するイネーブル信号や、参照信号ｐＲｅｆの発生タイミングあるいはカウント開始タイミングを制御するスタート信号によっても制御することができる。

図５（ａ）は、１つの比較器２０６の動作を示す。ランプ波クロックＲＥｃｋは、タイミング回路２０５が生成し、参照信号発生回路２０７及び比較器２０６の同期をとるためのランプ波クロックであり、図４（ａ）のマスタクロックＭｃｋに相当する信号処理制御信号の１つである。ランプ波イネーブル信号ｐＲｅＥＬは、タイミング回路２０５が生成し、参照信号発生回路２０７を制御する信号処理制御信号の１つである。本実施形態においては、時刻ｔ０１からｔ０６までの１６クロックがランプ波イネーブル信号ｐＲｅＥＬの有効期間となるローレベルとなっている。ランプ波イネーブル信号ｐＲｅＥＡは、タイミング回路２０５が生成したランプ波イネーブル信号ｐＲｅＥＬを、回路基板２００のタイミング回路２０５から撮像基板２０１の参照信号発生回路２０７に送信したランプ波イネーブル信号である。時刻ｔ０１からｔ０２までが、ランプ波イネーブル信号ｐＲｅＥＬを回路基板２００から撮像基板２０１へ送信した時に発生した遅延量であり、ランプ波イネーブル信号ｐＲｅＥＡは、その遅延を受けて、時刻ｔ０２からｔ０７までの１６クロックとなっている。ここで、回路基板２００及び撮像基板２０１間の遅延量は、本来アナログ量であるため、クロックに同期するわけではないが、本実施形態では、説明の簡略化のためクロックに同期した状態、あるいは、一番近いクロックのタイミング位置に丸めた状態で示す。また、ランプ波クロックＲＥｃｋも回路基板２００から撮像基板２０１へ送信した時に遅延が発生するが、周期的なクロックなので遅延しても同じく周期的なクロックに見えるため、ランプ波クロックＲＥｃｋをそのまま使って説明する。

参照信号ｐＲｅｆは、参照信号発生回路２０７が生成するランプ波の参照信号である。参照信号発生回路２０７内のデジタルアナログ変換回路が、入力されたランプ波イネーブル信号ｐＲｅＥＡの有効期間の間だけ、ランプ波クロックＲＥｃｋのクロック毎に、順次増加する電圧を発生させて、ランプ波の参照信号ｐＲｅｆを生成する。このため、撮像基板２０１へ送信されたランプ波クロックＲＥｃｋのクロック期間である時刻ｔ０２からｔ０７までの間にランプ波形状の参照信号ｐＲｅｆを生成している。参照信号発生回路２０７は、ランプ波イネーブル信号（参照信号イネーブル信号）ｐＲｅＥＡを基に参照信号ｐＲｅｆのレベル変化を開始させる。

画素信号Ａｓｉｇは、列信号線２１４に読み出された画素信号の電圧であり、ランプ波信号ｐＲｅｆに重ねて表示している。比較結果信号ｐＣｏｍＡは、撮像基板２０１の比較器２０６の比較結果信号である。画素信号Ａｓｉｇと参照信号ｐＲｅｆの交点となる時刻ｔ０４において、比較結果信号ｐＣｏｍＡは、ハイレベルからローレベルに変化する。この時、参照信号ｐＲｅｆのランプ波形状の開始である時刻ｔ０２から、画素信号Ａｓｉｇとランプ波ｐＲｅｆの交点となる時刻ｔ０４までの６クロックが、この画素信号Ａｓｉｇのデジタル信号値となる。

比較結果信号ｐＣｏｍＬは、比較器２０６が生成した比較結果信号ｐＣｏｍＡを、撮像基板２０１の比較器２０６から回路基板２００のカウンタ２０８に送信した比較結果信号である。時刻ｔ０４からｔ０５までが、比較結果信号ｐＣｏｍＡを撮像基板２０１から回路基板２００へ送信した時に発生した遅延量であり、比較結果信号ｐＣｏｍＬは、その遅延を受けて、反転結果の出力タイミングが時刻ｔ０５となっている。

図５（ｂ）は、図５（ａ）の比較器２０６に接続されるカウンタ２０８を用いた参考例の動作を示す。カウンタクロックＣＮＴｃｋは、タイミング回路２０５が生成し、カウンタ２０８の同期をとるためのカウンタクロックであり、図４（ａ）のマスタクロックＭｃｋに相当する信号処理制御信号の１つである。カウンタイネーブル信号ｐＣｎＥＬは、タイミング回路２０５が生成し、カウンタ２０８を制御する信号処理制御信号の１つである。図５（ｂ）では、時刻ｔ０１からｔ０６までの１６クロックがカウンタイネーブル信号ｐＣｎＥＬの有効期間となるローレベルとなっているので、１６階調の範囲を表現可能である。カウンタ２０８は、１６階調を表現するカウント値として０〜１５を用いる。また、カウンタクロックＣＮＴｃｋ及びカウンタイネーブル信号ｐＣｎＥＬは、タイミング回路２０５からカウンタ２０８まで回路基板２００内の経路２２２（図２）だけを通って送信されているので、遅延は発生していない。

カウンタイネーブル信号ｐＣｎＥＬの入力により、カウンタ２０８は、カウンタクロックＣＮＴｃｋのクロック毎に、時刻ｔ０１からカウントを開始する。図５（ａ）において、カウンタ２０８に送信された比較器２０６の比較結果信号ｐＣｏｍＬの反転結果の出力タイミングが時刻ｔ０５となっているので、カウンタ２０８は、時刻ｔ０５でカウントを停止するとともに、その時のカウント値ＣｎＤａｔを保持する。これにより、時刻ｔ０１からｔ０５までの１０クロックが、この時のカウント値ＣｎＤａｔとなり、１０階調目を示すデジタル画素信号の値となる。しかしながら、図５（ａ）の比較器２０６の比較結果信号において、画素信号Ａｓｉｇの信号値は６クロックであるので、回路基板２００及び撮像基板２０１間の信号伝達の遅延を考慮しない場合は、４クロックの誤差が生じてしまうことになる。

図５（ｃ）は、図５（ａ）の比較器２０６に接続されるカウンタ２０８を用いた本実施形態の動作を示す。カウンタクロックＣＮＴｃｋは、図５（ｂ）と同様に、カウンタ２０８の同期をとるためのカウンタクロックである。カウンタイネーブル信号ｐＣｎＥＬ１は、図５（ｂ）のカウンタイネーブル信号ｐＣｎＥＬと同様に、タイミング回路２０５が生成し、カウンタ２０８を制御する信号処理制御信号の１つである。時刻ｔ０１からｔ０６までの１６クロックがカウンタイネーブル信号ｐＣｎＥＬ１の有効期間となるローレベルとなっているので、１６階調の範囲を表現可能である。カウンタイネーブル信号ｐＣｎＥＡは、タイミング回路２０５が生成したカウンタイネーブル信号ｐＣｎＥＬ１を、回路基板２００のタイミング回路２０５から撮像基板２０１の参照信号発生回路２０７に送信したカウンタイネーブル信号である。時刻ｔ０１からｔ０２までが、カウンタイネーブル信号ｐＣｎＥＬ１を回路基板２００から撮像基板２０１へ送信した時に発生した遅延量であり、カウンタイネーブル信号ｐＣｎＥＡは、その遅延を受けて、時刻ｔ０２からｔ０７までの１６クロックとなっている。この時の遅延により、回路基板２００から撮像基板２０１へ送信した時のランプ波イネーブル信号ｐＲｅＥＡの遅延を相殺することになる。

また、カウンタクロックＣＮＴｃｋも回路基板２００から撮像基板２０１へ送信した時に遅延が発生するが、周期的なクロックなので遅延しても同じく周期的なクロックに見えるため、カウンタクロックＣＮＴｃｋをそのまま使って説明する。これは、カウンタクロックＣＮＴｃｋを撮像基板２０１から回路基板２００へ送信した場合においても同様とする。

カウンタイネーブル信号ｐＣｎＥＬ２は、参照信号発生回路２０７が受信したカウンタイネーブル信号ｐＣｎＥＡを、撮像基板２０１の参照信号発生回路２０７から回路基板２００のカウンタ２０８に経路２２１を介して送信したカウンタイネーブル信号である。時刻ｔ０２からｔ０３までが、カウンタイネーブル信号ｐＣｎＥＡを撮像基板２０１から回路基板２００へ送信した時に発生した遅延量であり、カウンタイネーブル信号ｐＣｎＥＬ２は、その遅延を受けて、時刻ｔ０３からｔ０８までの１６クロックとなっている。この時の遅延により、撮像基板２０１から回路基板２００へ送信した時の比較結果信号ｐＣｏｍＬの遅延を相殺することになる。

カウンタイネーブル信号ｐＣｎＥＬ２の入力により、カウンタ２０８は、カウンタクロックＣＮＴｃｋのクロック毎に、時刻ｔ０３からカウントを開始する。この時、図５（ａ）における比較器２０６の比較結果信号ｐＣｏｍＬの変転結果の出力タイミングが時刻ｔ０５となっているので、カウンタ２０８は、時刻ｔ０５でカウントを停止するとともに、その時のカウント値ＣｎＤａｔを保持する。これにより、時刻ｔ０３からｔ０５までの６クロックが、画素信号Ａｓｉｇのカウント値ＣｎＤａｔとなり、６階調目を示すデジタル画素信号の値となる。

画素信号Ａｓｉｇの信号値は、図５（ａ）の比較器２０６の比較結果信号から６クロック（すなわち、６階調目）となっているので、回路基板２００及び撮像基板２０１間の信号伝達の遅延を考慮したことにより、誤差の発生を抑えていることがわかる。また、図５（ａ）〜（ｃ）においては、ランプ波クロックＲＥｃｋとカウンタクロックＣＮＴｃｋ、及び、ランプ波イネーブル信号ｐＲｅＥＬとカウンタイネーブル信号ｐＣｎＥＬ１は、それぞれ別々の信号として説明したが、相互に同じ波形の信号となっている。タイミング回路２０５は、ランプ波クロックＲＥｃｋ及びランプ波イネーブル信号ｐＲｅＥＬのみを共通の信号として生成し、撮像基板２０１に送信してランプ波クロックＲＥｃｋ及びランプ波イネーブル信号ｐＲｅＥＡとして参照信号発生回路２０７に送信する。タイミング回路２０５は、ランプ波クロックＲＥｃｋ及びランプ波イネーブル信号ｐＲｅＥＬを撮像基板２０１を介した経路２２１で回路基板２００のカウンタ２０８に、カウンタクロックＣＮＴｃｋ及びカウンタイネーブル信号ｐＣｎＥＬ２として送信する。これにより、回路基板２００から撮像基板２０１に送信する信号の本数を減らすことができる。

さらに、カウンタクロックＣＮＴｃｋは、回路基板２００から撮像基板２０１へ送信された後、再び回路基板２００に送信されることで、２回の基板間遅延の影響を受けるが、周期的なクロックなので遅延しても同じく周期的なクロックとなっている。そこで、タイミング回路２０５が生成したカウンタクロックＣＮＴｃｋを、タイミング回路２０５からカウンタ２０８まで回路基板２００内の経路２２２（図２）だけを通って送信してもよい。あるいは、タイミング回路２０５が生成したランプ波クロックＲＥｃｋを分岐して、カウンタクロックＣＮＴｃｋとして、回路基板２００内だけを通ってカウンタ２０８まで送信してもよい。これにより、回路基板２００から撮像基板２０１への送信と、再び回路基板２００に送信する信号の本数をさらに減らすことができるとともに、回路基板２００及び撮像基板２０１間を伝達する時に発生する不要輻射の発生を回避することもできる。

次に、本実施形態の変形例について説明する。図６（ａ）〜（ｃ）は、本実施形態に係る撮像素子１２の動作の変形例を示す図である。なお、図６（ａ）〜（ｃ）においては、図５（ａ）〜（ｃ）と同じ撮像素子１２の動作、特に比較器２０６とカウンタ２０８の組み合わせで実施されるアナログデジタル変換回路の動作について説明する。また、ランプ波クロックＲＥｃｋ、画素信号Ａｓｉｇ、比較結果信号ｐＣｏｍＡ、ｐＣｏｍＬ、カウンタクロックＣＮＴｃｋは、図５（ａ）〜（ｃ）と同じ信号を用いる。さらに、本変形例における参照信号発生回路２０７及びカウンタ２０８は、マスタクロックＭｃｋに同期するクロック、イネーブル信号、スタート信号によって動作が制御されるものとする。

図６（ａ）は、図５（ａ）と同様に、１つの比較器２０６の動作を示す。ランプ波スタート信号ｐＲｅＳＬは、タイミング回路２０５が生成し、参照信号発生回路２０７を制御する信号処理制御信号の１つである。本変形例においては、時刻ｔ０１のクロックの立ち上がりがランプ波スタート信号の有効タイミングとなっている。ランプ波スタート信号ｐＲｅＳＡは、タイミング回路２０５が生成したランプ波スタート信号ｐＲｅＳＬを、回路基板２００のタイミング回路２０５から撮像基板２０１の参照信号発生回路２０７に送信したランプ波スタート信号である。時刻ｔ０１からｔ０２までが、ランプ波スタート信号ｐＲｅＳＬを回路基板２００から撮像基板２０１へ送信した時に発生した遅延量である。ランプ波スタート信号ｐＲｅＳＡは、その遅延を受けて、時刻ｔ０２のクロックの立ち上がりがランプ波スタート信号ｐＲｅＳＡの有効タイミングとなっている。

参照信号ｐＲｅｆは、参照信号発生回路２０７が生成したランプ波の参照信号である。参照信号発生回路２０７内のデジタルアナログ変換回路が、入力されたランプ波スタート信号ｐＲｅＳＡを受けて、ランプ波クロックＲＥｃｋのクロック毎に、順次増加する電圧を発生させて、ランプ波の参照信号ｐＲｅｆを生成する。参照信号発生回路２０７は、ランプ波スタート信号（参照信号スタート信号）ｐＲｅＳＡを基に参照信号ｐＲｅｆのレベル変化を開始させる。

比較器２０６の比較結果信号ｐＣｏｍＡは、画素信号Ａｓｉｇと参照信号ｐＲｅｆの交点となる時刻ｔ０４において、ハイレベルからローレベルに変化する。図５（ａ）では時刻ｔ０４以降においてもランプ波形状の参照信号ｐＲｅｆを発生させ続けていたが、図６（ａ）においては、比較結果信号の出力とともに、参照信号発生回路２０７に対して、ランプ波形状の参照信号ｐＲｅｆの発生を停止させるように制御する。このように、画素信号Ａｓｉｇよりランプ波ｐＲｅｆの発生範囲が広くなるように設計しておくことで、ランプ波スタート信号ｐＲｅＳＡだけによる制御が可能となる。この時、参照信号ｐＲｅｆのランプ波形状の開始である時刻ｔ０２から、画素信号Ａｓｉｇとランプ波ｐＲｅｆの交点となる時刻ｔ０４までの６クロックが、この画素信号Ａｓｉｇのデジタル信号値となる。

比較結果信号ｐＣｏｍＬは、撮像基板２０１の比較器２０６から回路基板２００のカウンタ２０８に送信された比較結果信号である。時刻ｔ０４からｔ０５までが、比較結果信号ｐＣｏｍＡを撮像基板２０１から回路基板２００へ送信した時に発生した遅延量であり、比較結果信号ｐＣｏｍＬは、その遅延を受けて、反転結果の出力タイミングが時刻ｔ０５となっている。

図６（ｂ）は、図５（ｂ）と同様に、図６（ａ）の比較器２０６に接続されるカウンタ２０８を用いた参考例の動作を示す。カウンタスタート信号ｐＣｎＳＬは、タイミング回路２０５が生成し、カウンタ２０８を制御する信号処理制御信号の１つである。図６（ｂ）においては、時刻ｔ０１のクロックの立ち上がりがカウンタスタート信号ｐＣｎＳＬの有効タイミングとなっている。また、カウンタクロックＣＮＴｃｋ及びカウンタスタート信号ｐＣｎＳＬは、タイミング回路２０５からカウンタ２０８まで回路基板２００内の経路２２２（図２）だけを通って送信されているので、遅延は発生していない。

カウンタスタート信号ｐＣｎＳＬの入力により、カウンタ２０８は、カウンタクロックＣＮＴｃｋのクロック毎に、時刻ｔ０１からカウントを開始する。図６（ａ）において、カウンタ２０８に送信された比較器２０６の比較結果信号ｐＣｏｍＬの反転結果の出力タイミングが時刻ｔ０５となっているので、カウンタ２０８は、時刻ｔ０５でカウントを停止するとともに、その時のカウント値ＣｎＤａｔを保持する。これにより、時刻ｔ０１からｔ０５までの１０クロックが、この時のカウント値ＣｎＤａｔとなり、１０階調目を示すデジタル画素信号の値となる。しかしながら、図６（ａ）の比較器２０６の比較結果信号において、画素信号Ａｓｉｇの信号値は６クロックであるので、回路基板２００及び撮像基板２０１間の信号伝達の遅延を考慮しない場合は、４クロックの誤差が生じてしまうことになる。

図６（ｃ）は、図５（ｃ）と同様に、図６（ａ）の比較器２０６に接続されるカウンタ２０８を用いた本変形例の動作を示す。カウンタスタート信号ｐＣｎＳＬ１は、図６（ｂ）のカウンタスタート信号ｐＣｎＳＬと同様に、タイミング回路２０５が生成し、カウンタ２０８を制御する信号処理制御信号の１つである。図６（ｃ）においても、時刻ｔ０１のクロックの立ち上がりがカウンタスタート信号ｐＣｎＳＬ１の有効タイミングとなっている。カウンタスタート信号ｐＣｎＳＡは、タイミング回路２０５が生成したカウンタスタート信号ｐＣｎＳＬ１を、回路基板２００のタイミング回路２０５から撮像基板２０１の参照信号発生回路２０７に送信したカウンタスタート信号である。時刻ｔ０１からｔ０２までが、カウンタスタート信号ｐＣｎＳＬ１を回路基板２００から撮像基板２０１へ送信した時に発生した遅延量である。カウンタスタート信号ｐＣｎＳＡは、その遅延を受けて、時刻ｔ０２のクロックの立ち上がりがカウンタスタート信号ｐＣｎＳＡの有効タイミングとなっている。この時の遅延により、回路基板２００から撮像基板２０１へ送信した時のランプ波スタート信号ｐＲｅＳＡの遅延を相殺することになる。

また、カウンタクロックＣＮＴｃｋも回路基板２００から撮像基板２０１へ送信した時に遅延が発生するが、周期的なクロックなので遅延しても同じく周期的なクロックに見えるため、カウンタクロックＣＮＴｃｋをそのまま使って説明する。これは、カウンタクロックＣＮＴｃｋを撮像基板２０１から回路基板２００へ送信した場合においても同様とする。

カウンタスタート信号ｐＣｎＳＬ２は、参照信号発生回路２０７が受信したカウンタスタート信号ｐＣｎＳＡを、撮像基板２０１のカウンタスタート信号ｐＣｎＳＡから回路基板２００のカウンタ２０８に経路２２１を介して送信したカウンタスタート信号である。時刻ｔ０２からｔ０３までが、カウンタスタート信号ｐＣｎＳＡを撮像基板２０１から回路基板２００へ送信した時に発生した遅延量である。カウンタスタート信号ｐＣｎＳＬ２は、その遅延を受けて、時刻ｔ０３のクロックの立ち上がりがカウンタスタート信号ｐＣｎＳＬ２の有効タイミングとなっている。この時の遅延により、撮像基板２０１から回路基板２００へ送信した時の比較結果信号ｐＣｏｍＬの遅延を相殺することになる。

カウンタスタート信号ｐＣｎＳＬ２の入力により、カウンタ２０８は、カウンタクロックＣＮＴｃｋのクロック毎に、時刻ｔ０３からカウントを開始する。この時、図６（ａ）における比較器２０６の比較結果信号ｐＣｏｍＬの反転結果の出力タイミングが時刻ｔ０５となっているので、カウンタ２０８は、時刻ｔ０５でカウントを停止するとともに、その時のカウント値ＣｎＤａｔを保持する。これにより、時刻ｔ０３からｔ０５までの６クロックが、画素信号Ａｓｉｇのカウント値ＣｎＤａｔとなり、６階調目を示すデジタル画素信号の値となる。画素信号Ａｓｉｇの信号値は、図６（ａ）の比較器２０６の比較結果信号から６クロック（すなわち、６階調目）となっているので、回路基板２００及び撮像基板２０１間の信号伝達の遅延を考慮したことにより、誤差の発生を抑えていることがわかる。

この時、図６（ａ）において、画素信号Ａｓｉｇよりランプ波ｐＲｅｆの発生範囲が広くなるように設計しておくことで、比較器２０６の比較結果が確実に存在するため、本実施形態においては、カウンタスタート信号ｐＣｎＳＬ２だけによる制御が可能となる。また、図６（ａ）〜（ｃ）においては、ランプ波クロックＲＥｃｋとカウンタクロックＣＮＴｃｋ、及び、ランプ波スタート信号ｐＲｅＳＬとカウンタスタート信号ｐＣｎＳＬ１は、それぞれ別々の信号として説明したが、相互に同じ波形の信号となっている。そこで、タイミング回路２０５がランプ波クロックＲＥｃｋ及びランプ波スタート信号ｐＲｅＳＬのみを共通の信号として生成し、撮像基板２０１に送信してランプ波クロックＲＥｃｋ及びランプ波スタート信号ｐＲｅＳＡとして参照信号発生回路２０７に送信する。同時に、タイミング回路２０５は、ランプ波クロックＲＥｃｋ及びランプ波スタート信号ｐＲｅＳＬを撮像基板２０１を介した経路２２１で回路基板２００のカウンタ２０８に、カウンタクロックＣＮＴｃｋ及びカウンタスタート信号ｐＣｎＳＬ２として送信する。これにより、回路基板２００から撮像基板２０１に送信する信号の本数を減らすことができる。

さらに、カウンタクロックＣＮＴｃｋは、回路基板２００から撮像基板２０１へ送信された後、再び回路基板２００に送信されることで、２回の基板間遅延の影響を受けるが、周期的なクロックなので遅延しても同じく周期的なクロックとなっている。そこで、タイミング回路２０５が生成したカウンタクロックＣＮＴｃｋを、タイミング回路２０５からカウンタ２０８まで回路基板２００内の経路２２２だけを通って送信してもよい。あるいは、タイミング回路２０５が生成したランプ波クロックＲＥｃｋを分岐して、カウンタクロックＣＮＴｃｋとして、回路基板２００内だけを通ってカウンタ２０８まで送信してもよい。これにより、回路基板２００から撮像基板２０１への送信と、再び回路基板２００に送信する信号の本数をさらに減らすことができるとともに、回路基板２００及び撮像基板２０１間を伝達する時に発生する不要輻射の発生を回避することもできる。

以上では、ランプ波クロック及びカウンタクロックを用いる方法、ランプ波イネーブル信号及びカウンタイネーブル信号を用いる方法、ランプ波スタート信号及びカウンタスタート信号を用いる方法を説明した。しかしながら、クロック、イネーブル信号、スタート信号それぞれを用いる方法を、参照信号発生回路２０７あるいはカウンタ２０８の制御方法として、組み合わせて用いてもよい。

以上のように、アナログデジタル変換回路は、撮像基板２０１の比較器２０６と回路基板２００のカウンタ２０８を有する。回路基板２００のタイミング回路２０５は、信号処理制御信号を生成し、その生成した信号処理制御信号を、撮像基板２０１の参照信号発生回路２０７に送信して比較器２０６を制御する。撮像基板の参照信号発生回路２０７は、受信した信号処理制御信号を回路基板２００のカウンタ２０８に送信してカウンタ２０８を制御する。これにおり、回路基板２００及び撮像基板２０１間の制御信号の遅延と撮像基板２０１から回路基板２００に送信される比較器２０６の反転比較結果信号の遅延を相殺させることができる。また、回路基板２００及び撮像基板２０１間をまたぐ比較器２０６の反転比較結果信号の時間方向の変動を抑えることが可能となる。

また、回路基板２００から撮像基板２０１に送信された信号処理制御信号を、参照信号発生回路２０７の制御信号とカウンタ２０８の制御信号に共通に用いることで、回路基板２００から撮像基板２０１に送信する信号処理制御信号の本数を減らすことができる。さらに、カウンタ２０８の制御に用いるクロックを、撮像基板２０１を介さず回路基板２００内だけでカウンタ２０８に送信することで、回路基板２００及び撮像基板２０１間を伝達する時に発生する不要輻射の発生を回避することもできる。

そして、本変形例では、参照信号発生回路２０７あるいはカウンタ２０８の制御にスタート信号を用いることで、画素信号をアナログデジタル変換したデジタル信号値が確定した後の回路の動作を停止させることができるので、消費電力を低減させることができる。

（第３の実施形態）
次に、図１から図３に加えて、図７及び図８（ａ）〜（ｃ）を参照して、本発明の第３の実施形態について説明する。なお、本実施形態では、撮像装置の基本的な構成と動作及び撮像素子１２の基本的な構成と動作は、第１の実施形態と同様であるので、同じ図及び符号を用いて説明する。

図７は、本実施形態に係る遅延回路２１２を加えた参照信号発生回路２０７の構成例を示す図である。なお、図７においては、図２と同じ符号を用いて参照信号発生回路２０７の構成を説明する。本実施形態における参照信号発生回路２０７には、タイミング回路２０５が生成し、撮像基板２０１に送信された信号処理制御信号が入力される。そして、信号処理制御信号のうちのランプ波の参照信号を生成する制御信号により、デジタルアナログ変換回路（ＤＡ変換回路）２１１がランプ波の参照信号を生成し、比較器２０６に出力する。また、信号処理制御信号のうちのカウンタ２０８を制御する信号は、遅延回路２１２に入力されて、所定の遅延を付加された後、信号２２１として回路基板２００のカウンタ２０８に出力される。

図８（ａ）〜（ｃ）は、本実施形態に係る撮像素子１２の動作を示す図である。なお、図８（ａ）〜（ｃ）においては、図４（ａ）〜（ｃ）と同じ撮像素子１２の動作、特に比較器２０６とカウンタ２０８の組み合わせで実施されるアナログデジタル変換回路の動作について説明する。

図８（ａ）は、１つの比較器２０６の動作を示す。マスタクロックＭｃｋ、ランプ波クロックｐＲｅＣＬ、ｐＲｅＣＡ、画素信号Ａｓｉｇは、図４（ａ）と同一の信号である。図４（ａ）の参照信号ｐＲｅｆは、ランプ波クロックｐＲｅＣＡに合わせて、時刻ｔ０２から発生していたが、図８（ａ）の参照信号ｐＲｅｆは、時刻ｔ１２のランプ波クロックｐＲｅＣＡの開始タイミングではなく、時刻ｔ１４から発生している。本実施形態においては、ランプ波クロックｐＲｅＣＡが、参照信号発生回路２０７のＤＡ変換回路２１１に入力されてから、生成された参照信号ｐＲｅｆが、比較器２０６に入力するまでの間に動作遅延が発生したと仮定する。そして、その遅延量が、時刻ｔ１２からｔ１４までとなっている。ここで、撮像基板２０１内での信号遅延の原因としては、回路内の信号処理時間による遅延や信号伝達による遅延等様々あるが、本実施形態においては、参照信号発生回路２０７における参照信号ｐＲｅｆ生成時間による遅延をその一例として説明する。

ランプ波ｐＲｅｆの遅延を受けて、比較器２０６の比較結果信号ｐＣｏｍＡは、画素信号Ａｓｉｇと参照信号ｐＲｅｆの交点となる時刻ｔ１６において、ハイレベルからローレベルに変化する。この時、参照信号ｐＲｅｆのランプ波形状の開始である時刻ｔ１４から、画素信号Ａｓｉｇと参照信号ｐＲｅｆの交点となる時刻ｔ１６までの６クロックが、この画素信号Ａｓｉｇのデジタル信号値となる。比較結果信号ｐＣｏｍＬは、撮像基板２０１の比較器２０６から回路基板２００のカウンタ２０８に送信された比較結果信号であり、基板間遅延を受けて、反転結果の出力タイミングが時刻ｔ１７となっている。

図８（ｂ）は、図８（ａ）の比較器２０６に接続されるカウンタ２０８を用いた参考例の動作を示す。カウンタクロックｐＣｎＣＬ１、ｐＣｎＣＡ、ｐＣｎＣＬ２は、図４（ｃ）と同一の信号であり、回路基板２００から撮像基板２０１へ送信した時の遅延と、撮像基板２０１から回路基板２００へ送信した時の遅延は相殺されていることになる。そして、図８（ｂ）においては、カウンタクロックｐＣｎＣＬ２の入力により、カウンタ２０８は、時刻ｔ１３からカウントを開始する。図８（ａ）において、カウンタ２０８に送信された比較器２０６の比較結果信号ｐＣｏｍＬの反転結果の出力タイミングが時刻ｔ１７となっているので、カウンタ２０８は、時刻ｔ１７でカウントを停止するとともに、その時のカウント値ＣｎＤａｔを保持する。これにより、時刻ｔ１３からｔ１７までの１０クロックが、この時のカウント値ＣｎＤａｔとなり、１０階調目を示すデジタル画素信号の値となる。しかしながら、図８（ａ）の比較器２０６の比較結果信号において、画素信号Ａｓｉｇの信号値は６クロックであるので、信号処理時間による遅延を考慮しない場合は、４クロックの誤差が生じてしまうことになる。

図８（ｃ）は、図８（ａ）の比較器２０６に接続されるカウンタ２０８を用いた本実施形態の動作を示す。カウンタクロックｐＣｎＣＬ１、ｐＣｎＣＡは、図４（ｃ）と同一の信号である。カウンタクロックｐＣｎＣＡの遅延により、回路基板２００から撮像基板２０１へ送信した時のランプ波クロックの遅延を相殺することになる。

遅延回路２１２は、タイミング回路２０５からカウンタクロックｐＣｎＣＡを受信し、その受信したカウンタクロックｐＣｎＣＡを遅延させ、遅延させたカウンタクロックｐＣｎＣＤを回路基板２００のカウンタ２０８に送信する。カウンタクロックｐＣｎＣＤは、カウンタクロックｐＣｎＣＡに対して、遅延回路２１２を用いて遅延を付加したカウンタクロックである。この時付加した遅延により、ＤＡ変換回路２１１がランプ波の参照信号ｐＲｅｆを生成する時の動作遅延を相殺することになる。そして、その遅延量が、時刻ｔ１２からｔ１４までとなっている。本実施形態においては、タイミング回路２０５が生成する信号処理制御信号を用いて、あらかじめ測定しておいたＤＡ変換回路２１１の動作遅延量、あるいは、回路設計時の動作遅延量の見込み値を遅延回路２１２に対して設定しておく。

カウンタクロックｐＣｎＣＬ２は、遅延回路２１２が生成したカウンタクロックｐＣｎＣＤを、撮像基板２０１の遅延回路２１２から回路基板２００のカウンタ２０８に送信したカウンタクロック２２１である。カウンタクロックｐＣｎＣＬ２は、基板間遅延を受けて、開始タイミングが時刻ｔ１５となっている。この時の遅延により、撮像基板２０１から回路基板２００へ送信した時の比較結果信号ｐＣｏｍＬの遅延を相殺することになる。

カウンタ２０８は、遅延回路２１２から受信したカウンタクロックｐＣｎＣＬ２の入力により、時刻ｔ１５からカウントを開始する。この時、図８（ａ）における比較器２０６の比較結果信号ｐＣｏｍＬの反転結果の出力タイミングが時刻ｔ１７となっているので、カウンタ２０８は、時刻ｔ１７でカウントを停止するとともに、その時のカウント値ＣｎＤａｔを保持する。これにより、時刻ｔ１５からｔ１７までの６クロックが、画素信号Ａｓｉｇのカウント値ＣｎＤａｔとなり、６階調目を示すデジタル画素信号の値となる。画素信号Ａｓｉｇの信号値は、図８（ａ）の比較器２０６の比較結果信号から６クロック（すなわち、６階調目）となっているので、回路基板２００及び撮像基板２０１間の信号伝達の遅延を考慮したことにより、誤差の発生を抑えていることがわかる。

また、図８（ａ）〜（ｃ）においては、ランプ波クロックｐＲｅＣＬとカウンタクロックｐＣｎＣＬ１を別々の信号として説明したが、ランプ波クロックｐＲｅＣＬとカウンタクロックｐＣｎＣＬ１は相互に同じ波形の信号となっている。そこで、タイミング回路２０５がランプ波クロックｐＲｅＣＬのみを生成し、撮像基板２０１に送信してランプ波を発生するランプ波クロックｐＲｅＣＡとして参照信号発生回路２０７のＤＡ変換回路２１１に出力する。同時に、タイミング回路２０５は、ランプ波クロックｐＲｅＣＬを、遅延回路２１２に入力して遅延を付加し、撮像基板２０１を介して回路基板２００に送信して、カウンタクロックｐＣｎＣＬ２としてカウンタ２０８に出力する。これにより、回路基板２００から撮像基板２０１に送信する信号の本数を減らすことができる。

次に、本実施形態の変形例について説明する。図９は、本実施形態に係る遅延回路２１３を加えた参照信号発生回路２０７の構成の変形例を示す図である。なお、図９においては、図７と同じ符号を用いて参照信号発生回路２０７の構成を説明する。本変形例における参照信号発生回路２０７には、タイミング回路２０５が生成し、撮像基板２０１に送信された信号処理制御信号が入力される。この時、入力された信号処理制御信号は、遅延回路２１３に入力されて、所定の遅延を付加される。遅延回路２１３は、タイミング回路２０５からランプ波クロックｐＲｅＣＡ及びカウンタクロックｐＣｎＣＡを受信し、その受信したランプ波クロックｐＲｅＣＡ及びカウンタクロックｐＣｎＣＡを遅延させる。そして、所定の遅延を付加された信号処理制御信号のうちのランプ波の参照信号を生成する制御信号により、ＤＡ変換回路２１１がランプ波の参照信号を生成し、比較器２０６に出力する。すなわち、ＤＡ変換回路２１１は、遅延回路２１３により遅延されたランプ波クロックを基に参照信号を生成する。また、所定の遅延を付加された信号処理制御信号のうちのカウンタ２０８を制御する信号は、遅延回路２１２に入力されて、さらに追加の遅延を付加された後、信号２２１として回路基板２００のカウンタ２０８に出力される。遅延回路２１２は、遅延回路２１３により遅延されたカウンタクロックを遅延させて回路基板２００のカウンタ２０８に送信する。カウンタ２０８は、遅延回路２１２から受信したカウンタクロックを基に、比較器２０６から受信した比較結果信号を基にカウントを行う。

ここで、本変形例においては、画素信号Ａｓｉｇに遅延が発生した場合を例にして説明する。図８（ａ）で説明した画素信号Ａｓｉｇは、安定した信号として示していた。しかしながら、例えば、画素Ｐから列信号線２１４に読み出され、比較器２０６に入力される画素信号は、タイミング回路２０５が発生し、デコーダ２０４及び垂直駆動回路２０３を介した画素制御信号による制御を受けて読み出される。この時に、回路基板２００内のデコーダ２０４や撮像基板２０１内の垂直駆動回路２０３における信号遅延の影響を受けることがある。そこで、画素信号Ａｓｉｇが遅延して、安定する前にランプ波の参照信号が発生してしまう可能性がある。

これに対して、図９の参照信号発生回路２０７の構成において、タイミング回路２０５が生成する信号処理制御信号を用いて、あらかじめ測定しておいた画素信号Ａｓｉｇの遅延量、あるいは、回路設計時の動作遅延量の見込み値を遅延回路２１３に対して設定する。これにより、画素信号Ａｓｉｇが安定した後にランプ波の参照信号を発生させること、すなわち、図８（ａ）の状態での動作が可能となるので、画素信号Ａｓｉｇの遅延を考慮した制御が可能であることがわかる。

以上のように、アナログデジタル変換回路は、撮像基板２０１の比較器２０６と回路基板２００のカウンタ２０８を有する。回路基板２００のタイミング回路２０５は、信号処理制御信号を生成し、その生成した信号処理制御信号を、撮像基板２０１の参照信号発生回路２０７に送信して比較器２０６を制御する。参照信号発生回路２０７は、受信した信号処理制御信号を回路基板２００のカウンタ２０８に送信してカウンタ２０８を制御する。これにより、回路基板２００及び撮像基板２０１間の制御信号の遅延と撮像基板２０１から回路基板２００に送信される比較器２０６の反転比較結果信号の遅延を相殺させることができる。これにより、回路基板２００及び撮像基板２０１間をまたぐ比較器２０６の反転比較結果信号の時間方向の変動を抑えることが可能となる。

また、撮像基板２０１に送信された信号処理制御信号に対して遅延回路２１２により遅延を付加して回路基板２００のカウンタ２０８に送信することで、回路基板２００及び撮像基板２０１内で発生する信号遅延を補償した制御が可能となっている。さらに、回路基板２００から撮像基板２０１に送信された信号処理制御信号を、参照信号発生回路２０７の制御信号とカウンタ２０８の制御信号に共通に用いることで、回路基板２００から撮像基板２０１に送信する信号処理制御信号の本数を減らすことができる。

そして、本変形例では、撮像基板２０１に送信された信号処理制御信号に対して遅延回路２１３により遅延を付加して参照信号発生回路２０７の制御信号に用いることで、画素部２０２から読み出される画素信号に発生する遅延を補償した制御が可能となっている。

なお、上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。

２００ 回路基板、２０１ 撮像基板、２０２ 画素部、２０５ タイミング回路、２０６ 比較器、２０７ 参照信号発生回路、２０８ カウンタ

Claims (15)

1. 第１の半導体基板と、
   第２の半導体基板とを有し、
   前記第１の半導体基板は、
   各々が光電変換により画素信号を生成する複数の画素と、
   第１の信号処理回路とを有し、
   前記第２の半導体基板は、
   タイミング回路と、
   第２の信号処理回路とを有し、
   前記タイミング回路は、第１の制御信号を前記第１の半導体基板に送信し、第２の制御信号を前記第１の半導体基板を介して前記第２の信号処理回路に送信し、
   前記第１の信号処理回路は、前記タイミング回路から受信した第１の制御信号を基に、前記画素の画素信号を基に処理し、第１の信号を前記第２の半導体基板に送信し、
   前記第２の信号処理回路は、前記第１の半導体基板から受信した第２の制御信号を基に、前記第１の信号処理回路から受信した第１の信号を基に処理することを特徴とする撮像装置。
2. 前記第１の信号処理回路及び前記第２の信号処理回路は、前記画素の画素信号をアナログからデジタルに変換するアナログデジタル変換回路であることを特徴とする請求項１に記載の撮像装置。
3. さらに、前記第１の制御信号を基に、時間に対してレベルが変化する参照信号を生成する参照信号発生回路を有し、
   前記第１の信号処理回路は、前記画素信号と前記参照信号を比較する比較器であり、
   前記第２の信号処理回路は、前記比較器の出力信号が反転するまでのカウント値を保持するカウンタであることを特徴とする請求項１又は２に記載の撮像装置。
4. 前記第２の制御信号は、カウンタクロックであり、
   前記カウンタは、前記カウンタクロックに同期してカウントを行うことを特徴とする請求項３に記載の撮像装置。
5. 前記第２の制御信号は、カウンタイネーブル信号であり、
   前記カウンタは、前記カウンタイネーブル信号を基にカウントを開始することを特徴とする請求項３に記載の撮像装置。
6. 前記第２の制御信号は、カウンタスタート信号であり、
   前記カウンタは、前記カウンタスタート信号を基にカウントを開始することを特徴とする請求項３に記載の撮像装置。
7. 前記第１の制御信号は、参照信号クロックであり、
   前記参照信号発生回路は、前記参照信号クロックを基に前記参照信号のレベルを変化させることを特徴とする請求項３乃至６のいずれか１項に記載の撮像装置。
8. 前記第１の制御信号は、参照信号イネーブル信号であり、
   前記参照信号発生回路は、前記参照信号イネーブル信号を基に前記参照信号のレベル変化を開始させることを特徴とする請求項３乃至６のいずれか１項に記載の撮像装置。
9. 前記第１の制御信号は、参照信号スタート信号であり、
   前記参照信号発生回路は、前記参照信号スタート信号を基に前記参照信号のレベル変化を開始させることを特徴とする請求項３乃至６のいずれか１項に記載の撮像装置。
10. 前記第１の制御信号と前記第２の制御信号は、相互に同じ信号であり、
    前記タイミング回路は、前記第１の制御信号と前記第２の制御信号を共通の信号として前記第１の半導体基板に送信することを特徴とする請求項１乃至９のいずれか１項に記載の撮像装置。
11. 前記第１の半導体基板は、前記タイミング回路から前記第２の制御信号を受信し、前記受信した第２の制御信号を遅延させ、前記遅延させた第２の制御信号を前記第２の半導体基板に送信する第１の遅延回路を有し、
    前記第２の信号処理回路は、前記第１の遅延回路から受信した第２の制御信号を基に、前記第１の信号処理回路から受信した第１の信号を基に処理することを特徴とする請求項１乃至１０のいずれか１項に記載の撮像装置。
12. 前記第１の半導体基板は、
    前記タイミング回路から前記第１の制御信号及び第２の制御信号を受信し、前記受信した第１の制御信号及び第２の制御信号を遅延させる第１の遅延回路と、
    前記第１の遅延回路により遅延された第２の制御信号を遅延させて前記第２の半導体基板に送信する第２の遅延回路とを有し、
    前記第１の信号処理回路は、前記第１の遅延回路により遅延された第１の制御信号を基に、前記画素の画素信号を基に処理し、第１の信号を前記第２の半導体基板に送信し、
    前記第２の信号処理回路は、前記第２の遅延回路から受信した第２の制御信号を基に、前記第１の信号処理回路から受信した第１の信号を基に処理することを特徴とする請求項１乃至１０のいずれか１項に記載の撮像装置。
13. 前記第１の半導体基板は、
    前記タイミング回路から前記第１の制御信号及び第２の制御信号を受信し、前記受信した第１の制御信号及び第２の制御信号を遅延させる第１の遅延回路と、
    前記第１の遅延回路により遅延された第２の制御信号を遅延させて前記第２の半導体基板に送信する第２の遅延回路とを有し、
    前記参照信号発生回路は、前記第１の遅延回路により遅延された第１の制御信号を基に前記参照信号を生成し、
    前記カウンタは、前記第２の遅延回路から受信した第２の制御信号を基にカウントを行うことを特徴とする請求項３乃至９のいずれか１項に記載の撮像装置。
14. 前記第１の半導体基板と前記第２の半導体基板は互いに積層されることを特徴とする請求項１乃至１３のいずれか１項に記載の撮像装置。
15. 第１の半導体基板と、
    第２の半導体基板とを有し、
    前記第１の半導体基板は、
    各々が光電変換により画素信号を生成する複数の画素と、
    第１の信号処理回路とを有し、
    前記第２の半導体基板は、
    タイミング回路と、
    第２の信号処理回路とを有する撮像装置の制御方法であって、
    前記タイミング回路により、第１の制御信号を前記第１の半導体基板に送信し、第２の制御信号を前記第１の半導体基板を介して前記第２の信号処理回路に送信するステップと、
    前記第１の信号処理回路により、前記タイミング回路から受信した第１の制御信号を基に、前記画素の画素信号を基に処理し、第１の信号を前記第２の半導体基板に送信するステップと、
    前記第２の信号処理回路により、前記第１の半導体基板から受信した第２の制御信号を基に、前記第１の信号処理回路から受信した第１の信号を基に処理するステップと
    を有することを特徴とする撮像装置の制御方法。

Images